KR102102609B1 - Forming method for dielectric film, manufacturing method for semiconductor device, and semiconductor device manufactured thereby - Google Patents
Forming method for dielectric film, manufacturing method for semiconductor device, and semiconductor device manufactured thereby Download PDFInfo
- Publication number
- KR102102609B1 KR102102609B1 KR1020190117464A KR20190117464A KR102102609B1 KR 102102609 B1 KR102102609 B1 KR 102102609B1 KR 1020190117464 A KR1020190117464 A KR 1020190117464A KR 20190117464 A KR20190117464 A KR 20190117464A KR 102102609 B1 KR102102609 B1 KR 102102609B1
- Authority
- KR
- South Korea
- Prior art keywords
- raw material
- semiconductor device
- dielectric film
- atomic layer
- nitrogen
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 61
- 239000002994 raw material Substances 0.000 claims abstract description 54
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 32
- 238000009832 plasma treatment Methods 0.000 claims abstract description 25
- 238000010926 purge Methods 0.000 claims abstract description 25
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 21
- 239000001301 oxygen Substances 0.000 claims abstract description 21
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 230000008021 deposition Effects 0.000 claims abstract description 7
- 230000007547 defect Effects 0.000 claims abstract description 6
- 239000011148 porous material Substances 0.000 claims abstract description 4
- 230000008569 process Effects 0.000 claims description 22
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 8
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims 3
- 238000000231 atomic layer deposition Methods 0.000 abstract description 24
- 230000015556 catabolic process Effects 0.000 abstract description 13
- 239000010408 film Substances 0.000 description 74
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 17
- 230000000052 comparative effect Effects 0.000 description 9
- 229910002601 GaN Inorganic materials 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 229910002704 AlGaN Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000006872 improvement Effects 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/1033—Gallium nitride [GaN]
Abstract
Description
본 발명은 유전체막을 형성하는 방법에 관한 것으로, 더욱 자세하게는 고효율의 차세대 전력반도체 소자에 적합한 갈륨나이트라이드 기반 반도체 소자의 제조과정에 적용되는 유전체막을 형성하는 방법에 관한 것이다.The present invention relates to a method of forming a dielectric film, and more particularly, to a method of forming a dielectric film applied to a manufacturing process of a gallium nitride-based semiconductor device suitable for a high-efficiency next-generation power semiconductor device.
일반적으로 전력소자 동작을 위한 갈륨나이트라이드(GaN) 기반의 트랜지스터는 고내압, 대전류 특성이 요구된다. 고효율의 차세대 전력반도체 소자를 위하여 역전압이 인가되었을 때 견딜 수 있는 항복 전압이 크고 누설전류가 낮으며 허용 전류가 크고, 나아가 스위칭 시간이 가능한 짧은 전력반도체 소자의 개발이 요구되고 있다. In general, gallium nitride (GaN) -based transistors for power device operation require high breakdown voltage and high current characteristics. For a high-efficiency next-generation power semiconductor device, there is a need to develop a short-term power semiconductor device capable of withstanding a breakdown voltage when a reverse voltage is applied, a low leakage current, a large allowable current, and a switching time.
이때, 누설전류와 항복전압 특성을 향상시키기 위한 방법으로서, 게이트 절연막의 구조에 대한 연구가 이루어지고 있으나, 좋은 계면 특성을 가지는 고품질의 게이트 절연막 증착에 대한 연구는 부족한 실정이다. 높은 유전율과 큰 에너지 밴드 갭 및 높은 항복 필드 값을 나타내는 알루미늄옥사이드(Al2O3)를 게이트 절연막으로 사용하려는 노력이 이어지고 있으나, 알루미늄옥사이드를 갈륨나이트라이드(GaN) 기판에 적용할 때에 나쁜 계면 특성 및 벌크(Bulk) 특성으로 인하여 트랜지스터의 전기적 특성이 악화되는 현상이 발생하는 문제가 있다. 이는 알루미늄옥사이드에 존재하는 많은 결함이나 산소공공(oxygen vacancy) 등에 의한 것으로 알려져있다. 이를 해결하기 위하여, 높은 온도에서의 열처리 또는 절연막 증착 후 강한 파워(power)의 플라즈마 처리를 통해 해결하는 기술(대한민국 등록특허 10-0668827) 등이 제안되었으나, 이는 균일한 특성을 얻기 위해 강한 파워를 인가함으로써 갈륨나이트라이드(GaN) 계면 특성을 악화시키는 문제가 있다.At this time, as a method for improving the leakage current and breakdown voltage characteristics, research has been conducted on the structure of the gate insulating film, but research on the deposition of a high quality gate insulating film having good interface properties is insufficient. Efforts have been made to use aluminum oxide (Al 2 O 3 ), which exhibits a high dielectric constant, a large energy band gap, and a high yield field value as a gate insulating film, but poor interface properties when aluminum oxide is applied to a gallium nitride (GaN) substrate And a phenomenon in which electrical characteristics of the transistor deteriorate due to bulk characteristics. This is known to be due to many defects existing in aluminum oxide or oxygen vacancy. In order to solve this, a technique has been proposed to solve through a heat treatment at a high temperature or a plasma treatment of a strong power after depositing an insulating film (Republic of Korea Patent Registration No. 10-0668827). There is a problem of deteriorating gallium nitride (GaN) interface properties by application.
본 발명은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서 알루미늄옥사이드 증착막을 형성하는 공정을 변경하여 트랜지스터의 특성을 개선할 수 있는 새로운 유전체막의 형성 방법을 제공하는데 그 목적이 있다.An object of the present invention is to provide a method for forming a new dielectric film capable of improving the characteristics of a transistor by changing a process of forming an aluminum oxide deposited film as a solution to the above-described problems of the prior art.
상기 목적을 달성하기 위한 본 발명에 의한 유전체막의 형성 방법은, 알루미늄 소스 또는 산소 소스 중에 하나인 제1 원료물질을 공급하는 제1 원료물질 공급 단계; 제1 원료물질을 원자층으로 위치시키는 제1 퍼지 단계; 알루미늄 소스 또는 산소 소스 중에서 제1 원료물질과는 다른 하나인 제2 원료물질을 공급하는 제2 원료물질 공급 단계; 제2 원료물질을 원자층으로 위치시키는 제2 퍼지 단계; 질소 플라즈마 처리 단계; 및 질소가 제2 원료물질의 원자층에 형성된 공극을 채우는 제3 퍼지 단계를 포함하는 증착 사이클을 1회 이상 반복하는 것을 특징으로 한다.A method of forming a dielectric film according to the present invention for achieving the above object comprises: a first raw material supply step of supplying a first raw material that is either an aluminum source or an oxygen source; A first purge step of positioning the first raw material into an atomic layer; A second raw material supply step of supplying a second raw material that is different from the first raw material among the aluminum source or the oxygen source; A second purge step of positioning the second raw material into an atomic layer; Nitrogen plasma treatment step; And a third purge step in which nitrogen fills the pores formed in the atomic layer of the second raw material, one or more times.
기존에 알루미늄옥사이드 절연막 증착을 위하여 원자층증착(ALD) 공정을 적용하려는 연구가 지속되었고, 원자층증착공정을 개량한 플라즈마 강화 원자층증착(PEALD) 공정이 개발되어 이를 통해 알루미늄옥사이드 절연막의 성능을 향상시키려는 노력이 있었으나, 플라즈마 처리 과정에서 갈륨나이트라이드(GaN) 등의 반도체 계면 특성이 약화되는 문제가 있었다.Research on applying an atomic layer deposition (ALD) process for the deposition of an aluminum oxide insulating film continued, and a plasma-enhanced atomic layer deposition (PEALD) process that improved the atomic layer deposition process was developed to improve the performance of the aluminum oxide insulating film. Although efforts have been made to improve, there has been a problem in that semiconductor interface properties such as gallium nitride (GaN) are weakened during the plasma treatment process.
본 발명은 원자층증착공정에 플라즈마 처리를 접목하는 과정에서, 단순히 플라즈마에 의한 처리를 수행하는 것이 아니고 매 원자층증착공정과 함께 질소 플라즈마 처리 이후에 질소가 알루미늄옥사이드의 결함을 채울 수 있는 퍼지 공정을 수행함으로써, 반도체 계면 특성을 약화시키지 않는 파워 범위의 플라즈마를 사용하여도 충분한 성능의 절연막을 형성할 수 있는 점에 특징이 있다.In the present invention, in the process of grafting the plasma treatment to the atomic layer deposition process, rather than simply performing the plasma treatment, the purge process in which nitrogen can fill the defects of aluminum oxide after nitrogen plasma treatment with every atomic layer deposition process By performing, it is characterized in that an insulating film having sufficient performance can be formed even when a plasma having a power range that does not weaken the semiconductor interface characteristics is used.
플라즈마 처리 단계에서, 질소 플라즈마의 파워가 50W 이하인 것이 바람직하다. 플라즈마의 파워가 너무 강하면 반도체층 등에 손상이 발생하여 반도체 소자의 성능이 나빠지는 문제가 있고, 플라즈마의 파워가 너무 약하면 충분한 품질 향상 효과를 얻을 수 없다. 바람직하게는 10~40W 범위의 플라즈마를 사용할 수 있고, 더욱 바람직하게는 20~30W 범위의 플라즈마를 사용할 수 있다. 이때, 상대적으로 약한 플라즈마 파워에서 충분한 효과를 얻기 위해서는 5초 이상의 시간동안 플라즈마 처리 단계를 수행하는 것이 바람직하다. In the plasma treatment step, it is preferable that the power of nitrogen plasma is 50 W or less. If the power of the plasma is too strong, there is a problem that the performance of the semiconductor device is deteriorated due to damage to the semiconductor layer or the like, and if the power of the plasma is too weak, a sufficient quality improvement effect cannot be obtained. Preferably, a plasma in the range of 10 to 40 W may be used, and more preferably, a plasma in the range of 20 to 30 W may be used. At this time, in order to obtain a sufficient effect at a relatively weak plasma power, it is preferable to perform the plasma treatment step for a time of 5 seconds or more.
본 발명의 다른 형태에 의한 반도체 소자의 제조방법은, 게이트 전극에 접촉하도록 형성된 게이트 절연막을 포함하는 반도체 소자를 제조하는 방법으로서, 상기 게이트 절연막의 형성 공정이, 알루미늄 소스 또는 산소 소스 중에 하나인 제1 원료물질을 공급하는 제1 원료물질 공급 단계; 제1 원료물질을 원자층으로 위치시키는 제1 퍼지 단계; 알루미늄 소스 또는 산소 소스 중에서 제1 원료물질과는 다른 하나인 제2 원료물질을 공급하는 제2 원료물질 공급 단계; 제2 원료물질을 원자층으로 위치시키는 제2 퍼지 단계; 질소 플라즈마를 사용하여 표면을 처리하는 플라즈마 처리 단계; 및 질소가 제2 원료물질의 원자층에 형성된 공극을 채우는 제3 퍼지 단계를 포함하는 증착 사이클을 1회 이상 반복하여 수행되는 것을 특징으로 한다.A method of manufacturing a semiconductor device according to another aspect of the present invention is a method of manufacturing a semiconductor device including a gate insulating film formed to contact a gate electrode, wherein the forming process of the gate insulating film is one of an aluminum source or an oxygen source. 1 A first raw material supply step of supplying a raw material; A first purge step of positioning the first raw material into an atomic layer; A second raw material supply step of supplying a second raw material that is different from the first raw material among the aluminum source or the oxygen source; A second purge step of positioning the second raw material into an atomic layer; A plasma treatment step of treating the surface using nitrogen plasma; And a third purge step in which nitrogen fills the pores formed in the atomic layer of the second raw material, by repeating the deposition cycle one or more times.
반도체 소자가 갈륨나이트라이드(GaN) 기반의 반도체 물질을 사용하는 반도체 소자의 게이트 절연막으로서 특히 적합하다.The semiconductor device is particularly suitable as a gate insulating film of a semiconductor device using a gallium nitride (GaN) -based semiconductor material.
플라즈마 처리 단계에서, 질소 플라즈마의 파워가 50W 이하인 것이 바람직하다. 바람직하게는 10~40W 범위의 플라즈마를 사용할 수 있고, 더욱 바람직하게는 20~30W 범위의 플라즈마를 사용할 수 있다. 이때, 상대적으로 약한 플라즈마 파워에서 충분한 효과를 얻기 위해서는 5초 이상의 시간동안 플라즈마 처리 단계를 수행하는 것이 바람직하다.In the plasma treatment step, it is preferable that the power of nitrogen plasma is 50 W or less. Preferably, a plasma in the range of 10 to 40 W may be used, and more preferably, a plasma in the range of 20 to 30 W may be used. At this time, in order to obtain a sufficient effect at a relatively weak plasma power, it is preferable to perform the plasma treatment step for a time of 5 seconds or more.
본 발명의 또 다른 형태에 의한 반도체 소자는, 게이트 전극 및 이에 접촉하여 위치하는 게이트 절연막을 포함하는 반도체 소자로서, 상기 게이트 절연막이 상기한 유전체막 형성 방법으로 형성되어, 알루미늄옥사이드의 결함에 질소가 채워진 것을 특징으로 한다.A semiconductor device according to still another aspect of the present invention is a semiconductor device including a gate electrode and a gate insulating film positioned in contact therewith, wherein the gate insulating film is formed by the above-described method for forming a dielectric film, and nitrogen in defects in aluminum oxide It is characterized by being filled.
반도체 소자가 갈륨나이트라이드(GaN) 기반의 반도체 물질을 사용하는 반도체 소자의 게이트 절연막으로서 특히 적합하며, 특히 상시 불통형 반도체 소자에 적용하기에 적합하다.The semiconductor device is particularly suitable as a gate insulating film of a semiconductor device using a gallium nitride (GaN) -based semiconductor material, and is particularly suitable for application to an always-opaque semiconductor device.
상술한 바와 같이 구성된 본 발명은, 질소 플라즈마에 의한 품질 향상과 함께 원자층증착으로 형성되는 알루미늄옥사이드 유전체막에 생성되는 결함을 질소가 채움으로써, 유전체막의 품질이 크게 향상되는 새로운 유전체막의 형성 방법을 제공할 수 있는 효과가 있다.The present invention, configured as described above, is a method for forming a new dielectric film in which the quality of the dielectric film is greatly improved by filling the defect generated in the aluminum oxide dielectric film formed by atomic layer deposition along with the quality improvement by nitrogen plasma. There is an effect that can be provided.
또한, 유전체막의 품질이 크게 향상됨으로써 절연막으로서 사용하는 경우에 반도체 소자의 성능이 크게 향상되며, 특히 고효율의 차세대 전력반도체 소자에 적합하도록 누설전류가 크게 감소하고 항복전압이 높아진 반도체 소자를 제공할 수 있는 뛰어난 효과가 있다.In addition, since the quality of the dielectric film is greatly improved, the performance of a semiconductor device is greatly improved when used as an insulating film, and a leakage current is greatly reduced and a semiconductor device with a high breakdown voltage can be provided, especially for high-efficiency next-generation power semiconductor devices. Has an outstanding effect.
도 1은 본 발명에 따른 유전체막 형성 방법을 설명하기 위한 모식도이다.
도 2는 플라즈마의 파워에 따른 역방향 항복전장 및 누설전류밀도의 변화를 도시한 그래프이다.
도 3은 플라즈마 처리 시간에 따른 역방향 항복전장 및 누설전류밀도의 변화를 도시한 그래프이다.
도 4는 본 발명의 실시예에 따른 AlOxNy 유전체막의 성능을 확인하기 위하여 제조된 MOS-HFET의 구조를 도시한 단면도이다.
도 5는 본 발명의 실시예에 따른 AlOxNy 유전체막을 형성한 디바이스와 비교예로서 Al2O3 유전체막을 형성한 디바이스에 대하여 측정된 C-V 특성 곡선이다.
도 6과 도 7은 본 발명의 실시예에 따른 AlOxNy 유전체막을 형성한 디바이스와 비교예로서 Al2O3 유전체막을 형성한 디바이스에 대하여 측정된 정방향 누설전류 특성 및 항복 특성이다.
도 8과 도 9는 본 발명의 실시예에 따른 AlOxNy 유전체막을 형성한 디바이스와 비교예로서 Al2O3 유전체막을 형성한 디바이스에 대하여 측정된 SIMS 프로파일과 XPS 결과이다.
도 10은 본 발명의 실시예에 따른 AlOxNy 유전체막을 형성한 디바이스와 비교예로서 Al2O3 유전체막을 형성한 디바이스에 대하여 문턱전압 변화 특성을 측정한 결과이다.1 is a schematic view for explaining a method of forming a dielectric film according to the present invention.
2 is a graph showing changes in reverse breakdown field and leakage current density according to plasma power.
3 is a graph showing changes in reverse breakdown field and leakage current density with plasma treatment time.
4 is a cross-sectional view showing the structure of a MOS-HFET manufactured to confirm the performance of an AlO x N y dielectric film according to an embodiment of the present invention.
5 is a CV characteristic curve measured for a device forming an AlO x N y dielectric film according to an embodiment of the present invention and a device forming an Al 2 O 3 dielectric film as a comparative example.
6 and 7 are forward leakage current characteristics and yield characteristics measured for a device having an AlO x N y dielectric film according to an embodiment of the present invention and a device having an Al 2 O 3 dielectric film as a comparative example.
8 and 9 are SIMS profiles and XPS results measured for a device forming an AlO x N y dielectric film according to an embodiment of the present invention and a device forming an Al 2 O 3 dielectric film as a comparative example.
10 is a result of measuring a threshold voltage change characteristic for a device forming an AlO x N y dielectric film according to an embodiment of the present invention and a device forming an Al 2 O 3 dielectric film as a comparative example.
첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다. An embodiment according to the present invention will be described in detail with reference to the accompanying drawings.
그러나 본 발명의 실시형태는 여러 가지의 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로만 한정되는 것은 아니다. 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다. However, the embodiments of the present invention may be modified in various other forms, and the scope of the present invention is not limited only to the embodiments described below. The shape and size of elements in the drawings may be exaggerated for clarity, and elements indicated by the same reference numerals in the drawings are the same elements.
그리고 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때 이는 "직접적으로 연결"되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함" 또는 "구비"한다고 할 때, 이는 특별이 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함하거나 구비할 수 있는 것을 의미 한다.And throughout the specification, when a part is "connected" to another part, this includes not only "directly connected" but also "electrically connected" with another element in between. In addition, when a part is said to "include" or "equipment" a component, this means that other components may be further included or provided, rather than excluding other components unless otherwise specified. do.
또한, "제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.In addition, terms such as “first” and “second” are for distinguishing one component from other components, and the scope of rights should not be limited by these terms. For example, the first component may be referred to as the second component, and similarly, the second component may also be referred to as the first component.
도 1은 본 발명에 따른 유전체막 형성 방법을 설명하기 위한 모식도이다.1 is a schematic view for explaining a method of forming a dielectric film according to the present invention.
도 1은 본 발명에 따른 유전체막 형성 방법의 기본 단위가 되는 1회의 사이클이 수행되는 모습을 설명하기 위한 도면이다.1 is a view for explaining a state in which one cycle that is a basic unit of the method for forming a dielectric film according to the present invention is performed.
먼저 도 1의 왼쪽 가장 위에 도시된 것과 같이, 제1 원료물질 공급 단계를 수행한다.First, as shown at the top left of FIG. 1, a first raw material supply step is performed.
제1 원료물질 공급 단계는 일반적인 원자층증착 공정의 내용이 다양하게 적용될 수 있다. 본 발명에서는 공급되는 제1 원료물질은 알루미늄 소스 또는 산소 소스 중에 하나이며, 알루미늄 소스로는 트리메틸-알루미늄(TMA)을 사용할 수 있고 산소 소스로는 오존(O3)을 사용할 수 있다. 이들 물질은 알루미늄옥사이드를 원자층증착하는 과정에서 사용되는 대표적인 전구체 물질이다.In the first raw material supply step, contents of a general atomic layer deposition process may be variously applied. In the present invention, the first raw material supplied is one of an aluminum source or an oxygen source, and trimethyl-aluminum (TMA) may be used as the aluminum source and ozone (O 3 ) may be used as the oxygen source. These materials are representative precursor materials used in the process of atomic layer deposition of aluminum oxide.
다음으로 오른쪽 가장 위에 도시된 것과 같이, 제1 원료물질을 원자층으로 위치시키는 제1 퍼지 단계를 수행한다. 퍼지 단계는 공급된 원료물질이 기판 위에 원자층을 이루며 부착되도록 하는 단계이며, 부착되지 않은 원료물질을 외부로 배출하는 공정을 포함한다.Next, as shown at the top right, a first purge step of positioning the first raw material as an atomic layer is performed. The purging step is a step in which the supplied raw material is attached in an atomic layer on the substrate, and includes a process of discharging the unadhered raw material to the outside.
제1 퍼지 단계는 일반적인 원자층증착 공정의 내용이 다양하게 적용될 수 있으며, 특히 알루미늄옥사이드를 원자층증착하는 기술이 거의 모두 적용될 수 있다.In the first purge step, contents of a general atomic layer deposition process may be variously applied, and in particular, almost all techniques of atomic layer deposition of aluminum oxide may be applied.
그리고 오른쪽 두번째에 도시된 것과 같이, 제1 원료물질에 의한 원자층이 형성된 위로 제2 원료물질을 공급하는 제2 원료물질 공급 단계를 수행한다. 제1 원료물질이 알루미늄 소스이면 산소 소스물질을 제2 원료물질로서 공급하고, 제1 원료물질이 산소 소스이면 알루미늄 소스 물질을 제2 원료물질로서 공급한다.Then, as shown in the second right side, the second raw material supply step of supplying the second raw material is performed on the atomic layer formed by the first raw material. If the first raw material is an aluminum source, the oxygen source material is supplied as a second raw material, and if the first raw material is an oxygen source, the aluminum source material is supplied as a second raw material.
제2 원료물질 공급 단계 역시도 일반적인 원자층증착 공정의 내용이 다양하게 적용될 수 있으며, 특히 알루미늄옥사이드를 원자층증착하는 기술이 거의 모두 적용될 수 있다. In the second raw material supply step, the contents of the general atomic layer deposition process can be variously applied, and in particular, almost all the techniques of atomic layer deposition of aluminum oxide can be applied.
오른쪽 세번째에 도시된 것과 같이, 제2 원료물질을 공급한 뒤에 제2 퍼지 단계를 수행한다.As shown in the right third, after the second raw material is supplied, a second purge step is performed.
제2 퍼지 단계도 일반적인 원자층증착 공정의 내용이 다양하게 적용될 수 있으며, 특히 알루미늄옥사이드를 원자층증착하는 기술이 거의 모두 적용될 수 있다.In the second purge step, the contents of the general atomic layer deposition process can be variously applied, and in particular, almost all the techniques of atomic layer deposition of aluminum oxide can be applied.
왼쪽 세번째에 도시된 것과 같이, 제2 원료물질에 의한 원자층이 형성된 위로 질소 플라즈마 처리 단계를 수행한다. As shown in the left third, a nitrogen plasma treatment step is performed on the atomic layer formed by the second raw material.
일반적인 플라즈마 강화 원자층증착 공정에서 플라즈마 처리를 수행하는 것과 순서면에서 동일할 수 있으나, 질소 플라즈마 처리를 수행하는 점과 이후에 자세하게 살펴보겠지만 상대적으로 약한 강도로 플라즈마 처리를 수행하는 점에서 차이가 있다.Although it may be the same in order as the plasma treatment in the general plasma enhanced atomic layer deposition process, the difference in terms of performing nitrogen plasma treatment and plasma treatment with relatively weak strength, as will be described in detail later. have.
마지막으로 왼쪽 두번째에 도시된 것과 같이, 질소 플라즈마 처리 이후에 제3 퍼지 단계를 수행한다.Finally, as shown in the second left, a third purge step is performed after the nitrogen plasma treatment.
제3 퍼지 단계에서는 질소 플라즈마 처리 단계에서 사용된 질소가 원자층을 이루는 것은 아니지만, 제2 퍼지 단계 이후에 표면에 형성된 공극을 질소가 채우면서 위치하게 된다.In the third purge step, the nitrogen used in the nitrogen plasma treatment step does not form an atomic layer, but the voids formed on the surface after the second purge step are positioned while nitrogen is filled.
이상의 6단계로 구성된 증착 사이클을 1회 이상 반복하여 유전체막을 형성한다. The deposition cycle composed of the above six steps is repeated one or more times to form a dielectric film.
이러한 본 실시예의 방법에 따르면 플라즈마 처리를 위한 플라즈마의 강도가 강하지 않더라도 질소 원자가 원자층증착으로 형성된 알루미늄옥사이드에 형성된 공극, 특히 산소 공공의 자리를 채워서 매우 뛰어난 품질의 유전체막을 형성할 수 있다. 이와 같이, 본 발명에 의해서 제주된 유전체막은 기존의 알루미늄옥사이드(Al2O3) 유전체막에 약간의 질소가 첨가되어 산소 공공을 채우는 구성이므로, AlOxNy로 조성을 표시한다.According to the method of the present embodiment, even if the strength of the plasma for plasma treatment is not strong, nitrogen atoms can fill voids formed in the aluminum oxide formed by atomic layer deposition, in particular, oxygen vacancies to form a dielectric film of very excellent quality. As described above, since the dielectric film provided by the present invention is a structure in which oxygen is filled by adding some nitrogen to the existing aluminum oxide (Al 2 O 3 ) dielectric film, the composition is expressed as AlO x N y .
도 2는 플라즈마의 파워에 따른 역방향 항복전장 및 누설전류밀도의 변화를 도시한 그래프이다.2 is a graph showing changes in reverse breakdown field and leakage current density according to plasma power.
도시된 것과 같이, 플라즈마 처리 단계에서 사용되는 플라즈마의 파워가 증가할 수록 역방향 항복전장(breakdown field)은 감소하고 누설전류밀도는 증가함을 확인할 수 있다.As shown, it can be seen that as the power of the plasma used in the plasma processing step increases, the reverse breakdown field decreases and the leakage current density increases.
또한, 플라즈마의 파워가 100W에서 30W로 감소되었을 때에 제조된 AlOxNy 유전체막의 플랫 밴드 전압에 대한 C-V 히스테리시스 특성이 270mV에서 40mV로 향상되었다.In addition, the CV hysteresis characteristics for the flat band voltage of the AlO x N y dielectric film prepared when the power of the plasma was reduced from 100 W to 30 W was improved from 270 mV to 40 mV.
이와 같이, 질로 플라즈마 처리 과정에서 발생하는 이온 손상을 줄이기 위해서는 낮은 파워의 플라즈마를 사용하는 것이 좋으며, 50W 이하를 적용하는 것이 바람직하다. 10W 내지 40W 범위 내에서 적용할 수도 있으며, 실험에서 확인할 수 있듯이 20W 내지 30W가 가능하다.As described above, in order to reduce ion damage occurring in the plasma treatment process, it is preferable to use a low-power plasma, and it is preferable to apply 50 W or less. It can also be applied within the range of 10W to 40W, and 20W to 30W is possible as can be seen in the experiment.
도 3은 플라즈마 처리 시간에 따른 역방향 항복전장 및 누설전류밀도의 변화를 도시한 그래프이다.3 is a graph showing changes in reverse breakdown field and leakage current density with plasma treatment time.
도시된 것과 같이, 30W의 플라즈마 파워로 플라즈마 처리를 수행하는 경우, 플라즈마의 파워가 상대적으로 약하기 때문에 5초 이상의 시간동안 플라즈마 처리를 수행하여야 충분한 효과를 얻을 수 있는 것을 확인할 수 있다. As shown in the figure, when plasma processing is performed with a plasma power of 30 W, it can be seen that sufficient power can be obtained only when plasma processing is performed for at least 5 seconds because the power of plasma is relatively weak.
표 1은 본 발명의 일 실시예에 따라 제조된 AlOxNy 유전체막과 기존의 ALD 공정으로 제조된 Al2O3 유전체막의 최적화된 성장 조건 및 특성을 비교한 표이다.Table 1 is a table comparing the optimized growth conditions and properties of the AlO x N y dielectric film prepared according to an embodiment of the present invention and the Al 2 O 3 dielectric film prepared by the conventional ALD process.
다음으로 본 발명에 따라 제조된 유전체막의 성능을 확인하기 위하여, 전력소자로서 유용한 MOS-HFET를 제조하였다.Next, in order to confirm the performance of the dielectric film manufactured according to the present invention, a MOS-HFET useful as a power device was manufactured.
도 4는 본 발명의 실시예에 따른 AlOxNy 유전체막의 성능을 확인하기 위하여 제조된 MOS-HFET의 구조를 도시한 단면도이다.4 is a cross-sectional view showing the structure of a MOS-HFET manufactured to confirm the performance of an AlO x N y dielectric film according to an embodiment of the present invention.
Si 기판에 MOCVD 방식으로 성장시킨 GaN 버퍼층의 위로 i-GaN층과 AlGaN 배리어층 및 GaN 캡층을 순차적층 하고, 인시츄 SiNx 패시베이션층과 SiNx 층을 순차적으로 적층한 에피 구조를 구성하였다.An epi-structure was formed in which an i-GaN layer, an AlGaN barrier layer, and a GaN cap layer were sequentially stacked on top of a GaN buffer layer grown by MOCVD on a Si substrate, and an in-situ SiN x passivation layer and a SiN x layer were sequentially stacked.
상기한 에피 구조에서 각 층의 두께는, GaN 버퍼층이 4.4㎛, i-GaN층은 490nm, AlGaN 배리어층은 22.1nm, GaN 캡층은 3.8nm, 인시츄 SiNx 패시베이션층은 10nm이며, SiNx 층은 200nm이다.In the above epi structure, the thickness of each layer is 4.4 μm in the GaN buffer layer, 490 nm in the i-GaN layer, 22.1 nm in the AlGaN barrier layer, 3.8 nm in the GaN cap layer, 10 nm in the in-situ SiN x passivation layer, and SiN x layer Is 200 nm.
소스 전극과 드레인 전극은 Ti/Al/Ni/Au의 금속 스택을 e-빔 증발기를 사용하여 증착하였다.The source and drain electrodes were deposited with a metal stack of Ti / Al / Ni / Au using an e-beam evaporator.
상시불통(normally-off)형 소자를 제작하기 위하여 2㎛의 폭으로 게이트 전극 형성을 위한 식각을 수행하되 AlGaN 배리어층까지 모두 식각하였으며, 게이트 절연막으로서 종래의 ALD 방식에 의한 Al2O3 유전체막과 본 발명에 따른 AlOxNy 유전체막을 상기한 표 1의 공정 조건으로 각각 형성하여 2종류의 소자를 제작하였다. 게이트 절연막의 두께는 21nm이고, 게이트 절연막의 밀도 향상을 위하여 질소 분위기에서 500℃의 온도로 10분간 열처리하였다.In order to fabricate a normally-off type device, etching was performed to form a gate electrode with a width of 2 μm, but all of the AlGaN barrier layer was etched. As a gate insulating film, an Al 2 O 3 dielectric film by a conventional ALD method And AlO x N y dielectric films according to the present invention were respectively formed under the process conditions of Table 1 above to prepare two types of devices. The thickness of the gate insulating film was 21 nm, and heat treatment was performed at a temperature of 500 ° C. for 10 minutes in a nitrogen atmosphere to improve the density of the gate insulating film.
게이트 전극은 Ni/Au(=40/400 nm) 스택을 e-빔 증발기를 사용하여 형성하였으며, 게이트 전극과 소스 전극 사이의 거리는 2㎛이고, 게이트 전극과 드레인 전극 사이의 거리는 14㎛이다.The gate electrode was formed by using a Ni / Au (= 40/400 nm) stack using an e-beam evaporator, the distance between the gate electrode and the source electrode was 2 µm, and the distance between the gate electrode and the drain electrode was 14 µm.
마지막으로 계면 품질을 향상시키기 위해 95% N2 와 5% H2의 분위기에서 400℃의 온도로 10분 동안 열처리를 수행하였다. Finally, heat treatment was performed for 10 minutes at a temperature of 400 ° C. in an atmosphere of 95% N 2 and 5% H 2 to improve the interface quality.
도 5는 본 발명의 실시예에 따른 AlOxNy 유전체막을 형성한 디바이스와 비교예로서 Al2O3 유전체막을 형성한 디바이스에 대하여 측정된 C-V 특성 곡선이다.5 is a CV characteristic curve measured for a device forming an AlO x N y dielectric film according to an embodiment of the present invention and a device forming an Al 2 O 3 dielectric film as a comparative example.
도시된 것과 같이 본 발명의 실시예에 따라서 AlOxNy 유전체막을 형성한 경우, 종래의 ALD 방식에 의해서 Al2O3 유전체막을 형성한 경우에 비하여, C-V 곡선에서 스트레치 아웃(strech out) 현상이 감소한 결과를 보였다. 일반적으로 게이트 절연막과 활성층의 계면에 존재하는 트랩에 의해서 스트레치 아웃 현상이 발생하므로, 본 발명의 실시예에 따라서 형성된 AlOxNy 유전체막을 게이트 절연막으로 사용하는 경우에 계면의 트랩이 더 적은 것을 알 수 있다. 결국 내부의 산소 공공에 의해서 상대적으로 저품질 상태인 Al2O3에서, 질소 플라즈마 처리 및 퍼지 공정에 의해서 산소 공공을 억제함으로써 계면 특성을 향상시킨 것을 확인할 수 있다.When the AlO x N y dielectric film is formed according to the embodiment of the present invention as shown, the stretch out phenomenon in the CV curve is compared to when the Al 2 O 3 dielectric film is formed by the conventional ALD method. The results were reduced. In general, a stretch-out phenomenon occurs due to a trap existing at the interface between the gate insulating film and the active layer, and thus, when the AlO x N y dielectric film formed according to the embodiment of the present invention is used as a gate insulating film, it is found that the trap at the interface is less You can. As a result, it can be confirmed that in the Al 2 O 3 , which is in a relatively low quality state by the internal oxygen vacancies, the interfacial properties were improved by suppressing the oxygen vacancies by a nitrogen plasma treatment and purge process.
도 6과 도 7은 본 발명의 실시예에 따른 AlOxNy 유전체막을 형성한 디바이스와 비교예로서 Al2O3 유전체막을 형성한 디바이스에 대하여 측정된 정방향 누설전류 특성 및 항복 특성이다.6 and 7 are forward leakage current characteristics and yield characteristics measured for a device forming an AlO x N y dielectric film according to an embodiment of the present invention and a device forming an Al 2 O 3 dielectric film as a comparative example.
본 발명의 실시예에 따라서 AlOxNy 유전체막을 형성한 경우에 누설전류가 감소하고 그에 따른 게이트 절연막의 항복전압이 증가하는 결과를 확인할 수 있다.When an AlO x N y dielectric film is formed according to an embodiment of the present invention, it can be seen that the leakage current decreases and the resulting breakdown voltage of the gate insulating film increases.
본 발명의 실시예에 따라서 AlOxNy 유전체막을 적용한 디바이스의 경우는 ALD 방식으로 형성된 Al2O3 유전체막을 적용한 디바이스와 비교하여 누설전류가 1000배 가량 감소한 특성을 보이고 있으며, 항복전압 역시 1050V를 나타내어 고전력소자 적용이 적합한 것으로 확인되었다.According to an embodiment of the present invention, in the case of a device using an AlO x N y dielectric film, the leakage current is reduced by about 1000 times compared to a device using an Al 2 O 3 dielectric film formed by ALD, and the breakdown voltage is also 1050V. As a result, it has been confirmed that the application of a high power device is suitable.
앞서 살펴본 것과 같이, 이러한 누설 전류 감소와 항복전압 증가는 본 발명의 실시예에 따라서 AlOxNy 유전체막의 뛰어난 품질에 의한 것임을 알 수 있다.As described above, it can be seen that such leakage current reduction and breakdown voltage increase are due to the excellent quality of the AlO x N y dielectric film according to an embodiment of the present invention.
도 8과 도 9는 본 발명의 실시예에 따른 AlOxNy 유전체막을 형성한 디바이스와 비교예로서 Al2O3 유전체막을 형성한 디바이스에 대하여 측정된 SIMS 프로파일과 XPS 결과이다.8 and 9 are SIMS profiles and XPS results measured for a device forming an AlO x N y dielectric film according to an embodiment of the present invention and a device forming an Al 2 O 3 dielectric film as a comparative example.
본 발명의 실시예에 따라서 AlOxNy 유전체막은 ALD 방식으로 형성된 Al2O3 유전체막에 비하여, 불순물인 탄소의 양이 조금 감소된 것을 확인 할 수 있으며, 전체 깊이에서 질소가 확인되어 질소가 효과적으로 결합된 것을 확인할 수 있다.According to an embodiment of the present invention, the AlO x N y dielectric film can be confirmed that the amount of carbon, which is an impurity, is slightly reduced, compared to the Al 2 O 3 dielectric film formed by the ALD method. You can see that it is effectively combined.
결국, 본 발명의 실시예에 따라서 형성된 AlOxNy 유전체막은 막 전체적으로 질소가 결합됨에 따라서 계면 특성 및 박막 특성이 향상된 것임을 알 수 있다.As a result, it can be seen that the AlO x N y dielectric film formed according to the embodiment of the present invention has improved interfacial properties and thin film properties as nitrogen is bonded to the entire film.
도 10은 본 발명의 실시예에 따른 AlOxNy 유전체막을 형성한 디바이스와 비교예로서 Al2O3 유전체막을 형성한 디바이스에 대하여 문턱전압 변화 특성을 측정한 결과이다.10 is a result of measuring a threshold voltage change characteristic for a device forming an AlO x N y dielectric film according to an embodiment of the present invention and a device forming an Al 2 O 3 dielectric film as a comparative example.
소자의 상용화를 위한 신뢰성 확보를 위하여, 실온 및 150 ℃에서 양의 게이트 바이어스 스트레스 조건 하에서 시간에 따른 특성의 변화를 관찰하였다.In order to secure reliability for commercialization of the device, changes in characteristics over time were observed under positive gate bias stress conditions at room temperature and 150 ° C.
본 발명의 실시예에 따른 AlOxNy 유전체막을 형성한 디바이스에 대해서는 문턱전압의 변화가 거의 없는 것으로 나타나서, 장시간 사용에 따른 특성 저하가 미미하여 신뢰성이 높은 것을 확인할 수 있다.For the device formed with the AlO x N y dielectric film according to the embodiment of the present invention, it is shown that there is little change in the threshold voltage, and it can be confirmed that the reliability is high due to a slight decrease in characteristics due to long-term use.
이러한 결과는 비교예로서 제작한 ALD 방식으로 형성된 Al2O3 유전체막 적용한 디바이스에 비해서도 뛰어난 결과이고, 다른 종류의 게이트 절연막을 이용하여 전력소자 특성을 측정한 다른 연구 결과들과 비교해도 우수한 결과이다. These results are superior to those of the Al 2 O 3 dielectric film-applied device formed by the ALD method produced as a comparative example, and are superior to those of other research results measuring power device characteristics using other types of gate insulating films. .
이상 본 발명을 바람직한 실시예를 통하여 설명하였는데, 상술한 실시예는 본 발명의 기술적 사상을 예시적으로 설명한 것에 불과하며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화가 가능함은 이 분야에서 통상의 지식을 가진 자라면 이해할 수 있을 것이다. 따라서 본 발명의 보호범위는 특정 실시예가 아니라 특허청구범위에 기재된 사항에 의해 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술적 사상도 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The present invention has been described above through preferred embodiments, and the above-described embodiments are merely illustrative of the technical idea of the present invention, and various changes are possible within the scope of the present invention. Anyone with ordinary knowledge will understand. Therefore, the protection scope of the present invention should be interpreted by the matters described in the claims, not by specific embodiments, and all technical ideas within the equivalent range should be interpreted as being included in the scope of the present invention.
Claims (10)
제1 원료물질을 원자층으로 위치시키는 제1 퍼지 단계;
질소를 포함하지 않는 알루미늄 소스 또는 산소 소스 중에서 제1 원료물질과는 다른 하나인 제2 원료물질을 공급하는 제2 원료물질 공급 단계;
제2 원료물질을 원자층으로 위치시키는 제2 퍼지 단계;
파워가 50W 이하인 질소 플라즈마를 사용하여 5초 이상의 시간동안 표면을 처리하는 플라즈마 처리 단계; 및
질소가 원자층에 형성된 공극을 채워 산소 공공을 감소시키는 제3 퍼지 단계를 포함하는 증착 사이클을 1회 이상 반복하는 것을 특징으로 하는 유전체막 형성 방법.
A first raw material supply step of supplying a first raw material that is one of an aluminum source or an oxygen source that does not contain nitrogen;
A first purge step of positioning the first raw material into an atomic layer;
A second raw material supply step of supplying a second raw material that is different from the first raw material from an aluminum source or an oxygen source not containing nitrogen;
A second purge step of positioning the second raw material into an atomic layer;
A plasma treatment step of treating the surface for a time period of 5 seconds or more using nitrogen plasma having a power of 50 W or less; And
A method of forming a dielectric film, wherein the deposition cycle including a third purge step in which nitrogen fills voids formed in the atomic layer to reduce oxygen vacancies is repeated one or more times.
상기 게이트 절연막의 형성 공정이,
질소를 포함하지 않는 알루미늄 소스 또는 산소 소스 중에 하나인 제1 원료물질을 공급하는 제1 원료물질 공급 단계;
제1 원료물질을 원자층으로 위치시키는 제1 퍼지 단계;
질소를 포함하지 않는 알루미늄 소스 또는 산소 소스 중에서 제1 원료물질과는 다른 하나인 제2 원료물질을 공급하는 제2 원료물질 공급 단계;
제2 원료물질을 원자층으로 위치시키는 제2 퍼지 단계;
파워가 50W 이하인 질소 플라즈마를 사용하여 5초 이상의 시간동안 표면을 처리하는 플라즈마 처리 단계; 및
질소가 원자층에 형성된 공극을 채워 산소 공공을 감소시키는 제3 퍼지 단계를 포함하는 증착 사이클을 1회 이상 반복하여 수행되는 것을 특징으로 하는 반도체 소자의 제조방법.
A method of manufacturing a semiconductor device including a gate insulating film formed to contact the gate electrode,
The process of forming the gate insulating film,
A first raw material supply step of supplying a first raw material that is one of an aluminum source or an oxygen source that does not contain nitrogen;
A first purge step of positioning the first raw material into an atomic layer;
A second raw material supply step of supplying a second raw material that is different from the first raw material from an aluminum source or an oxygen source not containing nitrogen;
A second purge step of positioning the second raw material into an atomic layer;
A plasma treatment step of treating the surface for a time period of 5 seconds or more using nitrogen plasma having a power of 50 W or less; And
A method of manufacturing a semiconductor device, characterized in that the deposition cycle including a third purge step in which nitrogen fills the pores formed in the atomic layer to reduce oxygen vacancies is performed one or more times.
상기 반도체 소자가 갈륨나이트라이드(GaN) 기반의 반도체 물질을 사용하는 반도체 소자인 것을 특징으로 하는 반도체 소자의 제조방법.
The method according to claim 4,
Method for manufacturing a semiconductor device, characterized in that the semiconductor device is a semiconductor device using a gallium nitride (GaN) -based semiconductor material.
상기 게이트 절연막이 청구항 4의 방법으로 형성되어, 알루미늄옥사이드의 결함에 질소가 채워진 것을 특징으로 하는 반도체 소자.
A semiconductor device comprising a gate electrode and a gate insulating film positioned in contact therewith,
The gate insulating film is formed by the method of claim 4, characterized in that the nitrogen oxide is filled with defects of aluminum oxide.
상기 반도체 소자는 갈륨나이트라이드(GaN) 기반의 반도체 물질을 사용하는 반도체 소자인 것을 특징으로 하는 반도체 소자.
The method according to claim 8,
The semiconductor device is a semiconductor device characterized in that the semiconductor device using a gallium nitride (GaN) -based semiconductor material.
상기 반도체 소자가 상시 불통형 MOS-HFET인 것을 특징으로 하는 반도체 소자. The method according to claim 9,
The semiconductor device, characterized in that the semiconductor device is a non-constant MOS-HFET at all times.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190117464A KR102102609B1 (en) | 2019-09-24 | 2019-09-24 | Forming method for dielectric film, manufacturing method for semiconductor device, and semiconductor device manufactured thereby |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190117464A KR102102609B1 (en) | 2019-09-24 | 2019-09-24 | Forming method for dielectric film, manufacturing method for semiconductor device, and semiconductor device manufactured thereby |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR102102609B1 true KR102102609B1 (en) | 2020-04-21 |
Family
ID=70456598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190117464A KR102102609B1 (en) | 2019-09-24 | 2019-09-24 | Forming method for dielectric film, manufacturing method for semiconductor device, and semiconductor device manufactured thereby |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102102609B1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040035393A (en) * | 2002-10-22 | 2004-04-29 | 한국전자통신연구원 | Method for forming nitrogen containing oxide thin film by plasma enhanced atomic layer deposition |
| KR20050005726A (en) * | 2003-06-24 | 2005-01-14 | 삼성전자주식회사 | Method for forming high dielectric layer by atomic layer deposition and method for manufacturing capacitor having the layer |
| KR20060002137A (en) * | 2004-07-01 | 2006-01-09 | 주식회사 하이닉스반도체 | Method for fabricating capacitor in semiconductor device |
| KR20140043879A (en) * | 2012-10-03 | 2014-04-11 | 도쿄엘렉트론가부시키가이샤 | Film forming method and film forming apparatus |
| KR20160003609A (en) * | 2013-03-01 | 2016-01-11 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Nitrogen-containing oxide film and method of forming the same |
-
2019
- 2019-09-24 KR KR1020190117464A patent/KR102102609B1/en active IP Right Grant
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040035393A (en) * | 2002-10-22 | 2004-04-29 | 한국전자통신연구원 | Method for forming nitrogen containing oxide thin film by plasma enhanced atomic layer deposition |
| KR20050005726A (en) * | 2003-06-24 | 2005-01-14 | 삼성전자주식회사 | Method for forming high dielectric layer by atomic layer deposition and method for manufacturing capacitor having the layer |
| KR20060002137A (en) * | 2004-07-01 | 2006-01-09 | 주식회사 하이닉스반도체 | Method for fabricating capacitor in semiconductor device |
| KR100668827B1 (en) | 2004-07-01 | 2007-01-16 | 주식회사 하이닉스반도체 | Method for fabricating capacitor in semiconductor device |
| KR20140043879A (en) * | 2012-10-03 | 2014-04-11 | 도쿄엘렉트론가부시키가이샤 | Film forming method and film forming apparatus |
| KR20160003609A (en) * | 2013-03-01 | 2016-01-11 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Nitrogen-containing oxide film and method of forming the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI719116B (en) | Enhancement mode iii-nitride devices having an al1-xsixo gate insulator | |
| JP5634681B2 (en) | Semiconductor element | |
| JP5036767B2 (en) | Field effect transistor | |
| JP5608238B2 (en) | Semiconductor structure | |
| US9337300B2 (en) | Nitride-based semiconductor device | |
| US7973338B2 (en) | Hetero junction field effect transistor and method of fabricating the same | |
| JP6591169B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2011198837A (en) | Semiconductor device and method of manufacturing the same | |
| JP2008218696A (en) | Field-effect transistor | |
| TWI693678B (en) | Semiconductor element substrate, semiconductor element, and method for manufacturing semiconductor element | |
| US10283631B2 (en) | Semiconductor device and method of fabricating the same | |
| US11757028B2 (en) | Semiconductor device and method for manufacturing the same | |
| TW201810654A (en) | Semiconductor structure, HEMT structure and method of forming the same | |
| JP2009302435A (en) | Semiconductor device | |
| KR101968374B1 (en) | A device comprising a III-N layer stack with improved passivation layer and associated manufacturing method | |
| CN106711212A (en) | Enhanced type HEMT (high electron mobility transistor) device based on AlGaN/GaN (aluminium gallium nitride/ gallium nitride) heterojunction of Si (silicon) substrate and manufacturing method thereof | |
| JP2013168433A (en) | Nitride semiconductor device and method of manufacturing nitride semiconductor device | |
| TW201611268A (en) | Semiconductor device | |
| US8232581B2 (en) | Method for manufacturing an III-V engineered substrate and the III-V engineered substrate thereof | |
| Maeda et al. | Doping design of GaN‐based heterostructure field‐effect transistors with high electron density for high‐power applications | |
| KR102102609B1 (en) | Forming method for dielectric film, manufacturing method for semiconductor device, and semiconductor device manufactured thereby | |
| JP2020126892A (en) | Semiconductor device and method of manufacturing the same | |
| Wang et al. | Interface dipole induced threshold voltage shift in the Al2O3/GaN heterostructure | |
| CN110875379B (en) | Semiconductor device and manufacturing method thereof | |
| WO2016059889A1 (en) | Nitride semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |