KR102096853B1 - Manufacturing method for multi-layer printed circuit board and multi-layer printed circuit board manufactured by the same - Google Patents

Manufacturing method for multi-layer printed circuit board and multi-layer printed circuit board manufactured by the same Download PDF

Info

Publication number
KR102096853B1
KR102096853B1 KR1020190145530A KR20190145530A KR102096853B1 KR 102096853 B1 KR102096853 B1 KR 102096853B1 KR 1020190145530 A KR1020190145530 A KR 1020190145530A KR 20190145530 A KR20190145530 A KR 20190145530A KR 102096853 B1 KR102096853 B1 KR 102096853B1
Authority
KR
South Korea
Prior art keywords
inner layer
layer substrate
semi
pattern
cured resin
Prior art date
Application number
KR1020190145530A
Other languages
Korean (ko)
Inventor
권형준
Original Assignee
준하이테크(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 준하이테크(주) filed Critical 준하이테크(주)
Priority to KR1020190145530A priority Critical patent/KR102096853B1/en
Application granted granted Critical
Publication of KR102096853B1 publication Critical patent/KR102096853B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047Drilling of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/163Monitoring a manufacturing process

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

According to one embodiment of the present invention, a manufacturing method for a multi-layer printed circuit board comprises: a disc cutting step of cutting a disc to form an inner layer board; a circuit forming step of forming a pattern on the surface of the inner layer board; and a lamination step of oxidizing the surface of the inner layer board on which a circuit is formed, laminating on a plurality of inner layer boards, a prepreg and a copper foil, which act as an adhesive and an insulating layer, respectively, and applying heat and pressure thereto, to form a single board. In particular, the lamination step comprises: an oxide step of oxidizing the surface of the pattern; a first lamination step of laminating the prepreg on the inner layer board to form a first laminated structure; a foreign material removal step of removing foreign materials from a copper foil and a SUS plate to be laminated on the first laminated structure; a second lamination step of laminating a plurality of first laminated structures, and laminating the copper foil and the SUS plate, from which foreign materials have been removed, onto the plurality of first laminated structures, to form a second laminated structure; and a compression step of compressing the second laminated structure to form a single multi-layer board.

Description

다층 인쇄 회로 기판의 제조 방법 및 이에 의해 제조된 다층 인쇄 회로 기판{Manufacturing method for multi-layer printed circuit board and multi-layer printed circuit board manufactured by the same}Manufacturing method of a multilayer printed circuit board and a multilayer printed circuit board manufactured thereby {Manufacturing method for multi-layer printed circuit board and multi-layer printed circuit board manufactured by the same}

본 발명은 다층 인쇄 회로 기판의 제조 방법 및 이에 의해 제조된 다층 인쇄 회로 기판에 관한 것이다.The present invention relates to a method for manufacturing a multilayer printed circuit board and a multilayer printed circuit board manufactured thereby.

최근 전자부품의 소형화 및 집적화에 따라 이들을 표면상에 장착할 수 있는 다양한 다층 인쇄 회로 기판이 개발되고 있다.Recently, with the miniaturization and integration of electronic components, various multilayer printed circuit boards capable of mounting them on a surface have been developed.

이와 같은, 다층 인쇄 회로 기판은 복잡한 공정을 통해 제조되고 있으며, 다층 인쇄 회로 기판의 제조공정 중에서도 적층공정은 기판 제조 시 필수적으로 수반된다.Such a multilayer printed circuit board is manufactured through a complicated process, and among the manufacturing processes of the multilayer printed circuit board, a lamination process is essential when manufacturing the substrate.

그러나, 종래에는 적층공정 시 기판에 찍힘(dent)이 발생되는 문제점이 있었다.However, conventionally, there has been a problem in that a dent is generated on a substrate during a lamination process.

구체적으로, 종래에는 부품들의 적층 시 서스 플레이트와 동박 사이에 먼지 또는 이물이 유입되거나, 서스 플레이트와 동박에 잔존하던 이물이 제거되지 않은 채로 서스 플레이트와 동박이 적층됨에 따라 형성되는 제품의 표면에 이물로 인한 찍힘(dent)이 발생되는 문제점이 있었다.Specifically, in the prior art, when laminating parts, foreign matters are formed on the surface of the product formed by dust or foreign substances flowing in between the sustain plate and the copper foil, or when the sustain plate and the copper foil are stacked without removing foreign substances remaining in the suspension plate and the copper foil. There was a problem that the dent due to.

또한, 종래에는 서로 적층되는 복수의 기판이 동일한 형상으로 적층됨에 따라, 압착공정 시 패턴이 형성되지 않은 부분에 압력이 제대로 전달되지 않아, 동박에 주름이 발생되거나, 기포가 발생되는 문제점이 있었다.In addition, conventionally, as a plurality of substrates stacked on each other are stacked in the same shape, there is a problem in that pressure is not properly transmitted to a portion where a pattern is not formed during the pressing process, resulting in wrinkles or bubbles in the copper foil.

이에 따라, 생산되는 다층 인쇄 회로 기판은 회로의 단락(open), 합선(short) 또는 결손 불량이 발생되는 문제점이 있었다.Accordingly, the multilayer printed circuit board produced has a problem in that short circuit (open), short circuit (short) or defective defect occurs.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 서스 플레이트와 동박 사이로 이물의 유입을 완벽히 차단하고, 압착 시 패턴 영역이 비패턴 영역을 완충하여 압력이 전품 전체에 균일하게 전달될 수 있는 다층 인쇄 회로 기판의 제조 방법 및 이에 의해 제조된 다층 인쇄 회로 기판을 제공하는 것이다.The present invention has been devised to solve the above problems, and the object of the present invention is to completely block the inflow of foreign matter between the suspension plate and the copper foil, and the pattern region buffers the non-pattern region during compression, so that the pressure is uniform throughout the entire article. It is to provide a method for manufacturing a multi-layer printed circuit board that can be transferred and a multi-layer printed circuit board manufactured thereby.

본 발명의 과제는 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The problems of the present invention are not limited to the problems mentioned above, and other problems that are not mentioned will be clearly understood by those skilled in the art from the following description.

상기 과제를 해결하기 위한 본 발명의 실시예에 따른 다층 인쇄 회로 기판의 제조 방법은 원판을 재단하여 내층기판을 형성하는 원판재단 단계; 내층기판의 표면에 패턴을 형성하는 회로형성 단계; 및 회로가 형성된 상기 내층기판의 표면을 산화 처리하고, 복수의 내층기판에 접착제와 절연층 역할을 하는 반경화 수지(prepreg) 및 동박을 적층한 후, 열과 압력을 가해 하나의 기판을 형성하는 적층 단계를 포함하고, 상기 적층단계는, 상기 패턴의 표면을 산화시키는 옥사이드 단계; 상기 내층기판에 상기 반경화 수지를 적층시켜 제1 적층 구조물을 형성하는 제1 적층 단계; 상기 제1 적층 구조물에 적층될 동박 및 서스 플레이트로부터 이물을 제거하는 이물 제거 단계; 복수의 제1 적층 구조물을 적층하고, 이물이 제거된 상기 동박 및 상기 서스 플레이트를 상기 복수의 제1 적층 구조물에 적층시켜 제2 적층 구조물을 형성하는 제2 적층 단계; 및 상기 제2 적층 구조물을 압착하여 하나의 다층기판을 형성하는 압착 단계를 포함한다.A method of manufacturing a multilayer printed circuit board according to an embodiment of the present invention for solving the above problems includes: a disc cutting step of cutting an original plate to form an inner layer substrate; A circuit forming step of forming a pattern on the surface of the inner layer substrate; And laminating a surface of the inner layer substrate on which the circuit is formed, laminating a semi-prepared resin and copper foil serving as an adhesive and an insulating layer on a plurality of inner layer substrates, and then applying heat and pressure to form a single substrate. Including a step, the laminating step, an oxide step of oxidizing the surface of the pattern; A first lamination step of laminating the semi-cured resin on the inner layer substrate to form a first lamination structure; A foreign substance removal step of removing foreign substances from the copper foil and the suspension plate to be laminated on the first laminated structure; A second stacking step of stacking a plurality of first stacked structures, and stacking the copper foil and the sustain plate from which foreign matter has been removed, on the plurality of first stacked structures to form a second stacked structure; And pressing the second laminated structure to form a single multilayer substrate.

상기 회로형성 단계는, 상기 내층기판을 표면 처리하는 정면 단계; 상기 내층기판에 코팅층을 형성하는 라미네이팅 단계; 상기 코팅층에 패턴을 형성하는 노광 단계; 상기 내층기판에 감광된 패턴 부분을 남기는 현상 단계; 상기 내층기판에 패턴을 남기는 에칭 단계; 및 상기 내층기판에 형성된 상기 패턴을 검사하는 검사 단계를 포함할 수 있다.The circuit forming step may include: a front step of surface-treating the inner layer substrate; A laminating step of forming a coating layer on the inner layer substrate; An exposure step of forming a pattern on the coating layer; A developing step of leaving a portion of the photosensitive pattern on the inner layer substrate; An etching step of leaving a pattern on the inner layer substrate; And an inspection step of inspecting the pattern formed on the inner layer substrate.

상기 제1 적층 단계는, 상기 반경화 수지를 미리 설정된 형상으로 재단하고, 상기 반경화 수지 및 상기 내층기판에 리벳 홀을 형성하는 반경화 수지 가공 단계; 상기 내층기판에 상기 반경화 수지를 적층하고, 상기 반경화 수지를 가열하여 상기 반경화 수지를 상기 내층기판에 본딩하는 제1 합지 단계; 및 상기 내층기판 및 상기 내층기판에 적층된 상기 반경화 수지를 리벳을 통해 고정시키는 제2 합지 단계를 포함할 수 있다.The first laminating step includes: a semi-cured resin processing step of cutting the semi-cured resin into a predetermined shape and forming rivet holes in the semi-cured resin and the inner layer substrate; A first laminating step of laminating the semi-cured resin on the inner layer substrate and heating the semi-cured resin to bond the semi-cured resin to the inner layer substrate; And a second laminating step of fixing the inner layer substrate and the semi-cured resin laminated on the inner layer substrate through rivets.

상기 이물 제거 단계는, 적층물에 전원을 인가하여 상기 적층물의 표면에 부착된 미세입자를 하전시키는 하전 단계; 및 전원이 인가될 경우 상기 하전된 미세입자의 극성과 반대되는 극성을 띄는 복수의 집진부를 상기 적층물의 상측 및 하측에 배치하여, 상기 하전된 미세입자를 포집하는 포집 단계를 포함할 수 있다.The foreign material removing step includes: a charging step of applying power to the stack to charge the microparticles attached to the surface of the stack; And a collecting step of collecting the charged microparticles by arranging a plurality of dust collecting units having polarities opposite to the polarities of the charged microparticles when power is applied to the upper and lower sides of the stack.

상기 이물 제거 단계는, 상기 적층물의 표면에 바람을 분사하여 상기 하전된 미세입자를 비산시켜 상기 집진부 측으로 이동시키는 비산 단계; 및 상기 복수의 집진부 사이에 하전된 미세입자와 동일한 극성을 띄는 대전부를 배치하여, 상기 집진부 측으로 이동된 상기 하전된 미세입자를 상기 집진부 측으로 가압하는 가이드 단계를 더 포함할 수 있다.The foreign material removing step may include: a scattering step of spraying wind on the surface of the laminate to scatter the charged microparticles and move them toward the dust collecting part; And a guide step of arranging a charged part having the same polarity as the charged fine particles between the plurality of dust collecting parts, and pressing the charged fine particles moved toward the dust collecting part to the dust collecting part side.

상기 복수의 제1 적층 구조물은 평면상에서 서로 교차되도록 배치될 수 있다.The plurality of first stacked structures may be arranged to cross each other on a plane.

평면상에서 서로 교차되도록 배치된 상기 복수의 제1 적층 구조물은 패턴 영역과 비패턴 영역이 대응되도록 배치될 수 있다.The plurality of first stacked structures disposed to intersect each other on a plane may be arranged such that pattern regions and non-pattern regions correspond.

상기 적층단계는, 상기 다층기판에 타겟 홀(taget hole)을 형성하는 제1 가공 단계; 및 상기 다층기판을 드릴 가공 및 트리밍 가공하여 정해진 규격으로 형성하는 제2 가공 단계를 더 포함할 수 있다.The laminating step may include a first processing step of forming a target hole in the multi-layer substrate; And it may further include a second processing step of forming the multi-layer substrate to a predetermined standard by drilling and trimming.

상기 과제를 해결하기 위한 본 발명의 실시예에 따른 다층 인쇄 회로 기판은 상술한 다층 인쇄 회로 기판의 제조 방법에 의해 제조된다.A multilayer printed circuit board according to an embodiment of the present invention for solving the above problems is manufactured by the above-described method for manufacturing a multilayer printed circuit board.

본 발명의 실시예에 따르면, 서스 플레이트와 동박 사이로 이물의 유입을 완벽히 차단하여, 제품의 불량을 방지하고, 제품의 품질을 향상시켜 제품의 신뢰성을 확보할 수 있다.According to an embodiment of the present invention, the inflow of foreign matter between the suspension plate and the copper foil is completely blocked, thereby preventing product defects and improving product quality to ensure product reliability.

또한, 복수의 적층 구조물이 패턴 영역과 비패턴 영역이 겹쳐지도록 서로 교차되어 적층됨에 따라, 압착 시 패턴 영역이 비패턴 영역을 완충하여 압력이 전품 전체에 균일하게 전달되고, 이로 인해 회로의 단락, 합선, 결손 등의 불량 발생을 방지할 수 있다.In addition, as a plurality of stacked structures are stacked by crossing each other so that the pattern region and the non-pattern region overlap, the pattern region buffers the non-pattern region during compression, thereby uniformly transmitting pressure to all of the article, thereby causing a short circuit in the circuit. It is possible to prevent defects such as short circuits and defects.

도 1 내지 도 5는 본 발명의 실시예에 따른 다층 인쇄 회로 기판의 제조 방법을 나타낸 순서도이다.
도 6은 본 발명의 실시예에 따른 다층 인쇄 회로 기판을 개략적으로 나타낸 구성도이다.
1 to 5 is a flow chart showing a method of manufacturing a multilayer printed circuit board according to an embodiment of the present invention.
6 is a configuration diagram schematically showing a multilayer printed circuit board according to an embodiment of the present invention.

이하에서는 첨부된 도면을 참조하여 다양한 실시 예를 보다 상세하게 설명한다. 본 명세서에 기재된 실시 예는 다양하게 변형될 수 있다. 특정한 실시예가 도면에서 묘사되고 상세한 설명에서 자세하게 설명될 수 있다. 그러나, 첨부된 도면에 개시된 특정한 실시 예는 다양한 실시 예를 쉽게 이해하도록 하기 위한 것일 뿐이다. 따라서, 첨부된 도면에 개시된 특정 실시 예에 의해 기술적 사상이 제한되는 것은 아니며, 발명의 사상 및 기술 범위에 포함되는 모든 균등물 또는 대체물을 포함하는 것으로 이해되어야 한다.Hereinafter, various embodiments will be described in more detail with reference to the accompanying drawings. The embodiments described herein can be variously modified. Certain embodiments are depicted in the drawings and may be described in detail in the detailed description. However, the specific embodiments disclosed in the accompanying drawings are only for easy understanding of various embodiments. Therefore, the technical spirit is not limited by the specific embodiments disclosed in the accompanying drawings, and should be understood to include all equivalents or substitutes included in the spirit and technical scope of the invention.

제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 이러한 구성요소들은 상술한 용어에 의해 한정되지는 않는다. 상술한 용어는 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.Terms including ordinal numbers such as first and second may be used to describe various components, but these components are not limited by the above-described terms. The above-mentioned terms are used only for the purpose of distinguishing one component from other components.

본 명세서에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.In this specification, terms such as “comprises” or “have” are intended to indicate that there are features, numbers, steps, operations, components, parts, or combinations thereof described in the specification, and one or more other features. It should be understood that the existence or addition possibilities of fields or numbers, steps, operations, components, parts or combinations thereof are not excluded in advance. When an element is said to be "connected" or "connected" to another component, it is understood that other components may be directly connected to or connected to the other component, but other components may exist in the middle. It should be. On the other hand, when a component is said to be "directly connected" or "directly connected" to another component, it should be understood that no other component exists in the middle.

한편, 본 명세서에서 사용되는 구성요소에 대한 "모듈" 또는 "부"는 적어도 하나의 기능 또는 동작을 수행한다. 그리고, "모듈" 또는 "부"는 하드웨어, 소프트웨어 또는 하드웨어와 소프트웨어의 조합에 의해 기능 또는 동작을 수행할 수 있다. 또한, 특정 하드웨어에서 수행되어야 하거나 적어도 하나의 프로세서에서 수행되는 "모듈" 또는 "부"를 제외한 복수의 "모듈들" 또는 복수의 "부들"은 적어도 하나의 모듈로 통합될 수도 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.On the other hand, "module" or "unit" for a component used in the present specification performs at least one function or operation. And, the "module" or "unit" may perform a function or operation by hardware, software, or a combination of hardware and software. Also, a plurality of “modules” or a plurality of “parts” may be integrated into at least one module, excluding “modules” or “parts” that must be performed on specific hardware or performed on at least one processor. Singular expressions include plural expressions unless the context clearly indicates otherwise.

그 밖에도, 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그에 대한 상세한 설명은 축약하거나 생략한다.In addition, in describing the present invention, when it is determined that detailed descriptions of related known functions or configurations may unnecessarily obscure the subject matter of the present invention, detailed descriptions thereof are abbreviated or omitted.

도 1 내지 도 5는 본 발명의 실시예에 따른 다층 인쇄 회로 기판의 제조 방법을 나타낸 순서도이고, 도 6은 본 발명의 실시예에 따른 다층 인쇄 회로 기판을 개략적으로 나타낸 구성도이다.1 to 5 is a flow chart showing a method of manufacturing a multilayer printed circuit board according to an embodiment of the present invention, Figure 6 is a schematic view showing a multi-layer printed circuit board according to an embodiment of the present invention.

도 1 및 도 6을 참조하면, 본 발명의 실시예에 따른 다층 인쇄 회로 기판의 제조 방법은 원판재단 단계(S110), 회로형성 단계(S120) 및 적층 단계(S130)를 포함한다.1 and 6, a method of manufacturing a multilayer printed circuit board according to an embodiment of the present invention includes a disc cutting step (S110), a circuit forming step (S120), and a stacking step (S130).

원판재단 단계(S110)는 원판을 재단하여 내층기판을 형성한다.In the disc cutting step (S110), the disc is cut to form an inner layer substrate.

구체적으로, 원판재단 단계(S100A)는 미리 설정된 크기 및 두께를 갖도록 규격화된 판형의 원자재를 재단하여 내층기판을 형성한다. 예를 들어, 내층기판의 상면과 하면에는 방청 처리된 동박층이 마련될 수 있다.Specifically, in the original plate cutting step (S100A), an inner layer substrate is formed by cutting a standardized plate-shaped raw material to have a predetermined size and thickness. For example, the anti-corrosive copper foil layer may be provided on the upper and lower surfaces of the inner layer substrate.

회로형성 단계(S120)는 내층기판의 표면에 패턴을 형성한다.The circuit forming step (S120) forms a pattern on the surface of the inner layer substrate.

이하에서, 회로형성 단계(S120)에 대하여 보다 상세히 설명하기로 한다.Hereinafter, the circuit forming step (S120) will be described in more detail.

도 3 및 도 6을 참조하면, 회로형성 단계(S120)는, 정면(scrubbing) 단계(S121), 라미네이팅(Laminating) 단계(S122), 노광(exposure) 단계(S123), 현상(developing) 단계(S124), 에칭(etching) 단계(S125) 및 검사 단계(S126)를 포함할 수 있다.3 and 6, the circuit forming step (S120), the front (scrubbing) step (S121), laminating (Laminating) step (S122), exposure (exposure) step (S123), developing (developing) step ( S124), an etching step (S125), and an inspection step (S126).

정면 단계(S121)는 미리 설정된 크기로 재단된 내층기판을 표면 처리할 수 있다.The front step (S121) may surface-treat the inner layer substrate cut to a predetermined size.

구체적으로, 정면 단계(S121)는 재단된 내층기판의 상/하면을 연마하여 내층기판의 상/하면에 마련된 동박층의 방청 처리막을 제거하고, 내층기판의 상/하면에 미세요철을 형성할 수 있다. 예를 들어, 정면 단계(S121)는 동박층이 마련된 내층기판의 표면을 브러시 등으로 연마하여 표면 처리함으로써, 내층기판의 표면상에 잔존하는 이물질 또는 기름 등을 제거하고, 내층기판의 표면에 미세한 요철구조를 형성할 수 있다. 이를 통해, 내층기판의 표면에 감광 코팅층을 형성할 경우, 감광 코팅층의 밀착력이 증대될 수 있다.Specifically, in the front step (S121), the top / bottom surface of the cut inner layer substrate may be polished to remove the anti-corrosive treatment film of the copper foil layer provided on the top / bottom surface of the inner layer substrate, and to form unevenness on the top / bottom surface of the inner layer substrate. have. For example, in the frontal step (S121), the surface of the inner layer substrate provided with the copper foil layer is polished with a brush or the like to remove the foreign substances or oil remaining on the surface of the inner layer substrate, and fine on the surface of the inner layer substrate. An uneven structure can be formed. Through this, when the photosensitive coating layer is formed on the surface of the inner layer substrate, adhesion of the photosensitive coating layer may be increased.

라미네이팅 단계(S122)는 표면 처리된 내층기판의 표면에 감광 코팅층을 형성할 수 있다.In the laminating step (S122), a photosensitive coating layer may be formed on the surface of the surface-treated inner layer substrate.

구체적으로, 라미네이팅 단계(S122)는 내층기판의 표면에 감광성 유체를 도포한 후 롤러를 이용하여 내층기판의 표면에 감광성 유체를 밀착시키고, 내층기판의 표면에 밀착된 감광성 유체를 건조시킴으로써 내층기판의 표면에 감광 코팅층을 형성할 수 있다. 예를 들어, 내층기판의 표면에 감광 코팅층을 형성하는 물질은 액상 레지스트(Liquid Photoresist)로 적용될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니며, 감광성 드라이 필름(Photosensitive Dry Film) 또는 ED 레지스트(Electrophoretic Deposition) 로 적용될 수도 있다. Specifically, in the laminating step (S122), after applying the photosensitive fluid to the surface of the innerlayer substrate, the photosensitive fluid is adhered to the surface of the innerlayer substrate using a roller, and the photosensitive fluid adhered to the surface of the innerlayer substrate is dried to dry the innerlayer substrate. A photosensitive coating layer may be formed on the surface. For example, a material forming a photosensitive coating layer on the surface of the inner layer substrate may be applied as a liquid photoresist. However, the present invention is not limited thereto, and may be applied as a photosensitive dry film or an ED resist (Electrophoretic Deposition).

노광(exposure) 단계(S123)는 내층기판의 표면에 형성된 코팅층에 자외선(UV)을 조사하여 패턴을 형성할 수 있다.In the exposure step (S123), a pattern may be formed by irradiating ultraviolet (UV) light on the coating layer formed on the surface of the inner layer substrate.

구체적으로, 노광 단계(S123)는 표면에 감광 코팅층이 형성된 내층기판의 상/하면에 노광을 위한 필름을 배치한 후, 자외선(UV)을 조사하여 자외선(UV)에 노출된 부분을 광경화시켜 해당부분에 패턴을 형성할 수 있다. 예를 들어, 내층기판은 투명한 재질로 마련되는 베이스의 상면에 안착될 수 있다. 그리고, 베이스와 내층기판 사이에는 제1 패턴 형성 필름이 배치되며, 내층기판의 상면에는 제2 패턴 형성 필름이 배치될 수 있다. 이때, 제1 패턴 형성 필름과 제2 패턴 형성 필름은 회로패턴이 인쇄된 투명의 감광성 필름으로 구성될 수 있다. 그리고, 제1 패턴 형성 필름과 제2 패턴 형성 필름에는 내층기판을 베이스에 고정시키는 핀 등과 같은 결합부재에 결합되어 제1 패턴 형성 필름과 제2 패턴 형성 필름을 미리 설정된 위치에 배치시키는 정렬공이 마련될 수 있다. 이를 통해, 제1 패턴 형성 필름과 제2 패턴 형성 필름이 설정된 위치에 정확히 배치되어, 패턴의 불량 발생률을 현저히 낮출 수 있다.Specifically, in the exposure step (S123), after placing a film for exposure on the upper / lower surface of the inner layer substrate having a photosensitive coating layer on the surface, irradiated with ultraviolet (UV) light to photocur the portion exposed to ultraviolet (UV) light. A pattern can be formed in the corresponding part. For example, the inner layer substrate may be seated on the upper surface of the base made of a transparent material. In addition, a first pattern forming film may be disposed between the base and the inner layer substrate, and a second pattern forming film may be disposed on the upper surface of the inner layer substrate. At this time, the first pattern forming film and the second pattern forming film may be composed of a transparent photosensitive film with a printed circuit pattern. In addition, the first pattern forming film and the second pattern forming film are provided with alignment holes that are coupled to a coupling member such as a pin for fixing the inner layer substrate to the base and the first pattern forming film and the second pattern forming film placed at a predetermined position. Can be. Through this, the first pattern forming film and the second pattern forming film are accurately arranged at a set position, thereby significantly reducing the incidence of defects in the pattern.

현상 단계(S124)는 패턴이 형성된 내층기판에 감광된 패턴 부분만을 남길 수 있다.In the developing step (S124), only the portion of the photosensitive pattern may be left on the inner layer substrate on which the pattern is formed.

구체적으로, 현상 단계(S124)는 자외선(UV)에 노출되지 않은 비경화부(비노광부)를 현상액으로 용해 및 제거하여 내층기판에 노광 처리된 패턴부분만이 남도록 함으로써, 내층기판 상에 기본 회로를 형성할 수 있다. 예를 들어, 현상 단계(S124)는 노광 단계(S123)를 통해 표면에 패턴이 형성된 내층기판을 알카리성을 띄는 현상액에 노출시켜 노광 처리되지 않은 감광 코팅층 부분을 녹여 제거할 수 있다. 이때, 현상액은 탄산나트륨(Na2CO3)으로 적용될 수 있다.Specifically, in the developing step (S124), by dissolving and removing the non-cured portion (non-exposed portion) that is not exposed to ultraviolet light (UV) with a developer solution, only the pattern portion exposed to the inner layer substrate remains, thereby forming a basic circuit on the inner layer substrate. Can form. For example, the developing step (S124) may be performed by exposing the inner layer substrate having a pattern on the surface through an exposure step (S123) to an alkaline developing solution to melt and remove the unexposed photosensitive coating layer. At this time, the developer may be applied with sodium carbonate (Na2CO3).

에칭 단계(S125)는 감광된 패턴 부분만 남은 내층기판을 식각 및 박리 처리하여 내층기판에 패턴만을 남길 수 있다.In the etching step S125, only the pattern may be left on the inner layer substrate by etching and peeling off the inner layer substrate where only the portion of the photosensitive pattern remains.

구체적으로, 에칭 단계(S125)는 현상 단계(S124)를 거쳐 감광된 패턴 부분만 남은 내층기판을 산성을 띄는 에칭액에 노출시켜 패턴이 형성되지 않은 부위의 동박을 제거하는 식각 과정 및 패턴이 형성된 부분을 알카리성을 띄는 약품에 노출시켜 패턴 상에 남아있는 감광 코팅층을 제거하는 박리 과정을 통하여, 내층기판에 동박으로 이루어진 패턴만을 남게 한다. 예를 들어, 에칭액은 염화철 또는 염화동 등으로 적용될 수 있다.Specifically, in the etching step (S125), the etching process and the patterned portion to remove the copper foil of the portion where the pattern is not formed by exposing the inner layer substrate having only the patterned portion exposed through the developing step (S124) to the acidic etching solution. Is exposed to an alkaline chemical, thereby leaving only the pattern made of copper foil on the inner layer substrate through a peeling process to remove the photosensitive coating layer remaining on the pattern. For example, the etching solution may be applied with iron chloride or copper chloride.

검사 단계(S126)는 내층기판에 형성된 패턴의 단락 가능성을 검사할 수 있다.In the inspection step S126, the possibility of a short circuit of the pattern formed on the inner layer substrate may be inspected.

구체적으로, 검사 단계(S126)는 자동검사장비(AOI: Auto Optical Inspection)를 이용하여 내층기판에 형성된 패턴이 단락(open) 또는 합선(short)됨 없이 제대로 형성되어 있는지를 검사할 수 있다.Specifically, the inspection step (S126) may check whether the pattern formed on the inner layer substrate is properly formed without being shorted (open) or short-circuited using an automatic optical inspection (AOI).

도 1, 도 2 및 도 6을 참조하면, 적층 단계(S130)는 회로가 형성된 내층기판의 표면을 산화 처리하고, 복수의 내층기판에 접착제와 절연층 역할을 하는 반경화 수지(prepreg) 및 동박을 적층한 후, 열과 압력을 가해 하나의 기판을 형성한다. 1, 2 and 6, the laminating step (S130) is a semi-cured resin (prepreg) and copper foil that serves to oxidize the surface of the inner layer substrate on which the circuit is formed, and serves as an adhesive and an insulating layer on the plurality of inner layer substrates. After stacking, heat and pressure are applied to form a single substrate.

반경화 수지는 유리 섬유(Glass Fabric, Glass Weave)에 에폭시(Epoxy), 폴리이미드(Polyimide) 등의 수지를 함침시켜 B- Stage로 경화 시킨 것으로 적층 공정에서 접착제(Bonding) 역할 및 절연층 역할을 할 수 있다. 참고로, B- Stage라 함은 열경화성수지 반응의 중간단계, 즉, 완전히 녹아 있지는 않으나, 열을 받아 부드러워진 상태를 의미할 수 있다.The semi-cured resin is made of glass fiber (Glass Fabric, Glass Weave) by impregnating resins such as epoxy and polyimide, and cured to B-stage.It acts as a bonding and insulating layer in the lamination process. can do. For reference, the term B-stage may mean an intermediate stage of a thermosetting resin reaction, that is, it is not completely melted, but is softened by receiving heat.

동박(copper foil)은 다층인쇄 회로 기판에서 회로의 전류를 전달하는 도체역할을 수행할 수 있다. 그리고, 동박의 표면은 광택면(Shinny Side) 매트면(Matted Side)으로 이루어져 있으며, 매트면의 경우 조도(Roughness)가 형성되어 있어 적층 성형시 반경화 수지와의 접착력을 이룰 수 있다. Copper foil may serve as a conductor for transmitting the current of the circuit in the multilayer printed circuit board. In addition, the surface of the copper foil is made of a shiny side (matte side), and in the case of the matte surface, roughness is formed, so that adhesion can be achieved with a semi-cured resin during lamination molding.

이하에서, 적층 단계(S130)에 대하여 보다 상세히 설명하기로 한다.Hereinafter, the lamination step (S130) will be described in more detail.

적층 단계(S130)는 옥사이드(oxide) 단계(S131), 제1 적층 단계(S132), 이물 제거 단계(S133), 제2 적층 단계(S134) 및 압착 단계(S135)를 포함한다.The laminating step (S130) includes an oxide step (S131), a first laminating step (S132), a foreign substance removing step (S133), a second laminating step (S134), and a pressing step (S135).

옥사이드 단계(S131)는 내층기판에 형성된 패턴의 표면을 산화시킨다.The oxide step (S131) oxidizes the surface of the pattern formed on the inner layer substrate.

구체적으로, 옥사이드 단계(S131)는 패턴을 형성하는 내층기판의 동박 표면에 미세한 요철구조의 산화피막을 형성할 수 있다. 즉, 옥사이드 단계(S131)는 패턴을 형성하는 동박의 표면에 옥사이드 물질을 도포하여 동박을 산화시킬 수 있다. 이때, 동박은 브라운(brown) 색이 될 때까지 산화되어 표면에 산화피막을 형성하게 된다. 이를 통하여, 옥사이드 단계(S131)는 동박의 표면적을 증대시켜 내층기판의 상/하면에 반경화 수지가 접합될 경우 내층기판과 반경화 수지의 상호 접착력을 강화시킬 수 있다.Specifically, the oxide step (S131) may form a fine uneven structured oxide film on the surface of the copper foil of the inner layer substrate forming the pattern. That is, the oxide step (S131) can be oxidized by applying an oxide material to the surface of the copper foil forming a pattern. At this time, the copper foil is oxidized until it becomes brown to form an oxide film on the surface. Through this, the oxide step (S131) may increase the surface area of the copper foil to strengthen the mutual adhesion between the inner layer substrate and the semi-cured resin when the semi-cured resin is bonded to the upper / lower surface of the inner layer substrate.

제1 적층 단계(S132)는 동박 패턴이 마련된 내층기판의 상/하면에 반경화 수지를 적층시켜 제1 적층 구조물을 형성한다.In the first laminating step (S132), a semi-cured resin is laminated on the upper / lower surface of the inner layer substrate provided with the copper foil pattern to form a first laminated structure.

도 4 및 도 6을 참조하면, 제1 적층 단계(S132)는 반경화 수지 가공 단계(S132a), 제1 합지 단계(S132b) 및 제2 합지 단계(S132c)를 포함할 수 있다.4 and 6, the first laminating step (S132) may include a semi-cured resin processing step (S132a), a first laminating step (S132b), and a second laminating step (S132c).

반경화 수지 가공 단계(S132a)는 반경화 수지를 미리 설정된 형상으로 재단하고, 반경화 수지 및 내층기판에 리벳 홀을 형성할 수 있다. In the semi-cured resin processing step S132a, the semi-cured resin may be cut into a predetermined shape, and rivet holes may be formed in the semi-cured resin and the inner layer substrate.

제1 합지 단계(S132b)는 내층기판에 반경화 수지를 적층하고, 반경화 수지를 가열하여 반경화 수지를 내층기판에 본딩할 수 있다.In the first laminating step (S132b), the semi-cured resin is laminated on the inner layer substrate and the semi-cured resin is heated to bond the semi-cured resin to the inner layer substrate.

제2 합지 단계(S132c)는 내층기판 및 내층기판에 적층된 반경화 수지를 리벳을 통해 고정시킬 수 있다.In the second laminating step (S132c), the inner layer substrate and the semi-cured resin laminated on the inner layer substrate may be fixed through rivets.

제1 적층 단계(S132)는 본딩과 리벳팅을 통해 내층기판과 내층기판에 적층된 반경화 수지를 접합하여 하나의 제1 적층 구조물을 형성할 수 있다.In the first laminating step (S132), a first laminated structure may be formed by bonding the inner layer substrate and the semi-cured resin laminated to the inner layer substrate through bonding and riveting.

도 5 및 도 6을 참조하면, 이물 제거 단계(S133)는 제1 적층 구조물에 적층될 동박 및 서스 플레이트로부터 이물을 제거한다.5 and 6, the foreign material removal step (S133) removes foreign materials from the copper foil and the suspension plate to be stacked on the first laminated structure.

이물 제거 단계(S133)는 하전 단계(S133a) 및 포집 단계(S133b)를 포함할 수 있다.The foreign material removal step (S133) may include a charging step (S133a) and a collecting step (S133b).

하전 단계(S133a)는 적층물(동박 및 서스 플레이트)에 전원을 인가하여 적층물의 표면에 부착된 미세입자를 하전시킬 수 있다.In the charging step S133a, power may be applied to the laminate (copper foil and suspension plate) to charge the microparticles attached to the surface of the laminate.

포집 단계(S133b)는 전원이 인가될 경우 하전된 미세입자의 극성과 반대되는 극성을 띄는 복수의 집진부를 적층물(동박 및 서스 플레이트)의 상측 및 하측에 배치하여, 하전된 미세입자를 포집할 수 있다.In the collecting step (S133b), when power is applied, a plurality of dust collecting parts having polarities opposite to the polarities of the charged microparticles are disposed on the upper and lower sides of the stack (copper foil and suspension plate) to collect the charged microparticles. You can.

따라서, 적층물(동박 및 서스 플레이트)의 표면에 부착된 미세입자가 하전되어 적층물로부터 분리되면, 하전된 미세입자의 극성과 반대되는 극성을 띄는 복수의 집진부재가 미세입자를 포집할 수 있다. 이를 통해, 동박에 잔존하는 미세입자를 제거할 수 있다.Therefore, when the fine particles attached to the surface of the laminate (copper foil and suspension plate) are charged and separated from the laminate, a plurality of dust collecting members having a polarity opposite to the polarity of the charged microparticles can collect the fine particles. . Through this, it is possible to remove the fine particles remaining in the copper foil.

또한, 이물 제거 단계(S133)는 비산 단계(S133c) 및 가이드 단계(S133d)를 더 포함할 수 있다.In addition, the foreign material removal step (S133) may further include a scattering step (S133c) and a guide step (S133d).

비산 단계(S133c)는 적층물(동박 및 서스 플레이트)의 표면에 바람을 분사하여 하전된 미세입자를 비산시켜 집진부 측으로 이동시킬 수 있다.In the scattering step (S133c), the charged microparticles are scattered by spraying wind on the surfaces of the laminates (copper foil and suspension plate) to move to the dust collecting side.

가이드 단계(S133d)는 복수의 집진부 사이에 하전된 미세입자와 동일한 극성을 띄는 대전부를 배치하여, 집진부 측으로 이동된 하전된 미세입자를 집진부 측으로 가압할 수 있다.In the guide step S133d, a charged part having the same polarity as the charged fine particles is disposed between the plurality of dust collecting parts, and the charged fine particles moved toward the dust collecting part may be pressed toward the dust collecting part.

즉, 동박의 표면에 바람을 분사하여 동박의 표면 근처에서 잔류하는 미세입자를 동박으로부터 이격시켜 집진부재 측으로 이동시키고, 미세입자와 동일 극성을 띄는 대전부재를 통하여 복수의 집진부재 측으로 이동된 미세입자를 집진부재 측으로 가이드함으로써, 완벽히 서스 플레이트와 동박 사이로 이물의 유입을 차단할 수 있다. 따라서, 제품의 불량을 방지하여 제품의 품질을 향상시킬 수 있고, 이를 통해 제품의 신뢰성을 확보할 수 있다.That is, by spraying wind on the surface of the copper foil, the fine particles remaining near the surface of the copper foil are moved away from the copper foil to the dust collecting member side, and the fine particles moved to the plurality of dust collecting members through a charging member having the same polarity as the fine particles. By guiding the side of the dust collecting member, it is possible to completely block the inflow of foreign material between the suspension plate and the copper foil. Therefore, it is possible to prevent product defects to improve product quality, thereby securing product reliability.

도 2 및 도 6을 참조하면, 제2 적층 단계(S134)는 복수의 제1 적층 구조물을 적층하고, 이물이 제거된 동박 및 서스 플레이트(SUS plate)를 복수의 제1 적층 구조물에 적층시켜 제2 적층 구조물을 형성한다.2 and 6, the second stacking step (S134) stacks a plurality of first stacked structures, and deposits a copper foil and a SUS plate from which foreign matter has been removed on a plurality of first stacked structures. 2 Form a laminated structure.

구체적으로, 제2 적층 단계(S134)는 본딩 및 리벳을 통해 내층기판과 반경화 수지가 결합되어 형성된 제1 적층 구조물을 복수로 구비하여 적층한다. 이때, 복수의 제1 적층 구조물 사이에는 반경화 수지가 배치된다. 그리고, 제2 적층 단계(S134)는 적층된 복수의 제1 적층 구조물의 상/하면에 각각 동박을 배치하여 하나의 스택(stack)을 형성한다. 여기서, 스택(stack)을 형성하는 구성들은 설정된 제품의 두께 및 특성에 따라 변경될 수 있다. 그리고, 제2 적층 단계(S134)는 제1 적층 구조물의 상면과 하면에 각각 배치된 동박의 외면에 서스 플레이트를 배치하여 제2 적층 구조물을 형성한다. Specifically, in the second laminating step (S134), a plurality of first lamination structures formed by bonding an inner layer substrate and a semi-cured resin through bonding and riveting are provided and laminated. At this time, a semi-cured resin is disposed between the plurality of first stacked structures. In addition, in the second stacking step (S134), copper foils are respectively disposed on the upper / lower surfaces of the stacked first stacked structures to form one stack. Here, the components forming the stack may be changed according to the thickness and characteristics of the product. Then, in the second stacking step (S134), a second stacked structure is formed by placing a suspension plate on the outer surface of the copper foil disposed on the top and bottom surfaces of the first stacked structure, respectively.

서스 플레이트는 복수개의 스택이 적층되는 경우, 각 스택의 상/하면에 배치되어 복수개의 스택들을 구분지으며, 압착 시 압력에 의해 한 스택의 특정형태가 다른 스택으로 전달되는 것을 방지할 수 있다. When a plurality of stacks are stacked, the suspension plate is disposed on the upper / lower surface of each stack to distinguish the plurality of stacks, and it is possible to prevent a specific shape of one stack from being transferred to the other stack by pressure during compression.

제2 적층 구조물은 압착 단계(S135)를 수행하는 프레스 장치에 마련된 캐리어 플레이트와 탑 플레이트 사이에 배치될 수 있다. 그리고, 제2 적층 구조물의 상부에 마련된 서스 플레이트와 탑 플레이트 사이, 그리고 제2 적층 구조물의 하부에 마련된 서스 플레이트와 캐리어 플레이트 사이에는 압력 전달 부재가 마련될 수 있다. 예를 들어, 캐리어 플레이트는 스택의 하단에 배치되어 압착 시 스택으로의 직접적인 열전달을 방지할 수 있다. 그리고, 탑 플레이트는 스택의 상측에 배치되어 압착 시 스택으로의 직접적인 열전달을 방지할 수 있다. 그리고, 압력 전달 부재는 압착 시 제품 표면에 압력을 고르게 전달하고, 수량 조절을 통하여 스택으로 전달되는 열을 제어하여 제품의 외곽부위와 중앙부위의 온도편차를 감소시킬 수 있다. 참고로, 서스 플레이트, 압력 전달 부재는 원재료, 제품두께, 제품특성에 따라 변경될 수 있다. 그리고, 압력 전달 부재는 쿠션감을 가지는 패드 형태로 마련될 수 있다.The second stacked structure may be disposed between the carrier plate and the top plate provided in the press device performing the pressing step (S135). In addition, a pressure transmission member may be provided between the suspension plate and the top plate provided on the second stacked structure, and between the suspension plate and the carrier plate provided on the bottom of the second stacked structure. For example, the carrier plate can be placed at the bottom of the stack to prevent direct heat transfer to the stack when pressed. In addition, the top plate is disposed on the upper side of the stack to prevent direct heat transfer to the stack during compression. In addition, the pressure transmission member can uniformly deliver pressure to the product surface during compression, and control the heat transmitted to the stack through quantity control to reduce the temperature deviation between the outer and central parts of the product. For reference, the suspension plate and the pressure transmission member may be changed according to raw materials, product thickness, and product characteristics. In addition, the pressure transmission member may be provided in the form of a pad having a cushion feeling.

한편, 제2 적층 단계(S134)에서 적층되는 복수의 제1 적층 구조물은 평면상에서 서로 교차되도록 배치될 수 있다. 그리고, 평면상에서 서로 교차되도록 배치된 복수의 제1 적층 구조물은 패턴 영역과 비패턴 영역이 대응되도록 배치될 수 있다. Meanwhile, the plurality of first stacked structures stacked in the second stacking step S134 may be arranged to cross each other on a plane. In addition, the plurality of first stacked structures arranged to intersect each other on a plane may be arranged such that pattern regions and non-pattern regions correspond.

즉, 복수의 제1 적층 구조물은 패턴 영역과 비패턴 영역이 겹쳐지도록 서로 교차되어 적층됨에 따라, 압착 시 패턴 영역이 비패턴 영역을 완충하여 압력이 전품 전체에 균일하게 전달될 수 있다. 따라서, 회로의 단락, 합선, 결손 등의 불량 발생을 방지할 수 있다. 예를 들어, 복수의 제1 적층 구조물은 패턴 영역과 비패턴 영역 사이의 단차를 완충할 수 있도록 지그재그 형태로 배치될 수 있다.That is, as the plurality of first stacked structures are stacked by crossing each other so that the pattern region and the non-pattern region overlap, the pattern region buffers the non-pattern region during compression, so that pressure can be uniformly transmitted to the entire article. Therefore, it is possible to prevent occurrence of defects such as short circuits, short circuits, and short circuits. For example, the plurality of first stacked structures may be arranged in a zigzag form so as to buffer the step between the pattern region and the non-pattern region.

압착 단계(S135)는 제2 적층 구조물을 압착하여 하나의 다층기판을 형성한다.In the pressing step (S135), a second multilayer structure is compressed to form one multi-layer substrate.

구체적으로, 압착 단계(S135)는 프레스 장치에 배치된 적층 구조물들을 진공상태에서 적정한 온도 및 압력으로 가압한 후, 미리 설정된 온도로 냉각하여 하나의 다층기판을 형성한다. 예를 들어, 프레스 장치는 가열 압착(hot press) 및 냉각 압착(cold press) 방식을 모두 수행할 수 있다. Specifically, in the pressing step (S135), the stacked structures arranged in the press device are pressurized to a suitable temperature and pressure in a vacuum state, and then cooled to a predetermined temperature to form a single multi-layer substrate. For example, the press device may perform both a hot press and a cold press method.

한편, 압착 단계(S135)가 완료되면, 제2 적층 단계(S134)의 역순으로 다층기판과 각종 치구(캐리어 플레이트, 압력 전달 부재, 서스 플레이트 및 탑 플레이트 등)를 분리하여 해체(separation)한다.On the other hand, when the pressing step (S135) is completed, the multi-layer substrate and various fixtures (carrier plate, pressure transmitting member, suspension plate and top plate, etc.) are separated and separated in the reverse order of the second laminating step (S134).

또한, 적층 단계(S130)는 제1 가공 단계(S136) 및 제2 가공 단계(S137)를 더 포함할 수 있다.In addition, the lamination step (S130) may further include a first processing step (S136) and a second processing step (S137).

제1 가공 단계(S136)는 압착 단계(S135)를 통해 형성된 다층기판에 타겟 홀(taget hole)을 형성할 수 있다. 예를 들어, 제1 가공 단계(S136)는 제1 적층 구조물에 삽입된 리벳을 X-Ray 로 투과 및 인식하여 타겟 홀을 가공할 수 있다.In the first processing step (S136), a target hole may be formed in the multilayer substrate formed through the pressing step (S135). For example, in the first processing step S136, the rivet inserted in the first stacked structure can be transmitted and recognized through X-Ray to process the target hole.

제2 가공 단계(S137)는 다층기판을 드릴 가공 및 트리밍(trimming) 가공하여 정해진 규격으로 형성할 수 있다.In the second processing step (S137), the multilayer substrate may be formed into a predetermined standard by drilling and trimming.

이처럼 본 발명의 실시예에 따르면, 서스 플레이트와 동박 사이로 이물의 유입을 완벽히 차단하여, 제품의 불량을 방지하고, 이를 통해 제품의 품질을 향상시켜 제품의 신뢰성을 확보할 수 있다.Thus, according to the embodiment of the present invention, by completely blocking the inflow of foreign matter between the suspension plate and the copper foil, it is possible to prevent product defects, thereby improving the quality of the product to ensure product reliability.

또한, 복수의 적층 구조물이 패턴 영역과 비패턴 영역이 겹쳐지도록 서로 교차되어 적층됨에 따라, 압착 시 패턴 영역이 비패턴 영역을 완충하여 압력이 전품 전체에 균일하게 전달될 수 있다. 따라서, 회로의 단락, 합선, 결손 등의 불량 발생을 방지할 수 있다.In addition, as a plurality of stacked structures are stacked by intersecting each other so that the pattern region and the non-pattern region overlap, the pattern region buffers the non-pattern region during compression, so that pressure can be uniformly transmitted to the entire article. Therefore, it is possible to prevent occurrence of defects such as short circuits, short circuits, and short circuits.

이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안 될 것이다.In the above, preferred embodiments of the present invention have been illustrated and described, but the present invention is not limited to the specific embodiments described above, and it is usually in the technical field to which the present invention belongs without departing from the gist of the present invention claimed in the claims. It is of course possible to perform various modifications by a person having knowledge of, and these modifications should not be individually understood from the technical idea or prospect of the present invention.

100. 다층 인쇄 회로 기판100. Multilayer Printed Circuit Board

Claims (9)

원판을 재단하여 내층기판을 형성하는 원판재단 단계;
내층기판의 표면에 패턴을 형성하는 회로형성 단계; 및
회로가 형성된 상기 내층기판의 표면을 산화 처리하고, 복수의 내층기판에 접착제와 절연층 역할을 하는 반경화 수지(prepreg) 및 동박을 적층한 후, 열과 압력을 가해 하나의 기판을 형성하는 적층 단계를 포함하고,
상기 적층단계는,
상기 패턴의 표면을 산화시키는 옥사이드 단계;
상기 내층기판에 상기 반경화 수지를 적층하고, 상기 반경화 수지를 상기 내층기판에 본딩하여 결합한 뒤, 상기 내층기판과 상기 반경화 수지를 리벳팅하여 고정시켜 제1 적층 구조물을 형성하는 제1 적층 단계;
상기 제1 적층 구조물에 적층될 동박 및 서스 플레이트로부터 이물을 제거하는 이물 제거 단계;
복수의 제1 적층 구조물을 적층하고, 이물이 제거된 상기 동박 및 상기 서스 플레이트를 상기 복수의 제1 적층 구조물에 적층시켜 제2 적층 구조물을 형성하는 제2 적층 단계; 및
상기 제2 적층 구조물을 탑 플레이트와 캐리어 플레이트 사이에 배치하고, 상기 탑 플레이트와 상기 제2 적층 구조물의 상부에 마련된 서스 플레이트 사이 및 상기 캐리어 플레이트와 상기 제2 적층 구조물의 하부에 마련된 서스 플레이트 사이에 각각 압력 전달 부재를 배치한 후, 상기 탑 플레이트와 상기 캐리어 플레이트를 통해 상기 제2 적층 구조물을 압착하여 하나의 다층기판을 형성하는 압착 단계를 포함하고,
상기 이물 제거 단계는,
적층물에 전원을 인가하여 상기 적층물의 표면에 부착된 미세입자를 하전시키는 하전 단계;
전원이 인가될 경우 하전된 미세입자의 극성과 반대되는 극성을 띄는 복수의 집진부를 상기 적층물의 상측 및 하측에 배치하여, 상기 하전된 미세입자를 포집하는 포집 단계;
상기 적층물의 표면에 바람을 분사하여 상기 하전된 미세입자를 비산시켜 상기 복수의 집진부 측으로 이동시키는 비산 단계; 및
상기 복수의 집진부 사이에 상기 하전된 미세입자와 동일한 극성을 띄는 대전부를 배치하고, 비산된 상기 하전된 미세입자를 반발력에 의해 가압하여 상기 복수의 집진부 측으로 가이드하는 가이드 단계를 포함하는 다층 인쇄 회로 기판의 제조 방법.
Disc cutting step of cutting the original plate to form an inner layer substrate;
A circuit forming step of forming a pattern on the surface of the inner layer substrate; And
A lamination step of oxidizing the surface of the inner layer substrate on which the circuit is formed, laminating a semi-cured resin (prepreg) and a copper foil serving as an adhesive and an insulating layer on a plurality of inner layer substrates, and applying heat and pressure to form a single substrate Including,
The laminating step,
An oxide step of oxidizing the surface of the pattern;
The first layered layer is formed by laminating the semi-cured resin on the inner layer substrate, bonding and bonding the semi-cured resin to the inner layer substrate, and then riveting and fixing the inner layer substrate and the semi-cured resin to form a first laminated structure. step;
A foreign substance removal step of removing foreign substances from the copper foil and the suspension plate to be laminated on the first laminated structure;
A second stacking step of stacking a plurality of first stacked structures, and stacking the copper foil and the sustain plate from which foreign matter has been removed, on the plurality of first stacked structures to form a second stacked structure; And
The second stacked structure is disposed between the top plate and the carrier plate, and between the top plate and the suspension plate provided on the second stacked structure, and between the carrier plate and the suspension plate provided on the bottom of the second stacked structure. After each pressure transmission member is disposed, pressing the second stacked structure through the top plate and the carrier plate to form a single multi-layer substrate, and a pressing step,
The foreign material removal step,
A charging step of applying power to the laminate to charge microparticles attached to the surface of the laminate;
A collecting step of collecting the charged microparticles by arranging a plurality of dust collecting units having a polarity opposite to the polarity of the charged microparticles when power is applied to the upper and lower sides of the stack;
A scattering step of spraying wind on the surface of the laminate to scatter the charged microparticles to move toward the plurality of dust collecting parts; And
A multi-layer printed circuit board including a guide step of arranging a charged portion having the same polarity as the charged microparticles between the plurality of dust collecting portions, and guiding the scattered charged microparticles by a repulsive force to guide them toward the plurality of dust collecting portions. Method of manufacture.
제1항에 있어서,
상기 회로형성 단계는,
상기 내층기판을 표면 처리하는 정면 단계;
상기 내층기판에 코팅층을 형성하는 라미네이팅 단계;
상기 코팅층에 패턴을 형성하는 노광 단계;
상기 내층기판에 감광된 패턴 부분을 남기는 현상 단계;
상기 내층기판에 패턴을 남기는 에칭 단계; 및
상기 내층기판에 형성된 상기 패턴을 검사하는 검사 단계를 포함하는 다층 인쇄 회로 기판의 제조 방법.
According to claim 1,
The circuit forming step,
A front step of surface-treating the inner layer substrate;
A laminating step of forming a coating layer on the inner layer substrate;
An exposure step of forming a pattern on the coating layer;
A developing step of leaving a portion of the photosensitive pattern on the inner layer substrate;
An etching step of leaving a pattern on the inner layer substrate; And
And inspecting the pattern formed on the inner layer substrate.
제1항에 있어서,
상기 제1 적층 단계는,
상기 반경화 수지를 미리 설정된 형상으로 재단하고, 상기 반경화 수지 및 상기 내층기판에 리벳 홀을 형성하는 반경화 수지 가공 단계;
상기 내층기판에 상기 반경화 수지를 적층하고, 상기 반경화 수지를 가열하여 상기 반경화 수지를 상기 내층기판에 본딩하는 제1 합지 단계; 및
상기 내층기판 및 상기 내층기판에 적층된 상기 반경화 수지를 리벳을 통해 고정시키는 제2 합지 단계를 포함하는 다층 인쇄 회로 기판의 제조 방법.
According to claim 1,
The first stacking step,
A semi-cured resin processing step of cutting the semi-cured resin into a predetermined shape and forming rivet holes in the semi-cured resin and the inner layer substrate;
A first laminating step of laminating the semi-cured resin on the inner layer substrate and heating the semi-cured resin to bond the semi-cured resin to the inner layer substrate; And
And a second laminating step of fixing the inner layer substrate and the semi-cured resin laminated on the inner layer substrate through rivets.
삭제delete 삭제delete 제1항에 있어서,
상기 복수의 제1 적층 구조물은 평면상에서 서로 교차되도록 배치되는 다층 인쇄 회로 기판의 제조 방법.
According to claim 1,
The plurality of first laminated structure is a method of manufacturing a multilayer printed circuit board that is disposed to cross each other on a plane.
제6항에 있어서,
평면상에서 서로 교차되도록 배치된 상기 복수의 제1 적층 구조물은 패턴 영역과 비패턴 영역이 대응되도록 배치되는 다층 인쇄 회로 기판의 제조 방법.
The method of claim 6,
A method of manufacturing a multilayer printed circuit board, wherein the plurality of first stacked structures arranged to intersect each other on a plane are arranged such that pattern regions and non-pattern regions correspond.
제1항에 있어서,
상기 적층단계는,
상기 다층기판에 타겟 홀(taget hole)을 형성하는 제1 가공 단계; 및
상기 다층기판을 드릴 가공 및 트리밍 가공하여 정해진 규격으로 형성하는 제2 가공 단계를 더 포함하는 다층 인쇄 회로 기판의 제조 방법.
According to claim 1,
The laminating step,
A first processing step of forming a target hole in the multi-layer substrate; And
Method of manufacturing a multi-layer printed circuit board further comprising a second processing step of forming the drilled and trimmed multi-layer substrate to a predetermined standard.
제1항 내지 제3항 및 제6항 내지 제8항 중 어느 한 항에 따른 다층 인쇄 회로 기판의 제조 방법에 의해 제조된 다층 인쇄 회로 기판.A multilayer printed circuit board manufactured by the method for manufacturing a multilayer printed circuit board according to any one of claims 1 to 3 and 6 to 8.
KR1020190145530A 2019-11-14 2019-11-14 Manufacturing method for multi-layer printed circuit board and multi-layer printed circuit board manufactured by the same KR102096853B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190145530A KR102096853B1 (en) 2019-11-14 2019-11-14 Manufacturing method for multi-layer printed circuit board and multi-layer printed circuit board manufactured by the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190145530A KR102096853B1 (en) 2019-11-14 2019-11-14 Manufacturing method for multi-layer printed circuit board and multi-layer printed circuit board manufactured by the same

Publications (1)

Publication Number Publication Date
KR102096853B1 true KR102096853B1 (en) 2020-04-03

Family

ID=70282416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190145530A KR102096853B1 (en) 2019-11-14 2019-11-14 Manufacturing method for multi-layer printed circuit board and multi-layer printed circuit board manufactured by the same

Country Status (1)

Country Link
KR (1) KR102096853B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003225625A (en) * 2002-02-05 2003-08-12 Reyoon Kogyo:Kk Dust proofing method of substrate, sheet or the like and dust-proofing apparatus for substrate, sheet or the like using the method
KR20060030544A (en) * 2004-10-06 2006-04-11 이승주 Registration process of multi-layer printed circuit board
KR20070006153A (en) * 2005-07-07 2007-01-11 박광수 Method for manufacturing multi-layered printed circuit board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003225625A (en) * 2002-02-05 2003-08-12 Reyoon Kogyo:Kk Dust proofing method of substrate, sheet or the like and dust-proofing apparatus for substrate, sheet or the like using the method
KR20060030544A (en) * 2004-10-06 2006-04-11 이승주 Registration process of multi-layer printed circuit board
KR20070006153A (en) * 2005-07-07 2007-01-11 박광수 Method for manufacturing multi-layered printed circuit board

Similar Documents

Publication Publication Date Title
CN100386869C (en) Ball grid array substrate having window and method of fabricating same
US20120079716A1 (en) Method of manufacturing printed circuit board
EP1337136A2 (en) Connecting member between wiring films, manufacturing method thereof, and manufacturing method of multilayer wiring substrate
JP2004363542A (en) Solder resist pattern formation method
KR100616105B1 (en) A roll to roll manufacturing system and flexible printed circuit
JP2010258468A (en) Method for manufacturing semiconductor package substrate
KR100731317B1 (en) Manufacturing method of flexible printed circuit board
JP2014093523A (en) Method of manufacturing printed circuit board
JP2012060096A (en) Embedded ball grid array substrate and its manufacturing method
US8227173B2 (en) Method of manufacturing multi-layer circuit board
KR101058695B1 (en) Copper foil coated laminate used for printed circuit board manufactured by copper direct laser processing and manufacturing method of printed circuit board using same
WO2022170953A1 (en) Circuit board and manufacturing method therefor
KR102096853B1 (en) Manufacturing method for multi-layer printed circuit board and multi-layer printed circuit board manufactured by the same
JP2014107560A (en) Resist and production method therefor
US20190037693A1 (en) Printed circuit board and method of fabricating the same
CN111901966A (en) Communication PCB backboard and pressing and arranging method of buried copper plate
KR20110080864A (en) A carrier for manufacturing a printed circuit board and a method of manufacturing the same and a method of manufacturing a printed circuit board using the same
KR100494339B1 (en) Method for making inner-layer window-open part of multi-layer flexible printed circuit board
CN114615830B (en) Method for improving lamination glue overflow of copper-embedded circuit board
KR100606597B1 (en) Registration process of multi-layer printed circuit board
KR20070034766A (en) Full Layer Inner Via Printed Circuit Board Using Peel Plating and Its Manufacturing Method
JPH0851284A (en) Manufacture of multilayer printed wiring board panel containing minute trace with high productivity
KR101552082B1 (en) Manufacturing method of flexible print circuit board
CN112911836B (en) Method for producing multilayer circuit board
KR100648465B1 (en) Method for manufacturing a fine circuit in a printed circuit board

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant