KR102093419B1 - Probe Card - Google Patents

Probe Card Download PDF

Info

Publication number
KR102093419B1
KR102093419B1 KR1020190006771A KR20190006771A KR102093419B1 KR 102093419 B1 KR102093419 B1 KR 102093419B1 KR 1020190006771 A KR1020190006771 A KR 1020190006771A KR 20190006771 A KR20190006771 A KR 20190006771A KR 102093419 B1 KR102093419 B1 KR 102093419B1
Authority
KR
South Korea
Prior art keywords
probe
impedance matching
plate
coupled
holes
Prior art date
Application number
KR1020190006771A
Other languages
Korean (ko)
Inventor
임창민
김웅겸
Original Assignee
주식회사 에스디에이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에스디에이 filed Critical 주식회사 에스디에이
Application granted granted Critical
Publication of KR102093419B1 publication Critical patent/KR102093419B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07371—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate card or back card with apertures through which the probes pass
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07385—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using switching of signals between probe tips and test bed, i.e. the standard contact matrix which in its turn connects to the tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/18—Screening arrangements against electric or magnetic fields, e.g. against earth's field
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Abstract

An embodiment of the present invention relates to a probe card. More specifically, the probe card includes an impedance matching part formed by coupling a ceramic plate to an inner space between an upper plate and a lower plate of a lower part of a space transformer thereof. In addition, probe pins are formed through each part, thereby enabling impedance matching of a probe head. Therefore, under the conditions, the upper plate and the lower plate are made of ceramics, and thus a conductive layer is entirely formed on the upper and lower plates by a conductive material. Thus, a conductive layer is entirely formed on the upper and lower plates made of the ceramics and impedance matching is well performed in association with the impedance matching part, thereby improving impedance matching. Accordingly, it is possible to block noise generated from the outside or the inside and expand an impedance matching range, thereby allowing data to be smoothly transmitted without signal loss compared to the prior art of an applicant of the present invention.

Description

프로브 카드{Probe Card}Probe Card

본 명세서에 개시된 내용은 반도체 소자의 검사를 하는 프로브 카드에 관한 것이다. 보다 상세하게, 이러한 반도체 소자 검사시, 30um이하의 파인-피치(fine-pitch)/패드 등에 적용 가능한 프로브 카드에 관한 것이다.The disclosure disclosed herein relates to a probe card for inspecting semiconductor devices. More specifically, it relates to a probe card applicable to a fine-pitch / pad or the like of 30 μm or less when inspecting such a semiconductor device.

본 명세서에서 달리 표시되지 않는 한, 이 섹션에 설명되는 내용들은 이 출원의 청구항들에 대한 종래 기술이 아니며, 이 섹션에 포함된다고 하여 종래 기술이라고 인정되는 것은 아니다.
Unless otherwise indicated herein, the content described in this section is not prior art to the claims of this application and is not admitted to be prior art by inclusion in this section.

일반적으로, 프로브 카드는 특정 반도체 제조 공정(Fabrication Facility : FAB)이 완료된 웨이퍼 상에 있는 각각의 반도체 소자들을 검사하기 위한 것이다.Generally, a probe card is for inspecting each semiconductor device on a wafer on which a specific semiconductor fabrication process (FAB) has been completed.

이러한 프로브 카드는 프로브 핀들을 이용하여 각각의 테스트하려는 반도체 소자의 패드에 접촉시킨 후 테스트 시스템의 전기적 신호를 반도체 소자에 전달하여 웨이퍼의 양품과 불량품을 구분하는데 사용되는 핵심 장치이다.Such a probe card is a key device used to distinguish good and bad products of a wafer by contacting a pad of each semiconductor device to be tested using probe pins and transmitting an electrical signal of the test system to the semiconductor device.

반도체 소자의 전기적 특성을 테스트하는 공정, 예컨대 EDS(Electric Die Sorting) 공정은 반도체 소자에 대한 전기적인 특성을 테스트함으로써 불량 여부를 판별하여 수율을 증대시킨다. 그리고, 또한 결함을 가진 반도체 소자의 조기 제거로 인해서 조립 및 패키지 검사에서 소요되는 원가를 절감하도록 한다.In the process of testing the electrical properties of a semiconductor device, for example, an electric die sorting (EDS) process tests the electrical properties of the semiconductor device to determine whether it is defective or not to increase the yield. In addition, it is possible to reduce the cost of assembly and package inspection due to early removal of defective semiconductor devices.

이와 같은, 반도체 웨이퍼 상에 형성된 반도체 소자를 검사하는 장비는 테스터와, 프로브 시스템으로 이루어져 있으며, 프로브 시스템에는 반도체 소자의 전극 패드와 기계적으로 접촉되는 프로브 카드가 설치된다.Such a device for inspecting a semiconductor device formed on a semiconductor wafer includes a tester and a probe system, and a probe card in mechanical contact with an electrode pad of the semiconductor device is installed in the probe system.

한편, 반도체 소자가 고집적화됨에 따라 전극 패드들의 간격 및 크기 역시 감소하고 있다. 프로브 카드에 구비된 프로브 핀들은 전극 패드들에 물리적으로 접촉하는 구조라는 점에서, 이러한 패드 구조의 변화는 프로브 핀들의 구조 및 배치와 관련된 기술적 어려움 들을 유발한다. Meanwhile, as semiconductor devices are highly integrated, the spacing and size of electrode pads are also decreasing. Since the probe pins provided on the probe card are structures that physically contact the electrode pads, such a change in the pad structure causes technical difficulties related to the structure and arrangement of the probe pins.

그래서, 인접하는 프로브 핀들은 전기적 간섭 및 단락을 방지할 수 있도록 최소한의 이격 거리를 확보하면서 배열돼야 한다.Therefore, adjacent probe pins should be arranged with a minimum separation distance to prevent electrical interference and short circuit.

그리고, 이에 더하여 공간 변환기(space transformer)는 이러한 프로브 핀의 미세 피치를 형성하기 위해 기판과 프로브 핀 사이에 기판 상의 단자 간 간격과 프로브 핀 간의 간격의 차이를 보상해 준다.
And, in addition, a space transformer compensates for a difference between the spacing between the probe pins and the terminals between the terminals on the substrate between the substrate and the probe pins to form a fine pitch of the probe pins.

한국 공개특허 10-2017-0112769호.Korean Patent Publication No. 10-2017-0112769. 그리고, 한편 본 출원인은 이러한 상황을 배경으로 해서, 그러한 반도체 소자의 불량을 검사하기 위한 프로브 카드에서 임피던스 매칭이 가능하도록 하는 기술을 개발하였었다.On the other hand, on the other hand, the applicant has developed a technology that enables impedance matching in a probe card for inspecting defects of such semiconductor devices against the background. 부가적으로, 이러한 기술은 그러한 프로브 카드의 공간 변환기의 하부의 상부 플레이트와 하부 플레이트 사이의 내부공간에 세라믹 플레이트가 결합되어 형성된 임피던스 매칭부가 구비된다.Additionally, this technique is provided with an impedance matching unit formed by combining a ceramic plate in the inner space between the upper plate and the lower plate of the space converter of the probe card. 또한, 다른 한편으로 최근에는 시스템화된 대규모 집적회로(System Large Scale Integration : System LSI) 제품의 속도, 다기능 보유 등의 성능 고도화에 따라 테스트의 중요성이 대두되고 있다. 그리고, 이에 더하여 새로운 설계/공정 개발 등으로 칩 사이즈는 점점 작아지고, 이에 대응하여 30um 이하의 파인-피치가 출현하고, 패드 사이즈 역시 작아지는 추세이다.In addition, on the other hand, in recent years, the importance of testing has emerged as the performance of the system large scale integration (System LSI) product has improved, such as the speed and multi-function retention. In addition, in addition to this, the chip size is gradually getting smaller due to the development of new designs / processes, and correspondingly, a fine-pitch of 30 μm or less appears, and the pad size is also getting smaller. 그래서, 이러한 추세에 맞추어 30um이하 등의 파인-피치에 적용 가능한 프로브 카드를 개발할 필요가 있다.Therefore, it is necessary to develop a probe card applicable to fine-pitch of 30 μm or less in accordance with this trend.

개시된 내용은, 반도체 소자를 검사할 때, 임피던스 매칭 범위를 확장시키고, 노이즈를 차폐하여, 신호의 손실을 줄일 수 있는 프로브 카드를 제공하고자 한다.Disclosure of the Invention The present disclosure seeks to provide a probe card capable of extending the impedance matching range and shielding noise when inspecting a semiconductor device, thereby reducing signal loss.

실시예에 따른 프로브 카드는,Probe card according to the embodiment,

먼저 전술한 본 출원인의 기술 내용을 적용해서, 프로브 카드에 있어서, 그의 공간 변환기의 하부의 상부 플레이트와 하부 플레이트 사이의 내부공간에 세라믹 플레이트가 결합된 임피던스 매칭부를 포함한다. 그리고, 이러한 각 부분을 모두 관통하여 프로브 핀이 형성됨으로써, 프로브 헤드의 임피던스 매칭이 가능하도록 한다.First, by applying the technical content of the present applicant, the probe card includes an impedance matching unit in which a ceramic plate is coupled to an inner space between an upper plate and a lower plate of a lower portion of its space converter. In addition, the probe pin is formed through all of these parts, thereby enabling impedance matching of the probe head.

그래서, 이러한 상태 하에서, 그 상부 플레이트와 하부 플레이트는 세라믹으로 되어서, 거기에 전체적으로 전도성 물질에 의해 전도층을 형성하는 것을 특징으로 한다.So, under these conditions, the upper plate and the lower plate are made of ceramic, and are characterized by forming a conductive layer thereon entirely by a conductive material.

실시예들에 의하면, 외부 또는 내부에서 발생하는 노이즈를 차폐하고, 임피던스 매칭범위를 확장시킴으로써, 전술한 본 출원인의 이전 기술보다 신호의 손실 없이 데이터 전송을 원활히 할 수 있다.According to the embodiments, by shielding noise generated from the outside or inside, and extending the impedance matching range, data transmission can be smoothly performed without loss of a signal than the previous technology of the present applicant.

도 1은 일실시예에 적용된 프로브 카드의 저면 사시도
도 2는 일실시예에 적용된 프로브 카드의 저면도
도 3은 일실시예에 적용된 프로브 카드의 측면 단면도
도 4는 도 1의 일부 확대도
도 5는 일실시예에 적용된 프로브 카드를 개략적으로 나타낸 측면 단면도
도 6은 일실시예에 적용된 프로브 카드의 임피던스 매칭부를 개략적으로 나타낸 측면 단면도
도 7은 일실시예에 적용된 프로브 카드의 공간 변환기를 개략적으로 나타낸 측면 단면도
도 8은 일실시예에 적용된 프로브 카드의 다른 구성의 공간 변환기를 개략적으로 나타낸 측면 단면도
도 9 내지 도 13은 일실시예에 따른 프로브 카드의 임피던 매칭부에 따른 플레이트의 전도층 형성 동작을 순서대로 도시한 도면
도 14는 일실시예에 따른 프로브 카드의 동작을 순서대로 도시한 플로우 챠트1 is a bottom perspective view of a probe card applied in one embodiment
Figure 2 is a bottom view of the probe card applied to one embodiment
3 is a cross-sectional side view of a probe card applied in one embodiment
4 is a partially enlarged view of FIG. 1.
Figure 5 is a side cross-sectional view schematically showing a probe card applied to an embodiment
6 is a side cross-sectional view schematically showing an impedance matching unit of a probe card applied to an embodiment
7 is a side cross-sectional view schematically showing a spatial transducer of a probe card applied to an embodiment
8 is a side cross-sectional view schematically showing a spatial transducer of another configuration of a probe card applied to an embodiment
9 to 13 are views sequentially showing a conductive layer forming operation of a plate according to an impedance matching unit of a probe card according to an embodiment
Figure 14 is a flow chart showing the operation of the probe card according to an embodiment in order

이하, 첨부된 도면을 참조하여 일실시예에 적용된 프로브 카드의 바람직한 실시예에 대하여 설명한다.
Hereinafter, a preferred embodiment of a probe card applied to one embodiment will be described with reference to the accompanying drawings.

도 1 내지 도 3을 참조하면, 일실시예에 적용된 프로브 카드(10)는, 기본적으로 전술한 본 출원인의 이전의 출원 기술에 적용된 프로브 카드의 구조와 동일하다. 구체적으로는, 그 프로브 카드(10)는 프로브 기판(200), 프로브 기판(200)의 하부에 결합되는 공간 변환기(400)를 포함한다. 그리고, 이에 더하여 그 공간 변환기(400) 하부에 결합되어 반도체 소자에 접촉하는 프로브 핀(680)이 구비된 프로브 헤드(600)를 포함한다.
1 to 3, the probe card 10 applied to one embodiment is basically the same as the structure of the probe card applied to the previous application technology of the present applicant. Specifically, the probe card 10 includes a probe substrate 200 and a space transducer 400 coupled to a lower portion of the probe substrate 200. In addition, the probe head 600 is provided with a probe pin 680 coupled to a lower portion of the space converter 400 to contact the semiconductor device.

삭제delete

도 5를 참조하면, 그 프로브 기판(200)은 상부는 외부의 테스터와 연결되고, 하부는 프로브 헤드(600)가 결합된 공간 변환기(400)가 결합되는 구성이다. 그래서, 그 프로브 기판(200)은 가운데에 개구부(220)가 형성되고, 표면에 다수의 채널이 형성되며, 내부에 내부배선(240)이 형성될 수 있다.
Referring to FIG. 5, the probe substrate 200 is configured such that the upper part is connected to an external tester, and the lower part is a space transducer 400 in which the probe head 600 is coupled. Thus, the probe substrate 200 may have an opening 220 formed in the center, a number of channels formed on the surface, and an internal wiring 240 formed therein.

도 5 및 도 7을 참조하면, 그 공간 변환기(400)는 프로브 핀(680)의 미세 피치를 형성하기 위해 프로브 기판(200)과 프로브 핀(680) 사이에 프로브 기판(200) 상의 단자 간 간격과 프로브 핀(680) 간의 간격의 차이를 보상해주는 구성이다. 그래서, 그 공간 변환기(400)는 프로브 기판(200)의 하부에 결합되고 복수의 제1홀(422)이 형성되는 서브 기판(420); 및 서브 기판(420)에 형성된 제1홀(422)에 결합되는 복수의 전도성 로드(440)를 포함한다.5 and 7, the space transducer 400 is spaced between terminals on the probe substrate 200 between the probe substrate 200 and the probe pin 680 to form a fine pitch of the probe pin 680 And a gap between the probe pins 680. So, the spatial converter 400 is coupled to the lower portion of the probe substrate 200 and a plurality of first holes 422 are formed on the sub-substrate 420; And a plurality of conductive rods 440 coupled to the first hole 422 formed in the sub-board 420.

그 전도성 로드(440)의 상부는 프로브 기판(200)에 형성된 채널의 전극 또는 내부배선(240)과 와이어(460)로 연결되고, 전도성 로드(440)의 하부는 프로브 핀(680)의 상부와 연결된다.The upper portion of the conductive rod 440 is connected to the electrode or inner wiring 240 of the channel formed on the probe substrate 200 and the wire 460, and the lower portion of the conductive rod 440 is connected to the upper portion of the probe pin 680. Connected.

그 전도성 로드(440)는 종래 서브 기판(420)에 형성된 제1홀(422)을 통과하던 와이어(460)가 단선되거나 단락되는 것을 방지하기 위한 구성이다. 그래서, 서브 기판(420)의 제1홀(422)에 에폭시를 주원료로 하는 접착제 등으로 고정될 수 있다.The conductive rod 440 is configured to prevent the wire 460 from passing through the first hole 422 formed in the conventional sub-board 420 from being disconnected or short-circuited. Thus, the first hole 422 of the sub-substrate 420 may be fixed with an adhesive based on epoxy.

또한, 그 전도성 로드(440)는 상부면과 하부면에 단단하고 내식성이 뛰어난 니켈(Ni) 도금층을 형성할 수 있고, 니켈 도금층 위에 니켈 도금층의 산화방지를 위해 금(Au) 도금층을 추가로 형성할 수 있다.In addition, the conductive rod 440 may form a nickel (Ni) plating layer with high rigidity and excellent corrosion resistance on the upper and lower surfaces, and further form a gold (Au) plating layer on the nickel plating layer to prevent oxidation of the nickel plating layer. can do.

도 4 내지 도 5를 참조하면, 그 프로브 헤드(600)는, 아래의 기본적인 구조를 구비한다. 구체적으로는, 그 프로브 헤드(600)는 공간 변환기(400)의 하부에 결합되고 하부 내측에 제1설치홈이 형성되는 상부 플레이트(620)를 포함한다. 그리고, 그 프로브 헤드(600)는 그 상부 플레이트(620)의 하부에 결합되고 상부 내측에 제2설치홈이 형성되는 하부 플레이트(640); 제1설치홈과 제2설치홈이 마주보며 형성하는 내부공간에 결합되는 임피던스 매칭부(660);를 포함한다. 또한, 그 프로브 헤드(600)는 그 상부 플레이트(620)와 임피던스 매칭부(660) 및 하부 플레이트(640)를 관통하여 결합되는 복수의 프로브 핀(680);을 포함한다.4 to 5, the probe head 600 has the following basic structure. Specifically, the probe head 600 includes an upper plate 620 that is coupled to the lower portion of the space converter 400 and a first installation groove is formed inside the lower portion. And, the probe head 600 is coupled to the lower portion of the upper plate 620, the lower plate 640 is formed with a second mounting groove on the upper inner side; And an impedance matching unit 660 coupled to an internal space formed by facing the first installation groove and the second installation groove. In addition, the probe head 600 includes a plurality of probe pins 680 coupled through the upper plate 620 and the impedance matching unit 660 and the lower plate 640.

프로브 헤드(600)는 프로브 카드(10)의 가장 아래에 위치하는 구성으로서, 복수의 프로브 핀(680)이 반도체 소자와 접촉할 수 있다.
The probe head 600 is a configuration positioned at the bottom of the probe card 10, and a plurality of probe pins 680 may contact the semiconductor device.

상부 플레이트(620)의 제1설치홈과 하부 플레이트(640) 제2설치홈은 서로 마주보며 내부공간을 형성하게 되고, 여기에 임피던스 매칭부(660)가 설치된다. The first installation groove of the upper plate 620 and the second installation groove of the lower plate 640 face each other to form an internal space, and an impedance matching unit 660 is installed therein.

상부 플레이트(620)와 하부 플레이트(640)에는 복수의 프로브 핀(680)이 통과할 수 있도록 상하로 복수의 홀이 형성된다.
A plurality of holes are formed on the upper plate 620 and the lower plate 640 so that a plurality of probe pins 680 can pass therethrough.

도 6을 참조하면, 그 임피던스 매칭부(660)는, 상부 플레이트의 제1설치홈과 하부 플레이트의 제2설치홈이 마주보며 형성하는 내부공간에 결합된다.Referring to FIG. 6, the impedance matching unit 660 is coupled to an internal space formed by facing the first installation groove of the upper plate and the second installation groove of the lower plate.

그래서, 그 임피던스 매칭부(660)는 복수의 프로브 핀이 상부 플레이트와 하부 플레이트를 관통하여 형성되어서, 프로브 헤드의 임피던스 매칭이 가능하도록 한다. 이러한 경우, 그 복수의 프로브 핀은 다수의 반도체 소자를 동시에 검사할 수 있고, 검사를 위한 반도체 소자의 위치에 따라서 프로브 핀의 배치를 결정할 수 있다.Thus, the impedance matching unit 660 has a plurality of probe pins formed through the upper plate and the lower plate, so that impedance matching of the probe head is possible. In this case, the plurality of probe pins can simultaneously inspect a plurality of semiconductor elements, and the placement of the probe pins can be determined according to the position of the semiconductor element for inspection.

그리고, 이러한 경우 추가적으로, 상기 임피던스 매칭부(660)는 자체적으로서 플레이트(661)를 관통하여 공간(662)을 형성한다.In addition, in this case, the impedance matching unit 660 penetrates the plate 661 by itself to form a space 662.

또한, 이에 더하여 이러한 임피던스 매칭부(660)는 프로브 기판에 대해 지지하는 복수의 포고 핀(663)으로 조립되어서, 버티컬 임피던스 매칭이 원활히 이루어지도록 한다. 그리고, 이러한 경우 그 포고 핀(663)은 전도성 금속으로 형성된다. 그래서, 이에 따라 조립이 됨으로써 완충하면서 지지할 수 있고, 전기적으로 연결할 수 있다.
In addition, in addition to this, the impedance matching unit 660 is assembled with a plurality of pogo pins 663 supporting the probe substrate, so that vertical impedance matching is smoothly performed. And, in this case, the pogo pin 663 is formed of a conductive metal. So, it can be supported while being cushioned by being assembled accordingly, and can be electrically connected.

도 7을 참조하면, 이러한 버티컬 임피던스 매칭을 향상하기 위해서, 그 기본적인 구조에 더해서 추가적으로 상기의 상부 플레이트와 하부 플레이트는 일실시예에 따라 그의 플레이트에 전체적으로 전도성 물질로 된 전도층이 형성된다.Referring to FIG. 7, in order to improve the vertical impedance matching, in addition to the basic structure, in addition to the basic structure, a conductive layer made of a conductive material as a whole is formed on the upper plate and the lower plate according to an embodiment.

구체적으로는, 그 상부 플레이트와 하부 플레이트가 그 플레이트에 대해서 외형의 세라믹 플레이트에 전도성 물질에 따라 전체적으로 전도층이 형성되도록 한다.Specifically, the upper plate and the lower plate are formed so as to form a conductive layer as a whole according to the conductive material on the outer ceramic plate with respect to the plate.

그래서, 이에 따라 그 세라믹 플레이트에 전체적으로 전도층이 형성되어서 하부의 임피던스 매칭부의 세라믹 플레이트 등과 연계해서 임피던스 매칭이 잘 된다. 그래서, 이에 따라 전술한 기존의 출원된 임피던스 매칭부만이 있는 경우보다 임피던스 매칭이 향상된다.So, accordingly, a conductive layer is formed on the ceramic plate as a whole, so that impedance matching is good in connection with the ceramic plate or the like of the lower impedance matching unit. Thus, according to this, impedance matching is improved compared to the case where only the previously applied impedance matching unit is described.

따라서, 기존의 본 출원인의 임피던스 매칭부만이 있는 경우보다 신호의 손실 없이 원활하게 데이터 전송이 가능하고, 효율적으로 외부 노이즈를 차단한다.Therefore, it is possible to transmit data smoothly without loss of a signal, and to effectively block external noise, as compared to the case where only the impedance matching unit of the existing applicant has.

또한, 이러한 경우 이에 더하여 그 세라믹의 상부 플레이트와 하부 플레이트는 그 전도층에서 그 프로브 핀이 관통되는 영역이 인터페이스할 피치의 크기에 따라 상이한 임피던스 매칭 거리만큼 트리밍된다. 그리고, 이러한 경우 추가적으로, 그 세라믹의 상부 플레이트와 하부 플레이트는 그 트리밍에 더해서 상부와 하부가 트리밍되도록 함으로써 이루어진다.Further, in this case, in addition to this, the upper plate and the lower plate of the ceramic are trimmed by different impedance matching distances according to the size of the pitch at which the probe pins in the conductive layer pass through. And, in this case, additionally, the upper and lower plates of the ceramic are made by trimming the upper and lower portions in addition to the trimming.

따라서, 보다 효과적으로 신호의 손실 없이 원활하게 데이터 전송이 가능하고, 효율적으로 외부 노이즈를 차단한다.
Therefore, it is possible to transmit data more smoothly without loss of a signal more effectively, and to effectively block external noise.

도 8을 참조하면, 도 7의 그 버티컬 임피던스 매칭을 위한 프로브 헤드의 구조에 따른 플레이트의 구성과 다르게 또 그에 따른 추가적인 구성으로서, 일실시예에 따라 그 임피던스 매칭부는 아래의 플레이트의 구성을 구비한다.Referring to FIG. 8, unlike the configuration of the plate according to the structure of the probe head for the vertical impedance matching of FIG. 7 and as an additional configuration accordingly, the impedance matching unit according to an embodiment includes the configuration of the lower plate .

구체적으로는, 이러한 임피던스 매칭부는 도 7과 같이, 먼저 프로브 핀이 관통하는 복수의 제1홀이 형성되는 상부 세라믹 플레이트(661"-1)를 포함한다.Specifically, as shown in FIG. 7, the impedance matching unit first includes an upper ceramic plate 661 "-1 in which a plurality of first holes through which a probe pin penetrates is formed.

그리고, 이에 더하여 그 임피던스 매칭부는 그 상부 세라믹 플레이트(661"-1)의 하부에 적층되고 프로브 핀이 관통하는 복수의 제2홀이 형성되는 복수의 그라운드 플레이트(661"-2)를 포함한다. 예를 들어, 이러한 경우 그 그라운드 플레이트(661"-2)는 BeCu 또는 SUS로 이루어진다. 또한, 이러한 경우, 그 임피던스 매칭부는 복수의 그라운드 플레이트(661"-2)의 소재, 두께, 개수, 프로브 핀과의 접촉면적에 따라서 임피던스 매칭부의 임피던스가 변하므로, 필요에 따라서 임피던스 매칭부의 임피던스를 조절하여 결정할 수 있다.In addition, the impedance matching unit includes a plurality of ground plates 661 "-2 stacked under the upper ceramic plate 661" -1 and formed with a plurality of second holes through which probe pins pass. For example, in this case, the ground plate 661 "-2 is made of BeCu or SUS. In this case, the impedance matching portion is made of a material, thickness, number, and probe pin of the plurality of ground plates 661" -2. Since the impedance of the impedance matching unit changes according to the contact area of the, it can be determined by adjusting the impedance of the impedance matching unit if necessary.

또한, 이에 따라 추가적으로, 그 임피던스 매칭부는 복수의 그라운드 플레이트(661"-2)의 하부에 결합되고 프로브 핀이 관통하는 복수의 제3홀이 형성되는 하부 세라믹 플레이트(661"-3)를 포함한다.In addition, according to this, the impedance matching unit includes a lower ceramic plate 661 "-3 which is coupled to a lower portion of the plurality of ground plates 661" -2 and through which a plurality of third holes through which probe pins pass is formed. .

그래서, 이에 따라 전술한 세라믹 플레이트에 전체적으로 전도층이 형성되어진 구조와 연계해서 임피던스 매칭이 잘 됨으로써 기존의 출원된 임피던스 매칭부가 있는 경우보다 임피던스 매칭이 향상된다.Thus, according to this, impedance matching is improved in connection with a structure in which the conductive layer is formed on the ceramic plate as a whole, so that impedance matching is improved than in the case of the existing applied impedance matching unit.

따라서, 기존의 본 출원인의 임피던스 매칭부가 있는 경우보다 신호의 손실 없이 원활하게 데이터 전송이 가능하고, 효율적으로 외부 노이즈를 차단한다.
Therefore, it is possible to transmit data smoothly without loss of a signal, and to effectively block external noise, compared to the case where the impedance matching unit of the existing applicant has.

한편, 이러한 일실시예에 따른 임피던스 매칭부의 구조와는 다르게, 다른 실시예에 따라 그 임피던스 매칭부는 아래의 구성을 구비한다.On the other hand, unlike the structure of the impedance matching unit according to this embodiment, the impedance matching unit according to another embodiment has the following configuration.

구체적으로는, 그 임피던스 매칭부는 프로브 핀이 관통하는 복수의 제2홀이 형성되는 상부 세라믹 플레이트와 상부 세라믹 플레이트의 하부에 적층되고 프로브 핀이 관통하는 복수의 제3홀이 형성되는 복수의 그라운드 플레이트를 포함한다.Specifically, the impedance matching unit is stacked on the upper ceramic plate on which a plurality of second holes penetrated by the probe pin and the upper ceramic plate are formed, and a plurality of ground plates on which a plurality of third holes penetrated by the probe pin are formed. It includes.

그리고, 그 임피던스 매칭부는 복수의 그라운드 플레이트 사이에 삽입되고 프로브 핀이 관통하는 복수의 제4홀이 형성되는 하나 이상의 중간 세라믹 플레이트를 포함한다. 또한, 그 임피던스 매칭부는 그 복수의 그라운드 플레이트의 하부에 결합되고 프로브 핀이 관통하는 복수의 제5홀이 형성되는 하부 세라믹 플레이트를 포함해서 된다.
In addition, the impedance matching unit includes one or more intermediate ceramic plates that are inserted between a plurality of ground plates and through which a plurality of fourth holes through which probe pins pass are formed. In addition, the impedance matching unit includes a lower ceramic plate coupled to the lower portions of the plurality of ground plates and a plurality of fifth holes through which probe pins pass.

도 9 내지 도 13을 참조하면, 이러한 일실시예에 따른 상부 플레이트와 하부 플레이트는 각기 먼저 반도체 소자 검사시, 전체적으로 전도성 물질로 도금되어서 버티컬 임피던스 매칭이 향상되도록 한다.9 to 13, the upper plate and the lower plate according to the exemplary embodiment are respectively plated with a conductive material when the semiconductor device is first inspected, so that vertical impedance matching is improved.

여기에서, 구체적으로는 그 상부 플레이트와 하부 플레이트는 각기 도 9에서 머시너블 세라믹으로 플레이트의 외형을 가공해서 도 10과 같이 외형의 세라믹 플레이트에 전체적으로 도전층을 형성한다. 예를 들어, 그 도전층 형성 방법은 스퍼터링, 전착도금, 무전해도금 등이다. 그리고, 이러한 상태에서 도 11에서와 같이 그 도전층에서 드릴류 가공으로 인하여 내벽이 도전층이 없어지는 미세홀을 형성한다. 이러한 경우, 그 미세홀은 프로브 핀이 관통되는 영역이다. 그래서, 다음으로 레이저를 이용하여 그 미세홀 주변을 임피던스 매칭 거리만큼 레이저로 트리밍함으로써(도 12 참조), 버티컬 임피던스 매칭에 따른 전도층이 형성되도록 한다. 이러한 경우, 그 임피던스 매칭 거리는 인터페이스할 피치의 크기에 따라 상이하게 정해진다. 그리고, 이에 더하여 이러한 레이저 트리밍에 의해 상부·하부 모두 실시해서 일실시예에 따른 플레이트에 전체적으로 전도성 물질로 된 전도층이 형성되어 임피던스 매칭이 향상되는 구조가 되도록 한다. 그래서, 이러한 세라믹 플레이트에 전도층이 형성된 임피던스 매칭 향상 구조가 그 하부의 임피던스 매칭부와 연계되어 임피던스 매칭이 잘 됨으로써 임피던스 매칭을 향상한다.
Here, specifically, the upper plate and the lower plate respectively process the outer shape of the plate with machineable ceramic in FIG. 9 to form a conductive layer on the outer ceramic plate as shown in FIG. For example, the method of forming the conductive layer is sputtering, electrodeposition plating, electroless plating, and the like. And, in this state, as shown in FIG. 11, the inner wall forms a micro hole in which the conductive layer disappears due to the drilling process in the conductive layer. In this case, the micro-hole is an area through which the probe pin penetrates. So, next, by using a laser to trim the periphery of the microhole with a laser by an impedance matching distance (see FIG. 12), a conductive layer according to vertical impedance matching is formed. In this case, the impedance matching distance is determined differently according to the size of the pitch to interface. Further, in addition, both upper and lower portions are performed by the laser trimming to form a conductive layer made of a conductive material as a whole on a plate according to an embodiment, thereby improving impedance matching. So, the impedance matching enhancement structure in which the conductive layer is formed on the ceramic plate is linked to the impedance matching unit below, and thus impedance matching is improved, thereby improving impedance matching.

도 14를 참조하면, 일실시예의 프로브 카드의 동작은 먼저 프로브 기판, 프로브 기판의 하부에 결합되는 공간 변환기 및 공간 변환기 하부에 결합되어 반도체 소자에 접촉하는 프로브 핀이 구비된 프로브 헤드를 포함한 프로브 카드인 것이다.Referring to FIG. 14, the operation of a probe card according to an embodiment is first a probe card including a probe substrate, a space transducer coupled to the lower portion of the probe substrate, and a probe head coupled to the lower portion of the space transducer to contact a semiconductor device. It is.

이러한 상태에서, 그에 적용된 상기 프로브 헤드는 공간 변환기의 하부에 결합되고 하부 내측에 제1설치홈이 형성되는 상부 플레이트를 형성한다(S141). 그리고, 그 상부 플레이트의 하부에 결합되고 상부 내측에 제2설치홈이 형성되는 하부 플레이트를 형성한다(S142). 다음, 그 제1설치홈과 제2설치홈이 마주보며 형성하는 내부공간에 세라믹 플레이트가 결합되는 임피던스 매칭부를 형성한다(S143). 그래서, 그 상부 플레이트와 임피던스 매칭부 및 하부 플레이트를 관통하여 형성되는 복수의 프로브 핀을 포함하여, 프로브 헤드의 임피던스 매칭이 가능하도록 한다(S144).In this state, the probe head applied thereto is coupled to the lower portion of the space converter and forms an upper plate on which the first installation groove is formed at the lower inner side (S141). And, it is coupled to the lower portion of the upper plate to form a lower plate in which a second installation groove is formed inside (S142). Next, an impedance matching unit to which the ceramic plate is coupled is formed in an inner space formed by facing the first installation groove and the second installation groove (S143). So, including a plurality of probe pins formed through the upper plate and the impedance matching portion and the lower plate, it is possible to match the impedance of the probe head (S144).

그리고, 이러한 경우 일실시예에 따라 그 임피던스 매칭을 향상할 수 있도록 상기의 상부 플레이트와 하부 플레이트는 플레이트에 전체적으로 전도성 물질에 따라 도금되어 전도층을 형성한다. 그래서, 이에 더하여 그 프로브 핀이 관통되는 영역이 인터페이스할 다수의 상이한 피치의 크기에 따라 상이한 임피던스 매칭 거리만큼 트리밍하고 상부와 하부가 트리밍되도록 함으로써 버티컬 임피던스 매칭이 향상되도록 한다.In this case, the upper plate and the lower plate are plated according to the conductive material on the plate to form a conductive layer so as to improve impedance matching according to an embodiment. So, in addition to this, the area through which the probe pin is penetrated is trimmed by different impedance matching distances according to the size of a plurality of different pitches to be interfaced, and the upper and lower parts are trimmed to improve vertical impedance matching.

따라서, 이를 통해 이러한 구조가 이전에 출원한 임피던스 매칭부와 연계해서 임피던스 매칭이 잘 되어서 버티컬 임피던스 매칭이 향상된다. 그래서, 이에 따라 이전에 출원한 임피던스 매칭부만이 있는 경우보다 신호의 손실 없이 원활하게 데이터 전송이 가능하고, 효율적으로 외부 노이즈를 차단한다.Therefore, through this structure, the impedance matching is well performed in connection with the impedance matching unit, which has been previously applied, so that the vertical impedance matching is improved. Therefore, according to this, data transmission can be smoothly performed without loss of a signal, and external noise is efficiently blocked compared to the case where only the impedance matching unit previously applied.

그리고, 이에 더하여 일실시예에 따른 프로브 카드의 동작은 프로브 기판에 대해 지지하는 복수의 포고 핀으로 조립한다(S145).In addition, the operation of the probe card according to an embodiment is assembled with a plurality of pogo pins that support the probe substrate (S145).

그래서, 추가적으로 버티컬 임피던스 매칭이 원활히 이루어지도록 한다. 그리고, 이러한 경우 그 포고 핀은 전도성 금속으로 형성된다. 그래서, 이에 따라 조립이 됨으로써 완충하면서 지지할 수 있고, 전기적으로 연결할 수 있다.
So, additionally, vertical impedance matching is performed smoothly. And, in this case, the pogo pin is formed of a conductive metal. So, it can be supported while being cushioned by being assembled accordingly, and can be electrically connected.

이상과 같이, 일실시예는 프로브 카드에 있어서, 그의 공간 변환기의 하부의 상부 플레이트와 하부 플레이트 사이의 내부공간에 세라믹 플레이트가 결합된 임피던스 매칭부를 포함한다. 그리고, 이러한 각 부분을 모두 관통하여 프로브 핀이 형성됨으로써, 프로브 헤드의 임피던스 매칭이 가능하도록 한다.As described above, an embodiment includes an impedance matching unit in which a ceramic plate is coupled to an inner space between an upper plate and a lower plate of a lower portion of its space converter in a probe card. In addition, the probe pin is formed through all of these parts, thereby enabling impedance matching of the probe head.

그래서, 이러한 상태 하에서, 그 상부 플레이트와 하부 플레이트는 세라믹 플레이트로 되어서, 거기에 전체적으로 전도성 물질에 의해 전도층을 형성한다.So, under these conditions, the upper plate and the lower plate are made of ceramic plates, thereby forming a conductive layer entirely of a conductive material.

따라서, 이렇게 그 세라믹의 상부 플레이트와 하부 플레이트에 전체적으로 전도층이 형성되어서 임피던스 매칭부와 연계해서 임피던스 매칭이 잘 됨으로써 이전의 출원된 임피던스 매칭부가 있는 경우보다 임피던스 매칭이 향상된다.Therefore, the conductive layer is formed on the upper plate and the lower plate of the ceramic as a whole, so that the impedance matching is better in connection with the impedance matching unit, so that the impedance matching is improved than in the case of the previously applied impedance matching unit.

그리고, 이에 따라 외부 또는 내부에서 발생하는 노이즈를 차폐하고, 임피던스 매칭범위를 확장시킴으로써, 전술한 본 출원인의 이전 기술보다 신호의 손실 없이 데이터 전송을 원활히 할 수 있다.And, accordingly, by shielding noise generated from the outside or inside, and extending the impedance matching range, data transmission can be smoothly performed without loss of a signal than the previous technology of the present applicant.

* 도면의 주요 부분에 대한 부호의 설명 *
10: 프로브 카드
200: 프로브 기판 240: 내부배선
400: 공간 변환기
600: 프로브 헤드 620: 상부 플레이트
640: 하부 플레이트 660: 임피던스 매칭부
661: 플레이트 662 : 공간
663 : 포고 핀
680: 프로브 핀* Explanation of reference numerals for main parts of drawings *
10: probe card
200: probe substrate 240: internal wiring
400: space converter
600: probe head 620: top plate
640: lower plate 660: impedance matching unit
661: Plate 662: Space
663: pogo pin
680: probe pin

Claims (4)

프로브 기판, 프로브 기판의 하부에 결합되는 공간 변환기 및 공간 변환기 하부에 결합되어 반도체 소자에 접촉하는 프로브 핀이 구비된 프로브 헤드를 포함하는 프로브 카드에 있어서,
상기 프로브 헤드는,
공간 변환기의 하부에 결합되고 하부 내측에 제1설치홈이 형성되는 상부 플레이트;
상부 플레이트의 하부에 결합되고 상부 내측에 제2설치홈이 형성되는 하부 플레이트;
제1설치홈과 제2설치홈이 마주보며 형성하는 내부공간에 세라믹 플레이트가 결합되는 임피던스 매칭부; 및
상부 플레이트와 임피던스 매칭부 및 하부 플레이트를 관통하여 결합되는 복수의 프로브 핀을 포함하되,
상기 상부 플레이트와 상기 하부 플레이트는
각기 세라믹으로 플레이트의 외형을 가공해서 전체적으로 도전층을 형성하되, 내벽이 도전층이 없어지도록 상기 프로브 핀이 관통되는 영역인 미세홀을 형성하고, 상기 미세홀의 주변을 임피던스 매칭 거리만큼 트리밍하고 상부와 하부가 트리밍해서 된 것을 특징으로 하는 프로브 카드.In the probe card including a probe head having a probe substrate, a space transducer coupled to the bottom of the probe substrate, and a probe pin coupled to the bottom of the space transducer to contact the semiconductor device,
The probe head,
An upper plate coupled to a lower portion of the space converter and having a first installation groove formed inside the lower portion;
A lower plate coupled to a lower portion of the upper plate and having a second installation groove formed inside the upper portion;
An impedance matching unit in which a ceramic plate is coupled to an inner space formed by facing the first installation groove and the second installation groove; And
It includes a plurality of probe pins coupled through the upper plate and the impedance matching portion and the lower plate,
The upper plate and the lower plate
Each of the ceramics is processed into an outer shape of the plate to form a conductive layer as a whole, but an inner wall forms a micro hole through which the probe pin penetrates so that the conductive layer disappears, trimming the periphery of the micro hole by an impedance matching distance, and Probe card, characterized in that the lower part is trimmed. 삭제delete 제1항에 있어서,
상기 임피던스 매칭부는,
프로브 핀이 관통하는 복수의 홀이 형성되는 상부 세라믹 플레이트;
상부 세라믹 플레이트의 하부에 적층되고 프로브 핀이 관통하는 복수의 홀이 형성되는 복수의 그라운드 플레이트; 및
복수의 그라운드 플레이트의 하부에 결합되고 프로브 핀이 관통하는 복수의 홀이 형성되는 하부 세라믹 플레이트를 포함해서 된 것을 특징으로 하는 프로브 카드.According to claim 1,
The impedance matching unit,
An upper ceramic plate on which a plurality of holes through which the probe pin passes is formed;
A plurality of ground plates stacked under the upper ceramic plate and formed with a plurality of holes through which the probe pins pass; And
A probe card comprising a lower ceramic plate coupled to a lower portion of a plurality of ground plates and a plurality of holes through which probe pins are formed. 제1항에 있어서,
상기 임피던스 매칭부는
프로브 핀이 관통하는 복수의 제2홀이 형성되는 상부 세라믹 플레이트;
상부 세라믹 플레이트의 하부에 적층되고 프로브 핀이 관통하는 복수의 제3홀이 형성되는 복수의 그라운드 플레이트;
복수의 그라운드 플레이트 사이에 삽입되고 프로브 핀이 관통하는 복수의 제4홀이 형성되는 하나 이상의 중간 세라믹 플레이트; 및
복수의 그라운드 플레이트의 하부에 결합되고 프로브 핀이 관통하는 복수의 제5홀이 형성되는 하부 세라믹 플레이트를 포함해서 된 것을 특징으로 하는 프로브 카드.
According to claim 1,
The impedance matching unit
An upper ceramic plate on which a plurality of second holes through which the probe pin passes is formed;
A plurality of ground plates stacked under the upper ceramic plate and formed with a plurality of third holes through which probe pins pass;
One or more intermediate ceramic plates inserted between the plurality of ground plates and having a plurality of fourth holes through which probe pins pass; And
A probe card comprising a lower ceramic plate coupled to a lower portion of a plurality of ground plates and a plurality of fifth holes through which a probe pin penetrates.
KR1020190006771A 2018-11-27 2019-01-18 Probe Card KR102093419B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180148652 2018-11-27
KR20180148652 2018-11-27

Publications (1)

Publication Number Publication Date
KR102093419B1 true KR102093419B1 (en) 2020-03-26

Family

ID=69958687

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190006771A KR102093419B1 (en) 2018-11-27 2019-01-18 Probe Card

Country Status (1)

Country Link
KR (1) KR102093419B1 (en)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950006472A (en) * 1993-08-04 1995-03-21 이노우에 아끼라 Probe card, coaxial probe beam for probe card and manufacturing method thereof
JP2002048818A (en) * 2000-08-01 2002-02-15 Japan Electronic Materials Corp Vertical probe card
KR20030075162A (en) * 2001-01-31 2003-09-22 웬트워쓰 라보라토리즈, 인크. Nickel alloy probe card frame laminate
KR100632484B1 (en) * 2006-03-14 2006-10-09 주식회사 맥퀸트로닉 Probe card of vertically buffering type
KR20080087126A (en) * 2005-12-22 2008-09-30 터치다운 테크놀로지스, 인크. Probe card assembly
JP2010038726A (en) * 2008-08-05 2010-02-18 Japan Electronic Materials Corp Probe card
JP2014112046A (en) * 2012-12-05 2014-06-19 Micronics Japan Co Ltd Probe, probe assembly, and probe card
KR20170112769A (en) 2016-04-01 2017-10-12 주식회사 에스디에이 Probe card
KR101980865B1 (en) * 2017-11-28 2019-05-23 주식회사 에스디에이 Probe Card

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950006472A (en) * 1993-08-04 1995-03-21 이노우에 아끼라 Probe card, coaxial probe beam for probe card and manufacturing method thereof
JP2002048818A (en) * 2000-08-01 2002-02-15 Japan Electronic Materials Corp Vertical probe card
KR20030075162A (en) * 2001-01-31 2003-09-22 웬트워쓰 라보라토리즈, 인크. Nickel alloy probe card frame laminate
KR20080087126A (en) * 2005-12-22 2008-09-30 터치다운 테크놀로지스, 인크. Probe card assembly
KR100632484B1 (en) * 2006-03-14 2006-10-09 주식회사 맥퀸트로닉 Probe card of vertically buffering type
JP2010038726A (en) * 2008-08-05 2010-02-18 Japan Electronic Materials Corp Probe card
JP2014112046A (en) * 2012-12-05 2014-06-19 Micronics Japan Co Ltd Probe, probe assembly, and probe card
KR20170112769A (en) 2016-04-01 2017-10-12 주식회사 에스디에이 Probe card
KR101980865B1 (en) * 2017-11-28 2019-05-23 주식회사 에스디에이 Probe Card

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
그래서, 이러한 추세에 맞추어 30um이하 등의 파인-피치에 적용 가능한 프로브 카드를 개발할 필요가 있다.
그리고, 한편 본 출원인은 이러한 상황을 배경으로 해서, 그러한 반도체 소자의 불량을 검사하기 위한 프로브 카드에서 임피던스 매칭이 가능하도록 하는 기술을 개발하였었다.
또한, 다른 한편으로 최근에는 시스템화된 대규모 집적회로(System Large Scale Integration : System LSI) 제품의 속도, 다기능 보유 등의 성능 고도화에 따라 테스트의 중요성이 대두되고 있다. 그리고, 이에 더하여 새로운 설계/공정 개발 등으로 칩 사이즈는 점점 작아지고, 이에 대응하여 30um 이하의 파인-피치가 출현하고, 패드 사이즈 역시 작아지는 추세이다.
부가적으로, 이러한 기술은 그러한 프로브 카드의 공간 변환기의 하부의 상부 플레이트와 하부 플레이트 사이의 내부공간에 세라믹 플레이트가 결합되어 형성된 임피던스 매칭부가 구비된다.

Similar Documents

Publication Publication Date Title
KR100385963B1 (en) Inspection equipment for semiconductor and semiconductor manufacturing method thereof
KR101384714B1 (en) Device for semiconductor test
US8033012B2 (en) Method for fabricating a semiconductor test probe card space transformer
KR101121644B1 (en) Space tansformer for probe card and repairing method of space tansformer
KR101339493B1 (en) Space Transformer for Probe Card and Manufacturing Method Thereof
KR101045671B1 (en) Probe Card with Spatial Transducer
KR101980865B1 (en) Probe Card
KR20040089244A (en) Needle assembly of probe card
KR20020020196A (en) Semi conductor devices imsepection apparatus and fabrication method there of
JP4343256B1 (en) Manufacturing method of semiconductor device
TW201840988A (en) Vertical probe testing head with improved frequency properties
TW201840985A (en) Testing head with improved frequency property
KR102148840B1 (en) Probe card
KR101990458B1 (en) Probe card and method for manufacturing the same
KR101033400B1 (en) space transformer of probe card for electrical tester of semiconductor wafer and manufacturing method therefor
KR20100069300A (en) Probe card, and apparatus and method for testing semiconductor device
KR101047460B1 (en) Micro Coaxial Cable Type Probe Card
KR102093419B1 (en) Probe Card
KR100448528B1 (en) On inspecting apparatus of the semiconductor device and manufacturing method of the same
KR100643842B1 (en) Probe Device with Micro-Pin Inserted in Interface Board
KR101991073B1 (en) Space Transformer for Probe Card and Manufacturing Method Thereof
JPH0541417A (en) Probe card
KR20090075515A (en) Probe card and test apparatus comprising the same
KR100589759B1 (en) Test device for semiconductor and electrical network
KR100679167B1 (en) The probe card using coaxial cable for semiconductor wafer

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant