KR102090504B1 - 집적회로와 이 집적회로의 레이아웃 생성방법 - Google Patents

Abstract

집적회로와, 이 집적회로의 레이아웃 생성방법이 기술된다. 집적회로는, 제 1 전압 레벨을 제공하는 제 1 전압 공급 레일과, 제 2 전압 레벨을 제공하는 제 2 전압 공급 레일과, 적어도 한 개의 동작 모드중에 제 1 전압 공급 레일에 접속되고 전력 게이트 동작 모드중에 제 1 전압 공급 레일로부터 해제되는 게이트 전압 공급 레일을 갖는다. 이때, 집적회로를 구성하는 각각의 회로 소자들은 제 1 전압 공급 레일 및 제 2 전압 공급 레일에 접속되어 전력 게이트 동작 모드중에 전력이 공급된 상태로 유지되거나, 게이트 전압 공급 레일과 제 2 전압 공급 레일에 접속되어 전력 게이트 동작 모드중에 전력이 차단된다. 1개 이상의 회로 소자들을 구비한 소스 회로 구조가 입력신호를 제공하고 전력 게이트 동작 모드중에 입력신호를 고정값으로 유지한다. 그후, 1개 이상의 회로 소자들로 구성되고 전력 게이트 동작 모드중에 고정값에서 입력신호의 수신을 필요로 하는 적어도 한 개의 수신 회로 구조가 제공된다. 회로 소자들의 분배 네트워크는 입력신호를 소스 회로 구조로부터 각각의 수신 회로 구조로 전달한다. 분배 네트워크는, 입력신호가 고정값을 가질 때 그것의 출력을 제 1 전압 레벨로 이끄는 제 1 서브셋의 회로 소자들과, 입력신호가 고정값을 가질 때 그것의 출력을 제 2 전압 레벨로 이끄는 제 2 서브셋의 회로 소자들을 구비한다. 제 1 서브셋의 각각의 회로 소자는 제 1 전압 공급 레일 및 제 2 전압 공급 레일에 접속되는 한편, 제 2 서브셋의 회로 소자들의 적어도 한 개는 게이트 전압 공급 레일 및 제 2 전압 공급 레일에 접속된다. 그 결과, 회로 소자들 중에서 적어도 한 개의 전원이 꺼지더라도, 분배 네트워크가 전력 게이트 동작 모드중에 각각의 수신 회로 구조에 고정값을 계속 제공한다.

Description

집적회로와 이 집적회로의 레이아웃 생성방법{AN INTEGRATED CIRCUIT AND METHOD FOR GENERATING A LAYOUT OF SUCH AN INTEGRATED CIRCUIT}

본 발명은, 집적회로와, 이 집적회로의 레이아웃 생성방법에 관한 것으로, 특히 이와 같은 집적회로 내부의 누설전류를 줄이는 기술에 관한 것이다.

집적회로 내부의 동적 소비전력을 줄이기 위해, 채용된 한가지 기술은, 1개 이상의 부품이 필요하지 않을 때 이들 부품에 대한 클록신호를 오프하는 것이다. 클록신호를 오프함으로써, 이들 부품 내에서 스위칭이 일어나지 않으며, 이에 따라 동적 전력 소모가 줄어든다.

그러나, 누설전류에 의해서도 전력 소모가 일어날 수도 있으며, 이에 따라 특정한 부품들에 대한 클록을 오프함으로써 동적 전력이 줄어들 수 있기는 하지만, 이들 부품은 집적회로의 전체 전력 소모, 따라서 전체 에너지 소모에 기여하는 누설전류를 제공할 수도 있다.

누설전류를 줄이기 위해, 전력 게이팅 기술을 사용하여, 특정한 회로 소자들이 사용되지 않고 있을 때 이들 회로 소자들에 대한 전력 공급을 제거함으로써, 이들 회로 소자들이 누설전류에 기여하지 못하도록 하는 것이 알려져 있다. 일반적으로, 각각의 회로 소자들은 2개의 공급 레일(supply rail)들 사이에서 접속되어, 이들 공급 레일들 중에서 한 개는 전원 전압 레벨을 제공하고 나머지 공급 레일은 접지 전압 레벨을 제공한다. 공지된 전력 게이팅 기술에 따라, 전력 스위치들을 통해 비게이트(non-gated) 공급 레일들 중에서 한 개에 접속되는 게이트(gated) 전력 레일이 설치된다. 따라서, 예를 들어, 헤더 스위치들을 거쳐 게이트 전원 레일을 비게이트 VDD 전력 레일에 접속함으로써 게이트 VDD(전원) 레일이 제공될 수 있다. 전력 게이트 동작 모드중에 전원을 차단하는 것이 필요한 모든 회로 소자들에 대해, 이들 회로 소자들은 비게이트 VDD 공급 레일과 접지 공급 레일 사이가 아니라 게이트 VDD 공급 레일과 접지 공급 레일 사이에 접속된다. 그후, 전력 게이트 동작 모드 중에, 헤더 스위치들이 오프되어, 비게이트 전원 레일로부터 게이트 전원 레일이 단절되도록 함으로써, 이 게이트 전원 레일에 접속된 모든 회로 소자들로부터 전력을 제거한다.

전원 레일을 게이트로 제어하는 것에 대한 대안으로서, 푸터 스위치(footer switch)들을 거쳐 비게이트 접지 공급 레일에 접속되는 게이트 접지 공급 레일이 형성될 수 있다. 그후, 전력 게이트 동작 모드에서 전원이 차단될 회로 소자들이 비게이트 VDD 공급 레일과 게이트 접지 공급 레일 사이에 접속된다.

이와 같은 접근방법이 누설전류를 상당히 줄일 수 있기는 하지만, 전력 게이트된 회로 소자들로부터의 출력이 부유하기(float) 쉬운, 즉 출력 전력 레벨이 논리 1값(VDD)과 논리 제로값(접지) 레벨 사이의 점으로 전이할 수 있다는 문제가 일어날 수 있다. 전력 게이트 회로 소자들로부터의 출력이 마찬가지로 전력 게이트된 다른 회로 소자들에 의해서만 수신되는 경우에는 이것이 반드시 문제가 되는 것은 아니지만, 전력 게이트 회로 소자로부터의 출력이 전력 게이트되지 않은 다른 회로 소자에 대한 입력으로 주어지는 경우에는, 전력 게이트 회로 소자로부터의 출력의 부유 특성이 집적회로의 부정확한 동작을 일으킬 수 있다.

이와 같은 문제를 해소하기 위해, 분배 네트워크(distribution network)들을 설치하여, 비전력 게이트(nonpower gated) 회로 소자에 의해 출력이 수신되는 전력 게이트 회로 소자를 포함하는 회로 구조들에 대한 입력으로서 소정의 고정값(static value)을 제공하고, 전력 게이트 회로 소자로부터의 출력이 비전력 게이트 회로 소자의 정확한 동작에 악영향을 미칠 수 없도록 보장하기 위해 이 소정의 고정값이 선택되는 것이 공지되어 있다. 이 공지된 시스템에서는, 이와 같은 분배 네트워크들을 구성하는 회로 소자들이 전력 게이트 동작 모드중에 전원이 공급된 상태로 유지되어, 필요한 소정의 고정값이 필요한 전력 게이트 회로 소자들에 주어지도록 확보한다.

중요한 학술연구의 주제가 되어 왔던 또 다른 전력 게이팅 접근방법은 지그재그 전력 게이팅으로 불린다. 지그재그 메카니즘에 따르면, 게이트 회로 소자들 모두가 부유 전력 레벨에서 그들의 출력을 가질 수 있도록 지그재그 메카니즘이 보장하기 때문에, 상기한 분배 네트워크들이 필요하지 않다. 그 대신에, 집적회로의 전체 전력 게이트 영역에 대해, 전력 게이트로 제어될 모든 회로 소자가 그것의 출력이 부유하지 않게 하는 입력을 수신하도록 보장하는 공지된 슬립(sleep) 상태가 설계된다. 그후, 모든 회로 소자는 전력 게이트 동작 모드에서 오프되는 게이트 전원 레일에 의해 주어진 그것의 공급 레일들 중에서 한 개를 갖는다.

지그재그 게이팅 기술을 설명하는 2개의 예시적인 논문으로는, "Cell-Based Semicustom Design of Zigzag Power Gating Circuits" by Shin et al Proceedings of the Eighth International Symposium on Quality Electronic Design(ISQED07)과, "On leakage power optimization in clock tree networks for ASICs and general-purpose processors" by Homayoun el al, Sustainable Computing: Informatics and Systems 1(2011), pages 75 to 87을 들 수 있다.

이와 같은 지그재그 전력 게이팅 기술이 누설전류의 상당한 저감을 달성하고 전력 게이트 회로 소자들이 부유하는 출력을 갖는 것을 방지하기는 하지만, 이 게이팅 기술은 비게이트 전원 레일 및 비게이트 접지 레일 이외에 게이트 전원 레일 및 게이트 접지 레일을 필요로 하여, 다수의 제조용 집적회로에서는 이와 같은 2개의 전환된 공급을 제공하는 전력 루팅(routing) 오버헤드를 감당할 여유가 없다. 더구나, 지그재그 전력 게이팅 접근방법은 전력 게이트될 모든 회로 소자들에 대해 공지된 슬립 상태가 구성되는 것을 필요로 한다. 실제로는, 이와 같은 공지된 슬립 상태를 달성하는 것이 매우 곤란할 수 있다. 예를 들어, 범용 프로세서들이 매우 상당한 소프트웨어 노력이 없이 공지된 슬립 상태를 갖는 것이 곤란하다.

상기한 이유로 인해, 다수의 실제 구현에서는, 지그재그 전력 게이팅을 실현하는 것이 불가능하며, 그 대신에 전술한 전력 게이팅 접근방법이 사용되는데, 이때에는 한 개의 게이트 공급 레일이 설치되고(게이트 VDD 레일 또는 게이트 접지 레일), 전력 게이트 동작 모드중에 비게이트 회로 소자들의 정확한 동작에 출력이 영향을 미칠 수 있는 게이트 회로 소자들이 이들 소자들이 전력 게이트되지 않을 때 비게이트 회로 소자들로부터 분리된 출력을 갖거나 부유하지 않는 출력을 강제로 발생하도록 보장하기 위해 필요에 따라 회로 소자들의 분배 네트워크들이 사용된다.

그러나, 전술한 것과 같이, 정확한 고정값이 필요한 전력 게이트 회로 소자들에게 주어지도록 확보하기 위해 전력 게이트 모드 중에 이와 같은 분배 네트워크들을 이루는 회로 소자들에게 전력이 공급된다. 그 결과, 이들 분배 네트워크들을 구성하는 회로 소자들이 전력 게이트 동작 모드 중에 누설전류에 기여할 수 있다. 프로세스 외형이 줄어듦에 따라, 누설전류의 문제가 점점 더 중요해지고 있으며, 이 결과 이와 같은 분배 네트워크들에 기인한 누설전류의 양이 관심사가 되고 있다. 따라서, 이와 같은 분배 네트워크들이 집적회로의 전력 게이트 동작 모드에서 사용될 때 누설전류를 줄이는 기술을 제공하는 것이 바람직할 것이다.

일면에 따르면, 본 발명은, 집적회로로서, 제 1 전압 레벨을 제공하도록 구성된 제 1 전압 공급 레일과, 제 2 전압 레벨을 제공하도록 구성된 제 2 전압 공급 레일과, 상기 집적회로의 적어도 한 개의 동작 모드 중에 상기 제 1 전압 공급 레일에 접속되도록 구성되고, 상기 집적회로의 전력 게이트 동작 모드중에 상기 제 1 전압 공급 레일로부터 단절되도록 구성된 게이트 전압 공급 레일과, 복수의 회로 소자들로서, 상기 회로 소자들 중에서 적어도 한 개는 상기 제 1 전압 공급 레일 및 상기 제 2 전압 공급 레일에 접속되어 상기 회로 소자들 중에서 상기 적어도 한 개가 상기 전력 게이트 동작 모드중에 전력이 공급된 상태로 유지되고, 상기 회로 소자들 중에서 적어도 한 개의 다른 회로 소자가 상기 게이트 전압 공급 레일 및 상기 제 2 전압 공급 레일에 접속되어 상기 회로 소자들 중에서 상기 적어도 한 개의 다른 회로 소자가 상기 전력 게이트 동작 모드중에서 전력이 차단되는 복수의 회로 소자들과, 입력 신호를 제공하고 상기 전력 게이트 동작 모드중에 상기 입력 신호를 고정값으로 유지하도록 구성된 소스 회로 구조와, 상기 전력 게이트 동작 모드중에 상기 고정값의 상기 입력신호의 수신을 필요로 하는 적어도 한 개의 수신 회로 구조와, 상기 소스 회로 구조로부터 상기 적어도 한 개의 수신 회로 구조로 상기 입력신호를 전달하도록 구성된 회로 소자들의 분배 네트워크를 구비하고, 상기 분배 네트워크는 제 1 서브셋의 회로 소자들 및 제 2 서브셋의 회로 소자들을 구비하고, 상기 입력신호가 상기 고정값을 가질 때, 상기 제 1 서브셋의 각각의 회로 소자는 그것의 출력을 제 1 전압 레벨로 이끌도록 구성되고, 상기 제 2 서브셋의 각각의 회로 소자는 그것의 출력을 제 2 전압 레벨로 이끌도록 구성되고, 상기 제 1 서브셋의 각각의 회로 소자는 상기 제 1 전압 공급 레일 및 상기 제 2 전압 공급 레일에 접속되고, 상기 제 2 서브셋의 회로 소자들 중에서 적어도 한 개가 상기 게이트 전압 공급 레일 및 상기 제 2 전압 공급 레일에 접속됨으로써, 상기 전력 게이트 동작 모드중에 상기 제 2 서브셋의 회로 소자들 중에서 상기 적어도 한 개가 전력이 차단되더라도, 상기 분배 네트워크가 상기 전력 게이트 동작 모드중에 상기 적어도 한 개의 수신 회로 구조에 상기 고정값을 제공하는, 집적회로를 제공한다.

본 발명에 따르면, 분배 네트워크를 구성하는 개별 회로 소자들을 전원에 접속하고자 하는 경우, 전력 게이트 동작 모드중에 소정의 고정값이 분배 네트워크를 통해 전파될 때 이들 회로 소자들의 출력이 어떤 전압 레벨로 끌어올려지는가에 의존하여, 먼저, 이들 회로 소자들이 제 1 서브셋에 속하는지 또는 제 2 서브셋에 속하는지 여부를 판정한다. 특히, 이와 같은 상황에서, 회로 소자의 출력이 제 1 전압 레벨로 끌어올려지면, 제 1 서브셋의 회로 소자들 내부에 존재하는 것으로 생각되는 한편, 회로 소자의 출력이 제 2 전압 레벨로 끌어올려지면, 제 2 서브셋 내부에 존재하는 것으로 생각된다. 그후, 제 1 서브셋에 존재하는 것으로 판정된 회로 소자들은 제 1 전압 공급 레일 및 제 2 전압 공급 레일에 접속되며, 이에 따라 전력 게이트 동작 모드중에 전력이 공급되게 된다. 그러나, 제 2 서브셋의 회로 소자들 중에서 적어도 한 개는 게이트 전압 공급 레일 및 제 2 전압 공급 레일에 접속되어, 전력 게이트 동작 모드중에 전력이 공급되지 않으므로, 누설전류에 기여하지 않게 된다. 제 2 서브셋의 이와 같은 회로 소자는 고정값이 분배 네트워크를 통해 전파될 때 제 2 전압 레벨로 끌어올려진 출력을 갖게 된다는 것이 알려져 있기 때문에, 그것의 출력이 어쨌든 제 2 전압 레벨을 향해 자연스럽게 끌어올려지고 이 회로 소자에 주어진 제 2 전압 공급 레일이 게이트로 제어되지 않으므로, 이 소자의 턴오프가 어떤 문제도 일으키지 않으므로, 기능이 유지되도록 보장한다. 따라서, 전력 게이트 동작 모드중에 제 2 서브셋의 회로 소자들 중에서 적어도 한 개의 전력이 차단되더라도, 분배 네트워크는 전력 게이트 동작 모드중에 필요한 고정값을 각각의 수신 회로 구조에 계속 공급한다. 그 결과, 이와 같은 구성은, 정확한 동작에 어떤 영향도 미치지 않으면서, 전력 게이트 동작 모드중에 분배 네트워크와 연관된 누설전류가 줄어들 수 있도록 한다.

일 실시예에서는 제 2 서브셋의 회로 소자들 중에서 단지 한 개만 또는 일부가 게이트 전압 공급 레일 및 제 2 전압 공급 레일에 접속되지만, 특정한 일 실시예에서는, 제 2 서브셋의 모든 회로 소자들이 게이트 전압 공급 레일 및 제 2 전력 공급 레일에 접속되며, 이와 같은 구성은 누설전류의 가장 큰 감소를 보장한다.

각각의 수신 회로 구조는 일 실시예에는 한 개의 회로 소자를 포함해도 된다. 그러나, 다른 실시예에서는, 각각의 수신 회로 구조가 다수의 회로 소자들을 구비하고, 상기 다수의 회로 소자들 중에서 적어도 한 개가 상기 게이트 전압 공급 레일과 상기 제 2 전압 공급 레일에 접속된다. 수신 회로 구조는 일반적으로 집적회로의 전력 게이트 영역 내부에 존재하지만, 그것의 회로 소자들 전체가 반드시 전력 게이트로 제어될 필요는 없다. 따라서, 수신 회로 구조는 전체적으로 제 2 전압 공급 레일과 함께 제 1 전압 공급 레일 및 게이트 전압 공급 레일 모두에 접속되어도 되고, 개별 회로 소자들이 전력 게이트 동작 모드중에 전력 게이트로 제어되어야 하는지 여부에 의존하여, 수신 회로 구조 내부의 개별 회로 소자들이 제 1 전압 공급 레일 및 제 2 전압 공급 레일에 접속되거나, 게이트 전압 공급 레일 및 제 2 전압 공급 레일에 접속된다.

일 실시예에서, 각각의 수신 회로 구조는 분배 네트워크의 일단부(an end portion)를 포함하고, 이 분배 네트워크의 일단부는 제 2 서브셋의 회로 소자들 중에서 적어도 한 개를 구비한다. 따라서, 이와 같은 구성에서는, 각각의 수신 회로 구조 내부의 분배 네트워크의 일단부의 존재로 인해, 전술한 기술이 각각의 수신 회로 구조 외부의 분배 네트워크의 회로 소자들 내부의 누설전류를 줄일 뿐만 아니라, 각각의 수신 회로 구조 내부의 누설전류도 줄인다.

수신 회로 구조는 다양한 형태를 취할 수 있다. 그러나, 일 실시예에서, 각각의 수신 회로 구조는 회로 소자들로서 마스터 래치 및 슬레이브 래치를 포함하는 플립플롭 셀을 구비하고, 마스터 래치 및 슬레이브 래치 중에서 한 개는 상기 제 1 전압 공급 레일 및 상기 제 2 전압 공급 레일에 접속되어 상기 전력 게이트 동작 모드중에 전력이 공급된 상태로 유지되고 리텐션 래치(retention latch)로서 동작하고, 상기 마스터 래치 및 상기 슬레이브 래치 중에서 나머지 한 개는 상기 게이트 전압 공급 레일 및 상기 제 2 전압 공급 레일에 접속되어 상기 전력 게이트 동작 모드중에 전원이 차단된다. 이와 같은 플립플롭 셀의 구조는, 다른 구조에서 설치된 별개의 리텐션 래치에 의존하는 대신에, 마스터 래치 또는 슬레이브 래치를 사용하여 전력 게이트 동작 모드중에 데이터 리텐션을 제공한다. 별도의 리텐션 래치를 회피할 수 있는 능력으로 인해, 이와 같은 접근방식은 특정한 구현에서 유용할 수 있는 면적 및 성능이 최적화된 구조를 제공한다. 그러나, 플립플롭 셀 내부의 전력 게이트로 제어된 회로 소자들로 인해 리텐션 래치 기능을 제공하는 래치의 내부 상태가 변경되지 않도록 보장하기 위해, 이와 같은 접근방식은 전력 게이트 동작 모드중에 플립플롭 셀에 특정한 고정값을 제공하기 위해 분배 네트워크의 이용을 필요로 한다. 그러나, 전술한 기술을 이용하면, 분배 네트워크의 특정한 회로 소자들을 전력 게이트로 제어할 수 있는 능력으로 인해 이 분배 네트워크와 관련된 누설전류를 줄일 수 있다.

슬레이브 래치가 리텐션 래치로서 동작하는 한가지 특정한 실시예를 고려하면, 플립플롭 셀은 클록신호에 의존하여 마스터 래치의 출력을 슬레이브 래치의 입력에 선택적으로 접속하는데 사용되는 결합소자를 구비하고, 플립플롭 셀은 입력신호를 상기 클록신호로서 사용하고, 상기 전력 게이트 동작 모드중의 입력신호의 고정값이 결합소자가 전력 게이트 동작 모드중에 슬레이브 래치의 입력으로부터 마스터 래치의 출력을 단절하도록 한다. 따라서, 본 실시예에서는, 소정의 고정값의 공급이 전력 게이트 마스터 래치가 슬레이브 래치 내부에 유지된 상태를 변경(corrupt)시킬 수 없도록 하여, 슬레이브 래치가 전력 게이트 동작 모드중에 계속 전력이 공급되도록 보장한다.

클록신호가 전력 게이트 동작 모드에 있을 때 전술한 플립플롭 셀에 대한 소정의 고정값으로 유지될 필요가 있는 신호의 한가지 예이기는 하지만, 이것이 고정값으로 유지될 필요가 있는 유일한 신호가 아닐 수도 있다. 예를 들어, 플립플롭 셀이 리셋 연산을 지원하면, 마스터 래치 및 슬레이브 래치가, 어서트(assert)될 때 이들 마스터 및 슬레이브 래치들의 기억된 상태를 리셋하는 리셋신호를 수신하도록 구성된다. 따라서, 전력 게이트 동작 모드중에 리텐션 래치로서 사용된 래치의 상태를 변경하지 않는 값으로 리셋신호가 유지되도록 확보하는 것이 중요하다. 일 실시예에서, 이것은, 리셋신호로서 분배 네트워크를 통해 제공된 입력신호를 사용하는 플립플롭 셀에 의해 달성될 수 있으며, 이때 이 입력신호는 전력 게이트 동작 모드중에 고정값으로 유지되어, 전력 게이트 동작 모드중에 리셋신호가 디어서트(de-assert)되도록 보장한다.

한가지 특정한 실시예에서는, 전력 게이트 동작 모드중에 플립플롭 셀에게 고정값들을 제공하는 2개의 분리된 분배 네트워크가 존재하고, 제 1 분배 네트워크는 클록신호의 고정값을 제공하고, 제 2 분배 네트워크는 리셋신호의 고정값을 제공해도 된다. 이들 분배 네트워크들 모두는 전술한 메카니즘들을 이용하여 전력 게이트 동작 모드중에 이들 분배 네트워크들을 구성하는 회로 소자들의 적어도 일부를 오프시킴으로써 누설전류를 줄일 수 있다.

제 2 서브셋의 모든 회로 소자가 전력 게이트로 제어되는(즉, 게이트 전압 공급 레일 및 제 2 전압 공급 레일에 접속되는) 실시예들에서는, 제 1 서브셋의 회로 소자들이 제 2 서브셋의 회로 소자들과 인터리브되어, 분배 네트워크 내부의 모든 교번하는 회로 소자가 게이트 전압 공급 레일 및 제 2 전압 공급 레일에 접속된다. 이와 같은 구성에서는, 이와 같이 구성하지 않았을 때 분배 네트워크 내부에서 발생하게 되는 누설전류의 대략 50%를 제거할 수 있다.

소스 회로 구조는 다양한 형태를 취할 수 있다. 그러나, 일 실시예에서는, 소스 회로 구조가 다수의 회로 소자들을 구비하고, 상기 다수의 회로 소자들 중에서 적어도 한 개는 상기 제 1 전압 공급 레일 및 상기 제 2 전압 공급 레일에 접속되어, 상기 전력 게이트 동작 모드중에 상기 고정값이 생성되도록 보장한다. 따라서, 소스 회로 구조가 집적회로의 비전력 게이트 영역 내부에 또는 집적회로의 전력 게이트 영역 내부에 설치되어도 된다. 그러나, 이 소스 회로 구조가 집적회로의 전력 게이트 영역 내부에 설치되는 경우에는, 전력 게이트 동작 모드중에 회로 소자들 중에서 적어도 한 개가 전력이 공급된 채로 유지되어, 필요한 고정값이 발생되도록 보장한다.

또 다른 실시예에서, 입력신호는 집적회로의 외부에서 발생되고, 소스 회로 구조는, 상기 제 1 전압 공급 레일 및 상기 제 2 전압 공급 레일에 접속되고 상기 분배 네트워크를 통해 입력신호를 전달하기 전에 이 입력신호를 버퍼링하는데 사용되는 적어도 한 개의 회로 소자를 구비한다. 이와 같은 구성에서는, 소스 회로 구조가 전력 게이트 동작 모드중에 전력이 공급된 채로 유지되어 필요한 고정값이 분배 네트워크를 거쳐 출력되도록 보장한다.

일 실시예에서는, 제 1 전압 레벨이 전원 전압 레벨이고, 제 2 전압 레벨이 접지 전압 레벨이다. 그러나, 다른 실시예에서는, 제 1 전압 레벨이 접지 전압 레벨이고, 제 2 전압 레벨이 전원 전압 레벨이므로, 이 다른 실시예에서는 게이트로 제어되는 것이 접지 전압 레벨이다.

각각의 수신 회로 구조가 플립플롭 셀을 구비한 예에 대해 위에서 설명하였지만, 본 발명이 적용될 수 있는 수신 회로 구조는 변동될 수 있다. 예를 들어, 다른 실시예를 고려하면, 집적회로는, 상기 제 1 전압 공급 레일과 상기 게이트 전압 공급 레일 사이에 병렬 배치되고 상기 전력 게이트 동작 모드중에 상기 제 1 전압 공급 레일로부터 게이트 전압 공급 레일을 단절하도록 구성된 복수의 전원 스위치를 더 구비한다. 상기 전원 스위치들의 서브셋이 상기 적어도 한 개의 수신 회로 구조를 구성하고, 상기 분배 네트워크가 상기 입력신호를 게이트 제어신호로서 상기 전원 스위치들의 서브셋에 제공하도록 구성되고, 상기 전력 게이트 동작 모드중에 제공된 상기 고정값은, 상기 전원 스위치들의 상기 서브셋이 상기 전력 게이트 동작 모드중에 오프되도록 보장한다. 따라서, 이 실시예에서는, 제 1 전압 공급 레일로부터 게이트 전압 공급 레일을 접속 및 단절하는데 실제로 사용되는 전원 스위치들의 서브셋 그 자체가 수신 회로 구조를 구성할 수 있으며, 본 실시예의 분배 네트워크는 이들 전원 스위치들에 대한 게이트 제어 신호를 전력 제어 소스로부터 이들 전원 스위치들로 전파하는데 사용되는 일련의 회로 소자들이다. 전력 게이트 동작 모드중에, 이 분배 네트워크는, 고정값이 이들 전원 스위치들의 게이트들에 주어지도록 보장하여, 전력 게이트 동작 모드중에 이들 전원 스위치가 오프 상태로 유지되도록 보장한다. 전술한 기술에 따르면, 분배 네트워크 내부의 일부의 회로 소자들이 그 자체가 게이트 전압 공급 레일에 접속될 수 있으므로, 전력 게이트 동작 모드중에 이들 회로 소자가 오프되게 할 수 있다.

제 2 면에 따르면, 본 발명은, 집적회로의 레이아웃을 생성하는 방법으로서, 제 1 전압 공급 레일을 배치하여 제 1 전압 레벨을 제공하는 단계와, 제 2 전압 공급 레일을 배치하여 제 2 전압 레벨을 제공하는 단계와, 집적회로의 적어도 한 개의 동작 모드중에 상기 제 1 전압 공급 레일에 접속되고 집적회로의 전력 게이트 동작 모드중에 상기 제 1 전압 공급 레일로부터 단절되도록 게이트 전압 공급 레일을 배치하는 단계와, 복수의 회로 소자를 설치함으로써, 이들 회로 소자들 중에서 적어도 한 개가 상기 제 1 전압 공급 레일과 상기 제 2 전압 공급 레일에 접속되어 상기 전력 게이트 동작 모드중에 회로 소자들 중에서 상기 적어도 한 개가 전력이 공급된 상태로 유지되고 상기 회로 소자들 중에서 적어도 한 개의 다른 회로 소자가 상기 게이트 전압 공급 레일과 상기 제 2 전압 공급 레일에 접속되어 상기 전력 게이트 동작 모드중에 상기 회로 소자들의 상기 적어도 한 개의 다른 회로 소자가 전력이 차단되도록 하는 단계와, 상기 복수의 회로 소자들을 설치하는 상기 단계중에, 소스 회로 구조를 배치하여 입력신호를 제공하고 상기 전력 게이트 동작 모드중에 상기 입력신호를 고정값으로 유지하는 단계와, 상기 전력 게이트 동작 모드중에 상기 고정값의 상기 입력신호의 수신을 필요로 하는 적어도 한 개의 수신 회로 구조를 설치하는 단계와, 회로 소자들의 분배 네트워크를 설치하여 상기 소스 회로 구조로부터 상기 적어도 한 개의 수신 회로 구조로 상기 입력신호를 전달하는 단계와, 입력신호가 상기 고정값을 가질 때, 제 1 전압 레벨로 출력을 이끄는 상기 분배 네트워크 내부의 제 1 서브셋의 회로 소자들을 결정하는 단계와, 입력신호가 상기 고정값을 가질 때, 제 2 전압 레벨로 출력을 이끄는 상기 분배 네트워크 내부의 제 2 서브셋의 회로 소자들을 결정하는 단계와, 상기 제 1 서브셋의 각각의 회로 소자를 상기 제 1 전압 공급 레일 및 상기 제 2 전압 공급 레일에 접속하는 단계와, 상기 제 2 서브셋의 회로 소자들 중에서 적어도 한 개를 상기 게이트 전압 공급 레일 및 상기 제 2 전압 공급 레일에 접속하는 단계를 수행하는 단계들을 포함함으로써, 상기 전력 게이트 동작 모드중에 상기 제 2 서브셋의 회로 소자들 중에서 상기 적어도 한 개가 전력이 차단되더라도, 상기 분배 네트워크가 상기 전력 게이트 동작 모드중에 상기 적어도 한 개의 수신 회로 구조에 상기 고정값을 제공하는, 집적회로의 레이아웃 생성방법을 제공한다.

따라서, 본 발명의 전술한 제 2 면에 따르면, 회로 소자가 제 1 서브셋 내부에 있는지 또는 제 2 서브셋 내부에 있는지에 대한 분배 네트워크의 각각의 회로 소자에 대한 판정과 함께, 이에 따른 제 1 전압 공급 레일 및 제 2 전압 공급 레일, 또는 게이트 전압 공급 레일 및 제 2 전압 공급 레일에 대한 이 회로 소자의 접속을 집적회로의 레이아웃을 생성하는데 사용된 도구 내에서 자동화할 수 있다.

제 3 면에 따르면, 본 발명은, 컴퓨터 상에서 실행될 때, 컴퓨터가 본 발명의 제 2 면에 따른 집적회로의 레이아웃 생성방법을 수행하게 하는 컴퓨터 프로그램을 기록한 기억매체를 제공한다. 기억매체는 다양한 형태를 취할 수 있지만, 일 실시예에서는 이 기억매체가 비일시적(non-transitory) 기억매체이다.

제 4 면에 따르면, 본 발명은, 집적회로로서, 제 1 전압 레벨을 제공하는 제 1 전압 공급 레일수단과, 제 2 전압 레벨을 제공하는 제 2 전압 공급 레일수단과, 상기 집적회로의 적어도 한 개의 동작 모드 중에 상기 제 1 전압 공급 레일수단에 접속되고, 상기 집적회로의 전력 게이트 동작 모드중에 상기 제 1 전압 공급 레일수단로부터 단절되는 게이트 전압 공급 레일수단과, 복수의 회로 소자수단들로서, 상기 회로 소자수단들 중에서 적어도 한 개는 상기 제 1 전압 공급 레일수단 및 상기 제 2 전압 공급 레일수단에 접속되어 상기 회로 소자수단들 중에서 상기 적어도 한 개가 상기 전력 게이트 동작 모드중에 전력이 공급된 상태로 유지되고, 상기 회로 소자수단들 중에서 적어도 한 개의 다른 회로 소자수단이 상기 게이트 전압 공급 레일수단 및 상기 제 2 전압 공급 레일수단에 접속되어 상기 회로 소자수단들 중에서 상기 적어도 한 개의 다른 회로 소자수단이 상기 전력 게이트 동작 모드중에서 전력이 차단되는 복수의 회로 소자수단들과, 입력 신호를 제공하고 상기 전력 게이트 동작 모드중에 상기 입력 신호를 고정값으로 유지하도록 구성된 소스 회로수단과, 상기 전력 게이트 동작 모드중에 상기 고정값의 상기 입력신호의 수신을 필요로 하는 적어도 한 개의 수신 회로수단과, 상기 소스 회로수단으로부터 상기 적어도 한 개의 수신 회로수단으로 상기 입력신호를 전달하는 회로 소자수단들로 이루어진 분배수단을 구비하고, 상기 분배수단은 제 1 서브셋의 회로 소자수단들 및 제 2 서브셋의 회로 소자수단들을 구비하고, 상기 입력신호가 상기 고정값을 가질 때, 상기 제 1 서브셋의 각각의 회로 소자수단은 그것의 출력을 제 1 전압 레벨로 이끌도록 구성되고, 상기 제 2 서브셋의 각각의 회로 소자수단은 그것의 출력을 제 2 전압 레벨로 이끌도록 구성되고, 상기 제 1 서브셋의 각각의 회로 소자수단은 상기 제 1 전압 공급 레일수단 및 상기 제 2 전압 공급 레일수단에 접속되고, 상기 제 2 서브셋의 회로 소자수단들 중에서 적어도 한 개가 상기 게이트 전압 공급 레일수단 및 상기 제 2 전압 공급 레일수단에 접속됨으로써, 상기 전력 게이트 동작 모드중에 상기 제 2 서브셋의 회로 소자수단들 중에서 상기 적어도 한 개가 전력이 차단되더라도, 상기 분배수단이 상기 전력 게이트 동작 모드중에 상기 적어도 한 개의 수신 회로수단에 상기 고정값을 제공하는, 집적회로를 제공한다.

이하, 다음의 첨부도면에 도시된 실시예를 참조하여 본 발명을 더욱 더 상세히 설명한다:
도 1a 및 도 1b는 2개의 다른 실시예에 따라 집적회로 내부에 게이트 전압 공급 레일이 수립될 수 있는 방법을 개략적으로 나타낸 도면이고,
도 2는 집적회로 내부의 전력 게이트 영역들의 수립을 개략적으로 나타낸 것이고,
도 3은 신호 발생회로에 의해 발생된 입력신호를 다양한 수신 회로 구조에 분배하기 위한, 일 실시예에 따른 회로 소자들의 분배 네트워크의 설치를 나타낸 것이고,
도 4는 분배 네트워크 내부에 설치된 회로 소자들의 적어도 일부를 구현하는데 사용될 수 있는 인버터를 개략적으로 나타낸 것이고,
도 5a는 신호 발생회로가 소정의 고정값을 생성할 때, 집적회로가 게이트 VDD 공급 레일을 갖는 일 실시예에 따라 논리 1 값을 갖고 입력에 주어진 각각의 인버터가 안전하게 전력 게이트로 제어될 수 있는 방법을 나타낸 것이고,
도 5b는 신호 발생회로가 소정의 고정값을 생성할 때, 집적회로가 게이트 접지 공급 레일을 갖는 일 실시예에 따라 논리 0 값을 갖고 입력에 주어진 각각의 인버터가 안전하게 전력 게이트로 제어될 수 있는 방법을 나타낸 것이고,
도 6a 및 도 6b는 분배 네트워크 내부의 1개 이상의 회로 소자들에 대해 설치될 수 있는 NOR 및 NAND 회로 소자들을 나타낸 것으로, 전력 게이트 동작 모드중에 신호 발생회로에 의해 발생된 고정값이 수신 회로 구조들에 분배될 수 있도록 하면서, 이들 회로 소자들이 전력 게이트로 제어될 수 있는 상황을 나타낸 것이고,
도 7은 게이트 공급 레일이 게이트 VDD 공급 레일인 상황에서, 신호 발생회로 구조가 집적된 클록 게이팅 구조이고 수신 회로 구조가 플립플롭 셀인 특정한 실시예를 나타낸 것이고,
도 8은 게이트 공급 레일이 게이트 접지 공급 레일인 상황에서, 신호 발생회로 구조가 집적된 클록 게이팅 구조이고 수신 회로 구조가 플립플롭 셀인 특정한 실시예를 나타낸 것이고,
도 9는 일 실시예에 따라 도 7 또는 도 8의 집적된 클록 게이팅 셀 내부에 설치될 수 있는 부품들을 개략적으로 나타낸 것이고,
도 10은 신호 발생회로 구조가 리셋 소스이고 수신 회로 구조가 플립플롭 셀인 또 다른 실시예를 나타낸 것이고,
도 11은 신호 발생회로가 전력 제어기이고, 분배 네트워크가 비게이트 VDD 전압 공급 레일로부터 게이트 VDD 전압 공급 레일을 선택적으로 접속 및 단절하는데 사용된 헤더 스위치 구조의 주 스위치들에게 전력 제어신호를 전파하는데 사용된 일련의 인버터들이고, 주 스위치들이 수신 회로 구조를 구성하는 또 다른 실시예를 나타낸 것이고,
도 12a 및 도 12b는 분배 네트워크 내부의 각각의 회로 소자에 대해 이 회로 소자를 게이트 전압 공급 또는 비게이트 전압 공급에 접속할 것인지를 판정하는, 일 실시예에 따른 집적회로의 레이아웃 생성방법을 나타낸 것이고,
도 13은 일 실시예에 따라 도 12a 및 도 12b의 방법을 구현하기 위한 컴퓨터 프로그램을 실행하도록 구성될 수 있는 컴퓨터의 배치를 개략적으로 나타낸 것이다.

도 1a는 집적회로 내부에서 게이트 VDD 전압 공급 레일(가상 VDD 전압 공급 레일로도 불린다)(20)이 수립되는 방법을 개략적으로 나타낸 것이다. 특히, 집적회로에는, 공급 전압 레벨 VDD를 제공하는 VDD 전압 공급 레일(10)과 접지 전압 레벨 VSS를 제공하는 접지 전압 공급 레일(15)이 설치된다. (보통 복수의 병렬 접속된 PMOS 트랜지스터들로 이루어진) 헤더 스위치들(25)을 사용하여 VDD 공급 레일(10)을 게이트 전압 공급 레일 VVDD(20)에 선택적으로 접속 및 차단한다. 특히, 헤더 스위치들이 온될 때, 헤더 스위치들이 VDD 공급 레일(10)을 VVDD 공급 레일(10)에 접속하는 한편, 헤더 스위치들이 오프되면, 헤더 스위치들이 VDD 공급 레일(10)로부터 VVDD 공급 레일(20)을 차단한다.

집적회로를 구성하는데 사용된 개별 회로 소자들은 회로 소자 30의 예와 같이 VDD 공급 레일(10) 및 VSS 공급 레일(15)에 접속되거나, 회로 소자 35의 예와 같이 게이트 VVDD 공급 레일(20) 및 접지 공급 레일(15)에 접속된다. 회로 소자 35와 같은 회로 소자들은 전력 게이트 회로 소자로 불리는데, 헤더 스위치들(25)이 오프되는 전력 게이트 동작 모드에서는, VVDD 게이트 공급 레일(20)이 더 이상 VDD 공급 레일(10)에 접속되지 않는 것으로 인해 이들 전력 게이트 회로 소자들의 전력이 차단되기 때문에 전력 게이트 회로 소자로 불린다. 이에 반해, 회로 소자 30과 같은 회로 소자들은 전력 게이트 동작 모드중에 전력이 공급된 상태로 유지되므로, "항상 온(always on)" 회로 소자로 불리는 일이 있다. "항상 온"이라는 용어는 상대적인 용어로서, 전력 게이트 회로 소자들의 전력이 차단되는 동안 이들 회로 소자들에 전력이 공급된다는 것을 나타내며, 공급 레일들 10, 15에 대한 전압을 오프함으로써 이들 회로 소자들이 오프될 수 있는 것은 물론이다.

일 실시예에서는 집적회로가 게이트 VVDD 전압 공급 레일을 제공하지만, 다른 실시예에서는, 도 1b에 도시된 것과 같이, 집적회로가 게이트 접지 공급 레일 VVSS(40)를 제공하도록 배치되어도 된다. 푸터 스위치들(50)을 이용하여 VVSS 게이트 공급 레일(40)을 VSSS 접지 레일(15)에 선택적으로 접속 및 단절하며, 일 실시예에서는 푸터 스위치들(50)이 병렬 접속된 복수의 NMOS 트랜지스터들로 구성된다. 이전과 같이, 특정한 회로 소자들(30)이 VDD 공급 레일(10)과 VSS 공급 레일(15) 사이에 접속된다. 더구나, 예시된 전력 게이트 회로 소자(45)와 같은 전력 게이트 회로 소자들이 VDD 공급 레일(10)과 VVSS 게이트 공급 레일(40) 사이에 접속된다. 전력 게이트 동작 모드에서는, 푸터 스위치들(50)이 오프되어, 접지 레일(15)로부터 VVSS 레일(40)을 단절하고, 이에 따라 전력 게이트 회로 소자(45)를 오프한다.

도 2는 다수의 비전력 게이트 영역들(115, 125)과 다수의 전력 게이트 영역들(110, 120)을 포함하는 다수의 분리된 영역들로 논리적으로 분할된 집적회로(100)를 개략적으로 나타낸 것이다. 전력 제어회로(30)는, 일반적으로 집적회로(100)의 비전력 게이트 영역 125 내부에 위치하고, 각각의 전력 게이트 영역 110, 120과 관련된 게이트 공급 레일 스위치들 135, 140에 제어신호를 발생한다. 게이트 VDD 공급 레일을 제공하는 집적회로에 대해서는 게이트 공급 레일 스위치들 135, 140이 헤더 스위치인 반면에, 게이트 VSS 공급 레일을 제공하는 집적회로에 대해서는, 이들 게이트 공급 레일 스위치들 135, 140이 푸터 스위치이다. 일반적으로, 이와 같은 게이트 공급 레일 스위치들은 관련된 전력 게이트 영역 내부에 위치하는 것으로 생각된다.

비전력 게이트 영역들(115, 125)에서는, 이 영역들 내부에 설치된 모든 회로 소자들이 비게이트 공급 레일에 접속되어, 전력 게이트 동작 모드중에 온 상태로 유지되지만, 각각의 전력 게이트 영역 110, 120 내부의 다수의 회로 소자들은 관련된 게이트 공급 레일 스위치들 135, 140을 거쳐 발생된 게이트 공급 레일과 이와 관련된 비게이트 공급 레일 사이에 접속될 수 있다. 따라서, 이와 같은 방식으로 접속된 모든 이와 같은 회로 소자들은 전력 게이트 동작 모드중에 오프되게 된다. 이와 같은 회로 소자들 이외에, 전력 게이트 영역들(110, 120) 내부의 회로 소자들의 적어도 일부가 전력 게이트 동작 모드중에 전원이 공급된 상태로 유지되어, 이들 회로 소자가 VDD와 VSS 공급 레일들 사이에 접속되는 것은 흔히 있는 일이다.

전력 게이트 영역 내부의 전력 게이트 회로 소자에 대해, 회로 소자가 전력 게이트로 제어될 때 이 회로 소자로부터의 출력이 부유하는 경향이 있으며, 출력이 부유할지의 여부는 그것이 전력 게이트로 제어될 때의 이 회로 소자에 대한 입력에 의존한다. 이 회로 소자로부터의 출력이 마찬가지로 전력 게이트로 제어되는 다른 회로 소자들에 의해서만 수신되는 경우에는 이것이 문제가 되지 않지만, 전력 게이트 영역들(110, 120) 중에서 한 개의 영역 내부의 회로 소자인지 비전력 게이트 영역들(115, 125) 내부의 회로 소자들 중에서 한 개인지에 상관없이, 이 출력이 전력 게이트로 제어되고 있지 않은 회로 소자에 대한 입력에 악영향을 미치는 경우에 문제가 될 수 있다. 이와 같은 상황에서는, 부유하는 출력 전압이 집적회로의 부정확한 동작을 일으킬 수도 있다.

이와 같은 상황을 피하기 위해, 회로 소자들의 분배 네트워크를 구성하여, 비전력 게이트 회로 소자에 대한 입력에 악영향을 미치는 출력을 갖는 전력 게이트 회로 소자를 포함하는 회로 구조에 특정한 입력신호를 송신하고, 이 입력신호를 전력 게이트 동작 모드의 지속기간 동안 소정의 고정값으로 설정하고, 전력 게이트 회로 소자로부터의 출력이 비전력 게이트 회로 소자에 대한 입력과 이에 따라 비전력 게이트 회로 소자의 정확한 동작에 악영향을 미칠 수 없도록 보장하기 위해 고정값이 선택된다.

도 3에 도시된 것과 같이, 그 자체가 1개 이상의 회로 소자를 포함하는 신호 발생 회로 구조(150)가 다수의 수신 회로 구조들(160, 165, 170, 175)에 제공하기 위한 입력신호를 발생하도록 구성되고, 각각의 수신 회로 구조는 1개 이상의 회로 소자를 구비한다. 정상 동작 모드중에, 신호 발생 회로 구조(150)에 의해 발생된 입력신호는 신호 190으로 개략적으로 나타낸 것과 같이 변동한다. 정상 동작 모드중에, 신호 발생 회로 구조(150)에 의해 발생된 입력신호는 수신 회로 구조들(160, 165, 170, 175) 각각의 내부에 있는 특정한 회로 소자들에게 클록을 공급하기 위해 사용된 클록신호이어도 된다. 또 다른 실시예에서는, 신호 발생 회로 구조에 의해 발생된 입력신호는, 리셋 상태가 발생할 때 주기적으로 어서트되고 리셋의 실행 후에 소거되는 리셋신호이어도 된다.

그러나, 전력 게이트 동작 모드에서 각각의 수신 회로 구조(160, 165, 170, 175)가 올바르게 동작하도록 보장하기 위해, 신호 발생 회로 구조(105)에 의해 발생된 입력신호가 (신호 195로 개략적으로 도시된 것과 같이) 전력 게이트 동작 모드의 지속기간동안 소정의 고정값에서 유지되어야만 하도록, 전력 게이트 동작 모드에서는, 각각의 수신 회로 구조(160, 165, 170, 175)의 내부 구조가 구성된다. 예를 들어, 각각의 수신 회로 구조(160, 165, 170, 175) 내부의 전력 게이트 회로 소자가 비전력 게이트 회로 소자의 올바른 동작을 교란시킬 수 없도록 보장하기 위해 입력신호의 고정값이 필요하다.

신호 발생회로(150)에 의해 발생된 입력신호는 회로 소자들의 분배 네트워크(180)에 의해 각각의 수신 회로 구조(160, 165, 170, 175)로 전달된다. 도 3에 개략적으로 도시된 것과 같이, 분배 네트워크(180)는 일반적으로 신호 발생 회로 구조(150)로부터 각각의 수신 회로 구조로 입력신호를 전파하는데 사용되는 일련의 회로 소자들(182, 184, 186)을 구비한다.

일반적으로, 각각의 수신 회로 구조(160, 165, 170, 175)에 대한 입력으로서 정확한 고정값이 주어지도록 보장하기 위해, 분배 네트워크(180) 내부의 모든 회로 소자들이 전력 게이트 동작 모드중에 전력이 공급된 채로 유지될 것이다. 그러나, 나머지 도면들을 참조하여 더욱 상세히 설명하는 것과 같이, 본 발명에서 설명한 실시예들에 따르면, 수신 회로 구조들에 대한 올바른 고정값의 전파에 영향을 미치지 않으면서, 분배 네트워크 내부의 일부의 회로 소자가 전력 게이트로 제어될 수 있다. 따라서, 집적회로가 전력 게이트 동작 모드에 있을 때, 상기한 것과 같이 구성하지 않을 때 분배 네트워크의 회로 소자들과 관련되는 누설 전류가 줄어들 수 있다.

분배 네트워크(180) 내부의 회로 소자들은 다양한 형태를 취할 수 있다. 그러나, 보통 이들 회로 소자들은 인버터의 형태를 취할 수 있으며, 이와 같은 인버터가 도 4에 도시되어 있다. 도 4에서는, VDD 공급 레일(210)과 VSS(접지) 공급 레일(215) 사이에 NMOS 트랜지스터(205)와 직렬 배치된 PMOS 트랜지스터(200)로 인버터가 구성된다. 따라서, 입력 X에서 논리 0 값이 수신되면, 이것은 PMOS 트랜지스터(200)를 온시키고 NMOS 트랜지스터를 오프시켜, 출력 Y가 VDD 전압 레벨로 끌어올려진다. 마찬가지로, 입력 X에 논리 1이 주어지면, 이것은 PMOS트랜지스터(200)를 오프시키지만 NMOS 트랜지스터(205)를 온시켜, 출력 Y가 VSSS 전압 레벨로 이끌어지도록 한다.

도 5a에 도시된 것과 같이, 전력 게이트 공급 레일이 VDD 공급 레일인 도 1a를 참조하여 이전에 설명한 형태를 집적회로가 갖는 경우에는, 전력 게이트 동작 모드에서 논리 1 레벨에 있는 것이 보장되는 입력을 갖는 분배 네트워크 내부의 인버터가 게이트 VDD 공급 레일(220)과 VSS 접지 공급 레일(215) 사이에 접속될 수 있다. 특히, 전력 게이트 동작 모드에서는, 분배 네트워크를 거쳐 고정값이 전파되기 때문에, 이 상태가 진실인 상당한 수의 인버터들이 존재하게 되며, 이에 따라 이들 회로 소자들의 일부가 도 5a에 도시된 것과 게이트 VVDD 공급 레일에 접속될 수 있다. 도 5a에서 알 수 있는 것과 같이, 논리 1 입력값이 NMOS 트랜지스터(205)를 온시켜 비게이트 레일에 해당하는 전지 레일(215)의 VSS 전압 레벨로 출력이 이끌어지게 하기 때문에, 이들 상황하에서의 출력은 결코 부유하지 않는다. 분배 네트워크(180)의 전체가 일련의 인버터들로 구성된 경우에는, 이들 인버터들 중에서 2개마다 1개가 입력값에 관한 이 조건을 만족하게 되므로, 전력 게이트 동작 모드에서 전력 게이트로 제어됨으로써, 분배 네트워크와 관련된 누설전류를 절반으로 줄일 수 있다는 것을 알 수 있다.

그 대신에 집적회로가, 게이트 공급 레일이 게이트 VVSS 공급 레일인 도 1b를 참조하여 이전에 예시한 형태를 갖는 경우에는, 전술한 기술을 여전히 사용할 수 있지만, 이 경우에는, 고정값이 수신 회로 구조로 전파되고 있을 때, 전력 게이트 동작 모드중에 그것의 입력에서 논리 0 레벨을 수신하는 인버터와 관련하여 사용된다. 도 5b에 도시된 것과 같이, VDD 공급 레일(210)과 게이트 VVSS 레일(225) 사이에 인버터가 접속된다. 인버터가 전력 게이트로 제어되더라도, 논리 0 입력이 PMOS 트랜지스터(200)가 온되도록 보장하여, 비게이트 공급 레일인 VDD 공급 레일(210)의 전압으로 출력이 끌어올려지기 때문에, 인버터의 출력이 부유할 수 없다.

이때, 본 발명은 인버터들에 대해서만 동작하는 것은 아니고, 분배 네트워크의 전체가 인버터로 이루어질 필요는 없다는 점에 주목하기 바란다. 실제로는, 다른 어떤 신호들이 분배 경로를 따라 어떤 시점에 분배 네트워크 내부에 도입되어, 회로 소자들의 일부가 NOR 게이트 또는 NAND 게이트 등의 조합 회로의 형태를 가지게 되는 경우도 있을 수 있다. 도 6a는 2개의 직렬 접속된 PMOS 트랜지스터들(250, 2555)로 이루어진 후, 병렬 접속된 한쌍의 NMOS 트랜지스터들(260, 265)과 직렬 접속된 NOR 게이트 구조를 나타낸 것이다. 입력신호들 A 및 B의 어느 한쪽 또는 양쪽이 논리 1 값인 경우에는, 이것이 출력 Y가 VSS 레벨, 즉 논리 0 값 레벨로 끌어내리도록 한다는 것을 알 수 있다. 그러나, 신호 A 및 B가 모두 논리 0 레벨에 있는 경우에는, 정상 동작중에 출력 Y가 VDD 논리 레벨을 향해 이끌린다. 그러나, 분배 네트워크를 거쳐 고정값이 전파되고 있을 때, 전력 게이트 동작 모드중에 입력들 중에서 한 개, 예를 들어 입력 A가 논리 1 값을 갖는 것이 보장되는 NOR 게이트에 대해서는, NMOS 트랜지스터들(260, 265) 중에서 한 개가 온되기 때문에 NOR 게이트가 비게이트 VDD 레일이 아니라 게이트 VVDD 레일(220)에 접속될 수 있으며, 이에 따라 출력값 Y가 비게이트인 VSS 레일(215)로 이끌어지며, 이에 따라서 출력값 Y가 논리 0 레벨에 있게 되어 부유하지 않게 된다.

게이트 VVDD 레일보다는 게이트 VVSS 레일을 채용하는 집적회로에 대해서는, 분배 네트워크 내부의 NAND 게이트 구조에 대해 이와 유사한 기술이 사용될 수 있다. 이와 같은 NAND 게이트 구조를 도 6b에 나타내었다. 본 실시예에서는, 입력 A 및 B 모두가 논리 1 값이면, 이것은 모든 NMOS 트랜지스터들(280, 285)을 온시켜 출력값 Y가 접지 레벨로 이끌어지게 한다. 그러나, 이 입력들 중에서 한쪽 또는 양쪽이 논리 0 레벨이면, 이것이 발생하지 않으며, 그 대신에 PMOS 트랜지스터들(270, 275)의 한 개 또는 모두가 온되어 출력 Y를 VDD 전압 레벨로 끌어올린다. 따라서, 고정값이 분배되고 있는 전력 게이트 동작 모드에서, NAND 게이트에 대한 입력들 중에서 한 개가 논리 0 값을 갖는 것을 보장할 수 있으면, 출력값 Y가 부유할 위험이 없이, NAND 게이트가 VDD 공급 레일(210)과 게이트 VVSS 공급 레일(225)에 접속될 수 있다. 그 대신에, 출력값 Y는 비게이트 VDD 공급 레일(210)에 의해 주어지는 논리 1 레벨로 이끌어진다.

도 7은 신호 발생 회로 구조(150)가 집적된 클록 게이팅(integrated clock gating)(IGT) 셀(360)이고 수신 회로 구조가 플립플롭 셀(300)인 특정한 실시예를 나타낸 것이다. 본 실시예에서는, 집적회로가 비게이트 VDD 공급 레일(302) 이외에 게이트 VVDD 공급 레일(304)을 제공하는 것으로 가정한다. 분배 네트워크(180)는 플립플롭 셀에 클록신호를 제공하는 일련의 인버터들(365, 370, 375, 380)로 구성된다. 2개의 인버터들 365, 370만이 플립플롭 셀(300)의 외부에 있는 것으로 도시되어 있지만, 보통 더 많은 수의 인버터들이 설치되는데, 이때 IGC 셀(360)로부터의 출력과 동일한 값이 플립플롭 셀(300)의 인터페이스에서 수신되도록 보장하기 위해 이 인버터들의 수는 일반적으로 짝수가 된다. 이 경우에, 인버터들 375, 380으로 이루어진 분배 네트워크의 일단부는 플립플롭 셀 자체 내부로 뻗고, 인버터 375로부터의 출력은 반전된 클록신호를 구성하고 인버터 380으로부터의 출력은 클록신호를 구성한다.

플립플롭(300)은 인버터들 305, 310으로 이루어진 마스터 래치와 인버터들 315, 320으로 이루어진 슬레이브 래치로 구성된다. 결합회로 325, 330이 설치되며, 이 각각의 결합회로는 NMOS 트랜지스터(355)와 등을 맞대고 배치된 PMOS 트랜지스터(350)로 이루어진다. 도 7에 도시된 것과 같이 클록신호와 반전 클록신호가 결합회로들에 주어진다. 그 결과, 클록신호가 로우이고 이에 따라 반전 클록신호가 하이일 때, 결합회로 325가 온되어 마스터 래치 305, 310을 게이트 로직 340으로부터의 출력에 접속한다. 마찬가지로, 클록신호가 하이일 때에는, 결합회로 325가 오프되지만, 결합회로 330이 온되어, 마스터 래치 305, 310의 출력을 슬레이브 래치 315, 320의 입력에 접속한다. 또한, 도 7에 도시된 것과 같이, (일반적으로 직렬 접속된 한쌍의 인버터들로 이루어진) 버퍼회로(335)가 설치되어 플립플롭 셀(300)로부터의 출력을 게이트 로직(345)으로 전파한다.

전력 게이트 동작 모드에서는, 게이트 로직회로들 340, 354가 오프된다. 더구나, 플립플롭 셀(300) 내부의 마스터 래치 305, 310과 버퍼(335)가 오프된다. 그러나, 슬레이브 래치 315, 320은 전원이 공급된 상태로 유지되고, 리텐션 래치로서 동작하여 플립플롭 셀 내부에 데이터 값을 유지한다.

전력 게이트 동작 모드중에 부유할지도 모르는 게이트 마스터 래치 305, 310으로부터의 출력이 슬레이브 래치 315, 320 내부의 상태를 변경할 수 없도록 보장하기 위해서는, 결합회로 330이 계속 마스터 래치를 단절시키도록 확보하는 것이 중요하다. 이 때문에, 분배 네트워크(365, 370, 375, 380)를 사용하여 전력 게이트 동작 모드에서 클록신호의 고정 논리 0 값을 IGC 셀(36)로부터 플립플롭 셀로 전파하며, IGC 셀(360)은 전력 게이트 동작 모드의 지속기간 동안 논리 0 값을 계속 생성하도록 구성된다.

이와 같은 형태의 플립플롭 셀(300)은, 비보호 라이브 슬레이브 리텐션 레지스터(unprotected live-slave retention register)로 불리며, 별도의 상태 리텐션 래치를 설치하는 추가적인 비용을 수용할 수 없는 면적 및 성능에 민감한 설계에 있어서 상태 리텐션을 제공하는 유용한 메카니즘이다. 그러나, 전술한 것과 같이, 슬레이브 래치가 리텐션 래치로서 동작하고 있는 전력 게이트 동작 모드에서 플립플롭 셀(300)의 정확한 동작을 보장하기 위해서는, 클록의 고정 논리 0 값이 IGC 셀(360)로부터 플립플롭 셀로 전파되는 것이 중요하다. 종래에는, 이것은, 분배 네트워크(365, 370, 375, 380) 내부의 모든 인버터들이 전력 게이트 동작 모드에서 전원이 공급된 채 유지된다는 것을 의미해왔다. 그러나, 전술한 기술로 인해, 도 7에서 2개의 인버터들 370, 380에 대한 경우에서와 같이, 전력 게이트 동작 모드의 지속기간 동안 논리 1 값의 입력을 갖게 되는 인버터가 존재하는 경우에는 언제나, 이들 인버터들이 VDD 공급 레일(302)이 아니라 게이트 VVDD 공급 레일(304)에 접속될 수 있으며, 이에 따라 전력 게이트 동작 모드중에 전원이 차단된다. IGC 셀(360)에 의해 출력된 논리 0 클록값이 플립플롭 셀(300)로 전파되는 것이 여전히 보장될 수 있기 때문에, 이와 같은 구성은, 정확한 동작에 악영향을 미치지 않으면서, 분배 네트워크와 관련된 누설전류를 상당히 줄인다.

도 7의 실시예에서는, 이와 같은 접근방법이 각각의 플립플롭 셀(300) 내부의 상당한 누설전류의 저감을 제공한다. 특히, 이전에는 전력 게이트 동작 모드중에 플립플롭 셀 내부에 4개의 라이브(live) 인버터들이 존재하였지만, 전술한 실시예에 따르면, 인버터 380이 오프됨으로써, 단지 3개의 라이브 인버터들 315, 320, 375만이 남게 되므로, 셀의 누설을 25% 만큼 줄인다. 특정한 집적회로 내부에 다수의 이와 같은 플립플롭 셀(300)들이 존재할 수도 있다는 것을 고려하면, 잠재적인 누설전류 저감이 상당하며, 이 누설전류 저감이 도 7의 인버터들 365, 370으로 개략적으로 나타낸 분배 네트워크의 외부 부분에서 얻어지는 누설전류 절감에 추가하여 일어난다는 것을 알 수 있다.

도 8은, 동일한 형태의 IGC 셀(360) 및 플립플롭 셀(300)을 나타낸 것이지만, 이것은 게이트 공급 레일이 비게이트 접지 레일(306) 이외에 설치된 게이트 접지 레일(308)인 집적회로 내부를 나타낸 것이다. 본 실시예에서는, 도 5b를 참조하여 전술한 것과 같이, 전력 게이트 동작 모드에서 논리 0 입력을 갖도록 보장되는 것은, 가상 접지 레일(308)에 접속되어 전력 게이트 동작 모드중에 전력 게이트로 제어되는 분배 네트워크 내부의 인터버들 365, 375이다.

도 9는 도 7 및 도 8에 나타낸 전술한 실시예들에 사용될 수 있는 IGC 셀(360)의 한가지 형태를 개략적으로 나타낸 것이다. 특히, 래치(390)는 클록신호의 반전 신호를 수신하고, 비반전 클록신호가 AND 게이트(395)의 한 개의 입력으로서 주어진다. 그후, 래치(390)는 클록신호의 상승시에 인에이블 신호를 래치한다. 따라서, 인에이블 신호가 어서트될 때, 이것이 래치(390)로부터 AND 게이트(395)로 출력되는 논리 1 값을 발생하게 된다는 것을 알 수 있다. 정상 동작 모드중에, AND 게이트에 대한 세 번째 입력도 논리 1 값이므로, 클록신호가 단순히 AND 게이트(395)를 거쳐 IGC 셀(360)로부터 전파된다. IGC 셀에 의해 클록이 공급되는 회로 소자들이 필요하지 않을 때에는, 단순히 인에이블 신호를 디어서트하여 클록신호를 오프시킴으로써 동적 파워(dynamic power)를 절감할 수 있다.

일 실시예에서는, 래치(390)가 게이트 VVDD 레일에 접속되고(도 7에 도시된 형태를 갖는 집적회로를 가정한다. 도 8의 실시예에서는, 이 래치가 게이트 VVSS 레일에 접속되었을 수도 있다), 이에 따라 전력 게이트 동작 모드에 있을 때 래치의 출력이 부유할 가능성이 있다. 그러나, AND 게이트(395)가 비게이트 VDD 레일에 접속되어, 전력 게이트 동작 모드시에 전원이 공급된 상태로 유지된다. 더구나, AND 게이트(395)에 대한 상단의 입력이 전력 게이트 동작 모드중에 논리 0 값으로 구동되도록 구성되므로, 전력 게이트 동작 모드의 지속기간 동안 논리 0 값이 IGC셀(360)로부터 어서트되도록 확보하여, 전력 게이트 동작 모드중에 클록신호의 필요한 고정값이 각각의 플립플롭 셀(300)로 전파되도록 보장한다.

도 10은 도 7과 유사한 구성을 나타낸 것이지만, 이때에는 신호 발생 회로 구조(105)가 분배 네트워크(465, 470, 475, 480)를 거쳐 플립플롭 셀(400)로 전파된 리셋신호를 출력하는 리셋 소스(460)의 형태를 취한다. 플립플롭 셀은 도 7 및 도 8에 도시된 것과 유사하지만, 마스터 및 슬레이브 래치들의 각각이 리셋신호 R을 수신한다. 따라서, 도 7의 인버터들 305, 315가 도 10의 실시예에서는 NOR게이트들 405, 415로 대체된다. 따라서, 리셋신호 R이 어서트되지 않을 때(따라서 논리 0 값일 때), 각각의 NOR게이트들 405, 415는 인버터로서 동작한다. 그러나, 리셋신호가 어서트되면, 이것은 나머지 입력에 무관하게 각각의 NOR 게이트 405, 415의 출력을 강제로 논리 0 값으로 만든다.

따라서, 슬레이브 래치 415, 420이 상태 리텐션 래치로서 동작하고 있는 전력 게이트 동작 모드중에는, 리셋 입력이 부유할 수 없어 잠재적으로 유지된 상태가 변경되도록 할 수 없게 하는 것이 중요하다. 이것을 달성하기 위해, 리셋 소스(460)는 전력 게이트 동작 모드의 지속기간 동안 논리 0 상태 값을 발생하도록 구성되고, 이 상태값이 분배 네트워크(465, 470, 475, 480)를 거쳐 플립플롭 셀(400)로 전파되어, 리셋신호가 논리 0 값으로 유지되도록 보장한다.

일반적으로, 리셋 소스는 전력 게이트 영역의 외부에 설치되므로, VVDD 레일이 아니고 VDD 레일에 접속되게 된다. 일 실시예에서는, 리셋 신호의 최종 소스가 집적회로의 외부이므로, 리셋 소스가 집적회로의 인터페이스 핀과 관련되어도 된다.

도 10의 실시예는 플립플롭 셀(400) 내부에 분배 네트워크의 일단 475, 480을 도시하고 있지만, 다른 실시예에서는, 이들 부품을 생략해도 되고, 분배 네트워크가 플립플롭 셀 경계에서 끝나도 된다.

한가지 특정한 실시예에서는, 전력 게이트 동작 모드에서, 플립플롭 셀이 관련된 분배 네트워크(465, 470, 475, 480)를 거쳐 리셋 소스로부터 고정 논리 0 리셋 신호를 수신하고, 도 7에 도시된 것과 같은 관련된 분배 네트워크를 거쳐 IGC 셀로부터 고정 논리 0 클록신호를 더 수신해도 된다. 이와 같은 경우에는, 이들 분배 네트워크들이 전술한 누설전류 저감 기술로부터 이득을 얻어, 더욱 더 향상된 누설전류 저감을 제공할 수 있다.

도 11은 전술한 실시예의 누설전류 저감기술이 이용될 수 있는 또 다른 구성을 나타낸 것이다. 이 경우에는, 신호 발생 회로 구조(150)가 도 2를 참조하여 전술한 전력 제어기(130)의 형태를 취하고, 분배 네트워크 회로 소자들이, 스타터 스위치들(500)과 결합하여 동작하여 도 1a를 참조하여 전술한 헤더 스위치들(250)을 제공하는 메인 스위치들(515)에 대해 전력 제어신호(PMAIN)를 분배하는 일련의 인버터들(570, 572, 474, 576)을 구비한다. 따라서, 메인 스위치들은 수신 회로 구조를 구성한다. 게이트 VVDD 레일(535)을 온시키는 것이 필요할 때, PSTART 신호가 전력 제어기로부터 논리 0 값에서 어서트되어, 일련의 인버터들 560, 562를 거쳐 스타터 스위치들을 구성하는 복수의 PMOS 트랜지스터들(510)의 게이트에 전달된다. 간략을 기하기 위해 한 개의 PMOS 스위치만 도시하였지만, 일반적으로 스타터 스위치들을 구성하기 위해 병렬 접속된 다수의 PMOS 트랜지스터들이 존재한다. 마찬가지로, 메인 스위치들(515)에 대해 2개의 PMOS 스위치들 520, 525가 도시되어 있지만, 이것은 메인 스위치들이 스타터 스위치들보다 강력하다는 것을 표시하도록 의도된 것으로, 마찬가지로 메인 스위치들(515)을 구성하는 병렬 접속된 다수의 PMOS 스위치들이 존재하여도 된다.

스타터 스위치들이 온되면, 이들 스타터 스위치들이 VVDD 레일(535) 상의 전압을 VDD 레일(530)의 VDD 전압 레벨을 향해 끌어올리기 시작한다. VVDD 라인(535) 상의 전압이 적절한 레벨(예를 들면, 전체 VDD 레벨의 90%)에 도달하면, PMAIN 신호가 논리 제로값에서 어서트되고, 일련의 인버터들(570, 572, 574, 576)을 거쳐 메인 스위치들(515)을 구성하는 PMOS 트랜지스터들의 게이트로 전달되어, 이들 메인 스위치들을 온시킨다. 그후, PMAIN 신호는 VVDD 레일(535) 상의 전압을 전체 VDD 전압 레벨로 신속하게 이끄는 역할을 하게 된다. 스타터 스위치들(500)과 메인 스위치들(515)을 이와 같은 방식으로 동작시키는 이유는, 모든 헤더 스위치들이 한번에 온되어, 전압 공급에 대해 많은 스파이크(spike)를 발생하여, VDD 레일(530)의 전압 레벨의 일시적인 강하를 일으키는 상황을 피하기 위해서이다.

VDD 레일(530)로부터 VVDD 레일(535)을 단절하는 것이 필요한 경우에는, PSTART 및 PMAIN 신호들을 논리 1 값으로 설정함으로써, 스타터 스위치들 및 메인 스위치들 모두를 오프시킨다. 특히 PMAIN 신호를 고려하면, 이 신호가 전체의 전력 게이트 동작 모드에 대해 논리 1 레벨로 유지되므로, 전체의 전력 게이트 동작 모드에 대해 인버터들 570, 572, 574, 576 각각에 대한 입력이 고정된 상태로 유지된다. 따라서, 전술한 원리를 이용하여, 인버터들 570 및 574 각각이 VVDD 레일(535)에 접속되어, 이들 인버터들이 전력 게이트 동작 모드시에 오프될 수 있다. 인버터들 570, 574는 전력 게이트가 제어되더라도, 이를 인버터들은 도 5a를 참조하여 설명한 이유로 인해 논리 0 출력을 계속 발생하게 되므로, 전체 전력 게이트 동작 모드에 대해 메인 스위치들이 오프된 상태로 유지된다.

전력 게이트 동작 모드를 벗어나면, 스타터 스위치들(500)이 먼저 온되어, VVDD 레일(535) 상의 전압을 다시 VDD 레벨을 향해 이끌기 시작한다. 일반적으로, PMAIN 제어신호가 논리 0 값에서 어서트되어 메인 스위치들을 온시키기 전에, VVDD 레일(535) 상의 전압이 전체 VDD 레벨의 대략 90%에 이르게 되며, 이에 따라 이때에는 모든 인버터들 570, 572, 574, 576이 올바르게 동작하여 메인 스위치들(515)의 게이트에 논리 0 값을 전파하는데 충분할 정도로 전력이 공급된다.

따라서, 전술한 기술은 전력 게이트 동작 모드에 있을 때 인버터들 570, 572, 574, 576으로 구성된 분배 네트워크의 누설전류를 저감하는데 사용될 수 있다.

도 12a 및 도 12b는 일 실시예에 따른 집적회로의 레이아웃 생성에 사용될 수 있는 방법을 나타낸 것이다. 점선 박스으로 표시된 최종 단계 625를 제외하고, 도 12a의 단계들은 컴퓨터 상에서 실행되는 소프트웨어의 형태를 취할 수 있는 위치 및 경로 도구(place and route tool)에 의해 수행된다. 스텝 600에서는, 위치 및 경로 도구에 베릴로그(Verilog) 모델(600)을 입력하여, 원하는 집적회로의 게이트 레벨 기능 표현을 명시한다. 스텝 605에서는, 위치 및 경로 도구가 게이트 VDD 공급 레일과 함께 VDD 및 VSS 공급 레일들을 수립한다. 그후, 스텝 610에서, 베릴로그 모델과, 기본 빌딩 블록들로 사용된 표준 셀들을 정의하는 표준 셀 라이브러리를 이용하여, 베릴로그 모델에 의해 명시된 집적회로의 기능을 수행하는데 필요한 회로 소자들을 수립한다. 이 처리는 본 발명의 기술분야의 당업자에게 있어서 자명하므로, 여기에서는 상세히 설명하지 않는다.

스텝 615에서는, 베릴로그 모델에 의해 집적회로에 대해 명시된 전력 게이트 기능을 구현하기 위해, 각각의 회로 소자가 VDD 및 VSS 공급 레일들 또는 게이트 VVDD 공급 레일 및 VSS 공급 레일에 접속된다. 그후, 스텝 620에서 집적회로 레이아웃이 출력될 수 있다. 이 생성된 집적회로 레이아웃의 출력은 다양한 형태를 취할 수 있지만, 일반적으로 컴퓨터 판독가능한 매체 상에 레이아웃 데이터로서 기록된다.

옵션으로, 도 13에는 도시하지 않았지만, 스텝 620에서 출력된 레이아웃 데이터에 대해 표준 검증 테스트를 행하여, 위치 및 경로 처리가 예기치 않은 이상을 도입하지 않도록 보증할 수 있다. 그후, 점선 박스(625)로 나타낸 것과 같이, 처리를 계속하여 스텝 620에서 출력된 레이아웃에 따라 집적회로의 제조를 행한다.

도 12b는 일 실시예에 따라 도 12a의 스텝들 610 및 615의 처리를 구현하기 위해 행해지는 스텝들의 일부를 나타낸 것이다. 특히, 스텝 650에서는, 레이아웃 내부에 소스 회로 구조가 제공되어 다수의 수신 회로 구조에 대한 원하는 입력신호를 발생한다. 스텝 655에서는, 원하는 수신 회로 구조가 제공되는데, 이들 수신 회로 구조는 전력 게이트 동작 모드중에 입력신호가 소정의 고정값에 있도록 요구한다.

스텝 660에서는, 레이아웃 내부에 분배 네트워크가 제공되는데, 이 분배 네트워크는 소스 회로 구조로부터 필요한 수신 회로 구조들에게 입력신호를 전달하는데 사용되는 일련의 회로 소자들로 구성된다.

스텝 665에서는, 입력신호가 고정값에 있을 때 분배 네트워크 내부의 어떤 회로 소자들이 그들의 출력값을 논리 1 레벨로 이끄는지 판정하며, 이들 회로 소자는 제 1 서브셋의 회로 소자들을 구성하는 것으로 생각된다. 마찬가지로 스텝 670에서는, 입력신호가 고정값에 있을 때 분배 네트워크 내부의 어떤 회로 소자들이 그들의 출력값을 논리 0 레벨로 이끄는지 판정하며, 이들 회로 소자는 제 2 서브셋의 회로 소자들을 구성하는 것으로 생각된다.

스텝 675에서는, 제 1 서브셋의 각각의 회로 소자가 VDD 및 VSS 공급 레일들에 접속되는데, 이것은 이들 회로 소자들이 전력 게이트 동작 모드중에 이들 공급 레일에 유지된 전력을 가질 필요가 있기 때문이다. 그러나, 스텝 680에서는, 제 2 서브셋의 회로 소자들의 적어도 한 개(일 실시예에서는 전체)가 게이트 VVDD 공급 레일 및 VSS 공급 레일에 접속되는데, 이것은 필요한 고정값이 수신 회로 구조들에게 전파될 수 있도록 하면서도, 이들 회로 소자들이 전력 게이트 동작 모드에서 전력 게이트로 제어될 수 있기 때문이다.

도 13은 집적회로의 레이아웃을 생성하기 위해 전술한 위치 및 경로 연산을 실행하는데 사용될 수 있는 종류의 범용 컴퓨터(700)를 개략적으로 나타낸 것이다. 범용 컴퓨터(700)는, 공통 버스(722)를 통해 접속된, 중앙처리장치(702), 랜덤 액세스 메모리(704), 리드 온리 메모리(706), 네트워크 인터페이스 카드(708), 하드디스크 드라이브(710), 디스플레이 드라이버(712), 모니터(714)와, 키보드(718) 및 마우스(720)를 갖는 사용자 입출력 회로(716)를 구비한다. 연산시에, 중앙처리장치(072)는, 랜덤 액세스 메모리(704), 리드 온리 메모리(706) 및 하드디스크(710) 중에서 한 개 이상에 기억되거나, 네트워크 인터페이스 카드(708)를 통해 동적으로 다운로드되는 컴퓨터 프로그램 명령들을 실행한다. 실행된 처리 결과는 디스플레이 드라이버(712) 및 모니터(714)를 통해 사용자에게 표시되어도 된다. 범용 컴퓨터(700)의 동작을 제어하기 위한 사용자 입력은 키보드(718) 또는 마우스(720)로부터 사용자 입출력 회로(716)를 통해 수신되어도 된다. 이때, 컴퓨터 프로그램은 다양한 다른 컴퓨터 언어로 기록될 수 있다는 것을 알 수 있다. 컴퓨터 프로그램은 기록매체에 기억 및 배포되거나 범용 컴퓨터(700)에 동적으로 다운로드되어도 된다. 적절한 컴퓨터 프로그램의 제어하에서 동작시에, 범용 컴퓨터(700)는 전술한 위치 및 경로 연산을 행하여 집적회로의 레이아웃을 생성할 수 있으므로, 전술한 연산을 행하기 위한 장치를 구성하는 것으로 생각될 수 있다. 범용 컴퓨터의 아키텍처는 상당히 변경될 수도 있으며, 도 13은 일례에 지나지 않는다.

전술한 실시예들로부터, 이와 같은 실시예들이 전력 게이트 동작 모드중에 다양한 수신 회로 구조들에게 소정의 고정값을 전파하는데 필요한 분배 네트워크 내부의 누설전류를 저감하는 메카니즘을 제공한다는 것을 알 수 있다.

첨부된 도면을 참조하여 본 발명의 예시적인 실시예를 상세히 설명하였지만, 본 발명은 이들 정확한 실시예들에 한정되지 않으며, 첨부된 청구범위에 규정된 본 발명의 보호범위 및 사상을 벗어나지 않으면서 당업자에 의해 다양한 변경 및 변형이 행해질 수 있다는 것은 자명하다. 예를 들어, 본 발명의 보호범위를 벗어나지 않으면서, 독립항들의 특징과 다음의 종속항들의 특징의 다양한 조합이 행해질 수도 있다.

Claims (16)

1. 집적회로로서,
   제 1 전압 레벨을 제공하도록 구성된 제 1 전압 공급 레일과,
   제 2 전압 레벨을 제공하도록 구성된 제 2 전압 공급 레일과,
   상기 집적회로의 적어도 한 개의 동작 모드 중에 상기 제 1 전압 공급 레일에 접속되도록 구성되고, 상기 집적회로의 전력 게이트 동작 모드중에 상기 제 1 전압 공급 레일로부터 단절되도록 구성된 게이트 전압 공급 레일과,
   복수의 회로 소자들로서, 상기 회로 소자들 중에서 적어도 한 개는 상기 제 1 전압 공급 레일 및 상기 제 2 전압 공급 레일에 접속되어 상기 회로 소자들 중에서 상기 적어도 한 개가 상기 전력 게이트 동작 모드중에 전력이 공급된 상태로 유지되고, 상기 회로 소자들 중에서 적어도 한 개의 다른 회로 소자가 상기 게이트 전압 공급 레일 및 상기 제 2 전압 공급 레일에 접속되어 상기 회로 소자들 중에서 상기 적어도 한 개의 다른 회로 소자가 상기 전력 게이트 동작 모드중에서 전력이 차단되는 복수의 회로 소자들과,
   입력 신호를 제공하고 상기 전력 게이트 동작 모드중에 상기 입력 신호를 고정값으로 유지하도록 구성된 소스 회로 구조와,
   상기 전력 게이트 동작 모드중에 상기 고정값의 상기 입력신호의 수신을 필요로 하는 적어도 한 개의 수신 회로 구조와,
   상기 소스 회로 구조로부터 상기 적어도 한 개의 수신 회로 구조로 상기 입력신호를 전달하도록 구성된 회로 소자들의 분배 네트워크를 구비하고, 상기 분배 네트워크는 제 1 서브셋의 회로 소자들 및 제 2 서브셋의 회로 소자들을 구비하고, 상기 입력신호가 상기 고정값을 가질 때, 상기 제 1 서브셋의 각각의 회로 소자는 그것의 출력을 제 1 전압 레벨로 이끌도록 구성되고, 상기 제 2 서브셋의 각각의 회로 소자는 그것의 출력을 제 2 전압 레벨로 이끌도록 구성되고, 상기 제 1 서브셋의 각각의 회로 소자는 상기 제 1 전압 공급 레일 및 상기 제 2 전압 공급 레일에 접속되고, 상기 제 2 서브셋의 회로 소자들 중에서 적어도 한 개가 상기 게이트 전압 공급 레일 및 상기 제 2 전압 공급 레일에 접속됨으로써,
   상기 전력 게이트 동작 모드중에 상기 제 2 서브셋의 회로 소자들 중에서 상기 적어도 한 개가 전력이 차단되더라도, 상기 분배 네트워크가 상기 전력 게이트 동작 모드중에 상기 적어도 한 개의 수신 회로 구조에 상기 고정값을 제공하는, 집적회로.
   
2. 제 1항에 있어서,
   각각의 상기 적어도 한 개의 수신 회로 구조는 다수의 회로 소자들을 구비하고, 상기 다수의 회로 소자들 중에서 적어도 한 개가 상기 게이트 전압 공급 레일과 상기 제 2 전압 공급 레일에 접속되는 집적회로.
   
3. 제 2항에 있어서,
   각각의 상기 적어도 한 개의 수신 회로 구조는 상기 분배 네트워크의 일단부를 포함하고, 상기 분배 네트워크의 상기 일단부는 상기 제 2 서브셋의 회로 소자들 중에서 적어도 한 개를 구비한 집적회로.
   
4. 제 2항에 있어서,
   각각의 상기 적어도 한 개의 수신 회로 구조는 회로 소자들로서 마스터 래치 및 슬레이브 래치를 포함하는 플립플롭 셀을 구비하고, 상기 마스터 래치 및 슬레이브 래치 중에서 한 개는 상기 제 1 전압 공급 레일 및 상기 제 2 전압 공급 레일에 접속되어 상기 전력 게이트 동작 모드중에 전력이 공급된 상태로 유지되고 리텐션 래치로서 동작하고, 상기 마스터 래치 및 상기 슬레이브 래치 중에서 나머지 한 개는 상기 게이트 전압 공급 레일 및 상기 제 2 전압 공급 레일에 접속되어 상기 전력 게이트 동작 모드중에 전원이 차단되는 집적회로.
   
5. 제 4항에 있어서,
   상기 슬레이브 래치는 상기 리텐션 래치로서 동작하고, 상기 플립플롭 셀은 클록신호에 의존하여 상기 마스터 래치의 출력을 상기 슬레이브 래치의 입력에 선택적으로 접속하는데 사용되는 결합소자를 구비하고, 상기 플립플롭 셀은 상기 입력신호를 상기 클록신호로서 사용하고, 상기 전력 게이트 동작 모드중의 상기 입력신호의 상기 고정값이 상기 결합소자가 상기 전력 게이트 동작 모드중에 상기 슬레이브 래치의 입력으로부터 상기 마스터 래치의 출력을 단절하도록 하는 집적회로.
   
6. 제 4항에 있어서,
   상기 마스터 래치 및 상기 슬레이브 래치는, 어서트될 때 이들 마스터 및 슬레이브 래치들의 기억된 상태를 리셋하는 리셋신호를 수신하도록 구성되고, 상기 플립플롭 셀은 상기 입력신호를 상기 리셋 신호로서 사용하고, 상기 전력 게이트 동작 모드중에 상기 입력신호의 상기 고정값은, 상기 전력 게이트 동작 모드중에 상기 리셋신호가 디어서트되도록 보장하는, 집적회로.
   
7. 제 1항에 있어서,
   상기 제 2 서브셋의 회로 소자들 각각은 상기 게이트 전압 공급 레일 및 상기 제 2 전압 공급 레일에 접속된 집적회로.
   
8. 제 7항에 있어서,
   상기 제 1 서브셋의 회로 소자들이 상기 제 2 서브셋의 회로 소자들과 인터리브되어, 상기 분배 네트워크 내부의 모든 교번하는 회로 소자가 상기 게이트 전압 공급 레일 및 상기 제 2 전압 공급 레일에 접속된 집적회로.
   
9. 제 1항에 있어서,
   상기 소스 회로 구조가 다수의 회로 소자들을 구비하고, 상기 다수의 회로 소자들 중에서 적어도 한 개는 상기 제 1 전압 공급 레일 및 상기 제 2 전압 공급 레일에 접속되어, 상기 전력 게이트 동작 모드중에 상기 고정값이 생성되도록 보장하는 집적회로.
   
10. 제 1항에 있어서,
    상기 입력신호는 상기 집적회로의 외부에서 발생되고, 상기 소스 회로 구조는, 상기 제 1 전압 공급 레일 및 상기 제 2 전압 공급 레일에 접속되고 상기 분배 네트워크를 통해 상기 입력신호를 전달하기 전에 이 입력신호를 버퍼링하는데 사용되는 적어도 한 개의 회로 소자를 구비한 집적회로.
    
11. 제 1항에 있어서,
    상기 제 1 전압 레벨이 전원 전압 레벨이고 상기 제 2 전압 레벨이 접지 전압 레벨인 집적회로.
    
12. 제 1항에 있어서,
    상기 제 1 전압 레벨이 접지 전압 레벨이고 상기 제 2 전압 레벨이 전원 전압 레벨인 집적회로.
    
13. 제 1항에 있어서,
    상기 제 1 전압 공급 레일과 상기 게이트 전압 공급 레일 사이에 병렬 배치되고 상기 전력 게이트 동작 모드중에 상기 제 1 전압 공급 레일로부터 상기 게이트 전압 공급 레일을 단절하도록 구성된 복수의 전원 스위치를 더 구비하고,
    상기 전원 스위치들의 서브셋이 상기 적어도 한 개의 수신 회로 구조를 구성하고,
    상기 분배 네트워크가 상기 입력신호를 게이트 제어신호로서 상기 전원 스위치들의 상기 서브셋에 제공하도록 구성되고, 상기 전력 게이트 동작 모드중에 제공된 상기 고정값은, 상기 전원 스위치들의 상기 서브셋이 상기 전력 게이트 동작 모드중에 오프되도록 보장하는, 집적회로.
    
14. 집적회로의 레이아웃을 생성하는 방법으로서,
    제 1 전압 공급 레일을 배치하여 제 1 전압 레벨을 제공하는 단계와,
    제 2 전압 공급 레일을 배치하여 제 2 전압 레벨을 제공하는 단계와,
    상기 집적회로의 적어도 한 개의 동작 모드중에 상기 제 1 전압 공급 레일에 접속되고 상기 집적회로의 전력 게이트 동작 모드중에 상기 제 1 전압 공급 레일로부터 단절되도록 게이트 전압 공급 레일을 배치하는 단계와,
    복수의 회로 소자를 설치함으로써, 이들 회로 소자들 중에서 적어도 한 개가 상기 제 1 전압 공급 레일과 상기 제 2 전압 공급 레일에 접속되어 상기 전력 게이트 동작 모드중에 상기 회로 소자들 중에서 상기 적어도 한 개가 전력이 공급된 상태로 유지되고 상기 회로 소자들 중에서 적어도 한 개의 다른 회로 소자가 상기 게이트 전압 공급 레일과 상기 제 2 전압 공급 레일에 접속되어 상기 전력 게이트 동작 모드중에 상기 회로 소자들의 상기 적어도 한 개의 다른 회로 소자가 전력이 차단되도록 하는 단계와,
    상기 복수의 회로 소자들을 설치하는 상기 단계중에,
    소스 회로 구조를 배치하여 입력신호를 제공하고 상기 전력 게이트 동작 모드중에 상기 입력신호를 고정값으로 유지하는 단계와,
    상기 전력 게이트 동작 모드중에 상기 고정값의 상기 입력신호의 수신을 필요로 하는 적어도 한 개의 수신 회로 구조를 설치하는 단계와,
    회로 소자들의 분배 네트워크를 설치하여 상기 소스 회로 구조로부터 상기 적어도 한 개의 수신 회로 구조로 상기 입력신호를 전달하는 단계와,
    상기 입력신호가 상기 고정값을 가질 때, 상기 제 1 전압 레벨로 출력을 이끄는 상기 분배 네트워크 내부의 제 1 서브셋의 회로 소자들을 결정하는 단계와,
    상기 입력신호가 상기 고정값을 가질 때, 상기 제 2 전압 레벨로 출력을 이끄는 상기 분배 네트워크 내부의 제 2 서브셋의 회로 소자들을 결정하는 단계와,
    상기 제 1 서브셋의 각각의 회로 소자를 상기 제 1 전압 공급 레일 및 상기 제 2 전압 공급 레일에 접속하는 단계와,
    상기 제 2 서브셋의 회로 소자들 중에서 적어도 한 개를 상기 게이트 전압 공급 레일 및 상기 제 2 전압 공급 레일에 접속하는 단계를 수행하는 단계들을 포함함으로써,
    상기 전력 게이트 동작 모드중에 상기 제 2 서브셋의 회로 소자들 중에서 상기 적어도 한 개가 전력이 차단되더라도, 상기 분배 네트워크가 상기 전력 게이트 동작 모드중에 상기 적어도 한 개의 수신 회로 구조에 상기 고정값을 제공하는, 집적회로의 레이아웃 생성방법.
    
15. 컴퓨터 상에서 실행될 때, 상기 컴퓨터가 청구항 14에 기재된 집적회로의 레이아웃 생성방법을 수행하게 하는 컴퓨터 프로그램을 기록한 기억매체.
    
16. 집적회로로서,
    제 1 전압 레벨을 제공하는 제 1 전압 공급 레일수단과,
    제 2 전압 레벨을 제공하는 제 2 전압 공급 레일수단과,
    상기 집적회로의 적어도 한 개의 동작 모드 중에 상기 제 1 전압 공급 레일수단에 접속되고, 상기 집적회로의 전력 게이트 동작 모드중에 상기 제 1 전압 공급 레일수단으로부터 단절되는 게이트 전압 공급 레일수단과,
    복수의 회로 소자수단들로서, 상기 회로 소자수단들 중에서 적어도 한 개는 상기 제 1 전압 공급 레일수단 및 상기 제 2 전압 공급 레일수단에 접속되어 상기 회로 소자수단들 중에서 상기 적어도 한 개가 상기 전력 게이트 동작 모드중에 전력이 공급된 상태로 유지되고, 상기 회로 소자수단들 중에서 적어도 한 개의 다른 회로 소자수단이 상기 게이트 전압 공급 레일수단 및 상기 제 2 전압 공급 레일수단에 접속되어 상기 회로 소자수단들 중에서 상기 적어도 한 개의 다른 회로 소자수단이 상기 전력 게이트 동작 모드중에서 전력이 차단되는 복수의 회로 소자수단들과,
    입력 신호를 제공하고 상기 전력 게이트 동작 모드중에 상기 입력 신호를 고정값으로 유지하도록 구성된 소스 회로수단과,
    상기 전력 게이트 동작 모드중에 상기 고정값의 상기 입력신호의 수신을 필요로 하는 적어도 한 개의 수신 회로수단과,
    상기 소스 회로수단으로부터 상기 적어도 한 개의 수신 회로수단으로 상기 입력신호를 전달하는 회로 소자수단들로 이루어진 분배수단을 구비하고, 상기 분배수단은 제 1 서브셋의 회로 소자수단들 및 제 2 서브셋의 회로 소자수단들을 구비하고, 상기 입력신호가 상기 고정값을 가질 때, 상기 제 1 서브셋의 각각의 회로 소자수단은 그것의 출력을 제 1 전압 레벨로 이끌도록 구성되고, 상기 제 2 서브셋의 각각의 회로 소자수단은 그것의 출력을 제 2 전압 레벨로 이끌도록 구성되고, 상기 제 1 서브셋의 각각의 회로 소자수단은 상기 제 1 전압 공급 레일수단 및 상기 제 2 전압 공급 레일수단에 접속되고, 상기 제 2 서브셋의 회로 소자수단들 중에서 적어도 한 개가 상기 게이트 전압 공급 레일수단 및 상기 제 2 전압 공급 레일수단에 접속됨으로써,
    상기 전력 게이트 동작 모드중에 상기 제 2 서브셋의 회로 소자수단들 중에서 상기 적어도 한 개가 전력이 차단되더라도, 상기 분배수단이 상기 전력 게이트 동작 모드중에 상기 적어도 한 개의 수신 회로수단에 상기 고정값을 제공하는, 집적회로.

Images