KR102083742B1 - 안정된 성능을 가지는 반도체 장치 - Google Patents

안정된 성능을 가지는 반도체 장치 Download PDF

Info

Publication number
KR102083742B1
KR102083742B1 KR1020180139315A KR20180139315A KR102083742B1 KR 102083742 B1 KR102083742 B1 KR 102083742B1 KR 1020180139315 A KR1020180139315 A KR 1020180139315A KR 20180139315 A KR20180139315 A KR 20180139315A KR 102083742 B1 KR102083742 B1 KR 102083742B1
Authority
KR
South Korea
Prior art keywords
terminals
semiconductor chip
terminal
electrically connected
core circuit
Prior art date
Application number
KR1020180139315A
Other languages
English (en)
Inventor
신현철
이용호
Original Assignee
광운대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광운대학교 산학협력단 filed Critical 광운대학교 산학협력단
Priority to KR1020180139315A priority Critical patent/KR102083742B1/ko
Application granted granted Critical
Publication of KR102083742B1 publication Critical patent/KR102083742B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

안정된 성능을 가지는 반도체 장치가 개시된다. 개시된 반도체 장치는, 코어 회로부가 형성된 화합물 반도체 칩 - 상기 코어 회로부는 전력 증폭기, 저잡음 증폭기 및 위상 천이기를 포함함 -; 부가 회로부가 형성된 CMOS 반도체 칩 - 상기 부가 회로부는 상기 코어 회로부를 제어하는 제어 신호를 생성하는 디지털 제어부 및 상기 코어 회로부에서 필요한 전원을 관리하는 전원 관리부를 포함함 -; 및 상기 화합물 반도체 칩과 상기 CMOS 반도체 칩을 전기적으로 연결하는 N(2 이상의 정수)개의 본딩 와이어;를 포함한다.

Description

안정된 성능을 가지는 반도체 장치{Semiconductor device having stable performance}
본 발명의 실시예들은 불안정한 성능 문제를 개선하고, 안정된 RF 특성과 빔포밍 특성을 가지도록 하는 반도체 장치에 관한 것이다.
본 발명은 아래에서 기재된 연구사업들의 일환으로 출원된 특허이며, 관련 사항은 다음과 같다.
연구사업 1
연구사업명: 방송통신산업기술개발(R&D)
연구 과제명: 대학 ICT 기초연구실 (RF 빔포밍 안테나 및 송수신기 다기능 MMIC 고도화 기술)
부처명: 과학기술정보통신부
연구관리전문기관: 정보통신기술진흥센터
연구기관(주관기관): 광운대학교 산학협력단
과제고유번호: 2017-0-00959
연구사업 2
연구사업명: 방송통신산업기술개발
연구 과제명: 이동체용 위성 수신 전자식 위상배열안테나 기술 개발
부처명: 과학기술정보통신부
연구관리전문기관: 정보통신기술진흥센터
연구기관(주관기관): ㈜ 에이스테크놀로지
도 1은 종래의 밀리미터파 대역의 빔포밍 회로의 개념을 도시한 도면이다.
도 1을 참조하면, 종래의 밀리미터파 대역의 빔포밍 회로(100)는, 전력 증폭기(PA), 저잡음 증폭기(LNA) 등의 능동 회로를 포함하는 코어 회로부(110)와, 기준 전류 발생부, 기준 전압 발생부, 정류기 등을 포함하며 코어 회로부(110)의 전원을 발생시키는 전원 관리부(120)와, SPI, I2C, MIPI 등을 포함하며 코어 회로부(110)의 다양한 조정을 위한 디지털 제어부(130)를 포함한다. 그러나, 이러한 모든 부분을 화합물 반도체로만 구현하는 것은 일반적으로 많은 문제를 발생시킨다.
첫번째로, 전원 관리부(120)의 구현이 어려운 문제점이 있다.
도 2는 전원 관리부(120)를 화합물 반도체로 구현하는 경우의 시뮬레이션 결과를 도시하고 있다. 즉, 도 2는 0.15um GaAs pHEMT 공정을 기반으로 저잡음 증폭기(LNA)를 설계하고, 전원 전압이 제어되지 않는 경우의 특성 변화를 도시하고 있다. 도 2를 참조하면, 공정변화, 온도변화 따라, 저잡음 증폭기의 이득 및 잡음 지수가 상당히 변하는 것을 확인할 수 있으며, 시스템의 성능을 불안정하게 만든다.
두번째로, 디지털 제어부(130)의 구현이 어려운 문제점이 있다.
코어 회로부(100)는 성능을 안정화시키기 위해 상당히 많은 디지털 제어 신호가 필요하다. 예를 들어, 종래 기술의 경우, GaAs 기반의 화합물 반도체 회로로서 디지털 제어 관리부를 구현한다. 그러나, 상기 종래 기술의 경우, 상당히 큰 전력 소모를 필요로 하며, 디지털 제어 관리부의 면적이 커진다. 전력 소모의 증가는 회로의 성능 열화를 나타내고, 면적 증가는 제조 비용을 상승시키므로, 이러한 방법은 바람직하지 않다.
상기한 바와 같은 종래기술의 문제점을 해결하기 위해, 본 발명에서는 빔포핑의 수행 시 불안정한 성능 문제를 개선하고, 안정된 RF 특성과 빔포밍 특성을 가지도록 하는 반도체 장치를 제안하고자 한다.
본 발명의 다른 목적들은 하기의 실시예를 통해 당업자에 의해 도출될 수 있을 것이다.
상기한 목적을 달성하기 위해 본 발명의 바람직한 일 실시예에 따르면, 코어 회로부가 형성된 화합물 반도체 칩 - 상기 코어 회로부는 전력 증폭기, 저잡음 증폭기 및 위상 천이기를 포함함 -; 부가 회로부가 형성된 CMOS 반도체 칩 - 상기 부가 회로부는 상기 코어 회로부를 제어하는 제어 신호를 생성하는 디지털 제어부 및 상기 코어 회로부에서 필요한 전원을 관리하는 전원 관리부를 포함함 -; 및 상기 화합물 반도체 칩과 상기 CMOS 반도체 칩을 전기적으로 연결하는 N(2 이상의 정수)개의 본딩 와이어;를 포함하는 것을 특징으로 하는 반도체 장치가 제공된다.
상기 화합물 반도체 칩은 N개의 제1 단자를 더 포함하고, 상기 CMOS 반도체 칩은 N개의 더 제2 단자를 포함하며, 상기 N개의 제1 단자와 상기 N개의 제2 단자 각각이 상기 N개의 본딩 와이어 각각에 의해 전기적으로 연결될 수 있다.
상기 N개의 제2 단자는, 상기 CMOS 반도체 칩의 내에서 상기 디지털 제어부와 전기적으로 연결되는 N1(1 이상의 정수)개의 제2-1 단자 및 상기 CMOS 반도체 칩의 내에서 상기 전원 관리부와 전기적으로 연결되는 N2(1 이상의 정수)개의 제2-2 단자로 구성되며, 상기 N개의 제1 단자는, 상기 화합물 반도체 칩의 내에서 상기 코어 회로부와 전기적으로 연결되되, 상기 N1개의 제2-1 단자와 각각 전기적으로 연결되는 N1개의 제1-1 단자 및 상기 N2개의 제2-2 단자와 각각 전기적으로 연결되는 N2개의 제1-2 단자로 구성될 수 있다.
상기 디지털 제어부에서 생성된 상기 제어 신호가 상기 N1개의 제2-1 단자에서 상기 N1개의 제1-1 단자로 전송되고, 상기 전원 관리부에서 생성된 바이어스 전압 및 기준 전류 중 적어도 하나가 상기 N2개의 제2-2 단자에서 상기 N2개의 제1-2 단자로 전송될 수 있다.
또한, 본 발명의 다른 실시예에 따르면, 코어 회로부가 형성된 화합물 반도체 칩 - 상기 코어 회로부는 전력 증폭기 및 저잡음 증폭기를 포함하는 N3(1 이상의 정수)개의 증폭부를 포함함 -; 디지털 제어부, 전원 관리부 및 N3개의 위상 천이기를 포함하는 부가 회로부가 형성된 CMOS 반도체 칩 - 상기 디지털 제어부는 상기 코어 회로부를 제어하는 제어 신호를 생성하고, 상기 전원 관리부는 상기 코어 회로부에서 필요한 전원을 관리하고, 상기 N3개의 위상 천이기 각각은 상기 N3개의 증폭부 각각으로 인가되는 RF 신호를 출력함 -; 상기 화합물 반도체 칩과 상기 CMOS 반도체 칩을 전기적으로 연결하는 N(2 이상의 정수)개의 본딩 와이어;를 포함하는 것을 특징으로 하는 반도체 장치가 제공된다.
본 발명에 따른 반도체 장치는 안정된 RF 특성과 빔포밍 특성을 가지는 장점이 있다.
또한, 본 발명의 효과는 상기한 효과로 한정되는 것은 아니며, 본 발명의 상세한 설명 또는 특허청구범위에 기재된 발명의 구성으로부터 추론 가능한 모든 효과를 포함하는 것으로 이해되어야 한다.
도 1은 종래의 밀리미터파 대역의 빔포밍 회로의 개념을 도시한 도면이다.
도 2는 종래의 밀리미터파 대역의 빔포밍 회로의 시뮬레이션 결과를 도시한 도면이다.
도 3은 본 발명에 따른 반도체 장치의 사시도를 도시한 도면이다.
도 4는 본 발명에 따른 반도체 장치의 평면도를 도시한 도면이다.
도 5는 본 발명에 따른 반도체 장치의 단면도를 도시한 도면이다.
도 6는 본 발명의 제1 실시예에 따른 반도체 장치의 평면도를 도시한 도면이다.
도 7는 본 발명의 반도체 장치 내의 증폭부 및 위상 천이기의 회로 구성을 도시한 도면이다.
도 8은 본 발명의 제2 실시예에 따른 반도체 장치의 평면도를 도시한 도면이다.
도 9는 본 발명의 제3 실시예에 따른 반도체 장치의 평면도를 도시한 도면이다.
도 10은 본 발명의 제4 실시예에 따른 반도체 장치의 평면도를 도시한 도면이다.
본 명세서에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "구성된다" 또는 "포함한다" 등의 용어는 명세서상에 기재된 여러 구성 요소들, 또는 여러 단계들을 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수도 있고, 또는 추가적인 구성 요소 또는 단계들을 더 포함할 수 있는 것으로 해석되어야 한다. 또한, 명세서에 기재된 "...부", "모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다.
이하, 본 발명의 다양한 실시예들을 첨부된 도면을 참조하여 상술한다.
도 3은 본 발명에 따른 반도체 장치의 사시도를 도시한 도면이고, 도 4는 본 발명에 따른 반도체 장치의 평면도를 도시한 도면이고, 도 5는 본 발명에 따른 반도체 장치의 단면도를 도시한 도면이다.
도 3 내지 도 5를 참조하면, 반도체 장치(300)는, 일례로 밀리미터파 대역의 빔포밍을 위한 반도체 장치일 수 있으며, 화합물 반도체 칩(310), CMOS 반도체 칩(320) 및 N(2 이상의 정수)개의 제1 본딩 와이어(330), M(2 이상의 정수)개의 제2 본딩 와이어(340) 및 L(2 이상의 정수)개의 제3 본딩 와이어(350), M개의 제1 외부 단자(360) 및 L개의 제2 외부 단자(370)를 포함한다.
화합물 반도체 칩(310)은 코어 회로부(311), N개의 제1 단자(312) 및 M개의 제3 단자(313)를 포함한다. 이 때, 코어 회로부(311)는 복수 개의 능동 소자로 구성될 수 있다.
CMOS 반도체 칩(320)은 부가 회로부(321), N개의 제2 단자(322) 및 L개의 제4 단자(323)를 포함한다. 이 때, 부가 회로부(321)는 디지털 제어부 및 전원 관리부 등을 포함한다.
N개의 제1 본딩 와이어(330)는 화합물 반도체 칩(310)과 CMOS 반도체 칩(320)을 전기적으로 연결한다. 즉, N개의 제1 본딩 와이어(330)는 화합물 반도체 칩(310)의 일단에 형성된 N개의 제1 단자(312) 및 CMOS 반도체 칩(320)의 일단에 형성된 N개의 제2 단자(322)를 전기적으로 연결한다.
M개의 제2 본딩 와이어(340)는 화합물 반도체 칩(310)의 타단에 형성된 M개의 제3 단자(313)와 M개의 제1 외부 단자(360)를 전기적으로 연결한다. 또한, L개의 제3 본딩 와이어(350)는 CMOS 반도체 칩(320)의 타단에 형성된 L개의 제4 단자(323)와 L개의 제2 외부 단자(370)를 전기적으로 연결한다.
즉, 본 발명의 반도체 장치(300)는 코어 회로부(311)를 포함하는 화합물 반도체 칩(310)과 부가 회로부(321)를 포함하는 CMOS 반도체 칩(320)을 N개의 제1 본딩 와이어(330)를 통해 하나로 묶어서 모듈화시킨다. 따라서, 종래의 화합물 반도체 칩만으로 구현한 반도체 장치에서 발생하는 문제를 개선하여 안정된 성능을 갖는 밀리미터파 빔포밍을 수행할 수 있다.
다시 말해, 두 개의 서로 다른 공정의 칩인 화합물 반도체 칩(310)과 CMOS 반도체 칩(320)을 하나의 패키지 형태로 형성하며, N개의 제1 본딩 와이어(330)를 통해 부가 회로부(320)에서 생성된 디지털 제어 신호, 전원 관리 신호, RF 신호 등과 같은 신호들이 코어 회로부(310)로 전송된다. 두 개의 칩(310, 320)은 패키지의 외부 단자(360, 370)로 연결되어 RF 신호, 디지털 제어신호, VDD, GND 등과 같은 필요한 외부 신호를 받는다.
이하, 도 6 내지 도 10을 참조하여 본 발명의 반도체 장치의 일례들을 설명하기로 한다.
도 6는 본 발명의 제1 실시예에 따른 반도체 장치의 평면도를 도시한 도면이다.
도 6을 참조하면, 화합물 반도체 칩(310)의 코어 회로부는 증폭부(610) 및 위상 천이기(Phase Shifter)(620)를 포함하고, 증폭부(610)는 전력 증폭기(PA: Power Amplifier) 및 저잡음 증폭기(LNA: Low noise Amplifier)를 포함한다. 일례로서, 증폭부(610)는 도 7의 (a)에 도시된 회로이고, 위상 천이기(620)는 도 7의 (b)에 도시된 회로일 수 있다.
또한, N개의 제1 단자(312)는 화합물 반도체 칩(310)의 내에서 코어 회로부와 전기적으로 연결된다. 이 때, N개의 제1 단자는 N1(1 이상의 정수)개의 제1-1 단자(631)와 N2(1 이상의 정수)개의 제1-2 단자(632)를 포함한다(N=N1+N2).
그리고, CMOS 반도체 칩(320)의 부가 회로부는 디지털 제어부(640) 및 전원 관리부(650)를 포함한다. 여기서, 디지털 제어부(640)는 코어 회로부를 제어하는 제어 신호를 생성하고, 전원 관리부(650)는 코어 회로부에서 필요한 전원을 관리한다. 이 때, 디지털 제어부(640)는 MIPI, I2P, SPC 등을 포함하고, 전원 관리부(650)는 전압 발생부, 전류 발생부, 정류기 등을 포함한다.
또한, N개의 제2 단자(322)는 CMOS 반도체 칩(320)의 내에서 디지털 제어부(640)와 전기적으로 연결되는 N1개의 제2-1 단자(661) 및 CMOS 반도체 칩(320)의 내에서 전원 관리부(650)와 전기적으로 연결되는 N2개의 제2-2 단자(662)를 포함한다.
이 때, N1개의 제1-1 단자(631)는 제1 본딩 와이어(330)를 통해 N1개의 제2-1 단자(661)와 전기적으로 연결되고, N2개의 제1-2 단자(632)는 제1 본딩 와이어(330)를 통해 N2개의 제2-2 단자(662)와 전기적으로 연결된다. 이를 통해, 디지털 제어부(640)에서 생성된 제어 신호가 N1개의 제2-1 단자(661)에서 N1개의 제1-1 단자(631)로 전송되고, 전원 관리부(650)에서 생성된 바이어스 전압 및 기준 전류 중 적어도 하나가 N2개의 제2-2 단자(662)에서 N2개의 제1-2 단자(632)로 전송된다.
일례로서, 상기한 도 7과 같은 증폭부(610) 및 위상 천이기(620)를 사용하는 경우를 가정하면, 전원 관리부(650)의 출력 중 기준 전류(Iref)는 도 7의 (a)의 I1과 연결되고, 바이어스 전압(Vbias)는 도 7의 (b)의 V1과 연결된다. 그리고, 디지털 제어부(640)의 출력인 제어 신호(Digital control bit)는 도 7의 bit1, bit2, bit3, bit4과 연결된다. 즉, 증폭부(610)의 특성이 바뀌었을 경우, Vx은 전원 관리부(650)의 전류 발생부에서 전달되는 기준 전류(Iref)로 제어가 가능하고, V1은 전원 관리부(650)의 전압 발생부에서 전달되는 바이어스 전압(Vbias)로 제어가 가능하다. 트랜지스터 M2의 드레인에 연결된 Cvar, Rvar 의 제어 비트인 bit1, bit2은 디지털 제어부(640)에서 출력되는 제어 신호(Digital control bit)로 제어가 가능하다. 또한, 위상 천이기(620)에서의 위상의 지연은 bit3, bit4의 제어 비트에 따라 결정되며, bit3, bit4 역시 디지털 제어부(640)에 구현된 제어 신호(Digital control bit)를 통해 제어가 가능하다.
정리하면, 화합물 반도체 장치의 능동 회로는 공정, 온도 등의 변화에 따라 그 특성이 크게 바뀌며, 이러한 특성 변화를 보상하기 위해 전원 전압, 전원 전류 등이 변화되어 공급되고, 필요할 경우, 디지털 제어 신호를 이용하여 코어 회로부(311)의 능동 회로의 구성을 변경시킬 수 있다. 이러한 과정을 통하여, 화합물 반도체 칩(310)의 능동 회로는 외부 환경 변화에 상관없이 안정적인 성능을 보장한다.
도 8은 본 발명의 제2 실시예에 따른 반도체 장치의 평면도를 도시한 도면이다.
도 8을 참조하면, 화합물 반도체 칩(310)의 코어 회로부는 증폭부(810)만을 포함하며, 위상 천이기(820)는 CMOS 반도체 칩(320) 내의 부가 회로부에 포함된다. 즉, 제어 신호가 비교적 많이 필요한 위상 천이기(820)를 디지털 제어부(840)가 배치된 CMOS 반도체 칩(320)에 형성한다. 따라서, 제1 본딩 와이어(831, 832)의 개수가 감소되므로, 반도체 장치(800)의 크기를 줄일 수 있는 장점이 있다.
보다 상세하게, 화합물 반도체 칩(310)의 코어 회로부는 증폭부(810)를 포함하고, CMOS 반도체 칩(320)의 부가 회로부는 위상 천이기(820), 디지털 제어부(840) 및 전원 관리부(850)를 포함한다. 그리고, N개의 제1 단자는 N1개의 제1-1 단자(831), N2개의 제1-2 단자(832) 및 하나의 제1-3 단자(833)를 포함한다(N=N1+N2+1). 그리고, N개의 제2 단자는 디지털 제어부(840)와 전기적으로 연결되는 N1개의 제2-1 단자(861) 및 전원 관리부(850)와 전기적으로 연결되는 N2개의 제2-2 단자(862) 및 위상 천이기(820)와 전기적으로 연결되는 하나의 제2-3 단자(863)를 포함한다. 이 때, 디지털 제어부(840)에서 생성된 제어 신호가 N1개의 제2-1 단자(861)에서 N1개의 제1-1 단자(831)로 전송되고, 전원 관리부(850)에서 생성된 바이어스 전압 및 기준 전류 중 적어도 하나가 N2개의 제2-2 단자(862)에서 N2개의 제1-2 단자(832)로 전송되고, 위상 천이기(820)에서 출력된 RF 신호가 하나의 제2-3 단자(863)에서 하나의 제1-3 단자(833)로 전송된다.
도 9는 본 발명의 제3 실시예에 따른 반도체 장치의 평면도를 도시한 도면이다.
도 9를 참조하면, 화합물 반도체 칩(310)의 코어 회로부는 N3(2 이상의 정수)개의 증폭부(910)만을 포함하며, 이와 대응되는 N3개의 위상 천이기(920)는 CMOS 반도체 칩(320) 내의 부가 회로부에 포함된다. 즉, 도 9에 따른 반도체 장치는 배열 안테나를 구동하기 위한 복수 개의 증폭부(910) 및 위상 천이기(920)를 가지므로 복수 개의 배열 안테나를 구동하는 빔포밍 안테나 시스템에 적용이 가능하다. 이를 위해, 제1-3 단자(933) 및 제2-3 단자(963)는 N3개가 형성될 수 있다.
도 10은 본 발명의 제4 실시예에 따른 반도체 장치의 평면도를 도시한 도면이다.
도 10을 참조하면, 도 9의 반도체 장비에 전력 결합기 또는 전력 분배기(1070)를 추가시켜 단일 입력-다중 출력 또는 다중 입력-단일 출력 형태의 밀리미터파 대역 빔포밍 회로를 구현할 수 있다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.

Claims (9)

  1. 코어 회로부가 형성된 화합물 반도체 칩 - 상기 코어 회로부는 전력 증폭기, 저잡음 증폭기 및 위상 천이기를 포함함 -;
    부가 회로부가 형성된 CMOS 반도체 칩 - 상기 부가 회로부는 상기 코어 회로부를 제어하는 제어 신호를 생성하는 디지털 제어부 및 상기 코어 회로부에서 필요한 전원을 관리하는 전원 관리부를 포함함 -; 및
    상기 화합물 반도체 칩과 상기 CMOS 반도체 칩을 전기적으로 연결하는 N(2 이상의 정수)개의 본딩 와이어;를 포함하는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    상기 화합물 반도체 칩은 N개의 제1 단자를 더 포함하고, 상기 CMOS 반도체 칩은 N개의 제2 단자를 더 포함하며,
    상기 N개의 제1 단자와 상기 N개의 제2 단자 각각이 상기 N개의 본딩 와이어 각각에 의해 전기적으로 연결되는 것을 특징으로 하는 반도체 장치.
  3. 제2항에 있어서,
    상기 N개의 제2 단자는, 상기 CMOS 반도체 칩의 내에서 상기 디지털 제어부와 전기적으로 연결되는 N1(1 이상의 정수)개의 제2-1 단자 및 상기 CMOS 반도체 칩의 내에서 상기 전원 관리부와 전기적으로 연결되는 N2(1 이상의 정수)개의 제2-2 단자로 구성되며,
    상기 N개의 제1 단자는, 상기 화합물 반도체 칩의 내에서 상기 코어 회로부와 전기적으로 연결되되, 상기 N1개의 제2-1 단자와 각각 전기적으로 연결되는 N1개의 제1-1 단자 및 상기 N2개의 제2-2 단자와 각각 전기적으로 연결되는 N2개의 제1-2 단자로 구성되는 것을 특징으로 하는 반도체 장치.
  4. 제3항에 있어서,
    상기 디지털 제어부에서 생성된 상기 제어 신호가 상기 N1개의 제2-1 단자에서 상기 N1개의 제1-1 단자로 전송되고,
    상기 전원 관리부에서 생성된 바이어스 전압 및 기준 전류 중 적어도 하나가 상기 N2개의 제2-2 단자에서 상기 N2개의 제1-2 단자로 전송되는 것을 특징으로 하는 반도체 장치.
  5. 코어 회로부가 형성된 화합물 반도체 칩 - 상기 코어 회로부는 전력 증폭기 및 저잡음 증폭기를 포함하는 N3(1 이상의 정수)개의 증폭부를 포함함 -;
    디지털 제어부, 전원 관리부 및 N3개의 위상 천이기를 포함하는 부가 회로부가 형성된 CMOS 반도체 칩 - 상기 디지털 제어부는 상기 코어 회로부를 제어하는 제어 신호를 생성하고, 상기 전원 관리부는 상기 코어 회로부에서 필요한 전원을 관리하고, 상기 N3개의 위상 천이기 각각은 상기 N3개의 증폭부 각각으로 인가되는 RF 신호를 출력함 -;
    상기 화합물 반도체 칩과 상기 CMOS 반도체 칩을 전기적으로 연결하는 N(2 이상의 정수)개의 본딩 와이어;를 포함하는 것을 특징으로 하는 반도체 장치.
  6. 제5항에 있어서,
    상기 화합물 반도체 칩은 N개의 제1 단자를 포함하고, 상기 CMOS 반도체 칩은 N개의 제2 단자를 포함하며,
    상기 N개의 제1 단자와 상기 N개의 제2 단자 각각이 상기 N개의 본딩 와이어 각각에 의해 전기적으로 연결되는 것을 특징으로 하는 반도체 장치.
  7. 제6항에 있어서,
    상기 N개의 제2 단자는, 상기 CMOS 반도체 칩의 내에서 상기 디지털 제어부와 전기적으로 연결되는 N1(1 이상의 정수)개의 제2-1 단자, 상기 CMOS 반도체 칩의 내에서 상기 전원 관리부와 전기적으로 연결되는 N2(1 이상의 정수)개의 제2-2 단자 및 상기 CMOS 반도체 칩의 내에서 상기 N3개의 위상 천이기와 전기적으로 연결되는 N3개의 제2-3 단자로 구성되고,
    상기 N개의 제1 단자는, 상기 화합물 반도체 칩의 내에서 상기 코어 회로부와 전기적으로 연결되되, 상기 N1개의 제2-1 단자와 각각 전기적으로 연결되는 N1개의 제1-1 단자, 상기 N2개의 제2-2 단자와 각각 전기적으로 연결되는 N2개의 제1-2 단자 및 상기 N3개의 제2-3 단자와 각각 전기적으로 연결되는 하나의 제1-3 단자로 구성되는 것을 특징으로 하는 반도체 장치.
  8. 제7항에 있어서,
    상기 디지털 제어부에서 생성된 상기 제어 신호가 상기 N1개의 제2-1 단자에서 상기 N1개의 제1-1 단자로 전송되고,
    상기 전원 관리부에서 생성된 바이어스 전압 및 기준 전류 중 적어도 하나가 상기 N2개의 제2-2 단자에서 상기 N2개의 제1-2 단자로 전송되고,
    상기 N3개의 위상 천이기 각각에서 출력된 RF 신호가 상기 N3개의 제2-3 단자에서 상기 N3개의 제1-3 단자로 전송되는 것을 특징으로 하는 반도체 장치.
  9. 제5항에 있어서,
    상기 N3개의 증폭부 및 상기 N3개의 위상 천이기는 빔포밍을 수행하기 위해 동작하는 것을 특징으로 하는 반도체 장치.
KR1020180139315A 2018-11-13 2018-11-13 안정된 성능을 가지는 반도체 장치 KR102083742B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180139315A KR102083742B1 (ko) 2018-11-13 2018-11-13 안정된 성능을 가지는 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180139315A KR102083742B1 (ko) 2018-11-13 2018-11-13 안정된 성능을 가지는 반도체 장치

Publications (1)

Publication Number Publication Date
KR102083742B1 true KR102083742B1 (ko) 2020-03-02

Family

ID=69805233

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180139315A KR102083742B1 (ko) 2018-11-13 2018-11-13 안정된 성능을 가지는 반도체 장치

Country Status (1)

Country Link
KR (1) KR102083742B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022197390A1 (en) * 2021-03-19 2022-09-22 Qualcomm Incorporated Compound semiconductor and complementary metal oxide semiconductor (cmos) transistor integration

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014120593A (ja) * 2012-12-17 2014-06-30 Renesas Electronics Corp 半導体集積回路装置
JP2014146780A (ja) * 2013-01-28 2014-08-14 Win Semiconductors Corp 半導体集積回路
KR20190072109A (ko) * 2017-12-15 2019-06-25 광운대학교 산학협력단 이종 반도체 플립칩 본딩을 이용한 고성능 송수신 모듈 형성 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014120593A (ja) * 2012-12-17 2014-06-30 Renesas Electronics Corp 半導体集積回路装置
JP2014146780A (ja) * 2013-01-28 2014-08-14 Win Semiconductors Corp 半導体集積回路
KR20190072109A (ko) * 2017-12-15 2019-06-25 광운대학교 산학협력단 이종 반도체 플립칩 본딩을 이용한 고성능 송수신 모듈 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022197390A1 (en) * 2021-03-19 2022-09-22 Qualcomm Incorporated Compound semiconductor and complementary metal oxide semiconductor (cmos) transistor integration

Similar Documents

Publication Publication Date Title
US6002375A (en) Multi-substrate radio-frequency circuit
US5955926A (en) Power amplifier and chip carrier
US5404581A (en) Microwave . millimeter wave transmitting and receiving module
CN100459426C (zh) 单个封装多芯片rf功率放大器
US6172567B1 (en) Radio communication apparatus and radio frequency power amplifier
US20150002226A1 (en) Semiconductor package having wire bond wall to reduce coupling
US11159134B2 (en) Multiple-stage power amplifiers and amplifier arrays configured to operate using the same output bias voltage
US11804734B2 (en) Antenna array element by element power tracking
US6054900A (en) Power amplifier MMIC and mobile communication terminal
EP2104182A1 (en) Integrated antenna phased array control device
JPH11163642A (ja) 半導体装置およびそれを用いた高周波回路
JP2006333201A (ja) ドハティ型増幅器
US7221228B2 (en) Radio frequency power amplifier module
US20210235282A2 (en) Beamforming integrated circuit, aesa system and method
US20040000676A1 (en) Semiconductor device
KR102083742B1 (ko) 안정된 성능을 가지는 반도체 장치
EP0511522A1 (en) Apparatus and method for dividing/combining microwave power from an odd number of transistor chips
JP2888005B2 (ja) マイクロ波デバイス用パッケージ
CN110622286A (zh) 放大器
CN114614770A (zh) 在单独基板上具有功率晶体管和静电放电保护电路的功率放大器
US6448616B1 (en) Adaptive biasing of RF power transistors
CN216750257U (zh) 定向耦合器、功率放大器及射频模块
WO2023238483A1 (ja) 増幅回路及び増幅方法
US6275111B1 (en) Power amplifier having two-dimensional FET array
US11581854B2 (en) Envelope tracking supply modulator topology for wipe-bandwidth radio frequency transmitter

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant