KR102081635B1 - 그래핀 전극을 적용한 적층형 슈퍼 커패시터 - Google Patents

그래핀 전극을 적용한 적층형 슈퍼 커패시터 Download PDF

Info

Publication number
KR102081635B1
KR102081635B1 KR1020170149140A KR20170149140A KR102081635B1 KR 102081635 B1 KR102081635 B1 KR 102081635B1 KR 1020170149140 A KR1020170149140 A KR 1020170149140A KR 20170149140 A KR20170149140 A KR 20170149140A KR 102081635 B1 KR102081635 B1 KR 102081635B1
Authority
KR
South Korea
Prior art keywords
electrode
current collector
bottom portion
dimensional structure
supercapacitor
Prior art date
Application number
KR1020170149140A
Other languages
English (en)
Other versions
KR20190053364A (ko
Inventor
한상진
채민수
한영희
박병준
Original Assignee
한국전력공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전력공사 filed Critical 한국전력공사
Priority to KR1020170149140A priority Critical patent/KR102081635B1/ko
Publication of KR20190053364A publication Critical patent/KR20190053364A/ko
Application granted granted Critical
Publication of KR102081635B1 publication Critical patent/KR102081635B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H01G11/26—Electrodes characterised by their structure, e.g. multi-layered, porosity or surface features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H01G11/30—Electrodes characterised by their material
    • H01G11/32—Carbon-based
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/66—Current collectors
    • H01G11/68—Current collectors characterised by their material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Abstract

본 발명은 적층형 슈퍼 커패시터에 관한 것으로, 3차원 구조를 가지고 있는 집전체를 사용하여 비중이 작은 환원 그래핀 분말을 함유하는 전극 슬러리의 코팅 로딩량을 증가시켜 전극밀도를 향상시키기 위한 것이다. 본 발명은 3차원 구조의 집전체, 3차원 구조의 집전체 전면 및 후면 중 적어도 하나에 환원 그래핀 분말을 함유하는 전극 슬러리를 코팅하여 마련되는 전극층을 포함하는 3차원 구조의 집전체를 포함하는 전극 구조물 및 이를 포함하는 리튬 이온 커패시터를 제공한다.

Description

그래핀 전극을 적용한 적층형 슈퍼 커패시터{Multilayer super capacitor comprising graphene electrode}
본 발명은 슈퍼 커패시터(super capacitor)에 관한 것으로, 더욱 상세하게는 그래핀 전극을 적용한 적층형 슈퍼 커패시터에 관한 것이다.
전자제품의 디지털화와 고성능화 등으로 소비자의 요구가 바뀜에 따라 시장요구도 박형, 경량화와 고에너지 밀도에 의한 고용량을 지니는 전지의 개발로 흐름이 바뀌고 있는 상황이다. 또한, 미래의 에너지 및 환경 문제를 대처하기 위하여 하이브리드 전기 자동차나 전기 자동차, 및 연료전지 자동차의 개발이 활발히 진행되고 있는 바, 자동차 전원용으로 전지의 대형화가 요구되고 있다.
고에너지 밀도 및 대용량의 리튬이온 이차전지, 리튬이온 고분자전지, 슈퍼 커패시터(전기이중층 커패시터(Electric double layer capacitor) 및 슈도 커패시터(Pseudo capacitor를 포함하는 이차전지는 한 쌍의 전극과 분리막 및 전해질을 포함하고 있다.
우선, 슈퍼 커패시터 중 슈도 커패시터는 전극활물질로 루테늄 산화물(ruthenium oxide)과 이리듐 산화물(Iridium oxide), 탄탈륨 산화물(tantalum oxide), 바나듐 산화물(vanadium oxide) 등의 금속산화물을 사용하고 있고, 전기이중층 커패시터는 전극활물질로서 높은 전기전도성, 열전도성, 낮은 밀도, 적합한 내부식성, 낮은 열팽창율 그리고 높은 순도를 지닌 다공성 탄소계 물질을 사용하고 있다.
한편 리튬 이온이 도핑된 탄소계 소재를 이용해 음극을 구성한 하이브리드 커패시터의 반응 메커니즘을 살펴보면, 충전 시에는 음극에서 탄소계 소재로 전자가 이동하여 탄소계 소재가 음전하를 띠게 됨으로써, 리튬 이온이 음극의 탄소계 소재에 삽입된다. 반대로 방전 시에는 음극에선 탄소계 소재에 삽입되어 있던 리튬 이온이 탈리되고 양극엔 음이온이 흡착된다. 하이브리드 커패시터는 이러한 메커니즘을 이용하는 것으로 음극에서의 리튬 이온의 도핑량을 제어하여 고에너지밀도를 갖는 하이브리드 커패시터를 실현할 수 있다.
이와 같이 하이브리드 커패시터는 리튬 이온 전지의 에너지 저장 능력과 커패시터의 출력 특성을 조합한 시스템으로 두 가지 기능을 동시에 발현할 수 있는 소재를 적용하여 고출력 사용 시에 커패시터 특성을 나타내고 기기의 지속 사용 시간을 리튬 이온 전지 수준으로 확장한 미래형 전기에너지 저장 시스템이다. 이러한 하이브리드 커패시터는 현재 상용화된 전기이중층 커패시터는 낮은 에너지 밀도를 보완하기 위해 제안되었다. 특히 리튬 이온 커패시터(LIC)는 커패시터의 장수명, 고출력 특성과 리튬이온전지의 높은 에너지밀도 장점을 하나의 장치로 구현할 수 있는 차세대 에너지 저장장치로서 최근 전 세계적으로 활발히 연구되고 있다.
리튬 이온 커패시터는 활성탄계 양극, 복합 탄소계 음극, 유기계 전해액으로 구성되어 비대칭 전극의 특성이 부여된다. 에너지 발현의 주 인자는 음극에 사용되는 탄소소재로서 그 특성의 차이가 커패시터 성능에 직접적인 영향을 미친다. 한편 리튬 이온 커패시터는 리튬이온전지와는 달리 활성탄을 양극에 사용하므로 별도의 리튬을 외부에서 공급해 주어야만 한다. 따라서 리튬 이온 커패시터에는 다공성 집전체를 사용하는 것이 일반적이다. 그런데 현재 슬러리 코팅 방식을 이용하는 전극 구현 방식으로는 집전체 상에 전극을 형성하는 과정에서 슬러리가 임의의 방향으로 흘러내리는 등 전극 구현이 매우 난해한 문제점이 있다.
한국등록특허 제10-0874199호(2008.12.09. 등록)
따라서 본 발명의 목적은 그래핀 전극을 적용한 적층형 슈퍼 커패시터를 제공하는 데 있다.
본 발명의 다른 목적은 3차원 구조를 가지고 있는 집전체를 사용하여 비중이 작은 환원 그래핀 분말을 함유하는 전극 슬러리의 코팅 로딩량을 증가시켜 전극밀도를 향상시킬 수 있는 그래핀 전극을 적용한 적층형 슈퍼 커패시터를 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 3차원 구조의 집전체, 상기 3차원 구조의 집전체 전면 및 후면 중 적어도 하나에 환원 그래핀 분말을 함유하는 전극 슬러리를 코팅하여 마련되는 전극층을 포함하는 3차원 구조의 집전체를 포함하는 적층형 슈퍼 커패시터용 전극 구조물의 구성을 개시한다.
상기 집전체는 니켈(Ni), 구리(Cu), 스테인리스 스틸(SUS), 티타늄(Ti), 바나듐(V), 크롬(Cr), 망간(Mn), 철(Fe), 코발트(Co), 아연(Zn), 몰리브덴(Mo), 텅스텐(W), 은(Ag), 금(Au), 루테늄(Ru), 플레티늄(Pt), 이리듐(Ir), 알루미늄(Al), 주석(Sn), 비스무스(Bi), 안티모니(Sb) 중 적어도 하나로 구성되며, 발포 금속(foamed metal), 금속 파이버(metal fiber), 다공성 금속(porous metal), 에칭된 금속(etched metal) 중 적어도 하나의 다공성의 3차원 형태로 구성될 수 있다.
특히 상기 집전체는 권취형 타입의 전지에 적용되기 위한 일정 면과 폭을 가지는 바닥부, 상기 바닥부의 양측 가장자리 중 적어도 하나의 가장자리에서 상기 바닥부로터 일정 높이를 가지며 형성되어 상기 바닥부에 도포되는 전극 슬러리의 흐름 방지를 지원하는 가이드부를 포함할 수 있다.
이 경우 상기 집전체의 바닥부는 일정 방향 또는 무작위 방향으로 다수개가 배치되어 상기 전극 슬러리의 흐름 방지를 지원하는 돌기를 더 포함할 수 있다.
그리고 상기 가이드부는 상기 바닥부 중심에서 둔각 방향으로 일정 기울기를 가지며 형성되거나, 상기 바닥부 중심 쪽 예각 방향으로 일정 기울기를 가지며 오버행 구조로 형성될 수 있다.
한편 상기 집전체는 파우치 타입 전지에 적용되기 위한 일정 면과 폭을 가지는 바닥부, 상기 바닥부의 가장자리에서 상기 바닥부로터 일정 높이를 가지며 형성되어 상기 바닥부에 도포되는 전극 슬러리의 흐름 방지를 지원하는 측벽부를 포함할 수 있다.
이 경우에도 상기 집전체의 바닥부는 일정 방향 또는 무작위 방향으로 다수개가 배치되어 상기 전극 슬러리의 흐름 방지를 지원하는 돌기를 더 포함할 수 있다.
상기 파우치 타입 전지에 적용되는 집전체의 상기 측벽부 높이는 상기 전극층들의 높이보다 낮게 형성될 수 있다.
상기 전극 슬러리는 환원 그래핀 분말, 도전재 및 결착제를 포함한다.
상기 환원 그래핀 분말, 도전재 및 결착제의 조성비는 90 : 5 : 5 일 수 있다.
본 발명은 또한, 상기 3차원 구조의 집전체를 포함하는 전극 구조물들, 상기 전극 구조물들 사이에 배치되는 분리막과 전해질층, 상기 전극 구조물들과 상기 분리막, 상기 전해질층을 감싸는 케이스를 포함하는 3차원 구조의 집전체를 포함하는 적층형 슈퍼 커패시터의 구성을 개시한다.
본 발명에 따르면, 3차원 구조를 가지고 있는 집전체를 사용하여 비중이 작은 환원 그래핀 분말을 함유하는 전극 슬러리의 코팅 로딩량을 증가시킴으로써, 전극밀도를 향상시킬 수 있다.
도 1은 본 발명의 3차원 구조의 집전체를 포함하는 전극 구조물의 구조를 설명하기 위한 도면이다.
도 2는 도 1의 집전체를 포함하는 전극 구조물이 적용된 적층형 슈퍼 커패시터의 구조를 설명하기 위한 도면이다
도 3은 본 발명의 다른 실시 예에 따른 권취형 집전체의 구조를 설명하기 위한 도면이다.
도 4는 도 3의 권취형 집전체를 포함하는 전극 구조물의 구조를 설명하기 위한 도면이다.
도 5는 본 발명의 또 다른 실시 예에 따른 파우치형 집전체의 구조를 설명하기 위한 도면이다.
도 6은 도 5의 파우치형 집전체를 포함하는 전극 구조물의 구조를 설명하기 위한 도면이다.
하기의 설명에서는 본 발명의 실시예를 이해하는데 필요한 부분만이 설명되며, 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않는 범위에서 생략될 것이라는 것을 유의하여야 한다.
이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 실시예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 실시 예에 따른 전극 구조물(20)의 형태를 나타낸 도면이다.
도 1을 참조하면, 본 발명의 전극 구조물(20)은 3차원 구조의 집전체(10)와 집전체(10)의 상부 및 하부에 형성된 제1 및 제2 전극층들(21, 22)을 포함할 수 있다.
이와 같은 구성을 가지는 본 발명의 전극 구조물(20)은 집전체(10)가 3차원 다공성의 구조를 채용함으로서 상하부면에 전극을 형성하는 과정에서 도포되는 전극 슬러리의 흘러내림을 원천 방지할 수 있도록 지원한다. 이에 따라 전극 슬러리 도포 과정에서 도포한 전극 슬러리가 흘러내리는 등의 현상이 발생하지 않아 정확한 전극층들의 형성을 지원할 수 있다.
집전체(10)는 제1 및 제2 전극층들(21, 22)이 형성되는 과정에서 전극 슬러리가 흘러내리지 않도록 3차원 구조 집전체로 형성될 수 있으며, 이때 적어도 일부가 3차원 다공성 집전체로 형성될 수 있다. 이러한 집전체(10)는 예를 들면 발포 금속(foamed metal), 금속 파이버(metal fiber), 다공성 금속(porous metal), 에칭된 금속(etched metal) 등에 의한 다공성의 3차원 형태로 구성될 수 있다. 집전체(10)의 재질은 니켈(Ni), 구리(Cu), 스테인리스 스틸(SUS), 티타늄(Ti), 바나듐(V), 크롬(Cr), 망간(Mn), 철(Fe), 코발트(Co), 아연(Zn), 몰리브덴(Mo), 텅스텐(W), 은(Ag), 금(Au), 루테늄(Ru), 플레티늄(Pt), 이리듐(Ir), 알루미늄(Al), 주석(Sn), 비스무스(Bi), 안티모니(Sb) 등으로 이루어질 수 있다.
한편 집전체(10) 상부에는 제1 전극층(21)이 형성될 수 있으며, 집전체(10) 하부에는 제2 전극층(22)이 형성될 수 있다. 이때 형성되는 제1 전극층(21) 및 제2 전극층(22)은 동일한 재질 및 동일한 두께를 가지며 형성될 수 있다. 예를 들어 제1 및 제2 전극층들(21, 22)은 1-200um 두께를 가지며 형성될 수 있다.
상술한 제1 및 제2 전극층들(21, 22)은 전극 활물질, 도전재, 결착제 등의 조합으로 구성된 전극 슬러리를 도포한 후 건식하거나 열처리하여 형성될 수 있다. 이를 위하여 전극 활물질과 도전재 및 결착제를 일정 비율로 혼합하여 전극 슬러리를 제작하고, 제작된 전극 슬러리를 상술한 방식으로 집전체(10) 상에 배치하여 제1 및 제2 전극층들(21, 22)을 형성할 수 있다.
본 발명의 제1 및 제2 전극층들(21, 22)을 형성하기 위해 사용되는 전극 활물질은 슈퍼 커패시터용 전극 내에서 전자를 주고 받는 물질이다. 전극 활물질로는 리튬 이온과, 예를 들어, 테트라플루오로보레이트와 같은 아니온을 가역적으로 담지할 수 있는 물질이 될 수 있다. 전극 활물질은 환원 그래핀(Reduced Graphene Oxide; rGO) 분말을 포함한다. 환원 그래핀 분말이 포함된 전극 활물질은 양극에 사용되며, 이러한 양극을 그래핀 양극이라 한다. 예컨대 양극 활물질은 환원 그래핀 분말, 도전재 및 결착제를 포함하며, 환원 그래핀 분말, 도전재 및 결착제의 조성비는 90 : 5 : 5 일 수 있다. 도전재로는 활성탄, 폴리아센 (PAS), 카본 위스커 및 그라파이트 등이 이용될 수 있으며, 이들의 분말 또는 섬유를 이용하여 형성될 수 있다. 활성탄은 페놀 수지, 레이온, 아크릴로니트릴 수지, 피치, 및 야자 껍질 등을 원료로 하는 활성탄을 포함할 수 있다.
이와 같이 3차원 구조를 가지고 있는 집전체(10)를 사용하여 비중이 작은 환원 그래핀 분말을 함유하는 전극 슬러리의 코팅 로딩량을 증가시킴으로써, 전극밀도를 향상시킬 수 있다.
양극에 사용하는 전극 활물질로서, 물질 이외에, 방향족계 축합 폴리머의 열처리물로서, 수소원자/탄소 원자의 원자비가 0.50 ∼ 0.05 인 폴리아센계 골격 구조를 갖는 폴리아센계 유기 반도체(PAS)도 이용될 수 있다.
슈퍼 커패시터용 전극의 음극에 사용하는 전극 활물질은 리튬 이온을 가역적으로 담지할 수 있는 물질이 될 수 있다. 예를 들어 음극에 사용되는 전극 활물질은 흑연, 난흑연화 탄소 등의 결정성 탄소 재료, 하드 카본, 코크스 등의 탄소 재료, 양극의 전극 활물질로서도 기재한 폴리아센계 물질(PAS)이 사용될 수 있다.
슈퍼 커패시터용 전극에 사용하는 전극 활물질의 형상은 입자 형상으로 정립된 것이 바람직하다. 또한, 입자의 형상이 구형이면, 전극 성형 시에 보다 고밀도인 전극을 형성할 수 있다. 상술한 전극 활물질들은 각각 단독으로 또는 2 종류 이상을 조합하여 사용할 수 있다.
슈퍼 커패시터용 제1 전극층(21) 및 제2 전극층(22) 형성에 사용하는 도전재는, 도전성을 갖고, 전기 이중층을 형성할 수 있는 세공을 갖지 않는, 입자 형상의 탄소의 동소체로 이루어지고, 구체적으로는, 퍼네이스 블랙, 아세틸렌 블랙, 및 케첸 블랙 등의 도전성 카본 블랙을 들 수 있다. 이들 중에서도, 아세틸렌 블랙 및 퍼네이스 블랙이 바람직하다.
본 발명의 슈퍼 커패시터용 제1 전극층(21) 및 제2 전극층(22) 형성에 사용하는 도전재의 체적 평균 입자 직경은, 전극 활물질의 체적 평균 입자 직경보다 작은 것이 바람직하다. 도전재의 양은 전극 활물질 100 wt% 대비 0.1 ∼ 50 wt%, 바람직하게는 1 ∼ 15 wt%의 범위를 가질 수 있다.
본 발명의 슈퍼 커패시터용 제1 전극층(21) 및 제2 전극층(22) 형성에 사용되는 결착제는 전극 활물질 및 도전재를 서로 결착시킬 수 있는 화합물로서 다양한 재료들이 이용될 수 있다. 특히 결착제는 용매에 분산되는 성질이 있는 분산형 결착제가 될 수 있다. 이러한 분산형 결착제는 예를 들어, 불소 중합체, 디엔 중합체, 아크릴레이트 중합체, 폴리이미드, 폴리아미드, 폴리우레탄 중합체 등의 고분자 화합물을 들 수 있고, 불소 중합체, 디엔 중합체 또는 아크릴레이트 중합체가 바람직하고, 디엔 중합체 또는 아크릴레이트 중합체 등이 될 수 있다. 이러한 결착제는 슈퍼 커패시터의 내전압 및 에너지 밀도를 높게 할 수 있는 이점을 제공한다.
여기서 디엔 중합체는 폴리부타디엔이나 폴리이소프렌 등의 공액 디엔 단독 중합체, 카르복시 변성되는 스티렌ㅇ부타디엔 공중합체 (SBR) 등의 방향족 비닐ㅇ공액 디엔 공중합체, 아크릴로니트릴ㅇ부타디엔 공중합체 (NBR) 등의 시안화 비닐ㅇ공액 디엔 공중합체, 수소화 SBR, 수소화 NBR 등이 될 수 있다. 그리고 아크릴레이트 중합체는 아크릴산에틸, 아크릴산프로필, 아크릴산이소프로필, 아크릴산n-부틸, 아크릴산이소부틸, 아크릴산t-부틸, 아크릴산n-아밀, 아크릴산이소아밀, 아크릴산n-핵실, 아크릴산2-에틸핵실, 아크릴산핵실, 아크릴산노닐, 아크릴산라우릴, 아크릴산스테아릴 등의 아크릴레이트 ; 메타크릴산에틸, 메타크릴산프로필, 메타크릴산이소프로필, 메타크릴산n-부틸, 메타크릴산이소부틸, 메타크릴산t-부틸, 메타크릴산n-아밀, 메타크릴산이소아밀, 메타크릴산n-핵실, 메타크릴산2-에틸핵실, 메타크릴산옥틸, 메타크릴산이소데실, 메타크릴산라우릴, 메타크릴산트리데실, 메타크릴산스테아릴 등의 메타아크릴레이트 등이 될 수 있다.
본 발명의 슈퍼 커패시터용 전극의 전극 조성물층에 사용하는 결착제의 형상은 집전체와의 결착성이 양호하고, 또, 제조한 전극의 용량의 저하나 충방전의 반복에 의한 열화를 억제하기 위하여 입자 형상이 될 수 있다. 입자 형상의 결착제는 예를 들어 라텍스와 같은 결착제의 입자가 물에 분산된 상태인 것이나, 이와 같은 분산액을 건조시켜 얻어지는 분말 형상인 것이 될 수 있다.
결착제의 양은 전극 활물질 100 wt%에 대비하여 0.1 ∼ 50 wt%, 바람직하게는 1 ∼ 20 wt% 범위가 될 수 있다. 이러한 결착제는 전극층과 집전체(10)와의 밀착성을 충분히 확보할 수 있고, 슈퍼 커패시터의 내부 저항을 낮게 할 수 있다.
상술한 바와 같이 본 발명의 전극 구조물(20)에 적용되는 집전체는 발포체, 파이버 구조체, 3차원 다공질 구조체, 에칭된 구조체 등으로 형성될 수 있다. 이에 따라 본 발명의 전극 구조물(20)은 집전체(10)의 3차원 형태의 기공에 전극 슬러리들이 충진됨에 따라 전극층 형성을 위한 전극 슬러리들의 흘러내림을 방지할 수 있도록 지원한다.
도 2는 본 발명의 실시 예에 따른 전극 구조물(20)을 채용한 적층형 슈퍼 커패시터의 구조를 개략적으로 나타낸 도면이다.
도 2를 참조하면, 본 발명의 적층형 슈퍼 커패시터(100)는 양극 구조물(30)과, 음극 구조물(60), 전해질층(40), 분리막(50) 및 케이스(70)를 포함하여 구성될 수 있다.
여기서 양극 구조물(30)은 앞서 도 1에서 설명한 양극에 사용되는 양극 활물질과, 도전재 및 결착제 등의 조합에 의하여 양극 슬러리를 구성하고, 이렇게 구성된 양극 슬러리를 기반으로 상술한 집전체(10) 상에 일정한 전극 형성 방법에 따라 구성될 수 있다. 이러한 양극 구조물(30)은 양극 활물질로 구성된 제1 양극층(31)과 제2 양극층(32)이 집전체(10)의 전후면 상에 형성된다.
음극 구조물(60)은 앞서 도 1에서 설명한 음극에 사용되는 음극 활물질과, 도전재 및 결착제 등의 조합에 의하여 음극 슬러리를 구성하고, 이렇게 구성된 음극 슬러리를 기반으로 상술한 집전체(10) 상에 일정 전극 형성 방법에 따라 형성될 수 있다. 이에 따라 음극 구조물(60)은 음극 활물질로 구성된 제1 음극층(61)과 제2 음극층(62)이 집전체(10) 상에 형성될 수 있다.
상술한 바와 같은 구조의 양극 구조물(30)과 음극 구조물(60)을 채용하는 본 발명의 적층형 슈퍼 커패시터(100)는 3차원 구조의 집전체(10) 상에 전극 슬러리가 도포되어 집전체(10)의 3차원 구조를 형성하는 다공질 구조체나 발포체 등에 면밀히 삽입 고정된다. 이에 따라 본 발명의 적층형 슈퍼 커패시터(100)는 집전체(10)로부터 전극 슬러리가 흘러내리는 등의 현상이 발생하지 않는다. 결과적으로 본 발명의 적층형 슈퍼 커패시터(100) 제조 시 전극층 형성을 위한 공정 환경을 보다 간단하게 구성할 수 있으며, 이에 따라 보다 양호한 전지 제조를 수행할 수 있다.
한편 분리막(50)은 적층형 슈퍼 커패시터(100)용 전극 구조물들(30, 60)의 사이를 절연할 수 있고, 양이온 및 음이온을 통과시킬 수 있는 재료로 마련될 수 있다. 이러한 분리막(50)은 폴리에틸렌이나 폴리프로필렌 등의 폴리올레핀, 레이온 혹은 유리 섬유제의 미공막 또는 부직포, 일반적으로 전해 콘덴서지로 불리는 펄프를 주원료로 하는 다공질막 등으로 구성될 수 있다. 분리막(50)의 두께는 사용 목적에 따라 적절히 선택되는데, 통상적으로는 1 ∼ 100 ㎛, 바람직하게는 10 ∼ 80 ㎛ 범위 내에서 형성될 수 있다.
전해질층(40)은 전해액과 용매로 구성된다. 예를 들어 전해질층(40)은 유기용매에 리튬염을 용해시킨 비수계 전해액, 무기 고체 전해질, 무기 고체 전해질의 복합재 등을 사용할 수 있으며, 이것에 한정되는 것은 아니다.
여기서 비수계 전해액의 용매로서는 카보네이트, 에스테르, 에테르 또는 케톤을 사용할 수 있다. 카보네이트로는 디메틸 카보네이트(DMC), 디에틸 카보네이트(DEC), 디프로필 카보네이트(DPC), 메틸프로필 카보네이트(MPC), 에틸프로필 카보네이트(EPC), 메틸에틸 카보네이트(MEC) 에틸렌 카보네이트(EC), 프로필렌 카보네이트(PC), 부틸렌 카보네이트(BC) 등이 사용될 수 있다. 에스테르로는 부티로락톤(BL), 데카놀라이드(decanolide), 발레로락톤(valerolactone), 메발로노락톤(mevalonolactone), 카프로락톤(caprolactone), n-메틸 아세테이트, n-에틸 아세테이트, n-프로필 아세테이트 등이 사용될 수 있다. 에테르로는 디부틸 에테르 등이 사용될 수 있다. 케톤으로는 폴리메틸비닐 케톤이 사용될 수 있다. 또한 본 발명에 따른 비수계 전해액은 비수성 유기용매의 종류에 한정되는 것은 아니다.
비수계 전해액의 리튬염의 예로서는, LiPF6, LiBF4, LiSbF6, LiAsF6, LiClO4, LiCF3SO3, LiN(CF3SO2)2, LiN(C2F5SO2)2, LiAlO4, LiAlCl4, LiN(CxF2x+1SO2)(CyF2x+1SO2)(여기서, x 및 y는 자연수임) 및 LiSO3CF3로 이루어진 군에서 선택되는 것을 하나 이상 또는 이들의 혼합물을 포함한다.
본 발명의 적층형 슈퍼 커패시터(100)는 상술한 분리막(50)을 양극 구조물(30)과 음극 구조물(60) 사이에 배치한 후 전해질층(40)을 구성하는 전해액에 함침시킴으로 제조될 수 있다. 예를 들어 슈퍼 커패시터(100)는 구조물들을 필요에 따라 권취시키거나 적층하거나 또는 접는 등의 형태 마련 작업을 수행한 후 전해액을 충진할 케이스(70)에 넣고, 케이스(70)에 전해액을 주입하여 입구를 막아 제조할 수 있다. 또는 적층형 슈퍼 커패시터(100)는 구조물들을 미리 전해액에 함침시켜 전해질층(40)을 형성한 후, 전해질층(40)이 형성된 구조물을 케이스(70)에 수납하여 제조할 수도 있다. 여기서 케이스(70)는 코인형, 원통형, 각형, 버튼, 시트, 파우치형 등 다양한 형태의 어느 하나로 구성될 수 있다.
도 3은 본 발명의 다른 실시 예에 따른 권취형 전지에 적용되는 3차원 집전체 입체 구조의 일예를 나타낸 도면이며, 도 4는 도 3의 집전체에 전극층들이 형성된 전극 구조물 구조를 나타낸 도면이다.
도 3 및 도 4를 참조하면, 권취형 전지 제조에 이용되는 집전체(10)는 전극 슬러리가 넓게 배치되어 전극층들(21, 22)을 형성하는 바닥부(12), 바닥부(12)의 양측 가장자리에서 일정 높이와 각도를 가지며 형성되는 가이드부(11)를 포함하여 구성될 수 있다.
바닥부(12)는 적용될 전지의 형태에 따라 일정 크기를 가지며 형성될 수 있다. 이러한 바닥부(12)는 전극층들(21, 22)이 형성될 폭에 대응하는 넓이를 가지며 형성된다. 이러한 바닥부(12)의 두께는 상부 및 하부 중 적어도 하나에 배치되는 전극층들(21, 22)이 해당 전지가 요구하는 전자 집전을 수행할 수 있을 정도의 실험적 두께로 형성될 수 있다. 한편 바닥부(12)는 앞서 설명한 바와 같이 3차원 다공성 구조를 가지며 형성될 수 있다. 즉 바닥부(12)는 내부에 적어도 하나의 다공성 구조체나 발포체, 파이버 구조체 등으로 형성될 수 있다. 이러한 바닥부(12)의 재질은 앞서 설명한 집전체(10) 재질과 동일한 재질로 구성되거나 또는 다른 재질로 형성될 수 있다.
한편 바닥부(12) 전면에는 일정 방향의 돌기(19)가 추가로 마련될 수 있다. 이 돌기(19)는 바닥부(12) 전면에서 일정 방향 또는 무작위 방향으로 다수개가 배치됨으로써 전극 슬러리가 도포된 이후 전극 슬러리가 일정 방향으로 이동되지 않도록 걸림턱 역할을 수행할 수 있다. 이러한 돌기(19)는 바닥부(12)의 표면에 대하여 거칠기를 가지도록 하는 스크러빙 공정 등을 통하여 형성되거나, 해당 돌기(19) 구조에 대응하는 구조물을 바닥부(12) 전면에 부착시키는 방법으로 형성될 수 있다.
가이드부(11)는 바닥부(12)의 양측 가장자리에서 바닥부(12)로부터 일정 각도를 가지며 일정 높이만큼 형성될 수 있다. 이러한 가이드부(11)는 전극층들(21, 22)이 형성되는 과정에서 전극 슬러리가 바닥부(12)에서 일정 방향으로 흘러내리지 않도록 방지하는 역할을 수행한다. 이를 위하여 가이드부(11)는 바닥부(12)에 도포되는 전극 슬러리의 두께와 유사한 두께를 가지며 형성되거나 전극 슬러리의 점성 등을 고려하여 전극 슬러리의 두께보다 적은 두께를 가지며 형성될 수 있다. 집전체(10) 구조는 슈퍼 커패시터(100) 내부에 삽입된 후 추가적인 구조물과의 전기적 접촉 등이 억제되는 것이 요구될 수 있다. 이에 따라 가이드부(11)는 도포된 전극 슬러리 또는 전극층의 두께 이하로 형성되는 것이 바람직하다. 보다 바람직하게는 도시된 바와 같이 전극층의 두께와 유사하게 형성될 수 있다.
한편 도시된 도면에서는 가이드부(11)가 바닥부(12)의 상측 및 하측에 모두 형성되는 것을 기준으로 나타내었지만 본 발명이 이에 한정되는 것은 아니다. 즉 가이드부(11)는 바닥부(12)의 하측에만 또는 상측에만 형성될 수도 있다. 이 경우 가이드부(11)는 전극 슬러리의 일면을 지지하는 역할을 수행하여 일정 점성을 가지는 전극 슬러리가 특정 방향으로 흐르는 것을 방지할 수 있다.
추가로 가이드부(11)는 바닥부(12)에 수직하게 신장되는 것을 예로 하여 설명하였지만 본 발명이 이에 한정되는 것은 아니다. 즉 가이드부(11)는 바닥부(12)에 대하여 예각을 가지거나 둔각을 가지며 형성될 수 있으며 오버행 구조로 형성될 수도 있다. 예를 들어 전극 슬러리가 도포되는 과정에서 바닥부(12) 전면에 고르게 퍼지게 하기 위해서 가이드부(11)는 바닥부(12) 중심을 기준으로 둔각을 가지며 형성될 수 있다. 또한 전극 슬러리의 점성이 낮아 바닥부(12) 전면에 도포하는 경우 중력 등에 의하여 바닥부(12)의 전면에 퍼지는 경우 오버행 구조로 가이드부(11)를 마련한 후 전극 슬러리가 퍼짐에 따라 오버행 구조의 가이드부(11) 내측으로 이동되도록 구성할 수도 있다. 실질적으로 전극 슬러리가 고형화되어 형성된 전극층들(21, 22)은 전자 집전 역할을 수행함으로 집전 효율 등을 위하여 전극층들(21, 22)이 보다 넓은 면을 가지도록 형성되는 것이 바람직하다. 이에 따라 가이드부(11)는 바닥부(12)에서 둔각 방향 즉 바닥부(12)의 중심을 기준으로 바깥쪽 방향으로 기울어지 각도를 가지며 형성될 수 있다. 이 경우 전극 슬러리가 바닥부(12)에 도포된 후 가이드부(11)의 면을 따라 바깥쪽 방향으로 기울어진 형태로 고형화시킴으로써 전극층들(21, 22)의 상부면은 바닥부와 접촉되는 면보다 크게 형성될 수도 있다. 또한 가이드부(11)는 바닥부(12)와 동일한 재질로 형성될 수 있으며, 또한 바닥부(12)와 다른 재질, 다른 구조체로 형성될 수도 있다.
도 5는 본 발명의 또 다른 실시 예에 따른 파우치 타입에 적용되는 집전체의 3차원 입체 구조의 일예를 나타낸 도면이며, 도 6은 도 5의 파우치 타입 집전체에 전극층들이 형성된 전극 구조물 형태를 나타낸 도면이다.
도 5 및 도 6을 참조하면, 본 발명의 파우치 타입 집전체(10)는 바닥부(12)와 측벽부(13)들을 포함하여 구성될 수 있다.
이와 같은 구조의 파우치 타입 집전체(10)는 바닥부(12)의 가장자리에 일정 높이를 가지며 측벽부(13)들이 형성되어 바닥부(12) 전면에 도포되는 전극 슬러리가 일정 방향으로 흐르지 않도록 방지하여 집전체(10) 내에 적절한 위치에 전극층들(21, 22)이 형성되도록 지원할 수 있다.
바닥부(12)는 파우치 타입 전지의 설계 크기에 대응하는 일정 크기로 형성될 수 있다. 일반적으로 파우치 타입 전지의 경우 추가적인 구조물 즉 케이스나 입출력 전극 등의 배치 등이 고려되기 때문에 바닥부(12)는 파우치 타입 전지의 전체 크기보다는 작게 형성될 수 있다. 이러한 바닥부(12)는 파우치 타입 전지의 형태 예를 들면 직사각형이나, 원형 등 다양한 형태로 형성될 수 있다. 그리고 바닥부(12)의 두께는 전후면에 배치되는 전극층들(21, 22)에 적절히 전자가 집전될 수 있을 정도의 실험적 두께로 형성될 수 있다.
본 발명의 파우치 타입 집전체(10) 구조에서 바닥부(12) 또한 앞서 설명한 권취형 타입 집전체(10) 구조에서의 바닥부와 같이 다수개의 돌기(19)가 배치될 수 있다. 이러한 돌기(19)는 일정 방향 또는 무작위 방향으로 다수개가 배치될 수 있다. 돌기(19) 형성 방식은 스크러빙 방식이나 도포 방식 또는 타공 방식 등 다양한 방식에 의하여 형성될 수 있다.
측벽부(13)는 바닥부(12)의 가장자리를 감싸도록 형성되는 다수의 측벽들로 구성될 수 있다. 즉 측벽부(13)는 바닥부(12)가 사각형 형태로 마련되는 경우 사각형의 각 가장자리에서 바닥부(12)에 수직하게 또는 바닥부(12)에 대하여 일정 기울기를 가지도록 신장되는 다수의 측벽들로 구성될 수 있다. 이러한 측벽부(13)의 내측면은 내부에 도포되는 전극 슬러리들과 접촉되며, 전극 슬러리들이 고형화되어 전극층들(21, 22)을 형성하는 경우 전극층들(21, 22)의 가장자리와 접촉될 수 있다. 측벽부(13)는 바닥부(12)에 연장되어 형성될 수 있다. 이러한 측벽부(13)는 도시된 도면에서는 바닥부(12)에 수직하는 형성되어 바닥면과 상면의 크기가 동일한 띠 형태로 마련되는 것을 나타내었으나, 본 발명이 이에 한정되는 것은 아니다. 즉 측벽부(13)는 바닥부(12)와 접촉되어 구성되는 바닥면의 크기가 측벽부(13)의 상단면보다 작은 크기를 가지도록 형성될 수도 있다. 즉 측벽부(13)의 바닥부(12)에서 상부로 갈수록 점진적으로 단면이 점진적으로 커지는 형태로 구성될 수 있다.
한편 본 발명의 측벽부(13)의 높이는 전극층들(21, 22)의 높이와 유사 또는 동일한 높이를 가지며 형성될 수 있다. 또는 본 발명의 측벽부(13)의 높이는 도 6에 도시한 바와 같이 전극층들(21, 22)의 높이보다 낮게 형성될 수 있다. 이러한 구성은 전극층들(21, 22)을 형성하는 전극 슬러리들이 일정 점성을 가지며 집전체(10)에 도포되는 경우 전극층들(21, 22)의 높이보다 낮게 형성되더라도 충분히 전극 슬러리들의 의도치 않은 흘러내림을 방지할 수 있도록 지원한다. 또한 측벽부(13)는 바닥부(12)와 동일한 재질로 형성될 수 있으며, 설계자 의도에 따라 다른 재질 다른 구조체로 형성될 수도 있다.
상술한 바와 같이 본 발명의 다른 실시 예에 따른 집전체 구조는 전극층들(21, 22)과 접촉되는 면을 입체적으로 확보함으로써 보다 많은 면적이 상호 접촉되도록 구성할 수 있다. 이에 따라 본 발명의 슈퍼 커패시터 구조는 전극층들(21, 22)을 형성하는 과정에서 전극 슬러리의 흘러내림 방지뿐만 아니라 완성된 전극층들(21, 22)과 집전체(10)의 접촉 면적을 추가적으로 확보하여 보다 높은 효율의 집전 효과를 제공할 수 있다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시 예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.
10 : 집전체 11 : 가이드부
12 : 바닥부 13 : 측벽부
19 : 돌기 20 : 전극 구조물
21 : 제1 전극층 22 : 제2 전극층
30 : 양극구조물 40 : 전해질층
50 : 분리막 60 : 음극구조물
70 : 케이스 100 : 적층형 슈퍼 커패시터

Claims (11)

  1. 3차원 구조의 집전체;
    상기 3차원 구조의 집전체 전면 및 후면 중 적어도 하나에 환원 그래핀 분말을 함유하는 전극 슬러리를 코팅하여 마련되는 전극층;을 포함하며,
    상기 전극 슬러리는 전극 활물질, 도전재 및 결착제의 조성비는 90 : 5 : 5로 혼합되며,
    상기 전극 활물질은 환원 그래핀 분말을 포함하며,
    상기 전극 활물질은 전극 성형시 고밀도인 전극을 형성하도록 입자의 형상으로 정립된 구형이며,
    상기 집전체는 상기 환원 그래핀 분말을 함유하는 전극 슬러리의 코팅 로딩량을 증가시킴으로써 전극밀도를 증가시키게 3차원 구조이고,
    상기 전극 활물질은 양극에 사용되는 것을 특징으로 하는 3차원 구조의 집전체를 포함하는 적층형 슈퍼 커패시터용 전극 구조물.
  2. 제1항에 있어서,
    상기 집전체는
    니켈(Ni), 구리(Cu), 스테인리스 스틸(SUS), 티타늄(Ti), 바나듐(V), 크롬(Cr), 망간(Mn), 철(Fe), 코발트(Co), 아연(Zn), 몰리브덴(Mo), 텅스텐(W), 은(Ag), 금(Au), 루테늄(Ru), 플레티늄(Pt), 이리듐(Ir), 알루미늄(Al), 주석(Sn), 비스무스(Bi), 안티모니(Sb) 중 적어도 하나로 구성되며,
    발포 금속(foamed metal), 금속 파이버(metal fiber), 다공성 금속(porous metal), 에칭된 금속(etched metal) 중 적어도 하나의 다공성의 3차원 형태로 구성되는 것을 특징으로 하는 3차원 구조의 집전체를 포함하는 적층형 슈퍼 커패시터용 전극 구조물.
  3. 제1항에 있어서,
    상기 집전체는
    권취형 타입의 전지에 적용되기 위한 일정 면과 폭을 가지는 바닥부;
    상기 바닥부의 양측 가장자리 중 적어도 하나의 가장자리에서 상기 바닥부로터 일정 높이를 가지며 형성되어 상기 바닥부에 도포되는 전극 슬러리의 흐름 방지를 지원하는 가이드부;
    를 포함하는 것을 특징으로 하는 3차원 구조의 집전체를 포함하는 적층형 슈퍼 커패시터용 전극 구조물.
  4. 제3항에 있어서,
    상기 바닥부에서 일정 방향 또는 무작위 방향으로 다수개가 배치되어 상기 전극 슬러리의 흐름 방지를 지원하는 돌기;
    를 더 포함하는 것을 특징으로 하는 3차원 구조의 집전체를 포함하는 적층형 슈퍼 커패시터용 전극 구조물.
  5. 제3항에 있어서,
    상기 가이드부는
    상기 바닥부 중심에서 둔각 방향으로 일정 기울기를 가지며 형성되거나, 상기 바닥부 중심 쪽 예각 방향으로 일정 기울기를 가지며 오버행 구조로 형성되는 것을 특징으로 하는 3차원 구조의 집전체를 포함하는 적층형 슈퍼 커패시터용 전극 구조물.
  6. 제1항에 있어서,
    상기 집전체는
    파우치 타입 전지에 적용되기 위한 일정 면과 폭을 가지는 바닥부;
    상기 바닥부의 가장자리에서 상기 바닥부로터 일정 높이를 가지며 형성되어 상기 바닥부에 도포되는 전극 슬러리의 흐름 방지를 지원하는 측벽부;
    를 포함하는 것을 특징으로 하는 3차원 구조의 집전체를 포함하는 적층형 슈퍼 커패시터용 전극 구조물.
  7. 제6항에 있어서,
    상기 바닥부에서 일정 방향 또는 무작위 방향으로 다수개가 배치되어 상기 전극 슬러리의 흐름 방지를 지원하는 돌기;
    를 더 포함하는 것을 특징으로 하는 3차원 구조의 집전체를 포함하는 적층형 슈퍼 커패시터용 전극 구조물.
  8. 제6항에 있어서,
    상기 측벽부의 높이는
    상기 전극층들의 높이보다 낮게 형성되는 것을 특징으로 하는 3차원 구조의 집전체를 포함하는 적층형 슈퍼 커패시터용 전극 구조물.
  9. 삭제
  10. 삭제
  11. 제1항 내지 제8항 중 어느 한 항에 따른 전극 구조물들;
    상기 전극 구조물들 사이에 배치되는 분리막과 전해질층;
    상기 전극 구조물들과 상기 분리막, 상기 전해질층을 감싸는 케이스;
    를 포함하는 것을 특징으로 하는 3차원 구조의 집전체를 포함하는 적층형 슈퍼 커패시터.
KR1020170149140A 2017-11-10 2017-11-10 그래핀 전극을 적용한 적층형 슈퍼 커패시터 KR102081635B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170149140A KR102081635B1 (ko) 2017-11-10 2017-11-10 그래핀 전극을 적용한 적층형 슈퍼 커패시터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170149140A KR102081635B1 (ko) 2017-11-10 2017-11-10 그래핀 전극을 적용한 적층형 슈퍼 커패시터

Publications (2)

Publication Number Publication Date
KR20190053364A KR20190053364A (ko) 2019-05-20
KR102081635B1 true KR102081635B1 (ko) 2020-04-23

Family

ID=66678735

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170149140A KR102081635B1 (ko) 2017-11-10 2017-11-10 그래핀 전극을 적용한 적층형 슈퍼 커패시터

Country Status (1)

Country Link
KR (1) KR102081635B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101494977B1 (ko) * 2013-11-26 2015-02-23 지에스에너지 주식회사 그래핀 마이크로입자 및 이의 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100874199B1 (ko) 2002-12-26 2008-12-15 후지 주코교 카부시키카이샤 축전장치 및 축전장치의 제조방법
KR101079317B1 (ko) * 2009-11-26 2011-11-04 한국세라믹기술원 슈퍼커패시터용 그라핀 전극의 제조방법 및 이에 의해 제조된 슈퍼커패시터용 그라핀 전극
KR101379715B1 (ko) * 2012-01-31 2014-04-01 비나텍주식회사 3차원 구조의 집전체를 포함하는 전극 구조물 및 이를 포함하는 리튬 이온 커패시터

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101494977B1 (ko) * 2013-11-26 2015-02-23 지에스에너지 주식회사 그래핀 마이크로입자 및 이의 제조방법

Also Published As

Publication number Publication date
KR20190053364A (ko) 2019-05-20

Similar Documents

Publication Publication Date Title
US10361432B2 (en) Non-aqueous secondary battery
TWI536637B (zh) 鋰電極以及含彼之鋰二次電池組
EP3297068B1 (en) Method for producing a non-aqueous electrolyte secondary battery
KR101632793B1 (ko) 리튬 공기 전지용 양극 및 그의 제조방법
US20150318532A1 (en) Bifunctional separators for lithium-sulfur batteries
US20080220329A1 (en) Negative electrode active material for an electricity storage device and method for manufacturing the same
KR102011253B1 (ko) 촉매층이 코팅된 리튬설퍼전지용 다층구조 분리막 및 이를 이용한 리튬설퍼전지
JP7281570B2 (ja) 非水電解液二次電池およびその製造方法
WO2010100752A1 (ja) 空気極および非水空気電池
CN107925057B (zh) 二次电池用正极、其制备方法以及包含所述正极的锂二次电池
KR20130085043A (ko) 전지용 전극 및 그 이용
KR20160128834A (ko) 전기화학소자용 전극 및 상기 전극을 제조하는 방법
JP2008305746A (ja) リチウムイオン電池
JP2016058247A (ja) リチウムイオン二次電池用電極及びリチウムイオン二次電池
JP6609946B2 (ja) リチウムイオン二次電池用電極、その製造方法及びリチウムイオン二次電池
JP2005209496A (ja) 非水電解質二次電池
Baasanjav et al. Hierarchical MCo2O4@ Ni (OH) 2 (M= Zn or Mn) core@ shell architectures as electrode materials for asymmetric solid-state supercapacitors
JP5566825B2 (ja) リチウム二次電池
US20170222220A1 (en) Carbon Nanotube-Based Lithium Ion Battery
KR102081635B1 (ko) 그래핀 전극을 적용한 적층형 슈퍼 커패시터
KR101325633B1 (ko) 리튬 이온 커패시터의 집전체 구조물, 이를 포함하는 전극 및 이를 포함하는 리튬 이온 커패시터
KR101379715B1 (ko) 3차원 구조의 집전체를 포함하는 전극 구조물 및 이를 포함하는 리튬 이온 커패시터
KR20130116403A (ko) 리튬 도핑된 활성 탄소 섬유 직물로 구성된 전극을 포함하는 하이브리드 커패시터 및 이의 제조 방법
CN111699575B (zh) 锂二次电池用负极和包含所述锂二次电池用负极的锂二次电池
US9843080B2 (en) Magnesium-based methods, systems, and devices

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant