KR102080083B1 - 2차원 반도체, 이를 p형 도핑하는 방법, 및 이를 포함하는 2차원 반도체 장치 - Google Patents

2차원 반도체, 이를 p형 도핑하는 방법, 및 이를 포함하는 2차원 반도체 장치 Download PDF

Info

Publication number
KR102080083B1
KR102080083B1 KR1020180109225A KR20180109225A KR102080083B1 KR 102080083 B1 KR102080083 B1 KR 102080083B1 KR 1020180109225 A KR1020180109225 A KR 1020180109225A KR 20180109225 A KR20180109225 A KR 20180109225A KR 102080083 B1 KR102080083 B1 KR 102080083B1
Authority
KR
South Korea
Prior art keywords
region
transition metal
dimensional
type
metal chalcogenide
Prior art date
Application number
KR1020180109225A
Other languages
English (en)
Inventor
조문호
서승영
허호석
성지호
Original Assignee
기초과학연구원
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기초과학연구원, 포항공과대학교 산학협력단 filed Critical 기초과학연구원
Priority to KR1020180109225A priority Critical patent/KR102080083B1/ko
Priority to PCT/KR2019/011160 priority patent/WO2020055013A1/ko
Application granted granted Critical
Publication of KR102080083B1 publication Critical patent/KR102080083B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명에 따른 2차원 반도체는, 제1 영역 및 상기 제1 영역에 인접하는 제2 영역을 갖는 2차원 전이금속 칼코겐화합물 막을 포함하되, 상기 제1 영역은 제1 도전형을 갖고, 상기 제2 영역은 상기 제1 도전형과 다른 제2 도전형을 가지며, 상기 제1 영역은 산소 원자가 도핑되어 있다.

Description

2차원 반도체, 이를 p형 도핑하는 방법, 및 이를 포함하는 2차원 반도체 장치{2-DIMENSION SEMICONDUCTOR, METHOD OF p-TYPE DOPING THE SAME, AND 2-DIMENSION SEMICONDUCTOR DEVICE COMPRISING THE SAME}
본 발명은 2차원 반도체, 이를 p형 도핑하는 방법, 및 이를 포함하는 2차원 반도체 장치에 관한 것이다.
2차원 반도체는 뛰어난 전기적, 기계적, 광학적 특성을 지니는 물질로, 유연한 소자 및 투명 소자에 적용 가능한 차세대 반도체 물질로 각광받고 있다. 예를 들어, 2차원 반도체를 위한 2차원 반도체를 유용한 전자 소자로 이용하기 위해, 2차원 반도체를 도핑하는 공정이 수행되어야 한다.
일반적으로, 반도체 막을 도핑하는 공정은 반도체 막에 불순물을 직접 주입하는 것 또는 반도체 막을 불순물과 함께 증착하는 것을 포함한다. 하지만, 2차원 반도체에 종래의 도핑 공정을 적용할 경우, 2차원 반도체 물질이 손상될 수 있다. 따라서 2차원 반도체를 도핑하는 새로운 방법이 요구되고 있다.
본 발명이 해결하고자 하는 일 과제는 p형 도핑된 영역을 포함하는 2차원 반도체를 제공하는 것에 있다.
본 발명이 해결하고자 하는 일 과제는 2차원 반도체를 p형 도핑하는 방법을 제공하는 것에 있다.
본 발명이 해결하고자 하는 일 과제는 p형 도핑 2차원 반도체를 포함하는 2차원 반도체 장치를 제공하는 것에 있다.
다만, 본 발명이 해결하고자 하는 과제는 상기 개시에 한정되지 않는다.
상기 과제를 해결하기 위한 본 발명의 예시적인 실시예들에 따른 2차원 반도체는, 제1 영역 및 상기 제1 영역에 인접하는 제2 영역을 갖는 2차원 전이금속 칼코겐화합물 막을 포함하되, 상기 제1 영역은 제1 도전형을 갖고, 상기 제2 영역은 상기 제1 도전형과 다른 제2 도전형을 가지며, 상기 제1 영역은 산소 원자가 도핑되어 있을 수 있다.
상기 과제를 해결하기 위한 본 발명의 예시적인 실시예들에 따른 2차원 반도체를 도핑하는 방법은, 기판 상에 2차원 전이금속 칼코겐화합물 막을 형성하는 단계; 상기 2차원 전이금속 칼코겐화합물 막 상에 메탈 패턴을 형성하는 단계; 상기 메탈 패턴을 특정 원소의 기체분위기에 노출시키는 단계; 및 상기 메탈 패턴에만 선택적으로 광원을 조사하는 단계;를 포함할 수 있다.
본 발명의 개념에 따르면, p형 도핑된 영역을 포함하는 2차원 반도체 및 2차원 반도체 장치가 제공될 수 있다.
본 발명의 개념에 따르면, 2차원 반도체의 전기적, 기계적, 그리고 광학적 특성을 열화시키지 않는 2차원 반도체의 도핑 방법이 제공될 수 있다.
다만, 본 발명의 효과는 상기 개시에 한정되지 않는다.
도 1은 본 발명의 예시적인 실시예들에 따른 2차원 반도체 장치의 평면도이다.
도 2a는 도 1의 I-I’선에 따른 단면도이다.
도 2b는 도 1의 II’-II’선에 따른 단면도이다.
도 3a은 본 발명의 2차원 전이금속 칼코겐화합물 막의 산소 원자 농도 프로파일을 나타낸 그래프이다.
도 3b는 2H-MoTe2에 레이저를 조사하였을 때 라만 피크(Raman peaks)를 나타낸 것이다.
도 4는 본 발명의 예시적인 실시예들에 따른 2차원 반도체를 도핑하는 방법을 설명하기 위한 순서도이다.
도 5 내지 도 8은 본 발명의 예시적인 실시예들에 따른 2차원 반도체를 도핑하는 방법을 설명하기 위한 도 1의 I-I’선에 대응하는 단면도들이다.
도 9는 본 발명의 실험예에 따라 MoTe2 패턴의 상면을 잘라내는 것을 개략적으로 나타낸 도면이다.
도 10은 MoTe2 패턴의 제2 영역의 STM 지형도(STM topography)를 나타낸 이미지이다.
도 11은 MoTe2 패턴의 제1 영역의 STM 지형도를 나타낸 이미지이다.
도 12a는 제3 결함(Type C)의 dI/dV를 나타낸 것이다.
도 12b는 제3 결함(Type C)을 일직선으로 가로지르며 측정한 dI/dV 커브를 나타낸 것이다.
도 13는 본 발명의 예시적인 실시예들에 따른 2차원 반도체에 대한 실험예를 설명하기 위한 평면도이다.
도 14은 도 13의 I-I’선에 따른 단면도이다.
도 15a는 도 13 및 도 14을 참조하여 설명된 2차원 반도체 장치의 드레인/소스 전압(Vb)-드레인 전류(Id) 특성을 나타내는 그래프이다.
도 15b는 도 13 및 도 14을 참조하여 설명된 2차원 반도체 장치의 게이트/소스 전압(Vg)-드레인 전류(Id) 특성을 나타내는 그래프이다.
도 16a 및 도 16b는 도 13 및 도 14을 참조하여 설명된 1_2영역의 레이저 조사 시간에 따른 드레인/소스 전압(Vb)-드레인 전류(Id) 특성을 나타내는 그래프들이다.
도 16c는 도 13 및 도 14을 참조하여 설명된 1_2영역의 레이저 조사 시간에 따른 게이트/소스 전압(Vg)-드레인 전류(Id) 특성을 나타내는 그래프이다.
도 16d는 도 13 및 도 14을 참조하여 설명된 1_2영역의 레이저 조사 시간에 따른 캐리어 농도와 면저항 특성을 나타내는 그래프이다.
도 17은 본 발명의 예시적인 실시예들에 따른 2차원 반도체 장치의 평면도이다.
도 18는 도 17의 I-I’선에 따른 단면도이다.
도 19는 본 발명의 예시적인 실시예들에 따른 2차원 반도체 장치의 평면도이다.
도 20은 도 19의 I-I’선에 따른 단면도이다.
도 21은 도 18의 II-II’선에 따른 단면도이다.
도 22은 본 발명의 예시적인 실시예들에 따른 2차원 반도체 장치의 평면도이다.
도 23는 도 22의 I-I’선에 따른 단면도이다.
본 발명의 기술적 사상의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 기술적 사상의 바람직한 실시예들을 설명한다. 그러나 본 발명 기술적 사상은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들의 설명을 통해 본 발명의 기술적 사상의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다.
명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타낸다. 본 명세서에서 기술하는 실시예들은 본 발명의 기술적 사상의 이상적인 예시도인 사시도, 정면도, 단면도 및/또는 개념도를 참고하여 설명될 것이다. 도면들에 있어서, 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다. 본 명세서의 다양한 실시예들에서 다양한 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 실시예들은 그것의 상보적인 실시예들도 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 기술적 사상의 바람직한 실시예들을 설명함으로써 본 발명을 상세히 설명한다.
도 1은 본 발명의 예시적인 실시예들에 따른 2차원 반도체 장치의 평면도이다. 도 2a는 도 1의 I-I’선에 따른 단면도이다. 도 2b는 도 1의 II’-II’선에 따른 단면도이다.
도 1, 도 2a 및 도 2b를 참조하면, 기판(100), 2차원 전이금속 칼코겐화합물 막(200), 및 메탈 패턴(300)을 포함하는 2차원 반도체 장치(10)가 제공될 수 있다. 기판(100)은 차례로 적층된 반도체 층(미도시) 및 절연층(미도시)을 포함할 수 있다. 예를 들어, 기판(100)은 실리콘(Si) 층 및 상기 실리콘 층 상에 제공된 SiO2 층을 포함할 수 있다.
2차원 전이금속 칼코겐화합물 막(200)은 기판(100) 상에 제공될 수 있다. 2차원 전이금속 칼코겐화합물 막(200)은 2차원 전이금속 칼코겐화합물을 포함할 수 있다. 예를 들어, 2차원 전이금속 칼코겐화합물 막(200)은 2H-MoTe2를 포함할 수 있다. 2차원 전이금속 칼코겐화합물 막(200)은 단일층 구조 또는 다층 구조를 가질 수 있다. 예를 들어, 2차원 전이금속 칼코겐화합물 막(200)의 두께는 약 6 옴스트롱(Å) 내지 약 30 옴스트롱(Å)일 수 있다. 2차원 전이금속 칼코겐화합물 막(200)의 도전형은 2차원 전이금속 칼코겐화합물 막(200) 내의 전이금속 칼코겐화합물에 따라 결정될 수 있다. 예를 들어, 2차원 전이금속 칼코겐화합물 막(200)이 MoS2, MoSe2, MoTe2, WSe2, 또는 WTe2를 포함하는 경우, 2차원 전이금속 칼코겐화합물 막(200)의 도전형은 n형일 수 있다. 다른 예에서, 2차원 전이금속 칼코겐화합물 막(200)이 WS2, ZrS2, ZrSe2, HfS2, HfSe2, 또는 NbSe2를 포함하는 경우, 2차원 전이금속 칼코겐화합물 막(200)의 도전형은 p형일 수 있다.
2차원 전이금속 칼코겐화합물 막(200)은 제1 영역(210) 및 제2 영역(220)을 포함할 수 있다. 제1 영역(210)은 클러스터들(clusters)(미도시) 및 공공들(vacancies)(미도시)을 포함할 수 있다. 제1 영역(210)의 클러스터들 및 공공들은, 후술할 도 11에 나타난 제3 결함(Type C) 및 제2 결함(Type B)를 통해 보다 자세히 설명한다.
클러스터들의 각각은 2차원 전이금속 칼코겐화합물 막(200) 외부의 원소를 포함하는 원소 뭉치일 수 있다. 원소 뭉치는 원소들의 집합일 수 있다. 클러스터는 산소 원자를 포함할 수 있다. 클러스터 내의 산소 원자는 2차원 전이금속 칼코겐화합물 막(200) 외부(예를 들어, 대기)에서 2차원 전이금속 칼코겐화합물 막(200) 내로 유입된 것일 수 있다.
일 예로, 클러스터는 2차원 전이금속 칼코겐화합물 막(200) 내에 산소 원자들이 응집되어 있는 영역일 수 있다. 다른 예로, 클러스터는 2차원 전이금속 칼코겐화합물 막(200) 내에 산소 원자들이 응집되어 형성된 구조체 또는 입자(particle)일 수 있다. 또 다른 예로, 클러스터는 산소가 전이금속 칼코겐화합물과 반응하여 형성된 구조체 또는 입자일 수 있다.
클러스터들은 전자 억셉터(electron acceptor)일 수 있다. 제1 영역(210) 내의 클러스터들이 전자를 수용하기 때문에, 2차원 전이금속 칼코겐화합물 막(200)의 제1 영역(210)은 p형을 가질 수 있다. 다시 말하면, 클러스터들은 p형의 불순물로 기능할 수 있다. 따라서, 제1 영역(210)의 p형 도핑 농도는 클러스터들의 밀도에 비례할 수 있다. 클러스터들의 밀도는 구배를 가질 수 있다. 예시적인 실시예들에서, 클러스터들의 밀도는 메탈 패턴(300) 아래에서 가장 높고, 메탈 패턴(300)으로부터 멀수록 낮을 수 있다. 이에 따라, p형 도핑 농도는 메탈 패턴(300) 아래에서 가장 높고, 메탈 패턴(300)으로부터 멀수록 낮을 수 있다.
도 3a은 본 발명의 2차원 전이금속 칼코겐화합물 막의 산소 원자 농도 프로파일을 나타낸 그래프이다. 도 3a을 참조하면, 2차원 전이금속 칼코겐화합물 막(200)의 산소 원자의 농도(즉, atomic percent)는 메탈 패턴(300) 아래에서 가장 높고, 메탈 패턴(300)으로부터 멀수록 감소할 수 있다. 산소 원자의 농도는 제1 영역(210)에서 제2 영역(220)으로 갈수록 감소할 수 있다. 제2 영역(220)에서 산소 원자의 농도는 실질적으로 0에 수렴할 수 있다. 도 3a에 나타난 산소 원자의 농도 프로파일은, 앞서 설명한 클러스터들의 밀도 프로파일과 실질적으로 일치할 수 있다. 이로써, 클러스터는 산소 원자와 밀접한 관련이 있으며, 예를 들어 클러스터는 산소 원자를 포함할 수 있다.
각각의 공공은 전이금속 칼코겐화합물의 격자 내에서 전이금속 원자가 빠져서 형성된 것일 수 있다. 전이금속 원자와 칼코겐 원자는 서로 결합되어 격자 구조를 형성할 수 있다. 격자 내의 전이금속 원자가 빠져나가면서 공공이 형성될 수 있다. 공공들의 밀도는 구배를 가질 수 있다. 예시적인 실시예들에서, 공공들의 밀도는 메탈 패턴(300) 아래에서 가장 높고, 메탈 패턴(300)으로부터 멀수록 낮을 수 있다.
클러스터 및 공공 결함은 제2 영역(220) 내에 제공되지 않을 수 있다. 제2 영역(220)의 도전형은 제2 영역(220) 내의 전이금속 칼코겐화합물의 종류에 따라 결정될 수 있다. 예를 들어, 제2 영역(220)이 MoS2, MoSe2, MoTe2, WSe2, 또는 WTe2를 포함하는 경우, 제2 영역(220)의 도전형은 n형일 수 있다. 다른 예에서, 제2 영역(220)이 WS2, ZrS2, ZrSe2, HfS2, HfSe2, 또는 NbSe2를 포함하는 경우, 제2 영역(220)의 도전형은 p형일 수 있다.
메탈 패턴(300)은 제1 영역(210) 상에 제공될 수 있다. 메탈 패턴(300)은 제1 영역(210)에 직접 접할 수 있다. 메탈 패턴(300)은 제1 영역(210)과 전기적으로 연결될 수 있다. 예를 들어, 메탈 패턴(300)은 금(Au)을 포함할 수 있다. 예시적인 실시예들에서, 메탈 패턴(300)은 접착층(미도시)을 더 포함할 수 있다. 접착층은 메탈 패턴(300)의 하부에 배치될 수 있다. 접착층은 메탈 패턴(300)과 제1 영역(210) 사이의 접착력을 높일 수 있다. 예를 들어, 접착층은 크롬(Cr)을 포함할 수 있다.
일반적인 도핑 공정(예를 들어, 이온 임플란트 공정)을 이용하여 2차원 반도체를 도핑할 경우, 주입되는 이온들에 의해 2차원 반도체의 격자 구조가 손상되어, 2차원 반도체로서의 특성을 잃을 수 있다.
본 발명의 개념에 따른 제1 영역(210)은 2차원 전이금속 칼코겐화합물 막(200) 외부로부터 유입된 클러스터들에 의해 p형 도핑될 수 있다. 클러스터들은 제1 영역(210) 내의 2차원 전이금속 칼코겐화합물의 격자 구조를 손상시키지 않으므로, 제1 영역(210) 내의 2차원 전이금속 칼코겐화합물은 2차원 반도체로서의 특성을 유지할 수 있다. 결과적으로, p형 도핑된 영역을 갖되, 2차원 전이금속 칼코겐화합물의 특성을 갖는 2차원 전이금속 칼코겐화합물 막(200)이 제공될 수 있다.
도 4는 본 발명의 예시적인 실시예들에 따른 2차원 반도체를 도핑하는 방법을 설명하기 위한 순서도이다. 도 5 내지 도 8은 본 발명의 예시적인 실시예들에 따른 2차원 반도체를 도핑하는 방법을 설명하기 위한 도 1의 I-I’선에 대응하는 단면도들이다.
도 4 및 도 5를 참조하면, 기판(100) 상에 2차원 전이금속 칼코겐화합물 막(200)이 형성될 수 있다.(S10) 기판(100)은 차례로 적층된 반도체 층(미도시) 및 절연층(미도시)을 포함할 수 있다. 예를 들어, 기판(100)은 실리콘(Si) 층 및 상기 실리콘 층 상에 제공된 SiO2 층을 포함할 수 있다.
2차원 전이금속 칼코겐화합물 막(200)을 형성하는 것은 물리적인 박리 공정(mechanical exfoliation) 또는 화학 기상 증착 공정(Chemical Vapor Deposition, CVD)을 수행하는 것을 포함할 수 있다. 2차원 전이금속 칼코겐화합물 막(200)은 2차원 전이금속 칼코겐화합물을 포함할 수 있다. 예를 들어, 2차원 전이금속 칼코겐화합물 막(200)은 2H-MoTe2를 포함할 수 있다. 2차원 전이금속 칼코겐화합물 막(200)은 단일층 구조 또는 다층 구조를 갖도록 형성될 수 있다. 예를 들어, 2차원 전이금속 칼코겐화합물 막(200)은 약 6 옴스트롱(Å) 내지 약 30 옴스트롱(Å)의 두께로 형성될 수 있다.
도 4 및 도 6을 참조하면, 상기 2차원 전이금속 칼코겐화합물 막(200)을 패터닝하여, 2차원 전이금속 칼코겐화합물 패턴(202)이 형성될 수 있다.(S20) 2차원 전이금속 칼코겐화합물 막(200)을 패터닝하는 공정은 2차원 전이금속 칼코겐화합물 막(200) 상에 제1 포토레지스트 패턴(PR1)을 형성하는 것 및 상기 제1 포토레지스트 패턴(PR1)을 식각 마스크로 이용하는 플라즈마 건식 식각 공정을 수행하는 것을 포함할 수 있다. 예시적인 실시예들에서, 상기 플라즈마 건식 식각 공정에서 CF4 가스가 식각 가스로 이용될 수 있다. 2차원 전이금속 칼코겐화합물 막(200)의 패터닝 공정 종료 후, 제1 포토레지스트 패턴(PR1)은 제거될 수 있다.
도 4 및 도 7을 참조하면, 2차원 전이금속 칼코겐화합물 패턴(202) 상에 메탈 패턴(300)이 형성될 수 있다.(S30) 메탈 패턴(300)을 형성하는 공정은 2차원 전이금속 칼코겐화합물 패턴(202) 상에, 개구(OP)를 갖는 제2 포토레지스트 패턴(PR2)을 형성하는 것, 제2 포토레지스트 패턴(PR2) 상에 도전 물질(미도시)을 증착하여 개구(OP)를 상기 도전 물질로 채우는 것, 및 상기 포토레지스트 패턴(PR2) 상의 도전 물질을 제거하여, 개구(OP) 내에 메탈 패턴(300)을 형성하는 것을 포함할 수 있다. 도전 물질을 증착하는 것은 전자빔 금속 증착 공정을 포함할 수 있다. 예를 들어, 메탈 패턴(300)은 차례로 증착된 크롬(Cr) 및 금(Au)을 포함할 수 있다. 메탈 패턴(300)을 형성한 후, 제2 포토레지스트 패턴(PR2)은 제거될 수 있다.
도 4 및 도 8을 참조하면, 메탈 패턴(300)에 레이저(400)가 조사되어, 2차원 전이금속 칼코겐화합물 패턴(202)을 p형 도핑할 수 있다.(S40) 메탈 패턴(300)에 레이저(400)가 조사된 경우, 2차원 전이금속 칼코겐화합물 패턴(202) 중, 레이저(400)가 조사된 부분에 인접한 영역 내에 클러스터들 및 공공들이 생성될 수 있다. 레이저(400)의 파장은 가시광 영역의 파장 범위에서 선택될 수 있다. 일 예로, 레이저(400)의 파장은 350 nm 내지 750 nm일 수 있다. 클러스터들 및 공공들이 생성되는 영역은 제1 영역(210)으로 지칭될 수 있다. 제1 영역(210), 클러스터들, 및 공공들은 도 1 내지 도 3a을 참조하여 설명된 것들과 실질적으로 동일할 수 있다. 제1 영역(210)은 클러스터들에 의해 p형 도핑될 수 있다
2차원 전이금속 칼코겐화합물 패턴(202) 중, 제1 영역(210)을 제외한 나머지 부분은 제2 영역(220)으로 지칭될 수 있다. 제2 영역(220)은 도 1 내지 도 3a을 참조하여 설명된 것과 실질적으로 동일할 수 있다. 제2 영역(220)은 p형 도핑되지 않은 영역일 수 있다.
일반적인 도핑 공정(예를 들어, 이온 임플란트 공정)을 이용하여 2차원 반도체를 도핑할 경우, 주입되는 이온들에 의해 2차원 반도체의 격자 구조가 손상되어, 2차원 반도체로서의 특성을 잃을 수 있다.
본 발명의 개념에 따른 제1 영역(210)은 메탈 패턴(300)에 조사된 레이저(400)에 의해 생성된 클러스터들에 의해 p형 도핑될 수 있다. 클러스터들은 제1 영역(210) 내의 2차원 전이금속 칼코겐화합물의 격자 구조를 손상시키지 않으므로, 제1 영역(210) 내의 2차원 전이금속 칼코겐화합물은 2차원 반도체로서의 특성을 유지할 수 있다. 결과적으로, 2차원 전이금속 칼코겐화합물의 특성을 열화시키지 않는 2차원 전이금속 칼코겐화합물 막(200)의 p형 도핑 방법이 제공될 수 있다.
[실험예 1]
앞서 도 4 내지 도 8을 참조하여 설명한 방법에 따라 p형 도핑된 2차원 반도체를 제조하였다. 도 4 내지 도 8을 다시 참조하면, SiO2/p+Si 기판(100) 상에 20nm 두께로 2H-MoTe2 패턴(202)을 형성하였다. 2H-MoTe2 패턴(202) 상에 포토레지스트 패턴(PR2)을 형성한 후, 개구(OP) 내에 1nm 두께의 크롬(Cr)과 20nm 두께의 금(Au)을 차례로 증착하여 메탈 패턴(300)을 형성하였다. 포토레지스트 패턴(PR2)을 제거한 후, 메탈 패턴(300)에 레이저(400)가 조사되었다. 레이저(400) 조사는 대기(atmosphere) 분위기에서 수행되었다. 레이저(400)의 파장은 532nm였고, 레이저의 출력은 20 mW였다.
제조된 2차원 반도체에 STM (scanning tunneling microscopy) 및 STS (scanning tunneling spectroscopy)를 수행하였다. 초고 진공 조건(ultra-high vacuum condition)의 STM 챔버에 제조된 2차원 반도체를 넣고, 2H-MoTe2 패턴(202)의 상부를 잘라내었다 (도 9 참조). 2H-MoTe2 패턴(202)의 상부를 자른 이유는, 2H-MoTe2 패턴(202)의 표면에만 도핑이 이루어진 것이 아니고 벌크하게 도핑이 이루어졌음을 확인하기 위함이다. 상부가 잘려진 2H-MoTe2 패턴(202)에 STM 조사(investigation)를 수행하였다.
2H-MoTe2 패턴(202)은 레이저(400)가 조사된 부분에 인접하는 제1 영역(210) 및 레이저 레이저(400)의 영향을 받지 않은 제2 영역(220)을 갖는다. 제2 영역(220)은 깨끗한 MoTe2 (pristine MoTe2)이다.
먼저, 제2 영역(220)의 STM 지형도(STM topography)를 도 10에 나타내었다. 깨끗한 MoTe2 상에서 원자적으로 분해된 격자 결함이 관찰되었다. 상기 격자 결함은 밝게 보이는 부분이며, Te-Mo-Te 삼각 프리즘 내에서 Te 원자의 위치에 대응한다. 이를 제1 결함(Type A)으로 지칭하였다. 제1 결함(Type A)은 칼코겐인 Te 원자의 공공(vacancy)이다. 칼코겐 공공인 제1 결함(Type A)은 2차원 전이금속 칼코겐화합물이 갖는 고유 결함(intrinsic defect)이다.
제1 영역(210)의 STM 지형도(STM topography)를 도 11에 나타내었다. 제1 영역(210)의 STM 지형도에서는, 제2 영역(220)의 STM 지형도에서 관측된 제1 결함(Type A) 뿐만 아니라 제2 결함(Type B) 및 제3 결함(Type C)이 추가로 관측되었다.
제2 결함(Type B)은 Te 원자 사이트에 인접하는 Mo 원자 사이트에 위치한 구멍(pit)이다. 즉, 제2 결함(Type B)은 전이금속인 Mo 원자의 공공이다. 한편 제2 결함(Type B)에서 측정된 dI/dV (differential conductance)는 제1 결함(Type A)에서 측정된 dI/dV와 유사하다. 따라서, 제2 결함(Type B)은 본 발명의 도판트로 기능하지 않는 것으로 판단된다.
한편, 제3 결함(Type C)은 커다란 주름 형태(large surrounding corrugation)의 클러스터로서, 특별한 원자 구조적 특징은 관측되지 않았다. 도 12a는 제3 결함(Type C)의 dI/dV를 나타낸 것이다. 도 12b는 제3 결함(Type C)을 일직선으로 가로지르며 측정한 dI/dV 커브를 나타낸 것이다. 도 12a를 참조하면, 제3 결함(Type C)의 dI/dV는, 비어있는 상태(unoccupied state)로 ~0.5 eV만큼의 실질적인 전위 변화를 나타내었다. 도 12b를 참조하면, CBM(conduction band minimum)- VBM(valence band maximum) 포지션과 밴드 가장자리 꼬리의 국소 변이가 원자 규모에서 관측되었다. 이와 같은 결과들은, 제3 결함(Type C)이 전자 억셉터(electron acceptor)임을 강하게 뒷받침한다. 제3 결함(Type C)은 MoTe2 격자 내에서 위치가 고정된 클러스터이다.
깨끗한 MoTe2에서는 존재하지 않아야 할 산소 원자가 본 발명에 따라 제조된 2차원 반도체 내에 포함되어 있음을 확인하였다. 제조된 2차원 반도체에 대한 EDS (Energy dispersive X-ray spectroscopy) 분석 결과는 앞서 설명한 도 3a에 나타나 있다. 도 3a을 다시 참조하면, 산소 원자의 농도는 제1 영역(210)에서 제2 영역(220)으로 갈수록 감소함을 확인하였다.
도 8에 나타난 바와 같이, 대기 분위기에서 레이저(400)를 조사하면서 대기 내의 산소 분자가 2H-MoTe2 패턴(202)으로 확산될 수 있다. 이로써 도 3a에 나타난 산소 원자의 농도 프로파일이 발생한 것으로 판단된다. 한편, 제2 결함(Type B) 및 제3 결함(Type C) 역시 제1 영역(210)에서 제2 영역(220)으로 갈수록 개수(또는 밀도)가 감소한다. 즉, 제2 결함(Type B) 및 제3 결함(Type C)의 밀도 프로파일과 도 3a의 산소 원자의 농도 프로파일이 일치한다.
결과적으로, 국부적인 레이저 조사는 MoTe2 격자 내에 Mo 공공을 생성하고, 이어서 대기로부터 확산된 산소 원자에 의해 형성된 산소 클러스터(또는 산소 원자들)가 온-사이트 화학 흡착된다고 추정할 수 있다. 화학 흡착된 산소 클러스터(또는 산소 원자들)는 p형 도펀트로 작용한다고 볼 수 있다.
도 3b는 2H-MoTe2에 레이저를 조사하였을 때 라만 피크(Raman peaks)를 나타낸 것이다. 도 3b를 참조하면, 2H-MoTe2에 레이저가 조사되었을 경우, Mo와 산소(O)가 결합하여 MO2 결합을 형성함을 확인할 수 있다. 결과적으로, 본 발명에 따른 레이저 조사는 산소 원자가 도핑되는 효과를 발생시킬 수 있다.
[실험예 2]
도 13은 본 발명의 예시적인 실시예들에 따른 2차원 반도체에 대한 실험예를 설명하기 위한 평면도이다. 도 14은 도 13의 I-I’선에 따른 단면도이다. 설명의 간결함을 위해, 도 4 내지 도 8을 참조하여 설명된 것과 실질적으로 동일한 내용은 설명되지 않을 수 있다.
도 13 및 도 14을 참조하면, SiO2/p+Si 기판(100)이 준비되었다. SiO2/p+Si 기판(100) 상에 20 nm 두께로 2H-MoTe2 필름을 형성하였다. 2H-MoTe2 필름 상에 포토레지스트 패턴(미도시)을 형성한 후, CF4 건식 플라즈마 식각 공정을 수행하여 2H-MoTe2 패턴(202)을 형성하였다. 패터닝된 2H-MoTe2 패턴(202) 상에 4개의 개구들(미도시)을 갖는 포토레지스트 패턴(미도시)을 형성한 후, 상기 개구들 내에 1 나노미터(nm) 두께의 크롬(Cr)과 60 나노미터(nm) 두께의 금(Au)을 차례로 증착하여 제1 내지 제4 패턴들(301, 302, 303, 304)을 형성하였다. 포토레지스트 패턴을 제거한 후, 제1 및 제2 패턴들(301, 302)에 레이저가 조사되었다. 레이저의 파장은 532 나노미터(nm)였고, 레이저의 출력은 26 밀리와트(mW)였고, 레이저의 직경은 1 마이크로미터(㎛) 였다. 제3 및 제4 패턴들(303, 304)엔 레이저가 조사되지 않았다. 제1 및 제2 패턴들(301, 302) 사이의 2H-MoTe2 패턴(202)은 1_2 영역(R12)으로 지칭되었다. 1_2 영역(R12)의 도전형은 p형이 이었다. 제2 및 제3 패턴들(302, 303) 사이의 2H-MoTe2 패턴(202)은 2_3 영역(R23)으로 지칭되었다. 2_3 영역(R23)의 도전형은 제2 패턴(302)에 인접한 부분에서 p형이었고, 제3 패턴(303)에 인접한 부분에서 n형이었다. 제3 및 제4 패턴들(303, 304) 사이의 2H-MoTe2 패턴(202)은 3_4 영역(R34)으로 지칭되었다. 3_4 영역(R34)의 도전형은 n형이었다. 기판(100)의 바닥면 상에 백 게이트 전극(BGE)이 제공되었다.
도 15a는 도 13 및 도 14을 참조하여 설명된 2차원 반도체 장치의 드레인/소스 전압(Vb)-드레인 전류(Id) 특성을 나타내는 그래프이다. 도 15b는 도 13 및 도 14을 참조하여 설명된 2차원 반도체 장치의 게이트/소스 전압(Vg)-드레인 전류(Id) 특성을 나타내는 그래프이다. 여기서, 백 게이트 전극(BGE)이 게이트 전극으로 사용되었고, 제1 내지 제4 패턴들(301, 302, 303, 304)은 소스 전극 및 드레인 전극으로 사용되었다.
도 15a 및 도 15b를 참조하면, 1_2영역(R12)은 p형 반도체의 특성을 보였고, 2_3영역(R23)은 pn접합의 특성을 보였고, 그리고 3_4영역(R34)은 n형 반도체의 특성을 보였다.
도 16a 및 도 16b는 도 13 및 도 14을 참조하여 설명된 1_2영역의 레이저 조사 시간에 따른 드레인/소스 전압(Vb)-드레인 전류(Id) 특성을 나타내는 그래프들이다. 도 16c는 도 13 및 도 14을 참조하여 설명된 1_2영역의 레이저 조사 시간에 따른 게이트/소스 전압(Vg)-드레인 전류(Id) 특성을 나타내는 그래프이다. 도 16d는 도 13 및 도 14을 참조하여 설명된 1_2영역의 레이저 조사 시간에 따른 캐리어 농도와 면저항 특성을 나타내는 그래프이다. 레이저는 90초까지 조사되었고, 도 16a 내지 도 16d에 도시된 그래프들은 10초 간격으로 기록되었다.
도 16a 내지 도 16d를 참조하면, 도 13 및 도 14을 참조하여 설명된 1_2영역(R12)은 초기엔 n형 반도체 특성을 보였고, 레이저의 조사 시간이 길어질수록 p형 반도체 특성을 보였다. 이에 따라, 상기 1_2영역(R12)은 p형 도핑되었음이 확인되었다.
도 17은 본 발명의 예시적인 실시예들에 따른 2차원 반도체 장치의 평면도이다. 도 18는 도 17의 I-I’선에 따른 단면도이다. 설명의 간결함을 위하여, 도 1 내지 도 3a을 참조하여 설명된 것과 실질적으로 동일한 내용은 설명되지 않을 수 있다.
도 17 및 도 18를 참조하면, 기판(100), 2차원 전이금속 칼코겐화합물 막(200), 제1 메탈 패턴(310), 및 제2 메탈 패턴(320)을 포함하는 2차원 반도체 장치(12)가 제공될 수 있다. 기판(100), 2차원 전이금속 칼코겐화합물 막(200), 및 제1 메탈 패턴(310)은 각각 도 1 내지 도 3a을 참조하여 설명된 기판(100), 2차원 전이금속 칼코겐화합물 막(200), 및 메탈 패턴(300)과 실질적으로 동일할 수 있다.
제2 메탈 패턴(320)은 제2 영역(220) 상에 제공될 수 있다. 제2 메탈 패턴(320)은 제1 메탈 패턴(310)으로부터 기판(100)의 상면에 평행한 방향으로 이격될 수 있다. 제2 메탈 패턴(320)은 제2 영역(220)과 전기적으로 연결될 수 있다. 예를 들어, 제2 메탈 패턴(320)은 금(Au)을 포함할 수 있다. 예시적인 실시예들에서, 제2 메탈 패턴(320)은 접착층(미도시)을 더 포함할 수 있다. 접착층은 제2 메탈 패턴(320)의 하부에 배치될 수 있다. 접착층은 제2 메탈 패턴(320)과 제2 영역(220) 사이의 접착력을 높일 수 있다. 예를 들어, 접착층은 크롬(Cr)을 포함할 수 있다.
2차원 반도체 장치(12)는 pn접합 다이오드일 수 있다. 제1 영역(210)의 도전형은 p형이고, 제2 영역(220)의 도전형은 n형일 수 있다. 제1 및 제2 메탈 패턴들(310, 320)은 각각 애노드(anode) 전극 및 캐소드(cathode) 전극일 수 있다.
본 발명의 개념에 따른 제1 영역(210)은 클러스터들에 의해 p형 도핑될 수 있다. 클러스터들은 2차원 전이금속 칼코겐화합물의 격자 구조를 손상시키지 않을 수 있다. 따라서, 제1 영역(210)은 2차원 반도체 물질로서의 특성을 유지할 수 있다. 결과적으로, p형 도핑된 영역을 갖되, 2차원 전이금속 칼코겐화합물의 특성을 갖는 2차원 전이금속 칼코겐화합물 장치(12)가 제공될 수 있다.
도 19는 본 발명의 예시적인 실시예들에 따른 2차원 반도체 장치의 평면도이다. 도 20은 도 19의 I-I’선에 따른 단면도이다. 도 21은 도 18의 II-II’선에 따른 단면도이다. 설명의 간결함을 위하여, 도 1 내지 도 3a을 참조하여 설명된 것과 실질적으로 동일한 내용은 설명되지 않을 수 있다. 설명의 간결함을 위해, 이하에서, npn형 바이폴라 정션 트랜지스터(이하, BJT)에 대해 설명된다. 다만, 이는 예시적인 것이며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 본 실시예로부터 pnp형 BJT를 용이하게 실시할 수 있을 것이다.
도 19 내지 도 21을 참조하면, 기판(100), 2차원 전이금속 칼코겐화합물 막(200), 한 쌍의 제1 메탈 패턴들(310), 제2 메탈 패턴(320), 및 제3 메탈 패턴(330)을 포함하는 2차원 반도체 장치(14)가 제공될 수 있다. 기판(100)은 도 1 내지 도 3a을 참조하여 설명된 기판(100)과 실질적으로 동일할 수 있다.
도 1 및 도 2에 도시된 것과 달리, 2차원 전이금속 칼코겐화합물 막(200)은 제1 영역(210), 제2 영역(222), 및 제3 영역(224)을 포함할 수 있다. 제1 영역(210)은 그 형태를 제외하면, 도 1 내지 도 3a을 참조하여 설명된 제1 영역(210)과 실질적으로 동일할 수 있다. 제2 영역(222), 제1 영역(210), 및 제3 영역(224)은 기판(100)의 상면에 평행한 제1 방향(D1)을 따라 배열될 수 있다.
제1 영역(210)은 제1 방향(D1)을 따라 제1 영역(210)의 중심부에 가까워질수록 좁아지는 폭을 가질 수 있다. 제1 영역(210)의 폭은, 제1 방향(D1)에 교차하되 기판(100)의 상면에 평행한 제2 방향(D2)을 따른 제1 영역(210)의 크기일 수 있다. 제1 영역(210)은 제1 영역(210)의 측벽으로부터 제2 방향(D2)을 따라 돌출된 한 쌍의 돌출 영역들(212)을 가질 수 있다.
제1 메탈 패턴(310)은 한 쌍으로 제공될 수 있다. 한 쌍의 제1 메탈 패턴들(310)은 각각 한 쌍의 돌출 영역들(212) 상에 제공될 수 있다. 한 쌍의 제1 메탈 패턴들(310)은 서로 제2 방향(D2)을 따라 이격될 수 있다. 제1 영역(210)의 도전형은 p형일 수 있다. 이에 따라, 제1 영역(210)은 npn형 BJT의 베이스(base) 기능을 가질 수 있다. 한 쌍의 제1 메탈 패턴들(310)은 베이스 전극들일 수 있다.
제2 및 제3 영역들(222, 224)의 각각은 그 위치 및 형태를 제외하면, 도 1 내지 도 3a을 참조하여 설명된 제2 영역(220)과 실질적으로 동일할 수 있다. 제2 및 제3 영역들(222, 224)은 제1 영역(210)을 사이에 두고 제1 방향(D1)을 따라 서로 이격될 수 있다. 제2 및 제3 메탈 패턴들(320, 330)은 각각 제2 및 제3 영역들(222, 224) 상에 제공될 수 있다. 제2 영역(222)은 제1 영역(210)과 제2 메탈 패턴(320) 사이에서, 제1 방향(D1)을 따라 제1 영역(210)에 가까워질수록 좁아지는 폭을 가질 수 있다. 제3 영역(224)은 제1 영역(210)과 제3 메탈 패턴(330) 사이에서, 제1 방향(D1)을 따라 제1 영역(210)에 가까워질수록 좁아지는 폭을 가질 수 있다. 제2 및 제3 영역들(222, 224)의 각각의 도전형은 n형일 수 있다. 이에 따라, 제2 및 제3 영역들(222, 224)은 각각 npn형 BJT의 이미터(emitter) 및 콜렉터(collector)(또는 콜렉터 및 이미터) 기능을 가질 수 있다. 제2 및 제3 메탈 패턴들(320, 330)은 각각 이미터 전극 및 콜렉터 전극일 수 있다. 이에 따라, 2차원 반도체를 포함하는 BJT가 제공될 수 있다.
다만, 상기 개시된 제1 영역(210), 제2 영역(222), 및 제3 영역(224)의 형태는 예시적인 것이므로, 한정적으로 해석되어서는 안 된다. 제1 영역(210), 제2 영역(222), 및 제3 영역(224)의 형상들 및 배치 관계는 npn형 BJT를 구현할 수 있는 것이라면 어떤 형태든 가능할 수 있다.
본 발명의 개념에 따른 제1 영역(210)은 클러스터에 의해 p형 도핑될 수 있다. 따라서, 제1 영역(210)은 2차원 반도체 물질로서의 특성을 유지할 수 있다. 결과적으로, p형 도핑된 영역을 갖되, 2차원 전이금속 칼코겐화합물의 특성을 갖는 2차원 전이금속 칼코겐화합물 장치(14)가 제공될 수 있다.
도 22은 본 발명의 예시적인 실시예들에 따른 2차원 반도체 장치의 평면도이다. 도 23는 도 22의 I-I’선에 따른 단면도이다. 설명의 간결함을 위해, 도 1 내지 도 3a를 참조하여 설명된 것과 실질적으로 동일한 내용은 설명되지 않을 수 있다.
도 22 및 도 23를 참조하면, 기판(100), 2차원 전이금속 칼코겐화합물 막(200), 제1 메탈 패턴(310), 및 제2 메탈 패턴(320)을 포함하는 2차원 반도체 장치(16)가 제공될 수 있다. 기판(100)은 도 1 내지 도 3a을 참조하여 설명된 기판(100)과 실질적으로 동일할 수 있다.
2차원 전이금속 칼코겐화합물 막(200)은 디스크 형상을 가질 수 있다. 2차원 전이금속 칼코겐화합물 막(200)은 도 1 내지 도 3a을 참조하여 설명된 2차원 전이금속 칼코겐화합물 막(200)과 실질적으로 동일한 물질을 포함할 수 있다.
2차원 전이금속 칼코겐화합물 막(200)은 제1 영역(210) 및 제2 영역(220)을 포함할 수 있다. 제1 영역(210) 및 제2 영역(220)은 그 형상 및 위치를 제외하면, 도 1 내지 도 3a을 참조하여 설명된 제1 영역(210) 및 제2 영역(220)과 실질적으로 동일할 수 있다. 제1 영역(210) 및 제2 영역(220)은 방사형으로 배열될 수 있다. 제2 영역(220)은 제1 영역(210)을 둘러싸는 고리 형상을 가질 수 있다.
제1 메탈 패턴(310)은 제1 영역(210) 상에 제공될 수 있다. 제1 메탈 패턴(310)은 제1 영역(210)과 전기적으로 연결될 수 있다. 예를 들어, 제1 메탈 패턴(310)은 제1 영역(210)과 직접 접할 수 있다.
제2 메탈 패턴(320)은 제2 영역(220) 상에 제공될 수 있다. 제2 메탈 패턴(320)은 제2 영역(220)의 테두리를 따라 연장될 수 있다. 제2 메탈 패턴(320)은 제2 영역(220)과 전기적으로 연결될 수 있다. 제1 및 제2 메탈 패턴들(310, 320)은 도 1 내지 도 3a을 참조하여 설명된 메탈 패턴(300)과 실질적으로 동일한 물질을 포함할 수 있다.
2차원 반도체 장치(16)는 디스크형 pn접합 다이오드(또는 코르비노 소자(Corbino disk))를 포함할 수 있다. 제1 영역(210)의 도전형은 p형일 수 있고, 제2 영역(220)의 도전형은 n형일 수 있다. 제1 및 제2 메탈 패턴들(310, 320)은 각각 애노드 전극 및 캐소드 전극일 수 있다.
본 발명의 개념에 따른 제1 영역(210)은 클러스터들에 의해 p형 도핑될 수 있다. 따라서, 제1 영역(210)은 2차원 반도체 물질로서의 특성을 유지할 수 있다. 결과적으로, p형 도핑된 영역을 갖되, 2차원 전이금속 칼코겐화합물의 특성을 갖는 2차원 전이금속 칼코겐화합물 장치(16)가 제공될 수 있다.
본 발명의 기술적 사상의 실시예들에 대한 이상의 설명은 본 발명의 기술적 사상의 설명을 위한 예시를 제공한다. 따라서 본 발명의 기술적 사상은 이상의 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 기술 분야의 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.
10, 12, 14, 16 : 2차원 반도체 장치
100 : 기판
200 : 2차원 전이금속 칼코겐화합물 막
202 : 2차원 전이금속 칼코겐화합물 패턴
210 : 제1 영역
220, 222 : 제2 영역
224 : 제3 영역
300 : 메탈 패턴
310, 320, 330 : 제1 내지 제3 메탈 패턴들
301, 302, 303, 304 : 제1 내지 제4 패턴들
400 : 레이저
BGE : 백 게이트 전극
R12, R23, R34 : 1_2 영역, 2_3 영역, 3_4 영역

Claims (12)

  1. 제1 영역 및 상기 제1 영역에 인접하는 제2 영역을 갖는 2차원 전이금속 칼코겐화합물 막을 포함하되,
    상기 제1 영역은 제1 도전형을 갖고, 상기 제2 영역은 상기 제1 도전형과 다른 제2 도전형을 가지며,
    상기 제1 영역은 산소 원자가 도핑되어 있고,
    상기 2차원 전이금속 칼코겐화합물 막의 산소 원자의 농도는, 상기 제1 영역에서 상기 제2 영역으로 갈수록 감소하는 2차원 반도체.
  2. 삭제
  3. 제1항에 있어서,
    상기 제1 영역은 산소 원자가 응집된 클러스터를 포함하고,
    상기 클러스터는 전자 억셉터인 2차원 반도체.
  4. 제3항에 있어서,
    상기 제1 영역은 전이금속 원자가 빠져서 형성된 공공을 더 포함하는 2차원 반도체.
  5. 제1항에 있어서,
    상기 제1 영역의 상기 제1 도전형은 p형이고,
    상기 제2 영역의 상기 제2 도전형은 n형인 2차원 반도체.
  6. 기판 상에 2차원 전이금속 칼코겐화합물 막을 형성하는 단계;
    상기 2차원 전이금속 칼코겐화합물 막 상에 메탈 패턴을 형성하는 단계;
    상기 메탈 패턴을 특정 원소의 기체분위기에 노출시키는 단계; 및
    상기 메탈 패턴에만 선택적으로 광원을 조사하는 단계;
    를 포함하는 2차원 반도체를 도핑하는 방법.
  7. 제6항에 있어서,
    상기 광원을 조사함으로써, 상기 2차원 전이금속 칼코겐화합물 막에 제1 도전형을 갖는 제1 영역이 상기 메탈 패턴 아래에 형성되는 2차원 반도체를 도핑하는 방법.
  8. 제7항에 있어서,
    상기 2차원 전이금속 칼코겐화합물 막은 상기 제1 영역과 인접하는 제2 영역을 갖고,
    상기 제2 영역은 상기 제1 도전형과 다른 제2 도전형을 갖는 2차원 반도체를 도핑하는 방법.
  9. 제6항에 있어서,
    상기 특정 원소는 산소인 2차원 반도체를 도핑하는 방법.
  10. 제6항에 있어서,
    상기 광원은 레이저인 2차원 반도체를 도핑하는 방법.
  11. 제6항에 있어서,
    상기 광원을 조사하는 동안, 상기 2차원 전이금속 칼코겐화합물 막에 상기 특정 원소가 응집된 클러스터가 형성되고,
    상기 클러스터는 전자 억셉터인 2차원 반도체를 도핑하는 방법.
  12. 제11항에 있어서,
    상기 광원을 조사하는 동안, 상기 2차원 전이금속 칼코겐화합물 막에 전이금속 원자가 빠져서 형성된 공공이 형성되는 2차원 반도체를 도핑하는 방법.
KR1020180109225A 2018-09-12 2018-09-12 2차원 반도체, 이를 p형 도핑하는 방법, 및 이를 포함하는 2차원 반도체 장치 KR102080083B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180109225A KR102080083B1 (ko) 2018-09-12 2018-09-12 2차원 반도체, 이를 p형 도핑하는 방법, 및 이를 포함하는 2차원 반도체 장치
PCT/KR2019/011160 WO2020055013A1 (ko) 2018-09-12 2019-08-30 2차원 반도체, 이를 p형 도핑하는 방법, 및 이를 포함하는 2차원 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180109225A KR102080083B1 (ko) 2018-09-12 2018-09-12 2차원 반도체, 이를 p형 도핑하는 방법, 및 이를 포함하는 2차원 반도체 장치

Publications (1)

Publication Number Publication Date
KR102080083B1 true KR102080083B1 (ko) 2020-02-24

Family

ID=69637173

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180109225A KR102080083B1 (ko) 2018-09-12 2018-09-12 2차원 반도체, 이를 p형 도핑하는 방법, 및 이를 포함하는 2차원 반도체 장치

Country Status (2)

Country Link
KR (1) KR102080083B1 (ko)
WO (1) WO2020055013A1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101381169B1 (ko) * 2012-09-19 2014-04-04 경희대학교 산학협력단 재결정화된 전이금속 칼코겐화합물 소자 및 이를 이용한 트랜지스터 소자
KR101595429B1 (ko) * 2014-05-23 2016-02-26 엘지전자 주식회사 전이금속 디칼코게나이드를 포함하는 광 반도체 소자
KR101821884B1 (ko) * 2016-06-01 2018-01-25 한양대학교 산학협력단 금속/칼코겐 화합물을 포함하는 박막의 제조 방법

Also Published As

Publication number Publication date
WO2020055013A1 (ko) 2020-03-19

Similar Documents

Publication Publication Date Title
Choi et al. Edge contact for carrier injection and transport in MoS2 field-effect transistors
JP7076938B2 (ja) 二次元物質を含む半導体素子及びその製造方法
US8168964B2 (en) Semiconductor device using graphene and method of manufacturing the same
JP5814348B2 (ja) グラフェンの正孔ドーピング
US7635867B2 (en) Nanotube array and method for producing a nanotube array
US7074498B2 (en) Influence of surface geometry on metal properties
US10840347B2 (en) Semiconductor device with negative differential transconductance and method of manufacturing the same
US8652944B2 (en) Method for making side growth semiconductor nanowires and transistors obtained by said method
CN112366124A (zh) 电子源
KR20180062236A (ko) 이차원 물질을 포함하는 반도체소자 및 그 제조방법
Su et al. Laser-assisted two dimensional material electronic and optoelectronic devices
US20190035907A1 (en) Method for obtaining a graphene-based fet, in particular a memory fet, equipped with an embedded dielectric element made by fluorination
KR102080083B1 (ko) 2차원 반도체, 이를 p형 도핑하는 방법, 및 이를 포함하는 2차원 반도체 장치
US20150179583A1 (en) Semiconductor devices comprising edge doped graphene and methods of making the same
US8916851B2 (en) Graphene-based device and methods of forming the same
JP2011524090A (ja) ナノ構造のｍｏｓコンデンサ
JP2008192795A (ja) カーボンナノチューブトランジスタの製造方法
Krieger et al. Epitaxial graphene on silicon carbide as a tailorable metal–semiconductor interface
CN111653613A (zh) 一种二维材料超晶格器件及制作方法
Tiagulskyi et al. Focused ion beam assisted prototyping of graphene/ZnO devices on Zn-polar and O-polar faces of ZnO bulk crystals
WO2022239611A1 (ja) 赤外線センサ及び赤外線センサの製造方法
KR102715857B1 (ko) 2차원 물질 구조체의 나노포어 형성방법
US20190385841A1 (en) HfO2 Devices
US8330192B2 (en) Method for modification of built in potential of diodes
JP2803555B2 (ja) 極微細トンネル障壁の作製方法

Legal Events

Date Code Title Description
GRNT Written decision to grant