KR102078992B1 - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- KR102078992B1 KR102078992B1 KR1020120153846A KR20120153846A KR102078992B1 KR 102078992 B1 KR102078992 B1 KR 102078992B1 KR 1020120153846 A KR1020120153846 A KR 1020120153846A KR 20120153846 A KR20120153846 A KR 20120153846A KR 102078992 B1 KR102078992 B1 KR 102078992B1
- Authority
- KR
- South Korea
- Prior art keywords
- wiring
- gate signal
- short
- short prevention
- prevention hole
- Prior art date
Links
- 230000002265 prevention Effects 0.000 claims abstract description 79
- 238000009429 electrical wiring Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 claims 13
- 230000008439 repair process Effects 0.000 abstract description 5
- 238000003698 laser cutting Methods 0.000 abstract 1
- 210000004185 liver Anatomy 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 21
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000010408 film Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 150000002894 organic compounds Chemical class 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/301—Details of OLEDs
- H10K2102/341—Short-circuit prevention
Abstract
본 발명의 실시예에 따른 표시 장치는, 게이트 신호 배선과 전기배선 간의 중첩영역에서 상기 게이트 신호 배선과 상기 전기배선 간의 전기적 쇼트로 인한 구동 불량을 방지 하기 위하여 적어도 하나 이상의 쇼트 방지 홀을 구비하여 배선간의 쇼트를 방지하고, 쇼트가 발생할 경우 레이저 커팅을 이용하여 리페어가 용이한 표시장치를 제공할 수 있다.The display device according to an exemplary embodiment of the present invention includes at least one short prevention hole in order to prevent a driving failure due to an electrical short between the gate signal wiring and the electrical wiring in an overlapping region between the gate signal wiring and the electrical wiring. It is possible to provide a display device that is easy to repair by preventing a short between the liver and using laser cutting when a short occurs.
Description
본 발명은 표시 장치에 관한 것으로, 특히 표시 장치의 배선간의 쇼트를 방지하기 위한 표시 장치에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device, and more particularly, to a display device for preventing short circuits between wirings of the display device.
최근 정보화 시대로 접어듦에 따라 전기적 정보신호를 시각적으로 표현하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 이에 부응하여 박형화, 경량화, 저소비 전력화의 우수한 성능을 지닌 여러 가지 다양한 평판 표시장치(Flat Display Device)가 개발되고 있다.In recent years, as the information age enters, the display field for visually expressing electrical information signals has been rapidly developed. In response, various flat display devices having excellent performance of thinning, light weight, and low power consumption have been developed. Device) is being developed.
다양한 정보를 화면으로 구현하는 영상 표시 장치는 정보 통신 시대의 핵심 기술로, 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있으며, 기존의 음극선관(Cathode Ray Tube) 표시장치를 대체하기 위해 제안된 평판표시장치(Flat Panel Display Device)로는, 액정표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시장치(Plasma Display Panel) 및 유기발광 표시장치(Organic Light-Emitting Diode Display, OLED Display) 등이 있다.Video display device that implements various information as a screen is a core technology of the information and communication era, and is developing in a direction that is thinner, lighter, portable, and high performance, and to replace the existing cathode ray tube display device. The proposed flat panel display device includes a liquid crystal display, a field emission display, a plasma display panel, and an organic light-emitting display. Diode Display, OLED Display).
특히, 현재에는 액정표시장치와 마찬가지로 각 화소(pixel)에 능동형 구동소자를 구비한 액티브 매트릭스(Active Matrix) 전계발광 표시소자가 평판표시장치(Flat Panel Display)로서 활발히 연구되고 있다.In particular, an active matrix electroluminescent display device having an active driving element in each pixel, like a liquid crystal display device, has been actively studied as a flat panel display.
이와 같은 영상 표시 장치 중 자체의 발광 특성이 없는 액티브 매트릭스 액정표시장치(AMLCD)의 단점을 해소하기 위해 제안된 디스플레이 장치가 액티브 매트릭스 유기전계 발광 디스플레이 장치(AMOLED)인데, 유기전계 발광 디스플레이 장치는 형광성 유기 화합물을 전기적으로 여기시켜 발광시키는 자발광성 디스플레이 장치로서, 낮은 전압에서 구동이 가능하고, 박형 제조가 가능한 장점을 갖고 있어, 가장 최근의 기술의 표시장치로 각광을 받고 있다. Among the image display devices, the proposed display device is an active matrix organic light emitting display device (AMOLED) to solve the disadvantage of an active matrix liquid crystal display device (AMLCD) which does not have its own light emitting characteristics. BACKGROUND OF THE INVENTION A self-luminous display device that electrically excites an organic compound to emit light, has a merit of being able to be driven at a low voltage and capable of thin manufacturing, and has been in the spotlight as a display device of the latest technology.
도 1은 일반적으로 구성될 수 있는 표시장치의 평면도이다. 이와 같은 표시장치는 표시영역(미도시)에 가로 방향으로 복수개 형성되는 게이트 신호 배선(GL)을 포함한다. 게이트 신호 배선(GL)은 표시영역(미도시)상에 구성되는 픽셀영역(PA)에 게이트 신호를 인가하기 위하여 형성된다. 또한, 표시영역(미도시)의 세로방향으로는 픽셀영역(PA)에 전원을 인가하기 위한 전원 배선(PL), 픽셀영역(PA)에 화상신호와 관련된 데이터를 인가하기 위한 데이터 배선(DL) 및 보조 전원을 인가하기 위한 보조 전원 배선(RL) 등이 더 구성될 수 있다.1 is a plan view of a display device, which may be generally configured. Such a display device includes a plurality of gate signal lines GL formed in a horizontal direction in a display area (not shown). The gate signal line GL is formed to apply a gate signal to the pixel area PA configured on the display area (not shown). Further, in the vertical direction of the display area (not shown), a power supply line PL for applying power to the pixel area PA, and a data line DL for applying data related to an image signal to the pixel area PA. And an auxiliary power line RL for applying an auxiliary power.
이러한 픽셀영역(PA)에서 화상을 구현하기 위해서는 게이트 신호 배선(GL)과 전원 배선(PL) 또는 데이터 배선(DL) 또는 보조 전원 배선(RL)은 적어도 표시영역(미도시)상에서는 서로 교차하여 형성될 수 있다. 따라서, 게이트 신호 배선(GL)은 전원 배선(PL) 또는 데이터 배선(DL) 또는 보조 전원 배선(RL)과 서로 중첩되는 영역이 존재 한다. In order to implement an image in the pixel area PA, the gate signal line GL, the power line PL, the data line DL, or the auxiliary power line RL are formed to cross each other at least on the display area (not shown). Can be. Therefore, the gate signal line GL has a region overlapping with the power line PL, the data line DL, or the auxiliary power line RL.
도2 를 참조하면, 게이트 신호 배선(GL)과 전원 배선(PL) 또는 데이터 배선(DL) 또는 보조 전원 배선(RL)은 서로 다른 층에 형성 될 수 있다. 즉, 서로 중첩되는 영역이 존재하므로, 전원 또는 전기적 신호의 전달을 위해 게이트 절연막(GI)과 같은 층을 사이에 두고 형성될 수 있다.Referring to FIG. 2, the gate signal line GL, the power line PL, the data line DL, or the auxiliary power line RL may be formed on different layers. That is, since regions overlap with each other, the layers may be formed with a layer such as a gate insulating layer GI interposed therebetween in order to transmit power or an electrical signal.
하지만, 이러한 중첩영역이 존재하므로 게이트 신호 배선(GL)과 전원 배선(PL) 또는 데이터 배선(DL) 또는 보조 전원 배선(RL)간에 전기적인 쇼트가 발생할 수 있다. 즉, 표시장치를 제조하는 과정에서 발생할 수 있는 이물, 정전기, 게이트 절연막의 내전압 저하로 인한 파괴, 절연막의 크랙, 배선의 부식 등 다양한 원인으로 쇼트가 발생한다. However, since the overlap region exists, an electrical short may occur between the gate signal line GL and the power line PL, the data line DL, or the auxiliary power line RL. That is, a short may occur due to various causes such as foreign matter, static electricity, breakdown caused by lowering the breakdown voltage of the gate insulating film, crack of the insulating film, corrosion of the wiring, and the like, which may occur during the manufacturing of the display device.
도 3을 참조하면, 게이트 신호 배선(GL) 상부로 게이트 절연막(GI)가 형성되어 있지만, 쇼트 영역(SA)이 발생하여 게이트 절연막(GI) 상부에 형성된 전원 배선(PL)과 게이트 신호 배선(GL)과 서로 전기적으로 쇼트된 상태를 보여준다. Referring to FIG. 3, although the gate insulating layer GI is formed on the gate signal line GL, the short region SA is generated, and thus the power line PL and the gate signal line formed on the gate insulating layer GI are formed. GL) and the electrical short with each other.
따라서, 종래의 일반적인 표시장치에서는 게이트 신호 배선(GL)과 전원 배선(PL) 또는 데이터 배선(DL) 또는 보조 전원 배선(RL)간에 쇼트가 발생할 경우, 리페어할 수 없으며, 최악의 경우에는 양산된 표시장치를 폐기하여야만 하는 문제점이 있었다.
Therefore, in the conventional general display device, when a short occurs between the gate signal line GL and the power line PL or the data line DL or the auxiliary power line RL, the repair cannot be performed. There was a problem that the display device must be discarded.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 게이트 신호 배선(GL)과 전원 배선(PL) 또는 데이터 배선(DL) 또는 보조 전원 배선(RL)간에 전기적 쇼트를 방지하기 위한 표시 장치를 제공하는데 그 목적이 있다. The present invention is to solve the above problems, to provide a display device for preventing an electrical short between the gate signal line (GL) and the power line (PL) or data line (DL) or auxiliary power line (RL). The purpose is.
또한, 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 게이트 신호 배선(GL)과 전원 배선(PL) 또는 데이터 배선(DL) 또는 보조 전원 배선(RL)간에 전기적 쇼트가 발생한 경우, 이를 리페어하여 구동 불량 방지를 사전에 차단한 표시 장치를 제공하는데 그 목적이 있다.
In addition, the present invention is to solve the above problems, if the electrical short between the gate signal line (GL) and the power line (PL) or the data line (DL) or the auxiliary power line (RL), repair it by It is an object of the present invention to provide a display device in which driving failure prevention is prevented in advance.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 표시 장치는, 기판, 상기 기판상에 형성되며 게이트 신호를 전달하는 게이트 신호 배선, 상기 기판상에 형성되며 상기 게이트 신호 배선과 적어도 하나 이상의 중첩영역을 포함하는 전기배선, 상기 중첩영역에서, 상기 전기배선에 적어도 하나 이상의 쇼트 방지 홀을 포함하는 것을 특징으로 한다. According to an exemplary embodiment of the present invention, a display device includes a substrate, a gate signal line formed on the substrate and transferring a gate signal, and formed on the substrate and at least one overlapping region with the gate signal line. Including the electrical wiring, in the overlapping region, characterized in that it comprises at least one short prevention hole in the electrical wiring.
상기 쇼트 방지 홀은 2개 이상 형성되며, 상기 쇼트 방지 홀들은 서로 다른 크기를 갖는 것을 특징으로 한다. Two or more short prevention holes are formed, and the short prevention holes have different sizes.
상기 게이트 신호 배선과 상기 전기배선이 중첩되는 영역에서 쇼트를 방지하기 위해 상기 쇼트 방지 홀 영역 부분이 레이저로 리페어된 것을 특징으로 한다. The short prevention hole region portion is repaired by a laser to prevent a short in a region where the gate signal wiring and the electrical wiring overlap.
상기 전기배선은 전원 배선인 것을 특징으로 한다. The electrical wiring is characterized in that the power wiring.
상기 전기배선은 데이터 배선인 것을 특징으로 한다. The electrical wiring is characterized in that the data wiring.
상기 게이트 신호 배선은 상기 중첩영역에서 적어도 하나 이상의 쇼트 방지 홀을 포함하는 것을 특징으로 한다. The gate signal line may include at least one short prevention hole in the overlap area.
상기 적어도 하나의 쇼트 방지 홀은 상기 게이트 신호 배선과 적어도 일부 중첩되지 않는 것을 특징으로 한다. The at least one short prevention hole may be at least partially overlapped with the gate signal line.
상기 적어도 하나의 쇼트 방지 홀의 크기는 상기 전기배선과 상기 게이트 신호 배선의 중첩영역의 크기보다 작은 것을 특징으로 한다.The at least one short prevention hole may be smaller than a size of an overlapping area of the electrical wiring and the gate signal wiring.
상기 적어도 하나의 쇼트 방지 홀의 위치는 상기 전기배선과 상기 게이트 신호 배선의 중첩영역의 끝단에 위치하는 것을 특징으로 한다.The at least one short prevention hole may be positioned at an end of an overlapping region of the electrical wiring and the gate signal wiring.
전술한 목적을 달성하기 위해, 본 발명의 다른 실시예에 따른 표시장치는 기판, 상기 기판상에 형성되며 게이트 신호를 전달하는 게이트 신호 배선, 상기 기판상에 형성되며 상기 게이트 신호 배선과 적어도 하나 이상의 중첩영역을 포함하는 전기배선, 상기 중첩영역에서, 상기 게이트 신호 배선에 적어도 하나 이상의 쇼트 방지 홀을 포함하는 것을 특징으로 한다.In order to achieve the above object, a display device according to another embodiment of the present invention is a substrate, a gate signal wiring formed on the substrate and transferring a gate signal, formed on the substrate and at least one or more of the gate signal wiring Electrical wiring including an overlapping region, wherein in the overlapping region, at least one short prevention hole is included in the gate signal wiring.
상기 쇼트 방지 홀은 2개 이상 형성되며, 상기 쇼트 방지 홀들은 서로 다른 크기를 갖는 것을 특징으로 한다.Two or more short prevention holes are formed, and the short prevention holes have different sizes.
상기 게이트 신호 배선과 상기 전기배선이 중첩되는 영역에서 쇼트를 방지하기 위해 상기 쇼트 방지 홀 영역 부분이 레이저로 리페어된 것을 특징으로 한다.The short prevention hole region portion is repaired by a laser to prevent a short in a region where the gate signal wiring and the electrical wiring overlap.
상기 적어도 하나의 쇼트 방지 홀은 상기 전기배선과 적어도 일부 중첩되지 않는 것을 특징으로 한다.The at least one short prevention hole may be at least partially overlapped with the electric wiring.
상기 적어도 하나의 쇼트 방지 홀의 크기는 상기 전기배선과 상기 게이트 신호 배선의 중첩영역의 크기보다 작은 것을 특징으로 한다.The at least one short prevention hole may be smaller than a size of an overlapping region of the electrical wiring and the gate signal wiring.
상기 적어도 하나의 쇼트 방지 홀의 위치는 상기 전기배선과 상기 게이트 신호 배선의 중첩영역의 끝단에 위치하는 것을 특징으로 하는 표시 장치.
And the at least one short prevention hole is positioned at an end of an overlapping region of the electrical wiring and the gate signal wiring.
본 발명에 따른 표시 장치에 있어서는 다음과 같은 효과가 있다.The display device according to the present invention has the following effects.
첫째, 게이트 신호 배선과 교차하여 형성되는 전기배선의 중첩되는 영역에 쇼트 방지 홀을 형성하여 두 배선간의 전기적 쇼트를 방지하여 구동 불량을 미연에 방지할 수 있는 장점이 있다. First, there is an advantage in that a short prevention hole is formed in an overlapping area of the electric wiring formed to intersect with the gate signal wiring to prevent electrical short between the two wirings, thereby preventing driving failure in advance.
둘째, 게이트 신호 배선과 교차하여 형성되는 전기배선의 중첩되는 영역에 전기적인 쇼트 현상이 발생한 경우, 레이저로 쇼트 방지 홀 영역을 커팅하여 구동 불량을 방지할 수 있으므로 리페어가 용이한 장점이 있다.
Second, when an electrical short phenomenon occurs in an overlapping area of the electrical wiring formed to cross the gate signal wiring, the repair may be easily performed since the short prevention hole area may be cut by a laser to prevent driving failure.
도 1은 종래의 표시 장치의 평면도
도 2는 도1의 A-A′부분의 단면을 보여주는 단면도
도 3은 게이트 신호 배선과 전원 배선 간의 쇼트가 발생한 경우의 단면도
도 4는 본 발명에 따른 표시 장치의 평면도
도 5는 도 4의 쇼트 방지 홀 형성 영역의 확대도
도 6은 본 발명에 따른 배선간 쇼트가 발생한 경우, 레이저로 리페어된 쇼트 방지 홀 형성 영역의 평면도
도 7은 데이터 배선상에 쇼트 방지 홀이 2개 형성된 평면도
도 8은 게이트 신호 배선상에 쇼트 방지 홀이 형성된 평면도
도 9는 게이트 신호 배선 및 데이터 배선상에 쇼트 방지 홀이 형성된 평면도
도 10은 전원 배선상에 하나의 쇼트 방지 홀이 형성된 평면도
도 11은 데이터 배선상에 끝단에 위치하는 쇼트 방지 홀이 형성된 평면도1 is a plan view of a conventional display device
FIG. 2 is a cross-sectional view of a section AA ′ of FIG. 1;
3 is a cross-sectional view when a short occurs between the gate signal wiring and the power wiring;
4 is a plan view of a display device according to the present invention;
FIG. 5 is an enlarged view of the short prevention hole forming region of FIG. 4. FIG.
6 is a plan view of a short prevention hole formation region repaired by a laser when a short circuit between wires occurs in accordance with the present invention;
7 is a plan view in which two short prevention holes are formed on a data line;
8 is a plan view in which a short prevention hole is formed on a gate signal line;
9 is a plan view in which a short prevention hole is formed on a gate signal line and a data line;
10 is a plan view in which one short prevention hole is formed on a power supply wiring;
11 is a plan view in which a short prevention hole is formed at an end on a data line;
본 발명에 따른 표시 장치를 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다. Referring to the display device according to the present invention in detail with reference to the accompanying drawings as follows.
도 4는 본 발명에 따른 표시 장치의 쇼트 방지 홀이 형성된 구조를 설명하기 위한 평면도이다.4 is a plan view illustrating a structure in which a short prevention hole of the display device according to the present invention is formed.
또한, 본 발명에 따른 표시장치의 상세한 설명은 유기발광 표시장치의 예를 들어 설명하고자 한다. 본 발명에 따른 표시 장치의 기판(미도시)상에 각 픽셀영역(PA)들은 유기발광 표시장치의 중앙부에 형성되며, 외곽부에는 게이트 신호 배선(GL)들에 스캔 신호 또는 게이트 신호를 인가하는 스캔 구동부(미도시)와, 보조전원배선(RL)들에 제어신호들을 인가하는 제어신호부(미도시)와, 데이터 배선(DL)들에 데이터 신호를 인가하는 데이터 구동부(미도시)가 배치된다. In addition, a detailed description of the display device according to the present invention will be described by taking an example of an organic light emitting display device. On the substrate (not shown) of the display device according to the present invention, each pixel area PA is formed in a central portion of the organic light emitting display, and an outer portion is configured to apply a scan signal or a gate signal to the gate signal lines GL. A scan driver (not shown), a control signal unit (not shown) for applying control signals to the auxiliary power lines RL, and a data driver (not shown) for applying a data signal to the data lines DL are disposed. do.
도시하지는 않았지만, 각 픽셀영역(PA)들은 적어도 하나의 유기전계 발광다이오드, 박막트랜지스터 및 캐패시터로 이루어 질 수 있다. 여기서, 유기전계 발광다이오드는 제 1 전극(정공주입 전극)과 유기 화합물층 및 제 2 전극(전자주입 전극)을 포함한다.Although not shown, each pixel area PA may include at least one organic light emitting diode, a thin film transistor, and a capacitor. Here, the organic light emitting diode includes a first electrode (hole injection electrode), an organic compound layer and a second electrode (electron injection electrode).
유기 화합물층은 실제 발광이 이루어지는 발광층 이외에 정공 또는 전자의 캐리어를 발광층까지 효율적으로 전달하기 위한 다양한 유기 층들을 더 포함할 수 있다. 이러한 유기 층들은 제 1 전극과 발광층 사이에 위치하는 정공주입층 및 정공수송층, 제 2 전극과 발광층 사이에 위치하는 전자주입층 및 전자수송층일 수 있다. 또한 유기 화합물층을 이루는 발광층은 2개 이상의 발광층으로 구성하여 2피크 이상의 광을 포함하는 백색광을 발광할 수 있다.The organic compound layer may further include various organic layers for efficiently transferring carriers of holes or electrons to the light emitting layer in addition to the light emitting layer in which actual light emission is performed. The organic layers may be a hole injection layer and a hole transport layer positioned between the first electrode and the light emitting layer, an electron injection layer and an electron transport layer positioned between the second electrode and the light emitting layer. In addition, the light emitting layer constituting the organic compound layer may be composed of two or more light emitting layers to emit white light including two or more light peaks.
본 발명에 따른 표시 장치에 대하여 보다 구체적으로 설명하고자 한다. 도 4를 참조하면, 표시영역(미도시)에 가로 방향으로 복수개로 형성되고 표시영역상에 구성되는 픽셀영역(PA)에 게이트 신호를 인가하기 위한 게이트 신호 배선(GL)이 형성된다. 또한, 본 발명에 따른 표시 장치는, 표시영역(미도시)의 세로방향으로 픽셀영역(PA)에 전원을 인가하기 위한 전원 배선(PL), 픽셀영역(PA)에 화상신호와 관련된 데이터를 인가하기 위한 데이터 배선(DL), 픽셀영역(PA)에 보조 전원을 인가하기 위한 보조 전원 배선(RL) 등이 더 구성될 수 있다. 이러한 표시 장치의 픽셀영역(PA)에서 화상을 구현하기 위해서는 게이트 신호 배선(GL)과 전원 배선(PL) 또는 데이터 배선(DL) 또는 보조 전원 배선(RL)은 적어도 표시영역(미도시)상에서 서로 교차하여 형성될 수 있다. 따라서, 게이트 신호 배선(GL)은 전원 배선(PL) 또는 데이터 배선(DL) 또는 보조 전원 배선(RL)과 서로 중첩되는 영역이 존재하게 된다. The display device according to the present invention will be described in more detail. Referring to FIG. 4, a gate signal line GL is formed to apply a gate signal to a pixel area PA formed in a plurality of horizontally in the display area (not shown) and configured on the display area. In addition, the display device according to the present invention includes a power supply line PL for applying power to the pixel area PA in a vertical direction of a display area (not shown), and data related to an image signal to the pixel area PA. The data line DL and the auxiliary power line RL for applying the auxiliary power to the pixel area PA may be further configured. In order to implement an image in the pixel area PA of the display device, the gate signal line GL and the power line PL, the data line DL, or the auxiliary power line RL are at least in a display area (not shown). It can be formed alternately. Therefore, the gate signal line GL has a region overlapping with the power line PL, the data line DL, or the auxiliary power line RL.
본 발명의 실시예에 따른 표시장치는 게이트 신호 배선(GL)과 전원 배선(PL) 또는 데이터 배선(DL) 또는 보조 전원 배선(RL)과 중첩되는 영역에서 적어도 하나의 쇼트 방지 홀을 구성하는 것을 특징으로 한다. 즉, 배선들이 중첩되는 영역에, 게이트 신호 배선(GL)과 전원 배선(PL) 또는 데이터 배선(DL) 또는 보조 전원 배선(RL) 등과 같은 배선상에 쇼트를 방지하기 위한 홀 영역을 형성하여 배선들간의 전기적 쇼트 발생을 사전에 방지 할 수 있게 된다. 또한 배선들이 중첩되는 영역에 쇼트가 발생 한 경우, 쇼트 방지 홀이 인접한 부분의 배선을 레이저로 커팅하여 쇼트 발생 부분을 제거 함으로써 구동 불량을 방지 할 수 있게 된다. In the display device according to the exemplary embodiment, at least one short prevention hole may be formed in an area overlapping the gate signal line GL, the power line PL, the data line DL, or the auxiliary power line RL. It features. That is, in the region where the wirings overlap, a hole region for preventing a short is formed on the wirings such as the gate signal wiring GL, the power wiring PL, the data wiring DL, or the auxiliary power wiring RL, and the like. It is possible to prevent the occurrence of electrical short between them in advance. In addition, when a short occurs in an area where the wirings overlap, driving failure can be prevented by cutting the wiring in the portion where the short prevention hole is adjacent by laser to remove the short generating portion.
또한, 본 발명의 실시예에 따른 표시장치는 도시하지는 않았지만, 게이트 신호 배선(GL)이 기판상에 형성되고 게이트 절연막이 형성되고 그 상부로 전원 배선(PL)등이 형성될 수 있을 뿐만 아니라, 기판상에 전원 배선(PL)등이 먼저 형성되고 절연막이 형성되고 그 상부로 게이트 신호 배선(GL)이 형성되어 구현 될 수도 있다.In addition, although not shown, the display device according to the exemplary embodiment of the present invention may not only form a gate signal line GL on a substrate, a gate insulating layer, and a power supply line PL, and the like. The power line PL may be formed first on the substrate, the insulating layer may be formed, and the gate signal line GL may be formed on the substrate.
또한, 본 발명에 따른 표시 장치의 쇼트 방지 홀은 배선들간의 중첩되는 모든 영역에 형성될 수도 있지만, 일부 중첩영역에만 형성 할 수도 있다. 즉, 배선들간의 중첩영역 중에서도 전기적인 쇼트가 자주 일어나는 영역을 사전에 탐지하여, 그러한 영역에는 집중적으로 쇼트 방지 홀을 형성하여 본 발명을 구현 할 수도 있다. 예를 들면, 전원 배선(PL)이 폭이 다른 데이터 배선(DL) 또는 보조 전원 배선(RL)보다 폭이 두껍게 형성되기 때문에, 쇼트를 발생 시킬 확률이 높으므로 전원 배선(PL)과 게이트 신호 배선(GL)이 중첩되는 영역에만 쇼트 방지 홀을 형성 할 수 있을 것이다.In addition, although the short prevention hole of the display device according to the present invention may be formed in all regions overlapping the wirings, the short prevention hole may be formed only in some overlapping regions. That is, the present invention may be implemented by detecting a region in which electrical short occurs frequently among the overlapping regions between the wirings in advance, and forming a short prevention hole in such a region. For example, since the power wiring PL is formed to have a larger width than the data wiring DL or the auxiliary power wiring RL having different widths, the probability of generating a short is high, so the power wiring PL and the gate signal wiring are high. Short prevention holes may be formed only in an area where GL overlaps.
다음으로, 도 5 및 도 7은 도 4의 쇼트 방지 홀 형성 영역(HA)을 확대하여 도시한 것이다. 도 5를 참조하면, 게이트 신호 배선(GL)과 전원 배선(PL)이 중첩되어 형성되는 영역에서 전원 배선(PL)에 제1 내지 제4 쇼트 방지 홀(RH1 ~ RH4)을 형성하여 배선들간의 전기적인 쇼트를 방지하는 구조를 나타내고 있다. 마찬가지로 도 7을 참조하면, 게이트 신호 배선(GL)과 데이터 배선(DL)이 중첩되어 형성되는 영역에서 데이터 배선(DL)에 제1 내지 제2 쇼트 방지 홀(RH1 ~ RH2)을 형성하여 배선들간의 전기적인 쇼트를 방지하는 구조를 나타내고 있다. 본 발명의 실시예에 따른 배선상에 형성되는 쇼트 방지 홀의 개수는 정해져 있는 것이 아니다. 즉, 게이트 신호 배선(GL), 전원 배선(PL), 데이터 배선(DL), 보조 전원 배선(RL) 등의 배선폭 또는 배선간의 중첩되는 영역의 크기 또는 모양에 따라서 얼마든지 쇼트 방지 홀의 개수를 변경하여 적용할 수 있을 것이다.Next, FIGS. 5 and 7 are enlarged views of the shot preventing hole formation area HA of FIG. 4. Referring to FIG. 5, first to fourth short prevention holes RH1 to RH4 are formed in the power line PL in a region where the gate signal line GL and the power line PL overlap each other. The structure which prevents an electric short is shown. Similarly, referring to FIG. 7, the first to second short prevention holes RH1 to RH2 are formed in the data line DL in a region where the gate signal line GL and the data line DL overlap each other to form a gap between the lines. The structure which prevents an electrical short is shown. The number of short prevention holes formed on the wiring according to the embodiment of the present invention is not determined. That is, according to the wiring width of the gate signal wiring GL, the power wiring PL, the data wiring DL, and the auxiliary power wiring RL, or the size or shape of the overlapping area between the wirings, the number of the short prevention holes can be changed. You can change it and apply it.
다음으로, 도 6은 쇼트 방지 홀 형성 영역(HA)에서 실제로 이물 등에 의한 쇼트가 발생한 경우, 리페어된 표시 장치의 쇼트 방지 홀 형성 영역(HA) 나타내는 도면이다. 즉, 게이트 신호 배선(GL)과 전원 배선(PL)이 중첩되는 영역에서 쇼트가 발생한 경우, 본 원 발명에 따른 쇼트 방지 홀이 구성된 전원 배선(PL)의 쇼트 방지 홀들 사이에 형성된 폭이 좁은 배선을 레이저로 커팅(LC)하거나, 레이저로 일부 배선을 녹여 제거함으로써 쇼트 발생 부위로 흐르는 전류를 차단하여 배선들간의 전기적인 쇼트를 방지하는 것이다. 따라서, 본 발명의 실시예에 따른 쇼트 방지 홀을 갖는 표시 장치는 쇼트가 발생한 경우, 쇼트 방지 홀 형성 영역(HA)의 레이저 리페어를 통해서 배선들간의 전기적 쇼트를 사전에 차단하여 구동 불량을 방지할 수 있는 것이다.Next, FIG. 6 is a diagram illustrating the short prevention hole formation area HA of the repaired display device when a short caused by foreign matter or the like actually occurs in the short prevention hole formation area HA. That is, when a short occurs in a region where the gate signal wiring GL and the power wiring PL overlap, the narrow wiring formed between the short prevention holes of the power wiring PL including the short prevention hole according to the present invention. By cutting with a laser (LC) or by melting and removing some wires with a laser to cut off the current flowing to the short generation site to prevent electrical short between the wires. Accordingly, in the display device having the short prevention hole according to the exemplary embodiment of the present invention, when the short occurs, the electrical short between the wirings is blocked in advance through the laser repair of the short prevention hole forming area HA to prevent driving failure. It can be.
도 8을 참조하면, 본 발명의 또 다른 실시예로 게이트 신호 배선(GL)상에 적어도 하나 이상의 쇼트 방지 홀(RH1 or RH2)을 형성하여 배선들간의 전기적 쇼트를 방지할 수 있음을 보여주고 있다. 도 8에서 도시된 쇼트 방지 홀은 게이트 신호 배선(GL)의 길이방향에서, 데이터 배선(DL)의 폭보다 짧게 표현되어 있다. 하지만, 도시하지는 않았지만 게이트 신호 배선(GL)상에 형성된 쇼트 방지 홀은 데이터 배선(DL)의 폭보다 길게 형성할 수 도 있다. Referring to FIG. 8, according to another embodiment of the present invention, at least one short preventing hole RH1 or RH2 may be formed on the gate signal line GL to prevent electrical short between the lines. . The short prevention hole shown in FIG. 8 is shorter than the width of the data line DL in the longitudinal direction of the gate signal line GL. However, although not shown, the short prevention hole formed on the gate signal line GL may be formed longer than the width of the data line DL.
도 9를 참조하면, 본 발명의 또 다른 실시예로 게이트 신호 배선(GL)상에 적어도 하나 이상의 쇼트 방지 홀을 형성하는 것뿐만 아니라 데이터 배선(DL)상에도 동시에 적어도 하나 이상의 쇼트 방지 홀을 형성하여 배선들간의 전기적 쇼트를 방지할 수 있음을 보여주고 있다. Referring to FIG. 9, in another embodiment of the present invention, not only at least one short preventing hole is formed on the gate signal line GL, but at least one short preventing hole is simultaneously formed on the data line DL. It is shown that the electrical short between the wirings can be prevented.
물론, 도 8 및 도 9에서는 게이트 신호 배선(GL)과 데이터 배선(DL)과의 중첩영역을 도시하고 있지만, 본 발명은 이에 한정하는 것이 아니고, 서로 중첩되는 배선들이라면 어떤 전기배선이든 중첩되는 영역 부분에 적어도 하나 이상의 쇼트 방지 홀을 형성 할 수 있음을 알 수 있을 것이다.8 and 9 illustrate an overlapping region between the gate signal wiring GL and the data wiring DL. However, the present invention is not limited thereto, and any wirings overlapping with each other may be overlapped with each other. It will be appreciated that at least one short prevention hole can be formed in the portion.
다음으로, 도 10을 참조하면, 본 발명의 또 다른 실시예로 게이트 신호 배선(GL)과 전원 배선(PL)의 중첩되는 영역에서 전원 배선(PL)상에 크기가 큰 하나의 쇼트 방지 홀을 형성하여 배선들간의 전기적 쇼트를 방지할 수 있음을 보여주고 있다. 즉, 쇼트 방지 홀의 크기를 배선들간의 쇼트의 원인이 되는 이물, 절연막의 크랙 영역 등의 쇼트 영역(SA) 보다 크게 형성하여, 쇼트의 원인이 발생하더라도 쇼트 방지 홀 내부에서 발생하도록 함으로써, 배선들간의 전기적 쇼트를 방지하는 것이다. 따라서, 이물 등으로 인한 쇼트가 발생하더라도 쇼트 방지 홀이 크게 형성되어 있기 때문에 배선들간의 쇼트를 원천적으로 차단할 수 있는 것이다. 이때, 전원 배선(PL)상에 형성하는 쇼트 방지 홀의 크기는 표시장치에 필요한 전류량, 배선들의 저항, 표시 장치의 크기(사이즈) 등에 따라서 설정 될 수 있다. 즉, 표시장치의 고유 조건과 관련된 시뮬레이션 결과 또는 실험 결과에 따라서 쇼트 방지 홀이 크기를 설정하여 형성이 가능할 것이다. 예를 들어, 쇼트 방지 홀의 크기를 크게 하면 할수록 쇼트를 방지하는 효과는 커질 수 있지만, 쇼트 방지 홀의 크기를 크게 하면, 그 크기가 커진 만큼 전원 배선(PL)의 선폭이 짧아지기 때문에 전원 배선(PL)의 저항이 높아질 수 있으므로, 쇼트 방지 홀의 크기를 적당한 크기로 형성해야 할 것이다.Next, referring to FIG. 10, in another embodiment of the present invention, one short prevention hole having a large size on the power supply line PL is formed in an overlapping area of the gate signal line GL and the power supply line PL. It is shown that the electrical short between the wirings can be prevented by forming. That is, the size of the short prevention hole is made larger than the short area SA such as a foreign material or a crack area of the insulating film, which causes short between the wirings, so that even if a short cause occurs, the short prevention hole is generated inside the short prevention hole. To prevent electrical shorts. Therefore, even if a short occurs due to a foreign material or the like, since the short prevention hole is large, the short between the wires can be cut off at the source. In this case, the size of the short prevention hole formed on the power supply line PL may be set according to the amount of current required for the display device, the resistance of the wires, the size (size) of the display device, and the like. That is, the short prevention hole may be formed by setting a size according to a simulation result or an experiment result related to a unique condition of the display device. For example, as the size of the short prevention hole increases, the effect of preventing the short may increase. However, when the size of the short prevention hole increases, the line width of the power supply wiring PL becomes shorter as the size of the short prevention hole increases. ), The resistance may be increased, so the size of the short prevention hole should be formed to a suitable size.
다음으로, 도 11을 참조하면, 본 발명의 또 다른 실시예를 나타내고 있다. 게이트 신호 배선(GL)과 데이터 배선(DL)의 중첩되는 영역에서 데이터 배선(DL)상에 쇼트 방지 홀 들(RH1 ~ RH2)이 형성 되어 있다. 이때, 쇼트 방지 홀의 형성 위치는 데이터 배선(DL)과 게이트 신호 배선(GL)의 중첩영역에서 가장자리에 위치하도록 형성할 수 있다. 이와 같이 배선간의 중첩영역에서 쇼트 방지 홀의 위치를 배선의 끝단에 위치하도록 하여 배선의 끝단 부분에서 발생 할 수 있는 쇼트를 방지할 수 있게 된다. 도 11에서는 데이터 배선(DL)상에 형성되는 쇼트 방지 홀을 도시 하였지만, 쇼트 방지 홀은 전원 배선(PL) 또는 보조 전원 배선(RL) 또는 게이트 신호 배선(GL)상에도 형성 할 수 도 있다.Next, referring to FIG. 11, another embodiment of the present invention is shown. Short prevention holes RH1 to RH2 are formed on the data line DL in a region where the gate signal line GL and the data line DL overlap. In this case, the formation position of the short prevention hole may be formed at an edge in an overlapping region of the data line DL and the gate signal line GL. As such, the short prevention hole is positioned at the end of the wiring in the overlapping area between the wirings, thereby preventing the short that may occur at the end of the wiring. Although the short prevention hole formed on the data line DL is illustrated in FIG. 11, the short prevention hole may also be formed on the power supply line PL, the auxiliary power supply line RL, or the gate signal line GL.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
The present invention described above is not limited to the above-described embodiment and the accompanying drawings, and it is common in the art that various substitutions, modifications, and changes can be made without departing from the technical spirit of the present invention. It will be apparent to those who have the knowledge of.
PL : 전원 배선
DL : 데이터 배선
GL : 게이트 신호 배선
PA : 픽셀 영역
RL : 보조 전원 배선
GI : 게이트 절연막
SA : 쇼트 영역
HA : 쇼트 방지 홀 형성 영역
RH1 ~ RH4 : 제1 내지 제4 쇼트 방지 홀
LC : 레이저 커팅PL: Power Wiring
DL: data wiring
GL: Gate Signal Wiring
PA: pixel area
RL: Auxiliary Power Wiring
GI: Gate Insulation Film
SA: Short Area
HA: Short prevention hole formation area
RH1 to RH4: First to fourth short prevention holes
LC: Laser Cutting
Claims (15)
상기 기판상에 형성되며 게이트 신호를 전달하는 게이트 신호 배선,
상기 기판상에 형성되며 상기 게이트 신호 배선과 적어도 하나 이상의 중첩영역을 포함하는 전기배선,
상기 중첩영역에서, 상기 전기배선에 다수의 쇼트 방지 홀을 포함하며,
상기 중첩영역에서, 상기 전기배선을 사이에 둔 상기 쇼트 방지 홀을 포함하는 표시장치.
Board,
A gate signal wire formed on the substrate and transferring a gate signal;
An electrical wiring formed on the substrate and including at least one overlapping region with the gate signal wiring;
In the overlapping region, the electrical wiring includes a plurality of short prevention holes,
And the short prevention hole in the overlapped region, the electric wiring being interposed therebetween.
상기 쇼트 방지 홀들은 서로 다른 면적을 갖는 것을 특징으로 하는 표시 장치.
The method of claim 1,
And the short prevention holes have different areas.
상기 게이트 신호 배선과 상기 전기배선이 중첩되는 영역에서 쇼트를 방지하기 위해 상기 쇼트 방지 홀 영역 부분이 레이저로 리페어된 것을 특징으로 하는 표시 장치.
The method of claim 1,
And the short prevention hole region is repaired by a laser to prevent a short in a region where the gate signal wiring and the electrical wiring overlap.
상기 전기배선은 전원 배선인 것을 특징으로 하는 표시 장치.
The method of claim 1,
And the electric wiring is a power wiring.
상기 전기배선은 데이터 배선인 것을 특징으로 하는 표시 장치.
The method of claim 1,
And the electrical wiring is a data wiring.
상기 게이트 신호 배선은 상기 중첩영역에서 적어도 하나 이상의 쇼트 방지 홀을 포함하는 것을 특징으로 하는 표시 장치.
The method of claim 1,
And the gate signal line includes at least one short prevention hole in the overlap area.
상기 적어도 하나의 쇼트 방지 홀은 상기 게이트 신호 배선과 적어도 일부 중첩되지 않는 것을 특징으로 하는 표시 장치.
The method of claim 1,
And the at least one short prevention hole does not overlap at least partially with the gate signal line.
상기 적어도 하나의 쇼트 방지 홀의 면적은 상기 전기배선과 상기 게이트 신호 배선의 중첩영역의 면적보다 작은 것을 특징으로 하는 표시 장치.
The method of claim 1,
And an area of the at least one short prevention hole is smaller than an area of an overlapping area between the electric wiring and the gate signal wiring.
상기 적어도 하나의 쇼트 방지 홀의 위치는 상기 전기배선과 상기 게이트 신호 배선의 중첩영역의 끝단에 위치하는 것을 특징으로 하는 표시 장치.
The method of claim 1,
And the at least one short prevention hole is positioned at an end of an overlapping region of the electrical wiring and the gate signal wiring.
상기 기판상에 형성되며 게이트 신호를 전달하는 게이트 신호 배선,
상기 기판상에 형성되며 상기 게이트 신호 배선과 적어도 하나 이상의 중첩영역을 포함하는 전기배선,
상기 중첩영역에서, 상기 게이트 신호 배선에 다수의 쇼트 방지 홀을 포함하며,
상기 중첩영역에서, 상기 게이트 신호 배선을 사이에 둔 상기 쇼트 방지 홀을 포함하는 표시장치.
Board,
A gate signal wire formed on the substrate and transferring a gate signal;
An electrical wiring formed on the substrate and including at least one overlapping region with the gate signal wiring;
In the overlapping region, the gate signal line includes a plurality of short prevention holes,
And the short prevention hole in the overlapped region, the gate preventing signal line being interposed therebetween.
상기 쇼트 방지 홀들은 서로 다른 면적을 갖는 것을 특징으로 하는 표시 장치.
The method of claim 10,
And the short prevention holes have different areas.
상기 게이트 신호 배선과 상기 전기배선이 중첩되는 영역에서 쇼트를 방지하기 위해 상기 쇼트 방지 홀 영역 부분이 레이저로 리페어된 것을 특징으로 하는 표시 장치.
The method of claim 10,
And the short prevention hole region is repaired by a laser to prevent a short in a region where the gate signal wiring and the electrical wiring overlap.
상기 적어도 하나의 쇼트 방지 홀은 상기 전기배선과 적어도 일부 중첩되지 않는 것을 특징으로 하는 표시 장치.
The method of claim 10,
And the at least one short prevention hole does not overlap at least partially with the electric wiring.
상기 적어도 하나의 쇼트 방지 홀의 면적은 상기 전기배선과 상기 게이트 신호 배선의 중첩영역의 면적보다 작은 것을 특징으로 하는 표시 장치.
The method of claim 10,
And an area of the at least one short prevention hole is smaller than an area of an overlapping area between the electric wiring and the gate signal wiring.
상기 적어도 하나의 쇼트 방지 홀의 위치는 상기 전기배선과 상기 게이트 신호 배선의 중첩영역의 끝단에 위치하는 것을 특징으로 하는 표시 장치.The method of claim 10,
And the at least one short prevention hole is positioned at an end of an overlapping region of the electrical wiring and the gate signal wiring.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120153846A KR102078992B1 (en) | 2012-12-26 | 2012-12-26 | Display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120153846A KR102078992B1 (en) | 2012-12-26 | 2012-12-26 | Display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140083760A KR20140083760A (en) | 2014-07-04 |
| KR102078992B1 true KR102078992B1 (en) | 2020-02-19 |
Family
ID=51734123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120153846A KR102078992B1 (en) | 2012-12-26 | 2012-12-26 | Display device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102078992B1 (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4584387B2 (en) * | 1999-11-19 | 2010-11-17 | シャープ株式会社 | Display device and defect repair method thereof |
-
2012
- 2012-12-26 KR KR1020120153846A patent/KR102078992B1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140083760A (en) | 2014-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8149188B2 (en) | EL display device | |
| KR101699911B1 (en) | Organic light emitting diode display | |
| KR102319315B1 (en) | Organic light emitting diode display | |
| JP4706287B2 (en) | Organic EL device and electronic device | |
| US9553138B2 (en) | Organic light-emitting diode display having a repair line | |
| US10361223B2 (en) | Display device | |
| US10256285B2 (en) | Organic electroluminescence display device with improved brightness evenness and manufacturing method thereof | |
| KR20110054464A (en) | Display device | |
| US10411076B2 (en) | EL display device | |
| KR20150078344A (en) | Organic Light Emitting Display | |
| KR101695295B1 (en) | Mother of oganic electro-luminesence display device substate and manufactucring metod of the same | |
| KR100741889B1 (en) | Organic electroluminescence device | |
| US20080224961A1 (en) | Organic light emitting display and method for manufacturing the same | |
| JP2015072761A (en) | Oled display device | |
| KR102449699B1 (en) | Organic light emitting diode display device and method of repairing the same | |
| KR102519823B1 (en) | Flat Panel Display Having A Dummy Pixel For Preventing Electrottatic Damage | |
| JP2016080798A (en) | Display device | |
| KR102166869B1 (en) | Organic Light Emitting Display | |
| KR102078992B1 (en) | Display device | |
| KR20150075188A (en) | Organic Light Emitting Display and Method for Manufacturing The Same | |
| KR102595457B1 (en) | Array substrate of organic light emitting display device including electrostatic force prevention circuit | |
| KR101084244B1 (en) | Display device | |
| JP4792748B2 (en) | Display panel | |
| KR100844783B1 (en) | Organic Light emitting display device | |
| KR100685399B1 (en) | Flat Panel Display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |