KR102074456B1 - Method for preparing semiconductor package - Google Patents

Method for preparing semiconductor package Download PDF

Info

Publication number
KR102074456B1
KR102074456B1 KR1020170133800A KR20170133800A KR102074456B1 KR 102074456 B1 KR102074456 B1 KR 102074456B1 KR 1020170133800 A KR1020170133800 A KR 1020170133800A KR 20170133800 A KR20170133800 A KR 20170133800A KR 102074456 B1 KR102074456 B1 KR 102074456B1
Authority
KR
South Korea
Prior art keywords
metal layer
mold
metal
layer
film
Prior art date
Application number
KR1020170133800A
Other languages
Korean (ko)
Other versions
KR20190042182A (en
Inventor
성 욱 전
Original Assignee
전성욱
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전성욱 filed Critical 전성욱
Priority to KR1020170133800A priority Critical patent/KR102074456B1/en
Publication of KR20190042182A publication Critical patent/KR20190042182A/en
Application granted granted Critical
Publication of KR102074456B1 publication Critical patent/KR102074456B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76871Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76871Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225Shielding layers formed together with wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips

Abstract

본 발명은 반도체 패키지의 제조 방법에 관한 것으로서, 복수 개의 반도체 소자를 갖는 기판 어레이를 제공하는 단계와, 상기 기판 어레이의 형상에 대응되는 요철을 가지는 금형을 제조하는 단계와, 상기 금형의 일면에 제1금속층을 형성하는 단계와, 상기 제1금속층의 노출면에 접착막을 형성하는 단계와, 상기 접착막에 상기 복수 개의 반도체 소자를 갖는 기판 어레이를 결합하는 단계와, 상기 제1금속층으로부터 금형을 제거하는 단계와, 상기 제1금속층의 노출면에 제2금속층을 형성하는 단계를 포함하며, 상기 제1금속층은 무전해 도금층이고, 상기 제2금속층은 전해 도금층인 것을 특징으로 한다.The present invention relates to a method of manufacturing a semiconductor package, comprising the steps of providing a substrate array having a plurality of semiconductor elements, manufacturing a mold having irregularities corresponding to the shape of the substrate array, Forming a first metal layer, forming an adhesive film on an exposed surface of the first metal layer, bonding a substrate array having the plurality of semiconductor elements to the adhesive film, and removing a mold from the first metal layer And forming a second metal layer on an exposed surface of the first metal layer, wherein the first metal layer is an electroless plating layer, and the second metal layer is an electrolytic plating layer.

Description

반도체 패키지의 제조방법{METHOD FOR PREPARING SEMICONDUCTOR PACKAGE}Manufacturing method of semiconductor package {METHOD FOR PREPARING SEMICONDUCTOR PACKAGE}

본 발명은 반도체 패키지의 제조방법에 관한 것으로, 보다 구체적으로는 반도체 소자의 동작 시에 발생하는 전자파가 외부로 유출되는 것을 방지할 수 있는 전자파 차폐층을 스퍼터링 증착 공정이나 전도성 잉크처리 없이 층 평탄도를 가지면서 간편하게 형성한 반도체 패키지의 제조 방법에 관한 것이다. The present invention relates to a method for manufacturing a semiconductor package, and more particularly, to an electromagnetic shielding layer capable of preventing the outflow of electromagnetic waves generated during operation of a semiconductor device to the outside without sputtering deposition process or conductive ink treatment. It relates to a method for manufacturing a semiconductor package formed easily while having.

최근 반도체 제조기술은 고집적, 박형, 소형화 추세로 발전되고 있으며 고집적화된 반도체 소자로서 다양한 형태가 있는데 대표적인 것이 반도체 패키지이다. 이러한 반도체 패키지는 스마트폰, 디스플레이, 가전기기, 자동차, 산업기기 및 의료기기 등 다양한 분야에 채용되며 최근 소형화, 경량화, 박막화 추세이며 다기능, 네트워크, 고용량, 고속화가 가속됨으로 전자기파의 방출량이 증가하고 고주파화로 반도체 패키지의 전자파 차폐(electro magnetic interference, EMI/ electro magnetic compatibility, EMC)에 따른 잡음을 해소하기 위한 전자파 차폐의 중요성이 더욱 커지고 있다. Recently, semiconductor manufacturing technology has been developed in a trend of high integration, thinness, and miniaturization, and there are various types of highly integrated semiconductor devices. These semiconductor packages are widely used in various fields such as smartphones, displays, home appliances, automobiles, industrial devices, and medical devices. Recently, the miniaturization, light weight, and thinness of the semiconductor package are accelerated. The importance of electromagnetic shielding to eliminate noise caused by electromagnetic shielding (electromagnetic interference, EMI / electromagnetic compatibility, EMC) of furnace semiconductor packages is increasing.

전자파 차폐를 위한 대책들이 다양하게 제안되어 왔으며, 일례로 금속커버로 제작되어 반도체 패키지 위에 장착하였으나 부품수와 공정 증가로 인한 제품 원가 상승, 박막화 및 소형화의 문제가 제기되어, 반도체 패키지 표면에 도금이나 스프레이 방식을 이용하여 차폐층을 형성하는 방식이 제안되었다. 그러나 에칭 용액 또는 화학적 처리에 문제가 있는 패키지에 적용 불가능한 경우 또는 도포 효율이 떨어지고 두께가 두껍고 불균일한 막질의 문제점으로 인하여, 막질이 우수하여 종래의 제안방식 대비 1/5~1/10 이하의 두께로도 전자파 차폐기능이 동등하거나 우수하고 패키지 몰드와 밀착력이 뛰어나며 환경 문제에도 우수하고 균일한 막을 형성하는 스퍼터링 방식의 전자파 차폐층이 제안되었다. 이러한 플라즈마를 이용해 금속 재료에 물리력을 가하여 대상 표면에 박막이 증착되는 스퍼터링 방식 또한 상단 차폐 대비 측면 차폐가 어렵고 고가의 장비를 필요로 하는 단점이 있다(관련 한국특허등록 제10-1479248호 참조). Various countermeasures for electromagnetic shielding have been proposed. For example, a metal cover is mounted on a semiconductor package, but the cost of the product, thinning, and miniaturization are raised due to the increase in the number of parts and processes. A method of forming a shielding layer using a spray method has been proposed. However, when it is not applicable to an etching solution or a package having a problem with chemical treatment, or due to a problem of poor coating efficiency and a thick and uneven film quality, the film quality is excellent, so that the thickness is 1/5 to 1/10 or less than the conventional method. A sputtering electromagnetic shielding layer has been proposed that has the same or superior electromagnetic shielding function, has excellent adhesion to package mold, and is excellent in environmental problems and forms a uniform film. The sputtering method in which a thin film is deposited on a target surface by applying a physical force to a metal material using such a plasma also has a disadvantage in that side shielding is difficult compared to top shielding and requires expensive equipment (see related Korean Patent Registration No. 10-1479248).

이에 전도성 잉크가 먼저 얇게 처리되고 동박 차폐가 형성되는 전도성 잉크 처리가 제안되었는데, 층의 평탄도를 간편하게 제공하기 어려운 단점이 있다. Accordingly, a conductive ink process in which a conductive ink is first thinly processed and a copper foil shield is formed has been proposed, but it is difficult to provide a flatness of a layer easily.

본 발명이 해결하고자 하는 과제는 반도체 소자의 동작 시에 발생하는 전자파가 외부로 유출되는 것을 방지할 수 있는 전자파 차폐층을 구비한 반도체 패키지의 제조방법을 제조하는 것이다. The problem to be solved by the present invention is to manufacture a method for manufacturing a semiconductor package having an electromagnetic shielding layer that can prevent the outflow of electromagnetic waves generated during operation of the semiconductor device.

상기 과제를 해결하기 위하여 본 발명은 복수 개의 반도체 소자를 갖는 기판 어레이를 제공하는 단계와, 상기 기판 어레이의 형상에 대응되는 요철을 가지는 금형을 제조하는 단계와, 상기 금형의 일면에 제1금속층을 형성하는 단계와, 상기 제1금속층의 노출면에 접착막을 형성하는 단계와, 상기 접착막에 상기 복수 개의 반도체 소자를 갖는 기판 어레이를 결합하는 단계와, 상기 제1금속층으로부터 금형을 제거하는 단계와, 상기 제1금속층의 노출면에 제2금속층을 형성하는 단계를 포함하며, 상기 제1금속층은 무전해 도금층이고, 상기 제2금속층은 전해 도금층인 것을 특징으로 하는 반도체 패키지의 제조 방법을 제공한다.In order to solve the above problems, the present invention provides a substrate array having a plurality of semiconductor devices, manufacturing a mold having irregularities corresponding to the shape of the substrate array, and a first metal layer on one surface of the mold. Forming an adhesive film, forming an adhesive film on an exposed surface of the first metal layer, bonding a substrate array having the plurality of semiconductor elements to the adhesive film, and removing a mold from the first metal layer; And forming a second metal layer on an exposed surface of the first metal layer, wherein the first metal layer is an electroless plating layer, and the second metal layer is an electrolytic plating layer. .

본 발명의 일 구현예에 따르면, 상기 금형은 알루미늄, 구리, 철 또는 이를 포함하는 합금으로 이루어질 수 있다.According to one embodiment of the present invention, the mold may be made of aluminum, copper, iron or an alloy containing the same.

본 발명의 다른 구현예에 따르면, 상기 금형은 금속 필름과 상기 금속 필름의 형태를 유지시키는 성형틀로 이루어질 수 있다.According to another embodiment of the present invention, the mold may be formed of a metal mold and a mold for maintaining the form of the metal film.

본 발명의 또 다른 구현예에 따르면, 상기 제1동박층으로부터 금형을 제거하는 단계는 물리적 박리 방법에 의하여 수행되고, 상기 성형틀과 금속 필름의 부착력은 상기 금속 필름과 제1금속층의 부착력보다 높은 것이 바람직하다.According to another embodiment of the invention, the step of removing the mold from the first copper foil layer is performed by a physical peeling method, the adhesion of the mold and the metal film is higher than the adhesion of the metal film and the first metal layer. It is preferable.

본 발명에 따른 반도체 패키지의 제조 방법은 다음과 같은 효과를 갖는다. The manufacturing method of the semiconductor package which concerns on this invention has the following effects.

첫째, 반도체 소자의 동작 시에 발생하는 전자파가 외부로 유출되는 것을 방지할 수 있는 전자파 차폐층으로서 차폐 동박을 스퍼터링 증착 공정을 사용하지 않으면서 제공하는 효과가 있다. First, there is an effect of providing a shielding copper foil without using a sputtering deposition process as an electromagnetic shielding layer that can prevent the electromagnetic waves generated during the operation of the semiconductor device to the outside.

둘째, 플라즈마를 이용해 금속 재료에 물리력을 가하면 대상 표면에 박막이 증착되는 스퍼터링 방식에서 상단 차폐 대비 측면 차폐가 어렵던 문제를 극복하고 상단 차폐와 측면 차폐를 모두 효과적으로 제공하는 효과가 있다. Second, when the physical force is applied to the metal material using the plasma, the sputtering method in which the thin film is deposited on the target surface overcomes the problem that side shielding is difficult compared to the top shield and effectively provides both the top shield and the side shield.

셋째, 복수 개의 반도체 패키지에 대하여 한 번에 전자파 차폐층을 형성할 수 있는 방법을 제공하는 효과가 있다. Third, there is an effect of providing a method for forming an electromagnetic shielding layer for a plurality of semiconductor packages at one time.

넷째, 종래 금속박의 일종으로 사용되던 알루미늄 필름을 적용함에 따라 종래 사용하던 장치를 크게 구조 변경하지 않은 채로 사용할 수 있는 효과가 있다. Fourth, by applying the aluminum film used as a kind of conventional metal foil, there is an effect that can be used without significantly changing the structure of the conventional device.

도 1은 본 발명의 반도체 패키지의 제조방법에 의하여 제조된 반도체 패키지의 층 구조를 도시한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 반도체 패키지의 제조방법을 순차적으로 도시하는 흐름도이다.
1 is a cross-sectional view showing a layer structure of a semiconductor package manufactured by the method of manufacturing a semiconductor package of the present invention.
2 is a flowchart sequentially illustrating a method of manufacturing a semiconductor package according to an embodiment of the present invention.

본 발명은 반도체 패키지의 제조 방법에 관한 것으로서, 복수 개의 반도체 소자를 갖는 기판 어레이를 제공하는 단계와, 상기 기판 어레이의 형상에 대응되는 요철을 가지는 금형을 제조하는 단계와, 상기 금형의 일면에 제1금속층을 형성하는 단계와, 상기 제1금속층의 노출면에 접착막을 형성하는 단계와, 상기 접착막에 상기 복수 개의 반도체 소자를 갖는 기판 어레이를 결합하는 단계와, 상기 제1금속층으로부터 금형을 제거하는 단계와, 상기 제1금속층의 노출면에 제2금속층을 형성하는 단계를 포함하며, 상기 제1금속층은 무전해 도금층이고, 상기 제2금속층은 전해 도금층인 것을 특징으로 한다.The present invention relates to a method of manufacturing a semiconductor package, comprising the steps of providing a substrate array having a plurality of semiconductor elements, manufacturing a mold having irregularities corresponding to the shape of the substrate array, Forming a first metal layer, forming an adhesive film on an exposed surface of the first metal layer, bonding a substrate array having the plurality of semiconductor elements to the adhesive film, and removing a mold from the first metal layer And forming a second metal layer on an exposed surface of the first metal layer, wherein the first metal layer is an electroless plating layer, and the second metal layer is an electrolytic plating layer.

이하, 첨부된 도면을 참조하여 본 발명의 반도체 패키지의 제조 방법을 차례로 상세히 설명하면 다음과 같다. Hereinafter, a method of manufacturing a semiconductor package of the present invention will be described in detail with reference to the accompanying drawings.

본 발명에 따른 반도체 패키지에 적용된 전자파 차폐 동박은 전자기파, 근 적외선, 원치 않게 산란된 빛 등을 차단하기 위한 차폐 특성을 나타낸다. 이러한 차폐 동박은 PDP, EMI, HDI 제조, 직접 레이저 드릴링, 내부 층 형성, FCCL, FPC 등에 적용가능하다.The electromagnetic shielding copper foil applied to the semiconductor package according to the present invention exhibits shielding properties for blocking electromagnetic waves, near infrared rays, unwanted scattered light, and the like. Such shielded copper foil is applicable to PDP, EMI, HDI fabrication, direct laser drilling, inner layer formation, FCCL, FPC, and the like.

이하, 도 1 및 도 2를 참조하여 본 발명을 보다 상세하게 설명한다. 첨부 도면은 단지 참조 및 예시를 위해 제공되는 것으로, 본 발명을 이에 한정하는 것은 아니다. Hereinafter, the present invention will be described in more detail with reference to FIGS. 1 and 2. The accompanying drawings are provided for reference and illustration only and do not limit the invention.

도 1은 본 발명의 반도체 패키지의 제조방법에 의하여 제조된 반도체 패키지의 층 구조를 도시한 단면도이다. 도 1을 참조하면, 기판 어레이(200)위에 접착층(130), 제1금속층(120) 및 제2금속층(140)이 순차적으로 적층되어 있다. 기판 어레이(200)는 회로기판 위에 복수개의 반도체 소자들이 실장되어 있고, 제1금속층(120) 및 제2금속층(140)으로 이루어진 전자파 차폐층이 외부의 전자파가 반도체 소자로 유입되는 것을 방지하는 기능을 한다.1 is a cross-sectional view showing a layer structure of a semiconductor package manufactured by the method of manufacturing a semiconductor package of the present invention. Referring to FIG. 1, an adhesive layer 130, a first metal layer 120, and a second metal layer 140 are sequentially stacked on the substrate array 200. The substrate array 200 has a plurality of semiconductor devices mounted on a circuit board, and an electromagnetic shielding layer including the first metal layer 120 and the second metal layer 140 prevents external electromagnetic waves from entering the semiconductor device. Do it.

도 2는 본 발명의 일 실시예에 따른 반도체 패키지의 제조방법을 순차적으로 도시하는 흐름도이다. 도 2를 참조하면, 먼저 소정의 형상과 요철을 가지는 기판 어레이(200)가 제공된다(S1). 상기 디바이스는 기판에 복수개의 반도체 소자는 통상 사용하는 어레이 방식으로 체결되어 있는 것으로, 일례로 접착 필름을 사용하여 접착, 탈착 및 단차를 결정할 수 있다. 2 is a flowchart sequentially illustrating a method of manufacturing a semiconductor package according to an embodiment of the present invention. Referring to FIG. 2, first, a substrate array 200 having a predetermined shape and irregularities is provided (S1). In the device, a plurality of semiconductor elements are fastened to a substrate in an array method commonly used. For example, the adhesive film may be used to determine adhesion, detachment, and step difference.

이어서, 상기 기판 어레이의 요철과 대응하는 요철 형상을 가지는 금형(110)을 제조한다(S2). 금형은 금속 필름이나, 금속 필름의 하부에 형상을 유지할 수 있는 성형틀이 결합된 형태로 제조될 수 있다. 금속 필름은 알루미늄, 구리, 철, 스테인레스 스틸, 니켈 등의 금속이나 이들을 포함하는 합금 재질로 이루어질 수 있다. 성형틀은 금속 또는 고분자 수지로 이루어질 수 있고, 성형틀은 반도체 어레이의 표면 요철 형상을 따라 제조되고, 금속 필름을 가압하여 성형하는 기능을 포함할 수 있다. 성형틀의 요철 형상 디멘젼은 금속 필름의 두께를 고려하여 설계될 수 있다. 금속 필름은 소정 형상의 반도체 소자가 내부에 삽입되어 위치 고정되도록 대응하는 개수의 요철 형상을 고려하여 설계될 수 있다. 구체적으로 금속 필름의 형태, 구조, 직각도와 공차 및 두께는 기판 어레이에 실장된 반도체 소자의 하부 면적, 측부 높이, 측부에 형성된 금속선 유무, 측부의 형태, 하부의 랜드 모양, 하부의 랜드 형태, 하부의 랜드 돌출 단차, 하부의 솔더볼 크기와 배치, 조밀성, 또는 접촉면적에 따라 결정될 수 있다. 결과적으로 금속 필름의 상부면 요철은 기판 어레이의 요철 형상과 대응된다. Subsequently, a mold 110 having an uneven shape corresponding to the unevenness of the substrate array is manufactured (S2). The mold may be manufactured in a form in which a metal film or a molding frame capable of maintaining a shape under the metal film is combined. The metal film may be made of a metal such as aluminum, copper, iron, stainless steel, nickel, or an alloy material containing them. The mold may be made of a metal or a polymer resin, and the mold may be manufactured according to the surface irregularities of the semiconductor array, and may include a function of pressing the metal film to form the mold. The uneven shape dimension of the mold can be designed in consideration of the thickness of the metal film. The metal film may be designed in consideration of a corresponding number of concave-convex shapes such that a semiconductor device having a predetermined shape is inserted into and fixed in the inside. Specifically, the shape, structure, orthogonality and tolerance and thickness of the metal film are determined by the lower area of the semiconductor element mounted on the substrate array, the side height, the presence or absence of metal wires formed on the side, the side portion, the bottom land shape, the bottom land shape, and the bottom. It can be determined by the land protrusion step of the, the solder ball size and placement of the bottom, the compactness, or the contact area. As a result, the top surface unevenness of the metal film corresponds to the uneven shape of the substrate array.

이어서, 상기 금형(110) 위에 제1금속층(120)을 형성한다(S3). 제1금속층은 무전해 도금으로 형성될 수 있고, 바람직하게 무전해 도금층일 수 있다. 금형과 제1금속층에는 이형층이 삽입될 수 있다. 금형이 알루미늄으로 이루어진 경우에, 이형층은 자연산화된 산화알루미늄층일 수 있다. 제1금속층을 전해도금층으로 형성하는 것도 가능하지만, 자연산화층을 포함하는 알루미늄 표면에는 전해도금이 잘 이루어지지 않기 때문에 무전해 도금층을 형성하는 것이 바람직하다. 또한 자연산화층을 포함하는 알루미늄 표면에 무전해 도금층이 형성되면 자연산화층이 이형층의 기능을 할 수 있는 유리한 효과를 가진다. 제1금속층은 소정의 표면 거칠기를 가지는 것이 바람직한데, 일례로 3차원 표면 구조 해석 현미경을 이용하여 측정한 표면 거칠기(Ra)가 0.2㎛ 이하이고 표면 거칠기(Rz)가 2.5㎛ 이하인 표면을 갖는 것으로, 이러한 층 편평함을 보이는 표면 거칠기 값들은 스퍼터링 처리 혹은 전도성 잉크처리방식이 아닌 전술한 알루미늄 필름의 적용으로부터 제공되는 것이다. 여기서 표면 거칠기(Ra, Rz)는 달리 특정하지 않는 한, 해당 층의 양면 중에서 반도체 소자가 삽입되는 측 표면에서 측정한 표면 거칠기 값을 의미한다. Subsequently, the first metal layer 120 is formed on the mold 110 (S3). The first metal layer may be formed by electroless plating, and may preferably be an electroless plating layer. A release layer may be inserted into the mold and the first metal layer. In the case where the mold is made of aluminum, the release layer may be a naturally oxidized aluminum oxide layer. Although it is possible to form the first metal layer as an electroplating layer, it is preferable to form an electroless plating layer because electroplating is not well performed on the aluminum surface including the natural oxide layer. In addition, when the electroless plating layer is formed on the aluminum surface including the natural oxide layer, the natural oxide layer has an advantageous effect of functioning as a release layer. Preferably, the first metal layer has a predetermined surface roughness. For example, the first metal layer may have a surface having a surface roughness Ra of 0.2 μm or less and a surface roughness Rz of 2.5 μm or less measured using a three-dimensional surface structure analysis microscope. The surface roughness values showing such layer flatness are provided from the above-described application of the aluminum film, not the sputtering or conductive ink treatment. Here, unless otherwise specified, the surface roughnesses Ra and Rz mean surface roughness values measured at the side surfaces of the layers in which the semiconductor elements are inserted.

이어서, 상기 제1금속층(120) 위에 접착층(130)을 형성한다(S4). 접착층은 스프레이 방식이나 실린지에 의한 일정량 주입 방식으로 형성될 수 있고, 자외선, 열경화성 수지로 이루어질 수도 있다.Subsequently, an adhesive layer 130 is formed on the first metal layer 120 (S4). The adhesive layer may be formed by spraying or a certain amount of injection by a syringe, and may be made of ultraviolet or thermosetting resin.

이어서, 상기 접착층(130)을 기판 어레이(200)에 접촉시키고 가압하여 기판 어레이와 금형을 결합시킨다(S5). 결합과정에서 열, 압력, 자외선 조사 등이 함께 이루어질 수 있다. 제1금속층과 금형의 요철 형상은 기판 어레이의 요철에 대응하도록 형성되어 있으므로, 제1금속층과 기판 어레이는 접착층을 통하여 견고하게 결합될 수 있다.Subsequently, the adhesive layer 130 is brought into contact with and pressurized to bond the substrate array and the mold (S5). In the bonding process, heat, pressure, ultraviolet irradiation, etc. may be performed together. Since the uneven shapes of the first metal layer and the mold are formed to correspond to the unevenness of the substrate array, the first metal layer and the substrate array may be firmly coupled through the adhesive layer.

이어서, 금형(110)을 제1금속층(120)으로부터 분리시킨다(S6). 금형의 분리는 물리적 방법 또는 화학적 식각법에 의하여 수행될 수 있다. 물리적 방법의 분리는 금형과 제1금속층 간의 상대적으로 약한 결합 때문에 가능하고, 화학적 식각법에서는 금형을 형성하는 재질만을 선택적으로 식각하는 약품을 사용하여 수행될 수 있다.Subsequently, the mold 110 is separated from the first metal layer 120 (S6). Separation of the mold may be carried out by physical or chemical etching. Separation of the physical method is possible because of the relatively weak bonding between the mold and the first metal layer, and in chemical etching, it may be performed using a chemical which selectively etches only the material forming the mold.

이어서, 제1금속층(120) 위에 제2금속층(140)을 형성한다(S7). 제2금속층의 형성은 전해도금법에 의하여 수행될 수 있다. 제2금속층은 소정의 표면 거칠기를 가지는 것이 바람직하다. 일례로, 3차원 표면 구조 해석 현미경을 이용하여 측정한 표면 거칠기(Ra)가 0.2㎛ 이하이고 표면 거칠기(Rz)가 1.5㎛ 이하인 표면을 갖는 것으로, 이러한 층 편평함을 보이는 표면 거칠기 값들은 스퍼터링 처리 혹은 전도성 잉크처리방식이 아닌 전술한 알루미늄 필름의 적용으로부터 제공되는 것이다. 여기서 표면 거칠기(Ra, Rz)는 달리 특정하지 않는 한, 해당 층의 양면 중에서 반도체 소자가 삽입되는 측 표면에서 측정한 표면 거칠기 값을 의미한다. 나아가, 상기 제1금속층과 제2금속층간 표면 거칠기 차이(△Ra)가 0.01~0.5일 수 있고, 상기 제1금속층과 제2금속층간 표면 거칠기 차이(△Rz)가 0.01~0.5 범위 내일 수 있다. 여기서 표면 거칠기 차이(△Ra, △Rz)는 달리 특정하지 않는 한, 상기 표면 거칠기(Ra, Rz)간 차이에 대한 절대값을 의미한다. Subsequently, a second metal layer 140 is formed on the first metal layer 120 (S7). Formation of the second metal layer may be performed by an electroplating method. It is preferable that the second metal layer has a predetermined surface roughness. For example, the surface roughness (Ra) measured using a three-dimensional surface structure analysis microscope having a surface of 0.2㎛ or less and the surface roughness (Rz) of 1.5㎛ or less, the surface roughness values showing such layer flatness are sputtered or It is provided from the application of the above-described aluminum film, not the conductive ink treatment method. Here, unless otherwise specified, the surface roughnesses Ra and Rz mean surface roughness values measured at the side surfaces of the layers in which the semiconductor elements are inserted. Further, the surface roughness difference ΔRa between the first metal layer and the second metal layer may be 0.01 to 0.5, and the surface roughness difference ΔRz between the first metal layer and the second metal layer may be within a range of 0.01 to 0.5. . Herein, the surface roughness differences ΔRa and ΔRz refer to absolute values of the differences between the surface roughness Ra and Rz unless otherwise specified.

제2금속층이 동박층인 경우에, 제2금속층은 구리를 포함하는 도금조 용액 안에서 도금조 온도 20~40℃, pH≤2, 도금 전류밀도 0.5~5A/dm2, 도금시간 10~60분인 전기도금에 의해 상기 제1 동박층의 상면에 두께 1~60㎛ 범위 내로 형성될 수 있다. When the second metal layer is a copper foil layer, the second metal layer has a plating bath temperature of 20 to 40 ° C., pH ≦ 2, a plating current density of 0.5 to 5 A / dm 2 , and a plating time of 10 to 60 minutes in a plating bath solution containing copper. It may be formed in the range of 1 ~ 60㎛ thickness on the upper surface of the first copper foil layer by electroplating.

상기 구리를 포함하는 도금조 용액은 수용성 구리염, 황산, 염화물 이온 및 첨가제로서 광택제, 캐리어를 함유하고 있다.The plating bath solution containing copper contains a brightening agent and a carrier as water-soluble copper salts, sulfuric acid, chloride ions and additives.

상기 수용성 구리염의 동이온은 2가의 이온이다. 구체적인 동화합물로서는 황산동, 산화동, 염화동, 탄산동, 피로인산동이나, 메탄술폰산동, 프로판술폰산동 등을 들 수 있다. 이들의 동화합물 중에서도 산화동(II) 및 황산동이 바람직하고, 황산동이 더 바람직하다. 상기 산성 동도금액에 함유되는 동이온의 양은 특히 한정되지 않고, 예를 들면, 25~50g/L가 바람직하다.The copper ion of the said water-soluble copper salt is a divalent ion. Specific examples of the copper compound include copper sulfate, copper oxide, copper chloride, copper carbonate, copper pyrophosphate, copper methanesulfonate, and copper propane sulfonate. Among these copper compounds, copper oxide (II) and copper sulfate are preferable, and copper sulfate is more preferable. The quantity of the copper ion contained in the said acidic copper plating liquid is not specifically limited, For example, 25-50 g / L is preferable.

도금조는 산성 전해질을 사용하며 전해질에 적합한 산의 일예는 황산, 초산, 불화붕소산, 메탄 설폰산을 포함한다. 이들 전해질 중에서도 황산이 바람직하다. 황산의 농도는 한정 되지 않고 예를 들면 50~200g/L가 바람직하다.The plating bath uses an acidic electrolyte and examples of suitable acids for the electrolyte include sulfuric acid, acetic acid, boric fluoride acid, and methane sulfonic acid. Among these electrolytes, sulfuric acid is preferred. The concentration of sulfuric acid is not limited and, for example, 50 to 200 g / L is preferable.

광택제로는 특히 한정되지 않으나, 예를 들면, 3-머캅토-1-프로판설폰산 또는 그의 나트륨염, 비스-3-(설포프로필)디설파이드 또는 그의 2나트륨염, (3-설포프로필) N,N-디메틸디티오카바메이트 또는 그의 나트륨염 등의 유기 화합물 등을 들 수 있으며, 바람직하기로는 비스-3-(설포프로필)디설파이드 또는 그의 2나트륨염을 들 수 있다. 광택제의 양은 한정되지 않고 예를 들면0.01~50mg/L가 바람직하다.Although it does not specifically limit as a brightening agent, For example, 3-mercapto- 1-propanesulfonic acid or its sodium salt, bis-3 (sulfopropyl) disulfide or its bisodium salt, (3-sulfopropyl) N, Organic compounds, such as N-dimethyldithio carbamate or its sodium salt, etc. are mentioned, Preferably bis-3 (sulfopropyl) disulfide or its disodium salt is mentioned. The amount of the brightening agent is not limited, and for example, 0.01 to 50 mg / L is preferable.

캐리어로는 비이온계 고분자 계면 활성제로서 예를 들면 폴리에틸렌글리콜, 폴리프로필렌글리콜, 폴리에틸렌옥사이드, 폴리옥시알킬렌글리콜 등의 폴리에테르 화합물 등이 있다. 캐리어의 양은 한정되지 않고 예를 들면 0.01∼10g/ℓ가 바람직하다. Examples of the carrier include nonionic polymer surfactants such as polyether compounds such as polyethylene glycol, polypropylene glycol, polyethylene oxide, and polyoxyalkylene glycol. The quantity of a carrier is not limited, For example, 0.01-10 g / l is preferable.

상기 도면에서는 금속 필름으로 이루어진 금형의 적용에 대하여 설명하였지만, 금형은 금속 필름과 상기 금속 필름의 형태를 유지시키는 성형틀로 이루어질 수 있다. 상기 성형틀은 기판 어레이의 요철에 대응하는 요철 형상을 포함하고, 금속 필름에 가압하여 금속 필름을 성형하는 기능을 함께 할 수도 있다. 성형틀은 금속, 고분자 수지 등으로 이루어질 수 있고, 프레스 성형 등의 방법으로 제조될 수 있다. 성형틀과 금속 필름으로 이루어진 금형은 금속 필름만으로 이루어진 경우에 비하여 형상을 유지시키기 용이한 효과와 기판 어레이와 금형을 가압 결합하는 과정에서 금속 필름이 기판 어레이의 표면 요철을 따라 견고하게 결합될 수 있는 기능을 한다. 성형틀이 탄성을 가지는 고분자 수지로 이루어진 경우에는 상기 효과가 극대화될 수도 있다. 성형틀은 금형을 제1금속층으로 분리하는 단계까지 금속 필름에 결합된 상태로 유지될 수 있는데, 이때는 상기 성형틀과 금속 필름의 부착력은 상기 금속 필름과 제1금속층의 부착력보다 높은 것이 바람직하다. 이는 금속 필름이 제1금속층에서 분리되는 과정에서 성형틀과 금속 필름이 결합 상태를 유지하게 하기 위함이다.Although the drawing has been described with respect to the application of the mold made of a metal film, the mold may be formed of a metal film and a mold for maintaining the shape of the metal film. The forming die may have a concave-convex shape corresponding to the concave-convex shape of the substrate array, and may also function to press the metal film to form the metal film. The molding die may be made of metal, polymer resin, or the like, and may be manufactured by a method such as press molding. Molds made of a mold and a metal film are easier to maintain a shape than a metal film alone, and the metal film may be firmly bonded along the surface irregularities of the substrate array in the process of pressurizing the substrate array and the mold. Function When the mold is made of a polymer resin having elasticity, the above effect may be maximized. The mold may be held in a bonded state to the metal film until the mold is separated into the first metal layer. In this case, the adhesion between the mold and the metal film is preferably higher than the adhesion between the metal film and the first metal layer. This is to maintain the bonding mold and the metal film in the process of separating the metal film from the first metal layer.

이하에서 실시예를 이용하여 본 발명을 보다 상세하게 설명한다.Hereinafter, the present invention will be described in more detail using examples.

실시예Example

1. 기판 어레이의 준비1. Preparation of the Board Array

최종적으로 금속층과 결합하게 되는 패키지(package)를 일정하게 배열할 수 있는 방법은 두 가지이다. 첫 번째는 패키지(package) 공정 중 쏘잉(sawing) 공정 전에 어레이(array)된 기판을 제공 받을 수 있으며, 두 번째는 쏘잉(sawing)이 끝난 개별 패키지(package)들을 점착제가 코팅된 폴리이미드(polyimide, PI), 폴리에틸렌 테레프탈레이트(poly(ethylene terephthalate), PET), 폴리에틸렌 나프탈레이트(poly(ethylene naphthalate), PEN), 폴리카보네이트(polytcarbonate, PC) 필름 등에 어레이 하여 부착 후 제공하는 것이다.Finally, there are two ways to uniformly arrange the package to be combined with the metal layer. The first can be provided with an array of substrates before the sawing process during the packaging process, and the second is a polyimide with adhesive coating on the individual sawed packages. , PI), polyethylene terephthalate (poly (ethylene terephthalate), PET), polyethylene naphthalate (poly (ethylene naphthalate), PEN), polycarbonate (polytcarbonate, PC) film and the like to be provided after the array.

본 실시예에서는 QFN 형태의 7mm(가로) ㅧ 7mm(세로) ㅧ 1.5mm(두께)의 디멘젼(dimension)을 갖는 패키지(package)를 이형력 30gf/cm 이하의 이형제가 코팅된 두께 50㎛의 폴리이미드 필름에 어레이하였다. 이때 가로 7열, 세로 7열로 정렬하고 열과 열 사이 간격은 3mm로 고정하였다.In this embodiment, a package having dimensions of 7 mm (width) ㅧ 7 mm (length) ㅧ 1.5 mm (thickness) of QFN type is 50 μm thick with a release agent coated with a release agent of 30 gf / cm or less. Array to mid film. At this time, the columns are arranged in seven rows and seven columns, and the interval between rows is fixed at 3mm.

2. 금형의 제조2. Manufacture of mold

상기 어레이(array) 도면을 바탕으로 가열 프레스(냉간 프레스도 가능함) 방법을 통해 금속 재질(동, 스테인레스 스틸, 철 또는 이들 합금 재질)의 성형틀을 제조하였다. 상기 성형틀을 이용하여 1000번 계열의 두께 50㎛의 알루미늄 필름을 상온에서 100kgf의 압력으로 프레스하여 어레이에 대응하는 요철이 형성된 금형을 제조하였다.Based on the array drawings, a molding die of a metal material (copper, stainless steel, iron, or an alloy thereof) was manufactured through a hot press method (also a cold press). Using a mold, the aluminum film having a thickness of 50 μm of series 1000 was pressed at a pressure of 100 kgf at room temperature to prepare a mold having irregularities corresponding to the array.

3. 제1금속층 형성3. First metal layer formation

상기 금형 위에 무전해 도금법을 이용하여 제1금속층을 형성하였다. 무전해도금액은 황산구리(금속염 공급) 100g/L, 주석산(착화제) 100g/L, 가성소다(pH조정제) 5g/L, 글루코닉산(안정제) 10g/L 혼합용액을 사용하였고, 50℃의 온도, pH 11.0~11.5에서 약 30분간 침적하여 두께 약 3㎛의 구리층을 형성하였다.The first metal layer was formed on the die by using an electroless plating method. The electroless solution used was 100 g / L of copper sulfate (metal salt supply), 100 g / L of tartaric acid (complexing agent), 5 g / L of caustic soda (pH adjusting agent), and 10 g / L mixed solution of gluconic acid (stabilizer). It was deposited for about 30 minutes at temperature, pH 11.0 ~ 11.5 to form a copper layer of about 3㎛ thickness.

4. 접착층 형성4. Adhesive layer formation

제1금속층과 어레이된 패키지와의 안정적인 고착을 위한 전단계로 어레이된 패키지 상에 스프레이법을 이용하여 에폭시 접착제를 약 10㎛ 이하의 두께로 코팅하였다. 이때 에폭시 접착제는 고용분 30wt.%, 점도 750cps 상태였다. 이후 용제 휘발을 위해 100℃에서 약 2분간 건조하여, 액상 코팅층을 반건조 B-stage 상태로 변화시켰다.The epoxy adhesive was coated to a thickness of about 10 μm or less by using a spray method on the arrayed package as a preliminary step for stable fixation of the first metal layer and the arrayed package. At this time, the epoxy adhesive had a solid content of 30 wt.% And a viscosity of 750 cps. After drying for 2 minutes at 100 ℃ for solvent volatilization, the liquid coating layer was changed to a semi-dry B-stage state.

5. 기판과의 결합5. Bonding with substrate

제1금속층을 어레이 기판과 결합하였다. 결합 후 에폭시 접착제의 완전 경화를 위해 80℃의 온도에서 약 1시간 경화하여 제1금속층과 어레이 기판을 완전 결합시켰다.The first metal layer was combined with the array substrate. After bonding, curing was performed for about 1 hour at a temperature of 80 ° C. to completely cure the epoxy adhesive to completely bond the first metal layer and the array substrate.

6. 금형의 분리6. Separation of mold

기판과의 완전결합 후 물리적인 방법을 통해 금형과 제1금속층을 분리하였다. 구체적인 물리적인 분리 방법은, 상기 결합된 기판을 고정하고 알루미늄 금형 표면에 패키지 어레이와 각각 대응하는 지그(jig)를 진공 흡착한 후 수직으로 들어 올려 에폭시 접착제를 통해 패키지와 결합된 제1금속층을 제외한 알루미늄 금형을 제거하였다. After the complete bonding with the substrate, the mold and the first metal layer were separated by a physical method. Specific physical separation method, except for the first metal layer bonded to the package through the epoxy adhesive by fixing the bonded substrate and vacuum adsorption of the jig (jig) corresponding to each of the package array on the surface of the aluminum mold and vertically lifted. The aluminum mold was removed.

7. 제2금속층 형성7. Second Metal Layer Formation

전기도금법을 이용하여 제1금속층 위에 제2금속층을 형성하였다. 도금조 용액은 35g/L의 황산동(수용성 구리염), 200g/L의 황산, 50ppm의 염산(염화물), 0.15g/L의 비스-3-(설포프로필)디설파이드(광택제) 및 1g/L의 폴리에틸렌글리콜(캐리어)을 포함하는 용액을 이용하였다. 도금 조건은 도금조 온도 30℃, pH≤2, 도금 전류밀도 3A/dm2, 도금시간 30분이었고, 제2금속층의 두께는 30㎛였다.The second metal layer was formed on the first metal layer by the electroplating method. Plating bath solution is 35 g / L copper sulfate (water soluble copper salt), 200 g / L sulfuric acid, 50 ppm hydrochloric acid (chloride), 0.15 g / L bis-3- (sulfopropyl) disulfide (polish) and 1 g / L A solution containing polyethylene glycol (carrier) was used. The plating conditions were plating bath temperature of 30 degreeC, pH <= 2, plating current density 3A / dm <2> , plating time 30 minutes, and the thickness of the 2nd metal layer was 30 micrometers.

이상의 설명은 본 발명의 기술 사상을 일 구현예를 이용하여 설명한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 갖는 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에서 설명된 구현 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이런 구현예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 한다.The above description has been made using the embodiments of the technical idea of the present invention, and those skilled in the art to which the present invention pertains various modifications and variations without departing from the essential characteristics of the present invention. Therefore, the embodiments described in the present invention are not intended to limit the technical spirit of the present invention but to describe the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. The protection scope of the present invention should be interpreted by the claims, and all technical ideas within the scope equivalent thereto should be construed as being included in the scope of the present invention.

110: 금형 120: 제1금속층
130: 접착층 140: 제2금속층
200: 기판 어레이
110: mold 120: first metal layer
130: adhesive layer 140: second metal layer
200: substrate array

Claims (4)

복수 개의 반도체 소자를 갖는 기판 어레이를 제공하는 단계;
상기 기판 어레이의 형상에 대응되는 요철을 가지는 금형을 제조하는 단계;
상기 금형의 일면에 전자파를 차폐하는 제1금속층을 형성하는 단계;
상기 제1금속층의 노출면에 접착막을 형성하는 단계;
상기 접착막에 상기 복수 개의 반도체 소자를 갖는 기판 어레이를 결합하는 단계;
상기 제1금속층으로부터 금형을 제거하는 단계; 및
상기 제1금속층의 노출면에 전자파를 차폐하는 제2금속층을 형성하는 단계;를 포함하며,
상기 금형이 금속 필름을 포함하고,
상기 제1금속층은 황산구리 100g/L, 주석산 100g/L, 가성소다 5g/L 및 글루코닉산 10g/L를 포함하는 무전해 도금액으로 무전해 도금하여 형성되며,
상기 제2금속층은 황산구리 35g/L, 황산 200g/L, 비스-3-(설포프로필)디설파이드 0.15g/L 및 폴리에틸렌글리콜 1g/L을 포함하는 전해 도금액으로 전해 도금하여 형성되고,
상기 제1금속층과 상기 제2금속층 간의 표면 거칠기 차이(△Ra)의 절대값이 0.01~0.5인 것을 특징으로 하는 반도체 패키지의 제조 방법.
Providing a substrate array having a plurality of semiconductor devices;
Manufacturing a mold having irregularities corresponding to shapes of the substrate array;
Forming a first metal layer shielding electromagnetic waves on one surface of the mold;
Forming an adhesive film on the exposed surface of the first metal layer;
Bonding a substrate array having the plurality of semiconductor elements to the adhesive film;
Removing a mold from the first metal layer; And
And forming a second metal layer on the exposed surface of the first metal layer to shield electromagnetic waves.
The mold comprises a metal film,
The first metal layer is formed by electroless plating with an electroless plating solution containing 100 g / L copper sulfate, 100 g / L tartaric acid, 5 g / L caustic soda and 10 g / L gluconic acid,
The second metal layer is formed by electroplating with an electrolytic plating solution containing 35 g / L copper sulfate, 200 g / L sulfuric acid, 0.15 g / L bis-3- (sulfopropyl) disulfide, and 1 g / L polyethylene glycol,
The absolute value of the difference in surface roughness DELTA Ra between the first metal layer and the second metal layer is 0.01 to 0.5.
청구항 1에 있어서,
상기 금속 필름은 알루미늄, 구리, 철, 스테인레스 스틸, 니켈 또는 이들을 포함하는 합금으로 이루어진 것을 특징으로 하는 반도체 패키지의 제조방법.
The method according to claim 1,
The metal film is a method of manufacturing a semiconductor package, characterized in that made of aluminum, copper, iron, stainless steel, nickel or an alloy containing them.
청구항 1에 있어서,
상기 금형은 상기 금속 필름과 상기 금속 필름의 형태를 유지시키는 성형틀로 이루어진 것을 특징으로 하는 반도체 패키지의 제조방법.
The method according to claim 1,
The mold is a manufacturing method of a semiconductor package, characterized in that formed in the mold for maintaining the shape of the metal film and the metal film.
청구항 3에 있어서,
상기 제1금속층으로부터 금형을 제거하는 단계는 물리적 박리 방법에 의하여 수행되고, 상기 성형틀과 금속 필름의 부착력은 상기 금속 필름과 제1금속층의 부착력보다 높은 것을 특징으로 하는 반도체 패키지의 제조방법.
The method according to claim 3,
The removing of the mold from the first metal layer is performed by a physical peeling method, and the adhesion between the mold and the metal film is higher than the adhesion between the metal film and the first metal layer.
KR1020170133800A 2017-10-16 2017-10-16 Method for preparing semiconductor package KR102074456B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170133800A KR102074456B1 (en) 2017-10-16 2017-10-16 Method for preparing semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170133800A KR102074456B1 (en) 2017-10-16 2017-10-16 Method for preparing semiconductor package

Publications (2)

Publication Number Publication Date
KR20190042182A KR20190042182A (en) 2019-04-24
KR102074456B1 true KR102074456B1 (en) 2020-02-06

Family

ID=66282333

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170133800A KR102074456B1 (en) 2017-10-16 2017-10-16 Method for preparing semiconductor package

Country Status (1)

Country Link
KR (1) KR102074456B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102318002B1 (en) 2019-11-29 2021-10-28 한국생산기술연구원 Implant coated with polyphenol-based metal-organic framework
KR20210068246A (en) 2019-11-29 2021-06-09 한국생산기술연구원 Implant coated with carbon aerogel

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011529798A (en) * 2008-08-01 2011-12-15 カエフエム テクノロジー Method and device for encapsulating a microstructure

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130035620A (en) * 2011-09-30 2013-04-09 삼성전자주식회사 Emi shielded semiconductor package and emi shielded substrate module

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011529798A (en) * 2008-08-01 2011-12-15 カエフエム テクノロジー Method and device for encapsulating a microstructure

Also Published As

Publication number Publication date
KR20190042182A (en) 2019-04-24

Similar Documents

Publication Publication Date Title
CN103119710A (en) Method for manufacturing package substrate for semiconductor element mounting
KR102074456B1 (en) Method for preparing semiconductor package
KR20140128058A (en) A printed circuit board comprising embeded electronic component within and a method for manufacturing
CN103796451A (en) Printed wiring board and method for manufacturing printed wiring board
KR20140019789A (en) Printed circuit board, manufacturing method therefor, and metal-surface treatment liquid
CN102300417A (en) Electronic component embedded type circuit board and manufacture method thereof
CN104821371B (en) A kind of preparation method of LED integration packagings substrate
TWI581697B (en) Method for manufacturing heat dissipation structure of ceramic substrate
KR102016980B1 (en) Method for manuracturing circuit modul and film forming apparatus
KR101517553B1 (en) Method for forming metal patterns of printedcircuit board
TWI741325B (en) Printed circuit board
KR20130132424A (en) Method for manufacturing printed wiring board, and printed wiring board
KR101168825B1 (en) Package substrate for mounting semiconductor element and method for manufacturing the package substrate
KR101975450B1 (en) Manufacturing method of multilayer printed circuit board comprising surface-treated insulating film
CN1327361A (en) Copper coated polymer element with improved adhesive property
CN106653734B (en) Semiconductor device with electromagnetic interference shielding and method of manufacturing the same
KR20140019688A (en) Flat dam and method for manufacturing chip package using the same
KR101814824B1 (en) Method of manufacturing chip package member and the chip package member
KR101886346B1 (en) Printed circuit board for smart ic and manufacturing method therefor
KR20170067180A (en) Method of fabricating a circuit board
JP2016225390A (en) Multilayer wiring board of cavity structure and manufacturing method therefor
KR101465083B1 (en) Method for forming metal patterns of printedcircuit board
KR102326505B1 (en) The printed circuit board and the method for manufacturing the same
JP2011159695A (en) Semiconductor element-mounting package substrate, and method for manufacturing the same
KR101045561B1 (en) Plates for ball grid array semiconductor package, and its manufacturing process

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)