KR102059899B1

KR102059899B1 - 비휘발성 메모리 기준 전류에 대한 빌트-인 셀프-트림

Info

Publication number: KR102059899B1
Application number: KR1020120118813A
Authority: KR
Inventors: 첸 히; 리차드 케이. 에구치; 얀주오 왕
Original assignee: 엔엑스피 유에스에이, 인코포레이티드
Priority date: 2011-10-31
Filing date: 2012-10-25
Publication date: 2019-12-27
Also published as: US20130107621A1; US9076508B2; CN103093831A; KR20130047599A; CN103093831B; US8687428B2; US20140160869A1

Abstract

비휘발성 메모리에 액세스하고 기준 전류의 초기 트리밍을 수행하기 위해 사용되는 기준 전류의 드리프트를 최소화함으로써 제품 신뢰성이 향상될 수 있게 하는 비휘발성 메모리 빌트-인 셀프-트림 메커니즘이 제공된다. 실시예들은, 기준 전류(Iref)의 디지털 표현을 제공하기 위해 아날로그-디지털 변환기(330, 530)를 사용하고, 이어서, 그 디지털 표현을 Iref에 대한 저장된 타겟 범위 값과 비교한 다음, 그에 따라서 Iref의 소스를 조정함으로써 이들 작업들을 수행한다. NVM 기준 비트셀(310)에 의해 발생된 기준 전류에 있어서, 트림 절차의 일부로서 프로그램 또는 소거 펄스들이 기준 셀에 인가된다. 밴드갭-기반 회로(510)에 의해 발생되는 기준 전류에 있어서, 비교 결과들은 기준 전류 회로를 조정하기 위해 사용될 수 있다. 또한, 기준 전류에 대한 측정된 값 또는 타겟 범위 값을 조정하기 위해 온도와 같은 환경 인자들이 사용될 수 있다.

Description

비휘발성 메모리 기준 전류에 대한 빌트-인 셀프-트림{BUILT-IN SELF TRIM FOR NON-VOLATILE MEMORY REFERENCE CURRENT}

본 발명은 일반적으로 비휘발성 메모리들에 관한 것으로, 더 구체적으로, 비휘발성 메모리들에 액세스할 때 사용되는 기준 전류에 대한 빌트-인 셀프-트림 메커니즘에 관한 것이다.

비휘발성 메모리들은 일반적으로 메모리 셀이 0의 값(예를 들어, Iref 미만)을 저장하고 있는지 아니면 1의 값(예를 들어, Iref 초과)을 저장하고 있는지를 구별하기 위해 기준 전류(Iref)에 의존한다. Iref를 발생시키기 위해서, 많은 비휘발성 메모리 설계들은 기준 셀로서 비휘발성 메모리 비트셀을 사용한다.

비휘발성 메모리 어레이의 성능 및 신뢰성을 보장하기 위해서, 기준 셀은 안정되어야 하고 시간 경과에 따라 크게 드리프트되지 않아야 한다. 그러나, 많은 다른 반도체 디바이스들과 같이, 기준 셀은 환경적 영향들뿐만 아니라 데이터 보유 에러들 및 판독 방해 에러들을 겪을 수 있다.

기준 셀들은 일반적으로 비휘발성 메모리의 제조자에 의해 초기에 트리밍되지만, 기준 셀이 현장에서 또는 후속 제품에 비휘발성 메모리를 통합하는 고객에 의해 조정되거나 재트리밍되는 메커니즘은 없다. 또한, 기준 셀의 초기 트리밍은 비휘발성 메모리 외부의 장비 또는 비휘발성 메모리를 통합하는 패키지를 이용하는 시간 소모적인 절차일 수 있고, 따라서, 자원들 및 제조량 감소 면에서 비용이 많이 들 수 있다. 따라서, 비휘발성 메모리 패키지들에 포함되는 빌트-인 셀프-트림 메커니즘을 갖는 것이 바람직하다. 또한, 이러한 빌트-인 셀프-트림 메커니즘은 현장에서의 기준 드리프트를 최소화하고 기준 셀의 초기 트림에 도움을 주기 위해 이용할 수 있는 것이 바람직하다.

본 발명은 첨부 도면들을 참조함으로써 더 잘 이해될 수도 있고, 많은 목적들, 특징들, 및 이점들이 당업자에게 명백해진다.

본 발명은, 비휘발성 메모리 패키지들에 통합되고, 현장에서 기준 드리프트를 최소화하고 기준 셀의 초기 트리밍에 도움을 주기 위해 이용될 수 있는, 빌트-인 셀프-트림 메커니즘을 제공한다.

도 1은 본 발명의 실시예들과 함께 이용 가능한 비휘발성 메모리의 개략 블록도.
도 2는, 플로팅 게이트 비트셀-기반 기준을 포함하는 기준 회로의 실시예들에 따른, 기준 비트셀의 드레인 전류 대 제어 게이트 전압을 도시하는 도면.
도 3은, 본 발명의 실시예들에 따른, 플로팅 게이트 비트셀-기반 기준을 포함하는 기준 회로와 연관된 구성요소들의 예를 도시하는 개략 블록도.
도 4는 플로팅 게이트 비트셀 Iref 회로를 통합하는 본 발명의 실시예들의 빌트-인 셀프-트림 동작들을 수행하기 위한 처리를 도시하는 개략 흐름도.
도 5는, 본 발명의 실시예들에 따른, 밴드갭 기반 기준을 포함하는 기준 회로와 연관된 구성요소들의 예를 도시하는 개략 블록도.
도 6은 밴드갭 기반 Iref 발생기를 통합하는 본 발명의 실시예들의 빌트-인 셀프-트림 동작들을 수행하기 위한 처리를 도시하는 개락 흐름도.

상이한 도면들에서 동일한 참조부호들을 사용하는 것은 달리 언급되지 않는 한 동일한 항목들을 나타낸다. 도면들은 반드시 축척에 맞춰 도시된 것은 아니다.

비휘발성 메모리를 액세스하기 위해 사용되는 기준 전류의 드리프트를 최소화함으로써 제품 신뢰성이 향상될 수 있는 비휘발성 메모리 빌트-인 셀프-트림 메커니즘이 제공된다. 빌트-인 셀프-트림 메커니즘의 실시예들은, 기준 전류가 공장-설정 상태에서 방해된다면 그 기준 전류를 리프레시할 수 있다. 빌트-인 셀프-트림 메커니즘의 실시예들은 또한 기준 전류의 초기 트리밍을 수행하기 위해 사용될 수 있다. 빌트-인 셀프-트림 메커니즘의 실시예들은, 기준 전류(Iref)의 디지털 표현을 제공하기 위해 아날로그-디지털 변환기를 사용한 다음 그 디지털 표현을 Iref에 대한 저장된 타겟 값과 비교하고 이어서 그에 따라서 Iref의 소스를 조정함으로써 이들 작업들을 수행한다. 비휘발성 메모리 기준 셀에 의해 발생된 기준 전류에 있어서, 프로그램 또는 소거 펄스들이 트림 절차의 일부로서 기준 셀에 인가될 수 있다. 밴드갭-기반 회로에 의해 발생된 기준 전류에 있어서, 비교 결과들은 기준 전류 회로를 조정하기 위해 사용될 수 있다. 또한, 온도와 같은 환경 인자들이, 기준 전류에 대한 측정된 값 또는 기준 전류의 타겟 값 중 하나 이상을 조정하기 위해 사용될 수 있다.

비휘발성 메모리들은 비휘발성 메모리(NVM) 어레이에 저장되어 있는 데이터를 판독하기 위해 기준 전류를 사용한다. 기준 전류는 저장되어 있는 0 및 저장되어 있는 1을 구별하기 위해 사용된다. 기준 전류의 값이 NVM 디바이스의 수명 동안 변하면, 이것은 데이터 값들이 적절히 판독될 수 없기 때문에 디바이스를 사용할 수 없게 할 수 있다. 기준 전류는 또한 온도와 같은 환경 인자들에 의해 영향을 받고, 전압 또는 전류 변동들은 기준 전류가 드리프트되도록 할 수 있다. 또한, 전력 사이클링 및 극도의 동작 조건들은 또한 기준 전류의 값을 방해할 수 있다. 돌발적인 원인들(예를 들어, 기준 셀의 재-프로그래밍) 및 흔치않은 자연적인 원인들(예를 들어, 우주 복사)이 또한 기준 전류에 영향을 줄 수 있다.

NVM 디바이스의 수명 동안 NVM 디바이스의 지속적인 유용성을 보장하는 것을 돕기 위해서, 기준 전류가 기준 전류의 초기 공지된 값 또는 용인 가능한 범위로 조정될 수 있게 하는 메커니즘을 제공하는 것이 바람직하다. 이러한 조정 또는 트림은 기준 전류의 현재 값과 기준 전류의 초기 교정 값을 비교함으로써 수행될 수 있고, 필요에 따라 적절한 조정들이 이루어질 수 있다.

도 1은 본 발명의 실시예들과 함께 이용 가능한 비휘발성 메모리(101)의 개략 블록도이다. NVM(101)은 NVM 셀들의 어레이(103)를 액세스하기 위해 사용되는 회로들과 함께 NVM 셀들의 어레이(103)를 포함한다. NVM 어레이(103)는 예시적인 목적들을 위해 플로팅 게이트 플레시 메모리 셀들로서 도시된 4개의 NVM 셀들(105, 107, 109, 111)을 포함한다. NVM 어레이(103)는 부가적인 비트셀들 또는 다른 종류들의 NVM 셀들(예를 들어, 나노 크리스탈들, 스플릿 게이트 플래시, 및 질화물계 메모리들)을 포함할 수 있다.

행 디코더(115) 및 메모리 제어기(113)에 제공되는 게이트 전압들(Vg)을 발생시키기 위한 행/게이트 전압 제어 회로(117)가 제공된다. 행 디코더(115)는 게이트 전압들을 메모리 동작들 동안 워드선들(WL0, WL1)에 선택적으로 제공한다. 워드선들은 NVM 어레이(103)의 메모리 셀들의 게이트들에 연결된다. NVM(101)은 또한 NVM 어레이(103)의 셀들을 판독하기 위한 비트선들(BL0, BL1)에 연결되는 감지 증폭기를 갖는 열 디코더 및 감지 증폭기(CD/SA) 회로(121)를 포함한다. 메모리 동작들 동안, 드레인 전압 제어 회로(125)는 드레인 전압(Vdrain)을 비트선들(BL0, BL1)에 공급한다. 또한, 기준 회로(123)는 비트셀들(105, 107, 109, 111)의 논리 상태들을 판독/감지하기 위한 CD/SA 회로(121)내의 기준 감지 증폭기에 가변 기준 전류(Iref)를 공급한다. NVM 기술의 일 예에서, 비트셀에 대한 감지 증폭기 출력은 비트셀 드레인 전류가 기준 전류보다 낮을 때에는 논리 상태 0(비도통)이고, 비트셀 드레인 전류가 기준 전류보다 높을 때에는 논리 상태 1(도통)이다. CD/SA 회로(121)는 셀들로부터 판독된 데이터를 데이터선들에 출력한다.

기준 회로(123)는 본 발명의 실시예들에 따라 트리밍하도록 구성된 다양한 형태들을 취할 수 있다. 일 실시예에 있어서, 기준 회로(123)는 플로팅 게이트 비트셀-기반 기준을 포함한다. 플로팅 게이트 비트셀-기반 기준은 NVM 어레이(103)에서의 비트셀일 수 있지만, 프로그래밍으로부터 보호된다. NVM 어레이에서의 기준 셀은 NVM 어레이에서의 다른 비트셀들과 동일한 특성들을 가질 것이고, NVM 어레이에서의 다른 비트셀들과 동일한 환경 조건들을 겪을 것이다. 본 발명의 실시예들과 함께 사용 가능한 NVM(101)의 또 다른 실시예에 있어서, 기준 회로(123)는 비트셀-기반 기준의 출력 전류 거동을 모방하는 디지털적으로 트림-가능한 기준 전류 회로인 밴드갭-기반 기준을 포함한다. 밴드갭-기반 기준의 트림은 제어 레지스터를 조정함으로써 수행된다. 밴드갭-기반 기준의 이점은, 이러한 기준의 동작성 드리프트가 일반적으로 플로팅 게이트 비트셀-기반 기준의 것보다 작다는 것이다.

메모리 제어기(113)는 판독, 기록, 및 테스트 동작들 동안 NVM 어레이(103)의 메모리 동작들을 제어한다. 메모리 제어기(113)는, 메모리 및 테스트 동작들 동안 행-게이트 전압 제어 회로(117), 기준 회로(123), 드레인 전압 제어 회로(125), 및 소스 제어 회로(127)에 의해 NVM 어레이(103)에 제공된 전압 및 전류 값들을 제어하기 위해서, 이들 회로들에 연결된다. 메모리 제어기(113)는 또한 메모리 및 테스트 동작들 동안 행 디코더(115) 및 CD/SA(121)의 동작들을 위한 제어 정보를 제공한다. 이러한 동작들 동안, 메모리 제어기(113)는 처리기 또는 외부 테스터(150)로부터 어드레스, 데이터 및 제어 정보를 수신하기 위한 어드레스, 데이터 및 제어선들을 포함한다. 처리기(150)는 NVM(101)과 동일한 집적 회로 또는 상이한 집적 회로에 있을 수 있다.

도 2는, 플로팅 게이트 비트셀-기반 기준을 통합하는 기준 회로(123)의 실시예들에 따른, 기준 비트셀, 소거 비트셀 및 프로그램된 비트셀의 드레인 전류 대 제어 게이트 전압을도시하는 도면이다. 교정될 때, 기준 비트셀의 제어 게이트에서의 판독 전압(Vread)은 결과적으로 기준 비트셀의 드레인(Id)에서 기준 전류(Iref)를 발생시킨다. 상술된 것과 같이, 이 교정된 기준 전류는 NVM 어레이(103)에서의 비트셀들의 상태(예를 들어, 프로그램됨 또는 소거됨)를 결정하기 위해 사용된다. 기준 비트셀이 곡선(230)("로우")과 곡선(240)("하이") 사이로 도시되어 있는 미리 결정된 용인 가능한 성능 범위 내에서 동작한다면, 특정 Vread에서 생성된 Iref는 NVM 어레이(103)에서 비트셀들을 액세스하기에 충분하다. Iref의 이 동작 범위는 Iref_Low 및 Iref_High 사이에서 Id로서 도시되어 있다. 이것은 기준 전류부터 NVM 어레이 비트셀 전류까지 판독 마진을 유지할 것이다. 도 2에서, 곡선(210)은 Vread에 대한 Iref_High보다 큰 Id1의 드레인 전류를 갖는 소거된 비트셀과 연관된다. 곡선(220)은 Vread에 대한 Iref_Low보다 낮은 Id0의 드레인 전류를 갖는 프로그램된 비트셀과 연관된다. Iref가 동작 범위 밖에 있다면, 기준 비트셀은 NVM 어레이(103)에서의 비트셀들이 계속해서 액세스될 수 있도록 트리밍되어야 한다.

플로팅 게이트 비트셀-기반 기준에 있어서, Iref가 Iref_Low 아래로 떨어지면, 기준 비트셀은 소거 사이클을 겪어야 한다. Iref가 Iref_High 위로 상승하면, 기준 비트셀은 프로그램 사이클을 겪어야 한다. 이들 트림 동작들은 결과적으로 플로팅 게이트 비트셀-기반 기준을 도시된 동작 파라미터들 내로 리셋하도록 해야 한다.

밴드갭-기반 기준에 있어서, 목적은 플로팅 게이트 비트셀-기반 기준으로 표시되는 것과 유사한 동작 파라미터들 내에서 Iref를 유지하는 것이다. 따라서, Iref가 Iref_Low 아래로 떨어지면, 밴드갭-기반 기준은 Iref 제어 레지스터 값을 조정함으로써 Iref를 Iref_Low 위로 상승시키기 위해 디지털 트리밍 절차를 사용하여 조정된다. 유사하게, Iref가 Iref_High 위로 상승하면, 밴드갭-기반 기준은 Iref 제어 레지스터 값을 조정함으로써 Iref를 Iref_High 아래로 낮추기 위해 디지털 트리밍 절차를 사용하여 조정된다.

도 3은, 본 발명의 실시예들에 따른, 플로팅 게이트 비트셀-기반 기준을 포함하는 기준 회로(123)와 연관된 구성요소들의 예를 도시하는 개략 블록도이다. 비트셀-기반 기준 발생기(310)는 하나 이상의 플로팅 게이트 비트셀-기반 기준 셀들을 포함한다. 상술된 것과 같이, 이들 기준 셀들은 NVM 어레이(103)에 통합될 수 있고, 그로써, 기준 셀들이 NVM 어레이에서의 다른 비트셀들의 동일한 환경 조건들 및 초기 처리 조건들에 노출되는 것을 보장한다. 비트셀-기반 기준 발생기(310)는 NVM 프로그램/소거 제어기(320)로부터 입력을 수신하고, NVM 프로그램/소거 제어기(320)는 그 기준 셀이 트리밍을 필요로 한다면, 프로그램 또는 소거 펄스들을 기준 셀에 제공한다. NVM 프로그램/소거 제어기(320)는 메모리 제어기(113)의 일부일 수 있다.

기준 셀(310)은 발생된 Iref를 아날로그-디지털 변환기(ADC)(330)에 제공한다. ADC(330)는 Iref를 레지스터에 저장되고 비교기(340)에 제공될 수 있는 디지털 값으로 변환한다. 비교기(340)는 디지털 Iref 값을 개별 레지스터에 저장되어 있는 Iref 타겟 값(350)과 비교한다. 디지털 Iref 값과 Iref 타겟 값의 비교가 미리 결정된 범위(예를 들어, Iref_Low와 Iref_High 사이) 내에 있다면, Iref를 발생시키는 기준 셀의 트리밍이 필요하지 않다. 다른 한편으로, 디지털 Iref 값과 Iref 타겟 값의 비교가 미리 결정된 범위를 초과하면, 트림 로직(360)은 프로그램 또는 소거 펄스 중 어느 하나를 기준 셀에 적용하기 위해 제어 신호를 NVM 프로그램/소거 제어기(320)에 제공한다.

온도와 같은 환경 특성들은 기준 셀들(310) 및 NVM 어레이(103)에서의 비트셀들 모두의 거동에 영향을 줄 수 있다. 따라서, 본 발명의 실시예들은 ADC(330)에 의해 발생된 결과들 및 저장되어 있는 Iref 타겟 값(350) 모두에 이용 가능한 오프셋들을 시그널링하기 위해 환경 센서들을 제공할 수 있다. 도 3에 도시되어 있는 것과 같이, 이 값들을 오프셋하는데 사용되는 데이터를 제공하기 위해서 온도 센서(370)가 ADC(330) 및 Iref 타겟 값 레지스터(350)에 연결된다.

도 4는 플로팅 게이트 비트셀 Iref 회로를 통합하는 본 발명의 실시예들의 빌트-인 셀프-트림 동작들을 수행하기 위한 처리를 도시하는 개략 흐름도이다. 초기에, Iref 측정 모드가 설정되거나 트리거될 수 있다(410). Iref 측정 모드는, 예를 들어, NVM(101)을 통합하는 시스템이 재시작될 때, 자동적으로 또는 외부 또는 내부(예를 들어, 주기적 또는 그렇지 않으면 트리거된) 명령을 수신할 때 설정될 수 있다. Iref 측정 모드가 개시되면, Iref 값이 측정되어 저장될 수 있다(420). 상술된 것과 같이, Iref 값의 측정은 레지스터에 디지털-변환된 값을 저장하는 ADC에 의해 수행될 수 있다.

Iref가 타겟 값의 미리 결정된 범위(예를 들어, Iref_Low와 Iref_High 사이)에 있는지에 대한 결정이 이루어진다(430). 상술된 것과 같이, 일 실시예에 있어서, 이 결정은, 예를 들어, 비교기에 의해 행해질 수 있다. 예를 들어, Iref가 미리 결정된 Iref_Low보다 낮은지 및/또는 미리 결정된 Iref_High보다 높은지의 비교가 이루어진다. Iref가 타겟 값의 미리 결정된 범위 내에 있다면, 빌트-인 셀프-트림 처리는 종료된다. Iref가 타겟 범위 밖에 있다면, Iref가 타겟 범위의 하한보다 낮은지에 대한 결정이 이루어진다(440). Iref가 타겟 범위의 하한보다 낮다면, 기준 셀에 소거 펄스가 인가된다(460). Iref가 타겟 범위의 상한보다 크다면, 기준 셀에 프로그램 펄스가 인가된다(450). 상술된 것과 같이, 일 실시예에 있어서, 트림 로직(360)은, 기준 셀에 프로그램 펄스를 인가할지 아니면 소거 펄스를 인가할지에 대한 결정을 수행한다. 프로그램 또는 소거 펄스가 기준 셀에 제공되면, 기준 셀이 용인 가능한 동작 파라미터들 내에 있는지를 결정하기 위해 기준 셀로부터 발생된 Iref의 측정이 다시 수행된다.

도 5는, 본 발명의 실시예들에 따른, 밴드갭-기반 기준을 포함하는 기준 회로(123)와 연관된 구성요소들의 예를 도시하는 개략 블록도이다. 상술된 것과 같이, 밴드갭-기반 Iref 발생기(510)는 하나 이상의 디지털 트림-가능 기준 전류 회로들을 포함한다. 밴드갭-기반 Iref 발생기(510)는 기준 전류를 발생시키기 위해 밴드갭-기반 Iref 발생기에 의해 사용되는 정보를 제공하는 Iref 제어 레지스터(502)로부터 입력을 수신할 수 있다. Iref 제어 레지스터(520)는 다양한 형태들을 취할 수 있고, 예를 들어, 메모리 제어기(113)의 일부일 수 있다.

밴드갭-기반 Iref 발생기(510)는 발생된 기준 전류를 아날로그-디지털 변환기(ADC)(530)에 제공할 수 있다. ADC(530)는 Iref를 레지스터에 저장되어 비교기(540)에 제공될 수 있는 디지털 값으로 변환한다. 비교기(540)는 디지털 Iref 값을 개별 레지스터에 저장되어 있는 Iref 타겟 값(550)과 비교한다. 디지털 Iref 값 및 Iref 타겟 값의 비교가 미리 결정된 범위 내에 있으면, 밴드갭-기반 Iref 발생기의 트리밍이 설정되지 않는다. 다른 한편으로, 디지털 Iref 값과 Iref 타겟 값의 비교가 미리 결정된 범위를 넘으면, 트림 로직(560)은 조정된 값을 Iref 제어 레지스터(520)에 제공한다. 이 조정된 값은 밴드갭-기반 Iref 발생기에 의해 발생된 기준 전류를 변경할 것이다.

상술된 것과 같이, 환경 특성들은 밴드-갭 기반 Iref 발생기의 거동에도 영향을 줄 수 있다. 따라서, 본 발명의 실시예들은 ADC(530)에 의해 발생된 결과들 및 저장되어 있는 Iref 타겟 값(550) 모두에 이용 가능한 오프셋들을 시그널링 하기 위해 환경 센서들을 제공할 수 있다. 도 5에 도시되어 있는 것과 같이, 그 값들을 오프셋할 때 사용되는 데이터를 제공하기 위해서 온도 센서(570)가 ADC(530) 및 Iref 타겟 값 레지스터(550)에 연결된다.

본 발명의 실시예들은 온도 센서들에 의해 측정된 환경 특성들로 제한되지 않고, 기준 전류, 또는 ADC, 저장되어 있는 레지스터 값들 등 중 하나 이상의 조정, 등에 영향을 미치는 다른 종류들의 환경 조건들을 위한 센서들을 포함할 수 있다는 것이 이해되어야 한다.

도 6은 밴드갭-기반 Iref 발생기를 통합하는 본 발명의 실시예들의 빌트-인 셀프-트림 동작들을 수행하기 위한 처리를 도시하는 개략 흐름도이다. 도시된 처리는 도 4와 관련하여 상술된 것과 유사한다. 초기에, Iref 측정 모드가 설정될 수 있다(610). Iref 측정 모드가 개시되면, 발생된 Iref 값이 측정되어 저장될 수 있다(620).

Iref가 타겟 값의 미리 결정된 범위에 있는지에 대한 결정이 이루어진다. 상술된 것과 같이, 일 실시예에 있어서, 이 결정은 비교기에 의해 이루어질 수 있다. Iref가 타겟 값의 미리 결정된 범위 내에 있다면, 빌트-인 셀프-트림 처리는 종료된다. Iref가 타겟 범위 밖에 있다면, Iref가 타겟 범위의 하한보다 작은지에 대한 결정이 이루어진다(640). Iref가 타겟 범위의 하한보다 작으면, 밴드갭 회로는 Iref를 증가시키기 위해 (예를 들어, 기준 전류 제어 레지스터를 조정함으로써) 트림된다(600). 상술된 것과 같이, 이것은, 예를 들어, 조정된 값을 Iref 제어 레지스터(520)에 제공함으로써 수행될 수 있다. Iref가 타겟 범위의 상한보다 크면, 밴드갭 회로는 Iref를 감소시키기 위해 (예를 들어, 기준 전류 제어 레지스터를 조정함으로써) 트림된다(650). 상술된 것과 같이, 일 실시예에 있어서, 트림 로직(560)은 Iref를 증가시킬지 아니면 감소시킬지의 결정을 수행한다. 밴드갭-기반 Iref 발생기가 조정되면, 기준 전류가 타겟 동작 범위 내에 있는지를 결정하기 위해, 발생된 Iref의 측정이 다시 수행된다.

이제, 비휘발성 메모리 기준 전류를 디지털 NVM 기준 전류 값으로 변환하고, 디지털 NVM 기준 전류 값을 타겟 값 범위의 한계들과 비교하고, 디지털 NVM 기준 전류 값이 타겟 값 범위 밖에 있을 경우 타겟 값 범위 내의 조정된 NVM 기준 전류 값을 갖는 조정된 NVM 기준 전류를 생성하기 위해 NVM 기준 전류의 발생기를 조정하는 것을 포함하는 방법이 제공되었다는 것이 인식되어야 한다. NVM 기준 전류를 디지털 NVM 기준 전류 값으로 변환하는 것은 NVM 기준 전류의 발생기에 연결된 아날로그-디지털 변환기에 의해 수행될 수 있다. 변환, 비교 및 조정은 NVM을 포함하는 시스템온칩(system-on-a-chip)의 구성요소들에 의해 수행된다.

상기 실시예의 일 양태에 있어서, 조정된 NVM 기준 전류를 생성하기 위해 NVM 기준 전류 발생기를 조정하는 것은, 디지털 NVM 기준 전류 값이 타겟 값 범위보다 작을 경우에는 NVM 기준 전류 발생기에 소거 펄스를 인가하고, 디지털 NVM 기준 전류 값이 타겟 값 범위보다 클 경우에는 NVM 기준 전류 발생기에 프로그램 펄스를 인가하는 것을 포함한다. 이 양태의 실시예들은 NVM 기준 전류 발생기에 플로팅 게이트 기준 비트셀을 포함한다. 또 다른 양태에 있어서, NVM 기준 전류 발생기는 복수의 플로팅 게이트 비트셀들을 포함하는 NVM 어레이에 연결되고, 플로팅 게이트 기준 비트셀은 복수의 플로팅 게이트 비트셀들의 멤버이다.

상기 실시예의 또 다른 양태에 있어서, 조정된 NVM 기준 전류를 생성하기 위해 NVM 기준 전류 발생기를 조정하는 것은, 디지털 NVM 기준 전류 값이 타겟 값 범위보다 작은 경우에는 NVM 기준 전류를 증가시키도록 밴드갭 회로를 트림하고, 디지털 NVM 기준 전류 값이 타겟 값 범위보다 큰 경우에는 NVM 기준 전류를 감소시키도록 밴드갭 회로를 트림하는 것을 포함한다. 이 양태의 실시예들은 NVM 기준 전류 발생기에 밴드갭-기반 회로를 포함한다. 또 다른 양태에 있어서, 밴드갭 회로를 트림하는 것은 기준 전류 제어 레지스터 값을 조정하는 것을 포함한다.

상기 실시예의 또 다른 양태는 측정된 온도 값에 응답하여 디지털 NVM 기준 전류 값 및 타겟 값 범위를 조정하는 것을 포함한다.

본 발명의 또 다른 실시예는: 비휘발성 메모리 어레이, NVM 어레이에 액세스하기 위해 사용되는 NVM 기준 전류를 발생시키도록 구성되는 NVM 기준 전류 발생기, NVM 기준 전류 발생기에 연결되어 NVM 기준 전류를 디지털 NVM 기준 전류 값으로 변환하도록 구성되는 ADC, ADC에 연결되어 디지털 NVM 기준 전류 값을 타겟 값과 비교하도록 구성되는 비교기, 및 비교기에 연결되어 디지털 NVM 기준 전류 값이 타겟 값의 범위 밖에 있을 경우 조정된 NVM 기준 전류를 생성하기 위해 NVM 기준 전류 발생기에 제어 신호를 제공하도록 구성되는 트림 로직을 포함하는 시스템을 제공한다. 조정된 NVM 기준 전류와 연관된 디지털 조정된 NVM 기준 전류 값은 타겟 값의 범위 내에 있다.

이 실시예의 일 양태는, 트림 로직 및 NVM 기준 전류 발생기에 연결된 NVM 프로그램/소거 제어기를 더 포함하고, 이 NVM 프로그램/소거 제어기는: 트림 로직으로부터 제어 신호를 수신하고, 디지털 NVM 기준 전류 값이 타겟 값 범위의 하한보다 작다는 표시를 제어 신호가 포함할 경우 제어 신호에 응답하여 NVM 기준 전류 발생기에 소거 펄스를 제공하고, 디지털 NVM 기준 전류 값이 타겟 값 범위의 상한보다 크다는 표시를 제어 신호가 포함할 경우 제어 신호에 응답하여 NVM 기준 전류 발생기에 프로그램 펄스를 제공하도록 구성된다. 이 양태에 있어서, NVM 기준 전류 발생기는 플로팅 게이트 기준 비트셀을 포함한다. 또 다른 양태에 있어서, NVM 어레이는 플로팅 게이트 기준 비트셀을 포함한다. 또 다른 양태는 비교기에 연결되어 타겟 값 범위의 하한 및 타겟 값 범위의 상한을 저장하는 하나 이상의 레지스터들을 포함한다.

또 다른 양태는, ADC 및 레지스터들 중 하나 이상에 연결되어, 온도 데이터를 ADC 및 레지스터들 중 하나 이상에 제공하도록 구성되는 온도 센서를 포함한다. ADC는 또한 필요하다면 온도 데이터에 응답하여 디지털 NVM 기준 전류 값을 조정하도록 구성되고, 레지스터들은 또한 필요하다면 온도 데이터에 응답하여 타겟 값 범위의 하한 및 타겟 값 범위의 상한을 조정하도록 구성된다.

상기 실시예의 또 다른 양태는 디지털 NVM 기준 전류 값을 저장하기 위해 ADC 및 비교기에 연결된 레지스터를 포함한다. 상기 실시예의 또 다른 양태는 트림 로직 및 트림 로직으로부터의 제어 신호에 응답하여 값을 저장하도록 구성되는 NVM 기준 전류 발생기에 연결된 제어 레지스터를 더 포함하고, NVM 기준 발생기는 디지털 NVM 기준 전류 값이 타겟 값 범위보다 작으면 제어 레지스터에 저장되어 있는 값들에 응답하여 NVM 기준 전류를 증가시키도록 트림되고, 디지털 NVM 기준 전류 값이 타겟 값 범위보다 크면 NVM 기준 전류를 감소시키도록 트림되는 밴드갭 회로를 더 포함한다.

또 다른 양태에 있어서, NVM 기준 전류 발생기는 NVM 어레이에 가깝게 배치되어, 이둘 모두가 실질적으로 유사한 환경 조건들에 노출되도록 한다. 또 다른 양태에 있어서, ADC는 또한 NVM 기준 전류를 디지털 NVM 기준 전류 값으로 변환하는 것을 개시하기 위한 명령의 수신에 응답하여 상기 변환을 수행하도록 구성된다. 또 다른 양태에 있어서, ADC는 또한 시스템의 전력 사이클링에 응답하여 NVM 기준 전류를 디지털 NVM 기준 전류 값으로 변환하는 것을 수행하도록 구성된다.

신호, 상태 비트 또는 유사한 장치의 각각 논리적으로 참인 상태 또는 논리적으로 거짓인 상태로의 렌더링을 인용할 때, 본 명세서에서는 용어 "어서트" 또는 "설정" 및 "부정"(또는 "디어서트" 또는 "클리어")이 사용된다. 논리적으로 참인 상태가 논리 레벨 1이면, 논리적으로 거짓인 상태는 논리 레벨 0이다. 논리적으로 참인 상태가 논리 레벨 0이면, 논리적으로 거짓인 상태는 논리 레벨 1이다.

본 발명을 구현하는 장치는, 대부분의 부분에 있어서, 당업자들에게 공지되어 있는 전자 구성요소들 및 회로들로 이루어지기 때문에, 본 발명의 기본 개념들의 이해 및 인식을 위해, 및 본 발명의 교시들을 애매하거나 산만하지 않게 하기 위해서, 회로의 세부사항들은 상술된 것과 같이 필요한 것으로 고려되는 것 이상의 정도로 설명되지는 않을 것이다.

상기 실시예들 중 어떤 실시예들은, 응용 가능할 때, 다양한 상이한 정보 처리 시스템들을 사용하여 구현될 수도 있다. 예를 들어, 도 1 및 그 설명은 예시적인 정보 처리 아키텍처를 기술하지만, 이 예시적인 아키텍처는 단지 본 발명의 다양한 양태들을 논의할 때 유용한 기준을 제공하기 위해 제시되는 것이다. 물론, 아키텍처의 설명은 설명의 목적들을 위해 간략화되었고, 본 발명에 따라 사용될 수도 있는 적절한 아키텍처들의 많은 상이한 형태들 중 단지 하나이다. 당업자들은, 논리 블록들 간의 경계들은 단지 예시적인 것이고, 대안적인 실시예들이 논리 블록들이나 회로 소자들을 병합하거나 다양한 논리 블록들이나 회로 소자들에 대해 기능들의 대안적인 분해를 부가할 수도 있다는 것을 인식할 것이다.

따라서, 본원에 기술된 아키텍처들은 단지 예시적인 것이며, 동일한 기능을 달성하는 많은 다른 아키텍처들이 구현될 수 있다는 사실이 이해될 것이다. 추상적이지만 명백한 점으로, 동일한 기능을 달성하기 위한 구성요소들의 임의의 배치는 소망의 기능이 달성되도록 효과적으로 "연관된다". 따라서, 특정 기능을 달성하기 위해 조합되는 본원에서의 임의의 2개의 구성요소들은, 아키텍처들이나 중간 구성요소들과 무관하게, 소망의 기능들이 달성되도록 서로 "연관되는" 것으로 볼 수 있다. 마찬가지로, 그렇게 연관된 임의의 2개의 구성요소들은 소망의 기능을 달성하기 위해 서로 "동작 가능하게 접속"되거나 또는 "동작 가능하게 연결"되는 것으로 볼 수 있다.

또한, 예를 들어, 일 실시예에 있어서, NVM(101)의 예시된 소자들은 단일 집적 회로에 또는 동일한 디바이스 내에 위치된 회로이다. 대안적으로, NVM(101)은 서로 상호접속된 임의의 수의 개별 집적 회로들 또는 개별 디바이스들을 포함할 수도 있다. 예를 들어, 처리기(150)는 NVM 어레이(103)와 동일한 집적 회로에 또는 NVM(101)의 다른 소자들과 분리되어 있는 집적 회로에 위치될 수 있다. 또한, ADC(330 또는 530)는 공간을 절약하기 위해서 NVM 어레이(103)와 동일한 회로에 또는 NVM(101)의 다른 소자들과 분리되어 있는 집적 회로에 위치될 수 있다. 그러나, 일관된 환경 거동을 제공하기 위해서, 플로팅 게이트 기준 비트셀 또는 밴드갭-기반 Iref는 연관된 NVM 어레이의 소자들과 동일한 회로에 있어야 한다.

또한, 당업자들은 상술된 동작들의 기능 간의 경계들은 단지 예시적이라는 것을 인식할 것이다. 다수의 동작들의 기능은 단일 동작으로 조합될 수도 있고 및/또는 단일 동작의 기능은 부가적인 동작들로 분산될 수도 있다. 또한, 대안적인 실시예들은 특정 동작의 다수의 경우들을 포함할 수도 있고, 동작들의 순서는 다양한 다른 실시예들에서 변경될 수도 있다.

일 실시예에 있어서, NVM(101)은 개인용 컴퓨터 시스템과 같은 컴퓨터 시스템에 포함된다. 다른 실시예들은 상이한 종류들의 컴퓨터 시스템들을 포함할 수도 있다. 컴퓨터 시스템들은 한 명 이상의 사용자들에 대해 독립적인 컴퓨팅 전력을 제공하도록 설계될 수 있는 정보 처리 시스템들이다. 컴퓨터 시스템들은, 메인 프레임들, 미니컴퓨터들, 서버들, 워크스테이션들, 개인용 컴퓨터들, 노트패드들, 휴대 정보 단말기들, 전자 게임들, 자동차 및 다른 내장 시스템들, 휴대 전화들 및 다양한 다른 무선 디바이스들을 포함하지만 이들로 제한되지는 않는 많은 형태들에서 찾아 볼 수 있다. 일반적인 컴퓨터 시스템은 적어도 하나의 처리 유닛, 연관된 메모리 및 다수의 입력/출력(I/O) 디바이스들을 포함한다.

본 발명은 본원에서 특정 실시예들을 참조하여 기술되었지만, 이하 청구항들에서 제시되는 것과 같은 본 발명의 범위를 벗어나지 않고 다양한 수정들 및 변경들이 이루어질 수 있다. 따라서, 명세서 및 도면들은 제한적이라기 보다는 예시적인 것으로 간주될 것이며, 모든 이러한 수정들은 본 발명의 범위 내에 포함되는 것으로 여겨진다. 특정 실시예들과 관련하여 본원에서 기술되는 문제점들에 대한 임의의 이점들, 장점들 또는 해결책들은 임의의 또는 모든 청구항들의 중요하거나 필수적이거나 본질적인 특징이나 요소로서 이해되어서는 안 된다.

본원에서 사용되는 것과 같은 용어 "연결된다"는 직접 연결 또는 기계적 연결로 제한되는 것은 아니다.

또한, 본원에서 사용된 단수 요소는 하나의 요소보다는 하나 이상의 요소로서 정의된다. 또한, 청구항들에서 "적어도 하나의" 및 "하나 이상의"와 같은 서두 구문을 사용하는 것은, 동일한 청구항이 서두 구문인 "하나 이상의" 또는 "적어도 하나의" 및 "한" 또는 "하나의" 요소를 포함할 때에도, "한" 또는 "하나의" 요소에 의한 또 다른 청구항 요소의 도입이 이러한 제시된 청구항 요소를 포함하는 임의의 특정 청구항을 단 하나의 이러한 요소를 포함하는 발명들로 제한하는 것을 의미하는 것으로 이해되어서는 안 된다. 한정된 요소를 사용하는 경우에도 마찬가지이다.

달리 언급되지 않는다면, "제 1" 및 "제 2"와 같은 용어들은 이러한 용어들이 기술하는 요소들을 임의적으로 구별하기 위해 사용된다. 따라서, 이들 용어들은 반드시 이러한 요소들의 시간적 또는 다른 우선순위를 나타내려고 의도된 것은 아니다.

101 : 비휘발성 메모리 103 : 액세스 어레이
113 : 메모리 제어기 117 : 행/게이트 전압 제어 회로
121 : 열 디코더 및 감지 증폭기 123 : 기준 회로
125 : 드레인 전압 제어 회로 150 : 처기리/테스터
310 : 비트셀-기반 Iref 발생기 320 : NVM 프로그램/소거 제어기
330 : 아날로그-디지털 변환기 340 : 비교기
350 : Iref 타겟 값 360 : 트림 로직
370 : 온도 센서 510 : 밴드갭-기반 Iref 발생기
520 : Iref 제어 레지스터 530 : 아날로그-디지털 변환기
540 : 비교기 550 : Iref 타겟 값
560 : 트림 로직 570 : 온도 센서

Claims

방법에 있어서:
비휘발성 메모리(NVM) 기준 전류를 디지털 NVM 기준 전류 값으로 변환하는 단계로서, 상기 변환은 상기 NVM 기준 전류의 발생기에 연결된 아날로그-디지털 변환기(ADC)에 의해 수행되는, 상기 변환하는 단계;
상기 디지털 NVM 기준 전류 값을 타겟 값 범위와 비교하는 단계;
상기 디지털 NVM 기준 전류 값이 상기 타겟 값 범위 밖에 있다면, 조정된 NVM 기준 전류를 생성하도록 상기 NVM 기준 전류의 발생기를 조정하는 단계로서, 상기 조정된 NVM 기준 전류와 연관된 조정된 디지털 NVM 기준 전류 값은 상기 타겟 값 범위 내에 있고, 상기 타겟 값 범위는 상기 타겟 값 범위의 하한 및 상한을 포함하는, 상기 조정하는 단계; 및
필요하다면, 온도 센서에 의해 제공되는 온도 데이터에 응답하여 상기 디지털 NVM 기준 전류 값, 상기 타겟 값 범위의 상기 하한, 및 상기 타겟 값 범위의 상기 상한 중 하나 이상을 조정하는 단계를 포함하고,
상기 변환하는 단계, 비교하는 단계, 및 조정하는 단계는 NVM을 포함하는 시스템온칩의 구성요소들에 의해 수행되는, 방법.
제 1 항에 있어서,
조정된 NVM 기준 전류를 생성하도록 상기 NVM 기준 전류의 발생기를 조정하는 단계는:
상기 디지털 NVM 기준 전류 값이 상기 타겟 값 범위보다 작으면, 상기 NVM 기준 전류의 발생기에 소거 펄스를 인가하는 단계; 및
상기 디지털 NVM 기준 전류 값이 상기 타겟 값 범위보다 크면, 상기 NVM 기준 전류의 발생기에 프로그램 펄스를 인가하는 단계를 포함하고,
상기 NVM 기준 전류의 발생기는 플로팅 게이트 기준 비트셀을 포함하는, 방법.
제 2 항에 있어서,
상기 NVM 기준 전류의 발생기는 복수의 플로팅 게이트 비트셀들을 포함하는 NVM 어레이에 연결되고,
상기 복수의 플로팅 게이트 비트셀들은 상기 플로팅 게이트 기준 비트셀을 포함하는, 방법.
제 1 항에 있어서,
조정된 NVM 기준 전류를 생성하도록 상기 NVM 기준 전류의 발생기를 조정하는 단계는:
상기 디지털 NVM 기준 전류 값이 상기 타겟 값 범위보다 작으면, 상기 NVM 기준 전류를 증가시키도록 밴드갭 회로를 트리밍(trimming)하는 단계; 및
상기 디지털 NVM 기준 전류 값이 상기 타겟 값 범위보다 크면, 상기 NVM 기준 전류를 감소시키도록 상기 밴드갭 회로를 트리밍하는 단계를 포함하고,
상기 NVM 기준 전류의 발생기는 밴드갭-기반 회로를 포함하는, 방법.
제 4 항에 있어서,
상기 밴드갭 회로를 트리밍하는 단계는 기준 전류 제어 레지스터 값을 조정하는 단계를 포함하는, 방법.
삭제
시스템에 있어서:
비휘발성 메모리(NVM) 어레이;
상기 NVM 어레이에 액세스하기 위해 사용되는 NVM 기준 전류를 발생시키도록 구성되는 NVM 기준 전류 발생기;
상기 NVM 기준 전류 발생기에 연결되고, 상기 NVM 기준 전류를 디지털 NVM 기준 전류 값으로 변환하도록 구성되는 아날로그-디지털 변환기(ADC);
상기 ADC에 연결되고, 상기 디지털 NVM 기준 전류 값을 타겟 값과 비교하도록 구성되는 비교기;
상기 비교기에 연결되고, 상기 디지털 NVM 기준 전류 값이 상기 타겟 값의 범위 밖에 있다면 조정된 NVM 기준 전류를 생성하기 위해 상기 NVM 기준 전류 발생기에 제어 신호를 제공하도록 구성되는 트림 로직(trim logic)으로서, 디지털 조정된 NVM 기준 전류 값은 상기 타겟 값의 상기 범위 내에 있고, 상기 타겟 값의 범위는 상기 타겟 값의 범위의 하한 및 상기 타겟 값의 범위의 상한을 포함하는, 상기 트림 로직;
상기 비교기에 연결되고, 상기 타겟 값의 상기 범위의 하한 및 상기 타겟 값의 상기 범위의 상한을 저장하는 하나 이상의 레지스터들; 및
상기 ADC 및 상기 하나 이상의 레지스터들 중 하나 이상에 연결되고, 상기 ADC 및 상기 레지스터들 중 상기 하나 이상에 온도 데이터를 제공하도록 구성되는 온도 센서를 포함하고,
필요하다면, 상기 ADC는 또한 상기 온도 데이터에 응답하여 상기 디지털 NVM 기준 전류 값을 조정하도록 구성되고;
필요하다면, 상기 하나 이상의 레지스터들은 또한 상기 온도 데이터에 응답하여 상기 타겟 값의 상기 범위의 상기 하한 및 상기 타겟 값의 상기 범위의 상기 상한을 조정하도록 구성되는, 시스템.
제 7 항에 있어서,
NVM 프로그램/소거 제어기로서, 상기 트림 로직 및 상기 NVM 기준 전류 발생기에 연결되고,
상기 트림 로직으로부터 상기 제어 신호를 수신하고,
상기 디지털 NVM 기준 전류 값이 상기 타겟 값의 상기 범위의 상기 하한보다 낮다는 표시를 상기 제어 신호가 포함하면, 상기 제어 신호에 응답하여 상기 NVM 기준 전류 발생기에 소거 펄스를 제공하고,
상기 디지털 NVM 기준 전류 값이 상기 타겟 값의 상기 범위의 상기 상한보다 크다는 표시를 상기 제어 신호가 포함하면, 상기 제어 신호에 응답하여 상기 NVM 기준 전류 발생기에 프로그램 펄스를 제공하도록 구성되는, 상기 NVM 프로그램/소거 제어기를 더 포함하고,
상기 NVM 기준 전류 발생기는 플로팅 게이트 기준 비트셀을 포함하는, 시스템.
제 8 항에 있어서,
상기 NVM 어레이는 상기 플로팅 게이트 기준 비트셀을 포함하는, 시스템.
삭제
삭제
제 7 항에 있어서,
상기 ADC 및 상기 비교기에 연결되고, 상기 디지털 NVM 기준 전류 값을 저장하는 레지스터를 더 포함하는, 시스템.
제 7 항에 있어서,
상기 트림 로직 및 상기 NVM 기준 전류 발생기에 연결되고, 상기 트림 로직으로부터의 상기 제어 신호에 응답하여 값을 저장하도록 구성되는 제어 레지스터를 더 포함하고,
상기 NVM 기준 전류 발생기는 밴드갭 회로를 더 포함하고, 상기 제어 레지스터에 저장된 상기 값에 응답하여,
상기 밴드갭 회로는, 상기 디지털 NVM 기준 전류 값이 상기 타겟 값의 범위보다 작으면, 상기 NVM 기준 전류를 증가시키도록 트리밍되고,
상기 밴드갭 회로는, 상기 디지털 NVM 기준 전류 값이 상기 타겟 값의 범위보다 크면, 상기 NVM 기준 전류를 감소시키도록 트리밍되는, 시스템.
제 7 항에 있어서,
상기 NVM 기준 전류 발생기는 상기 NVM 어레이에 가깝게 배치되어, 상기 NVM 기준 전류 발생기 및 상기 NVM 어레이가 유사한 환경 조건들에 노출되는, 시스템.
제 7 항에 있어서,
상기 ADC는 또한, 상기 NVM 기준 전류의 디지털 NVM 기준 전류 값으로의 변환을 개시하기 위한 명령의 수신에 응답하여 상기 변환을 수행하도록 구성되는, 시스템.
제 7 항에 있어서,
상기 ADC는 또한 기동(startup), 전원 차단(power down), 또는 요청된 진단 검사 중 하나 이상에 응답하여 상기 NVM 기준 전류의 디지털 NVM 기준 전류 값으로의 상기 변환을 수행하도록 구성되는, 시스템.
장치에 있어서:
비휘발성 메모리(NVM) 기준 전류를 디지털 NVM 기준 전류 값으로 변환하기 위한 수단;
상기 디지털 NVM 기준 전류 값을 미리 결정된 타겟 값 범위와 비교하기 위한 수단;
조정된 NVM 기준 전류를 생성하기 위해 상기 NVM 기준 전류의 발생기를 조정하기 위한 수단으로서, 상기 조정된 NVM 기준 전류와 연관된 조정된 디지털 NVM 기준 전류 값은 상기 타겟 값 범위 내에 있고, 상기 디지털 NVM 기준 전류 값이 상기 타겟 값 범위 밖에 있다면 상기 조정이 수행되고, 상기 타겟 값 범위는 상기 타겟 값 범위의 하한 및 상한을 포함하는, 상기 조정하기 위한 수단; 및
필요하다면, 온도 센서에 의해 제공되는 온도 데이터에 응답하여 상기 디지털 NVM 기준 전류 값, 상기 타겟 값 범위의 상기 하한, 및 상기 타겟 값 범위의 상기 상한 중 하나 이상을 조정하기 위한 수단을 포함하고,
상기 변환하기 위한 수단, 상기 비교하기 위한 수단, 및 상기 조정하기 위한 수단은 NVM을 포함하는 시스템온칩의 구성요소들인, 장치.
제 17 항에 있어서,
조정된 NVM 기준 전류를 생성하기 위해 상기 NVM 기준 전류의 발생기를 조정하기 위한 수단은:
상기 디지털 NVM 기준 전류 값이 상기 타겟 값 범위보다 작으면, 상기 NVM 기준 전류의 발생기에 소거 펄스를 인가하기 위한 수단;
상기 디지털 NVM 기준 전류 값이 상기 타겟 값 범위보다 크면, 상기 NVM 기준 전류의 발생기에 프로그램 펄스를 인가하기 위한 수단을 포함하고,
상기 NVM 기준 전류의 발생기는 플로팅 게이트 기준 비트셀을 포함하는, 장치.
제 18 항에 있어서,
상기 NVM 기준 전류를 발생하기 위한 수단은 복수의 플로팅 게이트 비트셀들을 포함하는 NVM 어레이에 연결되고,
상기 복수의 플로팅 게이트 비트셀들은 상기 플로팅 게이트 기준 비트셀을 포함하는, 장치.
제 17 항에 있어서,
조정된 NVM 기준 전류를 생성하기 위해 상기 NVM 기준 전류의 발생기를 조정하기 위한 수단은:
상기 디지털 NVM 기준 전류 값이 상기 타겟 값 범위보다 작으면, 상기 NVM 기준 전류를 증가시키도록 밴드갭 회로를 트림하기 위한 수단;
상기 디지털 NVM 기준 전류 값이 상기 타겟 값 범위보다 크면, 상기 NVM 기준 전류를 감소시키도록 상기 밴드갭 회로를 트림하기 위한 수단을 포함하고,
상기 NVM 기준 전류의 발생기는 밴드갭-기반 회로를 포함하는, 장치.