KR102057481B1 - Liquid crystal display device - Google Patents
Liquid crystal display device Download PDFInfo
- Publication number
- KR102057481B1 KR102057481B1 KR1020170180686A KR20170180686A KR102057481B1 KR 102057481 B1 KR102057481 B1 KR 102057481B1 KR 1020170180686 A KR1020170180686 A KR 1020170180686A KR 20170180686 A KR20170180686 A KR 20170180686A KR 102057481 B1 KR102057481 B1 KR 102057481B1
- Authority
- KR
- South Korea
- Prior art keywords
- display area
- trench
- liquid crystal
- gate
- disposed
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133388—Constructional arrangements; Manufacturing methods with constructional differences between the display region and the peripheral region
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G02F2001/133388—
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명의 일 실시예에 따른 액정표시장치는 스위칭 소자로 산화물(oxide) 박막트랜지스터를 적용할 때, 표시영역 주위에 트렌치(trench)를 형성하여 산화물 반도체로의 투습을 차단하는 것을 특징으로 한다. 그리고, 본 발명의 일 실시예에 따른 액정표시장치는 PAC(photo acryl)층 대신에 OC(overcoat)층을 적용함으로써 마스크 수를 절감하는 동시에, OC 트렌치 내에 톱니 패턴을 형성하여 테이퍼를 완만하게 만듦으로써 OC 단차에 의한 잔막 발생을 방지하는 것을 특징으로 한다.The liquid crystal display according to the exemplary embodiment of the present invention is characterized in that when the oxide thin film transistor is applied as a switching element, a trench is formed around the display area to block moisture permeation into the oxide semiconductor. In addition, the liquid crystal display according to the exemplary embodiment of the present invention reduces the number of masks by applying an OC (overcoat) layer instead of a PAC (photo acryl) layer, and at the same time forms a sawtooth pattern in the OC trench to smooth the taper. As a result, it is characterized in that the residual film is prevented due to the OC step.
Description
본 발명은 액정표시장치에 관한 것으로서, 보다 상세하게는 스위칭 소자로 산화물(oxide) 박막트랜지스터를 구비한 액정표시장치에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device having an oxide thin film transistor as a switching element.
일반적으로, 액정표시장치는 액정의 광학적 이방성과 분극성질을 이용하여 구동한다. 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.In general, the liquid crystal display device is driven by using the optical anisotropy and polarization of the liquid crystal. Since the liquid crystal is thin and long in structure, the liquid crystal has directivity in the arrangement of molecules, and the direction of the molecular arrangement can be controlled by artificially applying an electric field to the liquid crystal.
따라서, 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.Therefore, if the molecular arrangement direction of the liquid crystal is arbitrarily adjusted, the molecular arrangement of the liquid crystal is changed, and light is refracted in the molecular arrangement direction of the liquid crystal due to optical anisotropy to express image information.
이중에서 박막트랜지스터(Thin Film Transistor; TFT)와 박막트랜지스터에 연결된 화소전극이 행렬 방식으로 배열된 능동행렬 액정표시장치(Active Matrix LCD; AMLCD)가 해상도 및 동영상 구현능력이 우수하여 주목 받고 있다.Among them, an active matrix LCD (AMLCD), in which a thin film transistor (TFT) and pixel electrodes connected to the thin film transistor are arranged in a matrix manner, is attracting attention due to its excellent resolution and video performance.
액정표시장치는 컬러필터, 공통전극 등이 형성된 상부 기판과 스위칭 소자, 화소전극 등이 형성된 하부 기판 및 두 기판 사이에 개재된 액정으로 이루어진다. 이러한 액정표시장치에서는 공통전극과 화소전극 사이에 상하로 걸리는 전기장에 의해 액정을 구동하는 방식으로 투과율과 개구율 등의 특성이 우수하다.The LCD includes an upper substrate on which a color filter, a common electrode, and the like are formed, a lower substrate on which a switching element, a pixel electrode, and the like are formed, and a liquid crystal interposed between two substrates. Such a liquid crystal display device has excellent characteristics such as transmittance and aperture ratio by driving a liquid crystal by an electric field applied up and down between the common electrode and the pixel electrode.
한편, 일반적인 박막트랜지스터는 반도체층으로 비정질 실리콘을 이용하여 왔으나, 비정질 실리콘은 전자 이동속도가 느려서 초대형 화면에서는 고해상도 및 고속구동 능력을 실현하기가 어려웠다. 그래서, 비정질 실리콘보다 전자 이동속도가 10배 이상 빠른 산화물 박막트랜지스터가 등장하였고, 최근 UD(Ultra Definition) 이상의 고해상도 및 240Hz이상의 고속구동에 적합한 소자로 각광받고 있다.On the other hand, general thin film transistors have used amorphous silicon as a semiconductor layer, but amorphous silicon has a low electron transfer speed, making it difficult to realize high resolution and high-speed driving capability on a very large screen. Therefore, an oxide thin film transistor having an electron transfer speed 10 times faster than that of amorphous silicon has emerged, and has recently been spotlighted as a device suitable for high resolution of UD (Ultra Definition) and high speed driving of 240 Hz or more.
[관련기술문헌][Related Technical Documents]
1. 산화물 박막트랜지스터 어레이 기판 및 그 제조방법(대한민국 특허출원번호 제10-2011-0100901호).1. Oxide thin film transistor array substrate and its manufacturing method (Korean Patent Application No. 10-2011-0100901).
최근 사용되는 산화물 박막트랜지스터는 전자 이동속도가 빨라 고해상도 및 고속구동에 적합하다.Recently used oxide thin film transistor has high electron transfer speed and is suitable for high resolution and high speed driving.
다만, 산화물 반도체의 경우 산소나 수분 등의 외부환경에 민감하여 수분 및 수소, 산소들이 산화물 반도체와 반응하여 캐리어 농도에 변화를 주어 소자의 특성 및 신뢰성에 영향을 주게 된다.However, an oxide semiconductor is sensitive to an external environment such as oxygen or moisture, and thus moisture, hydrogen, and oxygen react with the oxide semiconductor to change the carrier concentration, thereby affecting the characteristics and reliability of the device.
본 발명의 발명자들은, 표시영역 외측에서 수분의 침투를 차단해야 투습 방지에 효과적이라는 점, 및 유기층을 따라 수분이 침투한다는 점에 착안하여, 산화물 반도체로의 투습을 차단할 수 있는 새로운 구조를 발명하였다.The inventors of the present invention have invented a new structure that can block moisture permeation into an oxide semiconductor, taking into consideration that water must penetrate outside the display area to prevent moisture permeation, and that water permeates along the organic layer. .
즉, 스위칭 소자로 산화물 박막트랜지스터를 적용할 때, 표시영역 주위의 유기층에 트렌치(trench)를 형성함으로써 산화물 반도체로의 투습을 차단할 수 있다.That is, when the oxide thin film transistor is applied as a switching element, a trench may be formed in the organic layer around the display area to prevent moisture permeation into the oxide semiconductor.
이에, 본 발명이 해결하고자 하는 과제는 표시영역 내 산화물 반도체로의 투습을 차단할 수 있는 액정표시장치를 제공하는 것이다.Accordingly, an object of the present invention is to provide a liquid crystal display device capable of blocking moisture permeation to an oxide semiconductor in a display area.
또한, 본 발명의 발명자들은, OC(overcoat)는 마스크공정을 필요로 하지 않는다는 점에 착안하여, PAC(photo acryl) 대신에 OC를 적용함으로써 마스크 수를 절감할 수 있는 새로운 구조를 발명하였다.In addition, the inventors of the present invention, in consideration of the fact that OC (overcoat) does not require a mask process, invented a new structure that can reduce the number of masks by applying OC in place of PAC (photo acryl).
이에, 본 발명이 해결하고자 하는 다른 과제는 액정표시장치의 제조에 사용되는 마스크 수를 절감할 수 있는 액정표시장치를 제공하는 것이다.Accordingly, another object of the present invention is to provide a liquid crystal display device capable of reducing the number of masks used in the manufacture of a liquid crystal display device.
한편, 유기층으로 PAC 대신에 OC를 적용할 경우에, OC 트렌치에서 급격한 테이퍼(taper) 증가에 의한 투명 도전막의 잔막 발생이 우려되고 있다. 이 경우 패드라인간 단락이 발생될 수 있다.On the other hand, when OC is applied to the organic layer instead of PAC, there is a concern that a residual film of the transparent conductive film is caused by a sharp taper increase in the OC trench. In this case, a short circuit may occur between the pad lines.
본 발명의 발명자들은, OC를 제거하여 OC 트렌치를 형성하는 과정에서 테이퍼가 급격히 증가하게 되는 점, 테이퍼의 증가에 따라 투명 도전막의 잔막 발생이 증가한다는 점, 및 패턴의 모서리 부분을 뾰족하게 형성할 경우 테이퍼가 완만해질 수 있다는 점에 착안하여, OC 단차에 의한 잔막 발생을 방지할 수 있는 새로운 구조를 발명하였다.The inventors of the present invention, in the process of removing the OC to form the OC trench, the taper is sharply increased, the residual film generation of the transparent conductive film increases with the increase of the taper, and the corners of the pattern are sharply formed. In view of the fact that the taper can be smoothed in the case, the invention has been invented a new structure that can prevent the generation of residual film due to the OC step.
즉, OC 트렌치 내에 톱니 패턴을 형성하여 테이퍼를 완만하게 만듦으로써 OC 단차에 의한 잔막 발생을 방지할 수 있다.That is, by forming a sawtooth pattern in the OC trench to smooth the taper, residual film generation due to the OC step can be prevented.
이에, 본 발명이 해결하고자 하는 또 다른 과제는 OC 단차에 의한 잔막 발생을 방지할 수 액정표시장치를 제공하는 것이다.Accordingly, another problem to be solved by the present invention is to provide a liquid crystal display device capable of preventing the generation of residual film due to the OC step.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The objects of the present invention are not limited to the above-mentioned objects, and other objects that are not mentioned will be clearly understood by those skilled in the art from the following description.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 액정표시장치는, 화소들이 매트릭스 형태로 배열되는 표시영역과, 표시영역 외곽의 비표시영역으로 구분되는 액정패널, 화소들에 구비되는 박막트랜지스터, 비표시영역에 실장 되어 화소들을 구동하기 위한 구동부, 비표시영역 내에 배치되어 구동부로부터 화소에 신호를 전달하는 적어도 하나의 링크배선, 링크배선 하부에 OC(overcoat)로 이루어진 제1 보호층 및 비표시영역 내에 링크배선을 지나도록 배치되며, 제1 보호층이 제거되어 있는 트렌치를 포함할 수 있다.In order to solve the above problems, a liquid crystal display device according to an exemplary embodiment of the present invention includes a liquid crystal panel and pixels that are divided into a display area in which pixels are arranged in a matrix, and a non-display area outside the display area. A thin film transistor which is mounted in a non-display area, a driver for driving pixels, at least one link wiring disposed in the non-display area to transmit a signal to the pixel from the driver, and a first protection including an overcoat (OC) under the link wiring The trench may include a trench disposed in the layer and the non-display area so as to pass through the link wiring, and the first protective layer is removed.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 다른 일 실시예에 따른 액정표시장치는, 화소들이 매트릭스 형태로 배열되는 표시영역과, 표시영역 외곽의 비표시영역으로 구분되는 액정패널, 화소들에 구비되는 박막트랜지스터, 비표시영역에 실장 되어 화소들을 구동하기 위한 구동부, 비표시영역 내에 배치되어 구동부로부터 화소에 신호를 전달하는 적어도 하나의 링크배선, 링크배선 하부에 OC로 이루어진 제1 보호층, 비표시영역 내에 링크배선을 지나도록 배치되며, 제1 보호층이 제거되어 표시영역 내부로의 투습을 차단하는 트렌치 및 트렌치 내에 구비되어 제1 보호층의 테이퍼를 완만하게 만드는 톱니 패턴을 포함할 수 있다.In order to solve the above problems, a liquid crystal display device according to another embodiment of the present invention, the liquid crystal panel, the pixels are divided into a display area in which the pixels are arranged in a matrix form, and a non-display area outside the display area A thin film transistor, a driver mounted in the non-display area to drive the pixels, at least one link wiring disposed in the non-display area to transmit a signal to the pixel from the driver, a first protective layer made of OC under the link wiring, The first protective layer may be disposed in the non-display area to pass through the link wiring, and the trench may include a trench formed in the trench to remove moisture from the inside of the display area and a sawtooth pattern to smooth the taper of the first protective layer. have.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Specific details of other embodiments are included in the detailed description and drawings.
본 발명은 스위칭 소자로 산화물 박막트랜지스터를 적용함으로써 초대형 화면에서 고해상도 및 고속구동 능력을 실현할 수 있다. 또한, 산화물 반도체로의 투습을 차단함으로써 산화물 박막트랜지스터의 신뢰성이 향상될 수 있다. 또한, 어레이 기판의 제조에 사용되는 마스크 수를 절감함으로써 제조비용을 줄일 수 있다. 또한, OC 단차에 의한 잔막 발생을 방지함으로써 패드라인간 단락이 방지될 수 있어 수율이 향상될 수 있다.According to the present invention, an oxide thin film transistor is applied as a switching element to realize high resolution and high speed driving capability in a very large screen. In addition, the reliability of the oxide thin film transistor can be improved by blocking moisture permeation into the oxide semiconductor. In addition, the manufacturing cost can be reduced by reducing the number of masks used for manufacturing the array substrate. In addition, short circuits between padlines can be prevented by preventing residual film generation due to the OC level, so that the yield can be improved.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.The effects according to the present invention are not limited by the contents exemplified above, and more various effects are included in the present specification.
도 1은 본 발명의 일 실시예에 따른 액정표시장치의 구조를 설명하기 위한 블록도이다.
도 2는 본 발명의 일 실시예에 따른 액정표시장치를 예시적으로 보여주는 평면도이다.
도 3은 도 2에 도시된 본 발명의 일 실시예에 따른 액정표시장치에 있어, 표시영역의 단면 일부를 개략적으로 보여주는 도면이다.
도 4는 도 2에 도시된 본 발명의 일 실시예에 따른 액정표시장치에 있어, 비표시영역의 평면 일부를 개략적으로 보여주는 도면이다.
도 5a 및 도 5b는 도 4에 도시된 액정표시장치에 있어, I-I'선에 따라 절단한 단면을 개략적으로 보여주는 도면들이다.
도 6은 본 발명의 다른 일 실시예에 따른 액정표시장치에 있어, 비표시영역의 평면 일부를 개략적으로 보여주는 도면이다.
도 7a 및 7b는 본 발명의 다른 일 실시예에 따른 액정표시장치에 있어, OC 트렌치 내 톱니 패턴을 확대하여 보여주는 평면도 및 단면도이다.
도 8a 내지 도 8d는 본 발명의 톱니 패턴을 예로 보여주는 평면도들이다.
도 9a 및 9b는 본 발명의 다른 일 실시예에 따른 액정표시장치에 있어, OC 트렌치 내 톱니 패턴의 단면 구조를 개략적으로 보여주는 도면들이다.1 is a block diagram illustrating a structure of a liquid crystal display according to an exemplary embodiment of the present invention.
2 is a plan view illustrating a liquid crystal display according to an exemplary embodiment of the present invention.
FIG. 3 is a view schematically illustrating a cross section of a display area in the liquid crystal display according to the exemplary embodiment of the present invention shown in FIG. 2.
FIG. 4 is a view schematically illustrating a plane portion of a non-display area in the liquid crystal display according to the exemplary embodiment of the present invention shown in FIG. 2.
5A and 5B are schematic views illustrating a cross section taken along the line II ′ of the LCD of FIG. 4.
FIG. 6 is a view schematically illustrating a plane portion of a non-display area in a liquid crystal display according to another exemplary embodiment of the present invention.
7A and 7B are plan views and cross-sectional views showing an enlarged sawtooth pattern in an OC trench in a liquid crystal display according to another exemplary embodiment of the present invention.
8A to 8D are plan views illustrating the sawtooth pattern of the present invention as an example.
9A and 9B schematically illustrate a cross-sectional structure of a tooth pattern in an OC trench in a liquid crystal display according to another exemplary embodiment of the present invention.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms, and only the present embodiments are intended to complete the disclosure of the present invention, and the general knowledge in the art to which the present invention pertains. It is provided to fully convey the scope of the invention to those skilled in the art, and the present invention is defined only by the scope of the claims.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. Shapes, sizes, ratios, angles, numbers, and the like disclosed in the drawings for describing the embodiments of the present invention are exemplary, and the present invention is not limited to the illustrated items. In addition, in describing the present invention, if it is determined that the detailed description of the related known technology may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted. When 'comprises', 'haves', 'consists of' and the like mentioned in the present specification, other parts may be added unless 'only' is used. In case of singular reference, the plural number includes the plural unless specifically stated otherwise.
구성요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting a component, it is interpreted to include an error range even if there is no separate description.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다. In the case of the description of the positional relationship, for example, if the positional relationship of the two parts is described as 'on', 'upon', 'lower', 'next to', etc. Alternatively, one or more other parts may be located between the two parts unless 'direct' is used.
소자 또는 층이 다른 소자 또는 층 위(on)로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.When an element or layer is referred to as another element or layer includes both instances of intervening another layer or element directly on or in between.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.Although the first, second, etc. are used to describe various components, these components are not limited by these terms. These terms are only used to distinguish one component from another. Therefore, the first component mentioned below may be a second component within the technical spirit of the present invention.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Like reference numerals refer to like elements throughout.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.The size and thickness of each component shown in the drawings are shown for convenience of description, and the present invention is not necessarily limited to the size and thickness of the illustrated configuration.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 당업자가 충분히 이해할 수 있듯이 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.Each of the features of the various embodiments of the present invention may be combined or combined with each other in part or in whole, various technically interlocking and driving as can be understood by those skilled in the art, each of the embodiments may be implemented independently of each other It may be possible to carry out together in an association.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.Hereinafter, various embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일 실시예에 따른 액정표시장치의 구조를 설명하기 위한 블록도이다. 그리고, 도 2는 본 발명의 일 실시예에 따른 액정표시장치를 예시적으로 보여주는 평면도이다. 도 3은 도 2에 도시된 본 발명의 일 실시예에 따른 액정표시장치에 있어, FFS(Fringe Field Switching) 모드 표시영역의 단면 일부를 개략적으로 보여주는 도면이다. 다만, 본 발명이 FFS 모드에 한정되는 것은 아니다.1 is a block diagram illustrating a structure of a liquid crystal display according to an exemplary embodiment of the present invention. 2 is a plan view illustrating a liquid crystal display according to an exemplary embodiment of the present invention. FIG. 3 is a view schematically showing a portion of a cross section of a FFS (Fringe Field Switching) mode display area in the liquid crystal display according to the exemplary embodiment shown in FIG. 2. However, the present invention is not limited to the FFS mode.
도 1 내지 도 3을 참조하면, 본 발명의 일 실시예에 따른 액정표시장치는 크게 표시영역(AA)과 비표시영역(NA)으로 구분되어, 표시영역(AA)에 화소들(SP)이 매트릭스 형태로 배열되는 액정패널(100)과 액정패널(100)의 하부에 배치되어 광원을 제공하는 백라이트(170), 그리고 액정패널(100)의 비표시영역(NA)에 실장 되어 화소들(SP)을 구동하기 위한 구동부와 전원부(160)로 구성될 수 있다.1 to 3, the liquid crystal display according to the exemplary embodiment of the present invention is largely divided into the display area AA and the non-display area NA, so that the pixels SP are disposed in the display area AA. The pixels SP are mounted in the
구동부는 게이트구동부(140)와 데이터구동부(130) 및 타이밍구동부(150)로 구성될 수 있고, 액정패널(100)의 데이터라인들(DL)과 게이트라인들(GL) 각각에 데이터신호와 게이트신호를 인가하기 위한 구동 집적회로(Integrated Circuit; IC)를 포함하는데, 구동 IC를 액정패널(100)에 실장(mount)시키는 방법에 따라, 칩 온 글라스(Chip On Glass; COG), 테이프 캐리어 패키지(Tape Carrier Package; TCP), 칩 온 필름(Chip On Film; COF) 등으로 나누어진다. 또한, 구동부는 GIP(Gate In Panel) 형태로 액정패널(100) 위에 형성될 수도 있다.The driving unit may include a
타이밍구동부(150)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable; DE), 클럭신호(CLK), 데이터신호(DATA)를 공급받을 수 있다.The
타이밍구동부(150)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable; DE), 클럭신호(CLK) 등의 타이밍신호를 이용하여 데이터구동부(130)와 게이트구동부(140)의 동작 타이밍을 제어할 수 있다. 한편, 타이밍구동부(150)는 1 수평기간의 데이터 인에이블 신호(DE)를 카운트하여 프레임기간을 판단할 수 있으므로, 외부로부터 공급되는 수직 동기신호(Vsync)와 수평 동기신호(Hsync)는 생략될 수도 있다. 타이밍구동부(150)에서 생성되는 제어신호들에는 게이트구동부(140)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와 데이터구동부(130)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)가 포함될 수 있다.The
게이트 타이밍 제어신호(GDC)에는 게이트 스타트 펄스(Gate Start Pulse; GSP), 게이트 시프트 클럭(Gate Shift Clock; GSC), 게이트 출력 인에이블신호(Gate Output Enable; GOE) 등이 포함될 수 있다. 게이트 스타트 펄스(GSP)는 첫 번째 게이트신호가 발생하는 게이트 드라이브 IC(Integrated Circuit)에 공급될 수 있다. 게이트 시프트 클럭(GSC)은 게이트 드라이브 IC들에 공통으로 입력되는 클럭신호로써 게이트 스타트 펄스(GSP)를 시프트(shift)시키기 위한 클럭신호이다. 게이트 출력 인에이블신호(GOE)는 게이트 드라이브 IC들의 출력을 제어할 수 있다.The gate timing control signal GDC may include a gate start pulse (GSP), a gate shift clock (GSC), a gate output enable signal (GOE), and the like. The gate start pulse GSP may be supplied to a gate drive integrated circuit (IC) where the first gate signal is generated. The gate shift clock GSC is a clock signal commonly input to gate drive ICs and is a clock signal for shifting the gate start pulse GSP. The gate output enable signal GOE may control the output of the gate drive ICs.
그리고, 데이터 타이밍 제어신호(DDC)에는 소스 스타트 펄스(Source Start Pulse; SSP), 소스 샘플링 클럭(Source Sampling Clock; SSC), 소스 출력 인에이블신호(Source Output Enable; SOE) 등이 포함될 수 있다. 소스 스타트 펄스(SSP)는 데이터구동부(130)의 데이터 샘플링 시작 시점을 제어할 수 있다. 소스 샘플링 클럭(SSC)은 라이징(rising) 또는 폴링(falling) 에지(edge)에 기준하여 데이터구동부(130) 내에서 데이터의 샘플링 동작을 제어하는 클럭신호이다. 소스 출력 인에이블신호(SOE)는 데이터구동부(130)의 출력을 제어할 수 있다. 한편, 데이터구동부(130)에 공급되는 소스 스타트 펄스(SSP)는 데이터전송 방식에 따라 생략될 수도 있다.The data timing control signal DDC may include a source start pulse SSP, a source sampling clock SSC, a source output enable signal SOE, and the like. The source start pulse SSP may control a data sampling start time of the
액정패널(100)은 박막트랜지스터 기판(이하, 어레이 기판이라 함)(110)과 컬러필터 기판(미도시) 및 이들 사이에 위치하는 액정층을 포함하며, 매트릭스 형태로 배치된 화소들(SP)을 포함할 수 있다.The
이때, 어레이 기판(110)에는 데이터라인들(DL), 게이트라인들(GL), TFT들, 스토리지 커패시터들 등이 형성될 수 있고, 컬러필터 기판에는 블랙매트릭스들, 컬러필터들 등이 형성될 수 있다. 이때, 하나의 화소(SP)은 상호 교차하는 데이터라인(DL)과 게이트라인(GL)에 의해 정의될 수 있다.In this case, data lines DL, gate lines GL, TFTs, storage capacitors, etc. may be formed on the
하나의 화소(SP)에는 게이트라인(GL)을 통해 공급된 게이트신호에 의해 구동하는 TFT, 데이터라인(DL)을 통해 공급된 데이터신호를 데이터전압으로 저장하는 스토리지 커패시터, 스토리지 커패시터에 저장된 데이터전압에 의해 구동하는 액정 셀이 포함될 수 있다.One pixel SP includes a TFT driven by a gate signal supplied through the gate line GL, a storage capacitor storing a data signal supplied through the data line DL as a data voltage, and a data voltage stored in the storage capacitor. A liquid crystal cell driven by may be included.
액정 셀은 화소전극(118)에 공급된 데이터전압과 공통전극(108)에 공급된 공통전압에 의해 구동될 수 있다. 공통전극(108)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서는 컬러필터 기판 위에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서는 화소전극(118)과 함께 어레이 기판(110) 위에 형성될 수 있다. 공통 전극(108)은 공통전압배선(165)으로부터 공통전압을 공급받을 수 있다.The liquid crystal cell may be driven by the data voltage supplied to the
이와 같이 구성된 액정패널(100)의 어레이 기판(110)과 컬러필터 기판에는 편광판이 부착되고, 액정의 프리틸트 각(pre-tilt angle)을 설정하기 위한 배향막이 형성될 수 있다. 액정패널(100)의 액정모드는 전술한 TN 모드, VA 모드, IPS 모드, FFS 모드뿐 아니라 어떠한 액정모드로도 구현될 수 있다.The polarizing plate may be attached to the
게이트구동부(140)는 타이밍구동부(150)로부터 공급되는 게이트 타이밍 제어신호(GDC)에 응답하여 액정패널(100)에 포함된 화소들(SP)의 TFT들이 동작 가능한 게이트 구동전압의 스윙 폭으로 신호의 레벨을 시프트(shift)시키면서 게이트신호를 순차적으로 생성한다. 게이트구동부(140)는 게이트라인들(GL)을 통해 생성된 게이트신호를 액정패널(100)에 포함된 화소들(SP)에 공급할 수 있다. 상술한 바와 같이 게이트구동부(140)는 IC 형태로 액정패널(100) 상에 실장 되거나 GIP 형태로 액정패널(100) 위에 형성될 수 있다.The
데이터구동부(130)는 타이밍구동부(150)로부터 공급되는 데이터 타이밍 제어신호(DDC)에 응답하여 타이밍구동부(150)로부터 공급된 데이터신호(DATA)를 샘플링하고 래치(latch)하여 병렬 데이터 체계의 데이터로 변환할 수 있다. 이때, 병렬 데이터 체계의 데이터로 변환할 때, 데이터신호(DATA)를 감마 기준전압으로 변환할 수 있다. 그리고, 데이터구동부(130)는 데이터라인들(DL)을 통해 변환된 데이터신호(DATA)를 액정패널(100)에 포함된 화소들(SP)에 공급할 수 있다. 데이터구동부(130)는 IC 형태로 액정패널(100) 상에 실장 되거나 GIP 형태로 액정패널(100) 위에 형성될 수 있다.The
비표시영역(NA)에는 데이터라인(DL)과 게이트라인(GL)에 각각 연결되는 데이터 링크라인(131)과 게이트 링크라인(132)이 형성될 수 있다. 그리고, 데이터 링크라인(131)과 게이트 링크라인(132)의 끝단에는 데이터 패드와 게이트 패드가 각각 연결될 수 있다.In the non-display area NA,
데이터 패드와 게이트 패드는 어레이 기판(110)에 실장된 데이터 구동 IC와 게이트 구동 IC에 각각 연결될 수 있다.The data pad and the gate pad may be connected to a data driver IC and a gate driver IC mounted on the
데이터 구동 IC와 게이트 구동 IC는 FPC를 통해 외부의 인쇄회로기판과 연결될 수 있다. 이 인쇄회로기판은 타이밍구동부(150)와 전원부(160)를 포함할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.The data driver IC and the gate driver IC may be connected to an external printed circuit board through an FPC. The printed circuit board may include a
백라이트유닛(170)은 액정패널(100)에 광을 제공한다. 백라이트유닛(170)은 광을 출사하는 광원, 광을 액정패널(100)에 안내하는 도광판(light guide panel), 광을 집광 및 확산하는 광학시트 등을 포함하여 구성될 수 있다.The
전원부(160)는 외부로부터 공급된 입력전원(Vin)을 직류전원으로 변환하여 공통전압(Vcom), 제1 고전압(Vdd) 및 제2 고전압(Vcc) 등을 출력할 수 있다. 이때, 공통전압(Vcom)은 공통전압배선(165)에 공급되는 반면에, 제1 고전압(Vdd)은 게이트구동부(140) 및 데이터구동부(130)에 공급될 수 있고, 제2 고전압(Vcc)은 타이밍구동부(150)에 공급될 수 있다. 전원부(160)는 액정패널(100)과 연결되는 인쇄회로기판 위에 실장 될 수 있다.The
도 2를 참조하면, 액정패널(100)은 표시영역(AA)과 표시영역(AA) 주위의 비표시영역(NA)으로 구분되는 어레이 기판(110)을 포함할 수 있다.Referring to FIG. 2, the
표시영역(AA)은 영상을 표시하는 영역으로 정의되고, 비표시영역(NA)은 영상을 비표시하는 영역으로 베젤영역으로 정의될 수 있다.The display area AA may be defined as an area for displaying an image, and the non-display area NA may be defined as a bezel area as an area for non-displaying an image.
표시영역(AA)에는 매트릭스 형태로 형성된 화소들(SP)이 형성될 수 있다. 반면, 비표시영역(NA)에는 데이터 링크라인(131)과 게이트 링크라인(132) 및 공통전압배선(165) 등의 각종 배선들, 게이트구동부(140), 데이터구동부(130) 및 접속부(135)가 형성될 수 있다.Pixels SP formed in a matrix form may be formed in the display area AA. On the other hand, in the non-display area NA, various wirings such as the
도 2에서는 게이트구동부(140)가 액정패널(100)의 양측에 형성되는 것으로 도시하였으나, 본 발명이 이에 한정되는 것은 아니며, 액정패널(100)의 일측에 형성될 수도 있다.In FIG. 2, the
데이터 링크라인(131)은 데이터구동부(130)로부터 출력된 데이터신호들이 화소들(SP)의 데이터라인에 공급되도록 배선되고, 게이트 링크라인(132)은 게이트구동부(140)로부터 출력된 게이트신호들이 화소들(SP)의 게이트라인에 공급되도록 배선된다. 공통전압배선(165)은 전원부로부터 출력된 공통전압이 화소들(SP)의 공통전극에 공급되도록 배선된다. 비표시영역(NA)에 형성된 데이터 링크라인(131)과 게이트 링크라인(132) 및 공통전압배선(165)이 표시영역(AA)에 형성된 데이터라인과 게이트라인 및 공통전극에 연결되는 방식은 다양하므로 이에 대한 도시 및 설명은 생략한다. 접속부(135)는 외부로부터 공급된 각종 전원 및 신호들이 구동부 및 공통전압배선(165) 등에 공급되도록 외부 인쇄회로기판 등에 전기적으로 연결될 수 있다.The
이하, 화소(SP)의 구조에 대해 더욱 자세히 설명한다.Hereinafter, the structure of the pixel SP will be described in more detail.
도 2 및 도 3을 참조하면, 상술한 바와 같이 본 발명의 일 실시예에 따른 액정표시장치는, 화상을 표시하는 영역인 표시영역(AA)과 표시영역(AA) 외곽부의 비표시영역(NA)으로 구분될 수 있다.2 and 3, as described above, the liquid crystal display according to the exemplary embodiment of the present invention includes a display area AA, which is an area for displaying an image, and a non-display area NA outside the display area AA. ) Can be separated.
표시영역(AA)에는 복수의 게이트라인과 복수의 데이터라인이 교차되도록 형성되어 화소영역을 정의할 수 있다. 그리고, 화소영역 내에는 스위칭소자로서 박막트랜지스터가 형성되고, 전계 형성을 위한 화소전극(118)과 공통전극(108)이 형성될 수 있다.In the display area AA, a plurality of gate lines and a plurality of data lines cross each other to define a pixel area. In the pixel region, a thin film transistor may be formed as a switching element, and a
어레이 기판(110) 위에 게이트전극(121)이 배치되고, 게이트전극(121) 위에 게이트절연층(115a)이 배치될 수 있다.The
게이트전극(121)과 동일 층에 제1 방향으로 게이트라인이 배치될 수 있다.The gate line may be disposed on the same layer as the
게이트전극(121)과 게이트라인은 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 구리 합금, 몰리브덴(Mo), 은(Ag), 은 합금(Ag alloy), 금(Au), 금 합금(Au alloy), 크롬(Cr), 티타늄(Ti), 티타늄 합금(Ti alloy), 몰리텅스텐(MoW), 몰리티타늄(MoTi), 구리/몰리티타늄(Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 어느 하나, 또는 이들의 2 이상의 조합, 또는 다른 적절한 물질을 포함할 수도 있다.The
게이트절연층(115a)으로는, 실리콘(Si) 계열의 산화막, 질화막, 또는 이를 포함하는 화합물과, Al2O3를 포함하는 금속산화막(metal oxide), 유기절연막, 낮은 유전 상수(low-k) 값을 갖는 재료를 포함한다. 일 예로, 게이트절연층(115a)으로는, 산화실리콘(SiO2), 질화실리콘(SiNx), 산화지르코늄(ZrO2), 산화하프늄(HfO2), 산화티타늄(TiO2), 산화탄탈륨(Ta2O5), 바륨-스트론튬-티타늄-산소화합물(Ba-Sr-Ti-O) 및 비스머스-아연-니오븀-산소 화합물(Bi-Zn-Nb-O)로 이루어지는 그룹으로부터 선택되는 어느 하나, 또는 이들의 2 이상의 조합, 또는 다른 적절한 물질을 포함할 수도 있다.As the
게이트절연층(115a) 위에 액티브층(124)이 배치되고, 액티브층(124) 위에는 데이터라인에서 연장된 소스전극(122) 및 소스전극(122)과 마주하면서 이격되는 드레인전극(123)이 배치될 수 있다.An
데이터라인은 제1 방향과 교차하는 제2 방향으로 배치되어, 게이트라인과 함께 화소영역을 구획할 수 있다.The data line may be disposed in a second direction crossing the first direction to partition the pixel area together with the gate line.
이때, 액티브층(124) 위에는 액티브층(124)의 소스영역 및 드레인영역과 소스전극(122) 및 드레인전극(123) 사이 오믹컨택을 형성하는 오믹컨택층(125)이 배치될 수 있다. 오믹컨택층(125)은 소스전극(122)과 드레인전극(123) 사이 이격된 영역에는 형성되지 않는다.In this case, an
액티브층(124)은, 일 예로 데이터라인 및 소스/드레인전극(122, 123)과 동시에 패터닝될 수 있으며, 이 경우 소스/드레인전극(122, 123)과 동일한 형태를 가지도록 패터닝될 수 있다.For example, the
본 발명의 일 실시예에 따른 액티브층(124)은 산화물 반도체로 구성될 수 있다.The
산화물 반도체로는, 게르마늄(Ge), 주석(Sn), 납(Pb), 인듐 (In), 티타늄(Ti), 갈륨(Ga) 및 알루미늄(Al)으로 이루어지는 그룹으로부터 선택된 하나 이상의 물질 및 아연(Zn)을 포함하는 산화물 반도체에 실리콘(Si)이 첨가된 물질로 이루어질 수 있다. 일 예로, 액티브층(124)은 인듐아연 복합 산화물(InZnO)에 실리콘 이온이 첨가된 실리콘 산화인듐아연(Si-InZnO: SIZO)으로 이루어질 수도 있다.As the oxide semiconductor, one or more materials selected from the group consisting of germanium (Ge), tin (Sn), lead (Pb), indium (In), titanium (Ti), gallium (Ga) and aluminum (Al) and zinc ( It may be made of a material in which silicon (Si) is added to an oxide semiconductor including Zn). For example, the
액티브층(124)이 SIZO로 이루어지는 경우, 액티브층(124)에서 아연(Zn), 인듐(In) 및 실리콘(Si) 원자의 전체 함량 대비 실리콘(Si) 원자 함량의 조성비는 약 0.001 중량%(wt%) 내지 약 30 wt%일 수도 있다. 실리콘(Si) 원자 함량이 높아질수록 전자 생성을 제어하는 역할이 강해져서, 이동도가 낮아질 수 있으나, 그 소자의 안정성은 더 좋아질 수 있다.When the
산화물 반도체로는, 전술한 물질 외에 리튬(Li) 또는 칼륨(K)과 같은 I족 원소, 마그네슘(Mg), 칼슘(Ca) 또는 스트론튬(Sr)과 같은 Ⅱ족 원소, 갈륨(Ga), 알루미늄(Al), 인듐(In) 또는 이트륨(Y)과 같은 Ⅲ족 원소, 티타늄(Ti), 지르코늄(Zr), 실리콘(Si), 주석(Sn) 또는 게르마늄(Ge)과 같은 Ⅳ족 원소, 탄탈륨(Ta), 바나듐(V), 니오븀(Nb) 또는 안티몬(Sb)과 같은 Ⅴ족 원소, 또는 란티늄(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 프로메튬(Pm), 사마륨(Sm), 유로퓸(Eu), 가돌리듐(Gd), 터븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 어븀(Er), 툴륨(Tm), 이터븀(Yb) 또는 루테듐(Lu)과 같은 란탄(Ln) 계열 원소 등이 더 포함될 수도 있다.As the oxide semiconductor, in addition to the above materials, Group I elements such as lithium (Li) or potassium (K), Group II elements such as magnesium (Mg), calcium (Ca) or strontium (Sr), gallium (Ga) and aluminum Group III elements such as (Al), indium (In) or yttrium (Y), group IV elements such as titanium (Ti), zirconium (Zr), silicon (Si), tin (Sn) or germanium (Ge), tantalum Group V elements such as (Ta), vanadium (V), niobium (Nb) or antimony (Sb), or lanthanum (La), cerium (Ce), praseodymium (Pr), neodymium (Nd), promethium (Pm) , Samarium (Sm), europium (Eu), gadolinium (Gd), terbium (Tb), dysprosium (Dy), holmium (Ho), erbium (Er), thulium (Tm), ytterbium (Yb) or ruthedium Lanthanum (Ln) -based elements such as (Lu) may be further included.
소스/드레인전극(122, 123) 및 데이터라인은 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 구리 합금, 몰리브덴(Mo), 은(Ag), 은 합금(Ag alloy), 금(Au), 금 합금(Au alloy), 크롬(Cr), 티타늄(Ti), 티타늄 합금(Ti alloy), 몰리텅스텐(MoW), 몰리티타늄(MoTi), 구리/몰리티타늄(Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 어느 하나, 또는 이들의 2 이상의 조합, 또는 다른 적절한 물질을 포함할 수도 있다.Source /
소스/드레인전극(122, 123) 및 데이터라인을 포함하는 어레이 기판(110) 위에 층간절연층(115b)이 배치될 수 있다.An interlayer insulating
그리고, 층간절연층(115b) 상부에는 공통전극(108)이 배치될 수 있다.The
층간절연층(115b)은 실리콘(Si) 계열의 산화막, 질화막, 또는 이를 포함하는 화합물과, Al2O3를 포함하는 금속산화막(metal oxide), 유기절연막, 낮은 유전 상수(low-k) 값을 갖는 재료를 포함할 수 있다. 일 예로, 층간절연층(115b)으로는, 산화실리콘(SiO2), 질화실리콘(SiNx), 산화지르코늄(ZrO2), 산화하프늄(HfO2), 산화티타늄(TiO2), 산화탄탈륨(Ta2O5), 바륨-스트론튬-티타늄-산소화합물(Ba-Sr-Ti-O) 및 비스머스-아연-니오븀-산소 화합물(Bi-Zn-Nb-O)로 이루어지는 그룹으로부터 선택되는 어느 하나, 또는 이들의 2 이상의 조합, 또는 다른 적절한 물질을 포함할 수도 있다.The interlayer insulating
층간절연층(115b)과 공통전극(108) 사이에 저유전율의 제1 보호층(115c)이 추가로 배치될 수 있다. 제1 보호층(115c)은 PAC(photo acryl)이나 OC(overcoat) 등의 저유전율의 유기절연물질로 이루어져 데이터라인과 공통전극(108) 사이의 커플링(coupling)을 방지하는 역할을 할 수 있다.A low dielectric constant first
공통전극(108)은 ITO(Indium Tin Oxide)나 IZO(Indium Zinc Oxide) 등과 같은 투명 금속물질로 구성될 수 있다.The
공통전극(108)은 화소영역 내에서 판 형상을 가질 수 있지만, 소정 영역에 제1 개구부를 구비할 수 있다. 제1 개구부는 드레인전극(123)이 노출되는 컨택홀 영역에 형성될 수 있다. 이는, 컨택홀을 통해 드레인전극(123)과 화소전극(118) 사이의 전기적 연결 시 쇼트(short)가 발생하는 것을 방지하기 위함이다. 즉, 공통전극(108)이 제1 개구부를 구비하지 않으면, 화소전극(118)과 드레인전극(123) 사이의 전기적 연결 시 공통전극(108)과 화소전극(118) 사이에 쇼트가 발생하기 때문에, 이를 방지하기 위해서 공통전극(108)은 컨택홀 영역에 제1 개구부가 구비될 수 있다.The
또한, 공통전극(108)은 박막트랜지스터 영역에 제2 개구부를 구비할 수도 있다. 이는 공통전극(108)이 박막트랜지스터 영역에 형성될 경우, 액티브층(124)의 채널영역에서 전자의 이동에 간섭이 될 수 있기 때문이다. 따라서, 제2 개구부는 박막트랜지스터 영역 중에 소스전극(122)과 드레인전극(123) 사이의 이격된 영역 상부에 형성되는 것이 바람직하다.In addition, the
또한, 공통전극(108)은 비표시영역 내에 제3 개구부를 구비할 수 있다. 제3 개구부는 후술하는 트렌치(180) 영역에 구비될 수 있다.In addition, the
공통전극(108) 위에 제2 보호층(115d)이 배치될 수 있다.The
제2 보호층(115d)은 실리콘(Si) 계열의 산화막, 질화막, 또는 이를 포함하는 화합물과, Al2O3를 포함하는 금속산화막(metal oxide), 유기절연막, 낮은 유전 상수(low-k) 값을 갖는 재료를 포함할 수 있다. 일 예로, 제2 보호층(115d)으로는, 산화실리콘(SiO2), 질화실리콘(SiNx), 산화지르코늄(ZrO2), 산화하프늄(HfO2), 산화티타늄(TiO2), 산화탄탈륨(Ta2O5), 바륨-스트론튬-티타늄-산소화합물(Ba-Sr-Ti-O) 및 비스머스-아연-니오븀-산소 화합물(Bi-Zn-Nb-O)로 이루어지는 그룹으로부터 선택되는 어느 하나, 또는 이들의 2 이상의 조합, 또는 다른 적절한 물질을 포함할 수도 있다.The
제2 보호층(115d) 위에 화소전극(118)이 배치될 수 있다.The
화소전극(118)은 ITO(Indium Tin Oxide)나 IZO(Indium Zinc Oxide) 등과 같은 투명 금속물질로 구성될 수 있다.The
이때, 화소전극(118)은 컨택홀을 통해 드레인전극(123)과 연결될 수 있다. 컨택홀은 드레인전극(123)이 노출되도록 층간절연층(115b)과 제1 보호층(115c) 및 제2 보호층(115d)의 소정 영역에 형성될 수 있다.In this case, the
화소전극(118) 내에 복수의 슬릿(118s)이 구비되어, 공통전극(108)과 함께 프린지 필드(fringe field)를 형성할 수 있다.A plurality of slits 118s may be provided in the
한편, 상술한 바와 같이 본 발명의 일 실시예에 따른 액정표시장치는, 표시영역(AA) 외곽의 비표시영역(NA) 내에 트렌치(180)를 구비하여 표시영역(AA) 내부로의 투습을 차단하는 것을 특징으로 한다.On the other hand, as described above, the liquid crystal display according to the exemplary embodiment of the present invention includes a
즉, 산화물 반도체의 경우 산소나 수분 등의 외부환경에 민감하여 수분 및 수소, 산소들이 산화물 반도체와 반응하여 캐리어 농도에 변화를 주어 소자의 특성 및 신뢰성에 영향을 주게 된다.That is, the oxide semiconductor is sensitive to an external environment such as oxygen or moisture, and thus moisture, hydrogen, and oxygen react with the oxide semiconductor to change the carrier concentration, thereby affecting the characteristics and reliability of the device.
본 발명의 일 실시예는, 표시영역(AA) 외측에서 수분의 침투를 차단해야 투습 방지에 효과적이라는 점, 및 유기층인 제1 보호층(115c)을 따라 수분이 침투한다는 점에 착안하여, 산화물 반도체로의 투습을 차단할 수 있는 새로운 구조를 개시하고 있다.An embodiment of the present invention focuses on the fact that the penetration of moisture outside the display area AA is effective to prevent moisture permeation, and that moisture penetrates along the first
즉, 본 발명의 일 실시예는, 스위칭 소자로 산화물 박막트랜지스터를 적용할 때, 표시영역(AA) 외곽의 비표시영역(NA) 내에 표시영역(AA)의 주위를 둘러싸도록 트렌치(180)를 형성하여 산화물 반도체, 즉 산화물 박막트랜지스터의 액티브층(124)으로의 투습을 차단하는 것을 특징으로 한다.That is, when the oxide thin film transistor is applied as a switching device, the
또한, 본 발명의 일 실시예는, OC는 패터닝에 마스크공정을 필요로 하지 않는다는 점에 착안하여, PAC 대신에 OC를 적용하여 제1 보호층(115c)을 형성함으로써 마스크 수를 절감하는 것을 특징으로 한다.In addition, one embodiment of the present invention, in view of the fact that OC does not require a mask process for patterning, by reducing the number of masks by applying the OC instead of PAC to form the first
도 4는 도 2에 도시된 본 발명의 일 실시예에 따른 액정표시장치에 있어, 비표시영역의 평면 일부를 개략적으로 보여주는 도면이다. 도 5a 및 도 5b는 도 4에 도시된 액정표시장치에 있어, I-I'선에 따라 절단한 단면을 개략적으로 보여주는 도면들이다.FIG. 4 is a view schematically illustrating a plane portion of a non-display area in the liquid crystal display according to the exemplary embodiment of the present invention shown in FIG. 2. 5A and 5B are schematic views illustrating a cross section taken along the line II ′ of the LCD of FIG. 4.
이때, 도 4는 도 2에 도시된 본 발명의 일 실시예에 따른 액정표시장치에 있어, 게이트 링크라인(132)이 지나는 비표시영역(NA)의 A 부분을 예로 보여주고 있다. 따라서, 이하에서는 게이트 링크라인(132)에 대해서만 설명하나, 본 발명이 이에 한정되는 것은 아니며, 데이터 링크라인(131)에 대해서도 동일하게 적용될 수 있다.4 illustrates an A portion of the non-display area NA through which the
그리고, 도 5a 및 도 5b는 도 4에 도시된 액정표시장치에 있어, 각각 PAC 및 OC로 제1 보호층(115c', 115c)을 형성한 경우를 예로 들어 보여주고 있다.5A and 5B illustrate an example in which the first
도 2를 포함하여, 도 4와, 도 5a 및 도 5b를 참조하면, 비표시영역(NA)의 어레이 기판(110) 위에 게이트절연층(115a)과 층간절연층(115b)이 배치될 수 있다.4 and 5A and 5B, the
게이트절연층(115a)과 층간절연층(115b)은 실리콘(Si) 계열의 산화막, 질화막, 또는 이를 포함하는 화합물과, Al2O3를 포함하는 금속산화막(metal oxide), 유기절연막, 낮은 유전 상수(low-k) 값을 갖는 재료를 포함할 수 있다. 일 예로, 게이트절연층(115a)과 층간절연층(115b)으로, 산화실리콘(SiO2), 질화실리콘(SiNx), 산화지르코늄(ZrO2), 산화하프늄(HfO2), 산화티타늄(TiO2), 산화탄탈륨(Ta2O5), 바륨-스트론튬-티타늄-산소화합물(Ba-Sr-Ti-O) 및 비스머스-아연-니오븀-산소 화합물(Bi-Zn-Nb-O)로 이루어지는 그룹으로부터 선택되는 어느 하나, 또는 이들의 2 이상의 조합, 또는 다른 적절한 물질을 포함할 수도 있다.The
층간절연층(115b) 위에 트렌치(180)를 포함하는 제1 보호층(115c', 115c)이 배치될 수 있다.First
이때, 도 5a의 제1 보호층(115c')은 PAC으로 구성될 수 있으며, 도 5b의 제1 보호층(115c)은 OC로 구성될 수 있다.In this case, the first
상술한 바와 같이 본 발명의 일 실시예에 따른 제1 보호층(115c', 115c)은 층간절연층(115b)과 공통전극(108) 사이에 저유전율의 PAC이나 OC로 구성되어, 데이터라인과 공통전극(108) 사이의 커플링(coupling)을 방지하는 역할을 할 수 있다.As described above, the first passivation layers 115c ′ and 115c according to the exemplary embodiment of the present invention may be formed of a low dielectric constant PAC or OC between the interlayer insulating
트렌치(180)는 표시영역(AA) 외곽의 비표시영역(NA) 내에 복수로 배치될 수 있다.The
트렌치(180)는 표시영역(AA)의 주위를 둘러싸도록 배치될 수 있다.The
트렌치(180)는 표시영역(AA)의 한 면에 대해 소정 폭을 가진 바 형태를 가질 수 있다. 따라서, 트렌치(180)는 표시영역(AA) 주위의 네 면을 둘러싸는 사각 틀 형태를 가질 수 있다.The
트렌치(180) 내의 제1 보호층(115c', 115c)이 제거되어 층간절연층(115b)의 표면이 노출될 수 있다.The first passivation layers 115c ′ and 115c in the
제1 보호층(115c', 115c) 위에 제3 개구부(O)를 가진 공통전극(108)이 배치될 수 있다.The
공통전극(108)은 ITO(Indium Tin Oxide)나 IZO(Indium Zinc Oxide) 등과 같은 투명 금속물질로 구성될 수 있다.The
상술한 바와 같이 공통전극(108)은 화소영역 내에서는 판 형상을 가질 수 있지만, 소정 영역에 제1 개구부 및 제2 개구부를 구비할 수 있다. 제1 개구부는 드레인전극이 노출되는 컨택홀 영역에 형성될 수 있다. 이는, 컨택홀을 통해 드레인전극과 화소전극(118) 사이의 전기적 연결 시 쇼트(short)가 발생하는 것을 방지하기 위함이다.As described above, the
또한, 공통전극(108)은 박막트랜지스터 영역에 제2 개구부를 구비할 수도 있다. 이는 공통전극(108)이 박막트랜지스터 영역에 형성될 경우, 액티브층의 채널영역에서 전자의 이동에 간섭이 될 수 있기 때문이다. 따라서, 제2 개구부는 박막트랜지스터 영역 중에 소스전극과 드레인전극 사이의 이격된 영역 상부에 형성되는 것이 바람직하다.In addition, the
일 예로, 제3 개구부(O)는 데이터 링크라인(131)과 게이트 링크라인(132)이 지나가지 않는 트렌치(180) 영역에 구비될 수 있다. 이는, 데이터 링크라인(131)과 게이트 링크라인(132)이 지나가지 않는 트렌치(180) 영역에 제3 개구부(O)를 형성하여 공통전극(108)을 제거함으로써 공통전극(108)을 통해 외부로부터 수분이 침투되는 것을 일 부분 차단하기 위함이다. 또한, 데이터 링크라인(131)과 게이트 링크라인(132)이 지나가는 트렌치(180) 영역은 복수의 트렌치(180)에 의해 실제로 공통전극(108)을 통한 수분의 침투경로가 길어지게 됨에 따라 수분 침투가 억제될 수 있다.For example, the third opening O may be provided in the
공통전극(108) 위에 제2 보호층(115d)이 배치될 수 있다.The
제2 보호층(115d)은 실리콘(Si) 계열의 산화막, 질화막, 또는 이를 포함하는 화합물과, Al2O3를 포함하는 금속산화막(metal oxide), 유기절연막, 낮은 유전 상수(low-k) 값을 갖는 재료를 포함할 수 있다. 일 예로, 제2 보호층(115d)으로는, 산화실리콘(SiO2), 질화실리콘(SiNx), 산화지르코늄(ZrO2), 산화하프늄(HfO2), 산화티타늄(TiO2), 산화탄탈륨(Ta2O5), 바륨-스트론튬-티타늄-산소화합물(Ba-Sr-Ti-O) 및 비스머스-아연-니오븀-산소 화합물(Bi-Zn-Nb-O)로 이루어지는 그룹으로부터 선택되는 어느 하나, 또는 이들의 2 이상의 조합, 또는 다른 적절한 물질을 포함할 수도 있다.The
제2 보호층(115d) 위에 화소전극 및 데이터 링크라인(131)과 게이트 링크라인(132)의 링크배선이 배치될 수 있다.Link wirings of the pixel electrode, the
화소전극과 데이터 링크라인(131) 및 게이트 링크라인(132)은 ITO(Indium Tin Oxide)나 IZO(Indium Zinc Oxide) 등과 같은 투명 금속물질로 구성될 수 있다.The pixel electrode, the
한편, 유기층으로 PAC을 적용할 경우 도 5a를 참조하면, 트렌치(180) 내의 제1 보호층(115')은 완만한 경사를 가지도록 패터닝될 수 있다. 다만, 트렌치(180) 형성을 위한 제1 보호층(115')의 패터닝에 마스크공정이 추가되는 단점이 있다.Meanwhile, when applying the PAC to the organic layer, referring to FIG. 5A, the first passivation layer 115 ′ in the
반면, 유기층으로 PAC 대신에 OC를 적용할 경우 마스크공정이 추가되지 않는 장점이 있으나, 도 5b를 참조하면 트렌치(180) 내의 제1 보호층(115)은 급격한 경사를 가지도록 패터닝 된다. 즉, 이 경우 OC 트렌치(180)가 형성되면서 급격하게 테이퍼(taper)가 증가하는 것을 알 수 있다.On the other hand, when OC is applied to the organic layer instead of PAC, a mask process is not added. Referring to FIG. 5B, the first protective layer 115 in the
이와 같이 유기층으로 PAC 대신에 OC를 적용할 경우에는, 마스크 수가 저감되는 장점이 있으나, OC 트렌치(180)에서 급격한 테이퍼(taper) 증가에 의한 투명 도전막의 잔막(R") 발생이 우려되고 있다. 이 경우 데이터 링크라인(131) 및 게이트 링크라인(132)의 링크배선간 단락이 발생될 수 있다. 즉, 테이퍼가 급격한 경우 트렌치(180) 내의 제1 보호층(115')의 단차에 의해, 후에 형성되는 데이터 링크라인(131) 및 게이트 링크라인(132)용 투명 도전막이 제거되지 않고 잔막(R")으로 남아 있게 된다. 이러한 잔막(R")이 서로 연결될 경우 이웃하는 링크배선간 단락이 발생될 수 있다.As described above, when OC is applied to the organic layer instead of PAC, the number of masks is reduced, but there is a concern that the residual film R ″ of the transparent conductive film may be generated due to a sharp taper increase in the
반면, 도 5a를 참조하면, PAC 트렌치(180)에서도 투명 도전막의 잔막(R')이 발생될 수 있으나, 완만한 테이퍼로 인해 잔막(R')이 링크배선간 단락이 발생될 정도로 발생되지는 않는 것을 알 수 있다.On the other hand, referring to Figure 5a, the residual film (R ') of the transparent conductive film may also be generated in the
이에 본 발명의 다른 일 실시예는, OC를 제거하여 OC 트렌치를 형성하는 과정에서 테이퍼가 급격히 증가하게 되는 점, 테이퍼의 증가에 따라 투명 도전막의 잔막 발생이 증가한다는 점, 및 패턴의 모서리 부분을 뾰족하게 형성할 경우 테이퍼가 완만해질 수 있다는 점에 착안하여, OC 단차에 의한 잔막 발생을 방지할 수 있는 새로운 구조를 개시하고 있다.Accordingly, in another embodiment of the present invention, in the process of forming the OC trench by removing OC, the taper rapidly increases, the residual film generation of the transparent conductive film increases according to the increase of the taper, and the corner portion of the pattern. In view of the fact that the taper may be smoothed when sharply formed, a new structure capable of preventing the formation of residual film due to OC step is disclosed.
도 6은 본 발명의 다른 일 실시예에 따른 액정표시장치에 있어, 비표시영역의 평면 일부를 개략적으로 보여주는 도면이다. 그리고, 도 7a 및 7b는 본 발명의 다른 일 실시예에 따른 액정표시장치에 있어, OC 트렌치 내 톱니 패턴을 확대하여 보여주는 평면도 및 단면도이다. 도 8a 내지 도 8d는 본 발명의 톱니 패턴을 예로 보여주는 평면도들이다.FIG. 6 is a view schematically illustrating a plane portion of a non-display area in a liquid crystal display according to another exemplary embodiment of the present invention. 7A and 7B are a plan view and a cross-sectional view showing an enlarged sawtooth pattern in an OC trench in a liquid crystal display according to another exemplary embodiment of the present invention. 8A to 8D are plan views illustrating the sawtooth pattern of the present invention as an example.
이때, 도 6은 본 발명의 다른 일 실시예에 따른 액정표시장치에 있어, 게이트 링크라인(232)이 지나는 비표시영역의 일부를 예로 보여주고 있다. 따라서, 이하에서는 게이트 링크라인(232)에 대해서만 설명하나, 본 발명이 이에 한정되는 것은 아니며, 데이터 링크라인에 대해서도 동일하게 적용될 수 있다.6 illustrates a portion of the non-display area through which the
그리고, 도 7a 및 도 7b는 도 6에 도시된 본 발명의 다른 일 실시예에 따른 액정표시장치에 있어, OC 트렌치(280) 내 하나의 톱니 패턴(285)을 확대하여 보여주고 있다. 도 7b는 도 7a에 도시된 톱니 패턴(285)의 II-II'선에 따라 절단한 단면을 개략적으로 보여주고 있다.7A and 7B show an enlarged view of a
도 6과 도 7a 및 도 7b를 참조하면, 비표시영역의 어레이 기판(210) 위에 게이트절연층(215a)과 층간절연층(215b)이 배치될 수 있다.6, 7A, and 7B, a
또한, 층간절연층(215b) 위에 트렌치(280)를 포함하는 제1 보호층(215c)이 배치될 수 있다.In addition, the
이때, 제1 보호층(215c)은 OC로 구성될 수 있다.In this case, the first
상술한 바와 같이 본 발명의 다른 일 실시예에 따른 제1 보호층(215c)은 층간절연층(215b)과 공통전극 사이에 저유전율의 OC로 구성되어, 데이터라인과 공통전극 사이의 커플링(coupling)을 방지하는 역할을 할 수 있다.As described above, the
트렌치(280)는 표시영역 외곽의 비표시영역 내에 복수로 배치될 수 있다.The
트렌치(280)는 표시영역의 주위를 둘러싸도록 배치될 수 있다.The
트렌치(280)는 표시영역의 한 면에 대해 소정 폭을 가진 바 형태를 가질 수 있다. 따라서, 트렌치(280)는 표시영역 주위의 네 면을 둘러싸는 사각 틀 형태를 가질 수 있다.The
트렌치(280) 내의 제1 보호층(215c)이 제거되어 층간절연층(215b)의 일부 표면이 노출될 수 있다.The
도시하지 않았지만, 제1 보호층(215c) 위에 제3 개구부를 가진 공통전극이 배치될 수 있다.Although not shown, a common electrode having a third opening may be disposed on the
상술한 본 발명의 일 실시예와 동일하게, 일 예로 제3 개구부는 데이터 링크라인과 게이트 링크라인(232)의 링크배선이 지나가지 않는 트렌치(280) 영역에 구비될 수 있다. 이는, 링크배선이 지나가지 않는 트렌치(280) 영역에 제3 개구부를 형성하여 공통전극을 제거함으로써 공통전극을 통해 외부로부터 수분이 침투되는 것을 일 부분 차단하기 위함이다. 또한, 데이터 링크라인과 게이트 링크라인(232)이 지나가는 트렌치(280) 영역은 복수의 트렌치(280)에 의해 실제로 공통전극을 통한 수분의 침투경로가 길어지게 됨에 따라 수분 침투가 억제될 수 있다.As in the exemplary embodiment of the present invention described above, as an example, the third opening may be provided in an area of the
공통전극 위에 제2 보호층(215d)이 배치될 수 있다.The
제2 보호층(215d) 위에 화소전극 및 데이터 링크라인과 게이트 링크라인(232)의 링크배선이 배치될 수 있다.The link wirings of the pixel electrode, the data link line, and the
본 발명의 다른 일 실시예의 경우 유기층으로 PAC 대신에 OC를 적용함에 따라 마스크공정이 추가되지 않는 장점이 있다. 또한, 본 발명의 다른 일 실시예는, 트렌치(280) 내에 톱니 패턴(285)을 형성하여 제1 보호층(215c)의 테이퍼를 완만하게 만듦으로써 OC 단차에 의한 잔막 발생을 방지하는 것을 특징으로 한다.Another embodiment of the present invention has the advantage that the mask process is not added by applying OC instead of PAC as the organic layer. In addition, another embodiment of the present invention is characterized by forming a
톱니 패턴(285)은 데이터 링크라인과 게이트 링크라인(232)의 링크배선이 지나가는 트렌치(280)의 경계 부에 구비될 수 있다.The
톱니 패턴(285)은 트렌치(280)의 경계 부 양측에 구비될 수 있다.The
톱니 패턴(285)은 복수의 톱니부(285a)와 복수의 톱니부(285a)의 밑변을 연결하는 하나의 몸체(285b)로 구성될 수 있다.The
톱니부(285a)는 꼭지점이나 정점을 가질 수 있다.The
톱니부(285a)는 하나 이상의 꼭지점을 가질 수 있다.The
톱니부(285a)의 꼭지점이나 정점은 다른 부분에 비해 그 폭이 좁은 것을 특징으로 한다.A vertex or a vertex of the
톱니부(285a)의 모서리 부분은 양측으로 OC 건식각이 중복되는 영역으로, 테이퍼가 완만해지는 효과(도 7b의 화살표 참조)가 발생한다. 완만해진 테이퍼에 의해 투명 도전막의 잔막으로 인한 링크배선간 단락 발생을 방지할 수 있다.The corner portion of the
톱니부(285a)의 모서리 부분에는 일부 잔막이 남아 있으나, 꼭지점이나 정점에는 잔막이 존재하지 않는 것을 알 수 있다.Although some residual film remains at the edge portion of the
도 7a는 톱니부(285a)가 삼각형의 형태를 가지는 경우를 예로 보여주고 있으나, 본 발명이 이에 한정되는 것은 아니다. 도 8a 내지 도 8d를 참조하면, 톱니부(285a, 385a, 485a, 585a)는 삼각형의 형태 이외에 폭이 좁아지는 사다리꼴, 타원, 끝이 바늘처럼 뾰족한 형태 등 다양한 형태를 가질 수 있다. 이들 톱니부(285a, 385a, 485a, 585a)는 그 크기나 모양, 또는 경사면의 기울기가 변동될 수 있다.7A illustrates an example in which the
즉, 톱니부(285a, 385a, 485a, 585a)의 크기나 모양에 관계없이, 꼭지점이나 정점이 다른 부분에 비해 그 폭이 좁은 경우에는 적용 가능하다. 또한, 본 발명은 톱니부(285a, 385a, 485a, 585a)의 경사면의 기울기에 관계없이 꼭지점이나 정점이 다른 부분에 비해 그 폭이 좁은 경우에는 적용 가능하다. 이 경우 톱니부(285a, 385a, 485a, 585a)의 크기나 모양에 관계없이 잔막이 개선된 것을 알 수 있다. 또한, 도 8d에서와 같이 톱니부(285a)가 삼각형의 형태를 가지는 경우, 꼭지각의 각이 작을수록 잔막 개선에 유리한 것을 알 수 있다. 이는, 꼭지각의 각이 작을수록 테이퍼가 더 완만해지고 PR이 평탄화되기 때문이다.That is, irrespective of the size and shape of the
또한, 본 발명의 일 실시예 및 다른 일 실시예의 경우 톱니부들(285a, 385a, 485a, 585a)간에 약 20㎛의 간격을 둔 경우를 예로 들고 있어나, 본 발명이 이에 한정되는 것은 아니며, 본 발명은 톱니부들(285a, 385a, 485a, 585a)간의 간격에 관계없이 적용 가능하다.In addition, in one embodiment and another embodiment of the present invention, but the case of having a spacing of about 20㎛ between the
이와 같이 톱니 패턴(285)에 의한 잔막 개선은, 상술한 톱니부(285a)에 의한 테이퍼가 완만해지는 효과 이외에 톱니부(285a)의 PR 평탄화에 의한 효과로 판단된다.Thus, the residual film improvement by the
도 9a 및 9b는 본 발명의 다른 일 실시예에 따른 액정표시장치에 있어, OC 트렌치 내 톱니 패턴의 단면 구조를 개략적으로 보여주는 도면들이다.9A and 9B schematically illustrate a cross-sectional structure of a tooth pattern in an OC trench in a liquid crystal display according to another exemplary embodiment of the present invention.
이때, 도 9a는 도 7a에 도시된 도시된 톱니 패턴(285)의 톱니부(285a)의 II-II'선에 따라 절단한 단면을 예로 보여주고 있으며, 도 9b는 도 7a에 도시된 도시된 톱니 패턴(285)의 몸체(285b)의 III-III'선에 따라 절단한 단면을 예로 보여주고 있다.9A illustrates a cross-sectional view taken along line II-II 'of the
도 9a 및 도 9b를 참조하면, 비표시영역의 어레이 기판(210) 위에 게이트절연층(215a)과 층간절연층(215b)이 배치될 수 있다.9A and 9B, a
또한, 층간절연층(215b) 위에 트렌치를 포함하는 제1 보호층(215c)이 배치될 수 있다.In addition, a first
이때, 제1 보호층(215c)은 OC로 구성될 수 있다.In this case, the first
상술한 바와 같이 본 발명의 다른 일 실시예에 따른 제1 보호층(215c)은 층간절연층(215b)과 공통전극 사이에 저유전율의 OC로 구성되어, 데이터라인과 공통전극 사이의 커플링(coupling)을 방지하는 역할을 할 수 있다.As described above, the
상술한 바와 같이 트렌치는 표시영역 외곽의 비표시영역 내에 복수로 배치될 수 있다.As described above, a plurality of trenches may be disposed in the non-display area outside the display area.
트렌치는 표시영역의 주위를 둘러싸도록 배치될 수 있다.The trench may be arranged to surround the display area.
트렌치는 표시영역의 한 면에 대해 소정 폭을 가진 바 형태를 가질 수 있다. 따라서, 트렌치는 표시영역 주위의 네 면을 둘러싸는 사각 틀 형태를 가질 수 있다.The trench may have a bar shape having a predetermined width with respect to one surface of the display area. Accordingly, the trench may have a rectangular frame shape that surrounds four surfaces around the display area.
트렌치 내의 제1 보호층(215c)이 제거되어 층간절연층(215b)의 일부 표면이 노출될 수 있다.A portion of the surface of the interlayer insulating
도시하지 않았지만, 제1 보호층(215c) 위에 제3 개구부를 가진 공통전극(208)이 배치될 수 있다.Although not shown, a
상술한 본 발명의 일 실시예와 동일하게, 일 예로 제3 개구부는 데이터 링크라인과 게이트 링크라인의 링크배선이 지나가지 않는 트렌치 영역에 구비될 수 있다. 이는, 링크배선이 지나가지 않는 트렌치 영역에 제3 개구부를 형성하여 공통전극(208)을 제거함으로써 공통전극(208)을 통해 외부로부터 수분이 침투되는 것을 일 부분 차단하기 위함이다. 또한, 데이터 링크라인과 게이트 링크라인이 지나가는 트렌치 영역은 복수의 트렌치에 의해 실제로 공통전극(208)을 통한 수분의 침투경로가 길어지게 됨에 따라 수분 침투가 억제될 수 있다.As in the embodiment of the present invention described above, as an example, the third opening may be provided in a trench region in which the link wiring of the data link line and the gate link line does not pass. This is to partially block penetration of moisture from the outside through the
공통전극(208) 위에 제2 보호층(215d)이 배치될 수 있다.The
이때, 제2 보호층(215d) 위에는 화소전극 및 데이터 링크라인과 게이트 링크라인의 링크배선이 배치될 수 있다. 이를 위해 제2 보호층(215d) 위에 투명 도전막(206)과 PR이 적층될 수 있다.In this case, the pixel electrode and the link wiring of the data link line and the gate link line may be disposed on the
이때, 본 발명의 다른 일 실시예의 경우 유기층으로 PAC 대신에 OC를 적용함에 따라 마스크공정이 추가되지 않는 장점이 있다. 또한, 본 발명의 다른 일 실시예는, 트렌치 내에 톱니 패턴을 형성하여 제1 보호층(215c)의 테이퍼를 완만하게 만듦으로써 OC 단차에 의한 잔막 발생을 방지하는 것을 특징으로 한다.In this case, according to another embodiment of the present invention, the mask process is not added as OC is applied to the organic layer instead of PAC. In addition, another embodiment of the present invention is characterized by forming a sawtooth pattern in the trench to smooth the taper of the first
톱니 패턴은 데이터 링크라인과 게이트 링크라인의 링크배선이 지나가는 트렌치의 경계 부에 구비될 수 있다.The sawtooth pattern may be provided at the boundary of the trench through which the link wiring of the data link line and the gate link line passes.
톱니 패턴은 트렌치의 경계 부 양측에 구비될 수 있다.The sawtooth pattern may be provided at both sides of the boundary of the trench.
톱니 패턴은 복수의 톱니부(285a; 도 9a 참조)와 복수의 톱니부(285a)의 밑변을 연결하는 하나의 몸체(285b; 도 9b 참조)로 구성될 수 있다.The sawtooth pattern may be composed of a plurality of
톱니부(285a)는 꼭지점이나 정점을 가질 수 있다.The
톱니부(285a)는 하나 이상의 꼭지점을 가질 수 있다.The
톱니부(285a)의 꼭지점이나 정점은 다른 부분에 비해 그 폭이 좁은 것을 특징으로 한다.A vertex or a vertex of the
톱니부(285a)의 모서리 부분은 양측으로 OC 건식각이 중복되는 영역으로, 테이퍼가 완만해지는 효과가 발생한다. 완만해진 테이퍼에 의해 투명 도전막의 잔막으로 인한 링크배선간 단락 발생을 방지할 수 있다.The corner portion of the
도 9a를 참조하면, 톱니부(285a)는 몸체(285b)에 비해 PR 자체가 주변과의 평탄화에 의해 두께(d1)가 얇아지는 것을 알 수 있다. 즉, 톱니부(285a)의 모서리 PR 두께(d1) 감소로 인해 투명 도전막(206)의 잔막이 개선되는 것을 알 수 있다.Referring to FIG. 9A, it can be seen that the
반면에, 도 9b를 참조하면, 몸체(285b)는 OC 단차에 의해 PR 두께(d2)가 두꺼워지고, 그 결과 현상 시 PR이 남아 투명 도전막(206)의 잔막이 발생하는 것을 알 수 있다.On the other hand, referring to Figure 9b, it can be seen that the
본 발명의 예시적인 실시예는 다음과 같이 설명될 수 있다.Exemplary embodiments of the invention may be described as follows.
본 발명의 일 실시예에 따른 액정표시장치는, 화소들이 매트릭스 형태로 배열되는 표시영역과, 표시영역 외곽의 비표시영역으로 구분되는 액정패널, 화소들에 구비되는 박막트랜지스터, 비표시영역에 실장 되어 화소들을 구동하기 위한 구동부, 비표시영역 내에 배치되어 구동부로부터 화소에 신호를 전달하는 적어도 하나의 링크배선, 링크배선 하부에 OC(overcoat)로 이루어진 제1 보호층 및 비표시영역 내에 링크배선을 지나도록 배치되며, 제1 보호층이 제거되어 있는 트렌치를 포함할 수 있다.According to an exemplary embodiment of the present invention, a liquid crystal display device includes a display area in which pixels are arranged in a matrix, a liquid crystal panel divided into a non-display area outside the display area, a thin film transistor provided in pixels, and a non-display area. At least one link wiring disposed in the non-display area to transmit a signal from the driver to the pixel, a first protective layer formed of an overcoat (OC) below the link wiring, and a link wiring in the non-display area. It may be disposed to pass through, and may include a trench in which the first protective layer is removed.
본 발명의 다른 특징에 따르면, 액정표시장치는 트렌치 내에 구비된 톱니 패턴을 더 포함할 수 있다.According to another feature of the invention, the liquid crystal display may further include a sawtooth pattern provided in the trench.
본 발명의 또 다른 특징에 따르면, 톱니 패턴은, 링크배선이 지나가는 트렌치의 경계 부에 구비될 수 있다.According to another feature of the invention, the sawtooth pattern may be provided at the boundary of the trench through which the link wiring passes.
본 발명의 또 다른 특징에 따르면, 톱니 패턴은 트렌치의 경계 부 양측에 구비될 수 있다.According to another feature of the invention, the sawtooth pattern may be provided on both sides of the boundary of the trench.
본 발명의 또 다른 특징에 따르면, 톱니 패턴은, 복수의 톱니부와 톱니부의 밑변을 연결하는 하나의 몸체로 구성될 수 있다.According to another feature of the invention, the sawtooth pattern may be composed of a single body connecting the plurality of teeth and the bottom side of the teeth.
본 발명의 또 다른 특징에 따르면, 톱니부는 하나 이상의 꼭지점이나 정점을 가질 수 있다.According to another feature of the invention, the toothed portion may have one or more vertices or vertices.
본 발명의 또 다른 특징에 따르면, 톱니부는, 꼭지점이나 정점이 다른 부분에 비해 그 폭이 좁을 수 있다.According to another feature of the invention, the tooth portion, the vertex or vertex may be narrower than the other portion.
본 발명의 또 다른 특징에 따르면, 톱니부는 삼각형, 폭이 좁아지는 사다리꼴, 타원, 또는 끝이 바늘처럼 뾰족한 형태를 가질 수 있다.According to another feature of the invention, the tooth portion may have a triangular shape, narrowing trapezoid, ellipse, or the tip is pointed like a needle.
본 발명의 또 다른 특징에 따르면, 액정표시장치는 표시영역에 배치되며, 교차하여 화소를 구획하는 데이터라인과 게이트라인을 더 포함할 수 있다.According to another feature of the present invention, the liquid crystal display device may further include a data line and a gate line disposed in the display area and intersecting pixels.
본 발명의 또 다른 특징에 따르면, 링크배선은, 데이터라인에 연결되는 데이터 링크라인 및 게이트라인에 연결되는 게이트 링크라인을 포함할 수 있다.According to another feature of the present invention, the link wiring may include a data link line connected to the data line and a gate link line connected to the gate line.
본 발명의 또 다른 특징에 따르면, 박막트랜지스터는 산화물 반도체로 이루어진 액티브층을 포함할 수 있다.According to another feature of the invention, the thin film transistor may include an active layer made of an oxide semiconductor.
본 발명의 또 다른 특징에 따르면, 액정표시장치는 표시영역의 제1 보호층 위에 구비되는 공통전극을 더 포함할 수 있다.According to another feature of the invention, the liquid crystal display may further include a common electrode provided on the first protective layer of the display area.
본 발명의 또 다른 특징에 따르면, 공통전극은 트렌치 주위에 개구부를 구비할 수 있다.According to another feature of the invention, the common electrode may have an opening around the trench.
본 발명의 또 다른 특징에 따르면, 개구부는, 링크배선이 지나가지 않는 트렌치 영역에 구비될 수 있다.According to another feature of the present invention, the opening may be provided in the trench region through which the link wiring does not pass.
본 발명의 또 다른 특징에 따르면, 트렌치는 비표시영역 내에 복수로 배치될 수 있다.According to another feature of the present invention, a plurality of trenches may be disposed in the non-display area.
본 발명의 또 다른 특징에 따르면, 트렌치는, 표시영역의 주위를 둘러쌀 수 있다.According to another feature of the present invention, the trench may surround the display area.
본 발명의 또 다른 특징에 따르면, 트렌치는 표시영역의 한 면에 대해 소정 폭을 가진 바 형태를 가지며, 표시영역 주위의 네 면을 둘러싸는 사각 틀 형태를 가질 수 있다.According to another feature of the present invention, the trench may have a bar shape having a predetermined width with respect to one surface of the display area, and may have a rectangular frame shape surrounding four surfaces around the display area.
본 발명의 또 다른 특징에 따르면, 트렌치 내의 제1 보호층이 제거되어 그 하부의 층간절연층의 표면이 노출될 수 있다.According to another feature of the invention, the first protective layer in the trench may be removed to expose the surface of the interlayer insulating layer below it.
본 발명의 또 다른 특징에 따르면, 액정표시장치는 공통전극 위에 배치되는 제2 보호층 및 표시영역의 제2 보호층 위에 구비되는 화소전극을 더 포함할 수 있다.According to another feature of the present invention, the liquid crystal display may further include a second protective layer disposed on the common electrode and a pixel electrode provided on the second protective layer of the display area.
그리고, 본 발명의 다른 일 실시예에 따른 액정표시장치는, 화소들이 매트릭스 형태로 배열되는 표시영역과, 표시영역 외곽의 비표시영역으로 구분되는 액정패널, 화소들에 구비되는 박막트랜지스터, 비표시영역에 실장 되어 화소들을 구동하기 위한 구동부, 비표시영역 내에 배치되어 구동부로부터 화소에 신호를 전달하는 적어도 하나의 링크배선, 링크배선 하부에 OC로 이루어진 제1 보호층, 비표시영역 내에 링크배선을 지나도록 배치되며, 제1 보호층이 제거되어 표시영역 내부로의 투습을 차단하는 트렌치 및 트렌치 내에 구비되어 제1 보호층의 테이퍼를 완만하게 만드는 톱니 패턴을 포함할 수 있다.A liquid crystal display according to another exemplary embodiment of the present invention includes a liquid crystal panel divided into a display area in which pixels are arranged in a matrix, a non-display area outside the display area, a thin film transistor provided in pixels, and a non-display area. A driver mounted in the area to drive the pixels, at least one link wiring disposed in the non-display area to transmit a signal to the pixel from the driver, a first protective layer made of OC under the link wiring, and a link wiring in the non-display area. The first protective layer may be disposed to pass through, and may include a trench for removing moisture in the display area and a sawtooth pattern formed in the trench to smooth the taper of the first protective layer.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.Although the embodiments of the present invention have been described in more detail with reference to the accompanying drawings, the present invention is not necessarily limited to these embodiments, and various modifications can be made without departing from the spirit of the present invention. . Therefore, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention but to describe the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. Therefore, it should be understood that the embodiments described above are exemplary in all respects and not restrictive. The protection scope of the present invention should be interpreted by the following claims, and all technical ideas within the scope equivalent thereto should be construed as being included in the scope of the present invention.
100: 액정패널
108: 공통전극
110: 어레이 기판
115a: 게이트절연층
115b,215b: 층간절연층
115c,115c',215c: 제1 보호층
115d: 제2 보호층
118: 화소전극
131,132,232: 링크배선
180,280: 트렌치
285: 톱니 패턴
285a,385a,485a,585a: 톱니부
285b: 몸체100: liquid crystal panel
108: common electrode
110: array substrate
115a: gate insulating layer
115b, 215b: interlayer insulating layer
115c, 115c ', 215c: first protective layer
115d: second protective layer
118: pixel electrode
131,132,232: link wiring
180,280: trench
285: tooth pattern
285a, 385a, 485a, 585a: tooth part
285b: body
Claims (20)
상기 화소들에 구비되는 박막트랜지스터;
상기 비표시영역에 실장 되어 상기 화소들을 구동하기 위한 구동부;
상기 비표시영역 내에 배치되어 상기 구동부로부터 상기 화소에 신호를 전달하는 적어도 하나의 링크배선;
상기 링크배선 하부에 OC(overcoat)로 이루어진 제1 보호층;
상기 비표시영역 내에 상기 링크배선을 지나도록 배치되며, 상기 제1 보호층이 제거되어 있는 트렌치; 및
상기 트렌치 내에 구비된 톱니 패턴을 포함하며,
상기 톱니 패턴은, 복수의 톱니부와 상기 톱니부의 밑변을 연결하는 몸체로 구성되고,
상기 복수의 톱니부는 상기 몸체에 비해 더 완만한 테이퍼를 가지는 액정표시장치.A liquid crystal panel divided into a display area in which pixels are arranged in a matrix and a non-display area outside the display area;
A thin film transistor provided in the pixels;
A driving unit mounted in the non-display area to drive the pixels;
At least one link wiring disposed in the non-display area to transfer a signal from the driver to the pixel;
A first protective layer formed of an overcoat (OC) under the link wiring;
A trench disposed in the non-display area so as to pass through the link wiring and having the first protective layer removed; And
It includes a sawtooth pattern provided in the trench,
The tooth pattern is composed of a body connecting the plurality of teeth and the bottom side of the tooth,
And the plurality of teeth have a taper that is gentler than that of the body.
상기 톱니 패턴은, 상기 링크배선이 지나가는 상기 트렌치의 경계 부에 구비되는 액정표시장치.The method of claim 1,
And the sawtooth pattern is provided at a boundary portion of the trench through which the link wiring passes.
상기 톱니 패턴은 상기 트렌치의 경계 부 양측에 구비되는 액정표시장치.The method of claim 1,
The sawtooth pattern is provided on both sides of the boundary of the trench.
상기 톱니부는 하나 이상의 꼭지점이나 정점을 가지는 액정표시장치.The method of claim 1,
And the tooth portion has one or more vertices or vertices.
상기 톱니부는, 상기 꼭지점이나 상기 정점이 다른 부분에 비해 그 폭이 좁은 액정표시장치.The method of claim 6,
And the tooth portion is narrower in width than the vertex or the vertex.
상기 톱니부는 삼각형, 폭이 좁아지는 사다리꼴, 타원, 또는 끝이 바늘처럼 뾰족한 형태를 가지는 액정표시장치.The method of claim 1,
Wherein the tooth portion has a triangular shape, a narrow trapezoidal shape, an ellipse, or a pointed tip like a needle.
상기 표시영역에 배치되며, 교차하여 상기 화소를 구획하는 데이터라인과 게이트라인을 더 포함하는 액정표시장치.The method according to any one of claims 1, 3, 4, 6 to 8,
And a data line and a gate line disposed in the display area and crossing the pixel to intersect the pixel.
상기 링크배선은, 상기 데이터라인에 연결되는 데이터 링크라인 및 상기 게이트라인에 연결되는 게이트 링크라인을 포함하는 액정표시장치.The method of claim 9,
The link line may include a data link line connected to the data line and a gate link line connected to the gate line.
상기 박막트랜지스터는 산화물 반도체로 이루어진 액티브층을 포함하는 액정표시장치.The method of claim 9,
The thin film transistor includes an active layer made of an oxide semiconductor.
상기 표시영역의 상기 제1 보호층 위에 구비되는 공통전극을 더 포함하는 액정표시장치.The method of claim 9,
And a common electrode on the first passivation layer of the display area.
상기 공통전극은 상기 트렌치 주위에 개구부를 구비하는 액정표시장치.The method of claim 12,
And the common electrode has an opening around the trench.
상기 개구부는, 상기 링크배선이 지나가지 않는 상기 트렌치 영역에 구비되는 액정표시장치.The method of claim 13,
And the opening is provided in the trench region where the link wiring does not pass.
상기 트렌치는 상기 비표시영역 내에 복수로 배치되는 액정표시장치.The method of claim 9,
And a plurality of trenches in the non-display area.
상기 트렌치는, 상기 표시영역의 주위를 둘러싸는 액정표시장치.The method of claim 9,
And the trench surrounds the periphery of the display area.
상기 트렌치는 상기 표시영역의 한 면에 대해 소정 폭을 가진 바 형태를 가지며, 상기 표시영역 주위의 네 면을 둘러싸는 사각 틀 형태를 가지는 액정표시장치.The method of claim 9,
The trench has a bar shape having a predetermined width with respect to one surface of the display area, and has a rectangular frame shape surrounding four surfaces around the display area.
상기 트렌치 내의 상기 제1 보호층이 제거되어 그 하부의 층간절연층의 표면이 노출되는 액정표시장치.The method of claim 9,
And the first protective layer in the trench is removed to expose a surface of an interlayer insulating layer underneath.
상기 공통전극 위에 배치되는 제2 보호층; 및
상기 표시영역의 제2 보호층 위에 구비되는 화소전극을 더 포함하는 액정표시장치.The method of claim 12,
A second protective layer disposed on the common electrode; And
And a pixel electrode on the second passivation layer of the display area.
상기 화소들에 구비되는 박막트랜지스터;
상기 비표시영역에 실장 되어 상기 화소들을 구동하기 위한 구동부;
상기 비표시영역 내에 배치되어 상기 구동부로부터 상기 화소에 신호를 전달하는 적어도 하나의 링크배선;
상기 링크배선 하부에 OC로 이루어진 제1 보호층;
상기 비표시영역 내에 상기 링크배선을 지나도록 배치되며, 상기 제1 보호층이 제거되어 상기 표시영역 내부로의 투습을 차단하는 트렌치; 및
상기 트렌치 내에 구비되어 상기 제1 보호층의 테이퍼를 완만하게 만드는 톱니 패턴을 포함하며,
상기 톱니 패턴은, 복수의 톱니부와 상기 톱니부의 밑변을 연결하는 몸체로 구성되고,
상기 복수의 톱니부는 상기 몸체에 비해 더 완만한 테이퍼를 가지는 액정표시장치.A liquid crystal panel divided into a display area in which pixels are arranged in a matrix and a non-display area outside the display area;
A thin film transistor provided in the pixels;
A driving unit mounted in the non-display area to drive the pixels;
At least one link wiring disposed in the non-display area to transfer a signal from the driver to the pixel;
A first protective layer made of OC under the link wiring;
A trench disposed in the non-display area so as to pass the link wiring, and having the first protective layer removed to block moisture permeation into the display area; And
A tooth pattern provided in the trench to smooth the taper of the first protective layer;
The tooth pattern is composed of a body connecting the plurality of teeth and the bottom side of the tooth,
And the plurality of teeth have a taper that is gentler than that of the body.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170180686A KR102057481B1 (en) | 2017-12-27 | 2017-12-27 | Liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170180686A KR102057481B1 (en) | 2017-12-27 | 2017-12-27 | Liquid crystal display device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20190078907A KR20190078907A (en) | 2019-07-05 |
KR102057481B1 true KR102057481B1 (en) | 2019-12-19 |
Family
ID=67224937
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170180686A KR102057481B1 (en) | 2017-12-27 | 2017-12-27 | Liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102057481B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114815335B (en) * | 2022-04-07 | 2023-08-22 | 苏州华星光电技术有限公司 | Liquid crystal display mother board |
-
2017
- 2017-12-27 KR KR1020170180686A patent/KR102057481B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20190078907A (en) | 2019-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7079307B2 (en) | Display device | |
US10095362B2 (en) | Touch panel | |
JP7465907B2 (en) | Display device and light emitting device | |
KR102437424B1 (en) | Display device, module, and electronic device | |
US11837607B2 (en) | Display device, display module, and electronic device | |
JP7460314B2 (en) | Method for manufacturing a display device | |
JP7417649B2 (en) | display device | |
KR102075554B1 (en) | Display device and electronic device | |
JP2024045343A (en) | liquid crystal display device | |
JP2022028702A (en) | Display device | |
KR20170128456A (en) | Touch panel | |
TW201710757A (en) | Input/output device and electronic device | |
JP6050379B2 (en) | Display device | |
TW201826353A (en) | Display device, display module, and electronic device | |
TWI539608B (en) | Semiconductor device and display device | |
KR20170052801A (en) | Display device and manufacturing method thereof | |
KR102057481B1 (en) | Liquid crystal display device | |
KR20150072509A (en) | Liquid Crystal Display Device and Method for Fabricating the same | |
WO2014054558A1 (en) | Semiconductor device and display device | |
JP7216855B2 (en) | display device, electronic equipment | |
KR20210021709A (en) | Thin film transistor substrate for ultra high density flat panel display | |
KR102617295B1 (en) | Display DEVICE Having Edge Bending Structure | |
KR20220094809A (en) | Display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right |