KR102617295B1 - Display DEVICE Having Edge Bending Structure - Google Patents

Display DEVICE Having Edge Bending Structure Download PDF

Info

Publication number
KR102617295B1
KR102617295B1 KR1020190101713A KR20190101713A KR102617295B1 KR 102617295 B1 KR102617295 B1 KR 102617295B1 KR 1020190101713 A KR1020190101713 A KR 1020190101713A KR 20190101713 A KR20190101713 A KR 20190101713A KR 102617295 B1 KR102617295 B1 KR 102617295B1
Authority
KR
South Korea
Prior art keywords
substrate
area
display area
display
display device
Prior art date
Application number
KR1020190101713A
Other languages
Korean (ko)
Other versions
KR20210022330A (en
Inventor
이병현
이종범
원규식
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190101713A priority Critical patent/KR102617295B1/en
Publication of KR20210022330A publication Critical patent/KR20210022330A/en
Application granted granted Critical
Publication of KR102617295B1 publication Critical patent/KR102617295B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133305Flexible substrates, e.g. plastics, organic film
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/56Substrates having a particular shape, e.g. non-rectangular

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 에지 벤딩 구조를 갖는 표시 장치에 관한 발명으로, 본 발명의 일 실시예에 따른 에지 벤딩 구조를 갖는 표시 장치는, 적어도 일 측면이 벤딩된 벤딩 영역과 상면이 편평한 비벤딩 영역으로 구분되는 표시 패널을 포함하며, 상기 표시 패널은, 표시 영역에 배치되는 상, 하부 기판, 비표시 영역에 배치되는 상, 하부 PI(polyimide) 기판 및 상기 상, 하부 PI 기판 사이의 상기 비표시 영역에 배치되는 실 패턴으로 구성될 수 있다.
따라서, 에지 벤딩 구조를 갖는 표시 장치에서 발생하는 측면 빛샘 및 잔상의 문제를 해결하는 한편, 표시 영역은 기판으로 글라스를 적용함으로써 화질 저하가 없으며, 베젤 영역은 폴딩(folding)됨으로써 베젤 최소화가 가능하다. 또한, 고가의 PI를 부분 적용하고 시야각 개선 편광판을 사용하지 않아 제조 비용을 절감할 수 있다.
The present invention relates to a display device having an edge bending structure. The display device having an edge bending structure according to an embodiment of the present invention is divided into a bending area in which at least one side is bent and a non-bending area in which the top surface is flat. A display panel comprising: upper and lower substrates disposed in a display area; upper and lower PI (polyimide) substrates disposed in a non-display area; and disposed in the non-display area between the upper and lower PI substrates. It can be composed of a thread pattern that is
Therefore, while solving the problems of side light leakage and afterimages that occur in display devices with an edge bending structure, there is no deterioration in image quality by applying glass as a substrate to the display area, and the bezel area can be folded to minimize the bezel. . Additionally, manufacturing costs can be reduced by partially applying expensive PI and not using a viewing angle improvement polarizer.

Description

에지 벤딩 구조를 갖는 표시 장치{Display DEVICE Having Edge Bending Structure}Display device having an edge bending structure {Display DEVICE Having Edge Bending Structure}

본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 에지 벤딩 구조를 갖는 표시 장치에 관한 것이다.The present invention relates to a display device, and more particularly, to a display device having an edge bending structure.

최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시 장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판 표시 장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다.Recently, as interest in information displays has increased and the demand for using portable information media has increased, there has been a growing trend for lightweight thin-film flat panel displays (FPDs) to replace conventional display devices, cathode ray tubes (CRTs). Research and commercialization are being focused on.

평판 표시 장치 중 액정 표시 장치(Liquid Crystal Display device; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크톱 모니터 등에 활발하게 적용되고 있다.Among flat panel display devices, a liquid crystal display device (LCD) is a device that displays images using the optical anisotropy of liquid crystal. It is actively applied to laptops and desktop monitors due to its excellent resolution, color display, and image quality.

액정 표시 장치는, 크게 컬러필터(color filter) 기판과 어레이(array) 기판 및 컬러필터 기판과 하부 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.The liquid crystal display device is largely composed of a color filter substrate, an array substrate, and a liquid crystal layer formed between the color filter substrate and the lower substrate.

이러한 표시 장치들의 디자인적인 요소가 표시 장치들의 구매를 결정하는 중요한 요소가 되고 있으며, 이에 따라 표시 장치가 다양한 형태를 가지도록 하기 위한 연구 및 개발이 진행되고 있다. 디자인이 개선된 표시 장치의 일 예로, 표시 장치의 에지(edge)(또는, 측부)가 벤딩(bending)된 에지 벤딩 구조를 갖는 표시 장치가 있다.The design elements of these display devices have become important factors in determining the purchase of display devices, and accordingly, research and development are being conducted to allow display devices to have various forms. An example of a display device with an improved design is a display device having an edge bending structure in which the edges (or sides) of the display device are bent.

한편, 심미감을 위해 베젤 영역(bezel area)을 줄이고자 하는 노력이 많이 진행되고 있다. 하지만, 고집적 기술을 적용하더라도, 액정 표시 장치의 비표시 영역의 존재 때문에 베젤 영역을 최소화하는 데에는 한계가 있다.Meanwhile, many efforts are being made to reduce the bezel area for aesthetics. However, even if high-integration technology is applied, there are limits to minimizing the bezel area due to the presence of a non-display area in the liquid crystal display device.

본 발명의 목적은, 상기 문제점들을 극복하기 위해 고안된 것으로, 비표시 영역을 측면으로 구부려, 편평한 상면 비벤딩 영역과 구부러진 측면 벤딩 영역을 포함한 에지 벤딩 구조를 갖는 표시 장치를 제공하는데 있다.The purpose of the present invention, designed to overcome the above problems, is to provide a display device that bends a non-display area to the side and has an edge bending structure including a flat top non-bending area and a curved side bending area.

한편, 이를 위해 상하 기판으로 글라스 대신 투명 폴리이미드(polyimide; PI)를 사용할 경우 투명 PI의 굴절률에 의한 시야각 빛샘을 개선하기 위해 고가의 시야각 개선 편광판이 필수적이다. 또한, PI 기판은 글라스 기판보다 열 배출이 어려우며, 이에 따라 잔상 등의 화질 이슈가 문제될 수 있다.Meanwhile, when transparent polyimide (PI) is used instead of glass as the upper and lower substrates for this purpose, an expensive viewing angle improvement polarizer is essential to improve viewing angle light leakage due to the refractive index of transparent PI. Additionally, PI substrates are more difficult to dissipate heat than glass substrates, and as a result, image quality issues such as afterimages may be problematic.

이에, 본 발명의 다른 목적은, 표시 영역은 글라스를 기판으로 사용하고 비표시 영역은 PI를 기판으로 사용하여, 고가의 시야각 개선 편광판을 사용하지 않는 에지 벤딩 구조를 갖는 표시 장치를 제공하는데 있다.Accordingly, another object of the present invention is to provide a display device that uses glass as a substrate in the display area and PI as a substrate in the non-display area, and has an edge bending structure that does not use an expensive viewing angle improvement polarizer.

본 발명의 또 다른 목적은, 측면 빛샘을 원천적으로 방지할 수 있는 에지 벤딩 구조를 갖는 표시 장치를 제공하는데 있다.Another object of the present invention is to provide a display device having an edge bending structure that can fundamentally prevent side light leakage.

본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The problems of the present invention are not limited to the problems mentioned above, and other problems not mentioned will be clearly understood by those skilled in the art from the description below.

본 발명의 일 실시예에 따른 에지 벤딩 구조를 갖는 표시 장치는, 적어도 일 측면이 벤딩된 벤딩 영역과 상면이 편평한 비벤딩 영역으로 구분되는 표시 패널을 포함하며, 상기 표시 패널은, 표시 영역에 배치되는 상, 하부 기판, 상기 상, 하부 기판의 측면과 각각 접촉하며, 비표시 영역에 배치되는 상, 하부 PI(polyimide) 기판 및 상기 상, 하부 PI 기판 사이의 상기 비표시 영역에 배치되는 실 패턴으로 구성될 수 있다.A display device having an edge bending structure according to an embodiment of the present invention includes a display panel divided into a bending area with at least one side bent and a non-bending area with a flat top, wherein the display panel is disposed in the display area. upper and lower substrates, upper and lower PI (polyimide) substrates in contact with the sides of the upper and lower substrates, respectively, and disposed in a non-display area, and a thread pattern disposed in the non-display area between the upper and lower PI substrates. It can be composed of .

기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Specific details of other embodiments are included in the detailed description and drawings.

본 발명은, 에지 벤딩 구조를 갖는 표시 장치에서 발생하는 측면 빛샘 및 잔상의 문제를 해결하고, 화질 저하를 방지할 수 있게 된다. 또한, 베젤 영역이 폴딩(folding)됨으로써 베젤 최소화가 가능하여 디자인을 차별화할 수 있게 된다.The present invention solves the problems of side light leakage and afterimages that occur in display devices with an edge bending structure and prevents deterioration of image quality. Additionally, by folding the bezel area, it is possible to minimize the bezel and differentiate the design.

또한, 고가의 PI를 부분 적용하고 시야각 개선 편광판을 사용하지 않아 제조 비용을 절감할 수 있는 효과를 제공한다.In addition, it provides the effect of reducing manufacturing costs by partially applying expensive PI and not using a viewing angle improvement polarizer.

본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.The effects according to the present invention are not limited to the contents exemplified above, and further various effects are included in the present specification.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 구조를 설명하기 위한 블록도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치를 예시적으로 보여주는 평면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 보여주는 사시도이다.
도 4는 도 3에 도시된 표시 패널에 있어, A-A선에 따라 절단한 단면을 보여주는 도면이다.
도 5a는 본 발명의 일 실시예에 따른 표시 장치의 단면을 개략적으로 보여주는 도면이다.
도 5b는 도 5a에 도시된 표시 장치에 있어, A 부분을 확대하여 보여주는 도면이다.
도 6은 도 2에 도시된 표시 장치에 있어, 표시 영역 외곽의 게이트 배선을 예시적으로 보여주는 도면이다.
도 7 및 도 8은 본 발명의 일 실시예에 따른 스트레인 감소 배선을 예로 보여주는 도면들이다.
도 9는 본 발명의 다른 일 실시예에 따른 표시 장치의 단면을 개략적으로 보여주는 도면이다.
도 10은 본 발명의 또 다른 일 실시예에 따른 표시 장치의 단면을 개략적으로 보여주는 도면이다.
도 11은 본 발명의 또 다른 일 실시예에 따른 표시 장치의 단면을 개략적으로 보여주는 도면이다.
도 12는 본 발명의 또 다른 일 실시예에 따른 표시 장치의 단면을 개략적으로 보여주는 도면이다.
도 13a 내지 도 13l은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 순차적으로 보여주는 평면도들이다.
도 14a 내지 도 14g는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 순차적으로 보여주는 단면도들이다.
1 is a block diagram for explaining the structure of a display device according to an embodiment of the present invention.
Figure 2 is a plan view exemplarily showing a display device according to an embodiment of the present invention.
Figure 3 is a perspective view schematically showing a display panel according to an embodiment of the present invention.
FIG. 4 is a diagram showing a cross section cut along line AA of the display panel shown in FIG. 3.
FIG. 5A is a diagram schematically showing a cross section of a display device according to an embodiment of the present invention.
FIG. 5B is an enlarged view showing part A of the display device shown in FIG. 5A.
FIG. 6 is a diagram illustrating gate wiring outside the display area in the display device shown in FIG. 2 .
7 and 8 are diagrams showing an example of strain reduction wiring according to an embodiment of the present invention.
FIG. 9 is a diagram schematically showing a cross section of a display device according to another embodiment of the present invention.
FIG. 10 is a diagram schematically showing a cross section of a display device according to another embodiment of the present invention.
FIG. 11 is a diagram schematically showing a cross section of a display device according to another embodiment of the present invention.
FIG. 12 is a diagram schematically showing a cross section of a display device according to another embodiment of the present invention.
13A to 13L are plan views sequentially showing a method of manufacturing a display device according to an embodiment of the present invention.
14A to 14G are cross-sectional views sequentially showing a method of manufacturing a display device according to an embodiment of the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.The advantages and features of the present invention and methods for achieving them will become clear by referring to the embodiments described in detail below along with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below and will be implemented in various different forms, but the present embodiments only serve to ensure that the disclosure of the present invention is complete and are within the scope of common knowledge in the technical field to which the present invention pertains. It is provided to fully inform those who have the scope of the invention, and the present invention is only defined by the scope of the claims.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐리게 할 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.The shapes, sizes, proportions, angles, numbers, etc. disclosed in the drawings for explaining embodiments of the present invention are illustrative, and the present invention is not limited to the matters shown. Additionally, in describing the present invention, if it is determined that a detailed description of related known technologies may unnecessarily obscure the gist of the present invention, the detailed description will be omitted. When 'includes', 'has', 'consists of', etc. are used in this specification, other parts may be added unless 'only' is used. In cases where a component is expressed in the singular, the plural is included unless specifically stated otherwise.

구성요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.When interpreting components, it is interpreted to include the margin of error even if there is no separate explicit description.

위치 관계에 대한 설명일 경우, 예를 들어 '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of a positional relationship, for example, if the positional relationship between two parts is described as 'on top', 'on top', 'on the bottom', 'next to', etc., 'right away' or Unless 'directly' is used, there may be one or more other parts placed between the two parts.

소자 또는 층이 다른 소자 또는 층 위(on)로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.The fact that an element or layer is referred to as being on another element or layer includes all cases where another layer or other element is interposed directly on or in the middle of another element.

비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.Although first, second, etc. are used to describe various elements, these elements are not limited by these terms. These terms are merely used to distinguish one component from another. Accordingly, the first component mentioned below may also be the second component within the technical spirit of the present invention.

명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Like reference numerals refer to like elements throughout the specification.

도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.The size and thickness of each component shown in the drawings are shown for convenience of explanation, and the present invention is not necessarily limited to the size and thickness of the components shown.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 당업자가 충분히 이해할 수 있듯이 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.Each feature of the various embodiments of the present invention can be partially or fully combined or combined with each other, and as can be fully understood by those skilled in the art, various technical interconnections and operations are possible, and each embodiment may be implemented independently of each other. It may be possible to conduct them together due to a related relationship.

이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.Hereinafter, various embodiments of the present invention will be described in detail with reference to the attached drawings.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 구조를 설명하기 위한 블록도이다.1 is a block diagram for explaining the structure of a display device according to an embodiment of the present invention.

도 2는 본 발명의 일 실시예에 따른 표시 장치를 예시적으로 보여주는 평면도이다.Figure 2 is a plan view exemplarily showing a display device according to an embodiment of the present invention.

이하에서, 표시 장치로 액정 표시 장치를 예로 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니다.Below, a liquid crystal display device is used as an example as a display device, but the present invention is not limited thereto.

도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치는, 표시 영역(AA)과 비표시 영역(NA)으로 구분되어, 표시 영역(AA)에 화소(SP)가 매트릭스 형태(matrix type)로 배열되는 표시 패널(100)과 표시 패널(100)의 하부에 배치되어 광원을 제공하는 백라이트(170) 및 표시 패널(100)의 비표시 영역(NA)에 실장 되어 화소(SP)를 구동하기 위한 구동부와 전원부(160)로 구성될 수 있다.1 and 2, the liquid crystal display device according to an embodiment of the present invention is divided into a display area (AA) and a non-display area (NA), and pixels (SP) are formed in a matrix in the display area (AA). The display panel 100 is arranged in a matrix type, the backlight 170 is disposed at the bottom of the display panel 100 and provides a light source, and is mounted in the non-display area (NA) of the display panel 100 to display pixels ( It may be composed of a driving unit for driving SP) and a power supply unit 160.

구동부는, 게이트 구동부(140)와 데이터 구동부(130) 및 타이밍(timing) 구동부(150)로 구성될 수 있다.The driver may be composed of a gate driver 140, a data driver 130, and a timing driver 150.

또한, 구동부는, 표시 패널(100)의 데이터 배선(DL)과 게이트 배선(GL) 각각에 데이터 신호와 게이트 신호를 인가하기 위한 구동 집적 회로(Integrated Circuit; IC)를 포함할 수 있다. 구동 IC를 표시 패널(100)에 실장(mount)시키는 방법에 따라, 칩 온 글라스(Chip On Glass; COG), 테이프 캐리어 패키지(Tape Carrier Package; TCP), 칩 온 필름(Chip On Film; COF) 등으로 나누어진다. 또한, 구동부는 GIP(Gate In Panel) 형태로 표시 패널(100) 위에 형성될 수도 있다.Additionally, the driver may include a driving integrated circuit (IC) for applying a data signal and a gate signal to each of the data line DL and the gate line GL of the display panel 100. Depending on the method of mounting the driver IC on the display panel 100, Chip On Glass (COG), Tape Carrier Package (TCP), Chip On Film (COF) It is divided into: Additionally, the driver may be formed on the display panel 100 in the form of a gate in panel (GIP).

타이밍 구동부(150)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable; DE), 클럭신호(CLK), 데이터 신호(DATA)를 공급받을 수 있다.The timing driver 150 may receive a vertical synchronization signal (Vsync), a horizontal synchronization signal (Hsync), a data enable signal (Data Enable (DE)), a clock signal (CLK), and a data signal (DATA).

이때, 타이밍 구동부(150)는, 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable; DE), 클럭신호(CLK) 등의 타이밍 신호를 이용하여 데이터 구동부(130)와 게이트 구동부(140)의 동작 타이밍을 제어할 수 있다. 한편, 타이밍 구동부(150)는 1 수평기간의 데이터 인에이블 신호(DE)를 카운트하여 프레임 기간을 판단할 수 있으므로, 수직 동기신호(Vsync)와 수평 동기신호(Hsync)는 생략될 수도 있다. 타이밍 구동부(150)에서 생성되는 제어신호들에는 게이트 구동부(140)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와 데이터 구동부(130)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)가 포함될 수 있다.At this time, the timing driver 150 uses timing signals such as a vertical synchronization signal (Vsync), a horizontal synchronization signal (Hsync), a data enable signal (Data Enable; DE), and a clock signal (CLK) to control the data driver 130. ) and the operation timing of the gate driver 140 can be controlled. Meanwhile, since the timing driver 150 can determine the frame period by counting the data enable signal DE of one horizontal period, the vertical synchronization signal Vsync and the horizontal synchronization signal Hsync may be omitted. The control signals generated by the timing driver 150 include a gate timing control signal (GDC) for controlling the operation timing of the gate driver 140 and a data timing control signal (DDC) for controlling the operation timing of the data driver 130. ) may be included.

게이트 타이밍 제어신호(GDC)에는 게이트 스타트 펄스(Gate Start Pulse; GSP), 게이트 시프트 클럭(Gate Shift Clock; GSC), 게이트 출력 인에이블신호(Gate Output Enable; GOE) 등이 포함될 수 있다. 게이트 스타트 펄스(GSP)는 첫 번째 게이트 신호가 발생하는 게이트 드라이브 IC에 공급될 수 있다. 게이트 시프트 클럭(GSC)은 게이트 드라이브 IC들에 공통으로 입력되는 클럭신호로써 게이트 스타트 펄스(GSP)를 시프트(shift)시키기 위한 클럭신호이다. 게이트 출력 인에이블 신호(GOE)는 게이트 드라이브 IC들의 출력을 제어할 수 있다.The gate timing control signal (GDC) may include a gate start pulse (GSP), gate shift clock (GSC), and gate output enable signal (GOE). A gate start pulse (GSP) can be supplied to the gate drive IC where the first gate signal is generated. The gate shift clock (GSC) is a clock signal commonly input to gate drive ICs and is a clock signal for shifting the gate start pulse (GSP). The gate output enable signal (GOE) can control the output of gate drive ICs.

그리고, 데이터 타이밍 제어신호(DDC)에는 소스 스타트 펄스(Source Start Pulse; SSP), 소스 샘플링 클럭(Source Sampling Clock; SSC), 소스 출력 인에이블 신호(Source Output Enable; SOE) 등이 포함될 수 있다. 소스 스타트 펄스(SSP)는 데이터 구동부(130)의 데이터 샘플링 시작 시점을 제어할 수 있다. 소스 샘플링 클럭(SSC)은 라이징(rising) 또는 폴링(falling) 에지(edge)에 기준하여 데이터 구동부(130) 내에서 데이터의 샘플링 동작을 제어하는 클럭신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 구동부(130)의 출력을 제어할 수 있다. 한편, 데이터 구동부(130)에 공급되는 소스 스타트 펄스(SSP)는 데이터전송 방식에 따라 생략될 수도 있다.Additionally, the data timing control signal (DDC) may include a source start pulse (SSP), a source sampling clock (SSC), a source output enable signal (SOE), etc. The source start pulse (SSP) can control the data sampling start point of the data driver 130. The source sampling clock (SSC) is a clock signal that controls the sampling operation of data within the data driver 130 based on a rising or falling edge. The source output enable signal (SOE) can control the output of the data driver 130. Meanwhile, the source start pulse (SSP) supplied to the data driver 130 may be omitted depending on the data transmission method.

표시 패널(100)은, 박막 트랜지스터 기판(이하, 하부 기판이라 한다)과 컬러필터 기판(이하, 상부 기판이라 한다) 및 이들 사이에 주입되는 액정층을 포함할 수 있으며, 매트릭스 형태로 배치된 화소(SP)를 포함할 수 있다.The display panel 100 may include a thin film transistor substrate (hereinafter referred to as a lower substrate), a color filter substrate (hereinafter referred to as an upper substrate), and a liquid crystal layer injected between them, and pixels arranged in a matrix form. (SP) may be included.

또한, 표시 패널(110)은, 상부 기판과 하부 기판의 합착을 위한 실런트로 이루어진 실 패턴(180)을 포함할 수 있다. 실 패턴(180)은, 상부 기판과 하부 기판 가장자리의 비표시 영역(NA)에 형성될 수 있다.Additionally, the display panel 110 may include a seal pattern 180 made of sealant for bonding the upper substrate and the lower substrate. The thread pattern 180 may be formed in the non-display area (NA) at the edges of the upper and lower substrates.

하부 기판에는 데이터 배선(DL), 게이트 배선(GL), TFT, 스토리지 커패시터 등이 형성될 수 있고, 상부 기판에는 블랙 매트릭스, 컬러필터 등이 형성될 수 있다.A data line (DL), a gate line (GL), a TFT, a storage capacitor, etc. may be formed on the lower substrate, and a black matrix, a color filter, etc. may be formed on the upper substrate.

하나의 화소(SP)는, 상호 교차하는 데이터 배선(DL)과 게이트 배선(GL)에 의해 정의될 수 있다.One pixel (SP) may be defined by a data line (DL) and a gate line (GL) that intersect each other.

하나의 화소(SP)에는 게이트 배선(GL)을 통해 공급된 게이트 신호에 의해 구동하는 TFT, 데이터 배선(DL)을 통해 공급된 데이터 신호를 데이터 전압으로 저장하는 스토리지 커패시터, 스토리지 커패시터에 저장된 데이터 전압에 의해 구동하는 액정 셀이 포함될 수 있다. 액정 셀은 화소 전극에 공급된 데이터 전압과 공통 전극에 공급된 공통 전압에 의해 구동될 수 있다. 공통 전극은 TN 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서는 상부 기판 위에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서는 화소 전극과 함께 하부 기판 위에 형성될 수 있다. 공통 전극은 공통 전압 배선으로부터 공통 전압을 공급받을 수 있다.One pixel (SP) includes a TFT driven by a gate signal supplied through the gate line (GL), a storage capacitor that stores the data signal supplied through the data line (DL) as a data voltage, and a data voltage stored in the storage capacitor. A liquid crystal cell driven by may be included. The liquid crystal cell can be driven by the data voltage supplied to the pixel electrode and the common voltage supplied to the common electrode. The common electrode is formed on the upper substrate in vertical electric field driving methods such as TN mode and VA (Vertical Alignment) mode, and is formed on the pixel electrode in horizontal electric field driving methods such as IPS (In Plane Switching) mode and FFS (Fringe Field Switching) mode. Together, they can be formed on the lower substrate. The common electrode can receive a common voltage from the common voltage wiring.

이와 같이 구성된 표시 패널(100)의 하부 기판과 상부 기판에는 편광판이 부착되고, 액정의 프리틸트 각(pre-tilt angle)을 설정하기 위한 배향막이 형성될 수 있다. 표시 패널(100)의 액정모드는 전술한 TN 모드, VA 모드, IPS 모드, FFS 모드뿐 아니라 어떠한 액정모드로도 구현될 수 있다.A polarizing plate may be attached to the lower substrate and the upper substrate of the display panel 100 configured as described above, and an alignment film may be formed to set the pre-tilt angle of the liquid crystal. The liquid crystal mode of the display panel 100 may be implemented in any liquid crystal mode in addition to the above-described TN mode, VA mode, IPS mode, and FFS mode.

게이트 구동부(140)는, 타이밍 구동부(150)로부터 공급되는 게이트 타이밍 제어신호(GDC)에 응답하여 표시 패널(100)에 포함된 화소(SP)의 TFT가 동작 가능한 게이트 구동전압의 스윙 폭으로 신호의 레벨을 시프트(shift)시키면서 게이트 신호를 순차적으로 생성한다. 게이트 구동부(140)는 게이트 배선(GL)을 통해 생성된 게이트 신호를 표시 패널(100)에 포함된 화소(SP)에 공급할 수 있다. 전술한 바와 같이 게이트 구동부(140)는 IC 형태로 표시 패널(100) 상에 실장 되거나 GIP 형태로 표시 패널(100) 위에 형성될 수 있다.The gate driver 140 provides a signal with a swing width of the gate driving voltage at which the TFT of the pixel SP included in the display panel 100 can operate in response to the gate timing control signal (GDC) supplied from the timing driver 150. Gate signals are sequentially generated by shifting the level of . The gate driver 140 may supply the gate signal generated through the gate wire GL to the pixel SP included in the display panel 100. As described above, the gate driver 140 may be mounted on the display panel 100 in an IC form or may be formed on the display panel 100 in a GIP form.

그리고, 데이터 구동부(130)는, 타이밍 구동부(150)로부터 공급되는 데이터 타이밍 제어신호(DDC)에 응답하여 타이밍 구동부(150)로부터 공급된 데이터 신호(DATA)를 샘플링하고 래치(latch)하여 병렬 데이터 체계의 데이터로 변환할 수 있다. 병렬 데이터 체계의 데이터로 변환할 때, 데이터 신호(DATA)를 감마 기준전압으로 변환할 수 있다.In addition, the data driver 130 samples and latches the data signal DATA supplied from the timing driver 150 in response to the data timing control signal DDC supplied from the timing driver 150 to generate parallel data. It can be converted into system data. When converting to data in a parallel data system, the data signal (DATA) can be converted to a gamma reference voltage.

그리고, 데이터 구동부(130)는 데이터 배선(DL)을 통해 변환된 데이터 신호(DATA)를 표시 패널(100)에 포함된 화소(SP)에 공급할 수 있다. 데이터 구동부(130)는 IC 형태로 표시 패널(100) 상에 실장 되거나 GIP 형태로 표시 패널(100) 위에 형성될 수 있다.Additionally, the data driver 130 may supply the converted data signal DATA to the pixel SP included in the display panel 100 through the data line DL. The data driver 130 may be mounted on the display panel 100 in an IC format or may be formed on the display panel 100 in a GIP format.

비표시 영역(NA)에는 데이터 배선(DL)과 게이트 배선(GL)에 각각 연결되는 데이터 링크라인(DLL)과 게이트 링크라인(GLL)이 형성될 수 있다. 그리고, 데이터 링크라인(DLL)과 게이트 링크라인(GLL)의 끝단에는 데이터 패드와 게이트 패드가 각각 연결될 수 있다.A data link line (DLL) and a gate link line (GLL) connected to the data line (DL) and the gate line (GL), respectively, may be formed in the non-display area (NA). Additionally, a data pad and a gate pad may be connected to the ends of the data link line (DLL) and the gate link line (GLL), respectively.

데이터 패드와 게이트 패드는 하부 기판에 실장된 데이터 구동 IC와 게이트 구동 IC에 각각 연결될 수 있다.The data pad and gate pad may be connected to the data driving IC and gate driving IC mounted on the lower substrate, respectively.

데이터 구동 IC와 게이트 구동 IC는 FPC를 통해 외부의 인쇄회로 기판과 연결될 수 있다. 이 인쇄회로 기판은 타이밍 구동부(150)와 전원부(160)를 포함할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.The data driving IC and gate driving IC can be connected to an external printed circuit board through FPC. This printed circuit board may include a timing driver 150 and a power supply unit 160. However, the present invention is not limited to this.

백라이트(170)는 표시 패널(100)에 광을 제공할 수 있다. 백라이트(170)는, 광을 출사하는 광원(light source), 광을 표시 패널(100)에 안내하는 도광판, 광을 집광 및 확산하는 광학시트 등을 포함하여 구성될 수 있다.The backlight 170 may provide light to the display panel 100. The backlight 170 may include a light source that emits light, a light guide plate that guides light to the display panel 100, and an optical sheet that condenses and diffuses light.

전원부(160)는, 외부로부터 공급된 입력전원(Vin)을 직류전원으로 변환하여 공통 전압(Vcom), 제1 고전압(Vdd) 및 제2 고전압(Vcc) 등을 출력할 수 있다.The power supply unit 160 may convert input power (Vin) supplied from the outside into direct current power and output a common voltage (Vcom), a first high voltage (Vdd), and a second high voltage (Vcc).

공통 전압(Vcom)은 공통 전압 배선에 공급되는 반면, 제1 고전압(Vdd)은 게이트 구동부(140) 및 데이터 구동부(130)에 공급될 수 있고, 제2 고전압(Vcc)은 타이밍 구동부(150)에 공급될 수 있다. 전원부(160)는 표시 패널(100)과 연결되는 인쇄회로 기판 위에 실장 될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.The common voltage (Vcom) may be supplied to the common voltage wire, while the first high voltage (Vdd) may be supplied to the gate driver 140 and the data driver 130, and the second high voltage (Vcc) may be supplied to the timing driver 150. can be supplied to The power supply unit 160 may be mounted on a printed circuit board connected to the display panel 100. However, the present invention is not limited to this.

도 2를 참조하면, 전술한 바와 같이 표시 패널(100)은, 표시 영역(AA)과 표시 영역(AA) 주위의 비표시 영역(NA)으로 구분될 수 있다.Referring to FIG. 2 , as described above, the display panel 100 may be divided into a display area AA and a non-display area NA surrounding the display area AA.

표시 영역(AA)은 영상을 표시하는 영역으로 정의되고, 비표시 영역(NA)은 영상을 비표시하는 영역으로 베젤영역으로 정의될 수 있다.The display area (AA) is defined as an area that displays an image, and the non-display area (NA) is an area that does not display an image and may be defined as a bezel area.

표시 영역(AA)에는 매트릭스 형태로 형성된 화소(SP)가 형성될 수 있다.Pixels SP formed in a matrix form may be formed in the display area AA.

반면, 비표시 영역(NA)에는 데이터 링크라인(DLL)과 게이트 링크라인(GLL) 및 공통 전압배선 등의 각종 배선들, 게이트 구동부(140), 데이터 구동부(130) 및 접속부가 형성될 수 있다.On the other hand, in the non-display area (NA), various wiring such as a data link line (DLL), a gate link line (GLL), and a common voltage wiring, a gate driver 140, a data driver 130, and a connection portion may be formed. .

도 2에서는 게이트 구동부(140)가 표시 패널(100)의 양측에 형성되는 예를 도시하였으나, 본 발명이 이에 한정되는 것은 아니다. 게이트 구동부(140)는 표시 패널(100)의 일측에 형성될 수도 있다.Although FIG. 2 shows an example in which the gate driver 140 is formed on both sides of the display panel 100, the present invention is not limited to this. The gate driver 140 may be formed on one side of the display panel 100.

데이터 링크라인(DLL)은 데이터 구동부(130)로부터 출력된 데이터 신호가 화소(SP)의 데이터 배선에 공급되도록 배치될 수 있으며, 게이트 링크라인(GLL)은 게이트 구동부(140)로부터 출력된 게이트 신호가 화소(SP)의 게이트 배선에 공급되도록 배치될 수 있다. 그리고, 공통 전압배선은 전원부로부터 출력된 공통 전압이 화소(SP)의 공통 전극에 공급되도록 배치될 수 있다.The data link line (DLL) may be arranged to supply the data signal output from the data driver 130 to the data line of the pixel (SP), and the gate link line (GLL) may be arranged to supply the gate signal output from the gate driver 140. may be arranged to be supplied to the gate wiring of the pixel SP. Additionally, the common voltage wiring may be arranged so that the common voltage output from the power supply unit is supplied to the common electrode of the pixel SP.

비표시 영역(NA)에 형성된 데이터 링크라인(DLL)과 게이트 링크라인(GLL) 및 공통 전압배선이 각각 표시 영역(AA)에 형성된 데이터 배선과 게이트 배선 및 공통 전극에 연결되는 방식은 다양하므로 이에 대한 도시 및 설명은 생략한다.There are various ways in which the data link line (DLL), gate link line (GLL), and common voltage line formed in the non-display area (NA) are connected to the data line, gate line, and common electrode formed in the display area (AA), respectively. Illustrations and descriptions thereof are omitted.

접속부는 외부로부터 공급된 각종 전원 및 신호들이 구동부 및 공통 전압배선 등에 공급되도록 외부 인쇄회로 기판 등에 전기적으로 연결될 수 있다.The connection unit may be electrically connected to an external printed circuit board so that various external power supplies and signals are supplied to the driving unit and common voltage wiring.

한편, 본 발명의 표시 장치는, 표시 패널(110)의 일부를 측면으로 구부려, 편평한 상면의 비벤딩 영역과 구부러진 측면의 벤딩 영역을 포함하는 에지 벤딩 구조를 갖는 것을 특징으로 하며, 이를 도면을 참조하여 상세히 설명한다.Meanwhile, the display device of the present invention is characterized by bending a portion of the display panel 110 to the side and having an edge bending structure including a non-bending area on the flat upper surface and a bending area on the curved side, see the drawings. This is explained in detail.

도 3은 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 보여주는 사시도이다.Figure 3 is a perspective view schematically showing a display panel according to an embodiment of the present invention.

도 4는 도 3에 도시된 표시 패널에 있어, A-A선에 따라 절단한 단면을 보여주는 도면으로써, 표시 영역의 일부 단면을 개략적으로 보여주고 있다.FIG. 4 is a diagram showing a cross section taken along line A-A of the display panel shown in FIG. 3 and schematically shows a partial cross section of the display area.

전술한 바와 같이, 표시 장치로 액정 표시 장치를 예로 들고 있으나, 본 발명이 이에 한정되는 것은 아니다.As described above, a liquid crystal display device is used as an example of a display device, but the present invention is not limited thereto.

도 3 및 도 4를 참조하면, 본 발명의 일 실시예에 따른 표시 패널(100)은, 측면이 벤딩된 벤딩 영역(BA)과 벤딩되지 않고 편평한 비벤딩 영역(NBA)으로 구분될 수 있다.Referring to FIGS. 3 and 4 , the display panel 100 according to an embodiment of the present invention may be divided into a bending area (BA) with a side surface bent and a non-bending area (NBA) with a flat side that is not bent.

벤딩 영역(BA)은 비표시 영역을 포함할 수 있다. 벤딩 영역(BA)은 비표시 영역 전체와 표시 영역의 일부를 포함할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.The bending area BA may include a non-display area. The bending area BA may include the entire non-display area and a portion of the display area. However, the present invention is not limited to this.

벤딩 영역(BA)은 하나 이상일 수 있으며, 일 예로 도 3에 도시된 바와 같이 양 에지(edge)(또는, 측부)에 각각 하나의 벤딩 영역(BA)이 위치할 수 있다. 이러한 표시 장치를 에지 벤딩 구조를 갖는 표시 장치라 할 수 있다.There may be one or more bending areas BA, and for example, as shown in FIG. 3, one bending area BA may be located on both edges (or sides). Such a display device may be referred to as a display device having an edge bending structure.

비벤딩 영역(NBA)은 표시 영역을 포함할 수 있다.The non-bending area (NBA) may include a display area.

전술한 바와 같이 본 발명의 일 실시예에 따른 표시 패널(100)은, 화상을 표시하는 영역인 표시 영역과 표시 영역 외곽부의 비표시 영역으로 구분될 수 있다.As described above, the display panel 100 according to an embodiment of the present invention may be divided into a display area, which is an area for displaying an image, and a non-display area outside the display area.

또한, 본 발명의 일 실시예에 따른 표시 패널(100)은, 상부 기판(105)과 하부 기판(110) 및 상, 하부 기판(105, 110) 사이에 주입되는 액정층(120)을 포함할 수 있으며, 또한 매트릭스 형태로 배치된 화소를 포함할 수 있다.In addition, the display panel 100 according to an embodiment of the present invention may include an upper substrate 105 and a lower substrate 110 and a liquid crystal layer 120 injected between the upper and lower substrates 105 and 110. It may also include pixels arranged in a matrix form.

하부 기판(110)의 표시 영역에는 복수의 게이트 배선과 복수의 데이터 배선이 교차 형성되어 화소 영역을 정의할 수 있다. 그리고, 화소 영역 내에는 스위칭소자로서 박막 트랜지스터가 형성되고, 전계 형성을 위한 화소 전극과 공통 전극이 형성될 수 있다.In the display area of the lower substrate 110, a plurality of gate wires and a plurality of data wires may be formed to intersect to define a pixel area. Additionally, a thin film transistor may be formed as a switching element in the pixel area, and a pixel electrode and a common electrode may be formed for forming an electric field.

자세히 도시하지 않았지만, 하부 기판(110) 위에 버퍼층이 배치될 수 있다. 버퍼층은 하부 기판(110)으로부터 수분 또는 불순물의 침투를 최소화할 수 있다.Although not shown in detail, a buffer layer may be disposed on the lower substrate 110. The buffer layer can minimize the infiltration of moisture or impurities from the lower substrate 110.

버퍼층은 일 예로, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.For example, the buffer layer may be composed of a single layer or multiple layers of silicon oxide (SiOx) or silicon nitride (SiNx), but is not limited thereto.

하부 기판(110)과 버퍼층 사이에는 차광층이 배치될 수도 있다. 차광층은 박막 트랜지스터의 하부에서 박막 트랜지스터의 액티브층으로 입사하는 광을 차단한다. 박막 트랜지스터의 액티브층에 광이 조사되면 누설 전류가 발생하여 박막 트랜지스터의 신뢰성이 저감될 수 있다. 이에, 차광층은 박막 트랜지스터의 액티브층 하부에 배치되어, 박막 트랜지스터로 입사하는 광을 차단하여 누설 전류를 최소화할 수 있다.A light blocking layer may be disposed between the lower substrate 110 and the buffer layer. The light blocking layer blocks light incident from the bottom of the thin film transistor to the active layer of the thin film transistor. When light is irradiated to the active layer of a thin film transistor, leakage current may occur, reducing the reliability of the thin film transistor. Accordingly, the light blocking layer is disposed below the active layer of the thin film transistor to block light incident on the thin film transistor to minimize leakage current.

차광층은 불투명한 도전성 물질로 이루어질 수 있다. 차광층은 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.The light blocking layer may be made of an opaque conductive material. The light blocking layer may be made of, for example, copper (Cu), aluminum (Al), molybdenum (Mo), nickel (Ni), titanium (Ti), chromium (Cr), or an alloy thereof, but is not limited thereto. .

버퍼층 위에 박막 트랜지스터가 배치될 수 있다. 박막 트랜지스터는 액정 표시 장치의 구동 소자로 사용될 수 있다. 박막 트랜지스터는 액티브층, 게이트 전극, 소스 전극 및 드레인 전극을 포함할 수 있다.A thin film transistor may be disposed on the buffer layer. Thin film transistors can be used as driving elements in liquid crystal displays. A thin film transistor may include an active layer, a gate electrode, a source electrode, and a drain electrode.

일 예로, 버퍼층 위에 게이트 전극이 배치되고, 게이트 전극 위에 게이트 절연층이 배치될 수 있다.For example, a gate electrode may be disposed on the buffer layer, and a gate insulating layer may be disposed on the gate electrode.

게이트 전극과 동일 층에 제1 방향으로 게이트 배선이 배치될 수 있다.A gate wire may be disposed in a first direction on the same layer as the gate electrode.

게이트 전극과 게이트 배선은, 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 구리 합금, 몰리브덴(Mo), 은(Ag), 은 합금(Ag alloy), 금(Au), 금 합금(Au alloy), 크롬(Cr), 티타늄(Ti), 티타늄 합금(Ti alloy), 몰리텅스텐(MoW), 몰리티타늄(MoTi), 구리/몰리티타늄(Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 어느 하나, 또는 이들의 2 이상의 조합, 또는 다른 적절한 물질을 포함하여 구성될 수 있다.The gate electrode and gate wiring are made of aluminum (Al), aluminum alloy (Al alloy), tungsten (W), copper (Cu), copper alloy, molybdenum (Mo), silver (Ag), silver alloy (Ag alloy), and gold. (Au), gold alloy (Au alloy), chromium (Cr), titanium (Ti), titanium alloy (Ti alloy), moly tungsten (MoW), moly titanium (MoTi), copper/moly titanium (Cu/MoTi) It may be comprised of at least one selected from the group of conductive metals, or a combination of two or more thereof, or other suitable materials.

게이트 절연층으로는, 실리콘(Si) 계열의 산화막, 질화막, 또는 이를 포함하는 화합물과, Al2O3를 포함하는 금속산화막(metal oxide), 유기절연막, 낮은 유전 상수(low-k) 값을 갖는 재료를 포함할 수 있다. 게이트 절연층은 일 예로, 산화실리콘(SiO2), 질화실리콘(SiNx), 산화지르코늄(ZrO2), 산화하프늄(HfO2), 산화티타늄(TiO2), 산화탄탈륨(Ta2O5), 바륨-스트론튬-티타늄-산소화합물(Ba-Sr-Ti-O) 및 비스머스-아연-니오븀-산소 화합물(Bi-Zn-Nb-O)로 이루어지는 그룹으로부터 선택되는 어느 하나, 또는 이들의 2 이상의 조합, 또는 다른 적절한 물질을 포함하여 구성될 수 있다.The gate insulating layer includes a silicon (Si)-based oxide film, a nitride film, or a compound containing the same, a metal oxide film containing Al 2 O 3 , an organic insulating film, and a low dielectric constant (low-k) value. It may include materials that have For example, the gate insulating layer may be made of silicon oxide (SiO 2 ), silicon nitride (SiNx), zirconium oxide (ZrO 2 ), hafnium oxide (HfO 2 ), titanium oxide (TiO 2 ), tantalum oxide (Ta 2 O 5 ), Any one selected from the group consisting of barium-strontium-titanium-oxygen compound (Ba-Sr-Ti-O) and bismuth-zinc-niobium-oxygen compound (Bi-Zn-Nb-O), or two or more thereof It may be comprised of combinations, or other suitable substances.

게이트 절연층 위에 액티브층이 배치되고, 액티브층 위에는 데이터 배선에서 연장된 소스 전극 및 소스 전극과 마주하면서 이격 되는 드레인 전극이 배치될 수 있다.An active layer may be disposed on the gate insulating layer, and a source electrode extending from the data line and a drain electrode facing and spaced apart from the source electrode may be disposed on the active layer.

데이터 배선은 제1 방향과 교차하는 제2 방향으로 배치될 수 있으며, 게이트 배선과 함께 화소 영역을 구획할 수 있다.The data wire may be arranged in a second direction crossing the first direction and, together with the gate wire, may partition the pixel area.

액티브층은 채널 영역, 소스 영역 및 드레인 영역을 포함할 수 있다. 채널 영역은 게이트 전극에 중첩하는 영역으로, 게이트 전극에 전압이 인가될 시, 채널이 형성되어 소스 영역 및 드레인 영역을 전기적으로 연결할 수 있다. 소스 영역 및 드레인 영역은 각각 소스 전극 및 드레인 전극에 전기적으로 연결되는 영역이다.The active layer may include a channel region, a source region, and a drain region. The channel region is a region that overlaps the gate electrode. When a voltage is applied to the gate electrode, a channel is formed to electrically connect the source region and the drain region. The source region and drain region are regions electrically connected to the source electrode and drain electrode, respectively.

액티브층은, 일 예로 데이터 배선 및 소스/드레인 전극과 동시에 패터닝 될 수 있으며, 이 경우 소스/드레인 전극과 동일한 형태를 가지도록 패터닝 될 수 있다.For example, the active layer may be patterned at the same time as the data line and the source/drain electrodes, and in this case, it may be patterned to have the same shape as the source/drain electrodes.

본 발명의 일 실시예에 따른 액티브층은 산화물 반도체로 구성될 수 있다.The active layer according to an embodiment of the present invention may be composed of an oxide semiconductor.

산화물 반도체로는, 게르마늄(Ge), 주석(Sn), 납(Pb), 인듐(In), 티타늄(Ti), 갈륨(Ga) 및 알루미늄(Al)으로 이루어지는 그룹으로부터 선택된 하나 이상의 물질 및 아연(Zn)을 포함하는 산화물 반도체에 실리콘(Si)이 첨가된 물질로 이루어질 수 있다. 일 예로, 액티브층은 인듐아연 복합 산화물(InZnO)에 실리콘 이온이 첨가된 실리콘 산화인듐아연(Si-InZnO: SIZO)으로 이루어질 수도 있다.The oxide semiconductor includes one or more materials selected from the group consisting of germanium (Ge), tin (Sn), lead (Pb), indium (In), titanium (Ti), gallium (Ga), and aluminum (Al), and zinc ( It may be made of a material in which silicon (Si) is added to an oxide semiconductor containing Zn). As an example, the active layer may be made of silicon indium zinc oxide (Si-InZnO: SIZO), in which silicon ions are added to indium zinc complex oxide (InZnO).

산화물 반도체로는, 전술한 물질 외에 리튬(Li) 또는 칼륨(K)과 같은 I족 원소, 마그네슘(Mg), 칼슘(Ca) 또는 스트론튬(Sr)과 같은 Ⅱ족 원소, 갈륨(Ga), 알루미늄(Al), 인듐(In) 또는 이트륨(Y)과 같은 Ⅲ족 원소, 티타늄(Ti), 지르코늄(Zr), 실리콘(Si), 주석(Sn) 또는 게르마늄(Ge)과 같은 Ⅳ족 원소, 탄탈륨(Ta), 바나듐(V), 니오븀(Nb) 또는 안티몬(Sb)과 같은 Ⅴ족 원소, 또는 란티늄(La), 세륨(Ce), 프라세오디뮴(Pr), 터븀(Tb), 네오디뮴(Nd), 프로메튬(Pm), 사마륨(Sm), 유로퓸(Eu), 가돌리듐(Gd), 디스프로슘(Dy), 홀뮴(Ho), 어븀(Er), 툴륨(Tm), 이터븀(Yb) 또는 루테듐(Lu)과 같은 란탄(Ln) 계열 원소 등이 더 포함될 수 있다.Oxide semiconductors include, in addition to the above-mentioned materials, Group I elements such as lithium (Li) or potassium (K), Group II elements such as magnesium (Mg), calcium (Ca) or strontium (Sr), gallium (Ga), and aluminum. Group III elements such as (Al), indium (In) or yttrium (Y), Group IV elements such as titanium (Ti), zirconium (Zr), silicon (Si), tin (Sn) or germanium (Ge), tantalum Group V elements such as (Ta), vanadium (V), niobium (Nb), or antimony (Sb), or lantinium (La), cerium (Ce), praseodymium (Pr), terbium (Tb), or neodymium (Nd). , promethium (Pm), samarium (Sm), europium (Eu), gadolidium (Gd), dysprosium (Dy), holmium (Ho), erbium (Er), thulium (Tm), ytterbium (Yb), or ruthenium. Lanthanum (Ln) series elements such as (Lu) may be further included.

소스/드레인 전극 및 데이터 배선은, 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 구리 합금, 몰리브덴(Mo), 은(Ag), 은 합금(Ag alloy), 금(Au), 금 합금(Au alloy), 크롬(Cr), 티타늄(Ti), 티타늄 합금(Ti alloy), 몰리텅스텐(MoW), 몰리티타늄(MoTi), 구리/몰리티타늄(Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 어느 하나, 또는 이들의 2 이상의 조합, 또는 다른 적절한 물질을 포함하여 구성될 수 있다.Source/drain electrodes and data wiring are made of aluminum (Al), aluminum alloy (Al alloy), tungsten (W), copper (Cu), copper alloy, molybdenum (Mo), silver (Ag), and silver alloy (Ag alloy). , gold (Au), gold alloy (Au alloy), chromium (Cr), titanium (Ti), titanium alloy (Ti alloy), moly tungsten (MoW), moly titanium (MoTi), copper/moly titanium (Cu/MoTi) ), or a combination of two or more thereof, or other suitable materials.

소스/드레인 전극 및 데이터 배선을 포함하는 하부 기판(110) 위에 보호층이 배치될 수 있다.A protective layer may be disposed on the lower substrate 110 including source/drain electrodes and data lines.

보호층은, 실리콘(Si) 계열의 산화막, 질화막, 또는 이를 포함하는 화합물과, Al2O3를 포함하는 금속산화막(metal oxide), 유기절연막, 낮은 유전 상수(low-k) 값을 갖는 재료를 포함할 수 있다. 그리고, 보호층은 일 예로, 산화실리콘(SiO2), 질화실리콘(SiNx), 산화지르코늄(ZrO2), 산화하프늄(HfO2), 산화티타늄(TiO2), 산화탄탈륨(Ta2O5), 바륨-스트론튬-티타늄-산소화합물(Ba-Sr-Ti-O) 및 비스머스-아연-니오븀-산소 화합물(Bi-Zn-Nb-O)로 이루어지는 그룹으로부터 선택되는 어느 하나, 또는 이들의 2 이상의 조합, 또는 다른 적절한 물질을 포함하여 구성될 수 있다.The protective layer is a silicon (Si)-based oxide film, nitride film, or a compound containing the same, a metal oxide film containing Al 2 O 3 , an organic insulating film, and a material with a low dielectric constant (low-k) value. may include. And, the protective layer is, for example, silicon oxide (SiO 2 ), silicon nitride (SiNx), zirconium oxide (ZrO 2 ), hafnium oxide (HfO 2 ), titanium oxide (TiO 2 ), and tantalum oxide (Ta 2 O 5 ). , any one selected from the group consisting of barium-strontium-titanium-oxygen compound (Ba-Sr-Ti-O) and bismuth-zinc-niobium-oxygen compound (Bi-Zn-Nb-O), or two thereof It may be comprised of a combination of the above, or other suitable substances.

보호층 상부의 화소 영역 내에 공통 전극과 화소 전극이 형성될 수 있다.A common electrode and a pixel electrode may be formed in the pixel area above the protective layer.

화소 전극은 박스 형태의 공통 전극과 함께 프린지 필드를 발생시키기 위해 화소 전극 내에 다수의 슬릿을 포함할 수 있다. 즉, 화소 영역 내에는 프린지 필드를 발생시키기 위한 공통 전극과 화소 전극이 형성되어 있는데, 공통 전극은 표시 영역 전체에 걸쳐 단일패턴으로 형성되며, 화소 전극은 화소 영역 내에 박스 형태로 형성되는 동시에 각각의 화소 영역 내에서 다수의 슬릿을 가지도록 형성될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.The pixel electrode may include a box-shaped common electrode and a plurality of slits within the pixel electrode to generate a fringe field. That is, a common electrode and a pixel electrode for generating a fringe field are formed within the pixel area. The common electrode is formed in a single pattern across the entire display area, and the pixel electrode is formed in a box shape within the pixel area, while each It may be formed to have multiple slits within the pixel area. However, the present invention is not limited to this.

공통 전극과 화소 전극은 투명 도전성 물질로 이루어질 수 있다.The common electrode and the pixel electrode may be made of a transparent conductive material.

공통 전극과 화소 전극은, 예를 들어, 주석 산화물(Tin Oxide; TO), 인듐 주석 산화물(Indium Tin Oxide; ITO), 인듐 아연 산화물(Indium Zinc Oxide; IZO), 인듐 주석 아연 산화물(Indium Zinc Tin Oxide; ITZO) 등으로 이루어질 수 있으나, 이에 제한되지 않는다.The common electrode and the pixel electrode are, for example, tin oxide (Tin Oxide), indium tin oxide (ITO), indium zinc oxide (IZO), and indium tin zinc oxide (Indium Zinc Tin). Oxide; ITZO), etc., but is not limited thereto.

공통 전극은 화소 영역 내에서 판 형상을 가질 수 있지만, 소정 영역에 제1 개구부를 구비할 수 있다. 이러한 제1 개구부는 드레인 전극이 노출되는 컨택 홀 영역에 형성될 수 있다. 이는, 컨택 홀을 통해 드레인 전극과 화소 전극 사이의 전기적 연결 시 쇼트(short)가 발생하는 것을 방지하기 위함이다. 즉, 공통 전극이 제1 개구부를 구비하지 않으면, 화소 전극과 드레인 전극 사이의 전기적 연결 시 공통 전극과 화소 전극 사이에 쇼트가 발생하기 때문에, 이를 방지하기 위해서 공통 전극은 컨택 홀 영역에 제1 개구부가 구비될 수 있다.The common electrode may have a plate shape within the pixel area, but may have a first opening in a predetermined area. This first opening may be formed in the contact hole area where the drain electrode is exposed. This is to prevent a short from occurring when electrically connecting the drain electrode and the pixel electrode through the contact hole. That is, if the common electrode does not have a first opening, a short circuit will occur between the common electrode and the pixel electrode during electrical connection between the pixel electrode and the drain electrode. To prevent this, the common electrode must have a first opening in the contact hole area. may be provided.

또한, 공통 전극은 박막 트랜지스터 영역에 제2 개구부를 구비할 수도 있다. 이는, 공통 전극이 박막 트랜지스터 영역에 형성되면, 액티브층의 채널 영역에서 전자의 이동에 간섭이 될 수도 있기 때문이다. 다만, 본 발명이 이에 한정되는 것은 아니다.Additionally, the common electrode may have a second opening in the thin film transistor area. This is because if the common electrode is formed in the thin film transistor area, it may interfere with the movement of electrons in the channel area of the active layer. However, the present invention is not limited to this.

또한, 공통 전극은 비표시 영역 내에 제3 개구부를 구비할 수도 있다.Additionally, the common electrode may have a third opening in the non-display area.

화소 전극은 컨택 홀을 통해 드레인 전극과 연결될 수 있다.The pixel electrode may be connected to the drain electrode through a contact hole.

상부 기판(105)은, 적, 녹 및 청색의 서브-컬러필터로 구성되는 컬러필터와 서브-컬러필터 사이를 구분하고 액정층(120)을 투과하는 광을 차단하는 블랙 매트릭스, 그리고 컬러필터와 블랙 매트릭스 상부에 형성되는 오버코트층(over coat layer)으로 구성될 수 있다. 하지만, 표시 패널(100)이 COT(Color Filter on TFT array) 방식인 경우에는 블랙 매트릭스 및 컬러필터는 하부 기판(110)의 상면에 마련될 수 있다.The upper substrate 105 includes a color filter composed of red, green, and blue sub-color filters, a black matrix that distinguishes between the sub-color filters and blocks light passing through the liquid crystal layer 120, and a color filter and It may consist of an overcoat layer formed on the black matrix. However, when the display panel 100 is a COT (Color Filter on TFT array) type, the black matrix and color filter may be provided on the upper surface of the lower substrate 110.

상부 기판(105)과 하부 기판(110) 사이에 컬럼 스페이서가 형성되어 상부 기판(105)과 하부 기판(110) 사이의 셀갭을 일정하게 유지시킬 수 있다.A column spacer is formed between the upper substrate 105 and the lower substrate 110 to maintain a constant cell gap between the upper substrate 105 and the lower substrate 110.

또한, 표시 패널(100)의 상부 기판(105)에는 상부 편광판(101)이 부착되고, 하부 기판(110)에는 하부 편광판(111)이 부착될 수 있다. 또한, 액정층(120)과 접하는 상부 기판(105)과 하부 기판(110)의 내면에는 액정의 프리틸트 각(pre-tilt angle)을 설정하기 위한 배향막이 형성될 수 있다.Additionally, an upper polarizer 101 may be attached to the upper substrate 105 of the display panel 100, and a lower polarizer 111 may be attached to the lower substrate 110. Additionally, an alignment film for setting a pre-tilt angle of the liquid crystal may be formed on the inner surfaces of the upper substrate 105 and the lower substrate 110 in contact with the liquid crystal layer 120.

도 5a는 본 발명의 일 실시예에 따른 표시 장치의 단면을 개략적으로 보여주는 도면이다.FIG. 5A is a diagram schematically showing a cross section of a display device according to an embodiment of the present invention.

도 5b는 도 5a에 도시된 표시 장치에 있어, A 부분을 확대하여 보여주는 도면으로써, 표시 패널 하부에 배치되는 백라이트의 일부를 함께 보여주고 있다.FIG. 5B is an enlarged view of part A of the display device shown in FIG. 5A, and also shows a part of the backlight disposed below the display panel.

도 5a 및 도 5b는 표시 패널의 양 측면 일부를 측면으로 구부려, 편평한 상면의 비벤딩 영역(NBA)과 구부러진 측면의 벤딩 영역(BA)을 포함하는 에지 벤딩 구조의 표시 장치를 예로 들어 보여주고 있다.FIGS. 5A and 5B show an example of a display device with an edge bending structure in which both sides of the display panel are partially bent to the side and includes a non-bending area (NBA) on the flat top surface and a bending area (BA) on the curved side. .

전술한 바와 같이, 표시 장치로 액정 표시 장치를 예로 들고 있다.As described above, a liquid crystal display device is used as an example of a display device.

도 5a 및 도 5b를 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치는, 표시 영역에 화소가 매트릭스 형태로 배열되는 표시 패널(100)과, 표시 패널(100)의 하부에 배치되어 표시 패널(100)에 광원을 제공하는 백라이트(170), 그리고 표시 패널(100)의 비표시 영역(NA)에 실장 되어 화소를 구동하기 위한 구동부로 구성될 수 있다.Referring to FIGS. 5A and 5B, the liquid crystal display device according to an embodiment of the present invention includes a display panel 100 in which pixels are arranged in a matrix form in the display area, and a display disposed below the display panel 100. It may be composed of a backlight 170 that provides a light source to the panel 100, and a driver that is mounted in the non-display area (NA) of the display panel 100 to drive pixels.

표시 패널(100)은, 측면이 벤딩된 벤딩 영역(BA)과 벤딩되지 않고 편평한 비벤딩 영역(NBA)으로 구분될 수 있다.The display panel 100 may be divided into a bending area (BA) with a side surface that is bent and a non-bending area (NBA) with a flat side that is not bent.

벤딩 영역(BA)은 비표시 영역(NA)을 포함할 수 있다. 벤딩 영역(BA)은 비표시 영역(NA) 전체와 표시 영역의 일부를 포함할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.The bending area BA may include a non-display area NA. The bending area BA may include the entire non-display area NA and a portion of the display area. However, the present invention is not limited to this.

벤딩 영역(BA)은 하나 이상일 수 있으며, 일 예로 도 5a에 도시된 바와 같이 양 에지(edge)(또는, 측부)에 각각 하나의 벤딩 영역(BA)이 위치할 수 있다. 이러한 표시 장치를 에지 벤딩 구조를 갖는 표시 장치라 할 수 있다.There may be one or more bending areas BA, and for example, as shown in FIG. 5A, one bending area BA may be located on both edges (or sides). Such a display device may be referred to as a display device having an edge bending structure.

비벤딩 영역(NBA)은 표시 영역을 포함할 수 있다.The non-bending area (NBA) may include a display area.

전술한 바와 같이, 표시 패널(100)은, 상부 기판(105)과 하부 기판(110) 및 상, 하부 기판(105, 110) 사이에 주입되는 액정층(120)을 포함할 수 있으며, 또한 매트릭스 형태로 배치된 화소를 포함할 수 있다.As described above, the display panel 100 may include an upper substrate 105 and a lower substrate 110 and a liquid crystal layer 120 injected between the upper and lower substrates 105 and 110, and may also include a matrix It may include pixels arranged in a shape.

하부 기판(110)의 표시 영역에는 복수의 게이트 배선과 복수의 데이터 배선이 교차 형성되어 화소 영역을 정의할 수 있다. 그리고, 화소 영역 내에는 스위칭소자로서 박막 트랜지스터가 형성되고, 전계 형성을 위한 화소 전극과 공통 전극이 형성될 수 있다.In the display area of the lower substrate 110, a plurality of gate wires and a plurality of data wires may be formed to intersect to define a pixel area. In addition, a thin film transistor may be formed as a switching element in the pixel area, and a pixel electrode and a common electrode for forming an electric field may be formed.

상부 기판(105)은, 적, 녹 및 청색의 서브-컬러필터로 구성되는 컬러필터와 서브-컬러필터 사이를 구분하고 액정층(120)을 투과하는 광을 차단하는 블랙 매트릭스, 및 컬러필터와 블랙 매트릭스 상부에 형성되는 오버코트층으로 구성될 수 있다. 하지만, 표시 패널(100)이 COT(Color Filter on TFT array) 방식인 경우에는 블랙 매트릭스 및 컬러필터는 하부 기판(110)의 상면에 마련될 수 있다.The upper substrate 105 includes a color filter composed of red, green, and blue sub-color filters, a black matrix that distinguishes between the sub-color filters and blocks light passing through the liquid crystal layer 120, and a color filter. It may consist of an overcoat layer formed on top of a black matrix. However, when the display panel 100 is a COT (Color Filter on TFT array) type, the black matrix and color filter may be provided on the upper surface of the lower substrate 110.

상부 기판(105)과 하부 기판(110) 사이에 컬럼 스페이서가 형성되어 상부 기판(105)과 하부 기판(110) 사이의 셀갭을 일정하게 유지시킬 수 있다.A column spacer is formed between the upper substrate 105 and the lower substrate 110 to maintain a constant cell gap between the upper substrate 105 and the lower substrate 110.

또한, 표시 패널(110)은, 상부 기판(105)과 하부 기판(110)의 합착을 위한 실런트로 이루어진 실 패턴(180)을 포함할 수 있다.Additionally, the display panel 110 may include a seal pattern 180 made of sealant for bonding the upper substrate 105 and the lower substrate 110.

실 패턴(180)은 벤딩 영역(BA)에 배치될 수 있다.The thread pattern 180 may be disposed in the bending area BA.

실 패턴(180)은, 표시 영역에 인접하는 비표시 영역의 일 끝단에 배치되는 제1 실 패턴(180a) 및 비표시 영역(NA)의 다른 일 끝단에 배치되는 제2 실 패턴(180b)으로 구성될 수 있다. 제2 실 패턴(180b)은 제1 실 패턴(180a)으로부터 소정 거리 이격 배치될 수 있다. 즉, 실 패턴(180)은, 실런트의 경화 시 GIP 내의 액티브층이 열화 되는 것을 방지하기 위해 제1, 제2 실 패턴(180a, 180b)으로 분리 구성되며, 이들 사이에는 실런트가 배치되지 않을 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 본 발명의 실 패턴(180)은 2개의 실 패턴으로 분리되지 않고, 하나의 단일 패턴으로 구성될 수도 있다.The thread pattern 180 includes a first thread pattern 180a disposed at one end of the non-display area adjacent to the display area and a second thread pattern 180b disposed at the other end of the non-display area (NA). It can be configured. The second seal pattern 180b may be arranged at a predetermined distance from the first seal pattern 180a. That is, the seal pattern 180 is composed of first and second seal patterns 180a and 180b to prevent deterioration of the active layer in the GIP when the sealant hardens, and the sealant may not be placed between them. there is. However, the present invention is not limited to this, and the thread pattern 180 of the present invention is not divided into two thread patterns, but may be composed of one single pattern.

또한, 베젤 영역을 가리기 위해 벤딩 영역(BA)의 일부, 일 예로 상부 PI 기판(102)과 실 패턴(180) 사이에 블랙 매트릭스(BM)가 더 배치될 수 있다. 블랙 매트릭스(BM)는 실 패턴(180)을 덮는 동시에, 표시 영역으로 연장되어 액정층(120) 일부를 덮도록 배치될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.Additionally, a black matrix BM may be further disposed between a portion of the bending area BA, for example, between the upper PI substrate 102 and the seal pattern 180, to cover the bezel area. The black matrix BM may be arranged to cover the thread pattern 180 and extend into the display area to cover a portion of the liquid crystal layer 120 . However, the present invention is not limited to this.

또한, 표시 패널(100)의 상부 기판(105)에는 상부 편광판(101)이 부착되고, 하부 기판(110)에는 하부 편광판(111)이 부착될 수 있으며, 액정층(120)과 접하는 상부 기판(105)과 하부 기판(110)의 내면에는 액정의 프리틸트 각(pre-tilt angle)을 설정하기 위한 배향막이 형성될 수 있다.In addition, an upper polarizer 101 may be attached to the upper substrate 105 of the display panel 100, a lower polarizer 111 may be attached to the lower substrate 110, and an upper substrate ( An alignment film may be formed on the inner surface of 105) and the lower substrate 110 to set the pre-tilt angle of the liquid crystal.

일 예로, 상부 편광판(101)은 제1 지지체와 제2 지지체 및 제1 지지체와 제2 지지체 사이에 위치한 제1 편광소자를 포함할 수 있다. 그리고, 하부 편광판(111)은 제3 지지체와 제4 지지체 및 제3 지지체와 제4 지지체 사이에 위치한 제2 편광소자를 포함할 수 있다.As an example, the upper polarizer 101 may include a first support, a second support, and a first polarizing element located between the first support and the second support. Additionally, the lower polarizing plate 111 may include a third support, a fourth support, and a second polarizing element located between the third and fourth supports.

제1, 제2 편광소자는 폴리비닐 알코올(polyvinyl alcohol; PVA)로 이루어질 수 있다. 제1, 제3 지지체는 위상지연(retardation)이 없는 보호 필름으로 이루어질 수 있으며, 예를 들어 트리아세틸셀룰로오스(Tri-acetyl cellulose; TAC)로 이루어질 수 있다. 또한, 제2, 제4 지지체는 제1, 제2 편광소자를 보호하기 위해 위상지연이 없는 보호 필름으로 이루어질 수 있으며, 예를 들어 0-RT(Rth가 0nm에 근접하는 변형된 TAC을 의미하며, 0-TAC이라고도 함)나 COP(Cyclo-Olefin-Polymer) 등으로 이루어질 수 있다.The first and second polarizing elements may be made of polyvinyl alcohol (PVA). The first and third supports may be made of a protective film without retardation, and may be made of, for example, tri-acetyl cellulose (TAC). In addition, the second and fourth supports may be made of a protective film without phase delay to protect the first and second polarizing elements, for example, 0-RT (refers to a modified TAC with Rth close to 0 nm, , 0-TAC) or COP (Cyclo-Olefin-Polymer).

백라이트(170)는 표시 패널(100)에 광을 제공할 수 있다. 백라이트(170)는, 광을 출사하는 광원(light source), 광을 표시 패널(100)에 안내하는 도광판, 광을 집광 및 확산하는 광학시트 등을 포함하여 구성될 수 있다.The backlight 170 may provide light to the display panel 100. The backlight 170 may include a light source that emits light, a light guide plate that guides light to the display panel 100, and an optical sheet that condenses and diffuses light.

이와 같이 구성된 표시 패널(100) 및 백라이트(170)는 가이드 패널(175)에 수납되어 고정될 수 있다.The display panel 100 and backlight 170 configured in this way can be accommodated and fixed in the guide panel 175.

표시 패널(100)의 구부러진 벤딩 영역(BA)은 백라이트(170) 측면에 부착될 수 있으며, 벤딩 영역(BA)의 끝단은 가이드 패널(175)의 상단에 안착될 수 있다. 또한, 이들 사이에는 접착 테이프와 같은 접착 수단이 개재될 수도 있다.The curved bending area BA of the display panel 100 may be attached to the side of the backlight 170, and an end of the bending area BA may be seated on the top of the guide panel 175. Additionally, an adhesive means such as an adhesive tape may be interposed between them.

한편, 최근 표시 장치의 기술적인 면의 연구개발과 함께 소비자들에 보다 어필할 수 있는 제품의 디자인에 대한 연구개발의 필요성이 부각되고 있다. 이에 따라, 표시 장치의 두께를 슬림화하는 노력이 꾸준히 진행되고 있고, 소비자의 디자인 요구를 만족시키기 위해 외곽 테두리 부분의 면적을 감소시키는 내로우 베젤(narrow bezel) 타입, 또는 외곽 테두리 부분을 제거한 보더리스(borderless) 타입의 액정 표시 장치에 대한 연구 개발이 이루어지고 있다.Meanwhile, along with recent research and development in the technical aspects of display devices, the need for research and development in product design that can be more appealing to consumers has been highlighted. Accordingly, efforts are being made to slim down the thickness of display devices, and in order to meet the design needs of consumers, a narrow bezel type that reduces the area of the outer border or a borderless type that removes the outer border is used. Research and development is being conducted on a borderless type liquid crystal display device.

본 발명의 일 실시예에 따른 표시 장치는, 표시 패널(110)의 측면 일부를 구부려, 편평한 비벤딩 영역(NBA)과 측면으로 구부러진 벤딩 영역(BA)을 포함하는 에지 벤딩 구조를 갖는 것을 특징으로 한다.The display device according to an embodiment of the present invention is characterized by bending a portion of the side surface of the display panel 110 and having an edge bending structure including a flat non-bending area (NBA) and a bending area (BA) bent to the side. do.

특히, 본 발명의 일 실시예에 따른 에지 벤딩 구조를 갖는 표시 장치는, 표시 영역은 상, 하부 기판(105, 110)으로 글라스를 사용하고 비표시 영역(NA)은 PI 기판(102, 112)을 사용함으로써, 고가의 시야각 개선 편광판을 사용하지 않는 것을 특징으로 한다.In particular, the display device having an edge bending structure according to an embodiment of the present invention uses glass as the upper and lower substrates 105 and 110 in the display area and the PI substrates 102 and 112 in the non-display area NA. By using , it is characterized by not using an expensive viewing angle improvement polarizer.

즉, 상하 기판으로 글라스 대신 투명 폴리이미드(polyimide; PI)를 사용할 경우 투명 PI의 굴절률에 의한 시야각 빛샘을 개선하기 위해 고가의 시야각 개선 편광판이 필수적이다. 또한, PI 기판은 글라스 기판보다 열 배출이 어려우며, 이에 따라 잔상 등의 화질 이슈가 문제될 수 있다. 이에, 본 발명의 경우, 표시 영역은 상, 하부 기판(105, 110)으로 글라스를 사용함으로써 고가의 시야각 개선 편광판을 사용하지 않으며, PI 기판의 사용에 따른 화질 저하 및 측면 빛샘을 방지할 수 있게 된다. 또한, 베젤 영역이 폴딩(folding)됨으로써 베젤 최소화가 가능하여 디자인을 차별화할 수 있게 된다. 또한, 표시 영역은 상, 하부 기판(105, 110)으로 글라스를 사용하고 비표시 영역(NA)만 PI 기판(102, 112)을 사용함으로써 고가의 PI를 부분 적용할 수 있고 시야각 개선 편광판을 사용하지 않아 제조 비용을 절감할 수 있는 효과를 제공한다.In other words, when transparent polyimide (PI) is used instead of glass as the upper and lower substrates, an expensive viewing angle improvement polarizer is essential to improve viewing angle light leakage due to the refractive index of transparent PI. Additionally, PI substrates are more difficult to dissipate heat than glass substrates, and as a result, image quality issues such as afterimages may be problematic. Accordingly, in the case of the present invention, the display area uses glass as the upper and lower substrates 105 and 110, thereby eliminating the use of an expensive viewing angle improvement polarizer and preventing image quality degradation and side light leakage due to the use of the PI substrate. do. Additionally, by folding the bezel area, it is possible to minimize the bezel and differentiate the design. In addition, the display area uses glass as the upper and lower substrates 105 and 110, and only the non-display area (NA) uses PI substrates 102 and 112, so expensive PI can be partially applied and a viewing angle improvement polarizer is used. This provides the effect of reducing manufacturing costs.

이를 위해 본 발명은, 벤딩 영역(BA)의 글라스를 부분적으로 구부리고, 최 외곽 일부의 글라스를 제거하여 비표시 영역(NA)에 PI 기판(102, 112)을 적용하는 것을 특징으로 한다.To this end, the present invention is characterized by partially bending the glass in the bending area (BA), removing some of the outermost glass, and applying the PI substrates 102 and 112 to the non-display area (NA).

PI 기판(102, 112)은, 상부 기판(105)이 제거된 비표시 영역(NA)에 적용된 상부 PI 기판(102) 및 하부 기판(110)이 제거된 비표시 영역(NA)에 적용된 하부 PI 기판(112)을 포함할 수 있다.The PI substrates 102 and 112 are an upper PI substrate 102 applied to the non-display area (NA) from which the upper substrate 105 was removed, and a lower PI substrate applied to the non-display area (NA) from which the lower substrate 110 was removed. It may include a substrate 112.

상부 PI 기판(102)은 상부 기판(105)의 끝단과 접촉하며, 표시 패널(100)의 내측에 위치할 수 있다. 또한, 상부 PI 기판(102)은 블랙 매트릭스(BM) 상면에 위치할 수 있다. 따라서, 상부 PI 기판(102)은 블랙 매트릭스(BM) 상면과 접촉할 수 있다.The upper PI substrate 102 is in contact with an end of the upper substrate 105 and may be located inside the display panel 100. Additionally, the upper PI substrate 102 may be located on the black matrix (BM). Accordingly, the upper PI substrate 102 may contact the upper surface of the black matrix (BM).

하부 PI 기판(112)은 하부 기판(110)의 끝단과 접촉하며, 표시 패널(100)의 내측에 위치할 수 있다. 이에, 하부 PI 기판(112)은 실 패턴(180)의 하면과 접촉할 수 있다.The lower PI substrate 112 is in contact with an end of the lower substrate 110 and may be located inside the display panel 100. Accordingly, the lower PI substrate 112 may contact the lower surface of the seal pattern 180.

한편, 글라스가 제거된 부분 중 PI 기판(102, 112)이 적용되지 않은 부분은, 소정의 충진재(125a, 125b)로 채워질 수 있다.Meanwhile, the portion from which the glass has been removed to which the PI substrates 102 and 112 are not applied may be filled with predetermined fillers 125a and 125b.

충진재(125a, 125b)는, 상부 PI 기판(102)과 상부 편광판(101) 사이 내부 공간을 채우는 상부 충진재(125a) 및 하부 PI 기판(112)과 하부 편광판(111) 사이 내부 공간을 채우는 하부 충진재(125b)를 포함할 수 있다.The fillers 125a and 125b are an upper filler 125a that fills the inner space between the upper PI substrate 102 and the upper polarizer 101, and a lower filler that fills the inner space between the lower PI substrate 112 and the lower polarizer 111. (125b) may be included.

충진재(125a, 125b)는, 외부로부터 벤딩 영역(BA)을 따라 유입될 수 있는 수분 및 산소를 차단할 수 있다. 또한, 충진재(125a, 125b)는, 상, 하부 PI 기판(102, 112)과 상, 하부 편광판(101, 111) 사이의 내부 공간을 채움으로써 상, 하부 PI 기판(102, 112)을 지지할 수 있고, 이에 따라 상, 하부 PI 기판(102, 112)의 의도치 않은 변형을 방지할 수 있다.The fillers 125a and 125b can block moisture and oxygen that may flow from the outside along the bending area BA. In addition, the fillers 125a and 125b support the upper and lower PI substrates 102 and 112 by filling the internal space between the upper and lower PI substrates 102 and 112 and the upper and lower polarizers 101 and 111. Accordingly, unintentional deformation of the upper and lower PI substrates 102 and 112 can be prevented.

충진재(125a, 125b)는, 본 발명의 표시 장치의 벤딩 영역(BA)에서 사용될 수 있도록 충분한 가요성을 가질 수 있다. 또한, 충진재(125a, 125b)의 재료는, 충진재(125a, 125b) 아래의 구성들이 경화 프로세스(process) 동안 손상을 받지 않도록 제한된 시간 내에 저 에너지로 경화 가능한 재료일 수 있다. 충진재(125a, 125b)는, 광 경화성 아크릴 수지로 형성될 수도 있다. 충진재(125a, 125b)를 통한 원치 않는 수분의 침투를 억제하기 위해, 하나 이상의 게터(getter)가 충진재(125a, 125b)에 혼합될 수도 있다.The fillers 125a and 125b may have sufficient flexibility to be used in the bending area BA of the display device of the present invention. Additionally, the material of the fillers 125a and 125b may be a material that can be cured with low energy within a limited time so that the components beneath the fillers 125a and 125b are not damaged during the curing process. The fillers 125a and 125b may be formed of photocurable acrylic resin. In order to suppress the penetration of unwanted moisture through the fillers 125a and 125b, one or more getters may be mixed into the fillers 125a and 125b.

또한, 본 발명은, 실 패턴(180)의 터짐을 방지하기 위해, 실 패턴(180)을 제1, 제2 실 패턴(180a, 180b)으로 분리하여 폴딩(folding)이 제1 실 패턴(180a)의 외부에서 이루어지도록 하고, 실 영역 및 폴딩 영역에는 폭이 증가한 수평 배선만 존재하도록 하며, 폴딩 영역의 외측에 GIP 박막 트랜지스터를 배치하여 소자 특성에 영향이 미치는 것을 차단하는 것을 특징으로 한다.In addition, in the present invention, in order to prevent the thread pattern 180 from bursting, the thread pattern 180 is separated into first and second thread patterns 180a and 180b so that folding is performed on the first thread pattern 180a. ), and only horizontal wiring with increased width exists in the seal area and folding area, and the GIP thin film transistor is placed outside the folding area to block influence on device characteristics.

도 6은 도 2에 도시된 표시 장치에 있어, 표시 영역 외곽의 게이트 배선을 예시적으로 보여주는 도면이다.FIG. 6 is a diagram illustrating gate wiring outside the display area in the display device shown in FIG. 2 .

도 6을 참조하면, 본 발명의 일 실시예에 따른 표시 패널은, 표시 영역(AA) 및 표시 영역 외곽부의 비표시 영역(NA)으로 구분될 수 있다.Referring to FIG. 6 , the display panel according to an embodiment of the present invention may be divided into a display area (AA) and a non-display area (NA) outside the display area.

측면이 벤딩된 벤딩 영역은 비표시 영역(NA)을 포함할 수 있다. 즉, 벤딩 영역은 비표시 영역(NA) 전체와 표시 영역(AA)의 일부를 포함할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.The bending area where the side is bent may include a non-display area (NA). That is, the bending area may include the entire non-display area (NA) and a portion of the display area (AA). However, the present invention is not limited to this.

벤딩 영역은 하나 이상일 수 있으며, 일 예로 양 에지(edge)(또는, 측부)에 각각 하나의 벤딩 영역이 위치할 수 있다.There may be one or more bending areas, and for example, one bending area may be located on both edges (or sides).

표시 패널의 표시 영역(AA)에는 화소(SP)가 매트릭스 형태(matrix type)로 배열될 수 있다.Pixels SP may be arranged in a matrix type in the display area AA of the display panel.

표시 패널은, 상부 기판과 하부 기판 및 이들 사이에 주입되는 액정층을 포함할 수 있다. 하부 기판에는 데이터 배선(DL), 게이트 배선(GL), TFT, 스토리지 커패시터 등이 형성될 수 있다.The display panel may include an upper substrate, a lower substrate, and a liquid crystal layer injected between them. A data line (DL), a gate line (GL), a TFT, a storage capacitor, etc. may be formed on the lower substrate.

표시 패널은, 상부 기판과 하부 기판의 합착을 위한 실런트로 이루어진 실 패턴(180)을 포함할 수 있다.The display panel may include a seal pattern 180 made of sealant for bonding the upper substrate and the lower substrate.

실 패턴(180)은, 상부 기판과 하부 기판 가장자리의 비표시 영역(NA)에 형성될 수 있다.The thread pattern 180 may be formed in the non-display area (NA) at the edges of the upper and lower substrates.

실 패턴(180)은, 표시 영역(AA)에 인접하는 비표시 영역(NA)의 일 끝단에 배치되는 제1 실 패턴(180a) 및 비표시 영역(NA)의 다른 일 끝단에 배치 되는 제2 실 패턴(180b)으로 구성될 수 있다.The thread pattern 180 includes a first thread pattern 180a disposed at one end of the non-display area (NA) adjacent to the display area (AA) and a second thread pattern (180a) disposed at the other end of the non-display area (NA). It may be composed of a thread pattern 180b.

제2 실 패턴(180b)은, 제1 실 패턴(180a)으로부터 소정 거리 이격 배치될 수 있다.The second seal pattern 180b may be arranged at a predetermined distance from the first seal pattern 180a.

제1 실 패턴(180a)과 제2 실 패턴(180b) 사이에는 소정의 폴딩(folding) 영역이 위치할 수 있다. 즉, 본 발명은, 실 패턴(180a, 180b)의 터짐을 방지하기 위해, 제1, 제2 실 패턴(180a, 180b)으로 분리하여 폴딩이 제1 실 패턴(180a)의 외부에서 이루어지도록 할 수 있다.A predetermined folding area may be located between the first seal pattern 180a and the second seal pattern 180b. That is, in order to prevent the seal patterns 180a and 180b from bursting, the present invention separates the seal patterns 180a and 180b into the first and second seal patterns 180a and 180b so that folding is performed outside the first seal pattern 180a. You can.

또한, 본 발명은, 실 영역(즉, 제1 실 패턴(180a)이 위치하는 영역) 및 폴딩 영역(FA)에는 폭이 증가한 수평 배선, 즉 게이트 아웃 배선(142)만 존재하도록 하며, 폴딩 영역(FA)의 외측에 GIP 부(145)가 배치되는 것을 특징으로 한다.In addition, the present invention allows only a horizontal wire of increased width, that is, the gate out wire 142, to exist in the seal area (i.e., the area where the first seal pattern 180a is located) and the folding area FA, and the folding area It is characterized in that the GIP portion 145 is disposed on the outside of (FA).

게이트 아웃 배선(142)은 표시 영역(AA)의 게이트 배선(GL)에 연결되며, 외측으로 연장되어 GIP 부(145)의 박막 트랜지스터에 연결될 수 있다.The gate out wiring 142 is connected to the gate wiring GL of the display area AA, and may extend outward to be connected to the thin film transistor of the GIP portion 145.

전술한 바와 같이 게이트 아웃 배선(142)은, 실 영역 및 폴딩 영역(FA)에서 폭이 증가한 형태를 가지는 것을 특징으로 한다.As described above, the gate out wiring 142 is characterized by having an increased width in the real area and the folding area FA.

또한, 본 발명의 게이트 아웃 배선(142)은, 실런트의 UV 경화 및 벤딩 시 배선의 크랙을 방지하기 위해 게이트 아웃 배선(142) 내부를 패터닝 하여 다수의 소정 홀(143)을 포함할 수 있다. 이와 같이 게이트 아웃 배선(142) 내부에 패터닝 되어 있는 홀(143)에 의해 크랙의 전파를 차단할 수 있으며, 증가한 폭으로 인해 게이트 신호를 원활하게 전달할 수 있게 된다.Additionally, the gate out wiring 142 of the present invention may include a plurality of predetermined holes 143 by patterning the inside of the gate out wiring 142 to prevent cracks in the wiring during UV curing and bending of the sealant. In this way, the propagation of cracks can be blocked by the holes 143 patterned inside the gate out wiring 142, and the gate signal can be smoothly transmitted due to the increased width.

본 발명은 게이트 아웃 배선(142)의 형태나 내부에 패터닝 되는 홀(143)의 형태에 관계 없이 적용 가능하며, 스트레인을 감소하기만 하면 어떤 형태도 적용 가능하다.The present invention can be applied regardless of the shape of the gate out wiring 142 or the shape of the hole 143 patterned inside, and any shape can be applied as long as the strain is reduced.

도 7 및 도 8은 본 발명의 일 실시예에 따른 스트레인 감소 배선을 예로 보여주는 도면들이다.7 and 8 are diagrams showing an example of strain reduction wiring according to an embodiment of the present invention.

도 7 및 도 8은 게이트 아웃 배선에 대한 다이아몬드 트레이스 설계를 예로 들어 보여주고 있으며, 본 발명이 이에 한정되는 것은 아니다.7 and 8 show a diamond trace design for the gate out wiring as an example, but the present invention is not limited thereto.

도 7 및 도 8을 참조하면, 본 발명의 다른 일 실시예에 따른 게이트 아웃 배선(242)은 다이아몬드 트레이스 설계를 가질 수 있다.Referring to FIGS. 7 and 8 , the gate out wiring 242 according to another embodiment of the present invention may have a diamond trace design.

다이아몬드 트레이스 설계는 벤딩 허용 부분의 게이트 아웃 배선(242)의 일부에 적용될 수 있다. 게이트 아웃 배선(242)의 스트레인-감소 트레이스 설계는 굽혀진 부분의 접선 벡터로부터 기울어진 방향들로 연장하도록 배열된 서브-트레이스들을 포함할 수 있다. 이는 굽혀진 부분의 접선 벡터와 정렬되는 게이트 아웃 배선(242)의 길이를 감소시킨다. 벤딩 응력의 분포는 벤딩 방향을 기준으로 서브-트레이스들의 벡터(즉, 분할 각도)에 따른다. 따라서, 벤딩 방향(즉, 굽혀진 부분의 접선 벡터)으로부터 보다 큰 분할 각도를 갖는 서브-트레이스는 보다 적은 벤딩 응력을 겪을 것이다.A diamond trace design may be applied to a portion of the gate out wiring 242 in the bend-permitting portion. The strain-reducing trace design of the gate out wire 242 may include sub-traces arranged to extend in oblique directions from the tangent vector of the bent portion. This reduces the length of the gate out wire 242 aligned with the tangent vector of the bent portion. The distribution of bending stress depends on the vector (i.e. splitting angle) of the sub-traces relative to the bending direction. Therefore, sub-traces with a larger splitting angle from the bending direction (i.e., the tangent vector of the bent portion) will experience less bending stress.

게이트 아웃 배선(242)은, 그 내부에 다이아몬드 형태의 홀(243)을 구비할 수 있다.The gate out wiring 242 may have a diamond-shaped hole 243 therein.

한편, 본 발명은, 전술한 내로우 베젤 타입 이외에 제로 베젤의 보더리스 타입에도 적용 가능하며, 이를 도면을 참조하여 상세히 설명한다.Meanwhile, the present invention is applicable to a borderless type with zero bezel in addition to the narrow bezel type described above, and will be described in detail with reference to the drawings.

도 9는 본 발명의 다른 일 실시예에 따른 표시 장치의 단면을 개략적으로 보여주는 도면이다.FIG. 9 is a diagram schematically showing a cross section of a display device according to another embodiment of the present invention.

도 9는 표시 패널의 측면 일부를 실질적으로 수직하게 구부려, 편평한 상면의 비벤딩 영역과 구부러진 측면의 벤딩 영역을 포함하는 에지 벤딩 구조의 표시 장치, 특히 제로 베젤의 보더리스 타입의 표시 장치를 예로 들어 보여주고 있다.FIG. 9 shows an example of a display device with an edge bending structure, in particular, a zero-bezel borderless type display device that bends a portion of the side surface of the display panel substantially vertically and includes a non-bending area on the flat upper surface and a bending area on the curved side. It's showing.

전술한 바와 같이, 표시 장치로 액정 표시 장치를 예로 들고 있다.As described above, a liquid crystal display device is used as an example of a display device.

도 9를 참조하면, 본 발명의 다른 일 실시예에 따른 액정 표시 장치는, 표시 영역에 화소가 매트릭스 형태로 배열되는 표시 패널(200), 표시 패널(200)의 하부에 배치되어 표시 패널(200)에 광원을 제공하는 백라이트 및 비표시 영역에 실장 되어 화소를 구동하기 위한 구동부로 구성될 수 있다.Referring to FIG. 9, a liquid crystal display device according to another embodiment of the present invention includes a display panel 200 in which pixels are arranged in a matrix form in a display area, and a display panel 200 disposed below the display panel 200. ) may be composed of a backlight that provides a light source and a driver that is mounted in the non-display area to drive the pixels.

표시 패널(200)은, 측면이 실질적으로 수직하게 벤딩된 벤딩 영역(BA)과 벤딩되지 않고 편평한 비벤딩 영역(NBA)으로 구분될 수 있다.The display panel 200 may be divided into a bending area (BA) whose side surface is bent substantially vertically and a non-bending area (NBA) whose side surface is not bent but is flat.

벤딩 영역(BA)은 비표시 영역을 포함할 수 있다. 벤딩 영역(BA)은 비표시 영역 전체와 표시 영역의 일부를 포함할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.The bending area BA may include a non-display area. The bending area BA may include the entire non-display area and a portion of the display area. However, the present invention is not limited to this.

벤딩 영역(BA)은 하나 이상일 수 있으며, 일 예로 양 에지(또는, 측부)에 각각 하나의 벤딩 영역(BA)이 위치할 수 있다.There may be one or more bending areas BA, and for example, one bending area BA may be located on both edges (or sides).

비벤딩 영역(NBA)은 표시 영역을 포함할 수 있다.The non-bending area (NBA) may include a display area.

전술한 바와 같이, 표시 패널(200)은, 상부 기판(205)과 하부 기판(210) 및 상, 하부 기판(205, 210) 사이에 주입되는 액정층(220)을 포함할 수 있으며, 또한 매트릭스 형태로 배치된 화소를 포함할 수 있다.As described above, the display panel 200 may include an upper substrate 205 and a lower substrate 210 and a liquid crystal layer 220 injected between the upper and lower substrates 205 and 210, and may also include a matrix It may include pixels arranged in a shape.

하부 기판(210)의 표시 영역에는 복수의 게이트 배선과 복수의 데이터 배선이 교차 형성되어 화소 영역을 정의할 수 있다. 그리고, 화소 영역 내에는 스위칭소자로서 박막 트랜지스터가 형성되고, 전계 형성을 위한 화소 전극과 공통 전극이 형성될 수 있다.In the display area of the lower substrate 210, a plurality of gate wires and a plurality of data wires may be formed to cross each other to define a pixel area. Additionally, a thin film transistor may be formed as a switching element in the pixel area, and a pixel electrode and a common electrode may be formed for forming an electric field.

상부 기판(205)은, 적, 녹 및 청색의 서브-컬러필터로 구성되는 컬러필터와 서브-컬러필터 사이를 구분하고 액정층(220)을 투과하는 광을 차단하는 블랙 매트릭스, 및 컬러필터와 블랙 매트릭스 상부에 형성되는 오버코트층으로 구성될 수 있다. 하지만, 표시 패널(200)이 COT(Color Filter on TFT array) 방식인 경우에는 블랙 매트릭스 및 컬러필터는 하부 기판(210)의 상면에 마련될 수 있다.The upper substrate 205 includes a color filter composed of red, green, and blue sub-color filters, a black matrix that distinguishes between the sub-color filters and blocks light passing through the liquid crystal layer 220, and a color filter. It may consist of an overcoat layer formed on top of a black matrix. However, when the display panel 200 is a COT (Color Filter on TFT array) type, the black matrix and color filter may be provided on the upper surface of the lower substrate 210.

상부 기판(205)과 하부 기판(210) 사이에 컬럼 스페이서가 형성되어 상부 기판(205)과 하부 기판(210) 사이의 셀갭을 일정하게 유지시킬 수 있다.A column spacer is formed between the upper substrate 205 and the lower substrate 210 to maintain a constant cell gap between the upper substrate 205 and the lower substrate 210.

또한, 표시 패널(210)은, 상부 기판(205)과 하부 기판(210)의 합착을 위한 실런트로 이루어진 실 패턴(280)을 포함할 수 있다.Additionally, the display panel 210 may include a seal pattern 280 made of sealant for bonding the upper substrate 205 and the lower substrate 210.

실 패턴(280)은 벤딩 영역(BA)에 배치될 수 있다.The thread pattern 280 may be disposed in the bending area BA.

실 패턴(280)은, 표시 영역에 인접하는 비표시 영역의 일 끝단에 배치되는 제1 실 패턴(280a) 및 비표시 영역의 다른 일 끝단에 배치되는 제2 실 패턴(280b)으로 구성될 수 있다. 제2 실 패턴(280b)은 제1 실 패턴(280a)으로부터 소정 거리 이격 배치될 수 있다. 즉, 실 패턴(280)은 제1, 제2 실 패턴(280a, 280b)으로 분리 구성되며, 이들 사이에는 실런트가 배치되지 않을 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 본 발명의 실 패턴(280)은 2개의 실 패턴으로 분리되지 않고, 하나의 단일 패턴으로 구성될 수도 있다.The seal pattern 280 may be composed of a first seal pattern 280a disposed at one end of the non-display area adjacent to the display area and a second seal pattern 280b disposed at the other end of the non-display area. there is. The second seal pattern 280b may be arranged at a predetermined distance from the first seal pattern 280a. That is, the seal pattern 280 is composed of first and second seal patterns 280a and 280b, and no sealant may be disposed between them. However, the present invention is not limited to this, and the thread pattern 280 of the present invention is not divided into two thread patterns, but may be composed of one single pattern.

또한, 베젤 영역을 가리기 위해 벤딩 영역(BA)의 일부, 일 예로 상부 PI 기판(202)과 실 패턴(280) 사이에 블랙 매트릭스(BM)가 더 배치될 수 있다. 블랙 매트릭스(BM)는 실 패턴(280)을 덮는 한편, 표시 영역으로 연장되어 액정층(220) 일부를 덮도록 배치될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.Additionally, a black matrix BM may be further disposed between a portion of the bending area BA, for example, between the upper PI substrate 202 and the seal pattern 280, to cover the bezel area. The black matrix BM may be disposed to cover the seal pattern 280 and extend into the display area to cover a portion of the liquid crystal layer 220, but the present invention is not limited thereto.

또한, 표시 패널(200)의 상부 기판(205)에는 상부 편광판(201)이 부착되고, 하부 기판(210)에는 하부 편광판(211)이 부착될 수 있으며, 액정층(220)과 접하는 상부 기판(205)과 하부 기판(210)의 내면에는 액정의 프리틸트 각(pre-tilt angle)을 설정하기 위한 배향막이 형성될 수 있다.In addition, an upper polarizer 201 may be attached to the upper substrate 205 of the display panel 200, a lower polarizer 211 may be attached to the lower substrate 210, and an upper substrate ( An alignment film may be formed on the inner surfaces of 205) and the lower substrate 210 to set the pre-tilt angle of the liquid crystal.

일 예로, 상부 편광판(201)은 제1 지지체와 제2 지지체 및 제1 지지체와 제2 지지체 사이에 위치한 제1 편광소자를 포함할 수 있다. 그리고, 하부 편광판(211)은 제3 지지체와 제4 지지체 및 제3 지지체와 제4 지지체 사이에 위치한 제2 편광소자를 포함할 수 있다.As an example, the upper polarizer 201 may include a first support, a second support, and a first polarizing element located between the first support and the second support. Additionally, the lower polarizing plate 211 may include a third support, a fourth support, and a second polarizing element located between the third and fourth supports.

제1, 제2 편광소자는 폴리비닐 알코올(polyvinyl alcohol; PVA)로 이루어질 수 있다. 제1, 제3 지지체는 위상지연(retardation)이 없는 보호 필름으로 이루어질 수 있으며, 예를 들어 트리아세틸셀룰로오스(Tri-acetyl cellulose; TAC)로 이루어질 수 있다. 또한, 제2, 제4 지지체는 제1, 제2 편광소자를 보호하기 위해 위상지연이 없는 보호 필름으로 이루어질 수 있으며, 예를 들어 0-RT(Rth가 0nm에 근접하는 변형된 TAC을 의미하며, 0-TAC이라고도 함)나 COP(Cyclo-Olefin-Polymer) 등으로 이루어질 수 있다.The first and second polarizing elements may be made of polyvinyl alcohol (PVA). The first and third supports may be made of a protective film without retardation, and may be made of, for example, tri-acetyl cellulose (TAC). In addition, the second and fourth supports may be made of a protective film without phase delay to protect the first and second polarizing elements, for example, 0-RT (refers to a modified TAC with Rth close to 0 nm, , 0-TAC) or COP (Cyclo-Olefin-Polymer).

백라이트는 표시 패널(200)에 광을 제공할 수 있다. 백라이트는, 광을 출사하는 광원(light source), 광을 표시 패널(200)에 안내하는 도광판, 광을 집광 및 확산하는 광학시트 등을 포함하여 구성될 수 있다.The backlight may provide light to the display panel 200. The backlight may include a light source that emits light, a light guide plate that guides light to the display panel 200, and an optical sheet that condenses and diffuses light.

이와 같이 구성된 표시 패널(200) 및 백라이트는 가이드 패널에 수납되어 고정될 수 있다.The display panel 200 and backlight configured in this way can be accommodated and fixed in the guide panel.

표시 패널(200)의 구부러진 벤딩 영역(BA)은 백라이트 측면에 부착될 수 있으며, 벤딩 영역(BA)의 끝단은 가이드 패널의 상단에 안착될 수 있다. 또한, 이들 사이에는 접착 테이프와 같은 접착 수단이 개재될 수도 있다.The curved bending area BA of the display panel 200 may be attached to a side of the backlight, and an end of the bending area BA may be seated on the top of the guide panel. Additionally, an adhesive means such as an adhesive tape may be interposed between them.

전술한 바와 같이, 본 발명의 다른 일 실시예에 따른 표시 장치는, 표시 영역(또는, 비벤딩 영역(NBA))은 상, 하부 기판(205, 210)으로 글라스를 사용하고 비표시 영역(또는, 벤딩 영역(BA))은 PI 기판(202, 212)을 사용함으로써, 고가의 시야각 개선 편광판을 사용하지 않는 것을 특징으로 한다.As described above, in the display device according to another embodiment of the present invention, the display area (or non-bending area (NBA)) uses glass as the upper and lower substrates 205 and 210, and the non-display area (or non-bending area (NBA)) uses glass as the upper and lower substrates 205 and 210. , the bending area (BA) uses PI substrates 202 and 212, thereby eliminating the use of an expensive viewing angle improvement polarizer.

PI 기판(202, 212)은, 상부 기판(205)이 제거된 벤딩 영역(BA)에 적용된 상부 PI 기판(202) 및 하부 기판(210)이 제거된 벤딩 영역(BA)에 적용된 하부 PI 기판(212)을 포함할 수 있다.The PI substrates 202 and 212 include an upper PI substrate 202 applied to the bending area BA from which the upper substrate 205 was removed, and a lower PI substrate applied to the bending area BA from which the lower substrate 210 was removed ( 212) may be included.

상부 PI 기판(202)은 상부 기판(205)의 끝단과 접촉하며, 표시 패널(200)의 내측에 위치할 수 있다. 또한, 상부 PI 기판(202)은 블랙 매트릭스(BM) 상면에 위치할 수 있다. 따라서, 상부 PI 기판(202)은 블랙 매트릭스(BM) 상면과 접촉할 수 있다.The upper PI substrate 202 contacts an end of the upper substrate 205 and may be located inside the display panel 200. Additionally, the upper PI substrate 202 may be located on the black matrix (BM). Accordingly, the upper PI substrate 202 may contact the upper surface of the black matrix (BM).

하부 PI 기판(212)은 하부 기판(210)의 끝단과 접촉하며, 표시 패널(200)의 내측에 위치할 수 있다. 이에, 하부 PI 기판(212)은 실 패턴(280)의 하면과 접촉할 수 있다.The lower PI substrate 212 is in contact with an end of the lower substrate 210 and may be located inside the display panel 200. Accordingly, the lower PI substrate 212 may contact the lower surface of the seal pattern 280.

한편, 글라스가 제거된 부분 중 PI 기판(202, 212)이 적용되지 않은 부분은, 소정의 충진재(225a, 225b)로 채워질 수 있다.Meanwhile, the portion from which the glass has been removed to which the PI substrates 202 and 212 are not applied may be filled with predetermined fillers 225a and 225b.

충진재(225a, 225b)는, 상부 PI 기판(202)과 상부 편광판(201) 사이의 내부 공간을 채우는 상부 충진재(225a) 및 하부 PI 기판(212)과 하부 편광판(211) 사이 내부 공간을 채우는 하부 충진재(225b)를 포함할 수 있다.The fillers 225a and 225b are an upper filler 225a that fills the internal space between the upper PI substrate 202 and the upper polarizer 201, and a lower filler that fills the internal space between the lower PI substrate 212 and the lower polarizer 211. It may include filler 225b.

충진재(225a, 225b)는, 외부로부터 벤딩 영역(BA)을 따라 유입될 수 있는 수분 및 산소를 차단할 수 있다. 또한, 충진재(225a, 225b)는, 상, 하부 PI 기판(202, 212)과 상, 하부 편광판(201, 211) 사이의 내부 공간을 채움으로써 상, 하부 PI 기판(202, 212)을 지지할 수 있고, 이에 따라 상, 하부 PI 기판(202, 212)의 의도치 않은 변형을 방지할 수 있다.The fillers 225a and 225b may block moisture and oxygen that may flow from the outside along the bending area BA. In addition, the fillers 225a and 225b support the upper and lower PI substrates 202 and 212 by filling the internal space between the upper and lower PI substrates 202 and 212 and the upper and lower polarizers 201 and 211. Accordingly, unintentional deformation of the upper and lower PI substrates 202 and 212 can be prevented.

충진재(225a, 225b)는, 본 발명의 표시 장치의 벤딩 영역(BA)에서 사용될 수 있도록 충분한 가요성을 가질 수 있다. 또한, 충진재(225a, 225b)의 재료는, 충진재(225a, 225b) 아래의 구성들이 경화 프로세스(process) 동안 손상을 받지 않도록 제한된 시간 내에 저 에너지로 경화 가능한 재료일 수 있다. 충진재(225a, 225b)는, 광 경화성 아크릴 수지로 형성될 수도 있다. 충진재(225a, 225b)를 통한 원치 않는 수분의 침투를 억제하기 위해, 하나 이상의 게터(getter)가 충진재(225a, 225b)에 혼합될 수도 있다.The fillers 225a and 225b may have sufficient flexibility to be used in the bending area BA of the display device of the present invention. Additionally, the material of the fillers 225a and 225b may be a material that can be cured with low energy within a limited time so that the components beneath the fillers 225a and 225b are not damaged during the curing process. The fillers 225a and 225b may be formed of photocurable acrylic resin. In order to suppress the infiltration of unwanted moisture through the fillers 225a and 225b, one or more getters may be mixed into the fillers 225a and 225b.

한편, 본 발명은, GIP 부에서 PI에 기인한 소자 불량을 방지하기 위해 폴딩 영역에만 PI 기판을 적용할 수도 있으며, 이를 도면을 참조하여 상세히 설명한다.Meanwhile, in the present invention, a PI substrate may be applied only to the folding area to prevent device defects caused by PI in the GIP portion, and this will be described in detail with reference to the drawings.

도 10은 본 발명의 또 다른 일 실시예에 따른 표시 장치의 단면을 개략적으로 보여주는 도면이다.FIG. 10 is a diagram schematically showing a cross section of a display device according to another embodiment of the present invention.

도 10은 표시 패널의 측면 일부를 구부려, 편평한 상면의 비벤딩 영역과 구부러진 측면의 벤딩 영역을 포함하는 에지 벤딩 구조의 표시 장치, 특히 폴딩 영역에만 부분 PI 기판을 적용한 표시 장치를 예로 들어 보여주고 있다.Figure 10 shows an example of a display device with an edge bending structure that bends a portion of the side of the display panel and includes a non-bending area on the flat top surface and a bending area on the curved side, and in particular, a display device in which a partial PI substrate is applied only to the folding area. .

전술한 바와 같이, 표시 장치로 액정 표시 장치를 예로 들고 있다.As described above, a liquid crystal display device is used as an example of a display device.

도 10을 참조하면, 본 발명의 또 다른 일 실시예에 따른 액정 표시 장치는, 표시 영역에 화소가 매트릭스 형태로 배열되는 표시 패널(300)과, 표시 패널(300)의 하부에 배치되어 표시 패널(300)에 광원을 제공하는 백라이트 및 비표시 영역에 실장 되어 화소를 구동하기 위한 구동부로 구성될 수 있다.Referring to FIG. 10, a liquid crystal display device according to another embodiment of the present invention includes a display panel 300 in which pixels are arranged in a matrix form in a display area, and a display panel disposed below the display panel 300. It may be composed of a backlight that provides a light source to 300 and a driver that is mounted in the non-display area to drive the pixel.

표시 패널(300)은, 측면이 벤딩된 벤딩 영역(BA)과 벤딩되지 않고 편평한 비벤딩 영역(NBA)으로 구분될 수 있다.The display panel 300 may be divided into a bending area (BA) with a side surface that is bent and a non-bending area (NBA) with a flat side that is not bent.

벤딩 영역(BA)은 비표시 영역을 포함할 수 있다. 벤딩 영역(BA)은 비표시 영역 전체와 표시 영역의 일부를 포함할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.The bending area BA may include a non-display area. The bending area BA may include the entire non-display area and a portion of the display area. However, the present invention is not limited to this.

벤딩 영역(BA)은 하나 이상일 수 있으며, 일 예로 양 에지(또는, 측부)에 각각 하나의 벤딩 영역(BA)이 위치할 수 있다.There may be one or more bending areas BA, and for example, one bending area BA may be located on both edges (or sides).

비벤딩 영역(NBA)은 표시 영역을 포함할 수 있다.The non-bending area (NBA) may include a display area.

전술한 바와 같이, 표시 패널(300)은, 상부 기판(305)과 하부 기판(310) 및 상, 하부 기판(305, 310) 사이에 주입되는 액정층(320)을 포함할 수 있으며, 또한 매트릭스 형태로 배치된 화소를 포함할 수 있다.As described above, the display panel 300 may include an upper substrate 305 and a lower substrate 310 and a liquid crystal layer 320 injected between the upper and lower substrates 305 and 310, and may also include a matrix It may include pixels arranged in a shape.

상부 기판(305)과 하부 기판(310) 사이에 컬럼 스페이서가 형성되어 상부 기판(305)과 하부 기판(310) 사이의 셀갭을 일정하게 유지시킬 수 있다.A column spacer is formed between the upper substrate 305 and the lower substrate 310 to maintain a constant cell gap between the upper substrate 305 and the lower substrate 310.

또한, 표시 패널(310)은, 상부 기판(305)과 하부 기판(310)의 합착을 위한 실런트로 이루어진 실 패턴(380)을 포함할 수 있다.Additionally, the display panel 310 may include a seal pattern 380 made of sealant for bonding the upper substrate 305 and the lower substrate 310.

실 패턴(380)은 벤딩 영역(BA)에 배치될 수 있다.The thread pattern 380 may be disposed in the bending area BA.

그리고, 실 패턴(380)은, 표시 영역에 인접하는 비표시 영역의 일 끝단에 배치되는 제1 실 패턴(380a) 및 비표시 영역의 다른 일 끝단에 배치되는 제2 실 패턴(380b)으로 구성될 수 있다.And, the seal pattern 380 consists of a first seal pattern 380a disposed at one end of the non-display area adjacent to the display area and a second seal pattern 380b disposed at the other end of the non-display area. It can be.

제2 실 패턴(380b)은 제1 실 패턴(380a)으로부터 소정 거리 이격 배치될 수 있다. 즉, 실 패턴(380)은 제1, 제2 실 패턴(380a, 280b)으로 분리 구성되며, 이들 사이에는 실런트가 배치되지 않을 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 본 발명의 실 패턴(380)은 2개의 실 패턴으로 분리되지 않고, 하나의 단일 패턴으로 구성될 수도 있다.The second seal pattern 380b may be arranged at a predetermined distance from the first seal pattern 380a. That is, the seal pattern 380 is composed of first and second seal patterns 380a and 280b, and no sealant may be disposed between them. However, the present invention is not limited to this, and the thread pattern 380 of the present invention is not divided into two thread patterns, but may be composed of one single pattern.

전술한 바와 같이, 본 발명의 또 다른 일 실시예에 따른 표시 장치는, 표시 영역은 상, 하부 기판(305, 310)으로 글라스를 사용하고 비표시 영역은 PI 기판(302, 312)을 부분 사용함으로써, 고가의 시야각 개선 편광판을 사용하지 않는 것을 특징으로 한다.As described above, the display device according to another embodiment of the present invention uses glass as the upper and lower substrates 305 and 310 in the display area and partially uses PI substrates 302 and 312 in the non-display area. By doing so, it is characterized by not using an expensive viewing angle improvement polarizer.

PI 기판(302, 312)은, 상부 기판(305)이 제거된 벤딩 영역(BA)의 일부, 일 예로 폴딩 영역(FA)에 적용된 상부 PI 기판(302) 및 하부 기판(310)이 제거된 벤딩 영역(BA)의 일부, 일 예로 폴딩 영역(FA)에 적용된 하부 PI 기판(312)을 포함할 수 있다. 따라서, 상부 PI 기판(302)이 적용되지 않은 벤딩 영역(BA)의 나머지 일부 및 하부 PI 기판(312)이 적용되지 않은 벤딩 영역(BA)의 나머지 일부에는 각각 글라스로 이루어진 더미 상부 기판(305') 및 더미 하부 기판(310')이 적용될 수 있다.The PI substrates 302 and 312 are part of the bending area BA from which the upper substrate 305 has been removed, for example, a bending area from which the upper PI substrate 302 and the lower substrate 310 applied to the folding area FA have been removed. It may include a lower PI substrate 312 applied to a portion of the area BA, for example, the folding area FA. Therefore, the remaining part of the bending area (BA) to which the upper PI substrate 302 is not applied and the remaining part of the bending area (BA) to which the lower PI substrate 312 is not applied are each provided with a dummy upper substrate 305' made of glass. ) and a dummy lower substrate 310' may be applied.

상부 PI 기판(302)은 상부 기판(305)의 끝단 및 더미 상부 기판(305')의 끝단과 접촉하며, 표시 패널(300)의 내측에 위치할 수 있다. 상부 PI 기판(302)은 블랙 매트릭스(BM) 상면에 위치할 수 있다. 따라서, 상부 PI 기판(302)과 더미 상부 기판(305')은 블랙 매트릭스(BM) 상면과 접촉할 수 있다.The upper PI substrate 302 contacts the end of the upper substrate 305 and the end of the dummy upper substrate 305' and may be located inside the display panel 300. The upper PI substrate 302 may be located on the black matrix (BM). Accordingly, the upper PI substrate 302 and the dummy upper substrate 305' may contact the upper surface of the black matrix (BM).

하부 PI 기판(312)은 하부 기판(310)의 끝단 및 더미 하부 기판(315')의 끝단과 접촉하며, 표시 패널(300)의 내측에 위치할 수 있다. 하부 PI 기판(312)과 더미 하부 기판(315')은 실 패턴(380)의 하면과 접촉할 수 있다.The lower PI substrate 312 contacts the end of the lower substrate 310 and the end of the dummy lower substrate 315' and may be located inside the display panel 300. The lower PI substrate 312 and the dummy lower substrate 315' may contact the lower surface of the seal pattern 380.

한편, 글라스가 제거된 부분 중 PI 기판(302, 312)이 적용되지 않은 부분은, 소정의 충진재(325a, 325b)로 채워질 수 있다.Meanwhile, the portion from which the glass has been removed to which the PI substrates 302 and 312 are not applied may be filled with predetermined fillers 325a and 325b.

충진재(325a, 325b)는, 상부 PI 기판(302)과 상부 편광판(301) 사이의 내부 공간을 채우는 상부 충진재(325a) 및 하부 PI 기판(312)과 하부 편광판(311) 사이 내부 공간을 채우는 하부 충진재(325b)를 포함할 수 있다.The fillers 325a and 325b are the upper filler 325a, which fills the internal space between the upper PI substrate 302 and the upper polarizer 301, and the lower filler, which fills the internal space between the lower PI substrate 312 and the lower polarizer 311. It may include filler 325b.

벤딩 영역(BA)의 일부, 일 예로 상부 PI 기판(302)과 실 패턴(380) 및 더미 상부 기판(305')과 실 패턴(380) 사이에 블랙 매트릭스(BM)가 더 배치될 수 있다.A black matrix BM may be further disposed in a portion of the bending area BA, for example, between the upper PI substrate 302 and the seal pattern 380 and the dummy upper substrate 305' and the seal pattern 380.

블랙 매트릭스(BM)는 실 패턴(380)을 덮는 한편, 표시 영역으로 연장되어 액정층(320) 일부를 덮도록 배치될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.The black matrix BM may be disposed to cover the thread pattern 380 and extend into the display area to cover a portion of the liquid crystal layer 320, but the present invention is not limited thereto.

또한, 표시 패널(300)의 상부 기판(305)에는 상부 편광판(301)이 부착되고, 하부 기판(310)에는 하부 편광판(311)이 부착될 수 있으며, 액정층(320)과 접하는 상부 기판(305)과 하부 기판(310)의 내면에는 액정의 프리틸트 각(pre-tilt angle)을 설정하기 위한 배향막이 형성될 수 있다.In addition, an upper polarizer 301 may be attached to the upper substrate 305 of the display panel 300, a lower polarizer 311 may be attached to the lower substrate 310, and the upper substrate ( An alignment film may be formed on the inner surfaces of 305) and the lower substrate 310 to set the pre-tilt angle of the liquid crystal.

백라이트는 표시 패널(300)에 광을 제공할 수 있다. 백라이트는, 광을 출사하는 광원(light source), 광을 표시 패널(300)에 안내하는 도광판, 광을 집광 및 확산하는 광학시트 등을 포함하여 구성될 수 있다.The backlight may provide light to the display panel 300. The backlight may include a light source that emits light, a light guide plate that guides light to the display panel 300, and an optical sheet that condenses and diffuses light.

이와 같이 구성된 표시 패널(300) 및 백라이트는 가이드 패널에 수납되어 고정될 수 있다.The display panel 300 and backlight configured in this way can be accommodated and fixed in the guide panel.

표시 패널(300)의 구부러진 벤딩 영역(BA)은 백라이트 측면에 부착될 수 있으며, 벤딩 영역(BA)의 끝단은 가이드 패널의 상단에 안착될 수 있다. 또한, 이들 사이에는 접착 테이프와 같은 접착 수단이 개재될 수도 있다.The curved bending area BA of the display panel 300 may be attached to a side of the backlight, and an end of the bending area BA may be seated on the top of the guide panel. Additionally, an adhesive means such as an adhesive tape may be interposed between them.

전술한 바와 같이 본 발명의 실 패턴은 2개의 실 패턴으로 분리되지 않고, 하나의 단일 패턴으로 구성될 수 있으며, 이를 도면을 참조하여 상세히 설명한다.As described above, the thread pattern of the present invention is not divided into two thread patterns but may be composed of a single pattern, which will be described in detail with reference to the drawings.

도 11은 본 발명의 또 다른 일 실시예에 따른 표시 장치의 단면을 개략적으로 보여주는 도면이다.FIG. 11 is a diagram schematically showing a cross section of a display device according to another embodiment of the present invention.

도 11은 표시 패널의 측면 일부를 구부려, 편평한 상면의 비벤딩 영역과 구부러진 측면의 벤딩 영역을 포함하는 에지 벤딩 구조의 표시 장치, 특히 실 패턴을 하나의 단일 패턴으로 구성한 표시 장치를 예로 들어 보여주고 있다.Figure 11 shows an example of a display device with an edge bending structure that bends a portion of the side of the display panel and includes a non-bending area on the flat top surface and a bending area on the curved side, particularly a display device in which the thread pattern is composed of a single pattern. there is.

전술한 바와 같이, 표시 장치로 액정 표시 장치를 예로 들고 있다.As described above, a liquid crystal display device is used as an example of a display device.

도 11을 참조하면, 본 발명의 또 다른 일 실시예에 따른 액정 표시 장치는, 표시 영역에 화소가 매트릭스 형태로 배열되는 표시 패널(400)과, 표시 패널(400)의 하부에 배치되어 표시 패널(400)에 광원을 제공하는 백라이트 및 비표시 영역에 실장 되어 화소를 구동하기 위한 구동부로 구성될 수 있다.Referring to FIG. 11, a liquid crystal display device according to another embodiment of the present invention includes a display panel 400 in which pixels are arranged in a matrix form in a display area, and a display panel disposed below the display panel 400. It may be composed of a backlight that provides a light source to 400 and a driver that is mounted in the non-display area to drive the pixel.

표시 패널(400)은, 측면이 벤딩된 벤딩 영역(BA)과 벤딩되지 않고 편평한 비벤딩 영역(NBA)으로 구분될 수 있다.The display panel 400 may be divided into a bending area (BA) with a side surface that is bent and a non-bending area (NBA) with a flat side that is not bent.

벤딩 영역(BA)은 비표시 영역을 포함할 수 있다. 벤딩 영역(BA)은 비표시 영역 전체와 표시 영역의 일부를 포함할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.The bending area BA may include a non-display area. The bending area BA may include the entire non-display area and a portion of the display area. However, the present invention is not limited to this.

벤딩 영역(BA)은 하나 이상일 수 있으며, 일 예로 양 에지(또는, 측부)에 각각 하나의 벤딩 영역(BA)이 위치할 수 있다.There may be one or more bending areas BA, and for example, one bending area BA may be located on both edges (or sides).

비벤딩 영역(NBA)은 표시 영역을 포함할 수 있다.The non-bending area (NBA) may include a display area.

전술한 바와 같이, 표시 패널(400)은, 상부 기판(405)과 하부 기판(410) 및 상, 하부 기판(405, 410) 사이에 주입되는 액정층(420)을 포함할 수 있으며, 또한 매트릭스 형태로 배치된 화소를 포함할 수 있다.As described above, the display panel 400 may include an upper substrate 405 and a lower substrate 410 and a liquid crystal layer 420 injected between the upper and lower substrates 405 and 410, and may also include a matrix It may include pixels arranged in a shape.

상부 기판(405)과 하부 기판(410) 사이에 컬럼 스페이서가 형성되어 상부 기판(405)과 하부 기판(410) 사이의 셀갭을 일정하게 유지시킬 수 있다.A column spacer is formed between the upper substrate 405 and the lower substrate 410 to maintain a constant cell gap between the upper substrate 405 and the lower substrate 410.

또한, 표시 패널(410)은, 상부 기판(405)과 하부 기판(410)의 합착을 위한 실런트로 이루어진 실 패턴(480)을 포함할 수 있다.Additionally, the display panel 410 may include a seal pattern 480 made of sealant for bonding the upper substrate 405 and the lower substrate 410.

실 패턴(480)은 벤딩 영역(BA)에 배치될 수 있다.The thread pattern 480 may be disposed in the bending area BA.

실 패턴(480)은, 표시 영역에 인접하는 비표시 영역의 일 끝단에서 다른 일 끝단까지 하나의 단일 패턴으로 구성될 수 있다.The thread pattern 480 may be composed of a single pattern from one end of the non-display area adjacent to the display area to the other end.

전술한 바와 같이, 본 발명의 또 다른 일 실시예에 따른 표시 장치는, 표시 영역은 상, 하부 기판(405, 410)으로 글라스를 사용하고 비표시 영역은 PI 기판(402, 412)을 사용함으로써, 고가의 시야각 개선 편광판을 사용하지 않는 것을 특징으로 한다.As described above, the display device according to another embodiment of the present invention uses glass as the upper and lower substrates 405 and 410 in the display area and uses PI substrates 402 and 412 in the non-display area. , It is characterized by not using an expensive viewing angle improvement polarizer.

PI 기판(402, 412)은, 상부 기판(405)이 제거된 비표시 영역에 적용된 상부 PI 기판(402) 및 하부 기판(410)이 제거된 비표시 영역에 적용된 하부 PI 기판(412)을 포함할 수 있다.The PI substrates 402 and 412 include an upper PI substrate 402 applied to the non-display area from which the upper substrate 405 was removed and a lower PI substrate 412 applied to the non-display area from which the lower substrate 410 was removed. can do.

상부 PI 기판(402)은 상부 기판(405)의 끝단과 접촉하며, 표시 패널(400)의 내측에 위치할 수 있다. 또한, 상부 PI 기판(402)은 블랙 매트릭스(BM) 상면에 위치할 수 있다. 따라서, 상부 PI 기판(402)은 블랙 매트릭스(BM) 상면과 접촉할 수 있다.The upper PI substrate 402 contacts an end of the upper substrate 405 and may be located inside the display panel 400. Additionally, the upper PI substrate 402 may be located on the black matrix (BM). Accordingly, the upper PI substrate 402 may contact the upper surface of the black matrix (BM).

하부 PI 기판(412)은 하부 기판(410)의 끝단과 접촉하며, 표시 패널(400)의 내측에 위치할 수 있다. 이에, 하부 PI 기판(412)은 실 패턴(480)의 하면과 접촉할 수 있다.The lower PI substrate 412 is in contact with an end of the lower substrate 410 and may be located inside the display panel 400. Accordingly, the lower PI substrate 412 may contact the lower surface of the seal pattern 480.

한편, 글라스가 제거된 부분 중 PI 기판(402, 412)이 적용되지 않은 부분은, 소정의 충진재(425a, 425b)로 채워질 수 있다.Meanwhile, the portion from which the glass has been removed to which the PI substrates 402 and 412 are not applied may be filled with predetermined fillers 425a and 425b.

충진재(425a, 425b)는, 상부 PI 기판(402)과 상부 편광판(401) 사이 내부 공간을 채우는 상부 충진재(425a) 및 하부 PI 기판(412)과 하부 편광판(411) 사이 내부 공간을 채우는 하부 충진재(425b)를 포함할 수 있다.The fillers 425a and 425b are an upper filler 425a that fills the inner space between the upper PI substrate 402 and the upper polarizer 401, and a lower filler that fills the inner space between the lower PI substrate 412 and the lower polarizer 411. (425b).

또한, 베젤 영역을 가리기 위해 벤딩 영역(BA)의 일부, 일 예로 상부 PI 기판(402)과 실 패턴(480) 사이에 블랙 매트릭스(BM)가 더 배치될 수 있다. 블랙 매트릭스(BM)는 실 패턴(480)을 덮는 동시에, 표시 영역으로 연장되어 액정층(420) 일부를 덮도록 배치될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.Additionally, a black matrix BM may be further disposed between a portion of the bending area BA, for example, the upper PI substrate 402 and the seal pattern 480, to cover the bezel area. The black matrix BM may be arranged to cover the thread pattern 480 and at the same time extend into the display area to cover a portion of the liquid crystal layer 420 . However, the present invention is not limited to this.

또한, 표시 패널(400)의 상부 기판(405)에는 상부 편광판(401)이 부착되고, 하부 기판(410)에는 하부 편광판(411)이 부착될 수 있으며, 액정층(420)과 접하는 상부 기판(405)과 하부 기판(410)의 내면에는 액정의 프리틸트 각(pre-tilt angle)을 설정하기 위한 배향막이 형성될 수 있다.In addition, an upper polarizer 401 may be attached to the upper substrate 405 of the display panel 400, a lower polarizer 411 may be attached to the lower substrate 410, and the upper substrate ( An alignment film may be formed on the inner surfaces of 405) and the lower substrate 410 to set the pre-tilt angle of the liquid crystal.

백라이트는 표시 패널(400)에 광을 제공할 수 있다. 백라이트는, 광을 출사하는 광원(light source), 광을 표시 패널(400)에 안내하는 도광판, 광을 집광 및 확산하는 광학시트 등을 포함하여 구성될 수 있다.The backlight may provide light to the display panel 400. The backlight may include a light source that emits light, a light guide plate that guides light to the display panel 400, and an optical sheet that condenses and diffuses light.

이와 같이 구성된 표시 패널(400) 및 백라이트는 가이드 패널에 수납되어 고정될 수 있다.The display panel 400 and backlight configured in this way can be accommodated and fixed in the guide panel.

표시 패널(400)의 구부러진 벤딩 영역(BA)은 백라이트 측면에 부착될 수 있으며, 벤딩 영역(BA)의 끝단은 가이드 패널의 상단에 안착될 수 있다. 또한, 이들 사이에는 접착 테이프와 같은 접착 수단이 개재될 수도 있다.The curved bending area BA of the display panel 400 may be attached to a side of the backlight, and an end of the bending area BA may be seated on the top of the guide panel. Additionally, an adhesive means such as an adhesive tape may be interposed between them.

도 12는 본 발명의 또 다른 일 실시예에 따른 표시 장치의 단면을 개략적으로 보여주는 도면이다.FIG. 12 is a diagram schematically showing a cross section of a display device according to another embodiment of the present invention.

도 12는 표시 패널의 측면 일부를 구부려, 편평한 상면의 비벤딩 영역과 구부러진 측면의 벤딩 영역을 포함하는 에지 벤딩 구조의 표시 장치, 특히 폴딩 영역에만 부분 PI 기판을 적용하고, 실 패턴을 하나의 단일 패턴으로 구성한 표시 장치를 예로 들어 보여주고 있다.FIG. 12 shows a display device with an edge bending structure that includes a non-bending area on the flat top surface and a bending area on the curved side by bending a portion of the side of the display panel. In particular, a partial PI substrate is applied only to the folding area, and the thread pattern is formed into one single A display device composed of patterns is shown as an example.

전술한 바와 같이, 표시 장치로 액정 표시 장치를 예로 들고 있다.As described above, a liquid crystal display device is used as an example of a display device.

도 12를 참조하면, 본 발명의 또 다른 일 실시예에 따른 액정 표시 장치는, 표시 영역에 화소가 매트릭스 형태로 배열되는 표시 패널(500), 표시 패널(500)의 하부에 배치되어 표시 패널(500)에 광원을 제공하는 백라이트 및 비표시 영역에 실장 되어 화소를 구동하기 위한 구동부로 구성될 수 있다.Referring to FIG. 12, a liquid crystal display device according to another embodiment of the present invention includes a display panel 500 in which pixels are arranged in a matrix form in a display area, and a display panel (500) disposed below the display panel 500. 500) may be composed of a backlight that provides a light source and a driver that is mounted in the non-display area to drive the pixel.

표시 패널(500)은, 측면이 벤딩된 벤딩 영역(BA)과 벤딩되지 않고 편평한 비벤딩 영역(NBA)으로 구분될 수 있다.The display panel 500 may be divided into a bending area (BA) with a side surface that is bent and a non-bending area (NBA) with a flat side that is not bent.

벤딩 영역(BA)은 비표시 영역을 포함할 수 있다. 벤딩 영역(BA)은 비표시 영역 전체와 표시 영역의 일부를 포함할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.The bending area BA may include a non-display area. The bending area BA may include the entire non-display area and a portion of the display area. However, the present invention is not limited to this.

벤딩 영역(BA)은 하나 이상일 수 있으며, 일 예로 양 에지(또는, 측부)에 각각 하나의 벤딩 영역(BA)이 위치할 수 있다.There may be one or more bending areas BA, and for example, one bending area BA may be located on both edges (or sides).

비벤딩 영역(NBA)은 표시 영역을 포함할 수 있다.The non-bending area (NBA) may include a display area.

전술한 바와 같이, 표시 패널(500)은, 상부 기판(505)과 하부 기판(510) 및 상, 하부 기판(505, 510) 사이에 주입되는 액정층(520)을 포함할 수 있으며, 또한 매트릭스 형태로 배치된 화소를 포함할 수 있다.As described above, the display panel 500 may include an upper substrate 505 and a lower substrate 510 and a liquid crystal layer 520 injected between the upper and lower substrates 505 and 510, and may also include a matrix It may include pixels arranged in a shape.

상부 기판(505)과 하부 기판(510) 사이에 컬럼 스페이서가 형성되어 상부 기판(505)과 하부 기판(510) 사이의 셀갭을 일정하게 유지시킬 수 있다.A column spacer is formed between the upper substrate 505 and the lower substrate 510 to maintain a constant cell gap between the upper substrate 505 and the lower substrate 510.

또한, 표시 패널(510)은, 상부 기판(505)과 하부 기판(510)의 합착을 위한 실런트로 이루어진 실 패턴(580)을 포함할 수 있다.Additionally, the display panel 510 may include a seal pattern 580 made of sealant for bonding the upper substrate 505 and the lower substrate 510.

실 패턴(580)은 벤딩 영역(BA)에 배치될 수 있다.The thread pattern 580 may be disposed in the bending area BA.

실 패턴(580)은, 표시 영역에 인접하는 비표시 영역의 일 끝단에서 다른 일 끝단까지 하나의 단일 패턴으로 구성될 수 있다.The thread pattern 580 may be composed of a single pattern from one end of the non-display area adjacent to the display area to the other end.

전술한 바와 같이, 본 발명의 또 다른 일 실시예에 따른 표시 장치는, 표시 영역은 상, 하부 기판(505, 510)으로 글라스를 사용하고 비표시 영역은 PI 기판(502, 512)을 부분 사용함으로써, 고가의 시야각 개선 편광판을 사용하지 않는 것을 특징으로 한다.As described above, the display device according to another embodiment of the present invention uses glass as the upper and lower substrates 505 and 510 in the display area and partially uses PI substrates 502 and 512 in the non-display area. By doing so, it is characterized by not using an expensive viewing angle improvement polarizer.

PI 기판(502, 512)은, 상부 기판(505)이 제거된 벤딩 영역(BA)의 일부, 일 예로 폴딩 영역(FA)에 적용된 상부 PI 기판(502) 및 하부 기판(510)이 제거된 벤딩 영역(BA)의 일부, 일 예로 폴딩 영역(FA)에 적용된 하부 PI 기판(512)을 포함할 수 있다. 따라서, 상부 PI 기판(502)이 적용되지 않은 벤딩 영역(BA)의 나머지 일부 및 하부 PI 기판(512)이 적용되지 않은 벤딩 영역(BA)의 나머지 일부에는 각각 글라스로 이루어진 더미 상부 기판(505') 및 더미 하부 기판(510')이 적용될 수 있다.The PI substrates 502 and 512 are part of the bending area BA from which the upper substrate 505 has been removed, for example, a bending area from which the upper PI substrate 502 and the lower substrate 510 applied to the folding area FA have been removed. It may include a lower PI substrate 512 applied to a portion of the area BA, for example, the folding area FA. Accordingly, the remaining part of the bending area (BA) to which the upper PI substrate 502 is not applied and the remaining part of the bending area (BA) to which the lower PI substrate 512 is not applied are each provided with a dummy upper substrate 505' made of glass. ) and a dummy lower substrate 510' may be applied.

상부 PI 기판(502)은 상부 기판(505)의 끝단 및 더미 상부 기판(505')의 끝단과 접촉하며, 표시 패널(500)의 내측에 위치할 수 있다. 상부 PI 기판(502)은 블랙 매트릭스(BM) 상면에 위치할 수 있다. 따라서, 상부 PI 기판(502)과 더미 상부 기판(505')은 블랙 매트릭스(BM) 상면과 접촉할 수 있다.The upper PI substrate 502 contacts the end of the upper substrate 505 and the end of the dummy upper substrate 505' and may be located inside the display panel 500. The upper PI substrate 502 may be located on the black matrix (BM). Accordingly, the upper PI substrate 502 and the dummy upper substrate 505' may contact the upper surface of the black matrix (BM).

하부 PI 기판(512)은 하부 기판(510)의 끝단 및 더미 하부 기판(515')의 끝단과 접촉하며, 표시 패널(500)의 내측에 위치할 수 있다. 하부 PI 기판(512)과 더미 하부 기판(515')은 실 패턴(580)의 하면과 접촉할 수 있다.The lower PI substrate 512 contacts the end of the lower substrate 510 and the end of the dummy lower substrate 515' and may be located inside the display panel 500. The lower PI substrate 512 and the dummy lower substrate 515' may contact the lower surface of the seal pattern 580.

한편, 글라스가 제거된 부분 중 PI 기판(502, 512)이 적용되지 않은 부분은, 소정의 충진재(525a, 525b)로 채워질 수 있다.Meanwhile, the portion from which the glass has been removed to which the PI substrates 502 and 512 are not applied may be filled with predetermined fillers 525a and 525b.

충진재(525a, 525b)는, 상부 PI 기판(502)과 상부 편광판(501) 사이의 내부 공간을 채우는 상부 충진재(525a) 및 하부 PI 기판(512)과 하부 편광판(511) 사이 내부 공간을 채우는 하부 충진재(525b)를 포함할 수 있다.The fillers 525a and 525b are the upper filler 525a, which fills the internal space between the upper PI substrate 502 and the upper polarizer 501, and the lower filler, which fills the internal space between the lower PI substrate 512 and the lower polarizer 511. It may include filler 525b.

벤딩 영역(BA)의 일부, 일 예로 상부 PI 기판(502)과 실 패턴(580) 및 더미 상부 기판(505')과 실 패턴(580) 사이에 블랙 매트릭스(BM)가 더 배치될 수 있다.A black matrix BM may be further disposed in a portion of the bending area BA, for example, between the upper PI substrate 502 and the seal pattern 580 and the dummy upper substrate 505' and the seal pattern 580.

블랙 매트릭스(BM)는 실 패턴(580)을 덮는 한편, 표시 영역으로 연장되어 액정층(520) 일부를 덮도록 배치될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.The black matrix BM may be disposed to cover the seal pattern 580 and extend into the display area to cover a portion of the liquid crystal layer 520, but the present invention is not limited thereto.

또한, 표시 패널(500)의 상부 기판(505)에는 상부 편광판(501)이 부착되고, 하부 기판(510)에는 하부 편광판(511)이 부착될 수 있으며, 액정층(520)과 접하는 상부 기판(505)과 하부 기판(510)의 내면에는 액정의 프리틸트 각(pre-tilt angle)을 설정하기 위한 배향막이 형성될 수 있다.In addition, an upper polarizer 501 may be attached to the upper substrate 505 of the display panel 500, a lower polarizer 511 may be attached to the lower substrate 510, and an upper substrate in contact with the liquid crystal layer 520 ( An alignment film may be formed on the inner surfaces of 505) and the lower substrate 510 to set a pre-tilt angle of the liquid crystal.

백라이트는 표시 패널(500)에 광을 제공할 수 있다. 백라이트는, 광을 출사하는 광원(light source), 광을 표시 패널(500)에 안내하는 도광판, 광을 집광 및 확산하는 광학시트 등을 포함하여 구성될 수 있다.The backlight may provide light to the display panel 500. The backlight may include a light source that emits light, a light guide plate that guides light to the display panel 500, and an optical sheet that condenses and diffuses light.

이와 같이 구성된 표시 패널(500) 및 백라이트는 가이드 패널에 수납되어 고정될 수 있다.The display panel 500 and backlight configured in this way can be accommodated and fixed in the guide panel.

표시 패널(500)의 구부러진 벤딩 영역(BA)은 백라이트 측면에 부착될 수 있으며, 벤딩 영역(BA)의 끝단은 가이드 패널의 상단에 안착될 수 있다. 또한, 이들 사이에는 접착 테이프와 같은 접착 수단이 개재될 수도 있다.The curved bending area BA of the display panel 500 may be attached to a side of the backlight, and an end of the bending area BA may be seated on the top of the guide panel. Additionally, an adhesive means such as an adhesive tape may be interposed between them.

이하, 본 발명의 에지 벤딩 구조를 갖는 표시 장치의 제조 방법을 도면을 참조하여 상세히 설명한다.Hereinafter, a method of manufacturing a display device having an edge bending structure of the present invention will be described in detail with reference to the drawings.

도 13a 내지 도 13l은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 순차적으로 보여주는 평면도들이다.13A to 13L are plan views sequentially showing a method of manufacturing a display device according to an embodiment of the present invention.

도 14a 내지 도 14g는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 순차적으로 보여주는 단면도들이다.14A to 14G are cross-sectional views sequentially showing a method of manufacturing a display device according to an embodiment of the present invention.

도 13c 내지 도 3h는, 편의상 합착된 상태의 표시 패널에 대해, 도 상측은 상부 기판을 바라보는 경우의 표시 패널이고, 도 하측은 하부 기판을 바라보는 경우의 표시 패널이다.13C to 3H show the display panel in a conveniently bonded state, with the upper side showing the display panel when looking at the upper substrate, and the lower side showing the display panel when looking at the lower substrate.

도 13i 내지 도 3k는, 편의상 하부 기판이 상부에 놓이도록 표시 패널이 상하 뒤집힌 경우를 예로 도시하고 있다.FIGS. 13I to 3K show an example where the display panel is flipped upside down so that the lower substrate is placed on top for convenience.

이하에서는, 표시 장치로 액정 표시 장치를 예로 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니다.Below, a liquid crystal display device is used as an example as a display device, but the present invention is not limited thereto.

도 13a 및 도 14a를 참조하면, 상, 하부 기판(105, 110)을 준비한다.Referring to FIGS. 13A and 14A, upper and lower substrates 105 and 110 are prepared.

상부 기판(105)은 컬러필터 기판이며, 하부 기판(110)은 박막 트랜지스터 기판일 수 있다.The upper substrate 105 may be a color filter substrate, and the lower substrate 110 may be a thin film transistor substrate.

상, 하부 기판(105, 110)은, 화상을 표시하는 영역인 표시 영역 및 표시 영역 외곽부의 비표시 영역으로 구분될 수 있다. 표시 영역에 화소가 매트릭스 형태(matrix type)로 배열될 수 있다.The upper and lower substrates 105 and 110 may be divided into a display area, which is an area for displaying images, and a non-display area outside the display area. Pixels in the display area may be arranged in a matrix type.

상, 하부 기판(105, 110)은, 후속 공정에서 측면이 벤딩 되는 벤딩 영역과 벤딩되지 않고 편평한 비벤딩 영역으로 구분될 수 있다.The upper and lower substrates 105 and 110 may be divided into a bending area where the side surfaces are bent in a subsequent process and a non-bending area where the sides are not bent and are flat.

벤딩 영역은 비표시 영역을 포함할 수 있다. 벤딩 영역은 비표시 영역 전체와 표시 영역의 일부를 포함할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.The bending area may include a non-display area. The bending area may include the entire non-display area and a portion of the display area. However, the present invention is not limited to this.

벤딩 영역은 하나 이상일 수 있으며, 일 예로 상, 하부 기판(105, 110)의 양 에지(또는, 측부)에 각각 하나의 벤딩 영역이 위치할 수 있다.There may be one or more bending areas, and for example, one bending area may be located on both edges (or sides) of the upper and lower substrates 105 and 110, respectively.

비벤딩 영역은 표시 영역을 포함할 수 있다The non-bending area may include a display area.

상, 하부 기판(105, 110)의 비표시 영역의 표면 일부를 제거하고, PI를 부분 코팅하여 상, 하부 기판(105, 110) 내에 상, 하부 PI 기판(102, 112)을 형성한다.Part of the surface of the non-display area of the upper and lower substrates 105 and 110 is removed, and PI is partially coated to form upper and lower PI substrates 102 and 112 within the upper and lower substrates 105 and 110.

상부 PI 기판(102)은 상부 기판(105)의 표면 일부가 제거된 비표시 영역에 적용되고, 하부 PI 기판(112)은 하부 기판(110)의 표면 일부가 제거된 비표시 영역에 적용될 수 있다.The upper PI substrate 102 may be applied to a non-display area from which a portion of the surface of the upper substrate 105 has been removed, and the lower PI substrate 112 may be applied to a non-display area from which a portion of the surface of the lower substrate 110 has been removed. .

상, 하부 PI 기판(102, 112)은 상, 하부 기판(105, 110)의 비표시 영역 내에 각각 일 방향으로 나란하게 형성될 수 있다.The upper and lower PI substrates 102 and 112 may be formed side by side in one direction within the non-display areas of the upper and lower substrates 105 and 110, respectively.

다음으로, 상, 하부 PI 기판(102, 112)이 형성된 상, 하부 기판(105, 110) 각각에 컬러필터 공정과 박막 트랜지스터 어레이 공정을 진행할 수 있다.Next, a color filter process and a thin film transistor array process can be performed on each of the upper and lower PI substrates 105 and 110 on which the upper and lower PI substrates 102 and 112 are formed.

하부 기판(110)에는 데이터 배선, 게이트 배선, TFT, 스토리지 커패시터 등이 형성될 수 있고, 상부 기판(105)에는 블랙 매트릭스, 컬러필터 등이 형성될 수 있다.Data wires, gate wires, TFTs, storage capacitors, etc. may be formed on the lower substrate 110, and a black matrix, color filters, etc. may be formed on the upper substrate 105.

하나의 화소는, 상호 교차하는 데이터 배선과 게이트 배선에 의해 정의될 수 있다.One pixel can be defined by data lines and gate lines that intersect each other.

이때, 하나의 화소에는 게이트 배선을 통해 공급된 게이트 신호에 의해 구동하는 TFT, 데이터 배선을 통해 공급된 데이터 신호를 데이터 전압으로 저장하는 스토리지 커패시터, 스토리지 커패시터에 저장된 데이터 전압에 의해 구동하는 액정 셀이 포함될 수 있다. 액정 셀은 화소 전극에 공급된 데이터 전압과 공통 전극에 공급된 공통 전압에 의해 구동될 수 있다. 공통 전극은 TN 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서는 상부 기판 위에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서는 화소 전극과 함께 하부 기판 위에 형성될 수 있다. 공통 전극은 공통 전압 배선으로부터 공통 전압을 공급받을 수 있다.At this time, one pixel includes a TFT that is driven by the gate signal supplied through the gate wire, a storage capacitor that stores the data signal supplied through the data wire as a data voltage, and a liquid crystal cell that is driven by the data voltage stored in the storage capacitor. May be included. The liquid crystal cell can be driven by the data voltage supplied to the pixel electrode and the common voltage supplied to the common electrode. The common electrode is formed on the upper substrate in vertical electric field driving methods such as TN mode and VA (Vertical Alignment) mode, and is formed on the pixel electrode in horizontal electric field driving methods such as IPS (In Plane Switching) mode and FFS (Fringe Field Switching) mode. Together, they can be formed on the lower substrate. The common electrode can receive a common voltage from the common voltage wiring.

이어서, 도 13b 및 도 14b를 참조하면, 컬러필터 공정과 박막 트랜지스터 어레이 공정이 완료된 상부 기판(105)과 하부 기판(110)을 합착한다.Next, referring to FIGS. 13B and 14B, the upper substrate 105 and lower substrate 110 on which the color filter process and the thin film transistor array process have been completed are bonded.

이때, 상, 하부 PI 기판(102, 112)이 서로 마주보도록 상, 하부 기판(105, 110)을 합착할 수 있다.At this time, the upper and lower PI substrates 105 and 110 may be bonded so that the upper and lower PI substrates 102 and 112 face each other.

합착된 상, 하부 기판(105, 110) 사이에는 컬럼 스페이서가 형성되어 상, 하부 기판(105, 110) 사이의 셀갭을 일정하게 유지시킬 수 있다.A column spacer is formed between the bonded upper and lower substrates 105 and 110 to maintain a constant cell gap between the upper and lower substrates 105 and 110.

또한, 합착된 상, 하부 기판(105, 110) 사이에는 액정층이 형성될 수 있다.Additionally, a liquid crystal layer may be formed between the bonded upper and lower substrates 105 and 110.

또한, 합착된 상, 하부 기판(105, 110) 사이의 비표시 영역에는 실런트로 이루어진 실 패턴이 형성될 수 있다.Additionally, a seal pattern made of sealant may be formed in the non-display area between the bonded upper and lower substrates 105 and 110.

다음으로, 합착된 상, 하부 기판(105, 110)의 상면 및 배면의 표면 일부(SL 선을 따라)를 전면 식각하여 상, 하부 기판(105, 110)의 두께를 ~0.08T 정도로 얇게 할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 식각을 진행하지 않을 수도 있다.Next, the upper and lower surfaces of the bonded upper and lower substrates 105 and 110 are entirely etched (along the SL line) to reduce the thickness of the upper and lower substrates 105 and 110 to about ~0.08T. there is. However, the present invention is not limited to this, and etching may not be performed.

이어서, 도 13c 및 도 14c를 참조하면, 상, 하부 기판(105, 110)의 양 측면을 스크라이브(scribe) 하여 상, 하부 PI 기판(102, 112)의 끝단이 노출되도록 할 수 있다.Next, referring to FIGS. 13C and 14C, both sides of the upper and lower substrates 105 and 110 may be scribed to expose the ends of the upper and lower PI substrates 102 and 112.

이어서, 도 13d 및 도 14d를 참조하면, 상부 기판(105)의 표면 일부를 식각하여 상부 PI 기판(102)의 표면이 노출되도록 할 수 있다. 도 14d는 상부 PI 기판(102)의 표면 전체가 노출되는 경우를 예로 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다.Next, referring to FIGS. 13D and 14D, a portion of the surface of the upper substrate 105 may be etched to expose the surface of the upper PI substrate 102. Figure 14d shows an example where the entire surface of the upper PI substrate 102 is exposed, but the present invention is not limited to this.

이어서, 도 13e 및 도 14e를 참조하면, 상부 PI 기판(102)이 노출된 상부 기판(105) 내에 상부 충진재(125a)를 코팅하여 채운다.Next, referring to FIGS. 13E and 14E, the upper filler 125a is coated and filled in the upper substrate 105 where the upper PI substrate 102 is exposed.

상부 충진재(125a)는, 벤딩 영역에서 사용될 수 있도록 충분한 가요성을 가질 수 있다. 상부 충진재(125a)는, 상부 충진재(125a) 아래의 구성들이 경화 프로세스(process) 동안 손상을 받지 않도록 제한된 시간 내에 저 에너지로 경화 가능한 재료일 수 있다. 상부 충진재(125a)는, 광 경화성 아크릴 수지로 형성될 수도 있다. 상부 충진재(125a)를 통한 원치 않는 수분의 침투를 억제하기 위해, 하나 이상의 게터(getter)가 상부 충진재(125a)에 혼합될 수도 있다.The upper filler 125a may have sufficient flexibility to be used in the bending area. The upper filler 125a may be a material that can be cured with low energy in a limited time so that the components underneath the upper filler 125a are not damaged during the curing process. The upper filler 125a may be formed of photocurable acrylic resin. In order to suppress unwanted penetration of moisture through the upper filler 125a, one or more getters may be mixed into the upper filler 125a.

이어서, 도 13f를 참조하면, 상부 기판(105)의 상단 부를 스크라이브 하여 하부 기판(110)의 패드부(PA)가 노출되도록 할 수 있다.Next, referring to FIG. 13F, the upper part of the upper substrate 105 may be scribed to expose the pad portion PA of the lower substrate 110.

노출된 패드부(PA)에는 각각 다수의 데이터 배선과 연결된 다수의 데이터 패드 및 다수의 게이트 배선과 연결된 다수의 게이트 패드가 위치할 수 있다.A plurality of data pads connected to a plurality of data wires and a plurality of gate pads connected to a plurality of gate wires may be located in the exposed pad portion PA.

이때, 상부 기판(105)의 상단 부 양측에 위치하는 상부 PI 기판(102)이나 상부 충진재(125a)는 스크라이브 시 제거되지 않을 수도 있으나, 본 발명이 이에 한정되는 것은 아니다.At this time, the upper PI substrate 102 or the upper filler 125a located on both sides of the upper part of the upper substrate 105 may not be removed during scribing, but the present invention is not limited to this.

이어서, 도 13g를 참조하면, 노출된 패드부(PA)에 구동 IC의 실장을 위해 COF(135)를 부착할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.Next, referring to FIG. 13g, the COF 135 can be attached to the exposed pad portion PA to mount the driver IC. However, the present invention is not limited to this.

COF(135)는, 각각 인쇄회로 기판으로부터 전달된 신호전압을 통해서 하부 기판(110)의 데이터 배선으로 전달되는 화상 신호 및 게이트 배선으로 전달되며 박막 트랜지스터의 온/오프 신호가 포함된 주사 신호를 생성 및 출력하는 데이터 드라이버 IC 및 게이트 드라이버 IC가 실장 될 수 있다.The COF 135 generates an image signal transmitted to the data wiring of the lower substrate 110 through a signal voltage transmitted from the printed circuit board and a scanning signal transmitted to the gate wiring and includes an on/off signal of the thin film transistor. and output data driver IC and gate driver IC can be mounted.

이때, 데이터 드라이버 IC 및 게이트 드라이버 IC는 각각 칩(chip) 형태로 패키징(packing)된 반도체 소자를 포함할 수 있다.At this time, the data driver IC and the gate driver IC may each include a semiconductor device packaged in a chip form.

이어서, 도 13h를 참조하면, 상부 기판(105) 표면에 상부 편광판(101)을 부착할 수 있다.Next, referring to FIG. 13h, the upper polarizer 101 can be attached to the surface of the upper substrate 105.

상부 편광판(101)은 상부 기판(105)을 포함하여 상부 PI 기판(102) 및 상부 충진재(125a)를 덮도록 부착될 수 있다.The upper polarizer 101 may be attached to cover the upper PI substrate 102 and the upper filler 125a, including the upper substrate 105.

일 예로, 상부 편광판(101)은 제1 지지체와 제2 지지체 및 제1 지지체와 제2 지지체 사이에 위치한 제1 편광소자를 포함할 수 있다.As an example, the upper polarizer 101 may include a first support, a second support, and a first polarizing element located between the first support and the second support.

제1 편광소자는 폴리비닐 알코올(polyvinyl alcohol; PVA)로 이루어질 수 있다.The first polarizing element may be made of polyvinyl alcohol (PVA).

제1 지지체는 위상지연(retardation)이 없는 보호 필름으로 이루어질 수 있으며, 예를 들어 트리아세틸셀룰로오스(Tri-acetyl cellulose; TAC)로 이루어질 수 있다.The first support may be made of a protective film without retardation, and may be made of, for example, tri-acetyl cellulose (TAC).

또한, 제2 지지체는 제1 편광소자를 보호하기 위해 위상지연이 없는 보호 필름으로 이루어질 수 있으며, 예를 들어 0-RT(Rth가 0nm에 근접하는 변형된 TAC을 의미하며, 0-TAC이라고도 함)나 COP(Cyclo-Olefin-Polymer) 등으로 구성될 수 있다.In addition, the second support may be made of a protective film without phase retardation to protect the first polarizing element, for example, 0-RT (refers to modified TAC with Rth close to 0 nm, also called 0-TAC) ) or COP (Cyclo-Olefin-Polymer).

이어서, 도 13i 및 도 14f를 참조하면, 하부 기판(110)의 표면 일부를 식각하여 하부 PI 기판(112)의 표면이 노출되도록 할 수 있다.Next, referring to FIGS. 13i and 14f, a portion of the surface of the lower substrate 110 may be etched to expose the surface of the lower PI substrate 112.

이때, 도 14f는 하부 PI 기판(112)의 표면 전체가 노출되는 경우를 예로 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 또한, 도 13i는 도 14f와 달리, 하부 기판(110)이 상부에 놓이도록 표시 패널이 상하 뒤집힌 경우를 예로 도시하고 있다.At this time, Figure 14f shows an example where the entire surface of the lower PI substrate 112 is exposed, but the present invention is not limited to this. Also, unlike FIG. 14F, FIG. 13I shows an example where the display panel is flipped upside down so that the lower substrate 110 is placed on top.

이어서, 도 13j 및 도 14g를 참조하면, 하부 PI 기판(112)이 노출된 하부 기판(110) 내에 하부 충진재(125b)를 코팅하여 채운다.Next, referring to FIGS. 13J and 14G, the lower substrate 110 where the lower PI substrate 112 is exposed is coated and filled with the lower filler 125b.

하부 충진재(125b)는, 벤딩 영역에서 사용될 수 있도록 충분한 가요성을 가질 수 있다. 하부 충진재(125b)는, 하부 충진재(125b) 아래의 구성들이 경화 프로세스(process) 동안 손상을 받지 않도록 제한된 시간 내에 저 에너지로 경화 가능한 재료일 수 있다. 하부 충진재(125b)는, 광 경화성 아크릴 수지로 형성될 수도 있다. 하부 충진재(125b)를 통한 원치 않는 수분의 침투를 억제하기 위해, 하나 이상의 게터(getter)가 하부 충진재(125b)에 혼합될 수도 있다.The lower filler 125b may have sufficient flexibility to be used in the bending area. The lower filler 125b may be a material that can be cured with low energy within a limited time so that the components under the lower filler 125b are not damaged during the curing process. The lower filler 125b may be formed of photocurable acrylic resin. In order to suppress unwanted penetration of moisture through the lower filler 125b, one or more getters may be mixed into the lower filler 125b.

이어서, 도 13k를 참조하면, 하부 기판(110) 표면에 하부 편광판(111)을 부착할 수 있다.Next, referring to FIG. 13K, the lower polarizer 111 can be attached to the surface of the lower substrate 110.

상부 편광판(101)은 하부 기판(110)을 포함하여 하부 PI 기판(112) 및 하부 충진재(125b)를 덮도록 부착될 수 있다.The upper polarizer 101 may be attached to cover the lower PI substrate 112 and the lower filler 125b, including the lower substrate 110.

일 예로, 하부 편광판(111)은 제3 지지체와 제4 지지체 및 제3 지지체와 제4 지지체 사이에 위치한 제2 편광소자를 포함할 수 있다.As an example, the lower polarizer 111 may include a third support, a fourth support, and a second polarizing element located between the third and fourth supports.

제2 편광소자는 폴리비닐 알코올(polyvinyl alcohol; PVA)로 이루어질 수 있다.The second polarizing element may be made of polyvinyl alcohol (PVA).

제3 지지체는 위상지연(retardation)이 없는 보호 필름으로 이루어질 수 있으며, 예를 들어 트리아세틸셀룰로오스(Tri-acetyl cellulose; TAC)로 이루어질 수 있다.The third support may be made of a protective film without retardation, and may be made of, for example, tri-acetyl cellulose (TAC).

또한, 제4 지지체는 제2 편광소자를 보호하기 위해 위상지연이 없는 보호 필름으로 이루어질 수 있으며, 예를 들어 0-RT(Rth가 0nm에 근접하는 변형된 TAC을 의미하며, 0-TAC이라고도 함)나 COP(Cyclo-Olefin-Polymer) 등으로 구성될 수 있다.In addition, the fourth support may be made of a protective film without phase retardation to protect the second polarizing element, for example, 0-RT (refers to modified TAC with Rth close to 0 nm, also called 0-TAC) ) or COP (Cyclo-Olefin-Polymer).

이어서, 도 13l을 참조하면, COF(135)에 인쇄회로 기판(136)을 부착하여 표시 패널을 완성할 수 있다.Next, referring to FIG. 13L, the display panel can be completed by attaching the printed circuit board 136 to the COF 135.

본 발명의 예시적인 실시예는 다음과 같이 설명될 수 있다.Exemplary embodiments of the present invention may be described as follows.

본 발명의 일 실시예에 따른 표시 장치는, 적어도 일 측면이 벤딩된 벤딩 영역과 상면이 편평한 비벤딩 영역으로 구분되는 표시 패널을 포함하며, 상기 표시 패널은, 표시 영역에 배치되는 상, 하부 기판, 상기 상, 하부 기판의 측면과 각각 접촉하며, 비표시 영역에 배치되는 상, 하부 PI(polyimide) 기판 및 상기 상, 하부 PI 기판 사이의 상기 비표시 영역에 배치되는 실 패턴으로 구성될 수 있다.A display device according to an embodiment of the present invention includes a display panel divided into a bending area in which at least one side is bent and a non-bending area in which a top surface is flat, wherein the display panel includes upper and lower substrates disposed in the display area. , It may be in contact with the side surfaces of the upper and lower substrates, respectively, and may be composed of upper and lower polyimide (PI) substrates disposed in a non-display area, and a thread pattern disposed in the non-display area between the upper and lower PI substrates. .

본 발명의 다른 특징에 따르면, 상기 벤딩 영역은, 상기 비표시 영역의 전체와 상기 표시 영역의 일부를 포함하며, 상기 비벤딩 영역은 상기 표시 영역을 포함할 수 있다.According to another feature of the present invention, the bending area may include the entire non-display area and a portion of the display area, and the non-bending area may include the display area.

본 발명의 또 다른 특징에 따르면, 표시 장치는, 상기 상, 하부 기판 사이의 상기 표시 영역에 개재되는 액정층을 더 포함할 수 있다.According to another feature of the present invention, the display device may further include a liquid crystal layer interposed in the display area between the upper and lower substrates.

본 발명의 또 다른 특징에 따르면, 상기 실 패턴은, 상기 표시 영역에 인접하는 상기 비표시 영역의 일 끝단에 배치되는 제1 실 패턴 및 상기 비표시 영역의 다른 일 끝단에 배치되는 제2 실 패턴으로 구성될 수 있다.According to another feature of the present invention, the seal pattern includes a first seal pattern disposed at one end of the non-display area adjacent to the display area and a second seal pattern disposed at the other end of the non-display area. It can be composed of:

본 발명의 또 다른 특징에 따르면, 상기 제2 실 패턴은, 상기 제1 실 패턴으로부터 이격 배치될 수 있다.According to another feature of the present invention, the second seal pattern may be arranged to be spaced apart from the first seal pattern.

본 발명의 또 다른 특징에 따르면, 상기 실 패턴은, 상기 표시 영역에 인접하는 상기 비표시 영역의 일 끝단에서 상기 비표시 영역의 다른 일 끝단까지 하나의 단일 패턴으로 구성될 수 있다.According to another feature of the present invention, the thread pattern may be composed of a single pattern from one end of the non-display area adjacent to the display area to the other end of the non-display area.

본 발명의 또 다른 특징에 따르면, 상기 상, 하부 기판은, 상기 벤딩 영역에서 부분적으로 구부러질 수 있다.According to another feature of the present invention, the upper and lower substrates may be partially bent in the bending area.

본 발명의 또 다른 특징에 따르면, 상기 상부 PI 기판은 상기 상부 기판의 끝단과 접촉하며, 상기 표시 패널의 내측에 위치할 수 있다.According to another feature of the present invention, the upper PI substrate contacts an end of the upper substrate and may be located inside the display panel.

본 발명의 또 다른 특징에 따르면, 상기 상부 PI 기판과 상기 실 패턴 사이에 배치되는 블랙 매트릭스를 더 포함하며, 상기 상부 PI 기판은 상기 블랙 매트릭스 상면과 접촉할 수 있다.According to another feature of the present invention, it further includes a black matrix disposed between the upper PI substrate and the thread pattern, and the upper PI substrate may be in contact with the upper surface of the black matrix.

본 발명의 또 다른 특징에 따르면, 상기 하부 PI 기판은 상기 하부 기판의 끝단과 접촉하며, 상기 표시 패널의 내측에 위치할 수 있다.According to another feature of the present invention, the lower PI substrate contacts an end of the lower substrate and may be located inside the display panel.

본 발명의 또 다른 특징에 따르면, 상기 하부 PI 기판은 상기 실 패턴의 하면과 접촉할 수 있다.According to another feature of the present invention, the lower PI substrate may contact the lower surface of the thread pattern.

본 발명의 또 다른 특징에 따르면, 상기 상, 하부 PI 기판이 배치되지 않은 상기 비표시 영역에 채워진 충진재를 더 포함할 수 있다.According to another feature of the present invention, the display may further include a filler filled in the non-display area where the upper and lower PI substrates are not disposed.

본 발명의 또 다른 특징에 따르면, 표시 장치는, 상기 상부 기판의 외측에 부착되는 상부 편광판 및 상기 하부 기판의 외측에 부착되는 하부 편광판을 더 포함할 수 있다.According to another feature of the present invention, the display device may further include an upper polarizer attached to the outside of the upper substrate and a lower polarizer attached to the outside of the lower substrate.

본 발명의 또 다른 특징에 따르면, 상기 충진재는, 상기 상부 PI 기판과 상기 상부 편광판 사이 내부 공간을 채우는 상부 충진재 및 상기 하부 PI 기판과 상기 하부 편광판 사이 내부 공간을 채우는 하부 충진재를 포함할 수 있다.According to another feature of the present invention, the filler may include an upper filler that fills the inner space between the upper PI substrate and the upper polarizer and a lower filler that fills the inner space between the lower PI substrate and the lower polarizer.

본 발명의 또 다른 특징에 따르면, 표시 장치는, 상기 표시 영역 내의 게이트 배선과 상기 비표시 영역 내의 GIP(Gate In Panel) 부를 연결시키는 게이트 아웃 배선을 더 포함할 수 있다.According to another feature of the present invention, the display device may further include a gate out wiring connecting a gate wiring in the display area and a gate in panel (GIP) portion in the non-display area.

본 발명의 또 다른 특징에 따르면, 상기 게이트 아웃 배선은, 상기 제1 실 패턴이 위치하는 영역 및 폴딩 영역에서 폭이 증가할 수 있다.According to another feature of the present invention, the width of the gate out wiring may increase in the area where the first seal pattern is located and the folding area.

본 발명의 또 다른 특징에 따르면, 상기 GIP 부는 상기 폴딩 영역 외측에 배치될 수 있다.According to another feature of the present invention, the GIP portion may be disposed outside the folding area.

본 발명의 또 다른 특징에 따르면, 상기 게이트 아웃 배선은, 그 내부에 다수의 홀을 포함할 수 있다.According to another feature of the present invention, the gate out wiring may include a plurality of holes therein.

본 발명의 또 다른 특징에 따르면, 상기 벤딩 영역은 상기 표시 패널의 측면이 수직하게 벤딩 되며, 상기 상, 하부 PI 기판은 상기 벤딩 영역 전체에 배치될 수 있다.According to another feature of the present invention, in the bending area, the side of the display panel is bent vertically, and the upper and lower PI substrates may be disposed throughout the bending area.

본 발명의 또 다른 특징에 따르면, 상기 충진재는 상기 비표시 영역의 일부에 배치되며, 상기 충진재가 배치되지 않은 상기 비표시 영역의 나머지 일부에 배치된 더미 상, 하부 기판을 더 포함할 수 있다.According to another feature of the present invention, the filler is disposed in a portion of the non-display area, and may further include a dummy upper and lower substrate disposed in a remaining portion of the non-display area on which the filler is not disposed.

본 발명의 또 다른 특징에 따르면, 상기 상, 하부 기판 및 상기 더미 상, 하부 기판은 글라스로 이루어질 수 있다.According to another feature of the present invention, the upper and lower substrates and the dummy upper and lower substrates may be made of glass.

본 발명의 또 다른 특징에 따르면, 상기 상부 PI 기판은 상기 상부 기판의 끝단 및 상기 더미 상부 기판의 끝단과 접촉하며, 상기 표시 패널의 내측에 위치할 수 있다.According to another feature of the present invention, the upper PI substrate contacts an end of the upper substrate and an end of the dummy upper substrate and may be located inside the display panel.

본 발명의 또 다른 특징에 따르면, 상기 상부 PI 기판과 상기 실 패턴 사이에 배치되는 블랙 매트릭스를 더 포함하며, 상기 상부 PI 기판과 상기 더미 상부 기판은 상기 블랙 매트릭스 상면과 접촉할 수 있다.According to another feature of the present invention, it further includes a black matrix disposed between the upper PI substrate and the thread pattern, and the upper PI substrate and the dummy upper substrate may be in contact with the upper surface of the black matrix.

본 발명의 또 다른 특징에 따르면, 상기 하부 PI 기판은 상기 하부 기판의 끝단 및 상기 더미 하부 기판의 끝단과 접촉하며, 상기 표시 패널의 내측에 위치할 수 있다.According to another feature of the present invention, the lower PI substrate contacts an end of the lower substrate and an end of the dummy lower substrate and may be located inside the display panel.

본 발명의 또 다른 특징에 따르면, 상기 하부 PI 기판과 상기 더미 하부 기판은 상기 실 패턴의 하면과 접촉할 수 있다.According to another feature of the present invention, the lower PI substrate and the dummy lower substrate may contact the lower surface of the thread pattern.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.Although embodiments of the present invention have been described in more detail with reference to the accompanying drawings, the present invention is not necessarily limited to these embodiments, and various modifications may be made without departing from the technical spirit of the present invention. . Accordingly, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention, but are for illustrative purposes, and the scope of the technical idea of the present invention is not limited by these embodiments. Therefore, the embodiments described above should be understood in all respects as illustrative and not restrictive. The scope of protection of the present invention should be interpreted in accordance with the claims below, and all technical ideas within the equivalent scope should be construed as being included in the scope of rights of the present invention.

101, 201, 301, 401, 501: 상부 편광판
102, 202, 302, 402, 502: 상부 PI 기판
105, 205, 305, 405, 505: 상부 기판
110, 210, 310, 410, 510: 하부 기판
111, 211, 311, 411, 511: 하부 편광판
112, 212, 312, 412, 512: 하부 PI 기판
125a, 225a, 325a, 425a, 525a: 상부 충진재
125b, 225b, 325b, 425b, 525b: 하부 충진재
180, 280, 380, 480, 580: 실 패턴
180a, 280a, 380a: 제1 실 패턴
180b, 280b, 380b: 제2 실 패턴
305', 505': 더미 상부 기판
315', 515': 더미 하부 기판
AA: 표시 영역
BA: 벤딩 영역
DL: 데이터 배선
FA: 폴딩 영역
GL: 게이트 배선
NA: 비표시 영역
NBA: 비벤딩 영역
101, 201, 301, 401, 501: upper polarizer
102, 202, 302, 402, 502: upper PI board
105, 205, 305, 405, 505: upper substrate
110, 210, 310, 410, 510: lower substrate
111, 211, 311, 411, 511: lower polarizer
112, 212, 312, 412, 512: Lower PI substrate
125a, 225a, 325a, 425a, 525a: upper filler
125b, 225b, 325b, 425b, 525b: Bottom filler
180, 280, 380, 480, 580: Thread pattern
180a, 280a, 380a: first thread pattern
180b, 280b, 380b: Second yarn pattern
305', 505': dummy upper substrate
315', 515': dummy lower substrate
AA: display area
BA: bending area
DL: data wiring
FA: folding area
GL: Gate wiring
NA: Non-display area
NBA: Non-bending area

Claims (25)

적어도 일 측면이 벤딩된 벤딩 영역과 상면이 편평한 비벤딩 영역으로 구분되는 표시 패널을 포함하며,
상기 표시 패널은,
표시 영역에 배치되는 상, 하부 기판;
상기 상, 하부 기판의 측면과 각각 접촉하며, 비표시 영역에 배치되는 상, 하부 PI(polyimide) 기판; 및
상기 상, 하부 PI 기판 사이의 상기 비표시 영역에 배치되는 실 패턴으로 구성되는, 표시 장치.
It includes a display panel divided into a bending area with at least one side bent and a non-bending area with a flat upper surface,
The display panel is,
Upper and lower substrates disposed in the display area;
Upper and lower polyimide (PI) substrates contacting side surfaces of the upper and lower substrates, respectively, and disposed in a non-display area; and
A display device comprising a thread pattern disposed in the non-display area between the upper and lower PI substrates.
제 1 항에 있어서,
상기 벤딩 영역은, 상기 비표시 영역의 전체와 상기 표시 영역의 일부를 포함하며,
상기 비벤딩 영역은 상기 표시 영역을 포함하는, 표시 장치.
According to claim 1,
The bending area includes the entire non-display area and a portion of the display area,
The non-bending area includes the display area.
제 1 항 및 제 2 항 중 어느 한 항에 있어서,
상기 상, 하부 기판 사이의 상기 표시 영역에 개재되는 액정층을 더 포함하는, 표시 장치.
According to any one of claims 1 and 2,
The display device further includes a liquid crystal layer interposed in the display area between the upper and lower substrates.
제 2 항에 있어서,
상기 실 패턴은, 상기 표시 영역에 인접하는 상기 비표시 영역의 일 끝단에 배치되는 제1 실 패턴 및 상기 비표시 영역의 다른 일 끝단에 배치되는 제2 실 패턴으로 구성되는, 표시 장치.
According to claim 2,
The seal pattern is comprised of a first seal pattern disposed at one end of the non-display area adjacent to the display area and a second seal pattern disposed at another end of the non-display area.
제 4 항에 있어서,
상기 제2 실 패턴은, 상기 제1 실 패턴으로부터 이격 배치되는, 표시 장치.
According to claim 4,
The second seal pattern is arranged to be spaced apart from the first seal pattern.
제 2 항에 있어서,
상기 실 패턴은, 상기 표시 영역에 인접하는 상기 비표시 영역의 일 끝단에서 상기 비표시 영역의 다른 일 끝단까지 하나의 단일 패턴으로 구성되는, 표시 장치.
According to claim 2,
The thread pattern is configured as a single pattern from one end of the non-display area adjacent to the display area to the other end of the non-display area.
제 1 항에 있어서,
상기 상, 하부 기판은, 상기 벤딩 영역에서 부분적으로 구부러진, 표시 장치.
According to claim 1,
The upper and lower substrates are partially bent in the bending area.
제 1 항, 제 4 항 및 제 6 항 중 어느 한 항에 있어서,
상기 상부 PI 기판은 상기 상부 기판의 끝단과 접촉하며, 상기 표시 패널의 내측에 위치하는, 표시 장치.
According to any one of claims 1, 4 and 6,
The upper PI substrate is in contact with an end of the upper substrate and is located inside the display panel.
제 8 항에 있어서,
상기 상부 PI 기판과 상기 실 패턴 사이에 배치되는 블랙 매트릭스를 더 포함하며, 상기 상부 PI 기판은 상기 블랙 매트릭스 상면과 접촉하는, 표시 장치.
According to claim 8,
The display device further includes a black matrix disposed between the upper PI substrate and the thread pattern, wherein the upper PI substrate is in contact with the upper surface of the black matrix.
제 1 항, 제 4 항 및 제 6 항 중 어느 한 항에 있어서,
상기 하부 PI 기판은 상기 하부 기판의 끝단과 접촉하며, 상기 표시 패널의 내측에 위치하는, 표시 장치.
According to any one of claims 1, 4 and 6,
The lower PI substrate is in contact with an end of the lower substrate and is located inside the display panel.
제 10 항에 있어서,
상기 하부 PI 기판은 상기 실 패턴의 하면과 접촉하는, 표시 장치.
According to claim 10,
The lower PI substrate is in contact with the lower surface of the thread pattern.
제 1 항, 제 4 항 및 제 6 항 중 어느 한 항에 있어서,
상기 상, 하부 PI 기판이 배치되지 않은 상기 비표시 영역에 채워진 충진재를 더 포함하는, 표시 장치.
According to any one of claims 1, 4 and 6,
The display device further includes a filler filled in the non-display area where the upper and lower PI substrates are not disposed.
제 12 항에 있어서,
상기 상부 기판의 외측에 부착되는 상부 편광판 및 상기 하부 기판의 외측에 부착되는 하부 편광판을 더 포함하는, 표시 장치.
According to claim 12,
The display device further includes an upper polarizer attached to the outside of the upper substrate and a lower polarizer attached to the outside of the lower substrate.
제 13 항에 있어서,
상기 충진재는, 상기 상부 PI 기판과 상기 상부 편광판 사이 내부 공간을 채우는 상부 충진재 및 상기 하부 PI 기판과 상기 하부 편광판 사이 내부 공간을 채우는 하부 충진재를 포함하는, 표시 장치.
According to claim 13,
The filler includes an upper filler that fills an inner space between the upper PI substrate and the upper polarizer and a lower filler that fills an inner space between the lower PI substrate and the lower polarizer.
제 4 항 및 제 5 항 중 어느 한 항에 있어서,
상기 표시 영역 내의 게이트 배선과 상기 비표시 영역 내의 GIP(Gate In Panel) 부를 연결시키는 게이트 아웃 배선을 더 포함하는, 표시 장치.
According to any one of claims 4 and 5,
The display device further includes a gate out wiring connecting a gate wiring in the display area and a gate in panel (GIP) portion in the non-display area.
제 15 항에 있어서,
상기 게이트 아웃 배선은, 상기 제1 실 패턴이 위치하는 영역 및 폴딩 영역에서 폭이 증가하는, 표시 장치.
According to claim 15,
The gate out wiring has a width that increases in a region where the first seal pattern is located and a folding region.
제 16 항에 있어서,
상기 GIP 부는 상기 폴딩 영역 외측에 배치되는, 표시 장치.
According to claim 16,
The display device wherein the GIP portion is disposed outside the folding area.
제 15 항에 있어서,
상기 게이트 아웃 배선은, 그 내부에 다수의 홀을 포함하는, 표시 장치.
According to claim 15,
The display device wherein the gate out wiring includes a plurality of holes therein.
제 1 항에 있어서,
상기 벤딩 영역은 상기 표시 패널의 측면이 수직하게 벤딩 되며,
상기 상, 하부 PI 기판은 상기 벤딩 영역 전체에 배치되는, 표시 장치.
According to claim 1,
In the bending area, the side of the display panel is bent vertically,
The upper and lower PI substrates are disposed throughout the bending area.
제 12 항에 있어서,
상기 충진재는 상기 비표시 영역의 일부에 배치되며,
상기 충진재가 배치되지 않은 상기 비표시 영역의 나머지 일부에 배치된 더미 상, 하부 기판을 더 포함하는, 표시 장치.
According to claim 12,
The filler is disposed in a portion of the non-display area,
The display device further includes dummy upper and lower substrates disposed in the remaining portion of the non-display area where the filler is not disposed.
제 20 항에 있어서,
상기 상, 하부 기판 및 상기 더미 상, 하부 기판은 글라스로 이루어진, 표시 장치.
According to claim 20,
The display device, wherein the upper and lower substrates and the dummy upper and lower substrates are made of glass.
제 20 항에 있어서,
상기 상부 PI 기판은 상기 상부 기판의 끝단 및 상기 더미 상부 기판의 끝단과 접촉하며, 상기 표시 패널의 내측에 위치하는, 표시 장치.
According to claim 20,
The upper PI substrate is in contact with an end of the upper substrate and an end of the dummy upper substrate, and is located inside the display panel.
제 20 항에 있어서,
상기 상부 PI 기판과 상기 실 패턴 사이에 배치되는 블랙 매트릭스를 더 포함하며, 상기 상부 PI 기판과 상기 더미 상부 기판은 상기 블랙 매트릭스 상면과 접촉하는, 표시 장치.
According to claim 20,
The display device further includes a black matrix disposed between the upper PI substrate and the thread pattern, wherein the upper PI substrate and the dummy upper substrate are in contact with the upper surface of the black matrix.
제 20 항에 있어서,
상기 하부 PI 기판은 상기 하부 기판의 끝단 및 상기 더미 하부 기판의 끝단과 접촉하며, 상기 표시 패널의 내측에 위치하는, 표시 장치.
According to claim 20,
The lower PI substrate is in contact with an end of the lower substrate and an end of the dummy lower substrate, and is located inside the display panel.
제 20 항에 있어서,
상기 하부 PI 기판과 상기 더미 하부 기판은 상기 실 패턴의 하면과 접촉 하는, 표시 장치.
According to claim 20,
The lower PI substrate and the dummy lower substrate are in contact with a lower surface of the thread pattern.
KR1020190101713A 2019-08-20 2019-08-20 Display DEVICE Having Edge Bending Structure KR102617295B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190101713A KR102617295B1 (en) 2019-08-20 2019-08-20 Display DEVICE Having Edge Bending Structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190101713A KR102617295B1 (en) 2019-08-20 2019-08-20 Display DEVICE Having Edge Bending Structure

Publications (2)

Publication Number Publication Date
KR20210022330A KR20210022330A (en) 2021-03-03
KR102617295B1 true KR102617295B1 (en) 2023-12-21

Family

ID=75151302

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190101713A KR102617295B1 (en) 2019-08-20 2019-08-20 Display DEVICE Having Edge Bending Structure

Country Status (1)

Country Link
KR (1) KR102617295B1 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140080230A (en) * 2012-12-20 2014-06-30 정성겸 Cable theorem forceps
KR101796813B1 (en) * 2013-02-01 2017-11-10 엘지디스플레이 주식회사 Flexible organic light emitting display device and method for manufacturing the same
KR102235703B1 (en) * 2014-02-12 2021-04-05 삼성디스플레이 주식회사 Display device and method of manufacturing a display device
KR102611499B1 (en) * 2015-12-15 2023-12-06 엘지디스플레이 주식회사 Flexible display device
KR101866300B1 (en) * 2017-11-30 2018-06-11 엘지디스플레이 주식회사 Curved Display Device

Also Published As

Publication number Publication date
KR20210022330A (en) 2021-03-03

Similar Documents

Publication Publication Date Title
US7304708B2 (en) Liquid crystal display device and image display device
JP3939140B2 (en) Liquid crystal display
JP5855888B2 (en) Liquid crystal display
US10134906B2 (en) Display device
KR101896377B1 (en) Liquid crystal display device having minimized bezzel
TWI539608B (en) Semiconductor device and display device
US10437115B2 (en) Liquid crystal display device
US11460734B2 (en) Display device
JP5523864B2 (en) Liquid crystal display
JP6050379B2 (en) Display device
US10527897B2 (en) Display device with partition between color filters
US11784193B2 (en) Display device
US20110304791A1 (en) Display device
KR102640165B1 (en) Liquid Crystal Display Device
KR102617295B1 (en) Display DEVICE Having Edge Bending Structure
WO2014054558A1 (en) Semiconductor device and display device
JP2018146697A (en) Display device
KR102057481B1 (en) Liquid crystal display device
KR20210021709A (en) Thin film transistor substrate for ultra high density flat panel display
US20170357120A1 (en) Display device and method of manufacturing the same
KR20170063308A (en) Liquid crystal display device
KR20220094809A (en) Display device
US20230317903A1 (en) Display device, method of manufacturing the same, and tiled display device including the same
KR102452833B1 (en) Image display device
JP2012108408A (en) Electro-optic device, manufacturing method thereof and electronic equipment

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant