KR102054977B1 - 태양전지의 제조 방법 - Google Patents

태양전지의 제조 방법 Download PDF

Info

Publication number
KR102054977B1
KR102054977B1 KR1020190040395A KR20190040395A KR102054977B1 KR 102054977 B1 KR102054977 B1 KR 102054977B1 KR 1020190040395 A KR1020190040395 A KR 1020190040395A KR 20190040395 A KR20190040395 A KR 20190040395A KR 102054977 B1 KR102054977 B1 KR 102054977B1
Authority
KR
South Korea
Prior art keywords
dielectric layer
substrate
chemical
solar cell
manufacturing
Prior art date
Application number
KR1020190040395A
Other languages
English (en)
Other versions
KR20190040157A (ko
Inventor
이만
권정효
권태영
이성은
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020190040395A priority Critical patent/KR102054977B1/ko
Publication of KR20190040157A publication Critical patent/KR20190040157A/ko
Application granted granted Critical
Publication of KR102054977B1 publication Critical patent/KR102054977B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Abstract

본 발명의 실시예에 따른 태양전지의 제조 방법은, 건식 식각 공정을 실시하여, 복수의 미세 돌출부를 포함하는 텍스처링 표면을 반도체 기판의 제1 면에 형성하는 단계; 염기성 케미컬(chemical)을 이용하여, 복수의 미세 돌출부의 표면 손상부를 제거하고, 상기 미세 돌출부의 표면에 흡착된 불순물을 제거하는 제1 세정 단계; 산성 케미컬을 이용하여, 상기 제1 세정 단계 후에 상기 미세 돌출부의 표면에 잔존하거나 재흡착된 불순물을 제거하는 제2 세정 단계; 및 상기 반도체 기판의 제1 표면에 에미터부를 형성하는 단계를 포함한다.

Description

태양전지의 제조 방법{MANUFACTURING METHOD OF SOLAR CELL}
본 발명은 태양전지의 제조 방법에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고, 이에 따라 태양 에너지로부터 전기 에너지를 생산하는 태양전지가 주목 받고 있다.
일반적인 태양전지는 p형과 n형처럼 서로 다른 도전성 타입(conductivity type)에 의해 p-n 접합을 형성하는 반도체부, 그리고 서로 다른 도전성 타입의 반도체부에 각각 연결된 전극을 구비한다.
이러한 태양전지에 빛이 입사되면 반도체에서 전하(전자와 정공)가 생성되고, 생성된 전하는 p-n 접합에 의해 n형과 p형 반도체로 각각 이동하므로, 전자는 n형의 반도체부 쪽으로 이동하고 정공은 p형 반도체부 쪽으로 이동한다.
그리고 이동한 전자와 정공은 각각 p형 반도체부와 n형 반도체부에 연결된 서로 다른 전극에 의해 수집된다.
본 발명이 이루고자 하는 기술적 과제는 태양전지의 효율을 향상시킨 태양전지의 제조 방법을 제공하는 것이다.
본 발명의 실시예에 따른 태양전지의 제조 방법은 건식 식각 공정을 실시하여, 복수의 미세 돌출부를 포함하는 텍스처링 표면을 반도체 기판의 제1 면에 형성하는 단계; 염기성 케미컬을 이용한 1회의 세정 공정과 산성 케미컬을 이용한 1회 이상의 세정 공정을 포함하여 세정을 실시하는 세정 단계; 및 상기 반도체 기판의 제1 면의 내부에 제1 도전성의 불순물을 주입하여 상기 반도체 기판과 동일한 실리콘 재질의 에미터부를 형성하는 단계를 포함하며, 상기 세정 단계에서, 상기 염기성 케미컬을 이용한 1회의 세정 공정을 상기 산성 케미컬을 이용한 1회 이상의 세정 공정보다 먼저 실시하여, 상기 염기성 케미컬에 의해 복수의 미세 돌출부의 표면 손상부를 제거함과 아울러, 상기 미세 돌출부의 표면에 흡착된 불순물을 제거하고, 상기 염기성 케미컬을 이용한 1회의 세정 공정을 완료한 후, 상기 산성 케미컬을 이용한 1회 이상의 세정 공정을 실시하여, 상기 염기성 케미컬을 이용한 1회의 세정 공정 후에 상기 미세 돌출부의 표면에 잔존하거나 재흡착된 불순물을 제거한다.
건식 식각 공정은 반응성 이온 식각(RIE: Reactive Ion Etching)법을 포함한다.
염기성 케미컬은 초순수와 수산화기(-OH)를 포함하는 염기성 물질을 혼합하여 형성하거나, 과산화수소를 추가로 혼합하여 형성할 수 있고, 산성 케미컬은 초순수와 염산과 과산화수소를 혼합하거나, 초순수와 염산과 불산을 혼합하여 형성할 수 있으며, 제1 세정 단계와 제2 세정 단계 사이, 및/또는 제2 세정 단계 후에, 희석된 산성 케미컬을 이용하여 미세 돌출부의 표면을 한번 더 세정할 수 있다. 희석된 산성 케미컬은 초순수와 불산을 혼합하여 형성할 수 있다.
에미터부를 형성하는 단계는 이온 주입법 또는 열 확산법에 의해 반도체 기판의 제1 면에 제1 도전성의 불순물을 주입하는 단계를 포함한다.
본 실시예의 제조 방법은 복수의 미세 돌출부를 포함하는 제2 텍스처링 표면을 반도체 기판의 제1 면의 반대 쪽에 위치하는 제2 면에 형성하는 단계; 및 반도체 기판의 제2 면에 후면 전계부를 국부적으로 형성하는 단계를 더 포함할 수 있다.
후면 전계부를 형성하는 단계는 제1 도전성의 반대 도전성을 갖는 제2 도전성의 불순물을 이온 주입법 또는 열 확산법에 의해 반도체 기판의 제2 면에 주입하는 단계를 포함한다.
본 실시예의 제조 방법은 기판의 제2 면에 제1 유전층(first dielectric layer)을 형성하는 단계; 에미터부 위, 그리고 기판의 제2 면에 위치한 제1 유전층 위에 제2 유전층을 동시에 형성하는 단계; 에미터부 위에 위치한 제2 유전층 위에 제3 유전층을 형성하는 단계; 및 에미터부와 연결되는 제1 전극부 및 후면 전계부와 연결되는 제2 전극부를 형성하는 단계를 더 포함할 수 있다.
제1 유전층 및 제3 유전층은 수소화된 실리콘 질화물을 70㎚ 내지 100㎚의 두께로 증착하여 각각 형성하고, 제2 유전층은 알루미늄 산화물을 5㎚ 내지 15㎚의 두께로 증착하여 형성하며, 알루미늄 산화물은 원자층 증착법을 사용하여 증착할 수 있다.
후면 전계부는 제2 전극부의 복수의 핑거 전극과 동일한 패턴으로 형성할 수 있다.
이러한 특징에 따르면, 본원 발명은 염기성 케미컬을 이용하여 미세 돌출부의 표면 손상층을 제거함과 동시에 미세 돌출부의 표면에 흡착된 불순물을 제거하는 1차 세정 공정을 실시하고, 미세 돌출부의 표면에 재흡착된 불순물을 산성 케미컬을 이용하여 제거하는 2차 세정 공정을 실시한 후, 에미터부를 형성한다.
따라서, 배스(bath) 내에서 미세 요철의 표면에 흡착된 불순물을 효과적으로 제거할 수 있다.
그리고 2차 세정 공정 후에 희석된 산성 케미컬을 이용하여 미세 돌출부의 표면을 한번 더 세정하는 경우에는 2차 세정 공정 후 표면의 산화막을 제거하면서 미세 돌출부의 표면에 잔존하는 불순물을 한번 더 제거할 수 있으므로, 세정 작업을 더욱 효과적으로 실시할 수 있다.
또한, 1차 세정 공정 및 2차 세정 공정을 실시한 후 에미터부를 형성하므로, 안정된(stable) 에미터부를 형성할 수 있다.
따라서, 태양전지의 전류 특성은 개선하면서 미세 돌출부의 표면 손상층과 미세 돌출부의 표면에 흡착된 불순물을 효과적으로 제거할 수 있으므로, 태양전지의 효율을 향상시킬 수 있다.
또한, 반도체 기판의 제1 면과 제2 면에 다층막으로 이루어진 반사 방지부와 보호부가 위치하므로, 빛의 반사량이 감소하며 기판 표면에서의 표면 패시베이션 효과가 발생하여 태양전지의 효율은 더욱더 향상된다.
도 1은 본 발명의 한 실시예에 따른 태양전지의 일부 사시도이다.
도 2는 도 1의 주요부 확대도이다.
도 3은 제2 텍스처링 표면의 표면적/실면적의 비율을 나타내기 위한 개념도이다.
도 4a 내지 도 4h는 본 발명의 실시예에 따른 태양전지의 제조 방법을 순차적으로 도시한 도면이다.
도 5는 본 발명의 실시예에 따른 세정 방법을 나타내는 블록도이다.
도 6a 및 도 6b는 반응성 이온 식각법에 의해 미세 돌출부를 형성한 후에 촬영한 미세 돌출부의 현미경 사진이다.
도 7a 및 도 7b는 산성 케미컬을 이용한 1차 세정 공정 및 2차 세정 공정을 실시한 후에 촬영한 미세 돌출부의 현미경 사진이다.
도 8a 및 도 8b는 염기성 케미컬을 이용한 1차 세정 공정과 산성 케미컬을 이용한 2차 세정 공정을 실시한 후에 촬영한 미세 돌출부의 현미경 사진이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다.
반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
또한 어떤 부분이 다른 부분 위에 "전체적"으로 형성되어 있다고 할 때에는 다른 부분의 전체 면에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.
그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예에 따른 태양전지 및 그 제조 방법에 대하여 설명한다.
먼저, 도 1을 참고로 하여 본 발명의 한 실시예에 따른 태양전지에 대하여 상세하게 설명한다.
도 1을 참고로 하면, 본 발명의 실시예에 따른 태양전지는 기판(110), 기판(110)의 전면(front surface)(제1 면)에 위치한 에미터부(emitter region)(121), 에미터부(121) 위에 위치하는 제1 유전층부(130), 기판(110)의 전면의 반대편에 위치한 기판(110)의 후면(back surface)(제2 면) 위에 위치한 제2 유전층부(190), 기판(110)의 전면에 위치하고 에미터부(121)에 연결되어 있으면 복수의 전면 전극(복수의 제1 핑거 전극)과 복수의 전면 버스바(142)(복수의 제1 버스바)를 구비한 전면 전극부(제1 전극부)(140), 기판(110)의 후면에 위치하고 복수의 후면 전극(복수의 제2 핑거 전극)과 복수의 후면 버스바(복수의 제2 버스바)를 구비한 후면 전극부(제2 전극부)(150), 그리고 기판(110)의 후면 쪽에 위치하고 복수의 후면 전극(151) 하부와 복수의 후면 버스바(152) 하부에 위치한 후면 전계부(back surface field)(172)를 구비한다.
본 실시예에서, 빛은 기판(110)의 전면과 후면 중 적어도 하나로 입사된다.
기판(110)은 제1 도전성 타입, 예를 들어 n형 도전성 타입의 실리콘(silicon)과 같은 반도체로 이루어진 반도체 기판이다. 이때, 반도체는 단결정 실리콘으로 이루어진 결정질 반도체이다. n형의 기판(110)에는 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물이 도핑된다.
기판(110)의 전면에는 텍스처링 처리 공정이 행해져, 기판(110)의 전면은 주변보다 위로 튀어 올라온 복수의 제1 돌출부(11)를 구비한 요철면인 제1 텍스처링 표면(textured surface)으로 형성된다. 이 경우, 기판(110)의 전면 위에 위치한 에미터부(121)와 제1 유전층부(130) 역시 요철면을 갖는다.
이때, 제1 돌출부(11)의 형상은 피라미드 형상을 갖고 있다.
본 실시예에서, 제1 돌출부(11)의 크기, 즉 최대 폭(a)과 최대 높이(b)는 각각 약 5㎛ 내지 15㎛일 수 있고, 제1 돌출부(11)의 종횡비(aspect ratio)(b/a)는 약 1.0 내지 1.5이다.
기판(110)의 전면에 복수의 제1 돌출부(11)가 위치함에 따라, 기판(110)의 입사 면적이 증가하고 각 돌출부(11)에 의한 복수 회의 반사 동작으로 빛 반사도가 감소하여, 기판(110)으로 입사되는 빛의 양이 증가하므로 태양전지의 효율이 향상된다.
복수의 제1 돌출부(11)는 도 1에 도시한 바와 같이 기판(110)의 후면에도 형성될 수 있고, 이와는 달리 기판(110)의 후면에는 형성되지 않을 수 있다.
제1 돌출부(11)의 최대 폭(a)은 5um 이상 15um 이하의 범위에서 형성되도록 할 수 있다. 제1 돌출부(11)의 크기는 기판(110)을 형성하는 결정질 실리콘의 특성에 의해 최대 폭(a)이 커질수록 커지고, 최대 폭(a)이 작아질수록 작아진다.
따라서, 제1 돌출부(11)의 최대 폭(a)을 5um 이상 15um 이하로 형성함과 아울러, 제1 돌출부(11)의 종횡비(aspect ratio)(b/a)가 약 1.0 내지 1.5가 되도록 제1 돌출부(11)의 크기를 최적화하면, 입사되는 빛에 대한 최적의 광 경로를 확보할 수 있다.
이러한 제1 돌출부(11)의 표면에는, 도 2에 도시한 것처럼, 복수의 미세 돌출부(111, 이하, "제2 돌출부"라 한다)가 위치하여 제1 돌출부(11)의 표면에는 제2 텍스처링 표면이 형성된다.
이때, 제1 돌출부(11)의 표면에 형성된 제2 돌출부(111)의 크기(최대 폭 및 최대 높이)는 제1 돌출부(11)의 크기보다 작은 값을 갖는다.
한 예로, 제2 돌출부(111)의 크기는 수백 나노미터, 예를 들어, 약 300㎚ 내지 약 600㎚의 최대 폭과 최대 높이를 가질 수 있다.
제1 돌출부(11)의 표면에 제2 돌출부(111)가 형성되면, 기판(110)의 입사 면적은 더욱 증가하고 빛의 반사 동작이 반복적으로 이루어져 기판(110)으로 입사되는 빛의 양은 더욱 증가하게 된다.
이처럼 기판(110)의 표면이 복수의 제1 돌출부(11)를 갖는 제1 텍스처링 표면으로 형성되고, 제1 돌출부(11)의 표면이 복수의 제2 돌출부(111)를 갖는 제2 텍스처링 표면으로 형성되면, 기판(110)의 표면이 이중 텍스처링 표면을 가짐에 따라 약 300㎚ 내지 1100㎚ 범위의 파장대의 빛의 반사도[예를 들어, 평균 가중 반사도(average weighted reflectance)]가 약 1% 내지 10%의 낮은 반사도로 형성된다.
이하, 제2 돌출부(111)에 대해 상세히 설명한다.
위에서 설명한 바와 같이, 제1 돌출부(11)의 표면에는 복수의 제2 돌출부(111)이 형성되고, 제2 돌출부(111)는 약 300㎚ 내지 약 600㎚의 최대 폭과 최대 높이로 형성된다.
여기에서, 제2 돌출부(111)의 최대 폭은 제1 돌출부(11)의 최대 폭과 마찬가지로 밸리(valley) 사이의 거리를 말하며, 제2 돌출부(111)의 최대 높이는 제1 돌출부(11)의 최대 높이와 마찬가지로 밸리(valley)를 연결하는 가상선으로부터 피크(peak)까지의 최단 거리를 말한다.
그리고, 제2 돌출부(111)들의 수직 단면에 있어서, 정점을 연결한 가상선의 길이(a1)와 상기 가상선의 시점(start point, SP)과 종점(finish point, FP)을 연결한 직선의 길이(b1)의 비율(a/b)은 1.1 내지 1.3이다.
도 2는 9개의 제2 돌출부(111)들에 대해 상기 비율(a1/b1)을 측정하는 것을 도시하고 있지만, 상기 비율(a1/b1)은 3개 이상의 제2 돌출부(111)들에 대해 측정이 가능하며, 측정의 신뢰도를 위해서는 최소 5개 이상의 제2 돌출부(111)들에 대해 측정하는 것이 바람직하다.
본 발명인의 실험에 의하면, 상기 비율(a1/b1)이 1.3보다 큰 경우에는 제2 돌출부(111)들의 크기, 즉 최대 폭 및 최대 높이가 대략 500㎚ 내지 1,000㎚로 형성되며, 제2 돌출부(11)들의 크기가 불균일하여 전체적으로 균일도가 낮은 것을 알 수 있었다.
그리고 상기 비율(a1/b1)이 1.1보다 작은 경우에는 제2 돌출부(111)들의 크기가 대략 200㎚ 이하의 크기를 가지며, 제2 돌출부(111)들의 크기가 균일하여 전체적으로 균일도가 우수한 것을 알 수 있었다.
이와 같이 제2 돌출부(111)들의 균일도 측면에서 보면 상기 비율(a1/b1)이 1.1보다 작은 경우가 1.3보다 큰 경우에 비해 우수하다.
하지만 빛의 반사도를 살펴 보면, 상기 비율(a1/b1)이 1.3보다 큰 경우에는 빛의 반사도가 7% 이하로 측정된 반면에 상기 비율(a1/b1)이 1.1보다 작은 경우에는 빛의 반사도가 10% 이상으로 측정되었다.
이와 같이, 제2 텍스처링 표면에서의 빛의 반사도는 상기 비율(a1/b1)과 반비례하여 증가 및 감소하는데, 빛의 반사도가 상기 비율(a1/b1)과 반비례하는 이유는 상기 비율(a1/b1)이 1에 가까울수록 제2 돌출부(111)의 크기가 줄어들게 되고, 이로 인해 빛의 반사도가 증가하기 때문으로 생각된다.
위에서 설명한 바에 따르면 상기 비율(a1/b1)이 1.3보다 큰 경우 빛의 반사도가 낮으므로 태양전지의 변환 효율을 개선할 수 있을 것으로 추론된다. 그러나 실질적으로는 상기 비율(a1/b1)이 1.3보다 크면 상기 비율(a1/b1)이 1.1보다 작은 경우에 비해 제2 돌출부(111)의 크기가 크고 균일도가 저하되어 전자와 정공의 재결합률이 증가한다.
또한 전류 통로(current path)가 증가하며, 데드 영역(dead area) 또한 증가한다. 따라서 상기한 이유로 인해 전류 손실이 크게 발생하므로, 변환 효율을 개선하기 위해서는 상기 비율(a1/b1)이 1.3 이하가 되도록 제2 텍스처링 표면을 형성하는 것이 바람직하다.
또한 상기 비율(a1/b1)이 1.1보다 작은 경우에는 상기 비율(a1/b1)이 1.3보다 큰 경우의 제2 텍스처링 표면에서 발생하는 문제점을 억제할 수 있지만, 빛의 반사도가 크게 증가함으로 인해 상기 비율(a1/b1)이 1.3보다 큰 경우에 비해 단락 전류 밀도(Jsc)가 증가하고, 이로 인해 변환 효율이 감소한다.
따라서 변환 효율을 개선하기 위해서는 상기 비율(a1/b1)이 1.1 이상이 되도록 제2 텍스처링 표면을 형성하는 것이 바람직하다.
이상에서 설명한 바에 따르면, 제2 텍스처링 표면에 형성되는 제2 돌출부(111)들은 상기 비율(a1/b1)이 1.1 내지 1.3에 포함되도록 하고, 제2 돌출부(12a)의 크기가 300㎚ 내지 600㎚가 되도록 형성하는 것이 바람직한 것을 알 수 있다.
이와 같이, 제2 텍스처링 표면에 형성되는 제2 돌출부(111)들의 상기 비율(a1/b1)이 1.1 내지 1.3에 포함되도록 하면, 단위 면적, 예를 들어 10㎛ㅧ10㎛의 면적에 대해 제2 텍스처링 표면의 표면적/실면적의 비율은 2 내지 2.5에 속하게 된다. 이때, 상기 단위 면적은 변경이 가능하다.
여기에서, 표면적은 단위 면적 내의 제2 텍스처링 표면에 형성된 제2 돌출부(111)들의 표면적을 포함한 면적(도 3에 있어서 삼각형 A+B+C+D+E+F+G+H+I+J의 합)이고, 실면적은 기판 면의 수직 방향으로부터 보는 투영 면적(도 3에 있어서 S)이다.
기판(110)에 위치한 에미터부(121)는 기판(110)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, p형의 도전성 타입을 구비하고 있는 불순물부이다. 따라서, 제1 도전성 타입의 기판(110)과 p-n 접합을 이룬다.
본 실시예에서, 에미터부(121)의 면저항 값은 150Ω/sq. 이하, 바람직하게는 약 70Ω/sq. 내지 약 80Ω/sq.일 수 있다.
기판(110)과 에미터부(121)와의 p-n 접합에 인한 내부 전위차(built-in potential difference)에 의해, 기판(110)에 입사된 빛에 의해 생성된 전하인 전자와 정공 중 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동한다. 따라서, 기판(110)이 n형이고 에미터부(121)가 p형일 경우, 전자는 기판(110) 후면 쪽으로 이동하고 정공은 에미터부(121) 쪽으로 이동한다.
에미터부(121)가 p형의 도전성 타입을 가질 경우, 에미터부(121)는 3가 원소의 불순물을 기판(110)에 도핑하여 형성될 수 있고, 이때, 에미터부(121)는 이온 주입법(ion-implantation)으로 형성된다.
제1 유전층부(130)는 에미터부(121) 위에 위치한 제2 유전층(131), 제2 유전층(131) 위에 위치한 제3 유전층(132)으로 이루어져 있다.
본 예에서, 제2 유전층(131)은 알루미늄 산화물(Al2O3)로 이루어져 있고, 제3 유전층(132)은 수소화된 실리콘 질화물(SiNx:H)로 이루어져 있다.
본 예에서, 알루미늄 산화물(Al2O3)로 이루어진 제2 유전층(131)의 두께는 5㎚ 내지 15㎚이고 굴절률은 1.1 내지 1.6이며, 수소화된 실리콘 질화물(SiNx:H)로 이루어진 제3 유전층(132)의 두께는 70㎚ 내지 100㎚이며 굴절률은 2.0 내지 2.2이다.
이때, 기판(110)과 인접해 있는 제2 유전층(131)의 굴절률이 공기와 인접해 있는 제3 유전층(132)의 굴절률보다 작으므로, 제2 유전층(131)의 굴절률로 인한 반사 방지 효과의 감소를 방지하기 위해, 제2 유전층(131)의 두께는 제3 유전층(132)의 두께보다 훨씬 작은 것이 좋다.
알루미늄 산화물(Al2O3)로 이루어진 제2 유전층(131)은 기판(110)의 전면 위, 즉 기판(110)의 전면에 위치한 에미터부(121) 바로 위에 위치한다.
알루미늄 산화물(Al2O3)은 일반적으로 음(-)의 고정 전하(fixed charge)를 갖고 있다.
따라서, p형의 에미터부(121) 위에 위치한 음(-) 고정 전하를 갖는 알루미늄 산화물(Al2O3)의 제2 유전층(131)에 의해 양(+) 전하인 정공은 에미터부(121) 쪽으로 당겨지고 전자는 기판(110)의 후면 쪽으로 밀려나는 전계 패시베이션 효과(passivation effect)가 발생한다.
이러한, 알루미늄 산화물(Al2O3)의 제2 유전층(131)으로 인해, 에미터부(121) 쪽으로 이동하는 정공의 양은 더욱 증가하지만 에미터부(121) 쪽으로 이동하는 전자의 양은 감소하여, 에미터부(121)에서 전자와 정공의 재결합량이 감소한다.
또한, 알루미늄 산화물(Al2O3)에 함유된 산소(O)가 제2 유전층(131)과 접해 있는 기판(110)의 표면 쪽으로 이동하여 기판(110)의 표면 및 그 근처에 존재하는 댕글링 결합(dangling bond)과 같은 결함(defect)을 안정한 결합으로 바꾸는 표면 패시베이션 기능을 수행한다.
이처럼, 알루미늄 산화물(Al2O3)로 이루어진 제2 유전층(131)은 피복 성능(step coverage)이 좋은 원자층 적층(atomic layer deposition, ALD)법으로 형성하는 것이 바람직하다.
이미 설명한 것처럼, 기판(110)의 전면 제1 텍스처링 표면뿐만 아니라 제2 텍스처링 표면이 형성됨에 따라, 제1 유전층부(130)의 제2 유전층(131)과 접해 있는 기판(110)의 전면, 즉 에미터부(121)의 표면의 거칠기는 제1 텍스처링 표면만 형성된 경우보다 증가하게 된다.
따라서, 플라즈마 기상 증착(plasma enhanced chemical vapor deposition, PECVD)법 등과 같은 증착법을 이용하여 에미터부(121) 위에 바로 제2 유전층(131)을 형성할 경우, 복수의 돌출부(11, 111)에 제2 유전층(131)이 정상적으로 도포되지 않아 기판(110)의 제1 텍스처링 표면 및 제2 텍스처링 표면에 제2 유전층(131)이 형성되지 않는 부분이 증가한다.
이럴 경우, 제2 유전층(131)이 형성되지 않은 부분에서의 표면 패시베이션 효과가 발생하지 않아 기판(110)의 표면에서 손실되는 전하의 양이 증가하게 된다.
하지만, 본 실시예와 같이, 피복 성능이 뛰어난 원자층 적층법으로 에미터부(121) 위에 바로 위치하는 제2 유전층(131)을 형성하면, 복수의 돌출부(11, 111) 위에 제2 유전층(131)이 정상적으로 형성되어, 제1 텍스처링 표면 및 제2 텍스처링 표면에 제2 유전층(131)이 형성되지 않은 부분이 감소하게 된다.
따라서, 제1 텍스처링 표면 및 제2 텍스처링 표면에서 제2 유전층(131)이 형성된 부분이 증가함에 따라, 제2 유전층(131)을 이용한 표면 패시베이션 효과가 향상되어 기판(110)의 표면 및 그 부근에서 손실되는 전하의 손실량이 감소하므로, 태양전지의 효율이 향상된다.
수소화된 실리콘 질화물(SiNx:H)로 이루어진 제3 유전층(132)은 기판(110)의 전면에 위치한 제2 유전층(131) 바로 위에 존재한다.
이러한 제3 유전층(132)에 함유된 수소(H)는 제2 유전층(131)을 거쳐 기판(110)의 표면 쪽으로 이동하여 기판(110)의 표면 및 그 근처에서 패시베이션 기능을 실행한다.
따라서, 제2 유전층(131) 뿐만 아니라 제3 유전층(132)에 의한 패시베이션 기능에 의해, 기판(110)의 표면에서 결함에 의해 손실되는 전하의 양은 더욱더 감소한다.
이처럼, 기판(110)의 전면에 위치하는 제1 유전층부(130)는 알루미늄 산화물(Al2O3)의 제2 유전층(131)과 수소화된 실리콘 질화물(SiNx:H)의 제3 유전층(132)으로 이루어지면, 상기 제1 유전층부(130)는 이중 반사 방지막 구조를 갖게 된다.
따라서, 제2 유전층(131) 및 제3 유전층(132)의 굴절률 변화를 이용한 빛의 반사 방지 효과뿐만 아니라 제2 유전층(131)의 고정 전하에 의한 전계 패시베이션 효과, 그리고 제2 유전층(131) 및 제3 유전층(132)에 의해 표면 패시베이션 효과가 추가로 얻어진다.
알루미늄 산화막인 제2 유전층(131)의 두께가 약 5㎚ 이상일 경우, 알루미늄 산화막이 좀더 균일하게 형성되고, 안정적인 제2 유전층(131)의 고정 전하가 발생하여 고정 전하에 의한 전계 패시베이션 효과가 좀더 안정적으로 얻어지며, 제2 유전층(131)의 두께가 약 15nm 이하일 경우, 제2 유전층(131) 및 제3 유전층(132)의 굴절률로 인한 반사 방지 효과의 감소 없이 제2 유전층(131)의 제조 시간과 제조 비용이 절감된다.
또한, 수소화된 실리콘 질화막인 제3 유전층(132)의 두께가 약 70nm 이상일 경우, 제3 유전층(132)이 좀더 균일하게 형성되고 수소(H)를 이용한 표면 패시베이션 효과가 좀더 안정적으로 얻어지며, 제3 유전층(132)의 두께가 약 100nm 이하일 경우, 양(+)의 고정 전하를 갖는 수소화된 실리콘 질화막에 의한 전계 패시베이션 효과 감소가 발생하지 않으며 제3 유전층(132)의 제조 시간과 제조 비용이 절감된다.
기판(110)의 후면에 위치한 후면 전계부(172)는 기판(110)의 도전성 타입과 동일한 제1 도전성 타입, 예를 들어, n형의 도전성 타입의 불순물이 기판(110)보다 고농도로 기판(110)에 도핑된 영역이다.
이러한 후면 전계부(172)는 기판(110)의 후면에 위치한 복수의 후면 전극(151)과 복수의 후면 버스바(152)와 접해 있고, 기판(110)에 국부적으로 위치한다.
여기에서, 후면 전계부(172)가 기판(110)에 국부적으로 위치한다는 것은 후면 전계부(172)가 후면 전극(151) 및 후면 버스바(152) 중 적어도 하나와 대응하는 위치의 기판 후면에만 위치한다는 것을 의미한다.
이로 인해, 인접한 후면 전극(151) 사이, 인접한 후면 전극(151)과 후면 버스바(152) 사이, 그리고 인접한 후면 버스바(152) 사이에는 후면 전계부(172)가 위치하지 않는다.
따라서, 기판(110)의 제1 도전성 영역과 후면 전계부(172)간의 불순물 농도 차이로 인해 전위 장벽이 형성되어, 전자의 이동 방향인 후면 전계부(172) 쪽으로의 정공 이동은 방해되는 반면, 후면 전계부(172) 쪽으로의 전자 이동은 좀더 용이해진다.
따라서, 후면 전계부(172)는 기판(110)의 후면 및 그 부근에서 전자와 정공의 재결합으로 손실되는 전하의 양을 감소시키고 원하는 전하(예, 전자)의 이동을 가속화시켜 후면 전극부(150)로의 전하 이동량을 증가시킨다.
또한, 불순물의 농도가 기판(110)보다 높기 때문에 후면 전극부(150)와 접해 있는 후면 전계부(172)의 전도도는 기판(110)의 전도도보다 커, 후면 전계부(172)에서 후면 전극부(150)로의 전하 이동이 좀더 용이하게 행해진다.
제2 유전층부(190)는 기판(110)의 후면 위에 바로 위치한 제1 유전층(191)과 제1 유전층(191) 위에 바로 위치한 제2 유전층(131)을 구비한다.
제1 유전층(191)은 수소화된 실리콘 질화물(SiNx:H)으로 이루어져 있고, 제2 유전층(131)은 위에서 설명한 바와 같이 알루미늄 산화물(Al2O3)로 이루어져 있다.
이때, 제1 유전층(191)은 제3 유전층(132)과 동일한 재료로 이루어질 뿐만 아니라 동일한 특성, 예를 들어, 동일한 두께, 막질, 성분, 조성(또는 조성비), 굴절률 등을 가질 수 있다.
따라서, 수소화된 실리콘 질화물(SiNx:H)로 이루어진 제1 유전층(191) 및 제3 유전층(132)은 약 70㎚ 내지 100㎚의 두께를 갖고 약 2.0 내지 2.2의 굴절률을 가질 수 있고, 알루미늄 산화물(Al2O3)로 이루어진 제2 유전층(131)은 약 5㎚ 내지 15㎚의 두께를 갖고 약 1.1 내지 1.6의 굴절률을 가질 수 있다.
이와 같이, 기판(110)의 후면 바로 위인 후면 전계부(172) 위에 수소화된 실리콘 질화물(SiNx:H)로 이루어진 제1 유전층(191)이 위치하므로 수소(H)를 이용한 표면 패시베이션 기능이 실행되어, 기판(110)의 후면 및 그 부근에서 결함에 의해 손실되는 전하의 양이 감소한다.
또한, 수소화된 실리콘 질화물(SiNx:H)은 알루미늄 산화물(Al2O3)과는 반대로 양(+)의 고정 전하의 특성을 갖고 있다.
이로 인해, 기판(110)이 n형의 도전성 타입을 가질 경우, 기판(110)의 후면 바로 위에 수소화된 실리콘 질화물로 이루어진 제1 유전층(191)이 위치하면, 제1 유전층(191) 쪽으로 이동하는 음(-) 전하인 전자는 양(+) 전하의 특성을 갖는 제1 유전층(191)과 반대의 극성을 갖고 있으므로, 제1 유전층(191)의 (+) 극성에 의해 제1 유전층(191) 쪽으로 끌어 당겨진다.
그리고 제1 유전층(191)과 동일한 극성을 갖는 양 전하인 정공은 제1 유전층(191)의 극성에 의해 제1 유전층(191)의 반대쪽인 기판(110)의 전면 쪽으로 밀려나게 된다.
이로 인해, n형 기판(110)의 후면 바로 위에 수소화된 실리콘 질화물을 증착하여 제1 유전층(191)을 형성할 경우, 양(+)의 고정 전하의 영향으로 기판(110)의 후면 쪽으로 이동하는 전자의 이동량은 더욱 증가하고, 기판(110)의 후면에서 발생하는 전하의 재결합량이 감소한다.
제1 유전층(191) 위에 위치한 알루미늄 산화물(Al2O3)로 이루어진 제2 유전층(131)은 태양전지를 제조할 때 인가되는 열 등에 의해, 제1 유전층(191)에 함유된 수소(H)가 기판(110)쪽으로 이동하지 않고 그 반대 방향인 후면 전극부(150) 쪽으로 이동하는 것을 방지한다. 이로 인해, 제1 유전층(191)에 함유된 수소(H)를 이용한 기판(110) 후면의 표면 패시베이션 효과가 향상된다.
이와 같이, 기판(110)의 전면에 위치한 이중 반사 방지막 구조와 같이, 기판(110)의 후면에서 수소화된 실리콘 질화물(SiNx:H)로 이루어진 제1 유전층(191)과 알루미늄 산화물(Al2O3)로 이루어진 제2 유전층(131)을 구비한 이중 보호막 구조가 형성되어, 기판(110)의 후면에서 이루어진 패시베이션 효과가 향상된다.
이때, 강한 음(-)의 고정 전하를 갖는 제2 유전층(131)의 영향이 양(+)의 고정 전하를 갖는 제1 유전층(191)에 악영향을 미치는 것을 방지하기 위해 제1 유전층(191)의 두께는 제1 유전층(191) 위에 위치한 제2 유전층(131)보다 두꺼운 것이 좋고, 또한, 기판(110)의 전면에 위치한 제3 유전층(132)의 두께보다 더 두꺼울 수 있다.
따라서, 필요에 따라, 기판(110)의 전면에 위치한 제3 유전층(132)과 기판(110)의 후면에 위치한 제1 유전층(191)의 두께는 서로 상이할 수 있다. 이 경우, 기판(110)의 전면에 위치한 제3 유전층(132)은 약 90㎚의 두께를 가질 수 있고, 기판(110)의 후면에 위치한 제1 유전층(191)은 약 100㎚의 두께를 가질 수 있다.
또한, 기판(110)의 후면으로 빛이 입사될 때, 공기에서부터 기판(110) 쪽으로 굴절률이 증가하므로, 기판(110)의 후면으로 입사되는 빛의 반사량이 감소하여 기판(110) 내부로 입사되는 빛의 양이 줄어든다. 이처럼, 기판(110)의 후면으로 빛이 입사될 경우, 제2 유전층부(190)는 또한 반사 방지부로서 기능하다.
전면 전극부(140)의 복수의 전면 전극(141)은 에미터부(121)와 연결되어 있고 복수의 전면 버스바(142)는 에미터부(121) 뿐만 아니라 복수의 전면 전극(141)과도 연결되어 있다.
따라서, 복수의 전면 전극(141)은 에미터부(121)와 전기적 및 물리적으로 연결되어 있고, 서로 이격되어 정해진 방향으로 나란히 뻗어있다. 복수의 전면 전극(141)은 에미터부(121) 쪽으로 이동한 전하, 예를 들면, 정공을 수집한다.
복수의 전면 버스바(142)는 에미터부(121)와 전기적 및 물리적으로 연결되어 있고 복수의 전면 전극(141)과 교차하는 방향으로 나란하게 뻗어 있다.
각 전면 버스바(142)는 에미터부(121)로부터 이동하는 전하, 즉 캐리어(carrier)(예, 정공)뿐만 아니라 교차하는 복수의 전면 전극(141)에 의해 수집된 전하를 모아서 원하는 방향으로 이동시켜야 되므로, 각 전면 버스바(142)의 폭은 각 전면 전극(141)의 폭보다 크다.
본 예에서, 복수의 전면 버스바(142)는 복수의 전면 전극(141)과 동일한 층에 위치하며 각 전면 전극(141)과 교차하는 지점에서 해당 전면 전극(141)과 전기적 및 물리적으로 연결되어 있다.
따라서, 도 1에 도시한 것처럼, 복수의 전면 전극(141)은 가로 또는 세로 방향으로 뻗어 있는 스트라이프(stripe) 형상을 갖고, 복수의 전면 버스바(142)는 세로 또는 가로 방향으로 뻗어 있는 스트라이프 형상을 갖고 있어, 전면 전극부(140)는 기판(110)의 전면에 격자 형태로 위치한다.
복수의 전면 버스바(142)는 외부 장치와 연결되어, 수집된 전하를 외부 장치로 출력한다.
복수의 전면 전극(141)과 복수의 전면 버스바(142)를 구비한 전면 전극부(140)는 은(Ag)과 같은 적어도 하나의 도전 물질로 이루어져 있다.
후면 전극부(150)의 복수의 후면 전극(151)은 후면 전계부(172) 위에 위치하여 후면 전계부(172)와 바로 접해 있고, 복수의 전면 전극(141)과 동일하게 서로 이격되어 정해진 방향으로 뻗어 있다.
이때, 복수의 후면 전극(151)은 복수의 전면 전극(141)과 동일한 방향으로 뻗어 있다. 이러한 복수의 후면 전극(151)은 후면 전계부(172) 쪽으로 이동한 전하, 예를 들면, 전자를 수집한다.
후면 전극부(150)의 복수의 후면 버스바(152)는 후면 전계부(172) 위에 위치하여 후면 전계부(172)와 접해 있고, 복수의 후면 전극(151)과 교차하는 방향으로 나란하게 뻗어 있다.
이때, 각 후면 버스바(152)의 연장 방향은 각 전면 버스바(142)의 연장 방향과 동일하며, 기판(110)을 중심으로 각 후면 버스바(152)는 각 전면 버스바(142)와 마주보게 위치할 수 있다.
각 후면 버스바(152) 역시 교차하는 복수의 후면 전극(151)에 의해 수집된 전하(에, 전자)를 모아서 원하는 방향으로 이동시키고, 이로 인해, 각 후면 버스바(152)의 폭은 각 후면 전극(151)의 폭보다 크다.
이로 인해, 복수의 후면 버스바(152)는 복수의 후면 전극(151)과 동일한 층에 위치하며 각 후면 전극(151)과 교차하는 지점에서 해당 후면 전극(151)과 전기적 및 물리적으로 연결되어 있다.
따라서, 후면 전극부(150) 역시 전면 전극부(140)와 마찬가지로 기판(110)의 후면에서 격자 형태로 위치한다.
이러한 복수의 후면 전극(151)과 복수의 후면 버스바(152)는 복수의 전면 전극(141)과 복수의 전면 버스바(142) 각각과 동일한 도전성 물질, 예를 들어, 은(Ag)을 함유할 수 있다. 하지만, 후면 전극부(150)는 전면 전극부(140)와 다른 재료로 이루어질 수 있고, 복수의 후면 전극(151)과 복수의 후면 버스바(152) 역시 서로 다른 재료로 이루어질 수 있다.
이처럼, 본 예에서 후면 전계부(172)는 복수의 후면 전극(151)과 복수의 후면 버스바(152) 하부에 위치하여 복수의 후면 전극(151)과 복수의 후면 버스바(152)를 따라서 연장되어 있다.
이로 인해, 전계부(172)는 기판(110)의 후면에 국부적으로 위치하며, 후면 전극부(150)와 같이 격자 형상을 갖고 있다. 따라서, 이미 설명한 것처럼, 기판(110)의 후면에는 후면 전계부(172)가 위치하지 않는 부분이 존재한다.
본 예에서, 빛이 주로 입사되는 기판(110)의 전면에 위치한 복수의 전면 전극(141)의 개수가 기판(110)의 전면보다 적은 양의 빛이 입사되는 기판(110)의 후면에 위치한 복수의 후면 전극(151)의 개수보다 적다. 따라서, 인접한 두 전면 전극(141) 간의 간격이 인접한 두 후면 전극(151) 간의 간격보다 크다.
위에 기재한 것처럼, 전면 전극부(140)와 후면 전극부(150)는 은(Ag)과 같은 금속 물질을 함유하고 있으므로, 전면 전극부(140)와 후면 전극부(150)가 위치하는 부분은 빛이 투과되지 못한다.
따라서, 기판(110)의 후면보다 많은 빛을 입사 받는 기판(110)의 전면에 위치한 전면 전극(141) 간의 간격이 후면 전극(151) 간의 간격보다 증가하므로, 기판(110)의 전면에서 복수의 전면 전극(141)으로 인해 빛의 입사면이 감소하는 크기를 줄여 기판(110)의 전면으로 입사되는 빛의 양을 증가시킨다.
대안적인 예에서, 복수의 전면 버스바(142)와 복수의 후면 버스바(152) 중 적어도 하나는 생략 가능하다.
본 예에서, 이러한 전면 전극부(140)와 후면 전극부(150) 중 적어도 하나는 도금법으로 형성될 수 있다.
따라서, 전면 전극부(140)와 후면 전극부(150) 중 적어도 하나가 도금법으로 제조될 때, 도금법으로 제조된 전면 전극부(140)와 후면 전극부(150) 중 적어도 하나는 본 예와 같이 단일막으로 이루어질 수 있지만, 이중막 또는 삼중막과 같은 다중막으로 이루어질 수 있다. 단일막으로 이루어질 경우, 전면 전극부(140)와 후면 전극부(150) 중 적어도 하나는 은(Ag)으로 이루어질 수 있다.
도금법으로 제조된 전면 전극부(140)와 후면 전극부(150) 중 적어도 하나가 이중막 구조를 가질 경우, 에미터부(121), 즉 기판(110)의 제2 도전성 타입의 부분과 접해 있거나 후면 전계부(172), 즉, 제1 도전성 타입의 불순물이 고농도도 도핑되어 있는 기판(110)의 부분과 접해 있는 하부막(제1 막)은 니켈(Ni)로 이루어질 수 있고, 하부막 위에 위치한 상부막(제2 막)은 은(Ag)으로 이루어질 수 있다.
또한, 도금법으로 제조된 전면 전극부(140)와 후면 전극부(150) 중 적어도 하나가 삼중막 구조를 가질 경우, 에미터부(121) 또는 후면 전계부(172)와 접해 있는 하부막(제1 막)은 니켈(Ni)로 이루어질 수 있고, 하부막 위에 위치한 중간막(제2 막)은 구리(Cu)로 이루어지며 중간막 위에 위치한 상부막(제 3막)은 은(Ag)이나 주석(Sn)로 이루어질 수 있다.
이때, 도금법으로 제조된 전면 전극부(140)와 후면 전극부(150) 중 적어도 하나가 이중막 일 때, 하부막의 두께는 약 0.5㎛ 내지 약 1㎛일 수 있고 상부막은 약 5㎛ 내지 약 10㎛일 수 있다.
그리고 도금법으로 제조된 전면 전극부(140)와 후면 전극부(150) 중 적어도 하나가 삼중막 일 때, 하부막과 상부막 각각의 두께는 약 0.5㎛ 내지 약 1㎛일 수 있고, 중간막은 약 5㎛ 내지 약 10㎛일 수 있다.
이때, 하부막은 접해있는 에미터부(121)나 후면 전계부(172)와의 접촉 저항을 감소시켜 접촉 특성을 향상시키기 위한 것이고, 중간막은 비용 절감을 위한 것으로 구리(Cu)와 같이 저렴하면서도 양호한 전도도를 갖는 재료로 이루어질 수 있다.
중간막이 구리(Cu)로 이루어질 경우, 이 중간막 하부에 위치한 하부막은 실리콘(Si)과의 결합력이 양호한 구리가 실리콘(Si)으로 이루어진 에미터부(121)나 후면 전계부(172) 속으로 침투(흡수)하여 전하의 이동을 방해하는 불순물로서 작용하는 것을 방지한다.
또한, 상부막은 그 하부에 위치한 막(예, 하부막 또는 중간막)의 산화를 방지하고 상부막 위에 위치하는 리본(ribbon)과 같은 도전성 필름과의 접착력을 향상시키기 위한 것이다.
이처럼, 도금법을 통해 이중막 또는 삼중막으로 전면 전극부(140)와 후면 전극부(150) 중 적어도 하나가 이루어지고, 하부막으로 니켈(Ni)을 이용할 경우, 니켈(Ni)과 에미터부(121)의 실리콘(Si), 즉, 기판(110)의 제2 도전성 타입의 부분의 실리콘과의 결합 또는 니켈(Ni)과 후면 전계부(172)의 실리콘, 즉, 제1 도전성 타입의 불순물이 고농도도 도핑되어 있는 기판(110)의 부분의 실리콘과의 결합에 의해 하부막과 에미터부(121) 사이 또는 하부막과 후면 전계부(172) 사이에는 니켈 규소 화합물(nickel silicide)이 존재한다.
반면, 전면 전극부(140)와 후면 전극부(150) 중 적어도 하나가 글래스 프릿(glass frit)을 함유한 은 페이스트(Ag paste)나 알루미늄 페이스트(Al paste) 등을 이용한 스크린 인쇄법을 이용하여 형성할 경우, 글래스 프릿이 제1 유전층부(130)나 제2 유전층부(190)를 관통하여 에미터부(121)나 후면 전계부(172)와 접하게 된다.
따라서, 전면 전극부(140)와 에미터부(121)가 접하는 부분이나 후면 전극부(150)와 후면 전계부(172)가 접하는 부분에는 글래스 프릿의 성분들 중 적어도 하나, 예를 들어, PbO와 같은 납(Pb) 계열 물질, Bi2O3와 같은 비스무트(Bi) 계열 물질, Al2O3와 같은 알루미늄(Al) 계열 물질, B2O3와 같은 붕소(B) 계열 물질, 주석(Sn) 계열 물질, ZnO와 같은 아연(Zn) 계열 물질, TiO와 같은 티타늄(Ti) 계열 물질 및 P2O5와 같은 인(P) 계열 물질 등 중 적어도 하나가 검출된다.
하지만, 전면 전극부(140)와 후면 전극부(150) 중 적어도 하나가 도금법으로 형성될 경우, 전면 전극(141) 및 전면 버스바(142)와 기판(110)[즉, 에미터부(121)] 사이, 그리고 후면 전극(151) 및 후면 버스바(152)와 기판(110)[즉, 후면 전계부(172)에는 글래스 프릿의 성분이 검출되지 않는다.
이와 같이, 전면 전극부(140)과 후면 전극부(150) 중 적어도 하나가 다층막으로 이루어질 경우, 하부막부터 상부막까지 도금법을 이용하여 차례로 원하는 두께를 갖는 다층막을 형성하게 된다.
도 1에서, 기판(110)에 위치하는 전면 전극(141)의 개수, 전면 버스바(142)의 개수, 후면 전극(151)의 개수 및 후면 버스바(152)의 개수는 한 예에 불과하고, 경우에 따라 변경 가능하다.
전면 버스바(142)와 후면 버스바(152)는 각각 에미터부(121)와 후면 전계부(172)에서 전하를 수집하는 기능뿐만 아니라 복수의 전면 전극(141)에 의해 수집된 전하와 복수의 후면 전극(151)에 의해 수집된 전하를 모아서 외부 장치로 출력하기 위한 것이다.
따라서, 대안적인 예에서, 전면 버스바(142)와 후면 버스바(152) 중 적어도 하나는 제1 유전층부(130)와 제2 유전층부(190) 중 적어도 하나 위에 바로 위치하여 제1 유전층부(130)와 제2 유전층부(190) 중 적어도 하나와 접해 있을 수 있다.
이미 설명한 것처럼, 기판(110)의 전면과 후면이 제1 및 제2 텍스처링 표면을 갖고 있고, 이로 인해 기판(110)의 표면적이 증가한다.
따라서, 각 전면 전극(141)과 접촉하는 에미터부(121)의 면적과 각 후면 전극(151)과 접하는 후면 전계부(172)의 면적이 증가하므로 각 전면 전극(141)와 각 후면 전극(151)의 폭(W11, W12)이 감소하더라도 에미터부(121)와 전면 전극(141)과의 접촉 면적 및 후면 전계부(172)와 후면 전극(151)과의 접촉 면적은 감소하지 않는다.
따라서, 전면 전극(141) 및 후면 전극(151)의 폭이 감소하더라도 에미터부(121)에서 각 전면 전극(141)으로 이동하는 전하의 양과 후면 전계부(172)에서 각 후면 전극(151)으로 이동하는 전하의 양은 줄지 않는다.
본 실시예에서, 각 전면 전극(141)의 폭(W11)과 각 후면 전극(151)의 폭(W12)은 각각 약 40㎛ 내지 50㎛일 수 있다.
이로 인해, 기판(110)의 전면과 후면에서 빛의 입사를 방해하는 전면 전극(141)과 후면 전극(151)의 형성 면적이 감소하므로, 기판(110)의 전면과 후면에서 기판(110)으로 입사되는 빛의 양은 증가한다.
하지만, 기판(110)의 전면 및 후면의 제1 텍스처링 표면 및 제2 텍스처링 표면으로 인해, 인접한 전면 전극(141)과 후면 전극(151)으로의 이동을 위해 에미터부(121)와 후면 전계부(172)의 표면을 따라 각각 이동하는 전하의 이동 거리가 증가하게 된다.
따라서, 본 실시예의 경우, 에미터부(121)의 표면적 증가와 후면 전계부(172)의 표면적 증가로 늘어난 전하의 이동 거리를 보상하기 위해, 인접한 두 전면 전극(141) 간의 간격(D11)과 인접한 두 후면 전극(151) 간의 간격(D12)을 줄이는 것이 바람직하다.
따라서, 한 예로서, 인접한 두 전면 전극(141) 간의 간격(D11)과 인접한 두 후면 전극(151) 간의 간격(D12)은 각각 약 1.5㎜이상 2.0 ㎜ 미만일 수 있다.
이미 설명한 것처럼, 각 전면 전극(141)과 각 후면 전극(151)의 폭(W11, W12)이 감소함에 따라, 인접한 전극간의 간격(D11, D12)이 증가하더라도 기판(110)의 전면과 후면에서 빛의 입사 면적이 감소하지 않는다.
이와 같은 구조를 갖는 본 실시예에 따른 태양전지의 동작은 다음과 같다.
태양전지로 빛이 조사되어 제1 유전층부(130)와 제2 유전층부(190) 중 적어도 하나를 통해 기판(110)으로 입사되면, 빛 에너지에 의해 기판(110)에서 전자-정공 쌍이 발생한다.
이때, 기판(110)의 제1 텍스처링 표면 및 제2 텍스처링 표면과 제1 유전층부(130) 및 제2 유전층부(190)에 의해 기판(110)으로 입사되는 빛의 반사 손실이 줄어들어 기판(110)으로 입사되는 빛의 양이 증가한다.
이들 전자와 정공은 기판(110)과 에미터부(121)의 p-n 접합에 의해, n형의 도전성 타입을 갖는 반도체부, 예를 들어, 기판(110)과 p형의 도전성 타입을 갖는 반도체부, 예를 들어, 에미터부(121) 쪽으로 각각 이동한다.
에미터부(121) 쪽으로 이동한 정공은 인접한 복수의 전면 전극(141)과 복수의 전면 버스바(142)에 의해 수집되어 복수의 전면 버스바(142)를 따라 이동하고, 기판(110) 쪽으로 이동한 전자는 후면 전계부(172)를 통과해 인접한 복수의 후면 전극(151)과 복수의 후면 버스바(152)에 의해 수집되어 복수의 후면 버스바(152)를 따라 이동한다.
이에, 어느 한 태양전지의 전면 버스바(142)와 인접한 태양전지의 후면 버스바(152)를 도전성 필름과 같은 도선으로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용하게 된다.
이와 같이, 빛이 입사되는 기판(110)의 전면 및 후면의 표면이 이중 텍스처링 구조를 갖고 있으므로, 입사 면적이 증가하고 복수의 제1 돌출부(11) 및 제2 돌출부(111)로 인한 반사 동작에 의해 빛의 반사량이 감소하여 기판(110) 내부로 입사되는 빛의 양이 증가한다.
또한, 기판(110)의 전면과 후면에 위치한 제1 유전층부(130)와 제2 유전층부(190)의 굴절률에 의한 반사 방지 효과 이외에도 고정 전하를 이용한 전계 패시베이션 효과 및 수소(H)나 산소(O)를 이용한 표면 패시베이션 효과에 의해 태양전지의 효율이 향상된다.
다음, 도 4a 내지 도 4f를 참고로 하여, 본 발명의 실시예에 따른 태양전지의 제조 방법에 대하여 설명한다.
먼저, 기판(110)은 실리콘 블록(block)이나 잉곳(ingot)을 블레이드(blade) 또는 멀티 와이어 소우(multi wire saw)로 슬라이스(slice)하여 제조하는데, 이때 기판(110)에는 기계적 손상층(mechanical damage layer)이 형성된다.
따라서 기계적 손상층으로 인한 태양전지의 특성 저하를 방지하기 위해 습식 식각을 실시하여 기계적 손상층을 제거하는데, 이때, 도 4a에 도시한 바와 같이, 기판(110)의 적어도 한쪽 면에 복수의 제1 돌출부(11)를 포함하는 제1 텍스처링 표면을 형성한다.
제1 텍스처링 표면은 습식 식각에 의해 형성되며, 습식 식각은 산성 케미컬 및 염기성 케미컬 중 적어도 하나의 케미컬을 사용하여 실시할 수 있다.
제1 텍스처링 표면을 형성하는 공정의 한 예에 대해 설명하면 다음과 같다.
먼저 염기성 케미컬을 이용한 습식 식각을 실시하여 기판(110)의 적어도 한쪽 면을 식각한다. 염기성 케미컬로는 수산화 칼륨(KOH)이나 이소프로필 알코올(isopropyl alcohol, IPA) 또는 기타 유기 첨가제를 사용할 수 있다.
이와 같이 염기성 케미컬을 이용하여 기판(111)의 면을 식각하면, 기판(110)의 표면이 텍스처링 처리되어 복수의 제1 돌출부(11)를 포함하는 제1 텍스처링 표면이 형성된다.
이상에서 설명한 방법에 따라 제1 돌출부(11)를 형성한 후, 반응성 이온 식각법(reaction ion etching, RIE) 등과 같은 건식 식각법을 이용하여 제1 돌출부(11)의 표면에 복수의 제2 돌출부(111)를 갖는 제2 텍스처링 표면을 형성한다.
도 4b는 제1 돌출부(11)의 표면에 형성된 복수의 제2 돌출부(111)를 도시하고 있다.
이때, 제2 돌출부(111)는 200㎚ 내지 약 600㎚의 크기로 각각 형성되며, 제2 돌출부(111)들의 수직 단면에 있어서 정점을 연결한 가상선의 길이(a)와 상기 가상선의 시점과 종점을 연결한 직선의 길이(b)의 비율(a/b)이 1.1 내지 1.3가 되도록 제1 돌출부(11)의 표면에 분포한다.
본 예에서, 반응성 이온 식각법을 위해 사용되는 식각 가스는 SF6와 Cl2의 혼합 가스일 수 있다.
제2 텍스처링 표면을 형성한 후에는 기판(110)의 표면 위에 남아있는 잔류물을 제거하는 공정을 실시한다.
반응성 이온 식각법을 이용하여 제2 돌출부(11)를 형성하면, 도 6a 및 도 6b에 도시한 바와 같이 반도체 기판(110)의 표면에 매우 많은 불순물이 흡착되어 있다.
여기에서, 도 6a는 제2 돌출부(111)가 형성된 제1 돌출부(11)를 25,000배의 배율로 확대한 현미경 사진이며, 도 6b는 제1 돌출부(11)를 90,000배의 배율로 확대한 현미경 사진이다.
그리고 도시하지는 않았지만, 반응성 이온 식각법에 의해 형성된 제2 돌출부(111)의 표면에는 플라즈마에 의한 손상층이 형성되어 있다.
이러한 불순물을 제거하기 위해, 종래에는 산성 케미컬을 이용한 1차 세정 공정 및 2차 세정 공정을 순차적으로 실시하였다.
이때, 1차 세정 공정에 사용하는 산성 케미컬은 황산(H2SO4)과 과산화수소를 각각 1:1 내지 4:1의 비율로 혼합된 것을 사용하였으며, 2차 세정 공정에 사용하는 산성 케미컬은 초순수와 염산(HCl) 및 과산화수소가 각각 5:1:1의 비율로 혼합된 것을 사용하였다.
도 7a 및 도 7b는 황산(H2SO4)과 과산화수소를 각각 1:1 내지 4:1의 비율로 혼합된 산성 케미컬을 이용한 1차 세정 공정과 초순수와 염산(HCl) 및 과산화수소가 각각 5:1:1의 비율로 혼합된 2차 세정 공정을 실시한 후에 촬영한 미세 돌출부의 현미경 사진으로서, 도 7a는 제2 돌출부(111)가 형성된 제1 돌출부(11)를 25,000배의 배율로 확대한 현미경 사진이며, 도 7b는 제1 돌출부(11)를 90,000배의 배율로 확대한 현미경 사진이다.
도 7a 및 도 7b에 도시한 바와 같이, 제2 돌출부(111)를 형성한 후 산성 케미컬을 이용한 1차 세정 공정과 2차 세정 공정을 실시하면, 도 6a 및 도 6b와 비교하여 불순물이 많이 제거된 것을 알 수 있다.
그러나 산성 케미컬을 이용한 1차 세정 공정 및 2차 세정에 따르면 제2 돌출부(111)의 표면 손상층이 효과적으로 제거되지 않으며, 불순물이 완벽하게 제거되지 않는 문제점이 있다.
이러한 문제점을 해결하기 위해, 본 발명의 실시예에서는 1차 세정 공정에서 산성 케미컬 대신에 염기성 케미컬을 사용하였다.
이에 대해 도 5를 참고로 하여 보다 구체적으로 설명하면 다음과 같다.
본 발명의 일 실시예에 따른 세정 방법은 염기성 케미컬(chemical)을 이용하여 복수의 미세 돌출부의 표면 손상부를 제거함과 아울러, 상기 미세 돌출부의 표면에 흡착된 불순물을 제거하는 제1 세정 단계, 희석된 산성 케미컬을 이용하여 미세 돌출부의 표면을 세정하는 단계, 산성 케미컬을 이용하여 상기 제1 세정 단계 후에 상기 미세 돌출부의 표면에 잔존하거나 재흡착된 불순물을 제거하는 제2 세정 단계, 및 희석된 산성 케미컬을 이용하여 미세 돌출부의 표면을 한번 더 세정하는 단계를 포함할 수 있다.
여기에서, 희석된 산성 케미컬을 이용하여 미세 돌출부의 표면을 세정하는 단계, 즉 제1 세정 단계와 제2 세정 단계 사이에 실시하는 세정 단계 및 제2 세정 단계 후에 실시하는 세정 단계 중 적어도 하나가 생략될 수도 있다.
제1 세정 공정에 사용되는 염기성 케미컬은 초순수(DI)와 수산화암모늄(NH4OH) 및 과산화수소(H2O2)가 각각 5:1:1의 비율로 혼합된 것일 수 있으며, 염기성 케미컬을 이용한 제1 세정 공정은 70℃ 이하의 온도에서 5분 내지 10분 동안 실시될 수 있다.
여기에서, 수산화암모늄보다 식각 능력이 우수한 수산화칼륨(KOH)를 사용하는 것도 가능하다. 그리고 수산화암모늄 및 수산화 칼륨 외에도 수산화기(-OH)를 포함하는 다른 종류의 염기성 물질을 사용하는 것도 가능하다.
염기성 케미컬을 이용한 제1 세정 공정을 실시하면, 제2 돌출부의 표면이 얇은 두께로 식각되어 제거되며, 제2 돌출부의 표면에 흡착된 불순물이 1차적으로 제거된다.
제2 세정 공정에 사용되는 산성 케미컬은 초순수와 염산(HCl) 및 과산화수소가 각각 5:1:1의 비율로 혼합된 것일 수 있으며, 산성 케미컬을 이용한 제2 세정 공정은 70℃ 이하의 온도에서 5분 내지 10분 동안 실시될 수 있다.
산성 케미컬을 이용한 제2 세정 공정에 의하면, 제1 세정 공정 후 제2 돌출부의 표면에 재흡착된 불순물이 효과적으로 제거된다.
그리고 희석된 산성 케미컬은 초순수와 불산(HF)이 각각 10:1 내지 7:1의 비율로 혼합된 것일 수 있으며, 희석된 산성 케미컬을 이용한 세정 공정은 상온에서 5분 내지 10분 동안 실시될 수 있다.
도 8a 및 도 8b는 염기성 케미컬을 이용한 1차 세정 공정과 산성 케미컬을 이용한 2차 세정 공정을 실시한 후에 촬영한 미세 돌출부의 현미경 사진으로, 도 8a는 제2 돌출부(111)가 형성된 제1 돌출부(11)를 25,000배의 배율로 확대한 현미경 사진이며, 도 8b는 제1 돌출부(11)를 90,000배의 배율로 확대한 현미경 사진이다.
도 8a 및 도 8b에 도시한 바와 같이, 제2 돌출부(111)를 형성한 후 염기 케미컬을 이용한 1차 세정 공정과 산성 케미컬을 이용한 2차 세정 공정을 실시하면, 도 7a 및 도 7b와 비교하여 불순물이 더욱 효과적으로 제거된 것을 알 수 있다.
아래의 표 1은 종래와 본 발명의 실시예를 이용한 세정 작업 후에 측정한 태양전지의 특성들을 나타낸 것으로, 표 1에서, 종래는 1차 세정 작업과 2차 세정 작업에 모두 산성 케미컬을 사용한 경우이고, 실시예 1은 염기성 케미컬에 수산화암모늄을 사용한 경우이며, 실시예 2는 염기성 케미컬에 수산화칼륨을 사용한 경우이다.
구분 개방전압 단락전류밀도 필 팩터 효율
종래 649 38.6 79.5 19.9
실시예 1 650 38.6 80.0 20.1
실시예 2 650 38.6 80.0 20.1
상기 실험 결과에서 알 수 있듯이, 산성 케미컬을 이용하여 1차 세정 공정 및 2차 세정 공정을 실시한 종래의 경우에 비해 본 발명의 실시예 1 및 2의 경우 태양전지의 특성들이 개선된 것을 알 수 있다.
이상에서는 염기성 케미컬(초순수와 수산화칼륨 및 과산화수소의 혼합액)을 이용한 제1 세정 단계, 희석된 산성 케미컬(초순수와 불산의 혼합액)을 이용한 세정 단계, 산성 케미컬(초순수와 염산 및 과산화수소의 혼합액)을 이용한 제2 세정 단계, 및 희석된 산성 케미컬(초순수와 불산의 혼합액)을 이용한 세정 단계를 포함한 세정 방법에 대해 설명하였다.
그러나, 제1 세정 단계에서 사용하는 염기성 케미컬은 과산화수소를 포함하지 않을 수도 있다. 즉, 제1 세정 단계에서 사용하는 염기성 케미컬은 수산화기(-OH)를 포함하는 염기성 물질, 예컨대 수산화칼륨 또는 수산화암모늄과 초순수를 혼합하여 형성할 수도 있다.
세정 방법의 다른 예로, 산성 케미컬을 이용한 제2 세정 단계와 희석된 산성 케미컬을 이용한 세정 단계를 통합하여 1회만 실시할 수도 있다. 즉, 2개의 세정 단계를 1개의 세정 단계로 통합할 수 있다.
산성 케미컬을 이용한 제2 세정 단계와 희석된 산성 케미컬을 이용한 세정 단계를 통합하여 실시할 경우, 산성 케미컬은 초순수와 염산 및 불산을 혼합하여 형성할 수 있다.
따라서, 이 경우에는 세정 방법이 염기성 케미컬(초순수와 수산화칼륨 및 과산화수소의 혼합액)을 이용한 제1 세정 단계, 희석된 산성 케미컬(초순수와 불산의 혼합액)을 이용한 세정 단계, 및 산성 케미컬(초순수와 염산 및 불산의 혼합액)을 이용한 제2 세정 단계의 3단계로 이루어질 수 있다.
세정 방법의 또 다른 예로, 희석된 산성 케미컬을 이용한 세정 단계, 산성 케미컬을 이용한 제2 세정 단계, 및 희석된 산성 케미컬을 이용한 세정 단계를 통합하여 1회만 실시하는 것도 가능하다. 즉, 제1 세정 단계를 제외한 나머지 3개의 세정 단계를 1개의 세정 단계로 통합할 수 있다.
희석된 산성 케미컬을 이용한 세정 단계, 산성 케미컬을 이용한 제2 세정 단계, 및 희석된 산성 케미컬을 이용한 세정 단계를 통합하여 실시할 경우, 산성 케미컬은 초순수와 염산 및 불산을 혼합하여 형성할 수 있다.
따라서, 이 경우에는 세정 방법이 염기성 케미컬(초순수와 수산화칼륨 및 과산화수소의 혼합액)을 이용한 제1 세정 단계, 산성 케미컬(초순수와 염산 및 불산의 혼합액)을 이용한 제2 세정 단계의 2단계로 이루어질 수 있다. 위에서 설명한 다양한 세정 방법에 따라 반도체 기판의 표면을 세정한 후, 도 4c에 도시한 것처럼, 기판(110)의 전면에 에미터부(121)를 형성한다.
에미터부(121)는 이온 주입법을 이용하여 해당하는 도전성 타입(즉, 제2 도전성 타입)(예, p형)을 갖는 제1 불순물을 기판의 제1 면에 주입한 후 활성화 공정을 실시하는 것에 따라 형성할 수 있다.
이때, 도전성 타입은 기판(110)의 것과 반대인 제2 도전성 타입일 수 있고, 본 예에서 사용되는 제1 불순물은 붕소(B)일 수 있다.
따라서, 노출된 기판(110)의 전면에 제2 도전성 타입을 갖는 제1 불순물이 주입되어, 기판(110)의 전면에 제2 도전성 타입(예, p형)의 불순물부인 제1 불순물부(120)가 형성된다.
그런 다음, 기판(110)의 후면에 다시 이온 주입법을 이용하여 해당하는 도전성 타입(즉, 제1 도전성 타입)(예, n형)을 갖는 제2 불순물을 주입하여, 기판(110)의 후면에 제2 불순물부(170)를 형성한다. 본 예에서 사용되는 제2 불순물은 인(P)일 수 있다.
이때, 제1 불순물부(120) 및 제2 불순물부(170)를 형성하기 위한 이온 주입 공정 시 기판(110)의 전면과 후면에서 원하는 부분에만 이온 주입을 실시하기 위한 마스크가 사용될 수 있다.
예를 들어, 기판(110)의 전면에 배치되는 마스크는 기판(110)의 전면의 가장자리 부분만을 차단하고 기판(110) 전면의 나머지 부분을 노출하고, 기판(110)의 후면에 배치되는 마스크는 기판(110)의 후면의 가장자리 부분과 후면 전극 및 후면 버스바 영역을 노출하고 기판(110) 후면의 나머지 부분을 차단할 수 있다.
기판(110) 속에 제1 불순물 이온 및 제2 불순물 이온을 주입하기 위한 이온 주입 에너지는 약 1keV 내지 20keV일 수 있고, 이온 주입 에너지의 크기에 따라 이온 주입 깊이가 정해질 수 있다.
따라서, 제1 불순물부(120)를 위한 이온 주입 에너지의 크기와 제2 불순물부(170)의 이온 주입 에너지의 크기는 서로 상이할 수 있다.
한 예로서, p형 불순물 이온을 기판(110) 속에 주입하는 이온 주입 에너지의 크기가 n형 불순물 이온을 기판(110) 속에 주입하는 이온 주입 에너지의 크기보다 클 수 있다.
이때, 제1 불순물부(120)와 제2 불순물부(170)의 형성 순서는 변경 가능하고, 제1 불순물부(120)와 제2 불순물부(170)는 동일한 챔버(chamber)에서 각각 형성되거나 별도의 챔버에서 각각 형성될 수 있다.
이와 같이, 제1 불순물부(120) 및 제2 불순물부(170)가 형성된 다음, 질소(N2) 분위기나 산소 분위기(O2)에서 기판(110)이 열처리된다.
이로 인해, 제1 불순물부(120)와 제2 불순물부(170)가 완전히 활성화된다. 따라서, 제1 불순물부(120)는 기판(110)의 전면에 위치한 에미터부(121)로 형성되어 기판(110)과 p-n 접합을 형성하고, 제2 불순물부(170)는 기판(110)의 후면에 위치한 후면 전계부(172)로 형성된다
즉, 기판(110) 속에 각각 주입된 p형 불순물과 n형 불순물은 침입형 상태(interstitial sate)로 제1 불순물부(120) 및 제2 불순물부(170)를 형성하고 있지만, 열처리로 인한 활성화 공정이 실시되면, 침입형 상태의 불순물이 치환형 상태(substitutional state)로 바뀌게 되고, 이에 따라, 실리콘과 p형 및 n형 불순물 이온의 재배열이 이루어져, 제1 불순물부(120) 및 제2 불순물부(170)는 각각 p형의 에미터부(121)와 n형의 후면 전계부(172)로 기능하게 된다.
이때, 에미터부(121)를 형성하기 위해 주입되는 붕소(B)는 후면 전계부(172)를 형성하기 위해 주입되는 인(P)보다 용해도(solubility)가 작기 때문에 제1 불순물부(120)를 안정적으로 활성화시키기 위해서는 제1 불순물부(120) 및 제2 불순물부(120, 170)의 활성화 온도를 제1 불순물부(120)를 기초로 정하는 것이 바람직하다.
따라서, 본 예에서, 제1 불순물부(120) 및 제2 불순물부(170)를 위한 활성화 온도는 제1 불순물부(120)가 안정적으로 활성화되는 온도, 예컨대 약 1000℃ 내지 2000℃일 수 있고, 열처리 시간은 약 20분 내지 60분일 수 있다.
이와 같이, 붕소(B)의 활성화가 안정적으로 이루어지는 약 1000℃ 이상의 고온에서 활성화 공정이 행해지므로, 제2 불순물부(170) 뿐만 아니라 제1 불순물부(120)의 활성화가 안정적으로 이루어져 에미터부(121)와 후면 전계부(172)가 효과적으로 형성된다.
더욱이, 약 1000℃ 이상의 열처리 공정을 실시하면, 제1 불순물부(120) 및 제2 불순물부(170)를 위한 이온 주입 공정시 발생한 손상 부분이 재결정화되어 습식 식각법 등을 이용한 별도의 손상 부분 제거 공정 없이도 이온 주입 시 발생한 손상 부분이 치유된다.
이상에서는 에미터부(121)와 후면 전계부(172)가 이온 주입법에 의해 형성되는 것을 예로 들어 설명하였지만, 에미터부(121)와 후면 전계부(172)는 통상의 열 확산법에 의해 형성될 수도 있다.
다음, 도 4e에 도시한 것처럼, 기판(110)의 후면에 수소화된 실리콘 질화물(SiNx:H)로 이루어진 제1 유전층(191)을 형성한다.
이때, 제1 유전층(191)은 플라즈마 기상 적층법(PECVD, plasma enhanced chemical vapor deposition) 등과 같은 막 적층 공정을 통해 형성될 수 있다. 본 예에서, 제1 유전층(191)의 두께는 70㎚ 내지 100㎚일 수 있다.
그런 다음, 도 4f에 도시한 것처럼, 기판(110)의 전면인 에미터부(121) 위와 기판(110)의 후면에 위치한 제1 유전층(191) 위에 알루미늄 산화물(Al2O3)로 이루어진 제2 유전층(131)을 형성한다.
이때, 제2 유전층(131)은 플라즈마 기상 증착법, 특히 원자층 증착(atomic layer deposition, ALD)법 등을 이용하여 형성될 수 있다.
플라즈마 기상 적층법으로 제2 유전층(131)을 형성할 경우, 공정 가스에 의해 노출된 부분에만 막의 적층이 행해지므로, 알루미늄 산화물로 이루어진 제2 유전층(131)은 별도의 플라즈마 기상 적층 공정을 통해 기판(110)의 전면과 후면에 각각 형성될 수 있다.
이 경우, 기판(110)의 전면과 후면에 각각 위치하는 제2 유전층(131)은 동일한 공정 조건에서 형성되어 동일한 막 특성을 가지거나 또는 서로 다른 공정 조건에서 형성되어 서로 다른 막 특성을 가질 수 있다.
하지만, 원자층 증착법을 이용하여 제2 유전층(131)을 형성할 경우, 한번의 적층 공정으로 기판(110)의 전면뿐만 아니라 후면 및 측면까지 제2 유전층을 형성할 수 있다.
따라서, 한번의 원자층 증착법을 통해 기판(110)의 전면과 후면에 동시에 제2 유전층(131)을 형성할 수 있다. 이 경우, 기판(110)의 전면과 후면에 각각 위치하는 제2 유전층(131)은 동일한 공정 조건에서 형성되므로, 동일한 막 특성을 가진다.
본 예에서, 제2 유전층(131)의 두께는 5㎚ 내지 15㎚일 수 있다.
제2 유전층(131)을 형성하면, 기판(110)의 후면에는 제1 유전층(191) 및 제2 유전층(131)으로 이루어진 제2 유전층부(190)가 형성된다.
다음, 도 4g에 도시한 것처럼, 플라즈마 기상 적층법 등을 이용하여 기판 전면의 제2 유전층(131) 위에 실리콘 질화물(SiNx:H)로 이루어진 제3 유전층(132)을 약 70㎚ 내지 100㎚의 두께로 형성한다.
이에 따라, 기판의 전면에는 제2 유전층(131) 및 제3 유전층(132)으로 이루어진 제1 유전층부(130)가 형성된다.
이와 같이, 기판(110)의 전면에 제1 유전층부(130)를 형성하고 기판(110)의 후면에 제2 유전층부(190)를 형성한 후, 제1 유전층부(130)를 관통해 그 하부에 위치한 에미터부(121)와 접하는 복수의 전면 전극(141)과 복수의 전면 버스바(142)로 이루어진 전면 전극부(140)를 형성하고, 제2 유전층부(190)를 관통해 그 하부에 위치한 후면 전계부(172)와 접하는 복수의 후면 전극(151)과 복수의 후면 버스바(152)로 이루어진 후면 전극부(150)를 형성한다.
전면 전극부(140)와 후면 전극부(150)를 형성하기 위한 한 예는 도 4h에 도시한 것과 같다.
예를 들어, 기판(110)의 전면과 후면에 각각 레이저 빔을 선택적으로 조사하여 전면 전극부(140)와 후면 전극부(150)가 형성될 위치에, 복수의 제1 개구부(181) 및 제2 개구부(182)를 형성한다.
이때, 복수의 제1 개구부(181)는 제1 유전층부(130)를 관통해 제1 유전층부(130)의 하부에 위치한 에미터부(121)를 노출하고, 복수의 제2 개구부(182)는 제2 유전층부(190)를 관통해 제2 유전층부(190)의 하부에 위치한 후면 전계부(172)를 노출한다.
복수의 제1 개구부(181)는 복수의 전면 전극(141)과 복수의 전면 버스바(142)를 위한 개구부이고, 이때, 각 전면 전극(141)을 위한 제1 개구부(181)의 폭은 각 전면 버스바(142)를 위한 제1 개구부(181)의 폭보다 작다.
또한, 복수의 제2 개구부(182)는 복수의 후면 전극(151)과 복수의 후면 버스바(152)를 위한 개구부이고, 이때, 각 후면 전극(151)을 위한 제2 개구부(182)의 폭은 각 후면 버스바(152)를 위한 제2 개구부(182)의 폭보다 작다.
이때, 복수의 전면 전극(141)를 위한 복수의 제1 개구부(181)의 개수는 복수의 후면 전극(151)를 위한 복수의 제2 개구부(182)의 개수보다 작을 수 있고, 이로 인해, 인접한 2개의 제1 개구부(181)의 간격이 인접한 2개의 제2 개구부(182)의 간격보다 클 수 있다.
또한, 전면 버스바(142)를 위한 제1 개구부(181)의 형성 위치와 후면 버스바(152)를 위한 제2 개구부(181)의 형성 위치는 기판(110)을 중심으로 서로 마주 볼 수 있다.
그런 다음, 복수의 제1 개구부(181)를 통해 노출된 에미터부(121)에 전기 도금법 또는 무전해 도금법 등과 같은 도금법을 이용하여 복수의 전면 전극(141)과 복수의 전면 버스바(142)로 이루어진 전면 전극부(140)를 형성하고, 이와 마찬가지로, 복수의 제2 개구부(182)를 통해 노출된 후면 전계부(172)에 복수의 후면 전극(151)과 복수의 후면 버스바(152)로 이루어진 후면 전극부(150)를 형성한다.
대안적인 예에서, 복수의 전면 전극(141)과 복수의 전면 버스바(142), 그리고 복수의 후면 전극(151)과 복수의 후면 버스바(152)는 은(Ag)과 같은 금속 물질을 함유한 금속 페이스트(metal paste)를 제1 개구부(181) 및 제2 개구부(182)에 스크린 인쇄(screen printing)법 등으로 도포한 후 원하는 온도에서 열처리하여 형성될 수 있다.
또 따른 대안적인 예에서, 복수의 전면 전극(141)과 복수의 전면 버스바(142), 그리고 복수의 후면 전극(151)과 복수의 후면 버스바(152)는 은(Ag), 또는 은(Ag)과 알루미늄(Al)를 포함한 금속 물질을 함유한 금속 페이스트를 제1 유전층부(130)와 제2 유전층부(190) 위에 각각 도포하고 건조시킨 후 열처리하는 것에 따라 형성할 수 있다.
이때, 복수의 전면 전극부(140)는 제1 유전층부(130)를 관통해야 하고, 복수의 후면 전극부(150)는 제2 유전층부(190)를 관통해야 한다.
따라서, 금속 페이스트는 제1 유전층부(130)와 제2 유전층부(190)를 식각하는 물질(예, PbO)을 함유할 수 있다. 이때, 금속 페이스트에 함유되는 식각 물질의 양과 종류는 제1 유전층부(130)과 제2 유전층부(190)의 두께나 재료 등에 따라 정해질 수 있다.
따라서 제1 유전층부(130)와 제2 유전층부(190) 위에 도포되어 건조된 금속 페이스트 패턴을 열처리하면, 금속 페이스트가 제1 유전층부(130)와 제2 유전층부(190)를 관통하고, 이에 따라 에미터부(121)와 후면 전계부(172)와의 화학적인 결합이 이루어져 에미터부(121)와 전기적 및 물리적으로 연결된 전면 전극부(140)와 전계부(172)와 전기적 및 물리적으로 연결된 후면 전극부(150)가 형성된다.
제1 유전층부(130)와 제2 유전층부(190) 중 적어도 하나가 생략될 때, 제1 유전층부(130)와 제2 유전층부(190)의 관통 동작이 필요 없는 전극부를 형성하는 금속 페이스트는 식각 물질을 함유하지 않거나, 유전층부(130, 190)의 관통에 영향을 미치지 않을 정도의 식각 물질만을 함유할 수 있다.
한편, 도시하지는 않았지만, 제1 유전층부(130a)는 제3 유전층(132) 위에 바로 위치하고 수소화된 실리콘 산화물(SiOx:H)로 이루어진 수소화된 실리콘 산화막을 추가로 구비할 수 있으며, 기판(110)의 후면에 위치한 제2 유전층부(190a)는 실리콘 질화물(SiNx:H)로 이루어진 제1 유전층(191)과 알루미늄 산화물(Al2O3)로 이루어진 제2 유전층(132) 사이에, 수소화된 실리콘 산화물(SiOx:H)로 이루어진 수소화된 실리콘 산화막을 추가로 구비할 수 있다.
상기 수소화된 실리콘 산화막은 그 하부에 위치한 제3 유전층(132) 및 제1 유전층(191)에 존재하여 표면 패시베이션 기능을 실행하는 수소(H)가 기판(110)의 반대쪽으로 이동하는 것을 방지하는 역할을 하므로, 기판 표면의 패시베이션 효과 및 반사 방지 효과가 더욱 향상된다.
그리고 도시하지는 않았지만, 에미터부(121)와 제1 유전층부(130, 130a) 사이에, 그리고 기판(110)의 후면과 제1 유전층(191) 사이에 실리콘 산화물(SiOx)로 이루어진 실리콘 산화막을 추가로 더 구비할 수 있다.
상기 실리콘 산화막은 자연 산화막 위에 알루미늄 산화막(Al2O3) 등과 같은 막이 형성될 때 발생하는 블리스터링(blistering) 현상을 억제할 수 있으며, 패시베이션 효과를 더욱 향상시킬 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (17)

  1. 건식 식각 공정을 실시하여, 복수의 미세 돌출부를 포함하는 제1 텍스처링 표면을 반도체 기판의 제1 면에 형성하고, 복수의 미세 돌출부를 포함하는 제2 텍스처링 표면을 상기 반도체 기판의 제1 면의 반대 쪽에 위치하는 제2 면에 형성하는 단계;
    염기성 케미컬을 이용한 1회의 세정 공정과 산성 케미컬을 이용한 1회 이상의 세정 공정을 포함하여 세정을 실시하는 세정 단계; 및
    상기 반도체 기판의 제1 면의 내부에 제1 도전성의 불순물을 이온 주입법 또는 열 확산법으로 주입하여 상기 반도체 기판과 동일한 실리콘 재질의 에미터부를 형성하고, 상기 제1 도전성의 반대 도전성을 갖는 제2 도전성의 불순물을 이온 주입법 또는 열 확산법에 의해 상기 반도체 기판의 상기 제2 면에 주입하여 후면 전계부를 국부적으로 형성하는 단계;
    상기 기판의 제2 면에 제1 유전층(first dielectric layer)을 형성하는 단계;
    상기 에미터부 위, 그리고 상기 기판의 제2 면에 위치한 제1 유전층 위에 제2 유전층을 동시에 형성하는 단계;
    상기 에미터부 위에 위치한 상기 제2 유전층 위에 제3 유전층을 형성하는 단계; 및
    상기 에미터부와 연결되는 제1 전극부 및 상기 후면 전계부와 연결되는 제2 전극부를 형성하는 단계
    를 포함하며,
    상기 세정 단계에서, 상기 염기성 케미컬을 이용한 1회의 세정 공정을 상기 산성 케미컬을 이용한 1회 이상의 세정 공정보다 먼저 실시하여, 상기 염기성 케미컬에 의해 복수의 미세 돌출부의 표면 손상부를 제거함과 아울러, 상기 미세 돌출부의 표면에 흡착된 불순물을 제거하고,
    상기 염기성 케미컬을 이용한 1회의 세정 공정을 완료한 후, 상기 산성 케미컬을 이용한 1회 이상의 세정 공정을 실시하여, 상기 염기성 케미컬을 이용한 1회의 세정 공정 후에 상기 미세 돌출부의 표면에 잔존하거나 재흡착된 불순물을 제거하는 태양전지의 제조 방법.
  2. 제1항에서,
    상기 건식 식각 공정은 반응성 이온 식각법을 포함하는 태양전지의 제조 방법.
  3. 제1항에서,
    상기 염기성 케미컬은 초순수와 수산화기(-OH)를 포함하는 염기성 물질을 혼합하여 형성한 태양전지의 제조 방법.
  4. 제3항에서,
    상기 염기성 케미컬은 과산화수소를 추가하여 형성한 태양전지의 제조 방법.
  5. 제3항에서,
    상기 수산화기를 포함하는 염기성 물질로 수산화칼륨 용액 또는 수산화암모늄 용액을 사용하는 태양전지의 제조 방법.
  6. 제1항에서,
    상기 산성 케미컬은 초순수와 염산 및 과산화수소를 혼합하여 형성한 태양전지의 제조 방법.
  7. 제6항에서,
    상기 염기성 케미컬을 이용한 1회의 세정 공정과 상기 산성 케미컬을 이용한 1회 이상의 세정 공정 사이에, 희석된 산성 케미컬을 이용하여 상기 미세 돌출부의 표면을 한번 더 세정하는 태양전지의 제조 방법.
  8. 제7항에서,
    상기 희석된 산성 케미컬은 초순수와 불산을 혼합하여 형성한 태양전지의 제조 방법.
  9. 제6항에서,
    상기 산성 케미컬을 이용한 1회 이상의 세정 공정 후에, 희석된 산성 케미컬을 이용하여 상기 미세 돌출부의 표면을 한번 더 세정하는 태양전지의 제조 방법.
  10. 제9항에서,
    상기 희석된 산성 케미컬은 초순수와 불산을 혼합하여 형성한 태양전지의 제조 방법.
  11. 제1항에서,
    상기 산성 케미컬은 초순수와 염산 및 불산을 혼합하여 형성한 태양전지의 제조 방법.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 제1항 내지 제11항 중 어느 한 항에서,
    상기 제1 유전층 및 상기 제3 유전층은 수소화된 실리콘 질화물을 70㎚ 내지 100㎚의 두께로 증착하여 각각 형성하고, 상기 제2 유전층은 알루미늄 산화물을 5㎚ 내지 15㎚의 두께로 증착하여 형성하며, 상기 알루미늄 산화물은 원자층 증착법을 사용하여 증착하는 태양전지의 제조 방법.
  17. 제1항 내지 제11항 중 어느 한 항에서,
    상기 후면 전계부는 상기 제2 전극부의 복수의 핑거 전극과 동일한 패턴으로 형성하는 태양전지의 제조 방법.
KR1020190040395A 2019-04-05 2019-04-05 태양전지의 제조 방법 KR102054977B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190040395A KR102054977B1 (ko) 2019-04-05 2019-04-05 태양전지의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190040395A KR102054977B1 (ko) 2019-04-05 2019-04-05 태양전지의 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020120094199A Division KR20140029563A (ko) 2012-08-28 2012-08-28 태양전지의 제조 방법

Publications (2)

Publication Number Publication Date
KR20190040157A KR20190040157A (ko) 2019-04-17
KR102054977B1 true KR102054977B1 (ko) 2019-12-12

Family

ID=66281676

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190040395A KR102054977B1 (ko) 2019-04-05 2019-04-05 태양전지의 제조 방법

Country Status (1)

Country Link
KR (1) KR102054977B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040152326A1 (en) * 2003-01-28 2004-08-05 Kyocera Corporation Multicrystalline silicon substrate and process for roughening surface thereof
JP2008192764A (ja) * 2007-02-02 2008-08-21 Kyocera Corp 光電変換素子の製造方法
WO2012134062A2 (en) 2011-03-30 2012-10-04 Hanwha Chemical Corporation Method for manufacturing solar cell

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998043304A1 (fr) * 1997-03-21 1998-10-01 Sanyo Electric Co., Ltd. Element photovoltaique et procede de fabrication dudit element

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040152326A1 (en) * 2003-01-28 2004-08-05 Kyocera Corporation Multicrystalline silicon substrate and process for roughening surface thereof
JP2008192764A (ja) * 2007-02-02 2008-08-21 Kyocera Corp 光電変換素子の製造方法
WO2012134062A2 (en) 2011-03-30 2012-10-04 Hanwha Chemical Corporation Method for manufacturing solar cell

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Saleem H. Zaidi et al., "Characterization of Random Reactive Ion Etched-Textured Silicon Solar Cells", IEEE Trans. Electron Devices, Vol.48, pp.1200-1206

Also Published As

Publication number Publication date
KR20190040157A (ko) 2019-04-17

Similar Documents

Publication Publication Date Title
JP5856112B2 (ja) 太陽電池の製造方法
KR101661768B1 (ko) 태양전지 및 이의 제조 방법
US9768342B2 (en) Solar cell and method for manufacturing the same
JP5629013B2 (ja) 半導体素子及びその製造方法
KR101729304B1 (ko) 태양 전지 및 그 제조 방법
KR101110825B1 (ko) 이면 접합형 태양 전지 및 그 제조 방법
US20110100459A1 (en) Solar cell and method for manufacturing the same
US20120180860A1 (en) Solar cell and method for manufacturing the same
KR101878397B1 (ko) 태양전지 및 그 제조 방법
KR20140143278A (ko) 태양 전지 및 이의 제조 방법
KR100990108B1 (ko) 태양 전지 및 그 제조 방법
KR20120087513A (ko) 태양 전지 및 그 제조 방법
US8927854B2 (en) Solar cell and method for manufacturing the same
KR101891336B1 (ko) 태양전지 및 이의 제조 방법
KR101155890B1 (ko) 태양 전지 및 그 제조 방법
KR102054977B1 (ko) 태양전지의 제조 방법
KR102642663B1 (ko) 태양 전지 및 그 제조 방법
KR101708242B1 (ko) 태양전지 및 이의 제조 방법
KR102298671B1 (ko) 태양 전지 및 이의 제조 방법
KR102126851B1 (ko) 태양 전지 및 이의 제조 방법
KR101239793B1 (ko) 태양 전지 및 그 제조 방법
KR101122048B1 (ko) 태양 전지 및 그 제조 방법
KR20130068787A (ko) 태양 전지 및 그의 제조 방법
KR20120077709A (ko) 국부화 에미터 태양전지 및 그 제조 방법
KR20110047438A (ko) 태양 전지 및 그 제조 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)