KR102050138B1 - Multilayered substrate of electrode layer/insulation layer, manufacturing method thereof,and thermoelectric generator module comprising the same - Google Patents

Multilayered substrate of electrode layer/insulation layer, manufacturing method thereof,and thermoelectric generator module comprising the same Download PDF

Info

Publication number
KR102050138B1
KR102050138B1 KR1020170167599A KR20170167599A KR102050138B1 KR 102050138 B1 KR102050138 B1 KR 102050138B1 KR 1020170167599 A KR1020170167599 A KR 1020170167599A KR 20170167599 A KR20170167599 A KR 20170167599A KR 102050138 B1 KR102050138 B1 KR 102050138B1
Authority
KR
South Korea
Prior art keywords
electrode layer
layer
zro
substrate
electrode
Prior art date
Application number
KR1020170167599A
Other languages
Korean (ko)
Other versions
KR20190067548A (en
Inventor
이승협
Original Assignee
한국세라믹기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국세라믹기술원 filed Critical 한국세라믹기술원
Priority to KR1020170167599A priority Critical patent/KR102050138B1/en
Publication of KR20190067548A publication Critical patent/KR20190067548A/en
Application granted granted Critical
Publication of KR102050138B1 publication Critical patent/KR102050138B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H01B1/026—Alloys based on copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H01B13/0016—Apparatus or processes specially adapted for manufacturing conductors or cables for heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H01B13/0026—Apparatus for manufacturing conducting or semi-conducting layers, e.g. deposition of metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B19/00—Apparatus or processes specially adapted for manufacturing insulators or insulating bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/02—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances
    • H01B3/10—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances metallic oxides
    • H01L35/02—
    • H01L35/32—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명은 종래의 DBC(direct bonded copper) 기판을 대체하는 Zr/ZrO2 구조의 전극층/절연층 다층기판을 개시한다. 특히, 이러한 결합기판에서 상기 절연층은 상기 전극층의 일면이 임의의 두께로 산화된 ZrO2로 구성되므로, 무엇보다도 상기 Zr 전극 모재와 강한 접착력을 가져 열전발전 모듈은 물론 여러 전기전자 모듈로의 적용시 고온에서 사용온도의 변화에 의한 열 팽창에 따른 부품간 스트레스를 줄일 수가 있고, 우수한 절연성 및 절연파괴특성과 열 안정성을 갖는다.
또한, 상기 전극층/절연층 다층기판은 상기 전극층의 다른 일면상에 적층되어 상기 전극층의 열전도도에 추가의 열전도도를 부가하는 하나 이상의 금속층을 더 포함할 수 있다. 이때, 상기 하나 이상의 금속층은 Cu 및 Ag 중의 하나 이상으로 될 수 있고, 위와 같은 추가의 열전도도가 부가됨에 따라 상기 전극층의 두께는 더 작아지도록 조절될 수 있다. The present invention discloses an electrode layer / insulation layer multilayer substrate having a Zr / ZrO 2 structure that replaces a conventional direct bonded copper (DBC) substrate. In particular, since the insulating layer is composed of ZrO 2 in which one surface of the electrode layer is oxidized to an arbitrary thickness in the bonding substrate, the insulating layer has a strong adhesive force with the Zr electrode base material, and is applied to thermoelectric power modules as well as various electric and electronic modules. It is possible to reduce stress between parts due to thermal expansion due to the change of use temperature at high temperature, and has excellent insulation, breakdown and thermal stability.
In addition, the electrode layer / insulating layer multilayer substrate may further include one or more metal layers stacked on the other surface of the electrode layer to add additional thermal conductivity to the thermal conductivity of the electrode layer. In this case, the at least one metal layer may be at least one of Cu and Ag, and as the additional thermal conductivity is added, the thickness of the electrode layer may be adjusted to be smaller.

Description

전극층/절연층 다층기판 및 그 제조방법과 이를 포함한 열전발전 모듈 {MULTILAYERED SUBSTRATE OF ELECTRODE LAYER/INSULATION LAYER, MANUFACTURING METHOD THEREOF,AND THERMOELECTRIC GENERATOR MODULE COMPRISING THE SAME}MULTILAYERED SUBSTRATE OF ELECTRODE LAYER / INSULATION LAYER, MANUFACTURING METHOD THEREOF, AND THERMOELECTRIC GENERATOR MODULE COMPRISING THE SAME}

본 발명은 간단한 산화 공정에 의하여 우수한 절연성과 절연파괴특성 및 열 안정성을 갖는 전극층/절연층 다층기판에 관한 것이다.The present invention relates to an electrode layer / insulating layer multilayer substrate having excellent insulation, dielectric breakdown characteristics and thermal stability by a simple oxidation process.

또한, 본 발명은 상기 전극층/절연층 다층기판의 제조방법에 관한 것이다.The present invention also relates to a method of manufacturing the electrode layer / insulating layer multilayer substrate.

또한, 본 발명은 상기 전극층/절연층 다층기판을 포함한 열전발전 모듈에 관한 것이다.The present invention also relates to a thermoelectric power module including the electrode layer / insulating layer multilayer substrate.

최근 열전발전 모듈이나 전력반도체 모듈, 고출력 LED 모듈, 태양전지 모듈 및 기타 집적회로 패키지 등에서 효율적인 내부 열 전달 및 열 방출 기술이 이슈로 되고 있다. Recently, efficient internal heat transfer and heat dissipation technologies have become an issue in thermoelectric power modules, power semiconductor modules, high power LED modules, solar cell modules, and other integrated circuit packages.

특히, 외부 온도 차이에 따라 발전하는 상기 열전발전 모듈에 있어서는 외부로부터 인가된 열 에너지를 내부 발전원인 열전 반도체에 효율적으로 전달하여 기전력을 생성하는 것이 주된 관건으로 된다. 도 1은 그 이유를 설명하기 위한 것으로, 일반적인 상기 열전발전 모듈을 복수로 구성하는 하나의 열전소자의 개략 구조와 동작을 설명하는 도면이다.In particular, in the thermoelectric power generation module generating power according to the external temperature difference, the main issue is to efficiently transfer thermal energy applied from the outside to the thermoelectric semiconductor which is an internal power generation source to generate electromotive force. FIG. 1 is for explaining the reason, and it is a figure explaining the schematic structure and operation | movement of one thermoelectric element which comprises a plurality of said general thermoelectric-generation modules.

도 1을 참조하면, 일반적으로 열전발전 모듈은 복수의 열전소자가 전기적으로 상호 연결되어 구성된 하나의 군으로서, 이러한 각 열전소자(10)는 절연기판(52, 52') 간에 각각 p형 및 n형 반도체(20, 30)와 이들 반도체에 교호하여 배열된 상부 및 하부 전극(54, 54')을 포함한다. 상부 전극(54)은 p형 및 n형 반도체(20, 30) 간을 전기적으로 연결하며, 하부 전극(54')은 p형 반도체(20)와 인접하는 다른 열전 소자(도시되지 않음)의 n형 반도체(도시되지 않음)를 전기적으로 연결한다. Referring to FIG. 1, in general, a thermoelectric power module is a group consisting of a plurality of thermoelectric elements electrically connected to each other, and each of the thermoelectric elements 10 is p-type and n between insulating substrates 52 and 52 ′, respectively. Type semiconductors 20 and 30 and upper and lower electrodes 54 and 54 'arranged alternately to these semiconductors. The upper electrode 54 electrically connects between the p-type and n-type semiconductors 20 and 30, and the lower electrode 54 'is n of another thermoelectric element (not shown) adjacent to the p-type semiconductor 20. The type semiconductor (not shown) is electrically connected.

그러면, 이러한 열전소자(10)에 있어서, 외부 열원에 절연기판들(52, 52') 중의 하나가 접촉하고 열 에너지를 인가받아 기판들(52, 52')간에 온도차가 발생하면, 제벡효과에 따라 p형 및 n형 반도체(20, 30) 각각 내부에서 캐리어인 홀과 전자가 이동함으로써 전류가 흐르고 결국 기전력이 발생하여 발전한다. 따라서, 기판들(52, 52')로부터 상기 p형 및 n형 반도체(20, 30)로 이르는 효과적인 열 전달 루트가 발전효율에 있어 중요하다.Then, in the thermoelectric element 10, when one of the insulating substrates 52 and 52 ′ contacts an external heat source and is applied with thermal energy, a temperature difference occurs between the substrates 52 and 52 ′. Accordingly, holes and electrons, which are carriers, move inside the p-type and n-type semiconductors 20 and 30, respectively, so that electric current flows and eventually electromotive force is generated and generated. Therefore, an effective heat transfer route from the substrates 52, 52 'to the p-type and n-type semiconductors 20, 30 is important for power generation efficiency.

이렇게 외부의 열원과 직접 접촉하여 열을 전달하는 상기 절연기판(52)/상부전극(54) 및 절연기판(52')/하부전극(54')에는 각각 계면 결합되어 하나의 기판을 이룬 소위 DBC(direct bonded copper) 기판(50, 50')이 주로 사용된다. 이러한 DBC 기판은 대체로 양호한 방열특성을 갖고 접착 등 별도의 검사공정을 요하지 않으므로 생산성 향상을 위해 많이 사용되고 있다. 도 2는 이러한 일반적인 DBC 기판의 개략 단면도이다. The so-called DBC, which is interfacially coupled to the insulating substrate 52 / upper electrode 54 and the insulating substrate 52 '/ lower electrode 54', which directly transfers heat by being in direct contact with an external heat source, forms one substrate. (direct bonded copper) substrates 50, 50 'are mainly used. These DBC substrates are generally used to improve productivity because they have good heat dissipation properties and do not require a separate inspection process such as adhesion. 2 is a schematic cross-sectional view of such a general DBC substrate.

도 2와 같이, 일반적으로 DBC 기판은 알루미나(Al2O3) 또는 질화알루미늄(AlN)으로 되는 전기 절연성의 세라믹 기재층과, 이의 상부에 적층된 열전도 특성이 우수한 동박(Cu foil) 층이 계면 결합된 구조로 구성된다. 일반적으로 사용되는 DBC 기판에서 상기 동박층의 두께는 대략 0.127~0.4㎜ 범위이고 상기 세라믹 기재층의 두께는 대략 0.25~1.00㎜ 범위이다.As shown in FIG. 2, a DBC substrate generally has an electrically insulating ceramic base layer made of alumina (Al 2 O 3 ) or aluminum nitride (AlN), and a copper foil layer having excellent thermal conductivity laminated thereon. It consists of a combined structure. In the commonly used DBC substrate, the thickness of the copper foil layer is in the range of about 0.127 to 0.4 mm and the thickness of the ceramic base layer is in the range of about 0.25 to 1.00 mm.

이와 같이 DBC 기판은 열 전도성이 우수한 Cu의 전극층과 전기절연성이 우수한 세라믹 절연층이 하나의 결합체로서 적층된 것이므로, 여러 전기전자 모듈에 사용되고있다. 위에서는 열전발전 모듈의 경우를 예로 들었지만, DBC 기판은 이에 한정되지 않고 효과적인 방열을 위하여 전력반도체 모듈, 고출력 LED 모듈, 태양전지 모듈 및 기타 집적회로 패키지 등에 널리 사용될 수 있다[공개특허공보 제10-2016-0095492호(2016. 8. 11 공개) "세라믹 DBC 기판 및 그 제조 방법", 공개특허공보 제10-2017-0119454호(2017. 10. 27 공개) "양방향 반도체 패키지", 등록특허 제10-1371956호(2014. 3. 7 공고) "DCB 기판 모듈"].As described above, since the DBC substrate is formed by stacking an electrode layer of Cu having excellent thermal conductivity and a ceramic insulating layer having excellent electrical insulation as a combination, it is used in various electric and electronic modules. Although the above is an example of a thermoelectric generator module, the DBC substrate is not limited thereto, and may be widely used in power semiconductor modules, high power LED modules, solar cell modules, and other integrated circuit packages for effective heat dissipation. 2016-0095492 (published Aug. 11, 2016) "Ceramic DBC substrate and manufacturing method thereof", Patent Publication No. 10-2017-0119454 (Published Oct. 27, 2017) "Bidirectional semiconductor package", Patent No. 10 -1371956 (announced March 7, 2014) "DCB Substrate Module"].

그런데, 종래의 DBC 기판은 그 재질의 특성상 일반적으로 다음과 같은 문제를 갖는다:However, conventional DBC substrates generally have the following problems due to the nature of the material:

i) 상기 세라믹 기재층에서 세라믹 재료의 특성상 고온 소성(예컨대, 1000℃ 이상)이 필요하며 이렇게 고온으로 소성할 경우 상기 세라믹 기재층 상에 적층된 동박층이 산화되기 쉬워 환원 분위기의 고온소성이 요구되는 등 제조공정이 까다롭다. i) High temperature firing (for example, 1000 ° C. or higher) is required due to the characteristics of the ceramic material in the ceramic base layer, and when firing at such a high temperature, the copper foil layer deposited on the ceramic base layer is easily oxidized, requiring high temperature firing in a reducing atmosphere. Manufacturing process is difficult.

ii) 또한, 상기 세라믹 기재층에서 세라믹 특성상 자체의 취성(brittleness)으로 인해 일정 두께(예컨대, 200㎛) 이하의 박형으로 모듈에 적용할 경우 깨지기 쉽고 오히려 높은 열 저항으로 작용하므로, 불리하다. ii) In addition, when applied to the module in a thin thickness of a certain thickness (for example, 200 μm) or less due to its brittleness due to the ceramic properties in the ceramic base layer, it is disadvantageous because it acts as a high thermal resistance.

iii) 뿐만 아니라, DBC 기판은 전력반도체 모듈, 고출력 LED 모듈, 태양전지 모듈 등과 같이 사용온도가 200℃ 내외인 경우에는 무리가 없지만, 이보다 더 사용온도가 높은 경우(예컨대, 300℃ 이상)에는 상기 전극층과 세라믹 절연층 간의 큰 열팽창계수(CTE) 차이로 인하여 장시간 동작시 이들 계면결합층간에 스트레스로 인하여 탈락 또는 균열이 발생하여 심각한 열 저항으로 작용하고 불량을 일으킬 수 있다. iii) In addition, the DBC substrate can be used when the use temperature is about 200 ° C. such as a power semiconductor module, a high power LED module, or a solar cell module. However, when the use temperature is higher than the above temperature (eg, 300 ° C. or more), Due to the large difference in coefficient of thermal expansion (CTE) between the electrode layer and the ceramic insulating layer, the stresses between these interfacial bonding layers during the long time operation may cause dropping or cracking, resulting in severe thermal resistance and failure.

따라서, 위 문제를 해소하여 제조공정이 간단하고 고온의 사용온도에서 우수한 파열인성을 가지면서도 우수한 열안정성과 열전도도를 갖는 전극층/절연층 기판이 요청된다.Accordingly, there is a need for an electrode layer / insulation layer substrate which has a high thermal stability and thermal conductivity while having a simple manufacturing process and having excellent tear toughness at a high temperature of use.

본 발명은 전술한 문제들을 해결하기 위하여 간단한 산화 공정에 의하여 우수한 절연성과 절연파괴특성 및 열 안정성을 갖는 전극층/절연층 다층기판을 제공하는 것을 목적으로 한다.The present invention has been made in an effort to provide an electrode layer / insulating layer multilayer substrate having excellent insulation, breakdown characteristics and thermal stability by a simple oxidation process in order to solve the above problems.

위와 같은 과제를 달성하기 위한 일 측면에 의한 본 발명은 Zr로 구성된 전극층과, 상기 전극층의 일면이 임의의 두께로 산화된 ZrO2로 구성된 절연층을 포함하는 전극층/절연층 다층기판일 수 있다.The present invention according to one aspect for achieving the above object may be an electrode layer / insulating layer multi-layer substrate including an electrode layer composed of Zr, and an insulating layer composed of ZrO 2 oxidized to any thickness on one surface of the electrode layer.

이때, 상기 절연층의 두께는 10㎛ 이하일 수 있다. 또한, 상기 전극층의 두께는 0.2~0.3㎜ 범위일 수 있고, 상기 절연층의 두께는 0.0005~0.001㎜ 범위일 수 있다.In this case, the thickness of the insulating layer may be 10 μm or less. In addition, the thickness of the electrode layer may be in the range of 0.2 ~ 0.3mm, the thickness of the insulating layer may be in the range of 0.0005 ~ 0.001mm.

또한, 상기 전극층/절연층 다층기판은 상기 전극층의 다른 일면상에 적층되어 상기 전극층의 열전도도에 추가의 열전도도를 부가하는 하나 이상의 금속층을 더 포함할 수 있다. 이때, 상기 하나 이상의 금속층은 Cu 및 Ag 중의 하나 이상으로 될 수 있고, 다만 산화성이 강한 Al로는 구성되지 않음이 바람직하다. 또한, 상기 전극층의 두께는 부가되는 상기 추가의 열전도도에 따라 작아지도록 조절될 수 있다. 또한, 상기 하나 이상의 금속층의 두께는 30㎛ 이하로 됨이 바람직하다.In addition, the electrode layer / insulating layer multilayer substrate may further include one or more metal layers stacked on the other surface of the electrode layer to add additional thermal conductivity to the thermal conductivity of the electrode layer. In this case, the at least one metal layer may be at least one of Cu and Ag, but is not preferably composed of Al having strong oxidizing property. In addition, the thickness of the electrode layer can be adjusted to be smaller according to the additional thermal conductivity added. In addition, the thickness of the at least one metal layer is preferably 30㎛ or less.

또한, 다른 일 측면에 의한 본 발명은 위에 기술한 전극층/절연층 다층기판을 제조하는 방법에 관한 것으로, 상기 전극층으로서 Zr 기판을 준비하는 단계와, 상기 Zr 기판의 일면을 양극 산화 또는 고온 산화시켜 상기 일면상에 ZrO2로 구성된 상기 절연층을 형성하는 단계를 포함할 수 있다. 또한, 상기 추가의 열전도도를 부가하는 하나 이상의 금속층을 포함하는 전극층/절연층 다층기판은 그 제조하는 방법으로서, 상기 전극층으로서 Zr 기판을 준비하는 단계와, 상기 Zr 기판의 일면상에 상기 추가의 열전도도를 부가하는 하나 이상의 금속층을 압연하거나 도금하여 적층하는 단계와, 상기 Zr 기판의 다른 일면을 양극 산화 또는 고온 산화시켜 상기 다른 일면상에 ZrO2로 구성된 상기 절연층을 형성하는 단계를 포함할 수 있다.In addition, the present invention according to another aspect relates to a method for manufacturing the electrode layer / insulating layer multilayer substrate described above, comprising the steps of preparing a Zr substrate as the electrode layer, by anodic oxidation or high temperature oxidation of one surface of the Zr substrate It may include the step of forming the insulating layer consisting of ZrO 2 on the one surface. In addition, an electrode layer / insulating layer multilayer board comprising at least one metal layer to add the additional thermal conductivity is prepared by the method comprising the steps of: preparing a Zr substrate as the electrode layer; Rolling or plating one or more metal layers to add thermal conductivity, and anodizing or hot-oxidizing the other surface of the Zr substrate to form the insulating layer composed of ZrO 2 on the other surface. Can be.

이때, 상기 양극 산화로 형성되는 상기 절연층의 두께는 20㎛ 미만의 범위로 조절됨이 바람직하다.At this time, the thickness of the insulating layer formed by the anodic oxidation is preferably adjusted to a range of less than 20㎛.

또한, 상기 고온 산화는 800℃ 이상의 온도범위에서 수행될 수 있고, 산소 또는 대기 분위기하에서 수행될 수 있다.In addition, the high temperature oxidation may be performed at a temperature range of 800 ° C. or higher, and may be performed under oxygen or an atmospheric atmosphere.

또한, 또 다른 일 측면에 의한 본 발명은 상호 전기적으로 직렬연결된 복수의 열전소자로서 각각이 일조의 상부 절연기판 및 하부 절연기판과; 서로 교대로 이격되어 배치된 p형 열전 반도체 및 n형 열전 반도체와; 상기 p형 열전 반도체 및 n형 열전 반도체의 각 상면을 연결하는 상부 전극과; 상기 p형 열전 반도체와 인접하는 다른 열전소자의 n형 열전 반도체의 각 하면을 연결하는 하부 전극을 포함하되, 상기 상부 전극의 상면은 상기 상부 절연기판의 하면에 부착되고 상기 하부 전극의 하면은 상기 하부 절연기판의 상면에 부착된 상기 복수의 열전소자로 이루어진 열전발전 모듈에 관한 것이다. 이때, 상기 상부 전극 및 상부 절연기판, 그리고 상기 하부 전극 및 하부 절연기판은 각각 일조로 되어 전술한 전극층/절연층 다층기판으로 유리하게 대체될 수 있다.In addition, according to another aspect of the present invention, a plurality of thermoelectric elements electrically connected in series with each other includes a set of upper and lower insulating substrates; P-type thermoelectric semiconductors and n-type thermoelectric semiconductors that are alternately spaced apart from each other; An upper electrode connecting upper surfaces of the p-type thermoelectric semiconductor and the n-type thermoelectric semiconductor; A lower electrode connecting each lower surface of the n-type thermoelectric semiconductor of another thermoelectric element adjacent to the p-type thermoelectric semiconductor, wherein an upper surface of the upper electrode is attached to a lower surface of the upper insulating substrate, and a lower surface of the lower electrode is The present invention relates to a thermoelectric generator module including the plurality of thermoelectric elements attached to an upper surface of a lower insulating substrate. In this case, the upper electrode and the upper insulating substrate, and the lower electrode and the lower insulating substrate can be advantageously replaced by the above-described electrode layer / insulating layer multilayer substrate.

본 발명에 의하면, 간단한 산화 공정에 의하여 Zr 전극 표면에 ZrO2 층을 그 두께를 임의로 조절해가면서 형성함으로써 우수한 절연성 및 절연파괴특성과 열 안정성을 갖는 Zr/ZrO2 전극층/절연층 다층기판을 유리하게 형성할 수 있다. 그리고, 본 발명에 의한 전극층/절연층 다층기판에서 Zr 전극층상에 형성되는 ZrO2 박층은 우수한 절연성, 절연파괴 특성 및 균열 전파, 파열 인성에 대한 높은 저항성을 가질 뿐만 아니라 무엇보다도 상기 Zr 전극 모재와 강한 접착력을 가지므로, 열전발전 모듈은 물론 여러 전기전자 모듈로의 적용시 고온에서 사용온도의 변화에 의한 열 팽창에 따른 부품간 스트레스를 줄일 수가 있고, 우수한 절연성 및 절연파괴특성을 갖는다.According to the present invention, the ZrO 2 layer is formed on the surface of the Zr electrode by a simple oxidation process while controlling the thickness thereof, thereby obtaining a Zr / ZrO 2 electrode layer / insulating layer multilayer substrate having excellent insulation properties, breakdown characteristics and thermal stability. Can be formed. In addition, the ZrO 2 thin layer formed on the Zr electrode layer in the electrode layer / insulating layer multilayer substrate according to the present invention not only has excellent insulation, dielectric breakdown characteristics, and high resistance to crack propagation and fracture toughness, but also above all, Since it has a strong adhesive force, it is possible to reduce the stress between components due to the thermal expansion due to the change of the use temperature at high temperature when applied to a thermoelectric power module as well as to various electrical and electronic modules, and has excellent insulation and dielectric breakdown characteristics.

도 1은 일반적인 열전발전 모듈을 복수로 구성하는 하나의 열전소자의 개략 구조와 동작을 설명하는 도면이다.
도 2는 일반적인 DBC 기판의 개략 단면도이다.
도 3a는 본 발명의 일 구현예에 따른 전극층/절연층 다층기판의 단면도이고, 도 3b는 본 발명의 일 실시예로서 도 3a의 전극층/절연층 다층기판을 유리하게 적용한 열전발전 모듈(100)의 개략 구조도이다.
도 4a~4c는 본 발명의 실시예 1에 따라 제조된 Zr/ZrO2 전극층/절연층 다층기판의 전자현미경 사진으로서, 도 4a는 상기 Zr/ZrO2 전극층/절연층 다층기판의 단면을, 도 4b는 상기 Zr/ZrO2 전극층/절연층 다층기판의 파단면을, 그리고 도 4c는 상기 Zr/ZrO2 전극층/절연층 다층기판의 상면을 각각 보인다.
도 5a 및 도 5b는 본 발명의 실시예 1에 따라 제조된 도 4a~4c에서 보인 Zr/ZrO2 전극층/절연층 다층기판(이때, ZrO2 박층은 약 500㎚ 두께)의 절연파괴 특성을 관찰한 것으로, 도 5a는 이의 측정방법을 설명하는 모식도이고, 도 5b는 도 5a에 따라 측정된 상기 Zr/ZrO2 전극층/절연층 다층기판의 절연파괴 특성으로서 인가전압에 따라 기판면을 흐르는 전류밀도의 변화 그래프이다.
도 6a와 도 6b는 본 발명의 실시예 1에 따라 양극 산화 시간에 따른 Zr/ZrO2 전극층/절연층 다층기판의 절연파괴 특성으로서, 도 6a는 양극 산화 공정 중에 양극 산화 시간에 따라 기판면을 따라 흐르는 전류밀도의 변화 그래프로서 반응속도를 나타내고, 도 6b는 임계시간을 초과한 약 1.5시간 이후 박리현상이 발생한 기판 표면의 전자현미경 사진이다.
도 7a 및 도 7b는 본 발명의 실시예 2에 의한 Zr/ZrO2 전극층/절연층 다층기판의 전자현미경 사진으로서, 도 7a는 상기 Zr/ZrO2 전극층/절연층 다층기판의 단면을, 도 7b는 상기 Zr/ZrO2 전극층/절연층 다층기판의 파단면의 미세구조를 각각 보인다.
도 8a 및 도 8b는 본 발명의 실시예 2에 따라 도 7a~7b에서 보인 Zr/ZrO2 전극층/절연층 다층기판(이때, ZrO2 박층은 약 500㎚ 두께)의 절연파괴 특성을 관찰한 것으로, 도 8a는 이의 측정방법을 설명하는 모식도이고, 도 8b는 도 8a에 따라 측정된 상기 Zr/ZrO2 전극층/절연층 다층기판의 절연파괴 특성으로서 인가전압에 따라 기판면을 흐르는 전류밀도의 변화 그래프이다.
도 9는 본 발명의 다른 일 구현예에 따라 형성된 부가 적층판/Zr/ZrO2 구조의 전극층/절연층 다층기판을 보인다.1 is a view for explaining the schematic structure and operation of one thermoelectric device constituting a plurality of general thermoelectric power module.
2 is a schematic cross-sectional view of a typical DBC substrate.
3A is a cross-sectional view of an electrode layer / insulation layer multilayer board according to an embodiment of the present invention, and FIG. 3B is a thermoelectric power module 100 to which the electrode layer / insulation layer multilayer board of FIG. 3A is advantageously applied as an embodiment of the present invention. It is a schematic structural diagram of.
4A to 4C are electron micrographs of a Zr / ZrO 2 electrode layer / insulation layer multilayer substrate prepared according to Example 1 of the present invention, and FIG. 4A is a cross-sectional view of the Zr / ZrO 2 electrode layer / insulation layer multilayer substrate. 4b shows a fracture surface of the Zr / ZrO 2 electrode layer / insulation layer multilayer board, and FIG. 4c shows a top surface of the Zr / ZrO 2 electrode layer / insulation layer multilayer board.
5A and 5B show the dielectric breakdown characteristics of the Zr / ZrO 2 electrode layer / insulation layer multilayer substrate (wherein ZrO 2 thin layer is about 500 nm thick) shown in FIGS. 4A-4C manufactured according to Example 1 of the present invention. 5A is a schematic diagram illustrating the measuring method thereof, and FIG. 5B is a dielectric breakdown characteristic of the Zr / ZrO 2 electrode layer / insulating layer multilayer substrate measured according to FIG. 5A, and the current density flowing through the substrate surface according to the applied voltage. Is a graph of change.
6A and 6B are dielectric breakdown characteristics of a Zr / ZrO 2 electrode layer / insulation layer multilayer substrate according to anodization time according to Example 1 of the present invention, and FIG. 6A shows a substrate surface according to anodization time during anodization. The reaction rate is shown as a graph of the current density flowing along, and FIG. 6B is an electron micrograph of the surface of the substrate on which the peeling phenomenon occurs after about 1.5 hours exceeding the threshold time.
7A and 7B are electron micrographs of the Zr / ZrO 2 electrode layer / insulation layer multilayer substrate according to the second embodiment of the present invention. FIG. 7A is a cross-sectional view of the Zr / ZrO 2 electrode layer / insulation layer multilayer substrate. Shows the microstructure of the fracture surface of the Zr / ZrO 2 electrode layer / insulation layer multilayer substrate, respectively.
8A and 8B illustrate dielectric breakdown characteristics of a Zr / ZrO 2 electrode layer / insulation layer multilayer substrate (wherein, ZrO 2 thin layer is about 500 nm thick) shown in FIGS. 7A to 7B according to Example 2 of the present invention. 8A is a schematic diagram illustrating a measuring method thereof, and FIG. 8B is a dielectric breakdown characteristic of the Zr / ZrO 2 electrode layer / insulating layer multilayer substrate measured according to FIG. 8A, and a change in current density flowing through the substrate surface according to an applied voltage. It is a graph.
9 illustrates an electrode layer / insulation layer multilayer substrate of an additional laminate / Zr / ZrO 2 structure formed according to another embodiment of the present invention.

먼저, 본원 명세서에서 사용하는 용어인 "전극층/절연층 다층기판"은 전극층상에 절연층이 형성되되, 하술하겠지만 상기 절연층은 상기 전극층이 산화되어 형성됨으로써 사실상 서로 일체인 상태로서 전극층과 이의 상면에 절연층이 형성되어있는 구조의 기판을 지칭한다.First, as used herein, the term "electrode layer / insulating layer multilayer substrate" is an insulating layer is formed on the electrode layer, as will be described later, but the insulating layer is formed by oxidizing the electrode layer is substantially integrated with each other, the electrode layer and its upper surface. Refers to a substrate having a structure in which an insulating layer is formed.

본 발명자는 전극 모재로서 Zr을 사용하고 이 Zr의 표면을 산화시켜 이의 산화물인 ZrO2를 생성할 경우 우수한 특성의 Zr/ZrO2 구조의 전극층/절연층 다층기판을 간단하게 제조할 수 있고 이는 종래의 DBC 기판을 유리하게 대체할 수 있음을 알아냈다.The present inventors can easily manufacture a multilayer electrode substrate of Zr / ZrO 2 structure having excellent characteristics when using Zr as an electrode base material and oxidizing the surface of Zr to produce ZrO 2 , which is an oxide thereof. It has been found that the DBC substrate can be advantageously replaced.

일반적으로, ZrO2는 전기절연성이 대략 ＞1012Ω·㎝, 파열인성이 대략 7.0MPam1/2, 곡강도가 대략 980Mpa, 그리고 비커스 경도가 대략 11.8GPa로서 절연기판 소재로서 우수한 제반 특성을 가지며, 아울러 절연파괴특성 또한 우수하다. 따라서, 이러한 특성의 ZrO2는 종래 DBC 기판의 세라믹 절연층을 유리하게 대체할 수 있다.In general, ZrO 2 has excellent electrical properties as an insulating substrate material, with electrical insulation of> 10 12 Ω · cm, burst toughness of about 7.0 MPam 1/2 , bending strength of about 980 Mpa, and Vickers hardness of about 11.8 GPa. In addition, it has excellent insulation breakdown characteristics. Thus, ZrO 2 of this property can advantageously replace the ceramic insulating layer of a conventional DBC substrate.

특히, 앞서 기술했듯이 취성을 갖는 세라믹 소재의 본래 특성으로 인해 200㎛ 이하의 박형으로의 적용이 어려운 종래 DBC 기판의 세라믹 절연층과는 달리, 본 발명에 의한 전극층/절연층 구조 기판의 Zr의 산화물층, 즉 ZrO2 층은 산화공정의 시간을 임의로 조절해가며 Zr의 산화량을 조절함으로써 그의 두께를 얼마든지 임의로 조절가능하다. 다만, 본 발명에 의하면, 상기 ZrO2 층의 두께는 10㎛ 이하의 두께 범위로 됨이 바람직하고 그 이상의 범위에서는 기계적 스트레스로 인해 박리될 수 있음을 알아냈다. 더욱 바람직하게는, 상기 ZrO2 층의 두께는 0.5~2㎛ 범위이다.In particular, unlike the ceramic insulating layer of the conventional DBC substrate, which is difficult to apply to a thin thickness of 200 μm or less due to the inherent characteristics of the brittle ceramic material, as described above, the oxide of Zr of the electrode layer / insulating layer structure substrate according to the present invention. The layer, ie, the ZrO 2 layer, can arbitrarily control its thickness by arbitrarily controlling the time of the oxidation process and controlling the amount of oxidation of Zr. However, according to the present invention, it was found that the thickness of the ZrO 2 layer is preferably in a thickness range of 10 μm or less and may be exfoliated due to mechanical stress in the above range. More preferably, the thickness of the ZrO 2 layer is in the range of 0.5 to 2 μm.

무엇보다도, 본 발명에 의한 전극층/절연층 조합 기판은 고온 산화 또는 양극 산화와 같은 간단한 산화공정으로 Zr 전극 표면에 생성될 수 있어 상기 Zr 전극 모재와 강한 접착력을 가지므로, 제조공정이 간단하고 또한 종래 DBC 기판처럼 계면결합층간에 탈락 또는 균열이 발생할 염려가 전혀 없다. 따라서, 여러 전기전자 모듈로의 적용시 사용온도의 변화에 의한 열 팽창 차이에 따른 부품간 스트레스를 줄일 수가 있다.Above all, the electrode layer / insulation layer combination substrate according to the present invention can be generated on the surface of the Zr electrode by a simple oxidation process such as high temperature oxidation or anodization, and thus has a strong adhesive force with the Zr electrode base material. Like conventional DBC substrates, there is no fear of dropping or cracking between interfacial bonding layers. Therefore, it is possible to reduce the stress between components due to the difference in thermal expansion due to the change in the use temperature when applied to a number of electrical and electronic modules.

도 3a는 본 발명의 일 구현예에 따른 전극층/절연층 다층기판의 단면도이고, 도 3b는 본 발명의 일 실시예로서 도 3a의 전극층/절연층 다층기판을 유리하게 적용한 열전발전 모듈(100)의 개략 구조도이다.3A is a cross-sectional view of an electrode layer / insulation layer multilayer board according to an embodiment of the present invention, and FIG. 3B is a thermoelectric power module 100 to which the electrode layer / insulation layer multilayer board of FIG. 3A is advantageously applied as an embodiment of the present invention. It is a schematic structural diagram of.

즉, 도 3a에 도시하듯이, 본 발명에 의한 전극층/절연층 다층기판은 간단한 산화공정을 통하여 Zr 전극 표면에 Zr이 산화된 ZrO2 층을 형성하는 방식이므로, 박층의 ZrO2 절연층이 형성될 수 있고, 이 절연층은 ZrO2 자체의 우수한 전기절연성, 곡강도 및 파열인성, 그리고 Zr 전극 모재에 대한 강한 접착력으로 인해 계면결합층간에 탈락 또는 균열이 발생하지 않고 우수한 온도 안정성과 절연성 및 절연파괴특성을 갖는다. 본 구현예에 따른 Zr/ZrO2 구조의 전극층/절연층 다층기판에 있어서 Zr 전극모재의 두께는 0.2~0.3㎜ 범위이고, 그의 상부에 형성된 ZrO2 절연층의 두께는 0.0005~0.001㎜ 범위이다. 또한, 도 3a는 Zr/ZrO2 전극층/절연층 다층기판에서 상기 ZrO2 절연층이 소정 두께로 상기 Zr 전극층의 일면상의 전 영역에서 형성된 것으로 도시하나, 이외에도 본 발명은 상기 ZrO2 절연층이 소정 두께로 상기 Zr 전극층의 일면상의 일부 영역에서만 형성되는 구조 또한 포함할 수 있다.That is, as shown in FIG. 3A, the electrode layer / insulation layer multilayer substrate according to the present invention forms a ZrO 2 layer in which Zr is oxidized on the surface of the Zr electrode through a simple oxidation process, thereby forming a thin ZrO 2 insulation layer. The insulating layer is excellent in electrical stability, bending strength and fracture toughness of ZrO 2 itself, and strong adhesion to Zr electrode base material, without dropping or cracking between interfacial bonding layers and excellent temperature stability and insulation and dielectric breakdown. Has characteristics. In the electrode layer / insulation layer multilayer substrate of the Zr / ZrO 2 structure according to the present embodiment, the thickness of the Zr electrode base material is in the range of 0.2 to 0.3 mm, and the thickness of the ZrO 2 insulation layer formed thereon is in the range of 0.0005 to 0.001 mm. In addition, Figure 3a is a city to be formed around the region on the surface of the Zr electrode layer in which the ZrO 2 insulating layer a predetermined thickness on the Zr / ZrO 2 electrode layer / an insulating layer multi-layer substrate, in addition to the invention is given wherein the ZrO 2 insulating layer It may also include a structure formed only in a partial region on one surface of the Zr electrode layer in thickness.

또한, 도 3a와 같은 박형의 절연층은 본 발명의 일 실시예로서 앞서 도 1에 대해 기술한 바 있는 열전발전 모듈의 종래 DBC 기판(50, 50')에 도 3b와 같이 유리하게 적용될 수 있다. 본 발명의 실시예를 도시하는 도 3b의 각 구성요소는 종래기술을 도시하는 도 1의 각 구성요소에 대응한다- 즉, 도 3b의 절연기판(152, 152') 및 전극(154, 154')과 이들이 이루는 전극층/절연층 다층기판(150, 150'), 그리고 p형 및 n형 반도체(120, 130)는 각각 도 1의 절연기판(52, 52') 및 전극(54, 54')과 이들이 이루는 DBC 기판(50, 50'), 그리고 p형 및 n형 반도체(20, 30)에 상응한다.In addition, the thin insulating layer as shown in FIG. 3a may be advantageously applied to the conventional DBC substrates 50 and 50 'of the thermoelectric power module as described above with reference to FIG. . Each component of FIG. 3B showing an embodiment of the present invention corresponds to each component of FIG. 1 showing the prior art, that is, the insulating substrates 152 and 152 'and the electrodes 154 and 154' of FIG. 3B. ), The electrode layers / insulating layer multilayer substrates 150 and 150 ', and the p-type and n-type semiconductors 120 and 130 are formed of the insulating substrates 52 and 52' and the electrodes 54 and 54 'of FIG. 1, respectively. Corresponding to the DBC substrates 50 and 50 'and the p-type and n-type semiconductors 20 and 30.

특히, 본 실시예에서 도 3b와 같이 유리하게 적용된 전극층/절연층 다층기판(150, 150')에서의 절연층(152, 152')의 두께는 도 1의 종래 DBC 기판(50, 50')의 절연층(52, 52')의 두께에 비해 현저하게 박형으로 형성될 수 있고 또한 전극층(154, 154')의 두께에 비해 훨씬 박형으로 형성될 수 있음을 알 수 있다. 즉, 도 1와 같은 종래 DBC 기판(50, 50')에서 전극층(54, 54')의 두께는 0.127~0.4㎜, 절연층(52, 52')의 두께는 0.25~1.00㎜인 반면에, 본 실시예의 도 3b와 같은 전극층/절연층 다층기판(150, 150')에서 전극층(154, 154')의 두께는 0.2~0.3㎜, 절연층(152, 152')의 두께는 0.0005~0.001㎜이다. In particular, in the present embodiment, the thicknesses of the insulating layers 152 and 152 'in the electrode layer / insulating layer multilayer substrate 150 and 150' which are advantageously applied as shown in FIG. 3B are the conventional DBC substrates 50 and 50 'of FIG. It can be seen that it can be formed significantly thinner than the thickness of the insulating layer (52, 52 ') and also can be formed much thinner than the thickness of the electrode layer (154, 154'). That is, in the conventional DBC substrates 50 and 50 'as shown in FIG. 1, the thickness of the electrode layers 54 and 54' is 0.127 to 0.4 mm and the thickness of the insulating layers 52 and 52 'is 0.25 to 1.00 mm. In the electrode layer / insulating layer multilayer substrate 150 and 150 'of FIG. 3B of the present embodiment, the thickness of the electrode layers 154 and 154' is 0.2 to 0.3 mm, and the thickness of the insulating layers 152 and 152 'is 0.0005 to 0.001 mm. to be.

정리하면, 본 발명에 의한 전극층/절연층 다층기판(150, 150')은 종래의 DBC 기판(50, 50')과 대비하여 다음과 같은 점들이 현격히 개선된다:In summary, the electrode layer / insulating layer multilayer substrate 150, 150 'according to the present invention is significantly improved as compared to the conventional DBC substrate 50, 50':

i) 전극층/절연층 다층기판(150, 150')은 고온 산화 또는 양극 산화와 같은 간단한 산화공정으로 Zr 전극 표면에 생성되므로, 제조공정이 매우 간단하다.i) Electrode Layer / Insulation Layer Since the multilayer substrates 150 and 150 'are formed on the surface of the Zr electrode by a simple oxidation process such as high temperature oxidation or anodization, the manufacturing process is very simple.

ii)~iii) 전극층/절연층 다층기판(150, 150')의 절연층(152, 152')은 상기 Zr 전극(154, 154')과 강한 접착력을 가질 뿐만 아니라 우수한 곡강도와 파열인성을 가지므로, 종래 DBC 기판과는 달리 박층으로 제조가 가능하므로 열전도도가 우수할뿐만 아니라 사용온도의 변화에 의한 스트레스로 인해 계면결합층간에 탈락 또는 균열이 발생할 염려가 전혀 없다.ii) to iii) Insulating layer 152, 152 'of electrode layer / insulating layer multilayer board 150, 150' not only has strong adhesive force with the Zr electrodes 154, 154 'but also has excellent bending strength and tear toughness. Therefore, unlike the conventional DBC substrate, it can be manufactured in a thin layer, so not only has excellent thermal conductivity but also there is no fear of dropping or cracking between the interfacial bonding layers due to the stress caused by the change of the use temperature.

또한, 본 발명의 다른 일 구현예에 의하면, 본 발명의 전극층/절연층 다층기판은 양극 산화 또는 고온 산화와 같은 간단한 산화공정으로 Zr 전극 표면에 ZrO2 절연층을 형성할 수 있다. 또한, 이렇게 형성되는 ZrO2 절연층의 두께는 이러한 산화공정의 시간을 증감하면서 Zr의 산화량을 조절함으로써 효과적으로 조절가능하다. 이하, 이러한 제조방법에 대한 각 실시예를 도면을 참조하며 기술한다.In addition, according to another embodiment of the present invention, the electrode layer / insulating layer multilayer substrate of the present invention may form a ZrO 2 insulating layer on the surface of the Zr electrode by a simple oxidation process such as anodization or high temperature oxidation. In addition, the thickness of the ZrO 2 insulating layer thus formed can be effectively controlled by adjusting the amount of Zr oxidation while increasing the time of the oxidation process. Hereinafter, each embodiment of this manufacturing method will be described with reference to the drawings.

실시예 1: 양극 산화에 의한 Zr/ZrOExample 1 Zr / ZrO by Anodic Oxidation 22 전극층/절연층 다층기판의 제조 Fabrication of electrode layer / insulation layer multilayer board

본 실시예에서는 양극 산화 공정에 의하여 Zr 전극 표면에 ZrO2 절연층을 형성한 Zr/ZrO2의 전극층/절연층 다층기판을 제조하였다. In this embodiment, a Zr / ZrO 2 electrode layer / insulating layer multilayer substrate having a ZrO 2 insulating layer formed on the surface of a Zr electrode was manufactured by an anodization process.

먼저, 에틸렌글리콜 300mL 용매에 HF 0.2M과 탈이온수 8M 농도로 혼합하고 25℃에서 200rpm으로 교반하여 전해액을 제조하였다, 그리고, 0.2~0.3㎜ 두께의 Zr 기판(20×20㎜2)을 외부 전원과 전기적으로 연결된 전도성 지그에 삽입하고, 상기 Zr 기판의 일면은 상기 지그에 접합시키고 그 사이에 Al 호일을 배치시켜 외부 전압원의 전압이 상기 Zr 기판의 전면에 균일하게 인가되도록 배치하였고, 이를 상기 전해액에 투입하였다. 그리고, 동시에 접지되거나 상기 전원에 연결된 Pt 전극을 상기 전해액에 투입하여 상기 Pt 전극과 Zr 기판 간에 60V 전압을 인가하였다. 이와 같은 양극 산화 반응은 하기 화학식들로 표기될 수 있다:First, an electrolyte was prepared by mixing HF 0.2M and deionized water 8M in 300 mL solvent of ethylene glycol and stirring at 200 rpm at 25 ° C. Then, a 0.2-0.3 mm-thick Zr substrate (20 × 20 mm 2 ) was used as an external power source. Inserted into a conductive jig electrically connected to the Zr substrate, one surface of the Zr substrate is bonded to the jig and Al foil disposed therebetween so that the voltage of an external voltage source is uniformly applied to the entire surface of the Zr substrate, and the electrolyte Was put in. At the same time, a Pt electrode grounded or connected to the power supply was applied to the electrolyte to apply a 60 V voltage between the Pt electrode and the Zr substrate. This anodic oxidation reaction can be represented by the following formula:

Figure 112017122148314-pat00001
Figure 112017122148314-pat00001

이리하여 본 실시예에서는 모재인 상기 Zr 기판은 일부가 식각되면서 산화시간에 따라 상기 Zr 기판의 표면상에 수백㎚에서 수십㎛ 두께의 ZrO2 층을 형성할 수 있었다. Thus, in the present embodiment, a portion of the Zr substrate, which is a base material, was formed to form a ZrO 2 layer having a thickness of several hundred nm at several tens of micrometers on the surface of the Zr substrate according to the oxidation time.

도 4a~4c는 이렇게 제조된 본 실시예 1의 Zr/ZrO2 전극층/절연층 다층기판의 전자현미경 사진으로서, 도 4a는 상기 Zr/ZrO2 전극층/절연층 다층기판의 단면을, 도 4b는 상기 Zr/ZrO2 전극층/절연층 다층기판의 파단면을, 그리고 도 4c는 상기 Zr/ZrO2 전극층/절연층 다층기판의 상면을 각각 보인다.4A to 4C are electron micrographs of the Zr / ZrO 2 electrode layer / insulation layer multilayer substrate of Example 1 manufactured as described above, and FIG. 4A is a cross-sectional view of the Zr / ZrO 2 electrode layer / insulation layer multilayer substrate. A fracture surface of the Zr / ZrO 2 electrode layer / insulation layer multilayer board is shown, and FIG. 4C shows an upper surface of the Zr / ZrO 2 electrode layer / insulation layer multilayer board.

도 4a~4c에서 보이듯이, 약 0.2~0.3㎜ 두께의 Zr 전극기판상에 약 500㎚ 두께의 ZrO2 박층이 균일하게 형성되었음을 알 수 있고, 특히 도 4b를 참조하면, 상기 양극 산화에 인가된 고전압에 의해 Zr 표면에 수직방향으로 ZrO2 조직이 형성되었음을 확인할 수 있다.As shown in FIGS. 4A to 4C, it can be seen that a thin layer of ZrO 2 having a thickness of about 500 nm is uniformly formed on a Zr electrode substrate having a thickness of about 0.2 to 0.3 mm. In particular, referring to FIG. It can be confirmed that the ZrO 2 structure was formed in the vertical direction on the Zr surface by the high voltage.

또한, 도 5a 및 도 5b는 본 실시예 1에 따라 도 4a~4c에서 보인 Zr/ZrO2 전극층/절연층 다층기판(이때, ZrO2 박층은 약 500㎚ 두께)의 절연파괴 특성을 관찰한 것으로, 도 5a는 이의 측정방법을 설명하는 모식도이고, 도 5b는 도 5a에 따라 측정된 상기 Zr/ZrO2 전극층/절연층 다층기판의 절연파괴 특성으로서 인가전압에 따라 기판면을 흐르는 전류밀도의 변화 그래프이다.5A and 5B show the dielectric breakdown characteristics of the Zr / ZrO 2 electrode layer / insulating layer multilayer substrate shown in FIGS. 4A to 4C according to Example 1 (wherein, ZrO 2 thin layer is about 500 nm thick). 5A is a schematic diagram illustrating a measuring method thereof, and FIG. 5B is a dielectric breakdown characteristic of the Zr / ZrO 2 electrode layer / insulating layer multilayer substrate measured according to FIG. 5A, and a change in current density flowing through the substrate surface according to an applied voltage. It is a graph.

본 실시예에서는 도 5a와 같이 상기 제조된 Zr/ZrO2 전극층/절연층 다층기판(200)의 ZrO2 박층(240) 상에 약 100㎛ 직경을 갖는 Au 전극층(260)을 도포하고 이 Au 전극(260)과 상기 Zr 전극(220) 간에 외부 전원(210)으로부터 전압을 인가하며 절연파괴 특성을 측정하였다. 도 5b를 보면, 본 실시예에 의한 Zr/ZrO2 전극층/절연층 다층기판은 인가되는 전압이 증가하여도 일정한 전류밀도를 보여 인가전압에 대해 절연파괴가 일어나지 않고 우수하고 안정한 절연파괴 특성을 보임을 알 수 있다. 이러한 특성의 Zr/ZrO2 결합기판은 일 예로서 도 3b와 같이 열전발전 모듈(100)의 전극층/절연층 다층기판(150, 150')으로서 유리하게 적용될 수 있다.In this embodiment, as shown in FIG. 5A, an Au electrode layer 260 having a diameter of about 100 μm is coated on the ZrO 2 thin layer 240 of the Zr / ZrO 2 electrode layer / insulating layer multilayer substrate 200 manufactured as described above. Insulation breakdown characteristics were measured while applying a voltage from the external power source 210 between 260 and the Zr electrode 220. Referring to FIG. 5B, the Zr / ZrO 2 electrode layer / insulating layer multilayer substrate according to the present embodiment shows a constant current density even when the applied voltage is increased, and shows excellent and stable dielectric breakdown characteristics without causing breakdown to the applied voltage. It can be seen. The Zr / ZrO 2 coupling substrate having such a property may be advantageously applied as an electrode layer / insulating layer multilayer substrate 150 and 150 ′ of the thermoelectric power module 100 as shown in FIG. 3B.

또한, 본 실시예에서 상기 양극 산화는 소정 임계시간(예컨대, 1시간)을 초과하지않는 것이 바람직함을 알아냈다. 즉, 장시간의 양극 산화를 거쳐 대략 20㎛ 이상 두께의 ZrO2가 형성될 경우, 모재인 Zr 기판과의 열팽창계수(CTE) 차이와 같은 물성 차이로 열적, 기계적 및 전기적 충격이 있을 경우 박리가 진행될 수 있다. In addition, in this embodiment, it was found that the anodic oxidation does not exceed a predetermined threshold time (for example, 1 hour). That is, when ZrO 2 having a thickness of about 20 μm or more is formed through prolonged anodic oxidation, peeling may proceed when there are thermal, mechanical and electrical shocks due to physical differences such as thermal expansion coefficient (CTE) difference with the base Zr substrate. Can be.

이를 보이는 것으로, 도 6a와 도 6b는 본 실시예 1에서 양극 산화 시간에 따른 Zr/ZrO2 전극층/절연층 다층기판의 절연파괴 특성으로서, 도 6a는 양극 산화 공정 중에 양극 산화 시간에 따라 기판면을 따라 흐르는 전류밀도의 변화 그래프로서 반응속도를 나타내고, 도 6b는 임계시간을 초과한 약 1.5시간 이후 박리현상이 발생한 기판 표면의 전자현미경 사진이다. 도 6a~6b에 보이듯이, 소정 임계시간(예컨대, 1시간)을 초과하면, 본 실시예에서는 대략 1.5시간 이후부터는 ZrO2 층의 두께 성장은 포화되며 박리가 발생하한다.6A and 6B illustrate dielectric breakdown characteristics of a Zr / ZrO 2 electrode layer / insulation layer multilayer substrate according to anodization time according to the first embodiment, and FIG. 6A illustrates a substrate surface according to anodization time during anodization. The reaction rate is shown as a graph of the change of the current density flowing along, and FIG. 6B is an electron micrograph of the surface of the substrate on which the peeling phenomenon occurs after about 1.5 hours exceeding the threshold time. As shown in Figs. 6A to 6B, when a predetermined threshold time (for example, 1 hour) is exceeded, in this embodiment, after approximately 1.5 hours, the thickness growth of the ZrO 2 layer is saturated and peeling occurs.

위와 같이, 본 실시예에서는 간단한 양극 산화 공정에 의하여 우수한 절연성 및 절연파괴특성을 갖는 Zr/ZrO2 전극층/절연층 다층기판을 얻을 수 있다.As described above, in the present embodiment, a Zr / ZrO 2 electrode layer / insulating layer multilayer substrate having excellent insulation and breakdown characteristics can be obtained by a simple anodic oxidation process.

실시예 2: 고온 산화에 의한 Zr/ZrOExample 2: Zr / ZrO by High Temperature Oxidation 22 전극층/절연층 다층기판의 제조 Fabrication of electrode layer / insulation layer multilayer board

본 실시예에서는 고온 산화 공정에 의하여 Zr 전극 표면에 ZrO2 절연층을 형성한 Zr/ZrO2의 DBC 기판을 제조하였다. In this embodiment, a Zr / ZrO 2 DBC substrate having a ZrO 2 insulating layer formed on the surface of a Zr electrode by a high temperature oxidation process was prepared.

이를 위해, 본 실시예에서는 Zr 기판을 산소 또는 대기 분위기하에서 800℃ 이상의 고온 환경에 노출시켰다. 이에 따라, 본 실시예에서 모재인 상기 Zr 기판은 일부가 산화되면서 산화시간에 따라 모재인 Zr은 수백㎚에서 수십㎛ 두께의 ZrO2로 치환되었다.To this end, in this embodiment, the Zr substrate was exposed to a high temperature environment of 800 ° C. or higher under oxygen or an atmospheric atmosphere. Accordingly, in the present embodiment, the base material Zr was partially oxidized while the base material Zr was replaced with ZrO 2 having a thickness of several tens of 탆 at several hundred nm.

도 7a 및 도 7b는 이렇게 제조된 본 실시예 2의 Zr/ZrO2 전극층/절연층 다층기판의 전자현미경 사진으로서, 도 7a는 상기 Zr/ZrO2 전극층/절연층 다층기판의 단면을, 도 7b는 상기 Zr/ZrO2 전극층/절연층 다층기판의 파단면의 미세구조를 각각 보인다.7A and 7B are electron micrographs of the Zr / ZrO 2 electrode layer / insulation layer multilayer substrate of Example 2 manufactured as described above, and FIG. 7A is a cross-sectional view of the Zr / ZrO 2 electrode layer / insulation layer multilayer substrate. Shows the microstructure of the fracture surface of the Zr / ZrO 2 electrode layer / insulation layer multilayer substrate, respectively.

도 7a~7b에서 보이듯이, 약 0.2~0.3㎜ 두께의 Zr 전극기판상에 약 500㎚ 두께의 ZrO2 박층이 균일하게 형성되었음을 알 수 있고, 특히 도 7b를 참조하면, 비정질의 무작위한 ZrO2 박층으로 형성되었음이 확인된다.As shown in FIGS. 7A to 7B, it can be seen that a thin layer of ZrO 2 having a thickness of about 500 nm is uniformly formed on a Zr electrode substrate having a thickness of about 0.2 to 0.3 mm. In particular, referring to FIG. 7B, an amorphous random ZrO 2 is formed. It is confirmed that it is formed in a thin layer.

또한, 도 8a 및 도 8b는 본 실시예 2에 따라 도 7a~7b에서 보인 Zr/ZrO2 전극층/절연층 다층기판(이때, ZrO2 박층은 약 500㎚ 두께)의 절연파괴 특성을 관찰한 것으로, 도 8a는 이의 측정방법을 설명하는 모식도이고, 도 8b는 도 8a에 따라 측정된 상기 Zr/ZrO2 전극층/절연층 다층기판의 절연파괴 특성으로서 인가전압에 따라 기판면을 흐르는 전류밀도의 변화 그래프이다.8A and 8B show the dielectric breakdown characteristics of the Zr / ZrO 2 electrode layer / insulating layer multilayer substrate shown in FIGS. 7A to 7B according to the second embodiment, wherein the ZrO 2 thin layer is about 500 nm thick. 8A is a schematic diagram illustrating a measuring method thereof, and FIG. 8B is a dielectric breakdown characteristic of the Zr / ZrO 2 electrode layer / insulating layer multilayer substrate measured according to FIG. It is a graph.

본 실시예에서는 도 8a에 보이듯이 앞서 설명한 도 5a와 마찬가지로 상기 제조된 Zr/ZrO2 전극층/절연층 다층기판(300)의 ZrO2 박층(340) 상에 약 100㎛ 직경을 갖는 Au 전극층(360)을 도포하고 이 Au 전극(360)과 상기 Zr 전극(320) 간에 외부 전원(310)으로부터 전압을 인가하며 절연파괴 특성을 측정하였다.In the present embodiment, as shown in FIG. 8A, the Au electrode layer 360 having a diameter of about 100 μm is formed on the ZrO 2 thin layer 340 of the manufactured Zr / ZrO 2 electrode layer / insulation layer multilayer substrate 300, as shown in FIG. 8A. ) Was applied and a voltage was applied between the Au electrode 360 and the Zr electrode 320 from an external power supply 310 to measure the dielectric breakdown characteristics.

도 8b를 보면, 본 실시예에 의한 Zr/ZrO2 전극층/절연층 다층기판은 인가되는 전압이 증가하여도 일정한 전류밀도를 보여 인가전압에 대해 우수하고 안정한 절연파괴 특성을 보임을 알 수 있다. 이러한 특성의 Zr/ZrO2 전극층/절연층 다층기판은 일 예로서 도 3b와 같이 열전발전 모듈(100)의 DBC 기판(150, 150')으로서 유리하게 적용될 수 있다.Referring to FIG. 8B, it can be seen that the Zr / ZrO 2 electrode layer / insulation layer multilayer substrate according to the present embodiment shows a constant current density even when the applied voltage is increased, thereby showing excellent and stable dielectric breakdown characteristics with respect to the applied voltage. The Zr / ZrO 2 electrode layer / insulating layer multilayer substrate having such characteristics may be advantageously applied as the DBC substrates 150 and 150 ′ of the thermoelectric power module 100 as shown in FIG. 3B.

위와 같이, 본 실시예 역시 간단한 고온 산화 공정에 의하여 우수한 절연성 및 절연파괴특성을 갖는 Zr/ZrO2 전극층/절연층 다층기판을 얻을 수 있다.As described above, the present embodiment can also obtain a Zr / ZrO 2 electrode layer / insulating layer multilayer substrate having excellent insulation and dielectric breakdown characteristics by a simple high temperature oxidation process.

또한, 본 발명의 다른 일 구현예에 있어서, 위와 같이 제조된 Zr/ZrO2 전극층/절연층 다층기판의 열전도성을 더 증가시키기 위하여 상기 ZrO2층과 결합되지 않은 다른 일면의 Zr 금속층상에 높은 열전도성을 갖는 하나 이상의 금속층을 적층할 수 있다. 위와 같은 하나 이상의 금속층은 상기 Zr 금속층상에 공지된 클래드법(clad)이나 도금법에 의해 부가 적층판으로서 적층될 수 있다. 상기 클래드법은 이종의 여러 금속판을 중첩하여 열간 또는 냉간 압연 등에 의해 기계적으로 접착하는 것으로 널리 공지된 방법이다. 도 9는 본 발명의 다른 일 구현예에 따라 형성된 부가 적층판/Zr/ZrO2 구조의 전극층/절연층 다층기판을 보인다.In addition, in another embodiment of the present invention, in order to further increase the thermal conductivity of the Zr / ZrO 2 electrode layer / insulating layer multilayer substrate manufactured as described above, the high Zr metal layer on the other side of the ZrO 2 layer not bonded to the ZrO 2 layer One or more metal layers having thermal conductivity can be laminated. One or more metal layers as described above may be laminated on the Zr metal layer as an additional laminate by a known clad or plating method. The clad method is a method well known to superimpose mechanically by hot or cold rolling by overlapping a plurality of different metal plates. 9 illustrates an electrode layer / insulation layer multilayer substrate of an additional laminate / Zr / ZrO 2 structure formed according to another embodiment of the present invention.

도 9에 도시하는 본 구현예에 의한 DBC 기판(400)에서 상기 부가 적층판(460)의 재질로는 Cu 및 Ag를 포함한 모든 고 열전도성 금속으로 될 수 있으나, 산화성이 높은 금속은 배제됨이 바람직하다. 예컨대, 고 열전도성 재질인 Al이 고려될 수 있으나, 이는 추후 산화 공정에서 쉽게 산화되므로 배제된다. 본 발명에서 바람직한 상기 부가 적층판(460)의 재질은 Cu 및 Ag 중의 하나 이상으로 될 수 있다.In the DBC substrate 400 according to the present exemplary embodiment illustrated in FIG. 9, the additional laminate 460 may be formed of any high thermal conductive metal including Cu and Ag, but metals having high oxidative properties may be excluded. . For example, Al, a high thermal conductivity material, may be considered, but this is excluded because it is easily oxidized in a later oxidation process. In the present invention, a material of the additional laminate 460 may be one or more of Cu and Ag.

또한, 본 발명에서 위와 같이 추가 전도성을 부여하는 부가 적층판(460)의 존재로 인하여 그만큼 Zr 전극층(420)의 두께를 더욱 얇게 형성할 수 있어 유리하며, 이를 감안하여 상기 부가 적층판(460)의 두께는 대략 30㎛ 이하, 바람직하게는 20㎛ 이하의 범위로 될 수 있다. 일 실시예로서, Cu 재질의 부가 적층판(460)이 20㎛ 두께로 형성될 경우, 그 하부의 Zr 전극층(420)의 두께는 대략 0.1㎜이하로 형성되어도 전도성에 큰 변화가 없다. 다른 일 실시예로서, Cu 재질의 부가 적층판(460)의 두께는 10~30㎛, Zr 전극층(420)의 두께는 0.1㎜이하, 그리고 ZrO2 절연층(440)의 두께는 0.0005㎜로 될 수 있다.In addition, in the present invention, the thickness of the Zr electrode layer 420 may be thinner due to the presence of the additional laminate 460 that provides additional conductivity as described above, and in view of this, the thickness of the additional laminate 460 is considered. May be in the range of about 30 μm or less, preferably 20 μm or less. As an example, when the additional laminated plate 460 of Cu material is formed to have a thickness of 20 μm, even if the thickness of the lower Zr electrode layer 420 is formed to be about 0.1 mm or less, there is no significant change in conductivity. In another embodiment, the thickness of the additional laminate 460 of Cu material may be 10 to 30 μm, the thickness of the Zr electrode layer 420 is 0.1 mm or less, and the thickness of the ZrO 2 insulating layer 440 may be 0.0005 mm. have.

이상과 같이, 본 발명에 의하면, 간단한 산화 공정에 의하여 Zr 전극 표면에 ZrO2 층을 그 두께를 임의로 조절해가면서 형성함으로써 우수한 절연성 및 절연파괴특성을 갖는 Zr/ZrO2 전극층/절연층 다층기판을 유리하게 형성할 수 있다. As described above, according to the present invention, by forming a ZrO 2 layer on the surface of the Zr electrode by a simple oxidation process while controlling the thickness thereof, a Zr / ZrO 2 electrode layer / insulating layer multilayer substrate having excellent insulation and dielectric breakdown characteristics is formed. It can be advantageously formed.

그리고, 본 발명에 의한 전극층/절연층 다층기판에서 Zr 전극층상에 형성되는 ZrO2 박층은 우수한 절연성, 절연파괴 특성 및 균열 전파, 파열 인성에 대한 높은 저항성을 가질 뿐만 아니라 무엇보다도 상기 Zr 전극 모재와 강한 접착력을 가지므로, 열전발전 모듈은 물론 여러 전기전자 모듈로의 적용시 고온에서 사용온도의 변화에 의한 열 팽창에 따른 부품간 스트레스를 줄일 수가 있고, 우수한 절연성 및 절연파괴특성을 갖는다.In addition, the ZrO 2 thin layer formed on the Zr electrode layer in the electrode layer / insulating layer multilayer substrate according to the present invention not only has excellent insulation, dielectric breakdown characteristics, and high resistance to crack propagation and fracture toughness, but also above all, Since it has a strong adhesive force, it is possible to reduce the stress between components due to the thermal expansion due to the change of the use temperature at high temperature when applied to a thermoelectric power module as well as to various electrical and electronic modules, and has excellent insulation and dielectric breakdown characteristics.

전술한 본 발명의 내용은 예시의 목적을 위해 개시된 것이며, 해당 분야에서 통상의 지식을 가진 자라면 누구나 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이고, 이러한 수정, 변경, 부가 등은 특허청구범위에 속하는 것으로 보아야 한다. 일 예로서, 본원은 본 발명의 Zr/ZrO2 전극층/절연층 다층기판이 적용되는 일 예로서 열전발전 모듈의 경우만을 들었으나, 본 발명은 이에 한정되지 않고, 전력반도체 모듈, 고출력 LED 모듈, 태양전지 모듈 및 기타 집적회로 패키지 등의 기타 전기전자 모듈에서 금속 전극과 절연기판이 적층되어 결합된 방열기판으로서 임의로 얼마든지 그대로 적용될 수 있음은 통상의 기술자에게는 지극히 당연하다. The above-described contents of the present invention are disclosed for purposes of illustration, and any person skilled in the art may make various modifications, changes, and additions within the spirit and scope of the present invention. Etc. shall be regarded as belonging to the claims. As an example, the present application has been described only in the case of a thermoelectric power module as an example to which the Zr / ZrO 2 electrode layer / insulating layer multilayer substrate of the present invention is applied, the present invention is not limited to this, power semiconductor module, high power LED module, It is only natural for a person skilled in the art that any other electrical and electronic module such as a solar cell module and other integrated circuit package can be arbitrarily applied as a radiating substrate combined with a metal electrode and an insulating substrate.

Claims (15)

복수의 열전소자가 상호 전기적으로 직렬연결되어 이루어지는 열전발전 모듈로서, 상기 열전소자 각각이
서로 교대로 이격되어 배치된 p형 열전 반도체 및 n형 열전 반도체와;
상기 p형 열전 반도체 및 n형 열전 반도체의 상부에 배치되고, 아래로부터 제1보조전극층/제1전극층/제1산화절연층의 순서대로 형성된 다층 구조를 포함하되, 상기 제1보조전극층 및 제1전극층이 상기 p형 열전 반도체 및 n형 열전 반도체의 각 상면을 서로 전기적으로 연결하도록 배치된 제1다층기판과;
상기 p형 열전 반도체 및 n형 열전 반도체의 저부에 배치되고, 아래로부터 제2산화절연층/제2전극층/제2보조전극층의 순서대로 형성된 다층 구조를 포함하되, 상기 제2보조전극층 및 제2전극층이 상기 p형 열전 반도체와 인접한 다른 열전소자의 n형 열전 반도체의 각 하면을 서로 전기적으로 연결하도록 배치된 제2다층기판을 포함하고,
상기 제1전극층과 제2전극층은 각각 Zr로 구성되고, 상기 제1산화절연층은 상기 제1전극층의 표면이 산화된 ZrO2로 구성되고 상기 제2산화절연층은 상기 제2전극층의 표면이 산화된 ZrO2로 구성되며,
상기 제1보조전극층은 상기 제1전극층에, 상기 제2보조전극층은 상기 제2전극층에 각각 추가의 열전도도를 부가하며 각각 Cu 및 Ag 중의 하나 이상으로 구성된 것을 특징으로 하는 열전발전 모듈.A thermoelectric power module in which a plurality of thermoelectric elements are electrically connected in series with each other.
P-type thermoelectric semiconductors and n-type thermoelectric semiconductors that are alternately spaced apart from each other;
A multi-layer structure disposed on the p-type thermoelectric semiconductor and the n-type thermoelectric semiconductor, and formed in the order of a first auxiliary electrode layer / first electrode layer / first oxide insulating layer from below, wherein the first auxiliary electrode layer and the first auxiliary electrode layer A first multilayer substrate having an electrode layer electrically connected to upper surfaces of the p-type thermoelectric semiconductor and the n-type thermoelectric semiconductor;
A multi-layer structure disposed on a bottom of the p-type thermoelectric semiconductor and the n-type thermoelectric semiconductor, and formed in the order of a second oxide insulating layer / second electrode layer / second auxiliary electrode layer from below, wherein the second auxiliary electrode layer and the second auxiliary electrode layer An electrode layer comprising a second multi-layer substrate arranged to electrically connect each lower surface of the n-type thermoelectric semiconductor of another thermoelectric element adjacent to the p-type thermoelectric semiconductor;
The first electrode layer and the second electrode layer are each composed of Zr, and the first oxide insulating layer is composed of ZrO 2 in which the surface of the first electrode layer is oxidized, and the second oxide insulating layer is formed on the surface of the second electrode layer. Consists of oxidized ZrO 2 ,
And wherein the first auxiliary electrode layer adds additional thermal conductivity to the first electrode layer, and the second auxiliary electrode layer is added to the second electrode layer, respectively, and is composed of at least one of Cu and Ag. 제1항에 있어서,
상기 제1산화절연층과 제2산화절연층의 두께는 10㎛ 이하인 열전발전 모듈.The method of claim 1,
The thickness of the first oxide insulating layer and the second oxide insulating layer is 10㎛ or less thermoelectric power module. 제1항에 있어서,
상기 제1전극층과 제2전극층의 각 두께는 0.2~0.3㎜ 범위인 열전발전 모듈.The method of claim 1,
The thickness of each of the first electrode layer and the second electrode layer is a thermoelectric power module in the range 0.2 ~ 0.3mm. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020170167599A 2017-12-07 2017-12-07 Multilayered substrate of electrode layer/insulation layer, manufacturing method thereof,and thermoelectric generator module comprising the same KR102050138B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170167599A KR102050138B1 (en) 2017-12-07 2017-12-07 Multilayered substrate of electrode layer/insulation layer, manufacturing method thereof,and thermoelectric generator module comprising the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170167599A KR102050138B1 (en) 2017-12-07 2017-12-07 Multilayered substrate of electrode layer/insulation layer, manufacturing method thereof,and thermoelectric generator module comprising the same

Publications (2)

Publication Number Publication Date
KR20190067548A KR20190067548A (en) 2019-06-17
KR102050138B1 true KR102050138B1 (en) 2019-11-28

Family

ID=67064909

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170167599A KR102050138B1 (en) 2017-12-07 2017-12-07 Multilayered substrate of electrode layer/insulation layer, manufacturing method thereof,and thermoelectric generator module comprising the same

Country Status (1)

Country Link
KR (1) KR102050138B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098924A (en) 2016-08-23 2016-11-09 哈尔滨工业大学 A kind of lamination film type thermo-electric device and spraying preparation method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2011144115A (en) * 2009-04-02 2013-05-10 Басф Се THERMOELECTRIC MODULE WITH INSULATED SUBSTRATE
WO2013018604A1 (en) * 2011-07-29 2013-02-07 株式会社村田製作所 Piezoelectric device and method of manufacturing piezoelectric device
KR101323097B1 (en) * 2011-11-17 2013-10-30 한국세라믹기술원 Thermoelectric device with copper electrode and manufacturing method of the same
KR20150084315A (en) * 2014-01-13 2015-07-22 홍익대학교 산학협력단 Thermoelectric modules consisting of thermal-via electrodes and Fabrication method thereof
KR101778041B1 (en) * 2016-01-28 2017-09-14 한국에너지기술연구원 Thermoelectric module exposing electrodes of low temperature and fabrication method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098924A (en) 2016-08-23 2016-11-09 哈尔滨工业大学 A kind of lamination film type thermo-electric device and spraying preparation method thereof

Also Published As

Publication number Publication date
KR20190067548A (en) 2019-06-17

Similar Documents

Publication Publication Date Title
US10410951B2 (en) Bonded body, substrate for power module with heat sink, heat sink, method for producing bonded body, method for producing substrate for power module with heat sink, and method for producing heat sink
CN108133915B (en) Power module with built-in power device and double-sided heat dissipation function and manufacturing method thereof
JP6168268B2 (en) Metal-ceramic substrate and method for manufacturing such a substrate
US20160133558A1 (en) Power Module
KR102295797B1 (en) Substrates for electrical circuits and methods for producing substrates of this type
US8975747B2 (en) Wiring material and semiconductor module using the same
JP3927784B2 (en) Method for manufacturing thermoelectric conversion member
US20080292874A1 (en) Sintered power semiconductor substrate and method of producing the substrate
US20210143103A1 (en) Power module and method for manufacturing power module
US11380832B2 (en) Thermoelectric conversion module and method for producing thermoelectric conversion module
EP3716322A1 (en) Power semiconductor module package and manufacturing method of same
EP3761764A1 (en) Insulating circuit board
US9768036B2 (en) Power semiconductor substrates with metal contact layer and method of manufacture thereof
KR102050138B1 (en) Multilayered substrate of electrode layer/insulation layer, manufacturing method thereof,and thermoelectric generator module comprising the same
JP2012084786A (en) Led package
JP6614256B2 (en) Insulated circuit board
KR101816983B1 (en) Ceramic circuit board and method of manufacturing the same
CN105340091B (en) Light-emitting device module
JPH0476969A (en) Electrostrictive effect element
CN219876270U (en) Ceramic circuit board and semiconductor device integrated configuration
CN219960928U (en) Circuit board and semiconductor device combined structure
WO2020195142A1 (en) Power semiconductor device
JP5200884B2 (en) Thermoelectric power generation device
JP6952552B2 (en) Connection materials and thermoelectric conversion modules and electronics
JP2003234515A (en) Thermoelectric module

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right