KR102046565B1 - 디스플레이 장치 및 이의 구동 방법 - Google Patents

디스플레이 장치 및 이의 구동 방법 Download PDF

Info

Publication number
KR102046565B1
KR102046565B1 KR1020130062658A KR20130062658A KR102046565B1 KR 102046565 B1 KR102046565 B1 KR 102046565B1 KR 1020130062658 A KR1020130062658 A KR 1020130062658A KR 20130062658 A KR20130062658 A KR 20130062658A KR 102046565 B1 KR102046565 B1 KR 102046565B1
Authority
KR
South Korea
Prior art keywords
power supply
current
voltage
overcurrent
supply line
Prior art date
Application number
KR1020130062658A
Other languages
English (en)
Other versions
KR20140141191A (ko
Inventor
김도익
최학기
정호련
아키히로 켄모츠
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130062658A priority Critical patent/KR102046565B1/ko
Publication of KR20140141191A publication Critical patent/KR20140141191A/ko
Application granted granted Critical
Publication of KR102046565B1 publication Critical patent/KR102046565B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 디스플레이 장치 및 이의 구동 방법에 관한 것으로, 특히 과전류를 감지하고 차단할 수 있는 디스플레이 장치 및 이의 구동 방법에 관한 것이다. 본 발명의 실시 예에 따른 디스플레이 장치는 제1 전원 공급선으로 제1 전원을 공급하고 제2 전원 공급선으로 제2 전원을 공급하는 전원 공급부, 및 비발광 기간보다 짧은 시간의 주기로 상기 제1 전원 공급선을 통해 흐르는 전류를 샘플링하고 샘플링된 제1 전류값들에 기초하여 상기 제1 전원 공급선의 과전류 발생을 감지하는 과전류 감지부를 포함한다.

Description

디스플레이 장치 및 이의 구동 방법{DISPLAY DEVICE AND METHOD FOR DRIVING THE SAME}
본 발명은 디스플레이 장치 및 이의 구동 방법에 관한 것으로, 특히 과전류를 감지하고 차단할 수 있는 디스플레이 장치 및 이의 구동 방법에 관한 것이다.
최근, 음극선관(cathode ray tube)의 단점인 무게와 부피를 줄일 수 있는 다양한 평판 표시 장치들이 개발되고 있다. 평판 표시 장치로는 액정 표시 장치(Liquid Crystal Display), 전계 방출 표시 장치(Field Emission Display), 플라즈마 표시 패널(Plasma Display Panel), 및 유기 전계 발광 표시 장치(Organic Light Emitting Display) 등이 있다.
평판 표시 장치는 일반적으로 다른 전자 장치보다 높은 전류를 사용하므로 패널의 크랙(crack)이나 비정상적으로 전원선이 단락되었을 때 과전류에 의한 소손 및 화재 발생 가능성이 높다.
본 발명이 이루고자 하는 기술적인 과제는 과전류를 감지하고 차단할 수 있는 디스플레이 장치 및 이의 구동 방법을 제공하는 것이다.
본 발명의 실시 예에 따른 디스플레이 장치는 제1 전원 공급선으로 제1 전원을 공급하고 제2 전원 공급선으로 제2 전원을 공급하는 전원 공급부, 및 비발광 기간보다 짧은 시간의 주기로 상기 제1 전원 공급선을 통해 흐르는 전류를 샘플링하고 샘플링된 제1 전류값들에 기초하여 상기 제1 전원 공급선의 과전류 발생을 감지하는 과전류 감지부를 포함한다.
상기 과전류 감지부는, 상기 제1 전류값들 중에서 적어도 m 개(m은 자연수)의 전류값들이 제1 기준값보다 작을 때, 상기 제1 전원 공급선의 과전류 발생을 감지할 수 있다.
상기 과전류 감지부는, 상기 제1 전류값들의 평균값이 제2 기준값보다 클 때, 상기 제1 전원 공급선의 과전류 발생을 감지할 수 있다.
상기 과전류 감지부는 상기 주기로 상기 제2 전원 공급선을 통해 흐르는 전류를 샘플링하고 샘플링된 제2 전류값들에 기초하여 상기 제2 전원 공급선의 과전류 발생을 감지할 수 있다.
상기 과전류 감지부는 상기 제1 전원 공급선을 통해 흐르는 전류를 전압으로 변환하여 출력하는 제1 전류 감지 회로, 및 상기 제1 전류 감지 회로로부터 출력된 전압을 상기 주기로 샘플링하고 샘플링된 전압값들에 기초하여 상기 제1 전원 공급선의 과전류 발생을 감지하는 마이크로 프로세서를 포함할 수 있다.
상기 제1 전류 감지 회로는 상기 제1 전원 공급선에 배치된 센싱 저항, 상기 센싱 저항 양단의 제1 전압을 전류로 변환하여 출력하는 전압-전류 변환 회로, 및 상기 전압-전류 변환 회로로부터 출력된 전류를 제2 전압으로 변환하여 출력하는 전류-전압 변환 회로를 포함할 수 있다.
상기 전압-전류 변환 회로는 제1 입력단이 상기 센싱 저항의 일단에 접속된 증폭기, 상기 센싱 저항의 타단과 상기 증폭기의 제2 입력단 사이에 접속된 제1 저항, 상기 센싱 저항의 상기 타단과 제1 노드 사이에 접속되는 제2 저항, 상기 증폭기의 상기 제2 입력단과 상기 제1 노드 사이에 접속되는 제3 저항, 및 에미터가 상기 제1 노드에 접속되고 베이스가 상기 증폭기의 출력단에 접속되고 콜렉터가 제2 노드에 접속되는 양극성 접합 트랜지스터를 포함할 수 있다.
상기 전류-전압 변환 회로는 상기 제2 노드와 접지 전압 사이에 접속된 제4 저항을 포함할 수 있다.
상기 과전류 감지부는 상기 제2 전원 공급선을 통해 흐르는 전류를 전압으로 변환하여 출력하는 제2 전류 감지 회로를 더 포함하며, 상기 마이크로 프로세서는 상기 제2 전류 감지 회로로부터 출력된 전압을 상기 주기로 샘플링하고 샘플링된 전압값들에 기초하여 상기 제2 전원 공급선의 과전류 발생을 감지할 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치의 구동 방법은 제1 전원 공급선으로 제1 전원을 공급하고 제2 전원 공급선으로 제2 전원을 공급하는 단계, 비발광 기간보다 짧은 시간의 주기로 상기 제1 전원 공급선을 통해 흐르는 전류를 샘플링하는 단계, 및 샘플링된 제1 전류값들에 기초하여 상기 제1 전원 공급선의 과전류 발생을 감지하는 단계를 포함한다.
상기 감지하는 단계는 상기 제1 전류값들 중에서 적어도 m 개(m은 자연수)의 전류값들이 제1 기준값보다 작을 때 상기 제1 전원 공급선에 과전류가 발생한 것으로 판단하는 단계를 포함할 수 있다.
상기 감지하는 단계는 상기 제1 전류값들의 평균값이 제2 기준값보다 클 때 상기 제1 전원 공급선에 과전류가 발생한 것으로 판단하는 단계를 포함할 수 있다.
상기 구동 방법은 상기 주기로 상기 제2 전원 공급선을 통해 흐르는 전류를 샘플링하는 단계, 및 샘플링된 제2 전류값들에 기초하여 상기 제2 전원 공급선의 과전류 발생을 감지하는 단계를 더 포함할 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 제1 전원 공급선들로 제1 전원을 공급하고 제2 전원 공급선들로 제2 전원을 공급하는 전원 공급부, 및 비발광 기간보다 짧은 시간의 주기로 상기 제1 전원 공급선들 각각을 통해 흐르는 전류들을 샘플링하고 샘플링된 제1 전류값들에 기초하여 상기 제1 전원 공급선들 각각의 과전류 발생을 감지하는 과전류 감지부를 포함한다.
상기 과전류 감지부는 상기 주기로 상기 제2 전원 공급선들 각각을 통해 흐르는 전류들을 샘플링하고 샘플링된 제2 전류값들에 기초하여 상기 제2 전원 공급선들 각각의 과전류 발생을 감지할 수 있다.
상기 과전류 감지부는 상기 제1 전원 공급선들 중에서 대응하는 하나를 통해 흐르는 전류를 전압으로 변환하여 출력하는 제1 전류 감지 회로들, 상기 제2 전원 공급선들 중에서 대응하는 하나를 통해 흐르는 전류를 전압으로 변환하여 출력하는 제2 전류 감지 회로들, 및 상기 제1 전류 감지 회로들과 상기 제2 전류 감지 회로들로부터 출력된 전압들을 상기 주기로 샘플링하고 샘플링된 전압값들에 기초하여 상기 제1 전원 공급선들과 상기 제2 전원 공급선들 각각의 과전류 발생을 감지하는 마이크로 프로세서를 포함할 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치 및 이의 구동 방법에 따르면 디스플레이 장치 내부의 과전류를 감지하고 차단하여 소손 및 화재를 방지할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 디스플레이 장치를 나타내는 블록도이다.
도 2는 도 1에 도시된 과전류 감지부가 전원 공급선을 통해 흐르는 전류를 샘플링하는 방법을 설명하기 위한 도면이다.
도 3은 도 1에 도시된 과전류 감지부를 보다 상세하게 나타내는 블록도이다.
도 4는 도 3에 도시된 제1 전류 감지 회로의 제1 실시 예를 나타내는 회로도이다.
도 5는 도 3에 도시된 제1 전류 감지 회로의 제2 실시 예를 나타내는 회로도이다.
도 6은 도 3에 도시된 제1 전류 감지 회로의 제3 실시 예를 나타내는 회로도이다.
도 7은 도 3에 도시된 제2 전류 감지 회로의 실시 예를 나타내는 회로도이다.
도 8은 본 발명의 다른 실시 예에 따른 디스플레이 장치를 나타내는 블록도이다.
도 9는 도 8에 도시된 과전류 감지부를 보다 상세하게 나타내는 블록도이다.
도 10은 본 발명의 또 다른 실시 예에 따른 디스플레이 장치를 나타내는 블록도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 보다 상세하게 설명하기로 한다.
평판 표시 장치들 중에서 유기 전계 발광 표시 장치가 일반적으로 가장 높은 전류를 사용하므로 이하 본 명세서에서는 유기 전계 발광 표시 장치를 기준으로 본 발명의 기술적 사상을 설명한다. 그러나 본 발명의 기술적 사상은 유기 전계 발광 표시 장치에 한정되지 않는다.
도 1은 본 발명의 일 실시 예에 따른 디스플레이 장치를 나타내는 블록도이고, 도 2는 도 1에 도시된 과전류 감지부가 전원 공급선을 통해 흐르는 전류를 샘플링하는 방법을 설명하기 위한 도면이다.
도 1과 도 2를 참조하면, 디스플레이 장치(100a)는 타이밍 제어부(110), 주사 구동부(120), 데이터 구동부(130), 화소부(140), 전원 공급부(160a), 및 과전류 감지부(170a)를 포함한다.
타이밍 제어부(110)는, 외부로부터 공급되는 동기 신호에 응답하여, 주사 구동부(120)와 데이터 구동부(130)의 동작을 제어한다. 구체적으로, 타이밍 제어부(110)는 주사 구동 제어 신호(미도시)를 생성하여 주사 구동부(120)로 공급한다. 또한, 타이밍 제어부(110)는 데이터 구동 제어 신호(미도시)를 생성하여 데이터 구동부(130)로 공급한다.
또한, 타이밍 제어부(110)는 외부로부터 공급되는 데이터(미도시)를 데이터 구동부(130)로 출력한다.
주사 구동부(120)는, 타이밍 제어부(110)로부터 출력된 주사 구동 제어 신호에 응답하여, 주사선들(S1 내지 Sn)로 주사 신호를 순차적으로 공급한다.
데이터 구동부(130)는, 타이밍 제어부(110)로부터 출력된 데이터 구동 제어 신호에 응답하여, 타이밍 제어부(110)로부터 출력된 데이터를 재정렬하여 데이터선(D1 내지 Dm)으로 공급한다.
화소부(140)는 복수의 행들과 복수의 열들의 매트릭스 구조로 배열되는 화소들(150)을 포함한다. 화소들(150)은 데이터선들(D1 내지 Dm)과 주사선들(S1 내지 Sn)의 교차부들마다 배치된다. 화소들(150)은 제1 전원 공급선(ELVDD)을 통해 공급되는 제1 전원과 제2 전원 공급선(ELVSS)을 통해 공급되는 제2 전원을 이용해 발광한다.
화소부(140)는 한 프레임 기간(1F)을 비발광 기간과 발광 기간으로 나누어 동작한다. 즉, 화소들(150)은 상기 비발광 기간 동안 발광하지 않고 데이터 신호에 대응하는 전압을 스토리지 커패시터(미도시)에 충전한다. 화소들(150)은 상기 발광 기간 동안 상기 스토리지 커패시터에 충전된 전압에 대응하는 휘도로 발광한다.
이상적인 경우, 즉, 노이즈가 없는 경우, 비발광 기간 동안에는 전원 공급선들(ELVDD 및 ELVSS)을 통해 전류가 흐르지 않고 발광 기간 동안에만 전원 공급선들(ELVDD 및 ELVSS)을 통해 전류가 흐른다.
전원 공급부(160a)는 제1 전원 공급선(ELVDD)으로 제1 전원을 공급하고 제2 전원 공급선(ELVSS)으로 제2 전원을 공급한다. 전원 공급부(160a)는 과전류 감지부(170a)로부터 출력된 과전류 감지 신호(OCS)에 응답하여 상기 제1 전원과 상기 제2 전원의 공급을 중지함으로써 디스플레이 장치(100a)의 소손 및 화재를 방지할 수 있다.
과전류 감지부(170a)는 샘플링 기간 동안 비발광 기간보다 짧은 주기(SP)로 전원 공급선(ELVDD 및/또는 ELVSS)을 통해 흐르는 전류를 샘플링한다. 예를 들어, 비발광 기간이 10㎳인 경우 과전류 감지부(170a)는 10[㎳]보다 짧은 주기, 예를 들어, 2[㎳]로 전원 공급선(ELVDD 및/또는 ELVSS)을 통해 흐르는 전류를 샘플링한다.
상기 샘플링 기간과 한 프레임 기간(1F)은 동일하지 않을 수 있지만, 상기 샘플링 기간의 길이와 한 프레임 기간(1F)의 길이는 동일하다.
과전류 감지부(170a)는 샘플링된 전류값들에 기초하여 전원 공급선(ELVDD 및/또는 ELVSS)의 과전류 발생을 감지한다. 과전류 감지부(170a)는 전원 공급선(ELVDD 및/또는 ELVSS)에 과전류가 발생한 때 전원 공급부(160a)로 과전류 감지 신호(OCS)를 출력한다.
실시 예에 따라, 과전류 감지부(170a)는, 샘플링된 전류값들 중에서 적어도 m개(m은 자연수)의 전류값들이 제1 기준값(RV1)보다 작을 때, 전원 공급선(ELVDD 및/또는 ELVSS)의 과전류 발생을 감지한다.
여기서 제1 기준값(RV1)은 비발광 기간 동안 전원 공급선(ELVDD 및/또는 ELVSS)을 통해 전류가 흐를 때 전원 공급선(ELVDD 및/또는 ELVSS)에 과전류가 발생한 것으로 감지할 수 있도록 설정된다. 예를 들어, 이상적인 경우 제1 기준값(RV1)은 0[A]로 설정되는 것이 바람직하지만, 설계에 따라 노이즈를 고려하여 다양하게 설정될 수 있다.
또한, m은 과전류 감지부(170a)의 민감도를 고려하여 설정될 수 있다. 예를 들어, m이 1로 설정된 경우 과전류 감지부(170a)는 단 하나의 전류값이 상기 제1 기준값(RV1)보다 작을 때에도 전원 공급선(ELVDD 및/또는 ELVSS)에 과전류가 발생한 것으로 감지하므로 과전류 감지부(170a)의 민감도가 높아진다. 반대로, m이 3으로 설정된 경우 과전류 감지부(170a)는 3개의 전류값이 상기 제1 기준값(RV1)보다 작을 때 전원 공급선(ELVDD 및/또는 ELVSS)에 과전류가 발생한 것으로 감지하므로 과전류 감지부(170a)의 민감도가 비교적 낮아진다.
다른 실시 예에 따라, 과전류 감지부(170a)는, 샘플링된 전류값의 평균값이 제2 기준값(RV2)보다 클 때, 전원 공급선(ELVDD 및/또는 ELVSS)의 과전류 발생을 감지한다.
여기서 제2 기준값(RV2)은 디스플레이 장치(100a)의 구성요소들의 소재를 고려하여 설정될 수 있다. 즉, 제2 기준값(RV2)은 디스플레이 장치(100a)의 구성요소들 중에서 어느 하나가 소손될 수 있는 한계 온도를 고려하여 전원 공급선(ELVDD 및/또는 ELVSS)를 통해 흐르는 전류의 평균값을 제한하도록 설정될 수 있다.
실시 예에 따라, 과전류 감지부(170a)는 제1 전원 공급선(ELVDD)의 과전류 발생과 제2 전원 공급선(ELVSS)의 과전류 발생을 동시에 감지할 수 있다.
다른 실시 예에 따라, 과전류 감지부(170a)는 제1 전원 공급선(ELVDD)과 제2 전원 공급선(ELVSS) 중에서 어느 하나의 과전류 발생만을 감지할 수 있다.
도 3은 도 1에 도시된 과전류 감지부를 보다 상세하게 나타내는 블록도이다. 도 3을 참조하면, 과전류 감지부(170a)는 제1 전류 감지 회로(171), 제2 전류 감지 회로(173), 및 마이크로 프로세서(175)를 포함한다.
제1 단자(T1)와 제4 단자(T4)는 전원 공급부(160a)에 접속되고 제2 단자(T2)와 제 3단자(T3)는 화소부(140)에 접속된다.
제1 전류 감지 회로(171)는 제1 전원 공급선(ELVDD)를 통해 흐르는 전류를 전압(V1)으로 변환하여 출력한다. 제1 전류 감지 회로(171)의 구체적인 구조 및 동작은 도 4 내지 도 6에서 보다 상세하게 설명될 것이다.
제2 전류 감지 회로(173)는 제2 전원 공급선(ELVSS)를 통해 흐르는 전류를 전압(V2)으로 변환하여 출력한다. 제2 전류 감지 회로(173)의 구체적인 구조 및 동작을 도 7에서 보다 상세하게 설명될 것이다.
마이크로 프로세서(175)는 비발광 기간보다 짧은 주기(SP)로 제1 전류 감지 회로(171)로부터 출력된 전압(V1)과 제2 전류 감지 회로(173)로부터 출력된 전압(V2) 중에서 적어도 하나를 샘플링하여 저장한다.
마이크로 프로세서(175)는 샘플링 기간 동안 샘플링된 전압(V1)의 전압값들 및/또는 샘플링된 전압(V2)의 전압값들에 기초하여 전원 공급선(ELVDD 및/또는 ELVSS)의 과전류 발생을 감지한다.
마이크로 프로세서(175)는 전원 공급선(ELVDD 및/또는 ELVSS)에 과전류가 발생한 때 과전류 감지 신호(OCS)를 전원 공급부(160a)로 출력한다.
실시 예에 따라, 제1 전류 감지부(171)와 마이크로 프로세서(175) 사이와 제2 전류 감지부(173)와 마이크로 프로세서(175) 사이에는 아날로그-디지털 컨버터가 구비될 수 있다.
도 4는 도 3에 도시된 제1 전류 감지 회로의 제1 실시 예를 나타내는 회로도이다. 도 4를 참조하면, 제1 전류 감지 회로(171a)는 센싱 저항(Rs), 전압-전류 변환 회로(1711a), 및 전류-전압 변환 회로(1713)를 포함한다.
제5 단자(T5)는 마이크로 프로세서(175)로 접속된다.
센싱 저항(Rs)은 제1 전원 공급선(ELVDD)에 배치된다. 센싱 저항(Rs) 양단에는 제1 전원 공급선(ELVDD)를 통해 흐르는 전류에 대응하는 전압이 발생한다.
전압-전류 변환 회로(1711a)는 센싱 저항(Rs) 양단과 전류-전압 변환 회로(1713) 사이에 접속된다. 전압-전류 변환 회로(1711a)는 센싱 저항(Rs) 양단의 전압을 전류로 변환하여 전류-전압 변환 회로(1713)로 출력한다.
전압-전류 변환 회로(1711a)는 증폭기(AMP1), 저항들(R1 내지 R3), 및 양극성 접합 트랜지스터(BJT)를 포함한다.
증폭기(AMP1)는 제1 입력단이 센싱 저항(Rs)의 일단에 접속되고, 제2 입력단이 제1 저항(R1)에 접속되고, 출력단이 양극성 접합 트랜지스터(BJT)의 베이스에 접속된다. 증폭기(AMP1)의 양전원단은 센싱 저항(Rs)의 일단에 접속되고, 음전원단은 접지에 접속된다.
제1 저항(R1)은 센싱 저항(Rs)의 타단과 증폭기(AMP1)의 제2 입력단 사이에 접속된다. 제2 저항(R2)은 센싱 저항(Rs)의 타단과 제1 노드(N1) 사이에 접속된다. 또한, 제3 저항(R3)은 증폭기(AMP1)의 제2 입력단과 제1 노드(N1) 사이에 접속된다.
양극성 접합 트랜지스터(BJT)는 에미터가 제1 노드(N1)에 접속되고, 베이스가 증폭기(AMP1)의 출력단에 접속되고, 콜렉터가 제2 노드(N2)에 접속된다.
제1 전류 감지 회로(171a)는 노이즈를 방지하기 위해 추가적으로 커패시터(C1)을 더 포함할 수 있다. 커패시터(C1)는 증폭기(AMP1)의 제2 입력단과 출력단 사이에 접속될 수 있다.
제1 전원 공급선(ELVDD)을 통해 전류가 공급될 때 센싱 저항(Rs)의 양단에는 다음의 수학식 1과 같은 전압이 발생한다.
[수학식 1]
Figure 112013048726229-pat00001
여기서 Vs1은 센싱 저항(Rs) 양단의 전압값이고, IELVDD는 제1 전원 공급선(ELVDD)를 통해 흐르는 전류값이고, Rs는 센싱 저항(Rs)의 저항값이다.
증폭기(AMP1)가 센싱 저항(Rs) 양단의 전압을 증폭함에 따라 제2 저항(R2) 양단의 전압은 다음의 수학식 2와 같은 전압이 발생하고, 제1 전원 공급선(ELVDD)을 통해 흐르는 전류에 대응하는 전류가 제2 저항(R2)을 통해 흐른다.
[수학식 2]
Figure 112013048726229-pat00002
여기서 VR2은 제2 저항(R2) 양단의 전압값이고, IELVDD는 제1 전원 공급선(ELVDD)를 통해 흐르는 전류값이고, Rs는 센싱 저항(Rs)의 저항값이고, R1은 제1 저항(R1)의 저항값이고, R3은 제3 저항(R3)의 저항값이다.
양극성 접합 트랜지스터(BJT)는 제2 저항(R2)을 통해 흐르는 전류를 전류-전압 변환 회로(1713)으로 흐르게 한다. 즉, 양극성 접합 트랜지스터(BJT)는 제2 저항(R2)으로부터 증폭기(AMP1)의 출력단까지의 전류 패스(current path)를 차단한다.
이에 따라, 전압-전류 변환 회로(1711a)는 제1 전원 공급선(ELVDD)을 통해 흐르는 전류에 대응하는 전류를 전류-전압 변환 회로(1713)로 출력할 수 있다.
전류-전압 변환 회로(1713)는 전압-전류 변환 회로(1711a)로부터 출력된 전류를 전압(V1)으로 변환하여 마이크로 프로세서(175)로 출력한다.
전류-전압 변환 회로(1713)는 제4 저항(R4)을 포함한다. 제4 저항(R4)은 전류-전압 변환 회로(1713)과 접지 사이에 접속된다. 구체적으로 제4 저항(R4)은 제2 노드(N2)와 접지 사이에 접속된다.
전압-전류 변환 회로(1711a)로부터 출력된 전류에 의해 제4 저항(R4) 양단에는 제1 전원 공급선(ELVDD)을 통해 흐르는 전류에 대응하는 전압이 형성된다.
도 5는 도 3에 도시된 제1 전류 감지 회로의 제2 실시 예를 나타내는 회로도이다. 도 5를 참조하면, 제1 전류 감지 회로(171b)는 센싱 저항(Rs), 전압-전류 변환 회로(1711b), 및 전류-전압 변환 회로(1713)를 포함한다.
도 5에 도시된 제1 전류 감지 회로(171b)는 전압-전류 변환 회로(1711b)에서 양극성 접합 트랜지스터(BJT) 대신 MOSFET(metal oxide semiconductor field effect transisotr; MF)이 사용되는 것을 제외하고는 도 4에 도시된 제2 전류 감지 회로(171a)와 실질적으로 동일하다. 따라서, 실질적으로 동일한 부분에 대한 설명은 생략한다.
MOSFET(MF)는 제2 저항(R2)을 통해 흐르는 전류를 전류-전압 변환 회로(1713)으로 흐르게 한다. 즉, MOSFET(MF)는 제2 저항(R2)으로부터 증폭기(AMP1)의 출력단까지의 전류 패스를 차단한다.
이에 따라, 전압-전류 변환 회로(1711b)는 제1 전원 공급선(ELVDD)을 통해 흐르는 전류에 대응하는 전류를 전류-전압 변환 회로(1713)로 출력할 수 있다.
도 6은 도 3에 도시된 제1 전류 감지 회로의 제3 실시 예를 나타내는 회로도이다. 도 6을 참조하면, 제1 전류 감지 회로(171c)는 센싱 저항(Rs)와 비교 증폭기(DAMP)를 포함한다.
센싱 저항(Rs)은 제1 전원 공급선(ELVDD)에 배치된다. 센싱 저항(Rs) 양단에는 제1 전원 공급선(ELVDD)를 통해 흐르는 전류에 대응하는 전압이 발생한다.
비교 증폭기(DAMP)는 제1 입력단이 센싱 저항(Rs)의 일단에 접속되고 제2 입력단이 센싱 저항(Rs)의 타단에 접속되고 출력단이 마이크로 프로세서(175)로 접속된다. 비교 증폭기(DAMP)의 양전원단은 센싱 저항(Rs)의 일단에 접속되고, 음전원단은 접지에 접속된다.
비교 증폭기(DAMP)는 센싱 저항(Rs) 양단의 전압을 비교 및 증폭하여 마이크로 프로세서(175)로 출력한다.
도 7은 도 3에 도시된 제2 전류 감지 회로의 실시 예를 나타내는 회로도이다. 도 7을 참조하면, 제2 전류 감지 회로(173)는 센싱 저항(Rs2), 증폭기(AMP2), 및 저항들(R5 내지 R7)을 포함한다.
제6 단자(T6)는 마이크로 프로세서(175)로 접속된다.
센싱 저항(Rs2)은 제2 전원 공급선(ELVSS)에 배치된다. 또한, 센싱 저항(Rs2)의 일단은 제6 저항(R6)에 접속되고 센싱 저항(Rs2)의 타단은 제5 저항(R5)에 접속된다.
증폭기(AMP2)는 제1 입력단이 제6 저항(R6)에 접속되고, 제2 입력단이 제5 저항(R5)에 접속되고, 출력단이 마이크로 프로세서(175)로 접속된다. 또한, 증폭기(AMP2)의 전원(Vcc)에 접속되고, 음전원단은 접지에 접속된다.
제5 저항(R5)은 센싱 저항(Rs2)의 타단과 증폭기(AMP2)의 제2 입력단 사이에 접속된다. 제6 저항(R6)은 센싱 저항(Rs2)의 일단과 증폭기(AMP2)의 제1 입력단 사이에 접속된다. 또한, 제7 저항(R7)은 증폭기(AMP2)의 제2 입력단과 출력단 사이에 접속된다.
제2 전류 감지 회로(173)는 노이즈를 방지하기 위해 추가적으로 커패시터들(C2 및 C3)을 더 포함할 수 있다. 커패시터(C2)는 증폭기(AMP1)의 제1 입력단과 센싱 저항(Rs2)의 타단 사이에 접속되고, 커패시터(C3)는 제7 저항(R7) 양단에 접속될 수 있다.
센싱 저항(Rs2) 양단에는 제2 전원 공급선(ELVSS)를 통해 흐르는 전류에 따라 다음의 수학식 3과 같은 전압이 형성된다.
[수학식 3]
Figure 112013048726229-pat00003
여기서 Vs2는 센싱 저항(Rs) 양단의 전압값이고, IELVSS는 제2 전원 공급선(ELVSS)를 통해 흐르는 전류값이고, Rs는 센싱 저항(Rs)의 저항값이다.
증폭기(AMP2)가 센싱 저항(Rs2) 양단의 전압을 증폭함에 따라 증폭기(AMP2)의 출력단에는 다음의 수학식 4와 같은 전압이 형성된다.
[수학식 2]
Figure 112013048726229-pat00004
여기서 V2는 증폭기(AMP2)의 출력단의 전압값이고, IELVSS는 제2 전원 공급선(ELVSS)를 통해 흐르는 전류값이고, Rs는 센싱 저항(Rs)의 저항값이고, R7은 제7 저항(R7)의 저항값이고, R5은 제5 저항(R5)의 저항값이다.
본 명세서에서는 설명의 편의를 위해 도 4 내지 도 6에 도시된 회로는 제1 전류 감지 회로(171)에 적용되고 도 7에 도시된 회로는 제2 전류 감지 회로(173)에 적용되는 것으로 설명하였으나, 본 발명의 실시 예는 이에 한정되지 않는다. 즉, 제1 전류 감지 회로(171)가 도 7에 도시된 회로로 구현될 수 있고 제2 전류 감지 회로(173)가 도 4 내지 도 6에 도시된 회로로 구현될 수 있다.
도 8은 본 발명의 다른 실시 예에 따른 디스플레이 장치를 나타내는 블록도이다. 도 8을 참조하면, 디스플레이 장치(100b)는 타이밍 제어부(110), 주사 구동부(120), 데이터 구동부(130), 화소부(140), 전원 공급부(160b), 및 과전류 감지부(170b)를 포함한다.
도 8에 도시된 디스플레이 장치(100b)는 복수의 제1 전원 공급선들(ELVDD1 내지 ELVDDi)과 복수의 제2 전원 공급선들(ELVSS1 내지 ELVSSi)을 포함하는 것을 제외하고는 도 1에 도시된 디스플레이 장치(100a)와 실질적으로 동일하다. 따라서, 실질적으로 동일한 부분에 대한 설명은 생략한다.
복수의 제1 전원 공급선들(ELVDD1 내지 ELVDDi) 각각은 화소부(140)의 전체 영역 중에서 대응하는 일부 영역으로 제1 전원을 공급한다. 또한, 복수의 제2 전원 공급선들(ELVSS1 내지 ELVSSi) 각각은 화소부(140)의 전체 영역 중에서 대응하는 일부 영역으로 제2 전원을 공급한다.
전원 공급부(160b)는 복수의 제1 전원 공급선들(ELVDD1 내지 ELVDDi)로 제1 전원을 공급하고 복수의 제2 전원 공급선들(ELVSS1 내지 ELVSSi)로 제2 전원을 공급한다. 전원 공급부(160b)는 과전류 감지부(170b)로부터 출력된 과전류 감지 신호(OCS)에 응답하여 상기 제1 전원과 상기 제2 전원의 공급을 중지함으로써 디스플레이 장치(100b)의 소손 및 화재를 방지할 수 있다.
과전류 감지부(170b)는 샘플링 기간 동안 비발광 기간보다 짧은 주기(SP)로 전원 공급선들(ELVDD1 내지 ELVDDi 및/또는 ELVSS1 내지 ELVSSi)을 통해 흐르는 전류를 샘플링한다. 과전류 감지부(170a)는 샘플링된 전류값들에 기초하여 전원 공급선(ELVDD 및/또는 ELVSS)의 과전류 발생을 감지한다. 과전류 감지부(170a)는 전원 공급선(ELVDD 및/또는 ELVSS)에 과전류가 발생한 때 전원 공급부(160a)로 과전류 감지 신호(OCS)를 출력한다.
도 9는 도 8에 도시된 과전류 감지부를 보다 상세하게 나타내는 블록도이다. 도 9를 참조하면, 과전류 감지부(170b)는 복수의 제1 전류 감지 회로들(171-1 내지 171-i), 복수의 제2 전류 감지 회로들(173-1 내지 173-i), 및 마이크로 프로세서(175)를 포함한다.
제1 단자들(T1-1 내지 T1-i)와 제4 단자들(T4-1 내지 T4-i)는 전원 공급부(160b)에 접속되고, 제2 단자들(T2-1 내지 T2-i)와 제3 단자들(T3-1 내지 T3-i)는 화소부(140)에 접속된다.
복수의 제1 전류 감지 회로들(171-1 내지 171-i) 각각은 복수의 제1 전원 공급선들(ELVDD1 내지 ELVDDi) 중에서 대응하는 하나를 통해 흐르는 전류를 전압(V1-1 내지 V1-i)로 변환하여 마이크로 프로세서(175)로 출력한다. 복수의 제1 전류 감지 회로들(171-1 내지 171-i) 각각의 구조 및 동작은 도 3의 제1 전류 감지 회로(171)의 구조 및 동작과 실질적으로 동일하다.
복수의 제2 전류 감지 회로들(173-1 내지 173-i) 각각은 복수의 제2 전원 공급선들(ELVSS1 내지 ELVSSi) 중에서 대응하는 하나를 통해 흐르는 전류를 전압(V2-1 내지 V2-i)로 변환하여 마이크로 프로세서(175)로 출력한다. 복수의 제2 전류 감지 회로들(173-1 내지 173-i) 각각의 구조 및 동작은 도 3의 제2 전류 감지 회로(173)의 구조 및 동작과 실질적으로 동일하다.
마이크로 프로세서(175)는 복수의 제2 전류 감지 회로들(173-1 내지 173-i) 각각으로부터 출력된 전압(V1-1 내지 V1-i)과 복수의 제2 전류 감지 회로들(173-1 내지 173-i) 각각으로부터 출력된 전압(V2-1 내지 V2-i)에 기초하여 복수의 제1 전원 공급선들(ELVDD1 내지 ELVDDi)과 복수의 제2 전원 공급선들(ELVSS1 내지 ELVSSi) 각각의 과전류 발생을 감지한다.
도 10은 본 발명의 또 다른 실시 예에 따른 디스플레이 장치를 나타내는 블록도이다. 도 10을 참조하면, 디스플레이 장치(100c)는 타이밍 제어부(110), 주사 구동부(120), 데이터 구동부(130), 화소부(140), 전원 공급부(160b), 및 과전류 감지부(170b)를 포함한다.
도 10에 도시된 디스플레이 장치(100c)는 복수의 제1 전원 공급선들(ELVDD1 내지 ELVDDi)과 복수의 제2 전원 공급선들(ELVSS1 내지 ELVSSi) 각각이 화소부(140) 내부에서 접속되는 것을 제외하고는 도 8에 도시된 디스플레이 장치(100b)와 실질적으로 동일하다. 따라서, 실질적으로 동일한 부분에 대한 설명은 생략한다.
복수의 제1 전원 공급선들(ELVDD1 내지 ELVDDi)은 화소부(140) 내부에서 서로 접속되므로 화소부(140)의 전체 영역으로 제1 전원을 공급한다. 또한, 복수의 제2 전원 공급선들(ELVSS1 내지 ELVSSi)은 화소부(140) 내부에서 서로 접속되므로 화소부(140)의 전체 영역으로 제2 전원을 공급한다.
상기 발명의 상세한 설명과 도면은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 따라서, 이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 보호 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여 져야만 할 것이다.
100a, 100b, 100c; 디스플레이 장치 110; 타이밍 구동부
120; 주사 구동부 130; 데이터 구동부
140; 화소부 150; 화소
160; 전원 공급부 170; 과전류 감지부
171, 171-1 내지 171-i; 제1 전류 감지 회로
1711; 전압-전류 변환 회로
1713; 전류-전압 변환 회로
173, 173-1 내지 173-i; 제2 전류 감지 회로
175; 마이크로 프로세서

Claims (16)

  1. 제1 전원 공급선으로 제1 전원을 공급하고 제2 전원 공급선으로 제2 전원을 공급하는 전원 공급부; 및
    비발광 기간보다 짧은 시간의 주기로 상기 제1 전원 공급선을 통해 흐르는 전류를 샘플링하고 샘플링된 제1 전류값들에 기초하여 상기 제1 전원 공급선의 과전류 발생을 감지하는 과전류 감지부를 포함하고,
    상기 과전류 감지부는,
    상기 제1 전원 공급선을 통해 흐르는 전류를 전압으로 변환하여 출력하는 제1 전류 감지 회로; 및
    상기 제1 전류 감지 회로로부터 출력된 전압을 상기 주기로 샘플링하고, 샘플링된 전압값들에 기초하여 상기 제1 전원 공급선의 과전류 발생을 감지하는 마이크로 프로세서를 포함하는 디스플레이 장치.
  2. 제1항에 있어서,
    상기 과전류 감지부는, 상기 제1 전류값들 중에서 적어도 m 개(m은 자연수)의 전류값들이 제1 기준값보다 작을 때, 상기 제1 전원 공급선의 과전류 발생을 감지하는 디스플레이 장치.
  3. 제1항에 있어서,
    상기 과전류 감지부는, 상기 제1 전류값들의 평균값이 제2 기준값보다 클 때, 상기 제1 전원 공급선의 과전류 발생을 감지하는 디스플레이 장치.
  4. 제1항에 있어서,
    상기 과전류 감지부는 상기 주기로 상기 제2 전원 공급선을 통해 흐르는 전류를 샘플링하고 샘플링된 제2 전류값들에 기초하여 상기 제2 전원 공급선의 과전류 발생을 감지하는 디스플레이 장치.
  5. 삭제
  6. 제1항에 있어서,
    상기 제1 전류 감지 회로는,
    상기 제1 전원 공급선에 배치된 센싱 저항;
    상기 센싱 저항 양단의 제1 전압을 전류로 변환하여 출력하는 전압-전류 변환 회로; 및
    상기 전압-전류 변환 회로로부터 출력된 전류를 제2 전압으로 변환하여 출력하는 전류-전압 변환 회로를 포함하는 디스플레이 장치.
  7. 제6항에 있어서,
    상기 전압-전류 변환 회로는,
    제1 입력단이 상기 센싱 저항의 일단에 접속된 증폭기;
    상기 센싱 저항의 타단과 상기 증폭기의 제2 입력단 사이에 접속된 제1 저항;
    상기 센싱 저항의 상기 타단과 제1 노드 사이에 접속되는 제2 저항;
    상기 증폭기의 상기 제2 입력단과 상기 제1 노드 사이에 접속되는 제3 저항; 및
    에미터가 상기 제1 노드에 접속되고 베이스가 상기 증폭기의 출력단에 접속되고 콜렉터가 제2 노드에 접속되는 양극성 접합 트랜지스터를 포함하는 디스플레이 장치.
  8. 제7항에 있어서,
    상기 전류-전압 변환 회로는,
    상기 제2 노드와 접지 전압 사이에 접속된 제4 저항을 포함하는 디스플레이 장치.
  9. 제1항에 있어서,
    상기 과전류 감지부는,
    상기 제2 전원 공급선을 통해 흐르는 전류를 전압으로 변환하여 출력하는 제2 전류 감지 회로를 더 포함하며,
    상기 마이크로 프로세서는 상기 제2 전류 감지 회로로부터 출력된 전압을 상기 주기로 샘플링하고 샘플링된 전압값들에 기초하여 상기 제2 전원 공급선의 과전류 발생을 감지하는 디스플레이 장치.
  10. 제1 전원 공급선으로 제1 전원을 공급하고 제2 전원 공급선으로 제2 전원을 공급하는 단계;
    비발광 기간보다 짧은 시간의 주기로 상기 제1 전원 공급선을 통해 흐르는 전류를 샘플링하는 단계; 및
    샘플링된 제1 전류값들에 기초하여 상기 제1 전원 공급선의 과전류 발생을 감지하는 단계를 포함하되,
    상기 샘플링하는 단계는,
    상기 제1 전원 공급선을 통해 흐르는 전류를 전압으로 변환하여 출력하는 단계 및 출력된 전압을 상기 주기로 샘플링하는 단계를 포함하고,
    상기 감지하는 단계는,
    샘플링된 전압값들에 기초하여 상기 제1 전원 공급선의 과전류 발생을 감지하는 단계를 포함하는 디스플레이 장치의 구동 방법.
  11. 제10항에 있어서,
    상기 감지하는 단계는,
    상기 제1 전류값들 중에서 적어도 m 개(m은 자연수)의 전류값들이 제1 기준값보다 작을 때 상기 제1 전원 공급선에 과전류가 발생한 것으로 판단하는 단계를 포함하는 디스플레이 장치의 구동 방법.
  12. 제10항에 있어서,
    상기 감지하는 단계는,
    상기 제1 전류값들의 평균값이 제2 기준값보다 클 때 상기 제1 전원 공급선에 과전류가 발생한 것으로 판단하는 단계를 포함하는 디스플레이 장치의 구동 방법.
  13. 제10항에 있어서,
    상기 주기로 상기 제2 전원 공급선을 통해 흐르는 전류를 샘플링하는 단계; 및
    샘플링된 제2 전류값들에 기초하여 상기 제2 전원 공급선의 과전류 발생을 감지하는 단계를 더 포함하는 디스플레이 장치의 구동 방법.
  14. 제1 전원 공급선들로 제1 전원을 공급하고 제2 전원 공급선들로 제2 전원을 공급하는 전원 공급부; 및
    비발광 기간보다 짧은 시간의 주기로 상기 제1 전원 공급선들 각각을 통해 흐르는 전류들을 샘플링하고 샘플링된 제1 전류값들에 기초하여 상기 제1 전원 공급선들 각각의 과전류 발생을 감지하는 과전류 감지부를 포함하고,
    상기 과전류 감지부는,
    상기 제1 전원 공급선들 중에서 대응하는 하나를 통해 흐르는 전류를 전압으로 변환하여 출력하는 제1 전류 감지 회로들; 및
    상기 제1 전류 감지 회로들로부터 출력된 전압들을 상기 주기로 샘플링하고 샘플링된 전압값들에 기초하여 상기 제1 전원 공급선들 각각의 과전류 발생을 감지하는 마이크로 프로세서를 포함하는 디스플레이 장치.
  15. 제14항에 있어서,
    상기 과전류 감지부는 상기 주기로 상기 제2 전원 공급선들 각각을 통해 흐르는 전류들을 샘플링하고 샘플링된 제2 전류값들에 기초하여 상기 제2 전원 공급선들 각각의 과전류 발생을 감지하는 디스플레이 장치.
  16. 제15항에 있어서,
    상기 과전류 감지부는,
    상기 제2 전원 공급선들 중에서 대응하는 하나를 통해 흐르는 전류를 전압으로 변환하여 출력하는 제2 전류 감지 회로들을 더 포함하고,
    상기 마이크로 프로세서는 상기 제2 전류 감지 회로들로부터 출력된 전압들을 상기 주기로 샘플링하고 샘플링된 전압값들에 기초하여 상기 제2 전원 공급선들 각각의 과전류 발생을 감지하는 디스플레이 장치.
KR1020130062658A 2013-05-31 2013-05-31 디스플레이 장치 및 이의 구동 방법 KR102046565B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130062658A KR102046565B1 (ko) 2013-05-31 2013-05-31 디스플레이 장치 및 이의 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130062658A KR102046565B1 (ko) 2013-05-31 2013-05-31 디스플레이 장치 및 이의 구동 방법

Publications (2)

Publication Number Publication Date
KR20140141191A KR20140141191A (ko) 2014-12-10
KR102046565B1 true KR102046565B1 (ko) 2019-11-20

Family

ID=52458779

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130062658A KR102046565B1 (ko) 2013-05-31 2013-05-31 디스플레이 장치 및 이의 구동 방법

Country Status (1)

Country Link
KR (1) KR102046565B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11887528B2 (en) 2021-12-13 2024-01-30 Samsung Display Co., Ltd. Display device and method of driving display device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150048377A (ko) 2013-10-28 2015-05-07 삼성디스플레이 주식회사 유기전계 발광 표시장치 및 그 구동방법
KR102174856B1 (ko) 2014-02-13 2020-11-06 삼성디스플레이 주식회사 디스플레이 장치의 소손 방지 회로, 디스플레이 장치 및 디스플레이 장치의 소손 방지 방법
KR102253684B1 (ko) * 2015-01-21 2021-05-18 엘지디스플레이 주식회사 표시장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101015090B1 (ko) * 2010-10-04 2011-02-16 주식회사 동운아나텍 디스플레이 패널의 구동 장치
KR101509013B1 (ko) 2013-10-17 2015-04-07 원성준 애플리케이션 처리 단말 장치, 방법 및 기록매체

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100667070B1 (ko) * 2004-11-05 2007-01-10 삼성에스디아이 주식회사 과전류 방지를 위한 유기전계 발광장치
KR20120013777A (ko) * 2010-08-06 2012-02-15 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 전원 공급 방법
KR101816256B1 (ko) * 2011-04-08 2018-01-09 삼성디스플레이 주식회사 단락감지회로를 구비한 유기전계발광 표시장치 및 그의 구동방법
KR101860739B1 (ko) * 2011-05-18 2018-05-25 삼성디스플레이 주식회사 전원 변환기, 이를 포함하는 디스플레이 장치 및 구동 전압 제어 방법
KR101829398B1 (ko) * 2011-06-30 2018-02-20 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101015090B1 (ko) * 2010-10-04 2011-02-16 주식회사 동운아나텍 디스플레이 패널의 구동 장치
KR101509013B1 (ko) 2013-10-17 2015-04-07 원성준 애플리케이션 처리 단말 장치, 방법 및 기록매체

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11887528B2 (en) 2021-12-13 2024-01-30 Samsung Display Co., Ltd. Display device and method of driving display device

Also Published As

Publication number Publication date
KR20140141191A (ko) 2014-12-10

Similar Documents

Publication Publication Date Title
JP7272729B2 (ja) 無効画素検出回路、方法および表示装置
US9558692B2 (en) Organic light emitting display device and driving method thereof
EP3564937B1 (en) Threshold voltage sensing method for oled driving thin film transistor
KR101580757B1 (ko) Oled용 ac 구동 회로, 구동 방법 및 디스플레이 장치
TWI622302B (zh) 光偵測器電路及成像裝置
KR102046565B1 (ko) 디스플레이 장치 및 이의 구동 방법
US20210201792A1 (en) Power management driver and display device having the same
EP3564935B1 (en) K value sensing method for oled driving thin film transistor
JP4571375B2 (ja) アクティブ駆動型発光表示装置およびその駆動制御方法
US9685111B2 (en) Display device, control device for driving the display device, and control method thereof
KR102644681B1 (ko) 디스플레이 장치의 센싱 회로
US10885846B2 (en) Pixel driving circuit, display device and driving method
CN108962146B (zh) 外部补偿电路及补偿方法、显示装置
WO2019090907A1 (zh) 一种像素驱动电路及有机发光二极管显示装置
JP2020503534A (ja) 画素回路、画素の駆動方法及び表示装置
CN101442046B (zh) 动态侦测静电保护电路结构
KR101101065B1 (ko) 광 감지회로 및 그 구동방법
JP6165993B2 (ja) バックライト駆動回路及び液晶ディスプレイ装置
KR102415380B1 (ko) 표시 패널 및 이를 포함하는 표시 장치
JP2016528537A (ja) 画素駆動電流抽出装置及び画素駆動電流抽出方法
JP7037538B2 (ja) ゲート駆動回路
TW201608543A (zh) 具有短路偵測機制之電壓移位電路及短路偵測方法
KR100806956B1 (ko) 발광소자 보정회로 및 보정방법
US20140327373A1 (en) Led drive device, and lighting system incorporating the same
JP2005241306A (ja) 明るさセンサ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant