KR102035918B1

KR102035918B1 - 무선 통신 시스템에서 제어 채널 전송을 위한 방법 및 장치

Info

Publication number: KR102035918B1
Application number: KR1020180004075A
Authority: KR
Inventors: 코장 린
Original assignee: 아서스테크 컴퓨터 인코포레이션
Priority date: 2017-02-10
Filing date: 2018-01-11
Publication date: 2019-10-23
Also published as: TW201830907A; TWI729258B; JP2020195155A; EP3361806A1; US20210105757A1; CN108419296B; US10912070B2; CN108419296A; JP2018129795A; US20180234955A1; KR20180092830A

Abstract

UE의 관점에서의 방법 및 장치가 개시된다. 일 실시예에서, 상기 방법은 심볼들의 세트 내의 각 심볼의 기능들을 나타내는 구성을 수신하는 UE를 포함한다. 또한, 상기 방법은 슬롯에 대한 슬롯 구조를 상기 구성 및 상기 슬롯과 연관된 그룹 공통 PDCCH에 따라 결정하는 UE를 포함한다.

Description

무선 통신 시스템에서 제어 채널 전송을 위한 방법 및 장치 {Method and apparatus for control channel transmission in a wireless communication system}

관련 출원에 대한 상호 참조

본 출원은 2017년 2월 10일에 출원된 미국 임시특허출원 제62/457,693호의 우선권을 함유하며, 상기 임시특허출원들의 전체 개시내용은 그 전체가 본원에 참고로 편입된다.

발명의 기술분야

본 발명은 일반적으로 무선 통신 네트워크에 관한 것이며, 더 상세하게는, 무선 통신 시스템에서 제어 채널 전송을 위한 방법 및 장치에 관한 것이다.

이동 통신 기기들과의 대량의 데이터 통신에 대한 수요가 급격히 상승함에 따라, 기존의 모바일 음성 통신 네트워크들은 인터넷 프로토콜(IP) 데이터 패킷으로 통신하는 네트워크들로 진화하고 있다. 이러한 IP 데이터 패킷 통신은 이동 통신 기기들의 사용자들에게 음성통신(VoIP), 멀티미디어, 멀티캐스트 및 주문형 통신 서비스들을 제공할 수 있다.

예시적 네트워크 구조는 E-UTRAN(Evolved Universal Terrestrial Radio Access Network)이다. E-UTRAN 시스템은 전술한 VoIP 및 멀티미디어 서비스들을 실현하기 위해 높은 데이터 송신률을 제공할 수 있다. 차세대를 위한 새로운 무선 기술(예를 들어, 5G)은 현재 3GPP 표준화 기구에 의해 수행되고 있다. 따라서 3GPP 표준을 발전시키고 완성시키기 위해, 현재 3GPP 표준의 현재 내용에 대한 변경사항들이 제출되고 고려되고 있다.

UE(User Equipment)의 관점에서의 방법 및 장치가 개시된다. 일 실시예에서, 상기 방법은 심볼들의 세트 내의 각 심볼의 기능들을 나타내는 설정(configuration)을 수신하는 UE를 포함한다. 또한, 상기 방법은 슬롯에 대한 슬롯 구조를 상기 설정 및 상기 슬롯과 연관된 그룹 공통 PDCCH(Physical Downlink Control Channel)에 따라 결정하는 UE를 포함한다.

도 1은 일 예시적 실시예에 따른 무선 통신 시스템의 다이어그램을 도시한다.
도 2는 일 예시적 실시예에 따른 송신기 시스템(또한 액세스 네트워크로 알려짐) 및 수신기 시스템(또한 사용자 단말 또는 UE로 알려짐)의 블록도이다.
도 3은 일 예시적 실시예에 따른 통신 시스템의 기능 블록도이다.
도 4는 일 예시적 실시예에 따른 도 3의 프로그램 코드의 기능 블록도이다.
도 5는 3GPP TR 36.211 V13.1.0의 그림 6.2.2-1을 복사한 것이다.
도 6은 3GPP TR 36.211 V13.1.0의 표 6.2.3-1을 복사한 것이다.
도 7은 3GPP TR 36.211 V13.1.0의 표 6.7-1 6.2.3-1을 복사한 것이다.
도 8은 3GPP TR 36.211 V13.1.0의 표 6.7.2-1을 복사한 것이다.
도 9는 3GPP TR 36.211 V13.1.0의 표 6.8.1-1을 복사한 것이다.
도 10은 3GPP TR 36.211 V13.1.0의 표 6.8.3-1을 복사한 것이다.
도 11은 3GPP TR 36.211 V13.1.0의 표 6.12-1을 복사한 것이다.
도 12는 3GPP TR 36.211 V13.1.0의 그림 6.13-1을 복사한 것이다.
도 13은 3GPP TR 36.212 V13.1.0의 그림 5.3.3-1을 복사한 것이다.
도 14는 3GPP TR 36.213 V13.1.1의 표 8-1을 복사한 것이다.
도 15는 3GPP TR 36.213 V13.1.1의 표 8-3을 복사한 것이다.
도 16은 3GPP TR 36.213 V13.1.1의 표 8-4를 복사한 것이다.
도 17은 3GPP TR 36.213 V13.1.1의 표 8.1.3-1을 복사한 것이다.
도 18은 3GPP TR 36.213 V13.1.1의 표 9.1.1-1을 복사한 것이다.
도 19는 3GPP TR 36.213 V13.1.1의 표 9.1.1-1A를 복사한 것이다.
도 20은 3GPP TR 36.213 V13.1.1의 표 9.1.1-2를 복사한 것이다.
도 21은 일 예시적 실시예에 따른 흐름도이다.
도 22는 일 예시적 실시예에 따른 흐름도이다.

이하에서 설명되는 예시적 무선 통신 시스템들 및 기기들은 무선 통신 시스템을 사용하여 브로드캐스트 서비스를 지원한다. 무선 통신 시스템들은 음성, 데이터 등과 같은 다양한 유형들의 통신을 제공하기 위해 폭넓게 사용되고 있다. 이런 시스템들은 코드분할 다중액세스(code division multiple access; CDMA), 시분할 다중액세스(time division multiple access; TDMA), 직교 주파수 분할 다중액세스(orthogonal frequency division multiple access; OFDMA), 3GPP LTE(Long Term Evolution) 무선액세스, 3GPP LTE-A 또는 LTE-Advanced (Long Term Evolution Advanced), 3GPP2 UMB(Ultra Mobile Broadband), WiMax, 또는 기타 변조 방식 등에 기초할 수 있다.

특히, 이하에서 설명되는 예시적 무선 통신 시스템들 및 기기들은 본원에서 3GPP로 언급되는 "3rd Generation Partnership Project" 이름의 컨소시엄에 의해 제안되는 표준과 같은 하나 이상의 표준들을 지원하도록 설계될 수 있다. 그러한 표준들은 : RP-150465, "New SI proposal: Study on Latency reduction techniques for LTE", Ericsson, Huawei; TR 36.211 V13.1.0, "E-UTRA Study on latency reduction techniques for LTE (Release 13)"; TS 36.331, V13.2.0, "Evolved Universal Terrestrial Radio Access (E-UTRA); Radio Resource Control (RRC); Protocol specification (Release 13)"; TS 36.212 v13.1.0, "Evolved Universal Terrestrial Radio Access (E-UTRA); Multiplexing and channel coding (Release 13)"; TS 36.213 v13.1.1, "E-UTRA Physical layer procedures (Release 13)"; RAN1# 86bis Chairman's note; 및 RAN1#87 Chairman's note. 상기에 리스트된 표준들 및 문서들은 그 전체가 본 출원에 참조로서 특별히 통합된다.

도 1은 본 발명의 일실시예에 따른 다중 액세스 무선 통신 시스템을 도시한다. 액세스 네트워크(access network; AN)(100)는 다중 안테나 그룹들을 포함하는데, 참조번호 104 및 106을 포함하는 하나의 그룹, 참조번호 108 및 110을 포함하는 다른 하나의 그룹, 그리고 참조번호 112 및 114를 포함하는 또 하나의 그룹이 그것들이다. 도 1에서, 각각의 안테나 그룹에 대해 오직 두 개의 안테나들만이 도시되어 있으나, 각각의 안테나 그룹에 대해 이보다 많거나 적은 안테나들이 사용될 수 있다. 참조번호 116의 액세스 단말기(access terminal; AT)는 참조번호 112의 안테나 및 참조번호 114의 안테나와 통신하는데, 이 때 상기 안테나들(112, 114)은 참조번호 120의 순방향 링크를 통해 상기 액세스 단말기(116)로 정보를 송신하고, 참조번호 118의 역방향 링크를 통해 상기 액세스 단말기(116)로부터 정보를 수신한다. 참조번호 122의 액세스 단말기(AT)는 참조번호 106의 안테나 및 참조번호 108의 안테나와 통신하는데, 이 때 상기 안테나들(106, 108)은 참조번호 126의 순방향 링크를 통해 상기 액세스 단말기(AT)(122)로 정보를 송신하고, 참조번호 124의 역방향 링크를 통해 상기 액세스 단말기(AT)(122)로부터 정보를 수신한다. FDD 시스템에서, 상기 통신 링크들(118, 120, 124 및 126)은 통신을 위해 상이한 주파수를 사용할 수 있다. 예를 들어, 참조번호 120의 순방향 링크는 참조번호 118의 역방향 링크가 사용하는 주파수와 다른 주파수를 사용할 수 있다.

각각의 안테나 그룹 및/또는 이들이 통신하도록 설계된 영역은 종종 액세스 네트워크의 섹터라고 불린다. 본 실시예에서, 각각의 안테나 그룹은 상기 액세스 네트워크(100)에 의해 커버되는 영역들의 섹터 내에 있는 액세스 단말기들과 통신하도록 설계된다.

상기 순방향 링크들(120, 126) 상의 통신에서, 상기 액세스 네트워크(100)의 송신 안테나들은 서로 다른 액세스 단말기들(116, 122)에 대한 순방향 링크들의 신호-대-잡음 비율을 개선시키기 위해 빔 형성(beamforming) 기법을 사용할 수 있다. 또한, 자신의 커버리지(coverage) 내에 무작위로 흩어져 있는 액세스 단말기들에게 송신하기 위해 빔 형성을 사용하는 액세스 네트워크는, 하나의 안테나를 통하여 모든 액세스 단말기들에게 송신하는 액세스 네트워크에 비하여 인접 셀들 내의 액세스 단말기들에 대해 적은 간섭을 발생시킨다.

액세스 네트워크(AN)는 단말기들과 통신하기 위해 사용되는 기지국 또는 고정국일 수 있으며, 또한 이는 액세스 포인트, 노드 B, 기지국, 증강 기지국, eNB(evolved Node B) 또는 기타 다른 용어로 지칭될 수도 있다. 액세스 단말기(AT)는 또한 사용자 단말(user equipment; UE), 무선 통신 장치, 단말기, 액세스 단말기 또는 기타 다른 용어로도 불릴 수 있다.

도 2는 MIMO(Multiple Input Multiple Output) 시스템(200)의 송신기 시스템(210)(액세스 네트워크라고도 함) 및 수신기 시스템(250)(액세스 단말기(AT) 또는 사용자 단말(UE)이라고도 함)의 실시예의 단순화된 블록도이다. 상기 송신기 시스템(210)에서, 다수의 데이터 스트림들을 위한 트래픽 데이터가 데이터 소스(212)로부터 송신(TX) 데이터 프로세서(214)에게 제공된다.

일실시예에서, 각각의 데이터 스트림은 각각의 송신 안테나를 통해 송신된다. TX 데이터 프로세서(214)는, 그 데이터 스트림을 위해 선택된 특정 부호화 기법에 기초해, 각각의 데이터 스트림에 대한 트래픽 데이터를 포맷팅(formatting), 부호화, 그리고 인터리빙(interleaving)하여, 부호화된 데이터를 제공한다.

각각의 데이터 스트림에 대해 부호화된 데이터는 OFDM 기법들을 사용하여 파일럿 데이터와 함께 다중화될 수 있다. 상기 파일럿 데이터는 통상 공지된 방식으로 처리되는 공지된 데이터 패턴이며, 그리고 채널 응답을 예측하기 위해 수신기 시스템에서 사용될 수 있다. 그 후, 각각의 데이터 스트림에 대한 부호화된 데이터 및 상기 다중화된 파일럿은 그 데이터 스트림을 위해 선택된 특정 변조 기법(예를 들어, BPSK, QPSK, M-PSK 또는 M-QAM)에 기초하여 변조(즉, 심볼 매핑)되어, 변조 심볼들을 제공한다. 각각의 데이터 스트림에 대한 데이터 송신률, 부호화 및 변조는 프로세서(230)에 의해 실행되는 명령들에 의해 결정될 수 있다.

그 다음 모든 데이터 스트림들을 위한 변조 심볼들은 TX MIMO 프로세서(220)에게 제공되고, 이는 (예를 들어, OFDM을 위해) 상기 변조 심볼들을 추가로 처리할 수 있다. 그런 다음 상기 TX MIMO 프로세서(220)는 N_T개의 변조 심볼 스트림들을 N_T개의 송신기들(TMTR)(222a 내지 222t)에게 제공한다. 특정 실시예들에서, 상기 TX MIMO 프로세서(220)는 데이터 스트림들의 심볼들과, 그 심볼을 송신하는 안테나에 대하여 빔포밍 가중치(beamforming weights)를 적용한다.

각각의 송신기(222)는 각각의 심볼 스트림을 수신하고 처리하여, 하나 이상의 아날로그 신호들을 제공하고, 추가로 그 아날로그 신호들에 조정 처리(conditioning)(예를 들어, 증폭, 필터링 및 업컨버터링(upconverting))를 하여서, 상기 MIMO 채널을 통한 송신에 적합한 변조 신호를 제공한다. 그 후 송신기들(222a 내지 222t)로부터의 N_T개의 변조 신호들은 각각 N_T개의 안테나들(224a 내지 224t)로부터 송신된다.

수신기 시스템(250)에서, 상기 송신된 변조 신호들은 N_R 개의 안테나들(252a 내지 252r)에 의해 수신되고, 각각의 안테나(252)로부터 수신된 신호는 각각의 수신기(RCVR)(254a 내지 254r)에게 제공된다. 각각의 수신기(254)는 각각의 수신된 신호를 조정처리(예를 들어, 필터링, 증폭 및 다운컨버터링(upconverting))를 하고, 이 조정 처리된 신호를 디지털화 하여 샘플들을 제공하고, 그리고 상기 샘플들을 추가 처리하여, 대응하는 “수신” 심볼 스트림을 제공한다.

그러면 RX 데이터 프로세서(260)는 N_R 개의 수신기들(254)로부터 N_R 개의 수신 심볼 스트림들을 수신하고, 특정 수신기 처리 기법에 기초하여 이들을 처리하여서, N_T개의 “검출”심볼 스트림들을 제공한다. 그 후, 상기 RX 데이터 프로세서(260)는 각각의 검출 심볼 스트림을 복조, 디인터리빙(deinterleaving) 및 복호하여서, 그 데이터 스트림에 대한 트래픽 데이터를 복구한다. RX 데이터 프로세서(260)에 의한 처리는 송신기 시스템(210)의 TX MIMO 프로세서(220) 및 TX 데이터 프로세서(214)에 의해 수행되는 처리와 상보적이다.

참조번호 270의 프로세서는 어느 프리-코딩(pre-coding) 매트릭스를 사용할지 주기적으로 결정한다(이점에 대해서는 후술함). 상기 프로세서(270)는 매트릭스 인덱스 부분 및 순위 값 부분을 포함하는 역방향 링크 메시지를 생성한다.

상기 역방향 링크 메시지는 상기 통신 링크 및/또는 상기 수신된 데이터 스트림에 대한 다양한 유형들의 정보를 포함할 수 있다. 그런 다음, 상기 역방향 링크 메시지는 데이터 소스(236)로부터 많은 데이터 스트림들에 대한 트래픽 데이터를 수신하는 TX 데이터 프로세서(238)에 의해 처리되고, 변조기(280)에 의해 변조되고, 송신기들(254a 내지 254r)에 의해 조정되어, 상기 송신기 시스템(210)으로 다시 송신된다.

상기 송신기 시스템(210)에서, 상기 수신기 시스템(250)으로부터의 상기 변조 신호들은 안테나(224)에 의해 수신되고, 수신기들(222)에 의해 조정되고, 복조기(240)에 의해 복조되고, 그리고 RX 데이터 프로세서(242)에 의해 처리되어, 상기 수신기 시스템(250)에 의해 송신되는 역방향 링크 메시지를 추출한다. 그 후, 참조번호 230의 프로세서는 빔 형성 가중치를 결정하기 위해 어떤 프리-코딩 매트릭스를 사용할지 결정하며, 그 다음 그 추출된 메시지를 처리한다.

도 3을 참조하면, 이 도면은 본 발명의 일실시예에 따른 통신 장치의 대안적인 단순화된 기능 블록도이다. 도 3에 도시된 바와 같이, 무선 통신 시스템의 통신 장치(300)는 도 1의 UE들(또는 AT들)(116, 122) 또는 도 1의 기지국(또는 AN)을 구현하기 위해 사용될 수 있으며, 바람직하게는, 상기 무선 통신 시스템은 LTE 시스템이다. 상기 통신 장치(300)는 입력 장치(302), 출력 장치(304), 제어 회로(306), 중앙처리유닛(CPU)(308), 메모리(310), 프로그램 코드(312) 및 트랜스시버(transceiver)(314)를 포함할 수 있다. 상기 제어 회로(306)는 CPU(308)를 통해 상기 메모리(310) 내의 프로그램 코드(312)를 실행하여, 상기 통신 장치(300)의 동작을 제어한다. 상기 통신 장치(300)는 키보드 또는 키패드와 같은 상기 입력 장치(302)를 통해 사용자가 입력하는 신호를 수신할 수 있고, 모니터 또는 스피커들과 같은 상기 출력 장치(304)를 통해 이미지 및 소리를 출력할 수 있다. 상기 트랜스시버(314)는 무선 신호를 수신 및 송신하고, 상기 수신된 신호들을 상기 제어 회로(306)에 전달하고, 상기 제어 회로(306)에 의해 발생된 신호들을 무선으로 출력하기 위해 사용된다. 또한, 무선 통신 시스템의 상기 통신 장치(300)는 도 1의 AN(100)을 구현하기 위해 사용될 수 있다.

도 4는 본 발명의 일실시예에 따른, 도 3에 도시된 상기 프로그램 코드(312)의 단순화된 블록도이다. 이 실시예에서, 상기 프로그램 코드(312)는 애플리케이션 레이어(400), 레이어 3 부분(402) 및 레이어 2 부분(404)을 포함하며, 레이어 1 부분(406)에 커플링되어 있다. 상기 레이어 3 부분(402)은 일반적으로 무선 자원 제어를 수행한다. 상기 레이어 2 부분(404)은 일반적으로 링크 제어를 수행한다. 상기 레이어 1 부분은 일반적으로 물리적 접속을 수행한다.

일반적으로, 패킷 데이터 지연 시간은 성능 평가를 위한 중요한 지표들 중 하나이다. 패킷 데이터 지연 시간을 감소시키는 것은 시스템 성능을 개선시킨다. 3GPP RP-150465에서, 연구 항목 “LTE를 위한 지연 시간 감소 기법들에 대한 연구(study on latency reduction techniques for LTE)”는 지연 시간 감소의 일부 기법들을 조사하고 표준화하는 것을 목표로 한다.

3GPP RP-150465에 따르면, 연구 항목의 목적은 활성화 상태인(active) UE에 대해 LTE Uu 무선 인터페이스를 통한 패킷 데이터 지연 시간을 상당히 감소시키기 위해, 그리고 (연결된 상태에서) 긴 기간 동안 비활성화 상태인 UE들에 대해 상기 패킷 데이터 전송 왕복 지연시간(round trip latency)을 상당히 감소시키기 위해, E-UTRAN(Evolved Universal Terrestrial Radio Access Network) 무선 시스템에 대해 개선된 기능들을 연구하는 것이다. 연구 영역은 무선 인터페이스 용량(capacity), 배터리 수명, 제어 채널 자원들, 사양에 미치는 영향(specification impact) 및 기술적 실현 가능성을 포함하는 자원 효율성을 포함한다. 주파수 분할 듀플렉스(Frequency Division Duplex; FDD) 및 시분할 듀플렉스(Time Division Duplex; TDD) 모드들 모두 고려된다.

3GPP RP-150465에 따르면, 다음과 같이 두 영역들이 연구되고 문서화되어야한다 :

- 고속 업링크 액세스 솔루션들

활성화 상태인 UE들, 그리고 더 긴 시간 동안 비활성화 상태이지만 RRC Connected가 유지된 UE들에 대해, 현재 TTI 길이 및 처리 시간을 보존하면서 그리고 보존하지 않으면서, 오늘날 표준에 의해 허용되는 사전-스케줄링 솔루션에 비해, 스케줄링된 UL 전송에 대한 사용자 평면 지연 시간을 감소시키는 것에, 그리고 프로토콜 및 시그널링 개선들을 이용하여 더 자원 효율적인 솔루션을 얻는 것에 초점을 맞춰야한다

- TTI (Transmission Time Interval) 단축 및 감소된 처리 시간

레퍼런스 신호들 및 물리적 레이어 제어 시그널링에 대한 영향을 고려하여, 0.5 ms 및 하나의 OFDM 심볼 사이의 TTI 길이들의 성능 및 타당성을 연구, 그리고 사양에 미치는 영향을 평가

TTI 단축 및 처리 시간 감소는, 전송 시간 단위가 (예를 들어, 1 ms(14 OFDM) 심볼에서 1~7 OFDM 심볼들로) 감소될 수 있고 디코딩으로 인한 지연 또한 감소될 수 있으므로, 대기 시간을 감소하기 위한 효과적인 솔루션으로 간주될 수 있다. TTI 길이를 줄이는 것의 또 다른 이점은 불필요한 패딩이 감소될 수 있도록 전송 블록(transport block; TB) 크기의 미세한 세분화(finer granularity)를 지원하는 것이다. 한편, 물리적 채널들이 1 ms 구조를 기반으로 개발되기 때문에 TTI의 길이를 줄이는 것은 현재 시스템 설계에 상당한 영향을 미칠 수 있다. 단축된 TTI는 또한 sTTI라고도 한다.

시간 및 주파수 자원에 대한 (3GPP RP-150465에서 논의된 바와 같이) 다양한 유형의 요구사항(예를 들어, MTC(Machine Type Communication)에 대한 초-저 지연 시간(~0.5 ms)에서 지연 허용 트래픽까지, eMBB(Enhanced Mobile Broadband)에 대한 높은 피크 속도에서 MTC에 대한 매우 낮은 데이터 속도에 이르기까지)을 수용하기 위해 5G용 New RAT(NR)에서 사용되는 프레임 구조. 이 연구의 중요한 초점은 짧은 대기시간 측면(예를 들어, 짧은 TTI)이지만, 서로 다른 TTI들을 혼합하거나 적용하는 다른 측면 또한 연구에서 고려될 수 있다. 다양한 서비스와 요구사항 외에도, NR의 모든 기능이 시작 단계 또는 릴리즈에 포함되는 것은 아니므로, 순방향 호환성은 초기 NR 프레임 구조 설계에서 중요한 고려사항이다.

프로토콜의 대기 시간(latency)을 감소시키는 것은 여러 세대들(generations) 또는 릴리즈들 사이에 중요한 개선점이며, 효율성을 향상시킬 수 있을 뿐만 아니라, 새로운 애플리케이션 요구 사항들(예를 들어 실시간 서비스)을 충족시킬 수 있다. 대기 시간을 줄이기 위해 자주 채택되는 효과적인 방법은 3G의 10 ms에서 LTE의 1 ms까지 TTI들의 길이를 줄이는 것이다. REI-14의 LTE-A Pro와 관련하여, 기존 LTE 뉴머롤로지를 변경하지 않으면서(즉, LTE에서 오직 하나의 뉴머롤로지 존재), TTI 내의 OFDM(Orthogonal Frequency Division Multiplexing) 심볼들의 개수를 줄임으로써 TTI를 sub-ms 레벨(예를 들어, 0.1 ms ~ 0.5 ms)까지 줄이기 위해 SI 또는 WI가 제안되었다. 이 개선의 목표는 TCP (Transport Control Protocol) 저속 시작 문제(극히 낮지만 자주 발생하는 트래픽)를 해결하거나, 또는 NR의 예상되는 초-저 대기 시간을 어느 정도 충족시키기 위한 것일 수 있다. 처리 시간 단축은 대기 시간을 줄이기 위한 또 다른 고려사항이다. 짧은 TTI와 짧은 처리 시간이 항상 함께 있는지 여부는 아직 결론지어지지 않았다. 채택된 방법이 이전 버전과의 호환성(예를 들어, 레거시 제어 영역 존재)을 유지해야하기 때문에, 이 연구는 약간의 제한이 있다. (3GPP TR 36.211에서 논의된 바와 같이) LTE 뉴머롤로지의 간략한 설명은 아래에 주어진다 :

6 다운링크

6.1 개요(overview)

다운링크 전송을 위한 가장 작은 시간-주파수 단위는 자원 요소로 표시되며, 6.2.2절에 정의되어 있다.

PDSCH 전송을 지원하는 캐리어 상의 무선 프레임 내의 다운링크 서브프레임들의 서브세트는 상위 계층들에 의해 MBSFN 서브프레임들로서 구성될 수 있다. 각 MBSFN 서브프레임은 비-MBSFN 영역 및 MBSFN 영역으로 분할된다.

- 비-MBSFN 영역은 MBSFN 서브프레임에서 처음 한개 또는 두 개의 OFDM 심볼들에 걸쳐 있으며, 이 때, 비-MBSFN 영역의 길이는 서브절 6.7에 따라 주어진다.

- MBSFN 서브프레임의 MBSFN 영역은 비-MBSFN 영역에 대해 사용되지 않는 OFDM 심볼들로서 정의된다.

프레임 구조 유형 3에 대해, MBSFN 설정은 적어도 하나의 OFDM 심볼이 점유되지 않거나 디스커버리 신호가 전송되는 다운링크 서브프레임들에 적용되지 않아야 한다.

달리 명시되지 않는 한, 각각의 다운링크 서브프레임에서의 전송은 다운링크 서브프레임 #0에 대해 사용된 것과 동일한 cyclic prefix 길이를 사용해야한다.

6.1.1 물리 채널들

다운링크 물리 채널은 상위 계층들로부터 기원하는 정보를 운반하는 자원 요소 세트에 대응하며, 그리고 3GPP TS 36.212 [3]과 현재 문서 3GPP TS 36.211 사이에 정의된 인터페이스이다.

다음의 다운링크 물리 채널들이 정의된다 :

- PDSCH(Physical Downlink Shared Channel)

- PBCH(Physical Broadcast Channel)

- PMCH(Physical Multicast Channel)

- PCFICH(Physical Control Format Indicator Channel)

- PDCCH(Physical Downlink Control Channel)

- PHICH(Physical Hybrid ARQ Indicator Channel)

- EPDCCH(Enhanced Physical Downlink Control Channel)

- MPDCCH(MTC Physical Downlink Control Channel)

6.1.2 물리 신호들

다운링크 물리 신호는 물리 계층에 의해 사용되는 자원 요소 세트에 대응하지만, 상위 계층들로부터의 정보를 운반하지는 않는다. 다음의 다운링크 물리 신호들이 정의된다 :

- 레퍼런스 신호(reference signal)

- 동기화 신호

- 디스커버리 신호

6.2 슬롯 구조 및 물리 자원 요소들

6.2.1 자원 그리드

각 슬롯에서 전송된 신호는

개의 서브캐리어들 및

개의 OFDM 심볼들의 하나 또는 여러 자원 그리드들에 의해 설명된다. 자원 그리드 구조는 그림 6.2.2-1에 도시된다. 양

은 셀에 구성된 다운링크 전송 대역폭에 의존하며, 그리고 다음을 충족해야 한다 :

이 때,

및

은 각각 본 규격의 현행 버전에 의해 지원되는 최소 및 최대 다운링크 대역폭이다.

에 대해 허용된 값들의 세트는 3GPP TS 36.104 [6]에 의해 주어진다. 슬롯 내의 OFDM 심볼들의 개수는 구성된 서브캐리어 간격 및 cyclic prefix 길이에 의존하며, 그리고 표 6.2.3-1에서 주어진다.

안테나 포트는, 안테나 포트 상의 심볼이 운반되는 채널이 동일한 안테나 포트 상의 다른 심볼이 운반되는 채널로부터 추론될 수 있도록 정의된다. MBSFN 레퍼런스 신호들, PRS(positioning reference signal)들, PDSCH와 연관된 UE-특정 레퍼런스 신호들 및 EPDCCH와 연관된 복조 레퍼런스 신호들에 대해, 채널이 동일한 안테나 포트 상의 하나의 심볼에서 다른 심볼까지 유추될 수 있는 아래의 한계가 있다. 안테나 포트 당 하나의 자원 그리드가 존재한다. 지원되는 안테나 포트들의 세트는 셀의 레퍼런스 신호 설정에 의존한다 :

- 셀-특정 레퍼런스 신호들은 하나, 두 개, 또는 네 개의 안테나 포트들의 설정을 지원하며, 그리고 각각 안테나 포트들

,

및

로 전송된다.

- MBSFN 레퍼런스 신호들은 안테나 포트

로 전송된다. 안테나 포트

상의 심볼이 운반되는 채널은 동일한 안테나 포트 상의 다른 심볼이 운반되는 채널로부터 추론될 수 있다(단 두 개의 심볼들이 동일한 MBSFN 영역의 서브프레임들에 대응하는 경우에만).

- PDSCH와 연관된 UE-특정 레퍼런스 신호들은 안테나 포트(들)

,

, 또는

중 하나 이상으로 전송된다. 이러한 안테나 포트들 중 하나의 심볼이 운반되는 채널은 동일한 안테나 포트 상의 다른 심볼이 운반되는 채널로부터 추론될 수 있다(단 두 개의 심볼들이 동일한 서브프레임 내에 있고 그리고 PRB 번들링이 사용될 때 동일한 PRG에 있거나 PRB 번들링이 사용되지 않을 때 동일한 PRB 쌍에 있는 경우에만).

- EPDCCH와 연관된 복조 레퍼런스 신호들은

중 하나 이상으로 전송된다. 이러한 안테나 포트들 중 하나의 심볼이 운반되는 채널은 동일한 안테나 포트 상의 다른 심볼이 운반되는 채널로부터 추론될 수 있다(단 두 개의 심볼들이 동일한 PRB 쌍에 있는 경우에만).

- PRS(positioning reference signal)은 안테나 포트

로 전송된다. 안테나 포트

상의 심볼이 운반되는 채널은

개의 연속적인 다운링크 서브프레임들로 구성되는 하나의 PRS 경우 내에서만 동일한 안테나 포트 상의 다른 심볼이 운반되는 채널로부터 추론될 수 있다. 이 때,

는 상위 계층들에 의해 구성된다.

- CSI 레퍼런스 신호들은 1, 2, 4, 8, 12 또는 16 개의 안테나 포트들의 설정을 지원하며, 그리고 각각 안테나 포트들

,

및

로 전송된다.

하나의 안테나 포트 상의 심볼이 운반되는 채널의 대규모 특성들이 다른 안테나 포트 상의 심볼이 운반되는 채널로부터 추론될 수 있다면, 두 개의 안테나 포트들은 유사 동일-위치에 있다(quasi co-located)고 한다. 대규모 특성은 지연 확산(delay spread), 도플러 확산, 도플러 시프트, 평균 이득 및 평균 지연 중 하나 이상을 포함한다.

6.2.2 자원 요소들

안테나 포트

에 대한 자원 그리드의 각 요소는 자원 요소로 불리며, 그리고 슬롯 내의 인덱스 쌍

에 의해 고유하게 식별되며, 이 때

및

은 각각 주파수 및 시간 도메인에서의 인덱스들이다. 안테나 포트

상의 자원 요소

는 복소수 값

에 대응한다.

혼동의 위험이 없거나 또는 특정 안테나 포트가 지정되지 않은 경우, 인덱스

가 삭제될 수 있다.

[“ 다운링크 자원 그리드”라는 제목의 3GPP TR 36. 211 V13 .1.0의 그림 6.2.2-1은 도 5에 복사되어 있다]

6.2.3 자원 블록들

자원 블록들은 특정 물리 채널들의 자원 요소들로의 매핑을 설명하는데 사용된다. 물리 자원 블록 및 가상 자원 블록이 정의된다.

물리 자원 블록은 시간 도메인에서

개의 연속적인 OFDM 심볼들로 정의되며, 그리고 주파수 도메인에서

개의 연속적인 서브캐리어들로 정의된다. 이 때,

및

은 표 6.2.3-1에 의해 주어진다. 이에 따라, 물리 자원 블록은 시간 도메인에서 하나의 슬롯에 대응하고 주파수 도메인에서 180 kHz에 대응하는　

개의 자원 요소들로 구성된다.

물리 자원 블록들은 주파수 도메인에서 0에서

까지 넘버링된다. 주파수 도메인에서 물리 자원 블록 번호

및 슬롯의 자원 요소들

간의 관계는 다음에 의해 주어진다 :

[“물리 자원 블록 파라미터들”이란 제목의 3GPP TR 36. 211 V13 .1.0의 표 6.2.3-1은 도 6에 복사되어 있다]

물리 자원-블록 쌍은 동일한 물리 자원 블록 번호

쳔Ð?Ð?Ð촐Ð촤Ð

가상 자원 블록은 물리 자원 블록과 동일한 크기를 갖는다. 두 가지 유형의 가상 자원 블록들이 정의된다 :

- 국소형(localized type) 가상 자원 블록들

- 분산형 가상 자원 블록들

각 유형의 가상 자원 블록에 대해, 서브프레임 내 두 개의 슬롯들을 통한 한 쌍의 가상 자원 블록들은 단일 가상 자원 블록 번호

에 의해 함께 할당된다.

[...]

6.7 물리 제어 형식 지시자 채널(Physical control format indicator channel)

물리 제어 형식 지시자 채널은 서브 프레임에서 PDCCH들의 전송에 사용되는 OFDM 심볼들의 수에 관한 정보를 운반한다. 서브 프레임에서 PDCCH에 사용할 수 있는 OFDM 심볼들의 세트는 표 6.7-1에 나와 있다.

[“ PDCCH에 사용되는 OFDM 심볼들의 수”란 제목의 3GPP TR 36.211 v13.1.0의 표 6.7-1 6.2.3-1은 도 7에 복사되어 있다]

UE는 [4, 12절]에서 달리 언급되지 않는 한 PDCCH에 대한 OFDM 심볼들의 수가 0 보다 클 때 PCFICH가 전송된다고 가정할 수 있다.

6.7.1 스크램블링

하나의 서브프레임에서 전송된 비트들

의 블록은 변조 전에 셀-특정 시퀀스로 스크램블링되어야 하며, 이는

에 따른 스크램블링된 비트들

의 블록을 야기한다.

이 때, 스크램블링 시퀀스

는 절 7.2에 의해 주어진다. 스크램블링 시퀀스 생성기는 각 서브프레임의 시작시에

로 초기화되어야 한다.

6.7.2 변조

스크램블링된 비트들

의 블록은 절 7.1에 설명된 바와 같이 변조되어야 하며, 이는 복소수 값인 변조 심볼들

의 블록을 야기한다. 표 6.7.2-1은 물리 제어 포맷 표시자 채널에 적용할 수 있는 변조 매핑을 명시한다.

[“ PCFICH 변조 방식들”이란 제목의 3GPP TR 36. 211 V13 .1.0의 표 6.7.2- 1는 도 8에 복사되어 있다]

6.7.3 레이어 매핑 및 프리코딩

변조 심볼들

의 블록은

을 이용하여 절 6.3.3.1 또는 6.3.3.3 중 하나에 따라 레이어들에 매핑되어야 하며, 절 6.3.4.1 또는 6.3.4.3 중 하나에 따라 프리코딩되어야 하며, 벡터들

,

의 블록을 야기한다. 이 때

는 안테나 포트

에 대한 신호를 나타내며, 그리고 이 때

그리고 셀-특정 레퍼런스 신호들에 대한 안테나 포트들의 수

. PCFICH는 PBCH와 동일한 세트의 안테나 포트들로 전송되어야 한다.

6.7.4 자원 요소들로의 매핑

자원 요소들로의 매핑은 복소수 값의 심볼들의 쿼드러플릿(quadruplet)으로 정의된다.

는 안테나 포트

에 대한 심볼 쿼드러플릿

을 나타낸다고 하자. 각 안테나 포트에 대해, 심볼 쿼드러플릿들은 다음과 같이 서브절 6.2.4에 정의된 대표 자원 요소를 갖는 DwPTS 또는 다운링크 서브프레임의 제1 OFDM 심볼 내의 4 개의 자원-요소 그룹들에 i의 증가하는 순서로 매핑되어야 한다 :

추가들은 모듈로(modulo)

이며,

는 6.11절에 의해 주어진 물리적-계층 셀 아이덴티티이다.

6.8 물리 다운링크 제어 채널

6.8.1 PDCCH 포맷들

물리 다운링크 제어 채널은 스케줄링 할당들 및 다른 제어 정보를 운반한다. 물리 제어 채널은 하나 또는 수 개의 연속적인 제어 채널 요소들(CCE)의 집합으로 전송되며, 이 때, 제어 채널 요소는 9 개의 자원 요소 그룹들에 대응한다. PCFICH 또는 PHICH에 할당되지 않는 자원-요소 그룹들의 수는

이다. 시스템에서 이용가능한 CCE들은 0에서

까지 넘버링되며, 이 때

이다. PDCCH는 표 6.8.1-1에 리스트된 다수의 포맷들을 지원한다. n개의 연속적인 CCE들로 구성된 PDCCH는

를 충족하는 CCE 상에서만 시작할 수 있으며, 이 때,i는 CCE 번호이다.

다수의 PDCCH들은 서브프레임에서 전송될 수 있다.

[“지원되는 PDCCH 포맷들”이란 제목의 3GPP TR 36.211 V13.1.0의 표 6.8.1-1는 도 9에 복사되어 있다]

6.8.2 PDCCH 다중화 및 스크램블링

서브프레임에서 전송될 제어 채널들 각각의 비트들의 블록

(이 때,

은 물리 다운링크 제어 채널 번호 i에서 전송될 하나의 서브프레임 내의 비트들의 수이다)은 다중화되어야 하며, 그 결과 비트들

의 블록을 야기하며, 이 때,

는 서브프레임에서 전송되는 PDCCH들의 개수이다.

비트들

의 블록은 변조 이전에 셀-특정 시퀀스로 스크램블링되어야하며, 그 결과

에 따라 스크램블링된 비트들

의 블록을 야기한다.

이 때, 스크램블링 시퀀스

는 7.2절에 의해 주어진다. 스크램블링 시퀀스 생성기는 각 서브프레임의 시작 시에

로 초기화되어야 한다.

CCE 번호 n은 비트들

에 대응한다. 필요하다면, <NIL> 요소들은 PDCCH들이 3GPP TS 36.213 [4]에서 기술된 CCE 위치들에서 시작하도록 보장하기 위해 그리고 스크램블링된 비트 블록의 길이

가 PCFICH 또는 PHICH에 할당되지 않은 자원 요소 그룹들의 양과 일치하도록 보장하기 위해 스크램블링 이전에 비트들의 블록에 삽입되어야 한다.

6.8.3 변조

스크램블링 비트들

의 블록은 7.1절에 설명된 바와 같이 변조되어야 하며, 그 결과 복소수 값의 변조 심볼들

의 블록을 야기한다. 표 6.8.3-1는 물리 다운링크 제어 채널에 적용 가능한 변조 매핑들을 명시한다.

[“ PDCCH 변조 방식들”이란 제목의 3GPP TR 36. 211 V13 .1.0의 표 6.8.3-1은 도 10에 복사되어 있다]

6.8.4 레이어 매핑 및 프리코딩

변조 심볼들

의 블록은 6.3.3.1절 또는 6.3.3.3절 중 하나에 따라 레이어들에 매핑되어야 하며, 이 때

이고, 그리고 6.3.4.1절 또는 6.3.4.3절 중 하나에 따라 프리코딩되어야 하고, 그 결과 전송에 사용되는 안테나 포트들 상의 자원들로 매핑될 벡터들

,

의 블록을 야기한다. 이 때,

는 안테나 포트 p에 대한 신호를 나타낸다. PDCCH는 PBCH와 동일한 안테나 포트 세트로 전송되어야 한다.

6.8.5 자원 요소들로의 매핑

자원 요소들로의 매핑은 복소수 값의 심볼들의 쿼드러플릿들에 대한 작업들에 의해 정의된다.

가 안테나 포트 p에 대한 심볼 쿼드러플릿 i를 나타낸다고 하자.

쿼드러플릿들

(이 때,

)의 블록은 치환되어

을 야기한다. 상기 치환은 3GPP TS 36.212[3]의 5.1.4.2.1절에 있는 서브-블록 인터리버에 따라야 하며, 다음과 같은 예외사항들이 있다 :

- 인터리버에 대한 입력 및 출력은 비트들 대신에 심볼 쿼드러플릿들에 의해 정의된다.

- 인터리빙은 3GPP TS 36.212 [3]의 5.1.4.2.1의 “비트”, “비트들” 및 “비트 시퀀스”란 용어들을 각각 “심볼 쿼드러플릿”, “심볼 쿼드러플릿들” 및 “심볼-쿼드러플릿 시퀀스”로 대체함으로써 비트들 대신에 심볼 쿼드러플릿들에 대해 수행된다.

3GPP TS 36.212 [3]의 인터리버의 출력에서의 <NULL> 요소들은

를 형성할 때 제거되어야 한다. <NULL> 요소들의 제거는 6.8.2절에 삽입되는 어떠한 <NIL> 요소들에도 영향을 미치지 않는다는 것을 유의한다.

쿼드러플릿들

의 블록은 주기적으로 시프트되어야하며, 그 결과

를 야기하고, 이 때,

이다.

쿼드러플릿들

의 블록의 매핑은 이하의 단계 1 내지 단계 10에 따라, 절 6.2.4에서 명시된 자원-요소 그룹들의 관점에서 정의된다 :

1) 초기화한다　

(자원-요소 그룹 번호)

2) 초기화한다　

　　　　　　3) 초기화한다　

　　　　　　　　　　　　　　　　　　　　　　　　4) 상기 자원 요소　

가 자원-요소 그룹을 나타내고, 상기 자원-요소 그룹이 PCFICH 또는 PHICH에 할당되지 않는다면, 단계 5 및 단계 6을 수행하며, 그렇지 않다면, 단계 7로 이동한다

　　　　　　　　　　　　　　　　　　　　　　5) 각각의 안테나 포트　

에 대해　

에 의해 표현된 상기 자원-요소 그룹에 대해 심볼-쿼드러플릿　

을 매핑한다

　　　　　　　　　　　　　　　　　　　　　　6)　

을 1씩 증가시킨다

　　　　　　　　　　　　　　7)　

을 1씩 증가시킨다

　　　　　　　　　　　　　　8)　

라면 단계 4부터 반복하며, 이 때,　

은 상기 PCFICH 상으로 전송되는 시퀀스에 의해 표시된 바와 같이 PDCCH 전송을 위해 사용되는 OFDM 심볼들의 개수에 대응한다

　　　　　　9)　

을 1씩 증가시킨다

　　　　　　10)　

라면 단계 3부터 반복한다

[...]

6.12 OFDM 기저 대역 신호 생성

다운링크 슬롯에서 OFDM 심볼

의 안테나 포트

상의 시간-연속 신호

는

에 대해 다음에 의해 정의된다 :

이 때,

그리고

이다. 변수 N은

서브캐리어 간격(subcarrier spacing)에 대해 2048이며,

서브캐리어 간격에 대해 4096이다.

슬롯 내 OFDM 심볼들은

부터 시작하여

의 오름차순으로 전송되어야 하며, 이 때 OFDM 심볼

은 상기 슬롯 내의 시간

에서 시작한다. 슬롯 내 제1 OFDM 심볼(들)이 normal cyclic prefix를 사용하고 남아있는 OFDM 심볼들이 extended cyclic prefix를 사용하는 경우, extended cyclic prefix를 갖는 OFDM 심볼들의 시작 위치는 모든 OFDM 심볼들이 extended cyclic prefix를 사용하는 슬롯 내의 시작 위치와 동일해야 한다. 따라서, 송신된 신호가 특정되지 않은 2 개의 cyclic prefix 영역들 사이에는 시간 슬롯의 일부가 존재할 것이다.

표 6.12-1은 사용되어야 하는

의 값을 나열한다. 몇몇 경우에 슬롯 내의 서로 다른 OFDM 심볼들은 서로 다른 cyclic prefix 길이를 갖는다는 것을 유의해야한다.

[“OFDM 파라미터들”이란 제목의 3GPP TR 36. 211 V13 .1.0의 표 6.12- 1는 도 11에 복사되어 있다]

6.13 변조 및 상향변환(Modulation and upconversion)

각 안테나 포트에 대한 복소수 값의 OFDM 기저 대역 신호의 캐리어 주파수에 대한 변조 및 상향 변환이 그림 6.13-1에 도시되어 있다. 전송 전에 요구되는 필터링은 3GPP TS 36.104 [6]의 요구사항들에 의해 정의된다.

[“ 다운링크 변조”란 제목의 3GPP TR 36. 211 V13 .1.0의 그림 6.13- 1는 도 12에 복사되어 있다]

LTE에서, 초기 액세스를 위해 정의된 오직 하나의 DL(Downlink) 뉴머롤로지가 존재하며, 이는 15 kHz 서브캐리어 간격이고, 초기 액세스 동안 획득될 신호 및 채널은 15 kHz 뉴머롤로지에 기초한다. 셀에 액세스하기 위해, UE는 몇몇 기본 정보를 획득할 필요가 있을 수 있다. 예를 들어, UE는 먼저 셀 탐색 또는 셀 선택 또는 재선택 중에 수행되는 셀의 시간 또는 주파수 동기화를 획득한다. 시간 또는 주파수 동기화는 주 동기화 신호(primary synchronization signal; PSS) 또는 보조 동기화 신호(secondary synchronization signal; SSS) 같은 동기화 신호를 수신함으로써 획득될 수 있다. 동기화 동안, 셀의 중심 주파수가 알려지며, 서브프레임 또는 프레임 경계가 획득된다. PSS/SSS가 획득 될 때, 셀의 CP(Cyclic prefix)(예를 들어 normal CP 또는 extended CP)와 셀의 듀플렉스 모드(예를 들어, FDD 또는 TDD) 또한 알려질 수 있다. 그리고 그 다음, PBCH(physical broadcast channel)상으로 운반된 MIB(master information block)인 일부 기본 시스템 정보(예를 들어, SFN(system frame number), 시스템 대역폭, 물리적 제어 채널 관련 정보)가 수신된다. UE는 시스템 대역폭에 따라 적절한 자원 엘리먼트들 상에서 그리고 적절한 페이로드 크기로 DL 제어 채널(예를 들어, PDCCH(Physical Downlink Control Channel))을 수신할 것이며, 그리고 SIB(system information block)에서 셀에 액세스하는데 필요한 더 많은 시스템 정보(예를 들어, 셀에 액세스할 수 있는지 여부, UL 대역폭 및 주파수, 랜덤 액세스 파라미터 등)를 획득할 수 있다. 그 다음, UE는 랜덤 액세스를 수행하고 셀로의 연결을 요청할 수 있다. 연결 설정이 완료된 후, UE는 연결 모드로 진입할 것이며, 셀로의 데이터 전송을 수행하거나 셀로부터의 데이터 수신을 수행할 수 있을 것이다. 데이터 수신 및 전송을 위한 자원 할당은 MIB 또는 SIB에서 시그널링된 시스템 대역폭(예를 들어, 다음 인용구에서

또는

구에서 <A NAE는 연결 모드로 진입E는 연결 모드로 진입할 것이며, 셀로의 데이터 전송을 수행하거나 셀로부터의 데이터 수신을 수행할 수 있을 것이다. 데이터 수신 및 전

5.3.3 다운링크제어 정보

DCI는 다운링크, 업링크 또는 사이드링크 스케줄링 정보, 비주기적 CQI 보고에 대한 요청, LAA 공통 정보, MCCH 변경 [6]의 통지, 또는 하나의 셀 및 하나의 RNTI에 대한 업링크 전력 제어 명령들을 전송한다. RNTI는 암시적으로 CRC로 인코딩된다.

그림 5.3.3-1은 하나의 DCI에 대한 처리 구조를 보여준다. 다음 코딩 단계들이 식별될 수 있다 :

- 정보 요소 다중화

- CRC 부착(attachment)

- 채널 부호화

- 레이트 매칭(Rate matching)

DCI를 위한 코딩 단계들은 아래 그림에 도시되어 있다.

[“하나의 DCL을 위한 처리”란 제목의 3GPP 36.212 v13.1.0의 그림 5.3.3-1은 도 13에 도시되어 있다]

5.3.3.1 DCI 포맷들

이하에 DCI 포맷들에 정의된 필드들은 다음과 같이 정보 비트들 a ₀ 내지 a _A-1 로 매핑된다.

각각의 필드는 제로 패딩 비트(들)(만약 존재하는 경우)를 포함하여 설명에 나타난 순서대로 매핑되며, 이 때 제1 필드는 최하위 정보 비트 a ₀ 에 매핑되며, 각각의 연속적인 필드는 상위 정보 비트들에 매핑된다. 각 필드의 가장 중요한 비트는 해당 필드에 대한 최하위 정보 비트에 매핑된다. 예를 들어, 제1 필드의 가장 중요한 비트는 a ₀ 에 매핑된다.

5.3.3.1.1 포맷 0

DCI 포맷 0은 하나의 UL 셀의 PUSCH의 스케줄링을 위해 사용된다.

다음의 정보는 DCI 포맷 0을 이용하여 전송된다 :

- 캐리어 표시자 - 0 또는 3 비트. 이 필드는 [3]에 정의에 따라 존재한다.

- 포맷 0/포맷 1A 차이(differentiation)를 위한 플래그 - 1 비트, 이 때 값 0은 포맷 0을 나타내며, 값 1은 포맷 1A를 나타낸다

- 주파수 호핑 플래그 - [3]의 섹션 8.4에 정의된 1 비트. 이 필드는 자원 할당 유형 1에 대한 대응 자원 할당 필드의 MSB로서 사용된다.

- 자원 블록 할당 및 호핑 자원 할당 -

비트들

　　　　　　- PUSCH 호핑에 대해 (자원 할당 유형 0만) :

　　　　　　- N _UL _{_hop} MSB 비트들은 [3]의 섹션 8.4에 나타난 바와 같이

의 값을 획득하는데 사용된다

　　　　　　　　　　　　　　-

비트들은 UL 서브프레임의 제1 슬롯의 자원 할당을 제공한다

　　　　　　- 자원 할당 유형 0을 갖는 비-호핑 PUSCH에 대해 :

　　　　　　　　　　　　　　-

비트들은 [3]의 섹션 8.1.1에 정의된 바와 같이 UL 서브프레임의 자원 할당을 제공한다

　　　　　　- 자원 할당 유형 1을 갖는 비-호핑 PUSCH에 대해 :

　　　　　　　　　　　　　　- 주파수 호핑 플래그 필드와 자원 블록 할당 및 호핑 자원 할당 필드의 연결은 [3]의 섹션 8.1.2에서 정의된 바와 같이 UL 서브프레임에서 자원 할당 필드를 제공한다

- 변조 및 코딩 기법 및 리던던시 버전 - [3]의 섹션 8.6에서 정의된 바와 같이 5 비트

- 새로운 데이터 표시자 - 1 비트

- 스케줄링된 PUSCH에 대해 TPC 명령 - [3]의 섹션 5.1.1.1에 정의된 바와 같이 2 비트

- OCC 인덱스 및 DM RS에 대한 Cyclic 시프트 - [2]의 섹션 5.5.2.1.1에 정의된 바와 같이 3비트

- UL 인덱스 - [3]의 섹션 5.1.1.1, 7.2.1, 8 및 8.4에 정의된 바와 같이 2 비트(이 필드는 업링크-다운링크 설정 0을 갖는 TDD 동작에 대해서만 존재한다)

- DAI(Downlink Assignment Index) - [3]의 섹션 7.3에 정의된 바와 같이 2 비트(이 필드는 TDD 프라이머리 셀 및 업링크-다운링크 설정 1-6을 가진 TDD 동작 또는 FDD 동작을 갖는 경우에만 존재한다)

- CSI 요청 - [3]의 섹션 7.2.1에 정의된 바와 같이 1, 2, 또는 3 비트. 2-비트 필드는 5 개 이하의 DL 셀들로 구성된 UE들에 적용되며, 그리고 다음의 UE들에 대해 적용된다 :

　　　　　　- 2개 이상의 DL 셀로 구성된 UE들 그리고 해당 DCI 포맷이 [3]에서 정의된 C-RNTI에 의해 주어진 UE 특정 검색 공간으로 매핑되는 경우;

　　　　　　- 둘 이상의 CSI 프로세스를 갖는 상위 계층들에 의해 구성된 UE들 그리고 해당 DCI 포맷이 [3]에 정의된 C-RNTI에 의해 주어진 UE 특정 검색 공간으로 매핑되는 경우;

　　　　　　- 파라미터 csi- MeasSubframeSet를 갖는 상위 계층들에 의해 2 개의 CSI 측정 세트들로 구성된 UE들 그리고 해당 DCI 포맷이 [3]에 정의된 C-RNTI에 의해 주어진 UE 특정 검색 공간으로 매핑되는 경우;

3-비트 필드는, 해당 DCI 포맷이 [3]에 정의된 C-RNTI에 의해 주어진 UE 특정 검색 공간으로 매핑될 때, 6개 이상의 DL 셀들로 구성된 UE들에 적용된다.

그렇지 않다면, 1 비트 필드는 다음과 같이 적용된다.

- SRS 요청 - 0 또는 1 비트. 이 필드는 [3]에 정의된 C-RNTI에 의해 주어진 UE 특정 검색 공간으로 매핑되는 PUSCH를 스케줄링하는 DCI 포맷들에만 존재할 수 있다. 이 필드의 해석은 [3]의 섹션 8.2에서 제공된다.

- 자원 할당 유형 - 1 비트. 이 필드는

인 경우에만 존재한다. 이 필드의 해석은 [3]의 섹션 8.1에 제공된다.

주어진 검색 공간으로 매핑되는 포맷 0의 정보 비트들의 개수가 동일한 서빙 셀을 스케줄링하기 위한 포맷 1A의 페이로드 크기보다 작다면 그리고 (포맷 1A에 첨부된 패딩 비트들을 포함하여) 동일한 검색 공간상에 매핑된다면, 0들은 페이로드 크기가 포맷 1A의 크기와 같아질 때까지 추가되어야 한다.

[...]

-----------------------------------------------------------------------

8 물리 업링크 공유 채널 관련 절차들

UE가 SCG로 구성된다면, UE는 MCG 및 SCG 모두에 대해 이 절에서 설명된 절차들을 적용해야 한다

- 절차들이 MCG에 대해 적용될 때, 이 절에서의 ‘2차 셀(secondary cell)’, ‘2차 셀들’, ‘서빙 셀’, ‘서빙 셀들’이란 용어들은 각각 MCG에 속하는 2차 셀, 2차 셀들, 서빙 셀, 서빙 셀들을 지칭한다.

- 절차들이 SCG에 적용될 때, 이 절에서의 ‘2차 셀’, ‘2차 셀들’, ‘서빙 셀’, ‘서빙 셀들’이란 용어들은 각각 SCG에 속하는 2차 셀, (PSCell을 포함하지 않는) 2차 셀들, 서빙 셀, 서빙 셀들을 지칭한다. 이 절에서 ‘1차 셀’이란 용어는 SCG의 PSCell을 지칭한다.

비-BL/CE UE에 대해, 그리고 FDD 및 전송 모드 1에 대해, 비-서브프레임 번들링 동작(즉, 정상 HARQ 동작)을 위해 서빙 셀 마다 8 개의 업링크 HARQ 프로세스들, 그리고 파라미터 e- HARQ -Pattern-r12가 TRUE로 설정될 때 서브프레임 번들링 동작을 위한 3 개의 업링크 HARQ 프로세스들, 그리고 그렇지 않은 경우 서브프레임 번들링 동작을 위한 4 개의 업링크 HARQ 프로세스들이 있어야 한다. 비-BL/CE UE에 대해, 그리고 FDD 및 전송 모드 2에 대해, 비-서브프레임 번들링 동작에 대해 서빙 셀 마다 16 개의 업링크 HARQ 프로세스들이 존재해야하며, [8]에 설명된 바와 같이 주어진 서브프레임과 연관된 두 개의 HARQ 프로세스들이 존재한다. 서브프레임 번들링 동작은 상위 계층들에 의해 제공된 파라미터 ttiBundling로 구성된다.

CEModeA로 구성된 BL/CE UE 및 FDD에 대해, 서빙 셀 마다 최대 8 개의 업링크 HARQ 프로세스들이 존재해야 한다.

CEModeB로 구성된 BL/CE UE 및 FDD에 대해, 서빙 셀 마다 최대 2 개의 업링크 HARQ 프로세스들이 존재해야 한다.

상위 계층들이 FDD 및 TDD에 대해 서브프레임 번들링의 사용을 구성하는 경우, 서브프레임 번들링 동작이 UL-SCH에만 적용되어, 4 개의 연속적인 업링크 서브프레임들이 사용된다.

BL/CE UE는 동시 PUSCH 및 PUCCH 전송으로 구성될 것으로 예상되지 않는다.

8.0 물리 업링크 공유 채널을 전송하기 위한 UE 절차

이 서브절에서 용어 "UL/DL 설정"은, 달리 명시되지 않는 한, 상위 계층 파라미터subframeAssignment를 지칭한다.

FDD 및 통상적인 HARQ 동작의 경우, UE는, 주어진 서빙 셀에서 DCI 포맷 0/4를 갖는 PDCCH/EPDCCH를 그리고/또는 UE를 위해 의도된 서브프레임 n에서 PHICH 전송을 검출할 시에, 서브프레임 n+4에서의 대응하는 PUSCH 전송을 PDCCH/EPDCCH 및 PHICH 정보에 따라 조절할 것이다.

FDD-TDD 및 통상적인 HARQ 동작 및 프레임 구조 유형 1을 가진 서빙 셀 c의 PUSCH의 경우, UE는, DCI 포맷 0/4를 갖는 PDCCH/EPDCCH를 그리고/또는 UE를 위해 의도된 서브프레임 n에서 PHICH 전송을 검출할 시에, 서브프레임 n+4에서의 서빙 셀 c에 대한 대응 PUSCH 전송을 PDCCH/EPDCCH 및 PHICH 정보에 따라 조절할 것이다.

통상적인 HARQ 동작에 대해, UE가 PHICH 전송을 검출한다면 그리고 동일한 전송 블록에 대한 가장 최근의 PUSCH 전송이 서브절 8.0.2 절에 따라 공간 다중화를 사용하는 중이었고 그리고 UE가 UE를 위한 서브프레임 n에서 DCI 포맷 4를 갖는 PDCCH/EPDCCH를 검출하지 않는다면, UE는 부정적으로 확인된(negatively acknowledged) 전송 블록들의 수가 해당 PUSCH와 연관된 가장 최근의 PDCCH/EPDCCH에 표시된 전송 블록들의 수와 동일하다면, PHICH 정보에 따라 그리고 가장 최근의 PDCCH/EPDCCH에 따라 프리코딩 행렬 및 전송 계층 수를 사용하여 관련 서브프레임에서 대응 PUSCH 재전송을 조정해야한다.

통상적인 HARQ 동작에 대해, UE가 PHICH 전송을 검출한다면 그리고 동일한 전송 블록에 대한 가장 최근의 PUSCH 전송이 서브절 8.0.2 절에 따라 공간 다중화를 사용하는 중이었고 그리고 UE가 UE를 위한 서브프레임 n에서 DCI 포맷 4를 갖는 PDCCH/EPDCCH를 검출하지 않는다면, 그리고 부정적으로 확인된(negatively acknowledged) 전송 블록들의 수가 해당 PUSCH와 연관된 가장 최근의 PDCCH/EPDCCH에 표시된 전송 블록들의 수와 동일하지 않다면, UE는 코드북 인덱스 0을 갖는 프리코딩 매트릭스 그리고 가장 최근의 PDCCH/EPDCCH로부터 부정적으로 확인된(negatively acknowledged) 전송 블록에 대응하는 계층들의 수와 동일한 전송 계층들의 수를 사용하여, PHICH 정보에 따라 관련 서브프레임에서 대응 PUSCH 재전송을 조정해야한다. 이 경우, UL-DMRS 자원들은 부정적으로 확인된(negatively acknowledged) 전송 블록에 대응하는 계층들의 수 그리고 대응 PUSCH 전송과 연관된 DCI 포맷 4를 갖는 가장 최근의 PDCCH/EPDCCH에서 DMRS [3]에 대한 cyclic shift 필드에 따라 계산된다.

UE가 주어진 서빙 셀에 대한 캐리어 표시자 필드로 구성된다면, UE는 대응 PUSCH 전송에 대한 서빙 셀을 결정하기 위해 업링크 DCI 포맷을 갖는 검출된 PDCCH/EPDCCH로부터 캐리어 표시자 필드 값을 사용해야 한다.

FDD 및 통상적인 HARQ 동작에 대해, 서브절 7.2.1에 설명된 바와 같이, 비주기적 CSI 보고를 트리거하도록 설정된 CSI 요청 필드를 갖는 PDCCH/EPDCCH가 서브프레임 n에서 UE에 의해 검출된다면, 서브프레임 n+4에서, UCI는 동시 PUSCH 및 PUCCH 전송이 UE에 대해 구성되지 않을 때 대응 PUSCH 전송에 매핑된다.

[...]

UE가 상위 계층 파라미터 ttiBundling로 구성되고 FALSE로 설정된 상위 계층 파라미터 e- HARQ -Pattern- r12 로 구성되거나 구성되지 않을 때, FDD 및 서브프레임 번들링 동작에 대해, UE는 UE를 위해 의도된 서브프레임 n에서 DCI 포맷 0을 가진 PDCCH/EPDCCH를 그리고/또는 UE를 위해 의도된 서브프레임 n-5에서 PHICH 전송을 검출할 시에, 서브프레임 n+4에서의 번들 내의 대응하는 첫 PUSCH 전송을 PDCCH/EPDCCH 및 PHICH 정보에 따라 조절할 것이다.

UE가 상위 계층 파라미터 ttiBundling로 구성되고 TRUE로 설정된 상위 계층 파라미터 e- HARQ -Pattern- r12 로 구성될 때, FDD 및 서브프레임 번들링 동작에 대해, UE는 UE를 위해 의도된 서브프레임 n에서 DCI 포맷 0을 갖는 PDCCH/EPDCCH를 그리고/또는 UE를 위해 의도된 서브프레임 n-1에서 PHICH 전송을 검출할 시에, 서브프레임 n+4에서의 번들 내의 대응하는 첫 PUSCH 전송을 PDCCH/EPDCCH 및 PHICH 정보에 따라 조절해야 한다.

FDD 및 TDD 서빙 셀들 모두에 대해, PDCCH/EPDCCH 상으로 시그널링된 NDI, 서브절 8.6.1에서 결정된 RV, 그리고 서브절 8.6.2에서 결정된 TBS는 상위 계층들에 전달되어야 한다.

비-BL/CE UE에 대해, TDD 및 전송 모드 1에 대해, 서빙 셀 마다 HARQ 프로세스들의 개수는 표 8-1에 표시된 바와 같이 UL/DL 설정([3]의 표 4.2-2)에 의해 결정되어야 한다. TDD 및 전송 모드 2에 대해, 비-서브프레임 번들링 작업에 대해 서빙 셀 마다의 HARQ 프로세스들의 수는 표 8-1에 표시된 바와 같이 UL/DL 설정([3]의 표 4.2-2)에 의해 결정된 수의 두 배가 되어야 하며, [8]에 설명된 바와 같이 주어진 서브프레임과 연관된 두 개의 HARQ 프로세스들이 존재한다. TDD 및 전송 모드 1과 전송 모드 2 모두에 대해, 표 8-1의 “TDD UL/DL 설정”은, UL-레퍼런스 UL/DL 설정이 서빙 셀에 대해 정의되고 그렇지 않다면 서빙 셀 UL/DL 설정을 참조하는 경우, 서빙 셀에 대한 UL-레퍼런스 UL/DL 설정을 참조한다.

CEModeA로 구성된 BL/CE UE에 대해 그리고 TDD에 대해, 서빙 셀 마다의 HARQ 프로세스들의 최대 개수는 표 8-1에서 normal HQRQ 작업에 따라 UL/DL 설정([3]의 표 4.2-2)에 의해 결정되어야 한다. TDD에 대해, CEModeB로 구성된 BL/CE UE는 서빙 셀 당 2 개 이상의 업링크 HARQ 프로세스들을 지원할 것으로 기대되지 않는다.　　

[“Number of synchronous UL HARQ processes for TDD ”란 제목의 3GPP TR 36.213 V13.1.1의 표 8-1은 도 14에 복사되어 있다]

[...]

UE는 모드 1 및 모드 2로 표시되는 두 개의 업링크 전송 모드들 중 하나에 따라 PDCCH/EPDCCH를 통해 시그널링되는 PUSCH 전송들을 전송하기 위해 상위 계층 시그널링을 통해 반-고정적으로 구성된다.

UE가 C-RNTI에 의해 스크램블링되는 CRC로 PDCCH들을 디코딩하도록 상위 계층들에 의해 구성된다면, UE는 표 8-3에 정의된 조합에 따라 PDCCH를 디코딩하고 대응 PUSCH를 전송해야한다. 동일한 전송 블록에 대한 이러한 PDCCH들에 대응하는 PUSCH 및 PUSCH 재전송의 스크램블링 초기화는 C-RNTI에 의한 것이다.

UE가 C-RNTI에 의해 스크램블링된 CRC로 EPDCCH들을 디코딩하도록 상위 계층들에 의해 구성된다면, UE는 표 8-3A에 정의된 조합에 따라 EPDCCH를 디코딩하고 대응 PUSCH를 전송해야한다. 동일한 전송 블록에 대한 이러한 EPDCCH들에 대응하는 PUSCH 및 PUSCH 재전송의 스크램블링 초기화는 C-RNTI에 의한 것이다.

UE가 C-RNTI에 의해 스크램블링된 CRC로 MPDCCH들을 디코딩하도록 상위 계층들에 의해 구성된다면, UE는 표 8-3B에 정의된 조합에 따라 MPDCCH를 디코딩하고 대응 PUSCH를 전송해야한다. 동일한 전송 블록에 대한 이러한 MPDCCH들에 대응하는 PUSCH 및 PUSCH 재전송의 스크램블링 초기화는 C-RNTI에 의한 것이다.

전송 모드 1은 UE가 상위 계층 시그널링에 의해 업링크 전송 모드를 할당받을 때까지 UE에 대한 디폴트 업링크 전송 모드이다.

전송 모드 2로 구성된 UE가 DCI 포맷 0 업링크 스케줄링 승인을 수신할 때, PUSCH 전송이 전송 블록 1과 연관된다는 것과 전송 블록 2가 디스에이블링(disabling)된다는 것이 가정되어야 한다.

[“C- RNTI에 의해 구성된 PDCCH 및 PUSCH ”란 제목의 3GPP TR 36. 213 V13 .1.1의 표 8-3은 도 15에 복사되어 있다]

[...]

UE가 C-RNTI에 의해 스크램블링된 CRC로 PDCCH들을 디코딩하도록 상위 계층들에 의해 구성되고 또한 “PDCCH orders"에 의해 초기화된 랜덤 액세스 절차들을 수신하도록 구성된다면, UE는 표 8-4에 정의된 조합에 따라 PDCCH를 디코딩해야한다.

UE가 C-RNTI에 의해 스크램블링된 CRC로 EPDCCH들을 디코딩하도록 상위 계층들에 의해 구성되고 또한 “PDCCH orders"에 의해 초기화된 랜덤 액세스 절차들을 수신하도록 구성된다면, UE는 표 8-4A에 정의된 조합에 따라 EPDCCH를 디코딩해야한다.

UE가 C-RNTI에 의해 스크램블링된 CRC로 MPDCCH들을 디코딩하도록 상위 계층들에 의해 구성되고 또한 “PDCCH orders"에 의해 초기화된 랜덤 액세스 절차들을 수신하도록 구성된다면, UE는 표 8-4B에 정의된 조합에 따라 MPDCCH를 디코딩해야한다.

["랜덤 액세스 절차를 개시하기 위해 ‘ PDCCH order’로서 구성된 PDCCH "란 제목의 3GPP TR 36. 213 V13 .1.1의 표 8-4는 도 16에 복사되어 있다]

[...]

UE가 SPS C-RNTI에 의해 스크램블링된 CRC로 PDCCH들을 디코딩하도록 상위 계층들에 의해 구성된다면, UE는 표 8-5에 정의된 조합에 따라 PDCCH를 디코딩해야하고 그리고 대응 PUSCH를 전송해야 한다.

동일한 전송 블록에 대한 이러한 PDCCH들에 대응하는 PUSCH 및 PUSCH 재전송의 스크램블링 초기화는 SPS C-RNTI에 의한 것이다. 동일한 전송 블록에 대해 대응하는 PDCCH가 없는 PUSCH의 초기 전송 및 PUSCH 재전송의 스크램블링 초기화는 SPS C-RNTI에 의한 것이다.

UE가 SPS C-RNTI에 의해 스크램블링된 CRC로 EPDCCH들을 디코딩하도록 상위 계층들에 의해 구성된다면, UE는 표 8-5A에 정의된 조합에 따라 EPDCCH를 디코딩해야하며 대응 PUSCH를 전송해야 한다.

동일한 전송 블록에 대한 이러한 EPDCCH들에 대응하는 PUSCH 및 PUSCH 재전송의 스크램블링 초기화는 SPS C-RNTI에 의한 것이다. 동일한 전송 블록에 대해 대응하는 EPDCCH가 없는 PUSCH의 초기 전송 및 PUSCH 재전송의 스크램블링 초기화는 SPS C-RNTI에 의한 것이다.

UE가 SPS C-RNTI에 의해 스크램블링된 CRC로 MPDCCH들을 디코딩하도록 상위 계층들에 의해 구성된다면, UE는 표 8-5B에 정의된 조합에 따라 MPDCCH를 디코딩해야하며, 대응 PUSCH를 전송해야 한다.

동일한 전송 블록에 대한 이러한 MPDCCH들에 대응하는 PUSCH 및 PUSCH 재전송의 스크램블링 초기화는 SPS C-RNTI에 의한 것이다. 동일한 전송 블록에 대해 대응하는 MPDCCH가 없는 PUSCH의 초기 전송 및 PUSCH 재전송의 스크램블링 초기화는 SPS C-RNTI에 의한 것이다.

[...]

UE가 C-RNTI에 의해 스크램블링된 CRC로 PDCCH들을 디코딩하도록 구성되거나 구성되지 않는지 여부와 관계없이 Temporary C-RNTI에 의해 스크램블링된 CRC로 PDCCH들을 디코딩하기 위해 상위 계층들에 의해 UE가 구성된다면, UE는 표 8-6에 정의된 조합에 따라 PDCCH를 디코딩해야하며, 대응 PUSCH를 전송해야 한다. 이러한 PDCCH에 대응하는 PUSCH의 스크램블링 초기화는 Temporary C-RNTI에 의한 것이다.

[...]

8.1 업링크 DCI 포맷을 가진 PDCCH/EPDCCH에 대한 자원 할당

두 개의 자원 할당 기법들 Type 0 및 Type 1은 업링크 DCI 포맷을 가진 PDCCH/EPDCCH에 대해 지원된다.

자원 할당 기법 Type 0 또는 Type 2는 업링크 DCI 포맷을 가진 MPDCCH에 대해 지원된다.

자원 할당 유형 비트가 업링크 DCI 포맷에 존재하지 않는다면, 오직 자원 할당 유형 0만이 지원된다.

자원 할당 유형 비트가 업링크 DCI 포맷에 존재한다면, 디코딩된 PDCCH/EPDCCH에 대해 선택된 자원 할당 유형은 자원 할당 유형 비트에 의해 표시되며, 이 경우 유형 0은 0 값에 의해 표시되고 그렇지 않다면 유형 1이 표시된다. UE는 검출된 업링크 DCI 포맷을 가진 PDCCH/EPDCCH에서 자원 할당 유형 비트에 따라 자원 할당 필드를 해석해야 한다.

8.1.1 업링크 자원 할당 유형 0

업링크 자원 할당 유형 0에 대한 자원 할당 정보는 스케줄링된 UE에게

으로 표시되는 연속적으로 할당된 가상 자원 블록 인덱스들의 세트를 나타낸다. 스케줄링 승인(grant) 내의 자원 할당 필드는 시작 자원 블록(

)에 대응하는 자원 표시 값(resource indication value; RIV) 및 연속적으로 할당된 자원 블록의 길이(

≥ 1)로 구성된다. BL/CE UE에 대해, 업링크 자원 할당 유형 0은 이 서브절에서 CEModeA 및

로 구성된 UE에 대해서만 적용 가능하다. 자원 표시 값은 다음에 의해 정의된다 :

라면,　

그렇지 않다면

8.1.2 업링크 자원 할당 유형 1

업링크 자원 할당 유형 1에 대한 자원 할당 정보는 스케줄링된 UE에게 두 세트의 자원 블록들을 표시하며, 이 때 각 세트는 시스템 대역폭으로서

을 가정하여 표 7.1.6.1-1에 주어진 바와 같이 크기 P의 하나 이상의 연속적인 자원 블록 그룹들을 포함한다. 조합 인덱스 r은

비트들로 구성된다. 스케줄링 승인 내의 자원 할당 필드로부터의 비트들은 다음의 경우를 제외하고는 r을 나타낸다 :

- 스케줄링 승인 내의 자원 할당 필드의 비트들의 수가 r을 완전히 나타내기 위해 필요한 것보다 적은 경우. 이 경우, 스케줄링 승인 내의 자원 할당 필드의 비트들은 r의 LSB들을 점유하며, 그리고 r의 남아있는 비트들의 값은 0으로 가정되어야 한다; 또는

- 스케줄링 승인 내의 자원 할당 필드의 비트들의 수가 r을 완전하게 표현하는데 필요한 것보다 큰 경우. 이 경우, r은 스케줄링 승인 내의 자원 할당 필드의 LSB들을 점유한다.

조합 인덱스 r은 자원 블록 세트 1의 시작 및 종료 RBG 인덱스

및

, 그리고 자원 블록 세트 2의 시작 및 종료 RBG 인덱스

및

에 대응하며, 이 경우, r은 서브절 7.2.1에 정의된 방정식

에 주어지며, 이 경우, M = 4 이며, 그리고

이다. 또한, 서브절 7.2.1은

(RBG 인덱스들)가 매핑되는 값들의 범위와 순서 속성을 정의한다. 대응하는 종료 RBG 인덱스가 시작 RBG 인덱스와 같다면, 시작 RBG 인덱스에서 한 세트에 대해 오직 하나의 RBG만 할당된다.

8.1.3 업링크 자원 할당 유형 2

업링크 자원 할당 유형 2는 오직 CEModeB로 구성된 BL/CE UE에 대해서만 적용 가능하다. 업링크 자원 할당 유형 2에 대한 자원 할당 정보는 표 8.1.3-1에 주어진 바와 같이 협대역 내의 연속적으로 할당된 자원 블록들의 세트를 스케줄링된 UE에게 표시한다.

[“ CEModeB로 구성된 BL /CE UE에 대한 자원 블록(들) 할당”이란 제목의 3GPP TR 36.213 V13.1.1의 표 8.1.3-1은 도 17에 복사되어 있다]

[...]

9.1 물리적 다운링크 제어 채널 할당을 결정하기 위한 UE 절차

9.1.1 PDCCH 할당 절차

각 서빙 셀의 제어 영역은 [3]의 서브절 6.8.1에 따라 0에서

까지 넘버링된 CCE들의 세트로 구성되며, 여기서

모니터링이 모든 모니터링된 DCI 포맷들에 따라 세트 내의 PDCCH들 각각을 복호화하려고 시도함을 의미하는 경우, UE는 제어 정보에 대한 상위 계층 시그널링에 의해 구성된 바와 같은 하나 이상의 활성화된 서빙 셀들 상에서 PDCCH 후보들의 세트를 모니터링해야 한다.

BL/CE UE는 PDCCH를 모니터링 할 필요가 없다.

모니터링할 PDCCH 후보들의 세트는 검색 공간의 관점에서 정의되며, 여기서 집성 레벨

에서의 검색 공간

은 PDCCH 후보 세트에 의해 정의된다. PDCCH가 모니터링되는 각각의 서빙 셀에 대해, 검색 공간

의 PDCCH 후보 m에 상응하는 CCE는

로 주어지며, 여기서

는

일 때 아래에 정의된다. 공통 검색 공간의 경우

이다. PDCCH UE 특정 검색 공간에서, PDCCH가 모니터링되는 서빙 셀에 대해, 모니터링 UE가 캐리어 표시자 필드로 구성되면,

이고 여기서

는 캐리어 표시자 필드 값이며, 이와는 달리 모니터링 UE가 캐리어 표시자 필드로 구성되지 않으면

일때

이다.

은 주어진 검색 공간에서 모니터링할 PDCCH 후보들의 수이다.

UE가 상위 계층 매개변수 cif- InSchedulingCell -r13으로 구성되면, 캐리어 표시자 필드 값은 cif- InSchedulingCell -r13에 해당하고, 그러하지 않으면 캐리어 표시자 필드 값은 [11]에 주어진 ServCellIndex와 동일하다.

UE는 프라이머리 셀의 집성 레벨들 4 및 8 각각에서의 모든 비-DRX 서브프레임에서 하나의 공통 검색 공간을 모니터링해야 한다.

UE는 상위 계층들에 의해 구성될 때 셀 상에서 MBMS를 수신하는데 필요한 PDCCH를 복호화하기 위해 그 셀 상에서의 공통 검색 공간을 모니터링해야 한다.

UE가 EPDCCH 모니터링을 위해 구성되지 않고 UE가 캐리어 표시자 필드로 구성되지 않는 경우, UE는 모든 비-DRX 서브프레임에서 각각의 활성화된 서빙 셀 상의 집성 레벨들 1, 2, 4, 8 각각에서 하나의 PDCCH UE-특정 검색 공간을 모니터링해야 한다.

UE가 EPDCCH 모니터링을 위해 구성되지 않고 UE가 캐리어 표시자 필드로 구성되는 경우, UE는 모든 비-DRX 서브프레임에서 상위 계층 시그널링에 의해 구성된 바와 같이 하나 이상의 활성화된 서빙 셀들 상의 집성 레벨들 1, 2, 4, 8 각각에서 하나 이상의 UE-특정 검색 공간들을 모니터링해야 한다.

UE가 서빙 셀 상에서 EPDCCH 모니터링을 위해 구성되고, 상기 서빙 셀이 활성화되면, 그리고 상기 UE가 캐리어 표시자 필드로 구성되지 않으면, 상기 UE는 EPDCCH가 그 서빙 셀에서 모니터링되지 않는 모든 비-DRX 서브프레임들에서 그 서빙 셀 상의 집성 레벨들 1, 2, 4, 8 각각에서 하나의 PDCCH UE-특정 검색 공간을 모니터링해야 한다.

UE가 서빙 셀 상에서 EPDCCH 모니터링을 위해 구성되고, 상기 서빙 셀이 활성화되면, 그리고 상기 UE가 캐리어 표시자 필드로 구성되면, UE는 EPDCCH가 그 서빙 셀에서 모니터링되지 않는 모든 비-DRX 서브프레임들에서 상위 계층 시그널링에 의해 구성된 바와 같이 그 서빙 셀 상의 집성 레벨들 1, 2, 4, 8 각각에서 하나 이상의 PDCCH UE-특정 검색 공간들을 모니터링해야 한다.

프라이머리 셀 상의 공통 및 PDCCH UE-특정 검색 공간은 중첩될 수 있다.

서빙 셀 c 상에서 PDCCH를 모니터링하는 것에 연관된 캐리어 표시자 필드로 구성된 UE는 서빙 셀 c의 PDCCH UE 특정 검색 공간에서 캐리어 표시자 필드 및 C-RNTI에 의해 스크램블링된 CRC로 구성된 PDCCH를 모니터링해야 한다.

프라이머리 셀 상에서 PDCCH를 모니터링하는 것에 연관된 캐리어 표시자 필드로 구성된 UE는 프라이머리 셀의 PDCCH UE 특정 검색 공간에서 캐리어 표시자 필드 및 SPS C-RNTI에 의해 스크램블링된 CRC를 가지고 구성된 PDCCH를 모니터링해야 한다.

UE는 캐리어 표시자 필드 없이 PDCCH에 대한 공통 검색 공간을 모니터링해야 한다.

PDCCH가 모니터되는 서빙 셀에 대해, UE가 캐리어 표시자 필드로 구성되어 있지 않으면, UE는 캐리어 표시자 필드 없이 PDCCH에 대한 PDCCH UE 특정 검색 공간을 모니터링해야하고, UE가 캐리어 표시자 필드를 가지고 구성된다면, 캐리어 표시자 필드를 갖는 PDCCH에 대한 PDCCH UE 특정 검색 공간을 모니터링해야 한다.

UE가 LAA Scell로 구성되어 있지 않으면, UE는 다른 한 서빙 셀 내의 2차 셀에 상응하는 캐리어 표시자 필드를 갖는 PDCCH를 모니터링하도록 구성된다면, UE는 2차 셀의 PDCCH를 모니터링 할 것으로 예상되지 않는다.

UE가 LAA Scell로 구성되면, UE는 다른 한 서빙 셀에서 LAA Scell에 대응하는 캐리어 표시자 필드를 갖는 PDCCH를 모니터링하도록 구성된다면,

- UE가 LAA Scell에서 캐리어 표시자 필드를 갖는 PDCCH를 모니터링하도록 구성될 것으로 기대되지 않는 경우;

- UE가 다른 한 서빙 셀에서 LAA Scell에 대응하는 캐리어 표시자 필드를 갖는 PDCCH를 모니터링하도록 구성된다면, UE가 LAA Scell의 서브프레임에서 제2 슬롯에서 시작하는 PDSCH로 스케줄링 될 것으로 예상되지 않는 경우;

LAA SCell의 PDCCH UE 특정 공간을 모니터링할 것으로 예상되지 않는다.

PDCCH가 모니터링되는 서빙 셀에 대해, UE는 적어도 동일한 서빙 셀에 대해 PDCCH 후보들을 모니터링해야 한다.

공통 페이로드 크기 및 동일한 제1 CCE 인덱스

갖는 소정의 DCI 포맷 크기를 갖는 주어진 서빙 셀에서 PDCCH 후보들을 모니터링하도록 구성된 UE로서, 상기 PDCCH 후보들이 주어진 DCI 포맷 크기에 대해 CIF의 하나 이상의 가능한 값들을 가질 수 있는, U한 제1 CCE 인덱스 <A NAME="#6739dd72"></A><IMG src="C:\Users\KimSuJin\AppData\Local\Temp\UNI00002a440228.gif"　 width=21pt　 height=

상기 UE가 상기 프라이머리 셀 상에서 PDCCH를 모니터링하는 것에 연관된 상기 캐리어 표시자 필드로 구성되는 경우, 상기 공통 검색 공간 내의 상기 PDCCH 만이 상기 프라이머리 셀에 의해 전송된다;

그러하지 않으면, UE 특정 검색 공간 내의 PDCCH 만이 프라이머리 셀에 의해 전송된다.

C-RNTI에 의해 스크램블링된 CRC 및 CIF를 갖는 소정의 DCI 포맷 크기를 갖는 주어진 서빙 셀에서 PDCCH 후보들을 모니터링하도록 구성된 UE로서, 상기 PDCCH 후보들이 주어진 DCI 포맷 크기에 대해 CIF의 하나 이상의 가능한 값들을 가질 수 있는, UE는, 주어진 DCI 포맷 크기에 대한 CIF의 가능한 값들 중 임의의 값에 대응하는 임의의 PDCCH UE 특정 검색 공간에서, 주어진 DCI 포맷 크기를 갖는 PDCCH 후보가, 주어진 서빙 셀에서 전송될 수 있는 것으로 가정한다.

서빙 셀이 LAA Scell이고, Scell에 대한 상위 계층 매개변수 subframeStartPosition이 's07'을 나타내는 경우,

　　　　　　- UE는 서브프레임의 제1 슬롯과 제2 슬롯 양자 모두에서 Scell 상에서의 PDCCH UE-특정 검색 공간 후보들을 모니터링하고, 검색 공간을 정의하는 집성 레벨들은 표 9.1.1-1A에 리스트되고;

그렇지 않으면,

　　　- 검색 공간들을 정의하는 집성 레벨은 표 9.1.1-1에 리스트된다.

서빙 셀이 LAA Scell이라면, UE는 LAA Scell 상에서 서브절 13A에서 설명된 바와 같이 CC-RNTI에 의해 스크램블된 DCI CRC를 갖는 PDCCH를 수신할 수 있다.

UE가 모니터링해야 하는 DCI 포맷들은 서브절 7.1에 정의된 바와 같이 각각의 서빙 셀 당 구성된 전송 모드에 의존한다.

UE가 서빙 셀에 대해 상위 계층 매개변수 skipMonitoringDCI - format0 -1A로 구성되면, UE는 그 서빙 셀에 대한 UE 특정 검색 공간에서 DCI 포맷 0/1A를 갖는 PDCCH를 모니터링할 필요가 없다.

UE가 서빙 셀에 대한 집성 레벨 L에서 UE 특정 검색 공간에 대한 상위 계층 매개변수 pdcch - candidateReductions로 구성되면, 대응하는 PDCCH 후보들의 수가

로 주어지며, 여기서

의 값은 표 9.1.1-2에 따라 결정되고, 그리고

는

을

로 대체함으로써 표 9.1.1-1에 따라 결정된다.

[“ UE에 의해 모니터링되는 PDCCH 후보들”이란 제목의 3GPP TR 36. 213 V13 .1.1의 표 9.1.1-1은 도 18에 복사되어 있다]

[“ LAA Scell 상에서 UE에 의해 모니터링되는 PDCCH UE -특정 검색 공간 후보들”이란 제목의 3GPP TR 36. 213 V13 .1.1의 표 9.1.1-1A는 도 19에 복사되어 있다]

[“ PDCCH 후보 축소 배율(Scaling factor for PDCCH candidates)”이란 제목의 3GPP TR 36. 213 V13 .1.1의 표 9.1.1-2는 도 20에 복사되어 있다]

공통 검색 공간의 경우

는 두 개의 집성 레벨

및

에 대해 0으로 설정된다.

집성 레벨 L 에서 UE-특정 검색 공간

에 대해, 변수

는

로 정의되며, 여기서

이고,

이며,

이고

이며,

는 무선 프레임 내의 슬롯 번호이다.

에 사용된 RNTI 값은 다운링크에서 서브절 7.1에 그리고 업링크에서 서브절 8 에 정의되어 있다.

NR의 경우, 하위 호환성(backward compatibility)이 반드시 필요한 것이 아니기 때문에, 이야기가 약간 달라진다. 뉴머롤로지(numerology)는 TTI의 감소 심볼 수가 TTI 길이를 변경하는 유일한 도구가 되지 않도록 조정될 수 있다. 예로서, LTE 뉴머롤로지를 사용하면, 그것은 1 ms의 14 OFDM 심볼 및 15 KHz의 서브캐리어 간격을 포함한다. 서브캐리어 간격이 30KHz가 되면 동일한 FFT(Fast Fourier Transform) 크기와 동일한 CP(Cyclic Prefix) 구조를 가정할 때, 1ms에 28개의 OFDM 심볼이 있게 된다. 마찬가지로, TTI 내 OFDM 심볼의 수가 동일하게 유지되면, TTI는 0.5 ms가 된다. 이는 서로 다른 TTI 길이들 간의 설계가 서브캐리어 간격 상에서 수행되는 양호한 확장성으로 공통으로 유지될 수 있음을 의미한다. 물론, FFT 크기, 물리 자원 블록(PRB)의 정의/개수, CP의 설계 또는 지원 가능한 시스템 대역폭과 같은 서브캐리어 간격 선택에 대해서는 항상 트레이드 오프(trade-off)가 있게 된다. NR이 더 큰 시스템 대역폭 및 더 큰 간섭성 대역폭(coherence bandwidth)을 고려하지만, 더 큰 서브캐리어 간격을 포함하는 것이 고려된다.

위에서 개시한 바와 같이, 단일의 뉴머롤로지로 모든 다양한 요건을 충족시키는 것은 매우 어렵다. 이에 따라 첫 번째 회의에서 하나보다 많은 뉴머롤로지이 채택될 것이라는 것이 동의되었다. 그리고 서로 다른 뉴머롤로지들 간의 다중화 능력뿐만 아니라 표준화 노력 및 구현 노력들을 고려할 때, 중적분 관계(integral multiple relationship)와 같은 서로 다른 뉴머롤로지들 간에 어떤 관계가 있는 것이 유익할 것이다. 몇몇 뉴머롤로지 패밀리들이 제기되었으며, 그중 하나는 LTE 15KHz를 기반으로 하며, 다른 뉴머롤로지들은 1 밀리초에서 2개의 심볼들의 거듭제곱 N을 허용한다.

- NR의 경우, 하나보다 많은 서브캐리어 간격 값을 지원하는 것이 필요하다

　　　- 서브캐리어 간격 값들은 서브캐리어 간격의 특정 값에 N을 곱한 값(N은 정수임)으로부터 구해진다.

　　　　　　* Alt.1: 서브캐리어-간격 값들은 15kHz 서브캐리어 간격(즉, LTE 기반 뉴머롤로지)을 포함함

　　　　　　* Alt.2: 서브캐리어-간격 값들은 CP 길이를 포함하여 균일 심볼 지속 시간을 갖는 17.5 kHz 서브캐리어-간격을 포함함

　　　　　　* Alt.3: 서브캐리어-간격 값들은 CP 길이를 포함한 균일 심볼 지속기간을 갖는 17.06 kHz 서브캐리어 간격을 포함함

　　　　　　* Alt.4: 서브캐리어 간격 값들 21.33 kHz

　　　　　　* 참고: 다른 대안들이 배제되지 않음

　　　　　　* FFS(For Further Study): 특정 값의 정확한 값과 N의 가능한 값들

　　　- 가능한 서브캐리어 간격의 값은 RAN1#85에서 더 좁혀지게 될 것이다.

또한, 주어진 뉴머롤로지 패밀리의 승수에 대한 제한이 있는지의 여부도 논의되었다. 2의 거듭제곱(이하 Alt.1)은, 서로 다른 뉴머롤로지들이 시간 영역에서 다중화될 때 많은 오버헤드를 유발하지 않고 서로 다른 뉴머롤로지들을 더 용이하게 다중화할 수 있기 때문에, 약간의 흥미를 끌었다:

- RAN1은 앞으로의 연구를 계속하고 차기 회의에서 다음 대안들 사이에 결론을 내릴 것이다

*- Alt.1:

　　　　　　>　NR 스케일러블 뉴머롤로지의 서브캐리어 간격은 다음과 같이 스케일링된다

　　　　　　>　f_sc= f₀* 2^m

　　　　　　>　이 경우

　　　　　　　　　　　　　　- f₀는 FFS임

　　　　　　　　　　　　　　- m은 가능한 값들의 집합으로부터 선택된 정수임

- Alt.2:

　　　　　　>　f_sc= f₀* M

　　　　　　>　이 경우

　　　　　　　　　　　　　　- f₀는 FFS임

　　　　　　　　　　　　　　- M은 가능한 양의 값들의 집합에서 선택된 정수임.

일반적으로, RAN1은 대역에 종속적이지 않은 방식으로 작용한다. 즉, 스킴(scheme)/특징은 모든 주파수 대역들에 대해 적용 가능한 것으로 가정될 것이다. 다음 RAN4에서 일부 조합들이 비현실적인지 또는 전개가 합리적으로 수행될 수 있는지 여부를 고려하여 관련 테스트 케이스를 도출할 것이다. 이 규칙은 여전히 NR에서 가정되지만, 일부 회사들은 NR의 주파수 범위가 상당히 높다는 제한이 있음을 확인한다:

　　　- NR의 연구를 위해, RAN1은 다수의 (그러나 반드시 전부는 아닌) OFDM 뉴머롤로지들이 동일한 주파수 범위에 적용될 수 있는 것으로 가정한다

　　　　　　- 주의 : RAN1은 서브캐리어 간격의 매우 낮은 값을 매우 높은 캐리어 주파수에 적용하는 것으로 가정하지 않는다.

URLLC(Ultra-Reliable and Low Latency Communication)는 대부분의 일반 트래픽(예를 들어, eMBB(Enhanced Mobile Broadband) 서비스)과 비교할 때 매우 엄격한 타이밍 요구 사항을 갖는 서비스 유형이다. 대기시간(latency) 요구 사항을 충족시키려면, 전송 간격/스케줄링 간격이 짧아야할 것이다. 전송 간격/스케줄링 간격을 단축하는 한 가지 방법은 시간 영역에서 OFDM 심볼 길이를 줄이기 위해 서브캐리어 간격을 증가시키는 것이다. 예를 들어, 서브캐리어 간격이 15 KHz일 때, 7 OFDM 심볼들의 전송 간격은 0.5 ms를 차지할 것이며, 서브캐리어 간격이 60 KHz일 때, 7 OFDM 심볼들의 전송 간격이 0.125 ms를 차지할 것이며, 이는 엄격한 타이밍 요건을 더 쉽게 달성할 수 있다.

또 다른 방법은 전송 간격 내에 OFDM 심볼들의 개수를 줄이는 것이다. 예를 들어, 서브캐리어 간격이 15 kHz로 유지된다면, 전송 간격 내의 OFDM 심볼의 개수가 14에서 2로 감소될 때, 전송 시간 간격은 1 ms에서 약 0.14 ms로 변경될 것이며, 이는 서브캐리어 간격을 감소시키는 유사한 효과를 야기한다.

물론 두 가지 방법이 공동으로 사용될 수 있다. 한편, eMBB 서비스는 또한 감소된 전송 간격을 사용할 수도 있지만, 잠재적인 부작용(예를 들어 데이터 트래픽 양 마다 더 큰 제어 시그널링 오버헤드, 또는 더 짧거나 더 빈번한 제어 채널 수신 간격(전력 소비를 증가시킬 수 있음), 더 짧은 처리 시간(더 복잡함))을 가져올 수 있으므로 항상 반드시 그렇게 할 필요는 없다. 따라서, 통신 시스템은 상이한 서비스들 또는 UE들에 대해 상이한 전송 간격으로 동작될 것으로 예상된다. 그리고 시스템 내에서 서로 다른 전송 시간 간격을 다중화하는 것은 어려운 일일 것이다. RAN1 #86bis Chairman's Note에서 다음과 같이 이 부분에 대해 계속 논의 중이다 :

협의(Agreement) :

* 네트워크 관점에서, DL에서 eMBB/URLLC에 대한 서로 다른 대기 시간 및/또는 신뢰성 요구 사항을 갖는 전송 다중화는 :

　　　　　　- 동일한 CP 오버헤드를 갖는 동일한 서브캐리어 간격을 사용함으로써 지원된다.

　　　　　　　　　　　　　　* FFS(for further study) : 상이한 CP 오버헤드

　　　　　　- 상이한 서브캐리어 간격을 사용함으로써 지원된다.

　　　　　　　　　　　　　　* FFS(for further study) : CP 오버헤드

　　　　　　- NR은 사양별 두가지 접근 방식들을 모두 지원한다.

* NR은 DL에서 eMBB/URLLC에 대한 서로 다른 대기 시간 및/또는 신뢰성 요구 사항 간에 동적 자원 공유를 지원해야 한다.

또한, RAN1 #86bis Chairman's Note 및 RAN1 #87 Chairman's Note는 슬롯 또는 미니-슬롯(슬롯의 단축 버전) 같은 스케줄링 유닛으로서 전송 간격을 정의하는 방법에 대해 다음과 같이 설명한다. 이 때, y는 슬롯 내의 OFDM 심볼의 개수이다 :

협의(Agreement) :

* NCP가 있는 최대 60 kHz의 SCS의 경우, y = 7 및 14

　　　　　　* FFS : 특정 SCS(들)에 대해 다운 선택(down select) 여부/특정 SCS(들)에 대해 어느 것을 다운선택할지

* NCP가 있는 60 kHz 보다 더 높은 SCS의 경우, y = 14

[...]

협의(Agreement) :

* 적어도 단일-스테이지 DCI 설계를 위한 NR-PDCCH 모니터링

　　　　　　- NR은 DCI 모니터링 기회(occasion)에 대해 다음의 최소 세분성(granularity)을 지원한다 :

　　　　　　　　　　　　　　* 슬롯들에 대해 : 슬롯 당 한번

　　　　　　　　　　　　　　* 미니 슬롯들이 사용될 때 : 매 심볼 또는 매 제2 심볼인 경우에 대하여는 추후 연구 대상이다

　　　　　　　　　　　　　　　　　　　　　　- 슬롯 및 미니 슬롯이 상이한 뉴머롤로지(예를 들어, SCS, CP 오버헤드)를 갖는 경우 뉴머롤로지에 대한 것은 추후 연구 대상이다

　　　　　　　　　　　　　　　　　　　　　　- 유의 : 슬롯/미니-슬롯 할당은 여기서는 가정되지 않는다

　　　　　　　　　　　　　　　　　　　　　　- 유의 : 이는 모든 경우에 적용되지 않을 수 있다

[...]

협의(Agreement) :

- 미니-슬롯들은 다음의 길이를 갖는다

　　　　　　- 최소 6 GHz이상, 길이 1 심볼을 갖는 미니 슬롯이 지원됨

　　　　　　　　　　　　　　- 비허가 대역을 포함한 6 GHz 이하에 관하여는 추후 연구 대상임

　　　　　　　　　　　　　　- 주파수 대역과 관계없는 URLLC 유스케이스에 관하여는 추후 연구 대상임

　　　　　　- DL 제어가 길이 1의 하나의 미니 슬롯 내에서 지원될 수 있는지 여부는 추후 연구 대상임

　　　　　　- 2 내지 슬롯 길이-1 의 길이들

　　　　　　　　　　　　　　- 시작 위치 제한에 따른 미니 슬롯 길이 제한에 관하여는 추후 연구 대상임

　　　　　　　　　　　　　　- URLLC에 대하여, 2가 지원됨. 다른 값들에 대하여는 추후 연구 대상임

　　　　　　- 유의 : 특정 유스케이스를 목표로하는 일부 UE들은 모든 미니-슬롯 길이 및 모든 시작 위치를 지원하지 않을 수 있다

　　　　　　- 적어도 6 GHz 이상에서는, 임의의 OFDM 심볼에서 시작할 수 있다

　　　　　　　　　　　　　　- 비허가 대역을 포함하는 6 GHz 아래에 대해서는 추후 연구 대상임

　　　　　　　　　　　　　　- 주파수 대역과 관계없는 URLLC 유스케이스에 대하여는 추후 연구 대상임

　　　　　　- 미니 슬롯은 미니 슬롯의 시작과 관련된 위치에 DMRS를 포함한다

또한, NR에서 제어 채널(예를 들어, NR-PDCCH)은 상이한 서비스 요구 사항/시나리오를 적응시키기 위해 설계될 필요가 있다. 해당 데이터를 운반하는데 사용되는 심볼들의 수 및 기회(occasion)를 모니터링하는 시기는 상이한 서비스들에 따라 달라질 것이다. 슬롯의 구성 또한 서로 다를 수 있는데, 예를 들어 슬롯의 어느 부분이 DL일지 또는 슬롯의 어느 부분이 업링크일지는 트래픽 속성에 의존할 수 있다. 예를 들어, 순(pure) 다운링크 슬롯, 순 업링크 슬롯, 또는 (방향 변경을 위한 타이밍 어드밴스(timing advance) 또는 프로세스를 고려하는 잠재적인 갭 부분과 관련된) DL 부분 및 업링크 부분을 갖는 슬롯은 고려될 슬롯 구조의 최소 세트일 수 있다. 또한, 그룹 공통 제어 채널을 사용하여 다음과 같이 슬롯 구조를 표시하는 것이 고려된다 :

협의(Agreement) :

* NR은 예를 들어 슬롯 구조의 정보를 운반하는 ‘그룹 공통 PDCCH'를 지원한다.

　　　　　　- UE가 ‘그룹 공통 PDCCH’를 수신하지 않는다면, UE는, 적어도 gNB가 ‘그룹 공통 PDCCH'를 전송하지 않았다면, 슬롯에서 적어도 PDCCH를 수신할 수 있어야 한다.

　　　　　　- 네트워크는 RRC 시그널링을 통해 UE에게 ‘그룹 공통 PDCCH’를 해독할지 여부를 알릴 것이다.

　　　　　　- 공통은 반드시 셀 당 공통을 의미하지 않는다.

　　　　　　- TDD 및 FDD에 대한 사용을 포함하는 ‘그룹 공통 PDCCH’의 세부 내용에 대한 논의를 계속한다.

　　　　　　- ‘그룹 공통 PDCCH’란 용어는 UE들의 그룹에 대해 의도된 정보를 운반하는 채널(PDCCH 또는 별도로 설계된 채널)을 지칭한다.

협의(Agreement) :

* 슬롯에서의 다운링크 데이터의 시작 위치는 UE에게 명시적으로 그리고 동적으로 표시될 수 있다.

　　　　　　- FFS : ‘그룹-공통 PDCCH’ 및/또는 UE-특정 DCI에서 시그널링됨

　　　　　　- FFS : 사용되지 않은 제어 자원 세트(들)이 데이터에 사용될 수 있는 방법과 그 세분성(granularity)

협의(Agreement) :

* UE는 ‘그룹 공통 PDCCH’(존재하는 경우)에 대한 정보를 기반으로 일부 블라인드 디코딩을 건너뛸 수 있는지 여부를 결정할 수 있을 것이다.

* FFS : 데이터 시작 위치가 그룹 공통 PDCCH 상으로 시그널링된다면, UE는 일부 블라인드 디코딩을 건너뛰기 위해 이 정보를 이용할 수 있다.

* FFS : 제어 자원 세트의 끝이 ‘그룹 공통 PDCCH’ 상으로 시그널링된다면, UE는 일부 블라인드 디코딩을 건너뛰기 위해 이 정보를 이용할 수 있다.

* FFS : 슬롯에 ‘그룹 공통 PDCCH’가 없는 경우 처리 방법

* PDCCH를 모니터링할 때, UE는 ‘그룹 공통 PDCCH’의 수신 여부와 관계없이 검출된 PDCCH를 처리할 수 있어야 한다.

협의(Agreement) :

* ‘슬롯 포맷 관련 정보’

　　　　　　- UE가 ‘DL’, (Rel-15의 경우)‘UL’ 및 ‘다른 것’인 슬롯 내에서 적어도 어떤 심볼들을 도출할 수 있는지의 정보

　　　　　　- FFS : ‘다른 것’이 ‘블랭크(blank)’, ‘사이드링크’ 등으로 세분화될 수 있는 경우

* FFS : ‘제어 자원 세트 지속 기간’

　　　　　　- FFS : 제어 자원 세트(들)의 지속 기간을 표시

　　　　　　- FFS : UE가 반-고정적으로 구성된 블라인드 디코딩들 중 일부를 건너뛰는 것을 도울 수 있음. 수신되지 않는다면, UE는 모든 블라인드 디코딩을 수행한다.

그룹 공통 PDCCH 및 슬롯 구조 정보를 나타내는 방법에 대한 내용은 불분명하다. 하나의 핵심 요소는 UE를 그룹화하는 방법이다. 그룹화의 일례는 유사한 서비스 요구 사항들(예를 들어, 동일한 뉴머롤로지, 동일한 RTT, 또는 타이밍 관계), 또는 동일한 데이터 지속 시간 길이(예를 들어, 동일한 미니 슬롯 길이)를 갖는 UE를 그룹화하는 것이다. 함께 그룹화된 UE의 특성이 더 유사하다면, 슬롯 구조는 더 규칙적(regular)이며, 슬롯 구조에 관한 정보량은 더 적을 수 있다.

예를 들어, 모든 UE가 동일한 미니 슬롯 길이를 갖는다면, 슬롯 내의 미니 슬롯의 개수는 슬롯 길이를 미니 슬롯 길이로 분할함으로써 알 수 있으며, 이로써 UE는 어느 심볼이 DL 또는 UL인지 알 수 있고, 또는 어느 심볼이 제어 심볼 또는 데이터 심볼인지 알 수 있다. 2 심볼의 미니 슬롯을 예로 든다. 미니 슬롯을 운반하는데 사용될 수 있는 심볼의 개수가 12이고 UE가 2 심볼들의 미니 슬롯 길이를 지시받으면, UE는, 심볼 0, 2, 4, 6, 8 및 10은 PDCCH 모니터링을 필요로 하는 제어 정보를 포함할 수 있으며 심볼 1, 3, 5, 7, 8 및 11은 PDCCH 모니터링을 필요로 하지 않는 제어 정보를 포함하지 않는다는 것을 안다. 이 예에서, 미니 슬롯들은 제어 정보를 위한 심볼을 포함하지만, 미니 슬롯이 제어 채널을 포함하지 않는 경우에도 유사한 상황이 관찰될 수 있음을 주목한다.

또 다른 예는 DL 심볼 또는 UL 심볼의 개수이다. 예를 들어, 그룹 내 모든 UE들이 DL 심볼 및 UL 심볼의 동일한 비율(예를 들어, 매 3 개의 DL 심볼 후에 하나의 UL 심볼이 존재)을 갖는다면, UE는, 비율(또는 심볼들의 총 개수)이 UE들을 위해 그룹 공통 PDCCH에 표시되는 경우, 심볼 1, 2, 3, 5, 6, 7, 9, 10 및 11이 다운링크 심볼들이고, 심볼 4, 8 및 12가 업링크 심볼임을 알 수 있다. (위의 예에서 잠재적인 갭 심볼(gap symbol)들이 고려되지 않지만, 갭 심볼이 존재한다면 유사한 상황이 관찰될 수 있다.). 상기 예는 “규칙적(regular)”슬롯 구조로 간주될 수 있다.

한편, 슬롯 구조가 규칙적이지 않다면(예를 들어, 일부 UE(들)가 2 심볼 미니 슬롯들을 사용할 수 있는 반면 일부 다른 UE(들)가 5 심볼 미니 슬롯을 사용할 수 있다면), 규칙적인 구조 케이스의 경우 하나 또는 몇 개의 요소(들)로 구조를 알고 있는 것에 비해, 어떤 심볼이 제어/데이터 심볼인지, 그리고 어떤 심볼이 UL/DL 심볼인지를 UE가 알기 위해서는 보다 상세한 정보가 필요하다. 최악의 경우는 상당히 심한 오버헤드일 수 있는 각 심볼의 역할(DL 또는 UL 제어, 또는 데이터)을 드러내는 슬롯 구조를 나타내기 위해 비트맵을 사용하는 것일 수 있다.

상기 구조가 더 규칙적이라면, 각 그룹 공통 PDCCH의 오버헤드가 감소될 수 있는 반면, 그룹 공통 PDCCH의 수는 그룹 수가 증가함에 따라 증가할 것이라는 것이 관찰된다(그룹 내 UE들은 매우 유사해야 한다). 한편, 상기 구조가 더 불규칙적이라면, 각 그룹 공통 PDCCH의 오버헤드는 증가될 것이며, 그룹 공통 PDCCH의 수는 그룹 수가 감소됨에 따라 감소된다(그룹 내 UE들은 유사할 필요가 없다). 어느 방향이 전반적으로 적은 제어 시그널링 오버헤드를 야기하는지는 상황에 따라 다를 수 있으므로, 양측 간의 적절한 절충/적응이 고려될 필요가 있을 수 있다.

본 발명의 제1 개념은, 일반적으로, UE가 슬롯 구조를 인식하기 위해 2 개의 모드들로 표시될 수 있다는 것이다. 하나의 모드는 슬롯 구조가 몇몇 최소 기능 블록들을 포함하는 규칙적인 슬롯 구조를 야기한다. 상기 최소 기능 블록들은 적어도 동일한 슬롯에서 UE 측으로부터 동일하다. UE 측으로부터 동일하다는 것은 UE가 동일한 기능(예를 들어, UL 또는 DL 제어 또는 데이터)을 갖는 심볼을 기대할 것인 모든 X 심볼을 의미한다. 더 구체적으로, 그룹 공통 PDCCH는 X의 값, 그리고/또는 UE가 X를 도출할 수 있도록 하는 정보, 그리고/또는 UE가 최소 기능 블록들 내의 각 심볼(심볼 1 ~ 심볼 X)의 기능을 가능하게 하는 정보를 나타낼 수 있다. 또 다른 모드는 예를 들어 각 심볼의 기능을 나타내기 위해 비트맵(이 때, 적어도 하나의 비트는 슬롯 내의 하나의 심볼에 대응)을 사용하여, 슬롯 구조가 심볼 단위로 알려질 수 있는 불규칙한 슬롯 구조를 허용한다.

제2 개념은 일반적으로 기지국이 그룹 공통 PDCCH에서 상이한 속성들을 갖는 UE(들)를 그룹화하는 반면, 상이한 UE들은 상이한 최소 기능 블록들을 갖는 규칙적인 구조를 기대하는 것이다. 그룹 공통 PDCCH를 수신하는 UE들은 일부 사전 설정들에 따라 상이한 최소 기능 블록들을 갖는 슬롯 구조를 해석 또는 결정할 수 있다. 뿐만 아니라, 슬롯 설정을 도출하는 것의 차이는 일부 제약을 받을 수 있다. 상기 차이의 일례는 제1 UE의 최소 기능 블록의 길이가 제2 UE의 최소 기능 블록의 길이의 정수배인 것이다. 예를 들어, 상기 제1 UE는 매 2 * X 심볼마다 동일한 기능을 갖는 심볼이 있을 것으로 기대할 수 있다. 한편, 상기 제2 UE는 매 X 심볼마다 동일한 기능을 갖는 심볼이 있을 것으로 기대할 수 있다.

상기 차이의 다른 예는 상이한 UE들이 최소 기능 블록의 동일한 길이를 갖는 반면, 최소 기능 블록 내의 각 심볼의 기능에 관하여 서로 다른 이해를 갖는 것이다. 예를 들어, 제1 UE는 (예를 들어, 다른 심볼들이 아닌) 제어 정보를 포함하는 매 X 심볼의 첫 번째 심볼을 기대하고, 그리고 제2 UE는 (예를 들어, 다른 심볼들이 아닌) 제어 정보를 포함하는 매 X 심볼의 처음 두 심볼을 기대한다.

일 실시예에서, UE는 기지국에 의해 그룹 공통 PDCCH에 따라 슬롯 구조를 결정하기 위한 모드에 대해 통보받거나 설정된다. 바람직하게는, 슬롯에 대한 슬롯 구조를 상기 슬롯과 연관된 그룹 공통 PDCCH에 따라 결정하기 위한 두 가지 모드들이 존재한다.

제1 모드는 UE가 매 X OFDM 심볼마다 OFDM 심볼에 대해 동일한 기능을 결정하는 규칙적인 슬롯 구조 모드일 수 있다(예를 들어, X = 4 라면, 1, 5 및 9 심볼은 동일한 기능을 가질 것이다). 일 실시예에서, 상기 기능은 DL, UL, 데이터, 제어 심볼의 전부 또는 일부 또는 그것들의 조합들을 포함한다. 상기 제1 모드에서, 기지국은 그룹 공통 PDCCH에서 최소 기능 블록의 길이를 나타낼 수 있다. 상기 기능은 DL, UL, 데이터, 제어 심볼의 전부 또는 일부 또는 그것들의 조합들을 포함할 수 있다.

제1 모드의 일 실시예에서, 기지국은 사전 설정 또는 RRC(Radio Resource Control) 메시지에서 최소 기능 블록의 길이를 나타낼 것이다. 기지국은 그룹 공통 PDCCH에서 최소 기능 블록 내의 각 심볼의 기능들을 나타낼 수 있다. 또한, 기지국은 사전 설정 또는 RRC 메시지에서 최소 기능 블록 내의 각 심볼의 기능들을 나타낼 수 있다.

제2 모드는 UE가 하나의 최소 기능 블록을 갖는 슬롯 구조를 도출할 수 없는 불규칙한 슬롯 구조 모드일 수 있다. 제2 모드의 일 실시예에서, UE는 두 개 이상의 최소 기능 블록들로 설정될 수 있다. UE는 슬롯과 관련된 그룹 공통 DCI를 통해 슬롯의 어느 부분에 어떤 최소 기능 블록이 포함되는지를 통지받을 수 있다. 또한, UE는 설정된 최소 기능 블록들의 존재 및/또는 시퀀스를 통지받을 수 있다.

UE는 기지국에 의해 최소 기능 블록에 대한 전송 또는 수신에 대한 소정의 제한을 가지고 설정될 수 있다. 예를 들어, 상기 제한은 UE가 일 유형의 최소 기능 블록에 대해 송신 또는 수신하는 반면 슬롯 내 제2 유형의 최소 기능 블록을 스킵할 것이라는 것일 수 있다. 일 실시예에서, 최소 기능 블록의 유형은 최소 기능 블록의 길이에 의해 특징지어질 수 있다. 또한, 최소 기능 블록의 유형은 최소 기능 블록의 각 심볼의 기능성과 같은 최소 기능 블록의 성질(composition)에 의해 특징지어질 수 있다.

제2 모드의 일 실시예에서, UE는 기지국에 의해 슬롯과 연관된 그룹 공통 PDCCH를 통해 슬롯 내 각 심볼의 기능성을 제공받을 수 있다. UE는, 예를 들어 DL 부분이 비트맵에 따라 너무 짧거나 너무 길다면, 기지국에 의해 슬롯의 일부를 스킵하기 위한 일정한 제한을 갖도록 설정될 수 있다.

또 다른 실시예에서, 기지국은 동일한 그룹 공통 PDCCH를 수신하기 위해 상이한 유형의 최소 기능 블록들로 UE를 설정할 수 있다. 일 실시예에서, UE는 일 유형의 최소 기능 블록으로 설정될 수 있으며, 그리고 슬롯과 연관된 그룹 공통 PDCCH뿐만 아니라 상기 설정된 최소 기능 블록 유형에 따라 슬롯의 슬롯 구조를 해석 또는 결정한다. 일 실시예에서, 상기 최소 기능 블록의 유형은 최소 기능 블록의 길이에 의해 특징지어질 수 있다. 더 구체적으로, 동일한 그룹 공통 PDCCH를 수신하는 UE들은 최소 기능 블록의 상이한 길이들을 가질 것이며, 상이한 길이들 중 하나의 길이는 상이한 길이들 중 길이의 정수배이다. 일 실시예에서, 최소 기능 블록의 유형은 최소 기능 블록의 각 심볼의 기능성과 같은 최소 기능 블록의 성질(composition)에 의해 특징지어질 수 있다. 더 구체적으로, 동일한 그룹 공통 PDCCH를 수신하는 UE들은 동일한 길이의 최소 기능 블록을 가질 것이다.

슬롯 구조의 정확한 이해에 따라, UE는 예를 들어 제어 또는 데이터 수신 또는 전송을 위해, 그에 따라 각 심볼을 수신하거나 송신할 수 있다.

도 21은 UE의 관점에서의 일 예시적 실시예에 따른 흐름도(2100)이다. 단계 2105에서, 상기 UE는 심볼들의 세트 내의 각 심볼의 기능성들을 나타내는 설정을 수신한다. 단계 2110에서, 상기 UE는 슬롯에 대한 슬롯 구조를 상기 설정 및 상기 슬롯과 연관된 그룹 공통 PDCCH(Physical Downlink Control Channel)에 따라 결정한다.

일 실시예에서, 상기 UE는 상기 설정 없이는 상기 그룹 공통 PDCCH에 따라 슬롯 포맷을 도출할 수 없다.

일 실시예에서, 상기 설정은 RRC(Radio Resource Control) 메시지에 의해 시그널링될 수 있으며, 상기 설정은 특히 상기 UE에 대한 것일 수 있다. 뿐만 아니라, 상기 설정은 심볼들의 상이한 세트들 내의 각 심볼의 상이한 기능성들을 나타낼 수 있다. 상기 UE는 어느 설정된 심볼 세트가 존재하는지에 관한 정보를 수신할 수 있다.

일 실시예에서, 상기 심볼들의 세트는 정보를 제공하기 위한 그룹 공통 PDCCH에 대한 기본 유닛일 수 있다.

도 3 및 도 4로 되돌아가면, UE의 일 예시적 실시예에서, 상기 기기(300)는 상기 메모리(310)에 저장된 프로그램 코드(312)를 포함한다. 상기 CPU(308)는 프로그램 코드(312)를 실행하여 (i) UE가 심볼들의 세트 내의 각 심볼의 기능성들을 나타내는 설정을 수신할 수 있게 하며, 그리고 (ii) UE가 슬롯에 대한 슬롯 구조를 상기 설정 및 상기 슬롯과 연관된 그룹 공통 PDCCH(Physical Downlink Control Channel)에 따라 결정할 수 있게 한다. 뿐만 아니라, 상기 CPU(308)는 상기 프로그램 코드(312)를 실행하여 상술한 동작들 및 단계들 또는 본원에 설명된 다른 동작들 및 단계들을 모두 수행할 수 있다.

도 22는 기지국의 관점에서의 일 예시적 실시예에 따른 흐름도(2200)이다. 단계 2205에서, 상기 기지국은 심볼들의 세트 내의 각 심볼의 기능성들을 나타내는 제1 설정을 제1 사용자 단말(UE)에게 시그널링한다. 단계 2210에서, 상기 기지국은, 상기 제1 UE를 위해, 슬롯에 대한 슬롯 구조를 상기 제1 설정 및 상기 슬롯과 연관된 그룹 공통 PDCCH(Physical Downlink Control Channel)에 따라 결정한다.

일 실시예에서, 상기 기지국은 심볼들의 세트 내의 각 심볼의 기능성들을 나타내는 제2 설정을 제2 UE에게 시그널링할 수 있다. 상기 기지국은, 상기 제2 UE를 위해, 상기 슬롯에 대한 슬롯 구조를 상기 제2 설정 및 상기 슬롯과 연관된 상기 그룹 공통 PDCCH(Physical Downlink Control Channel)에 따라 결정할 수 있다. 상기 기지국은 상기 제1 UE 및 상기 제2 UE가 동일한 그룹 공통 PDCCH를 수신하도록 설정할 수 있다. 일 실시예에서, 상기 제1 UE 및 상기 제2 UE는 상기 동일한 그룹 공통 PDCCH에 따라 동일한 슬롯의 슬롯 구조에 관하여 서로 다르게 이해할 수 있다.

일 실시예에서, 상기 기지국은 상이한 심볼 세트 내의 각 심볼의 상이한 기능들을 상기 UE(예를 들어, 상기 제1 UE 및/또는 상기 제2 UE)에 설정할 수 있다. 또한, 상기 기지국은 어느 설정된 심볼 세트가 존재하는지를 UE에게 알릴 수 있다.

도 3 및 도 4로 되돌아가면, 기지국의 일 예시적 실시예에서, 상기 기기(300)는 상기 메모리(310)에 저장된 프로그램 코드(312)를 포함한다. 상기 CPU(308)는 프로그램 코드(312)를 실행하여 (i) 상기 기지국이 심볼들의 세트 내의 각 심볼의 기능성들을 나타내는 제1 설정을 제1 사용자 단말(UE)에게 시그널링할 수 있게 하며, 그리고 (ii) 상기 기지국이, 상기 제1 UE를 위해, 슬롯에 대한 슬롯 구조를 상기 제1 설정 및 상기 슬롯과 연관된 그룹 공통 PDCCH(Physical Downlink Control Channel)에 따라 결정할 수 있게 한다. 뿐만 아니라, 상기 CPU(308)는 상기 프로그램 코드(312)를 실행하여 상술한 동작들 및 단계들 또는 본원에 설명된 다른 동작들 및 단계들을 모두 수행할 수 있다.

본원의 개시내용의 여러 측면들이 상술되었다. 여기서 분명히 알아야 할 점은 본원의 교시들은 다른 여러 형태로 구현될 수 있으며 그리고 본원에 개시되어 있는 임의의 특정 구조, 기능, 또는 이들 모두는 단지 대표적인 사례라는 점이다. 본원의 교시들에 기반하여, 당업자는 본원에 개시된 한 측면이 임의의 다른 측면들과는 독립적으로 구현될 수 있다는 것과 이러한 측면들 중 2 가지 이상의 측면들이 여러 방식들로 조합될 수 있음을 이해할 것이다. 예를 들면, 본원에 개시된 측면들 중 임의의 개수의 측면들을 사용하여 하나의 장치가 구현될 수도 있고 하나의 방법이 실시될 수도 있다. 그 외에도, 본원에 기재된 측면들 중 하나 이상의 측면들에 추가해서, 또는 본원에 기재된 측면들 중 하나 이상의 측면들 외에, 다른 구조, 기능, 또는 구조 및 기능을 사용하여 그러한 장치가 구현될 수도 있고 그러한 방법이 실시될 수도 있다. 위의 개념들 중 몇몇 개념들의 일례로서, 일부 측면들에서, 동시 채널(concurrent channel)들은 펄스 반복 주파수(pulse repetition frequency)들에 기반하여 확립될 수 있다. 일부 측면들에서, 동시 채널들은 펄스 위치 또는 오프셋들에 기반하여 확립될 수 있다. 일부 측면들에서, 동시 채널들은 시간 호핑 시퀀스(time hopping sequence)들에 기반하여 확립될 수 있다.

당업자라면 이해하겠지만, 정보 및 신호들은 다른 여러 기술들 및 기법들 중 어느 하나를 사용하여 표현될 수 있다. 예를 들면, 위의 설명 전반에 걸쳐 참조될 수 있는 데이터, 명령(instruction)들, 커맨드(command)들, 정보, 신호들, 비트들, 심볼들, 그리고 칩들은 전압들, 전류들, 전자기파(electromagnetic wave)들, 자기장들 또는 입자들, 광학 필드(optical field)들 또는 입자들, 또는 이들의 임의 조합으로 표현될 수 있다.

당업자라면 본원에 개시된 측면들과 연관지어 설명한 여러 예시적인 논리 블록들, 모듈들, 프로세서들, 수단들, 회로들, 그리고 알고리즘 단계들이 전자 하드웨어(예컨대, 소스 부호화 또는 다른 어떤 기법을 사용하여 설계될 수 있는, 디지털 구현, 아날로그 구현, 또는 이 두 가지 구현들의 조합), (편의상 본원에서는 "소프트웨어" 또는 "소프트웨어 모듈"로 언급될 수 있는) 여러 형태의 프로그램 또는 설계 코드 통합 명령어들, 또는 이들 모두의 조합들로서 구현될 수 있음을 또한 이해할 것이다. 이러한 하드웨어 및 소프트웨어의 호환성(interchangeability)을 명확하게 예시하기 위해, 여러 예시적 구성요소들, 블록들, 모듈들, 회로들, 그리고 단계들이 그들의 기능성에 대하여 위에서 전반적으로 설명되었다. 그러한 기능성이 하드웨어로서 구현되는지 또는 소프트웨어로서 구현되는지의 여부는 전체 시스템에 강제되는 특정 애플리케이션 및 설계 제약들에 의존한다. 숙련된 기술자들은 각각의 특정 애플리케이션에 대하여 다양한 방식으로 위에서 설명된 기능성을 구현할 수 있지만, 그러한 구현 판단들은 본원의 개시내용의 범위로부터 벗어나는 것으로 해석되어서는 안 된다.

그 외에도, 본원에 개시된 측면들과 연관지어 설명된 여러 예시적인 논리 블록들, 모듈들, 그리고 회로들은 집적 회로(integrated circuit; IC), 액세스 단말, 또는 액세스 포인트 내에서 구현될 수도 있고, 집적 회로(IC), 액세스 단말기, 또는 액세스 포인트에 의해 수행될 수도 있다. 상기 IC는, 본원에 기술된 기능들을 수행하도록 설계된, 범용 프로세서, 디지털 신호 프로세서(digital signal processor; DSP), 주문형 집적 회로(application specific integrated circuit; ASIC), 필드 프로그램가능 게이트 어레이(field programmable gate array; FPGA) 또는 다른 프로그램가능 논리 장치, 개별 게이트 또는 트랜지스터 로직, 개별 하드웨어 구성요소들, 전기 구성요소들, 광학 구성요소들, 기계 구성요소들, 또는 이들의 임의 조합을 포함할 수 있으며, 그리고 상기 IC 내부에, 상기 IC 외부에, 또는 상기 IC 내부 및 외부에 존재하는 코드들 또는 명령어들을 실행할 수 있다. 범용 프로세서는 마이크로프로세서일 수 있지만, 대안적으로는, 상기 프로세서는 임의의 종래 프로세서, 제어기, 마이크로제어기, 또는 상태 기계(state machine)일 수도 있다. 프로세서는 또한 컴퓨팅 기기들, 예컨대 DSP 및 마이크로프로세서의 조합체, 복수개의 마이크로프로세서들, DSP 코어와 연관된 하나 이상의 마이크로프로세서들, 또는 기타 그러한 구성으로서 구현될 수도 있다.

여기서 이해할 점은 상기에 개시된 임의의 프로세스에서의 단계들의 어떠한 특정 순서 또는 계층이라도 예시적인 접근 예이라는 점이다. 설계상의 선호들에 기반하여, 당업자라면 상기 프로세스에서의 단계들의 특정 순서 또는 계층이 본원의 개시내용의 범위 내에 있으면서 재배치될 수 있다는 점을 이해할 것이다. 이에 수반되는 방법 청구항들은 여러 단계 요소들을 예시적인 순서로 제시하고 있으며, 상기 청구항들에 기재된 특정 순서 또는 계층으로 국한되는 것으로 해석되지 않는다.

본원에 개시된 측면들과 연관지어 설명된 방법 또는 알고리즘의 단계들은 하드웨어로 직접 구체화될 수도 있고, 프로세서에 의해 실행되는 소프트웨어 모듈로 직접 구체화될 수도 있으며 이 2가지의 조합으로 직접 구체화될 수도 있다. (예를 들어, 실행 가능한 명령어들 및 관련 데이터를 포함하는) 소프트웨어 모듈 및 다른 데이터는 RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터들, 하드 디스크, 이동식 디스크, CD-ROM, 또는 당업계에 공지된 임의의 다른 형태의 컴퓨터-판독가능 저장 매체와 같은 데이터 메모리에 존재할 수 있다. 예시적인 저장 매체는 예를 들면 상기 프로세서가 상기 저장 매체로부터 정보(예를 들어, 코드)를 판독하고 상기 저장 매체에 정보를 기록할 수 있게 하는 컴퓨터/프로세서(편의상 본원에서 "프로세서"로 언급될 수 있음)와 같은 기계에 연결될 수 있다. 예시적인 저장 매체는 상기 프로세서에 통합되어 있을 수도 있다. 상기 프로세서 및 상기 저장 매체는 ASIC에 존재할 수 있다. 상기 ASIC는 사용자 단말에 존재할 수 있다. 대안적으로는, 상기 프로세서 및 상기 저장 매체는 사용자 단말 내의 개별 구성요소들로서 존재할 수 있다. 더욱이, 일부 측면들에서, 임의의 적합한 컴퓨터-프로그램 제품은 본원의 개시내용의 측면들 중 하나 이상의 측면들에 관한 코드들을 포함하는 컴퓨터-판독가능 매체를 포함할 수 있다. 일부 측면들에서, 컴퓨터 프로그램 제품은 패키징 재료들(packaging materials)을 포함할 수 있다.

본 발명이 여러 측면들에 관련하여 설명되었지만, 본 발명은 추가 수정들이 가능하다는 것이 이해될 것이다. 본원은, 일반적으로 본 발명의 원리들을 따르는 본 발명의 임의의 변경들, 이용들 또는 개조(adaptation)를 포괄하고자 한 것이며, 이는 본 발명이 속하는 기술 분야에서 공지된 그리고 관례적인 실시에서 일어나는 것과 같은 본원의 개시내용으로부터의 그러한 이탈을 포함한다.

Claims

사용자 단말(UE)의 방법으로서,
상기 UE가 심볼들의 세트 내의 각 심볼의 기능성(functionality)들을 나타내는 설정(configuration)을 수신하는 단계; 및
상기 UE가 슬롯에 대한 슬롯 구조를 상기 설정 및 상기 슬롯과 연관된 그룹 공통 PDCCH(Physical Downlink Control Channel)에 따라 결정하는 단계를 포함하고,
상기 설정은 복수의 최소 기능 블록들 내의 각 심볼의 기능성을 나타내고, 상기 그룹 공통 PDCCH는 상기 복수의 최소 기능 블록들의 존재 및 시퀀스를 나타내는, 방법.
청구항 1에 있어서,
상기 UE는 상기 설정 없이는 상기 그룹 공통 PDCCH에 따라 슬롯 포맷을 도출할 수 없는, 방법.
청구항 1에 있어서,
상기 설정은 RRC(Radio Resource Control) 메시지에 의해 시그널링되는, 방법.
청구항 1에 있어서,
상기 설정은 특히 상기 UE에 대한 것인, 방법.
청구항 1에 있어서,
상기 설정은 심볼들의 상이한 세트들 내의 상기 각 심볼의 상이한 기능성들을 나타내는, 방법.
청구항 5에 있어서,
상기 UE는 어느 설정된 심볼 세트가 존재하는지에 관한 정보를 수신하는, 방법.
청구항 1에 있어서,
상기 심볼들의 세트는 정보를 제공하기 위한 그룹 공통 PDCCH에 대한 기본 유닛인, 방법.
기지국의 방법으로서,
상기 기지국이 심볼들의 세트 내의 각 심볼의 기능성들을 나타내는 제1 설정을 제1 사용자 단말(UE)에게 시그널링하는 단계; 및
상기 기지국이, 상기 제1 UE를 위해, 슬롯에 대한 슬롯 구조를 상기 제1 설정 및 상기 슬롯과 연관된 그룹 공통 PDCCH(Physical Downlink Control Channel)에 따라 결정하는 단계를 포함하고,
상기 제 1 설정은 복수의 최소 기능 블록들 내의 각 심볼의 기능성을 나타내고, 상기 그룹 공통 PDCCH는 상기 복수의 최소 기능 블록들의 존재 및 시퀀스를 나타내는, 방법.
청구항 8에 있어서,
상기 기지국은 심볼들의 세트 내의 각 심볼의 기능성들을 나타내는 제2 설정을 제2 UE에게 시그널링하며,
상기 기지국은, 상기 제2 UE를 위해, 상기 슬롯에 대한 슬롯 구조를 상기 제2 설정 및 상기 슬롯과 연관된 상기 그룹 공통 PDCCH(Physical Downlink Control Channel)에 따라 결정하는, 방법.
청구항 9에 있어서,
상기 기지국은 상기 제1 UE 및 상기 제2 UE가 동일한 그룹 공통 PDCCH를 수신하도록 설정하는, 방법.
청구항 10에 있어서,
상기 제1 UE 및 상기 제2 UE는 상기 동일한 그룹 공통 PDCCH에 따라 동일한 슬롯의 슬롯 구조에 관하여 서로 다르게 이해하는, 방법.
청구항 8에 있어서,
상기 기지국은 심볼들의 상이한 세트들 내의 상기 각 심볼의 상이한 기능성들을 상기 제1 UE에 설정하는, 방법.
청구항 12에 있어서,
상기 기지국은 어느 설정된 심볼 세트가 존재하는지를 UE에게 알리는, 방법.
사용자 단말(UE)로서,
상기 UE는 :
제어 회로;
상기 제어 회로에 설치된 프로세서; 및
상기 제어 회로에 설치되고 상기 프로세서에 동작 가능하게 연결된 메모리를 포함하며,
상기 프로세서는 상기 메모리에 저장된 프로그램 코드를 실행하여 :
심볼들의 세트 내의 각 심볼의 기능성들을 나타내는 설정을 수신하도록 구성되고; 그리고
슬롯에 대한 슬롯 구조를 상기 설정 및 상기 슬롯과 연관된 그룹 공통 PDCCH(Physical Downlink Control Channel)에 따라 결정하도록 구성되고,
상기 설정은 복수의 최소 기능 블록들 내의 각 심볼의 기능성을 나타내고, 상기 그룹 공통 PDCCH는 상기 복수의 최소 기능 블록들의 존재 및 시퀀스를 나타내는, 사용자 단말.
청구항 14에 있어서,
상기 UE는 상기 설정 없이는 상기 그룹 공통 PDCCH에 따라 슬롯 포맷을 도출할 수 없는, 사용자 단말.
청구항 14에 있어서,
상기 설정은 RRC(Radio Resource Control) 메시지에 의해 시그널링되는, 사용자 단말.
청구항 14에 있어서,
상기 설정은 특히 상기 UE에 대한 것인, 사용자 단말.
청구항 14에 있어서,
상기 설정은 심볼들의 상이한 세트들 내의 상기 각 심볼의 상이한 기능성들을 나타내는, 사용자 단말.
청구항 18에 있어서,
상기 UE는 어느 설정된 심볼 세트가 존재하는지에 관한 정보를 수신하는, 사용자 단말.
청구항 14에 있어서,
상기 심볼들의 세트는 정보를 제공하기 위한 그룹 공통 PDCCH에 대한 기본 유닛인, 사용자 단말.