KR102034713B1 - 발광 소자 패키지 - Google Patents

발광 소자 패키지 Download PDF

Info

Publication number
KR102034713B1
KR102034713B1 KR1020130058840A KR20130058840A KR102034713B1 KR 102034713 B1 KR102034713 B1 KR 102034713B1 KR 1020130058840 A KR1020130058840 A KR 1020130058840A KR 20130058840 A KR20130058840 A KR 20130058840A KR 102034713 B1 KR102034713 B1 KR 102034713B1
Authority
KR
South Korea
Prior art keywords
sidewall
lead frame
light emitting
layer
upper edge
Prior art date
Application number
KR1020130058840A
Other languages
English (en)
Other versions
KR20140137809A (ko
Inventor
이주석
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020130058840A priority Critical patent/KR102034713B1/ko
Publication of KR20140137809A publication Critical patent/KR20140137809A/ko
Application granted granted Critical
Publication of KR102034713B1 publication Critical patent/KR102034713B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

실시 예는 제1 바닥, 상기 제1 바닥의 일 단과 연결되고 상기 제1 바닥으로부터 절곡되는 제1 측벽 및 상기 제1 바닥의 다른 일단과 연결되고 상기 제1 바닥으로부터 절곡되는 제2 측벽을 포함하는 제1 리드 프레임, 제2 바닥, 상기 제2 바닥의 일 단과 연결되고 상기 제2 바닥으로부터 절곡되는 제3 측벽 및 상기 제2 바닥의 다른 일단과 연결되고 상기 제2 바닥으로부터 절곡되는 제4 측벽을 포함하는 제2 리드 프레임, 상기 제1 리드 프레임의 상기 제1 바닥 상에 배치되는 발광 소자, 및 상기 발광 소자를 포위하도록 상기 제1 측벽과 상기 제2 측벽 사이 및 상기 제3 측벽과 상기 제4 측벽 사이에 배치되는 수지층을 포함한다.

Description

발광 소자 패키지{A LIGHT EMITTING DEVICE PACKAGE}
실시 예는 발광 소자 패키지에 관한 것이다.
반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode: LED)나 레이저 다이오드(Laser Diode:LD)와 같은 발광 소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비 전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL:Cold Cathode Fluorescenece Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 표시 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.
발광 소자 패키지는 일반적으로 몸체, 몸체 내에 위치하는 리드 프레임들, 및 리드 프레임들 중 어느 하나에 위치하고 리드 프레임들과 전기적으로 연결되는 발광 소자(예컨대, LED)를 포함할 수 있다.
실시 예는 지향각을 향상시키고, 색 균일도를 향상시킬 수 있는 발광 소자 패키지를 제공한다.
실시 예는 제1 바닥, 상기 제1 바닥의 일 단과 연결되고 상기 제1 바닥으로부터 절곡되는 제1 측벽, 및 상기 제1 바닥의 다른 일단과 연결되고 상기 제1 바닥으로부터 절곡되는 제2 측벽을 포함하는 제1 리드 프레임; 제2 바닥, 상기 제2 바닥의 일 단과 연결되고 상기 제2 바닥으로부터 절곡되는 제3 측벽, 및 상기 제2 바닥의 다른 일단과 연결되고 상기 제2 바닥으로부터 절곡되는 제4 측벽을 포함하는 제2 리드 프레임; 상기 제1 리드 프레임의 상기 제1 바닥 상에 배치되는 발광 소자; 및 상기 발광 소자를 포위하도록 상기 제1 측벽과 상기 제2 측벽 사이, 및 상기 제3 측벽과 상기 제4 측벽 사이에 배치되는 수지층을 포함한다.
상기 수지층의 일부는 상기 제1 측벽과 상기 제3 측벽 사이, 및 상기 제2 측벽과 상기 제4 측벽 사이에 배치될 수 있다.
상기 제1 측벽의 상부 가장자리 및 상기 제2 측벽의 상부 가장자리는 볼록한 곡면이고, 상기 제3 측벽의 상부 가장자리 및 상기 제4 측벽의 상부 가장자리는 볼록한 곡면일 수 있다.
상기 제1 측벽의 상부 가장자리와 상기 제3 측벽의 상부 가장자리는 제1 곡률을 갖는 제1 곡면을 이루고, 상기 제2 측벽의 상부 가장자리와 상기 제4 측벽의 상부 가장자리는 제2 곡률을 갖는 제2 곡면을 이루며, 상기 제1 곡률 및 상기 제2 곡률 각각은 반원의 곡률보다 작거나 같고, 상기 반원의 지름은 상기 제1 측벽의 일단으로부터 상기 제3 측벽의 일단까지의 거리일 수 있다.
상기 수지층의 일 측면은 상기 제1 측벽의 일단과 상기 제2 측벽의 일단 사이의 공간으로 노출되고, 상기 수지층의 다른 일 측면은 상기 제3 측벽의 일단과 상기 제4 측벽의 일단 사이의 공간으로 노출될 수 있다.
상기 제1 측벽의 상부 가장자리 및 상기 제2 측벽의 상부 가장자리의 곡면은 볼록한 형상이고, 상기 제3 측벽의 상부 가장자리 및 상기 제4 측벽의 상부 가장자리의 곡면은 볼록한 형상일 수 있다.
상기 수지층은 황색 형광체, 적색 형광체, 또는 녹색 형광체 중 적어도 한 종류 이상을 포함할 수 있다.
실시 예는 지향각을 향상시키고, 색 균일도를 향상시킬 수 있다.
도 1은 실시 예에 따른 발광 소자 패키지의 사시도를 나타낸다.
도 2는 도 1에 도시된 발광 소자 패키지의 평면도를 나타낸다.
도 3은 도 1에 도시된 발광 소자 패키지의 저면도를 나타낸다.
도 4는 도 1에 도시된 발광 소자 패키지의 측벽도를 나타낸다.
도 5는 제1 리드 프레임의 제1 측벽 및 제2 리드 프레임의 제3 측벽을 나타낸다.
도 6은 제1 리드 프레임의 제2 측벽 및 제2 리드 프레임의 제4 측벽을 나타낸다.
도 7은 절곡 이전의 제1 리드 프레임과 제2 리드 프레임을 나타낸다.
도 8은 도 7에 도시된 제1 리드 프레임의 일 측면도를 나타낸다.
도 9는 도 7에 도시된 제2 리드 프레임의 일 측면도를 나타낸다.
도 10은 제1 및 제2 경계 영역들을 따라 절곡된 제1 리드 프레임을 나타낸다.
도 11은 제3 및 제4 경계 영역들을 따라 절곡된 제2 리드 프레임을 나타낸다.
도 12는 도 1에 도시된 발광 소자의 일 실시 예를 나타낸다.
도 13은 도 1에 도시된 발광 소자의 다른 실시 예를 나타낸다.
도 14는 실시 예에 따른 발광 소자를 포함하는 조명 장치를 나타낸다.
도 15는 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다.
도 16은 실시 예에 따른 발광 소자 패키지를 포함하는 해드 램프를 나타낸다.
이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 이하, 첨부된 도면을 참조하여 실시 예에 따른 발광 소자 패키지를 설명한다.
도 1은 실시 예에 따른 발광 소자 패키지(100)의 사시도를 나타내고, 도 2는 도 1에 도시된 발광 소자 패키지(100)의 평면도를 나타내고, 도 3은 도 1에 도시된 발광 소자 패키지(100)의 저면도를 나타내고, 도 4는 도 1에 도시된 발광 소자 패키지(100)의 측벽도를 나타낸다.
도 1 내지 도 4를 참조하면, 발광 소자 패키지(100)는 제1 리드 프레임(10), 제2 리드 프레임(20), 발광 소자(30), 와이어들(42,44), 및 수지층(50)을 포함한다.
제1 리드 프레임(10)은 제1 측벽(12), 제2 측벽(14), 및 제1 측벽(12)과 제2 측벽(14) 사이에 위치하는 제1 바닥(16)을 포함할 수 있다.
제1 측벽(12) 및 제2 측벽(14) 각각은 제1 바닥(16)을 기준으로 경사질 수 있다. 예컨대, 제1 측벽(12)과 제1 바닥(16)이 이루는 제1 각도(θ1, 도 4 참조) 및 제2 측벽(14)과 제1 바닥(16)이 이루는 제2 각도(θ2, 도 4 참조)는 90°보다 크거나 같고, 180°보다 작을 수 있다. 제1 측벽(12)과 제2 측벽(14)은 서로 마주볼 수 있다.
이때 제1 각도(θ1) 및 제2 각도(θ2)는 대칭적인 지향각을 얻기 위하여 서로 동일할 수 있으나, 이에 한정되는 것은 아니다. 다른 실시 예에서는 좌우 비대칭적인 지향각을 얻기 위하여 제1 각도(θ1) 및 제2 각도(θ2)는 서로 다를 수 있다.
제1 측벽(12)은 제1 바닥(16)의 일 단과 연결되고, 제1 바닥(16)으로부터 절곡되는 구조일 수 있다. 제2 측벽(14)은 제1 바닥(16)의 다른 일단과 연결되고, 제1 바닥(16)으로부터 절곡되는 구조일 수 있다. 제1 바닥(16)의 일단과 다른 일단은 서로 마주볼 수 있다.
제2 리드 프레임(20)은 제3 측벽(22), 제4 측벽(24), 및 제3 측벽(22)과 제4 측벽(24) 사이에 위치하는 제2 바닥(26)을 포함할 수 있다.
제3 측벽(22) 및 제4 측벽(24) 각각은 제2 바닥(26)을 기준으로 경사질 수 있다. 예컨대, 제3 측벽(22)과 제2 바닥(12)이 이루는 제3 각도(미도시) 및 제4 측벽(24)과 제2 바닥(26)이 이루는 제4 각도(미도시)는 90°보다 크거나 같고, 180°보다 작을 수 있다. 제3 측벽(22)과 제4 측벽(24)은 서로 마주볼 수 있다.
이때 제3 각도는 제1 각도(θ1)와 동일할 수 있고, 제4 각도는 제2 각도(θ2)와 동일할 수 있다. 그리고 제3 각도 및 제4 각도는 대칭적인 지향각을 얻기 위하여 서로 동일할 수 있으나, 이에 한정되는 것은 아니다. 다른 실시 예에서는 좌우 비대칭적인 지향각을 얻기 위하여 제3 각도 및 제4 각도는 서로 다를 수 있다.
제1 리드 프레임(10)의 제1 바닥(16)과 제2 리드 프레임(20)의 제2 바닥(26)은 서로 평행하고 동일한 평면 상에 위치할 수 있다.
제1 리드 프레임(10)의 제1 측벽(12)과 제2 리드 프레임(20)의 제3 측벽(22)은 서로 평행하고, 동일한 평면에 정렬될 수 있다. 또한 제1 리드 프레임(10)의 제2 측벽(14)과 제2 리드 프레임(20)의 제4 측벽(24)은 서로 평행하고, 동일한 평면에 정렬될 수 있다.
제3 측벽(22)은 제2 바닥(26)의 일단과 연결되고, 제2 바닥(26)으로부터 절곡되는 구조일 수 있다. 제4 측벽(24)은 제2 바닥(26)의 다른 일단과 연결되고, 제2 바닥(26)으로부터 절곡되는 구조일 수 있다. 제2 바닥(26)의 일단과 다른 일단은 서로 마주볼 수 있다.
제1 리드 프레임(10)의 제1 바닥(16)과 제2 리드 프레임(20)의 제2 바닥(26)은 서로 이격할 수 있고, 제1 리드 프레임(10)의 제1 측벽(12)과 제2 리드 프레임의 제3 측벽(22)은 서로 이격할 수 있고, 제1 리드 프레임(10)의 제2 측벽(14)과 제2 리드 프레임(20)의 제4 측벽(24)은 서로 이격할 수 있다.
제1 리드 프레임(10)과 제2 리드 프레임(20)의 전기적인 절연을 위하여 제1 바닥(16)과 제2 바닥(26) 사이, 및 제1 측벽(12)과 제3 측벽(22) 사이, 및 제2 측벽(14)과 제4 측벽(24) 사이에는 수지층(50)의 일부(50-1)가 개재될 수 있다.
제1 리드 프레임(10)의 제1 측벽(12), 제2 측벽(14), 제1 바닥(16), 및 제2 리드 프레임(20)의 제3 측벽(22), 제4 측벽(24), 제2 바닥(26)은 발광 소자(30)로부터 조사되는 빛을 반사할 수 있다.
제1 리드 프레임(10), 및 제2 리드 프레임(20)은 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P) 중 하나, 또는 이들의 합금으로 형성될 수 있으며, 단층 또는 다층 구조일 수 있다.
도 5는 제1 리드 프레임(10)의 제1 측벽(12) 및 제2 리드 프레임(20)의 제3 측벽(22)을 나타내고, 도 6은 제1 리드 프레임(10)의 제2 측벽(14) 및 제2 리드 프레임(20)의 제4 측벽(24)을 나타낸다.
도 5 및 도 6을 참조하면, 제1 리드 프레임(10)의 제1 측벽(12)의 상부 가장자리(12-1) 및 제2 측벽(14)의 상부 가장자리(14-1)는 볼록한 곡면일 수 있으며, 제1 바닥(16)을 기준으로 좌우 대칭일 수 있다.
제2 리드 프레임(20)의 제3 측벽(22)의 상부 가장자리(22-1) 및 제4 측벽(24)의 상부 가장자리(24-1)는 볼록한 곡면일 수 있으며, 제2 바닥(26)을 기준으로 좌우 대칭일 수 있다.
도 5에 도시된 바와 같이, 제1 리드 프레임(10)의 제1 측벽(12)의 상부 가장자리(12-1)와 제2 리드 프레임(20)의 제3 측벽(22)의 상부 가장자리(22-1)를 포함하는 제1 곡면(301)은 제1 곡률을 가질 수 있다.
예컨대, 제1 곡면(301)은 제1 측벽(12)의 상부 가장자리(12-1)와 제3 측벽(22)의 상부 가장자리(22-1)를 접했을 때 형성되는 곡면일 수 있다. 또는 제1 곡면(301)은 제1 측벽(12)의 상부 가장자리(12-1), 제3 측벽(22)의 상부 가장자리(22-1), 및 제1 측벽(12)과 제3 측벽(22) 사이에 개재되는 수지층(50) 부분의 상부면으로부터 이루어지는 곡면일 수 있다.
제1 곡률 및 제2 곡률은 반원의 곡률 이하일 수 있다. 예컨대, 제1 곡률 및 제2 곡률 각각은 반원의 곡률보다 작거나 같을 수 있으며, 여기서 반원의 지름은 제1 리드 프레임(10)의 제1 측벽(12)의 일단(512)으로부터 제2 리드 프레임의 제3 측벽(22)의 일단(522)까지의 거리(D)일 수 있다.
도 6에 도시된 바와 같이, 제1 리드 프레임(10)의 제2 측벽(14)의 상부 가장자리(14-1)와 제2 리드 프레임(20)의 제4 측벽(24)의 상부 가장자리(24-1)를 포함하는 제2 곡면(302)은 제2 곡률을 가질 수 있다. 예컨대, 제1 곡률과 제2 곡률은 동일할 수 있다.
예컨대 제2 곡면(302)은 제2 측벽(14)의 상부 가장자리(14-1)와 제4 측벽(24)의 상부 가장자리(24-1)를 접했을 때 형성되는 곡면일 수 있다. 또는 제2 곡면(302)은 제2 측벽(14)의 상부 가장자리(14-1), 제4 측벽(24)의 상부 가장자리(24-1), 및 제2 측벽(14)과 제4 측벽(24) 사이에 개재되는 수지층(50) 부분의 상부면으로부터 이루어지는 곡면일 수 있다.
제1 바닥(16)과 제2 바닥(26)을 기준으로 제1 곡면(301)과 제2 곡면(302)은 좌우 대칭일 수 있다.
제1 중앙선(501)에 정렬 또는 대응하는 제1 곡면(301)의 부분의 높이가 최고일 수 있고, 제1 중앙선(501)을 기준으로 제1 곡면(301)은 좌우 대칭일 수 있다.
제2 중앙선(601)에 정렬 또는 대응하는 제2 곡면(302)의 부분의 높이가 최고일 수 있고, 제2 중앙선(502)을 기준으로 제2 곡면(301)은 좌우 대칭일 수 있다.
제1 중앙선(501)은 제1 리드 프레임(10)의 제1 측벽(12)의 일단(512)과 제2 리드 프레임(20)의 제3 측벽(22)의 일단(522) 사이의 중앙을 지나고, 제1 측벽(12)의 일단(512)과 제3 측벽(22)의 일단(522)으로부터 거리가 동일한 지점들을 연결한 직선일 수 있다.
또한 제2 중앙선(501)은 제1 리드 프레임(10)의 제2 측벽(14)의 일단(612)과 제2 리드 프레임(20)의 제4 측벽(24)의 일단(622) 사이의 중앙을 지나고, 제2 측벽(14)의 일단(612)과 제4 측벽(24)의 일단(622)으로부터 거리가 동일한 지점들을 연결한 직선일 수 있다.
발광 소자(30)는 제1 리드 프레임(10)의 제1 바닥(16) 상에 배치될 수 있다.
예컨대, 균일하고, 대칭적인 배광을 위하여 발광 소자(30)의 중심이 제1 중앙선(501) 및 제2 중앙선(601)에 정렬 또는 대응되도록 발광 소자(30)는 제1 리드 프레임(10)의 제1 바닥(16) 상에 배치될 수 있다.
도 12는 도 1에 도시된 발광 소자(30)의 일 실시 예(300-1)를 나타낸다.
도 12를 참조하면, 발광 소자(300-1)는 기판(310), 발광 구조물(320), 전도층(330), 제1 전극(342), 및 제2 전극(344)을 포함할 수 있다.
기판(310)은 반도체 물질 성장에 적합한 물질, 캐리어 웨이퍼로 형성될 수 있다. 또한 기판(310)은 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일 수 있다. 예를 들어 기판(310)은 사파이어(Al203), GaN, SiC, ZnO, Si, GaP, InP, Ga203, GaAs 중 적어도 하나를 포함하는 물질일 수 있다. 이러한 기판(310)의 상면에는 요철 패턴이 형성될 수 있다.
또한 기판(310) 위에는 2족 내지 6족 원소의 화합물 반도체를 이용한 층 또는 패턴, 예컨대, ZnO층(미도시), 버퍼층(미도시), 언도프드 반도체층(미도시) 중 적어도 한 층이 형성될 수 있다. 버퍼층 또는 언도프드 반도체층은 3족-5족 원소의 화합물 반도체를 이용하여 형성될 수 있으며, 버퍼층은 기판과의 격자 상수의 차이를 줄여주게 되며, 언도프드 반도체층은 도핑하지 않는 GaN계 반도체로 형성될 수 있다.
발광 구조물(320)은 빛을 발생하는 반도체층일 수 있으며, 제1 반도체층(322), 활성층(324), 및 제2 반도체층(326)을 포함할 수 있다.
제1 반도체층(322)은 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 예컨대, 제1 반도체층(322)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체일 수 있으며, n형 도펀트(예: Si, Ge, Sn 등)가 도핑될 수 있다.
활성층(324)은 제1 반도체층(322) 및 제2 반도체층(326)으로부터 제공되는 전자(electron)와 정공(hole)의 재결합(recombination) 과정에서 발생하는 에너지에 의해 광을 생성할 수 있다.
활성층(324)은 반도체 화합물, 예컨대, 3족-5족, 2족-6족의 화합물 반도체일 수 있으며, 단일 우물 구조, 다중 우물 구조, 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다. 활성층(324)이 양자우물구조인 경우에는 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InaAlbGa1-a-bN (0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층을 갖는 단일 또는 양자우물구조를 가질 수 있다. 우물층은 장벽층의 에너지 밴드 갭보다 낮은 밴드 갭을 갖는 물질일 수 있다.
제2 반도체층(326)은 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 예컨대, 제2 반도체층(326)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체일 수 있으며, p형 도펀트(예컨대, Mg, Zn, Ca, Sr, Ba)가 도핑될 수 있다.
발광 구조물(320)는 제2 반도체층(326), 활성층(324) 및 제1 반도체층(322)의 일부가 제거되어 제1 반도체층(322)의 일부를 노출할 수 있다.
전도층(330)은 제2 반도체층(326) 상에 배치될 수 있다. 전도층(330)은 전반사를 감소시킬 뿐만 아니라, 투광성이 좋기 때문에 활성층(324)으로부터 제2 반도체층(326)으로 방출되는 빛의 추출 효율을 증가시킬 수 있다.
전도층(330)은 투명 전도성 산화물, 예컨대, ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), AZO(Aluminum Zinc Oxide), ATO(Antimony tin Oxide), GZO(Gallium Zinc Oxide), IrOx, RuOx,RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 이루어질 수 있다.
제1 전극(342)은 노출되는 제1 반도체층(322) 상에 배치될 수 있고, 제2 전극(344)은 전도층(330) 상에 배치될 수 있다.
도 13은 도 1에 도시된 발광 소자의 다른 실시 예(300-2)를 나타낸다.
도 13을 참조하면, 발광 소자(300-2)는 제2 전극부(405), 보호층(440), 전류 차단층(Current Blocking Layer; 445), 발광 구조물(450), 패시베이션층(465), 및 제1 전극부(470)를 포함한다.
제2 전극부(405)는 제1 전극부(470)와 함께 발광 구조물(450)에 전원을 제공한다. 제2 전극부(405)는 지지층(support, 410), 접합층(bonding layer, 415), 배리어층(barrier layer, 420), 반사층(reflective layer, 425), 및 오믹 영역(ohmic layer, 430)을 포함할 수 있다.
지지층(410)는 발광 구조물(450)을 지지한다. 지지층(410)은 금속 또는 반도체 물질로 형성될 수 있다. 또한 지지층(410)은 전기 전도성과 열 전도성이 높은 물질로 형성될 수 있다. 예컨대, 지지층(410)는 구리(Cu), 구리 합금(Cu alloy), 금(Au), 니켈(Ni), 몰리브덴(Mo), 및 구리-텅스텐(Cu-W) 중 적어도 하나를 포함하는 금속 물질이거나, 또는 Si, Ge, GaAs, ZnO, SiC 중 적어도 하나를 포함하는 반도체일 수 있다.
접합층(415)은 지지층(410)와 배리어층(420) 사이에 배치될 수 있으며, 지지층(410)과 배리어층(420)을 접합시키는 본딩층(bonding layer)의 역할을 할 수 있다. 접합층(415)은 금속 물질, 예를 들어, In,Sn, Ag, Nb, Pd, Ni, Au, Cu 중 적어도 하나를 포함할 수 있다. 접합층(415)은 지지층(410)을 본딩 방식으로 접합하기 위해 형성하는 것이므로 지지층(410)을 도금이나 증착 방법으로 형성하는 경우에는 접합층(415)은 생략될 수 있다.
배리어층(420)은 반사층(425), 오믹 영역(430), 및 보호층(440)의 아래에 배치되며, 접합층(415) 및 지지층(410)의 금속 이온이 반사층(425), 및 오믹 영역(430)을 통과하여 발광 구조물(450)로 확산하는 것을 방지할 수 있다. 예컨대, 배리어층(420)은 Ni, Pt, Ti,W,V, Fe, Mo 중 적어도 하나를 포함할 수 있으며, 단층 또는 다층으로 이루어질 수 있다.
반사층(425)은 배리어층(420) 상에 배치될 수 있으며, 발광 구조물(450)로부터 입사되는 광을 반사시켜 주어, 광 추출 효율을 개선할 수 있다. 반사층(425)은 광 반사 물질, 예컨대, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다.
반사층(425)은 금속 또는 합금과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있으며, 예를 들어, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 형성할 수 있다.
오믹 영역(430)은 반사층(425)과 제2 반도체층(452) 사이에 배치될 수 있으며,제2 반도체층(452)에 오믹 접촉(ohmic contact)되어 발광 구조물(450)에 전원이 원활히 공급되도록 할 수 있다.
투광성 전도층과 금속을 선택적으로 사용하여 오믹 영역(430)을 형성할 수 있다. 예컨대 오믹 영역(430)은 제2 반도체층(452)과 오믹 접촉하는 금속 물질, 예컨대, Ag, Ni,Cr,Ti,Pd,Ir, Sn, Ru, Pt, Au, Hf 중 적어도 어느 하나를 포함할 수 있다.
보호층(440)은 제2 전극층(405)의 가장 자리 영역 상에 배치될 수 있다. 예컨대, 보호층(440)은 오믹 영역(430)의 가장 자리 영역, 또는 반사층(425)의 가장 자리 영역, 또는 배리어층(420)의 가장 자리 영역, 또는 지지층(410)의 가장 자리 영역 상에 배치될 수 있다.
보호층(440)은 발광 구조물(450)과 제2 전극층(405) 사이의 계면이 박리되어 발광 소자(300-2)의 신뢰성이 저하되는 것을 방지할 수 있다. 보호층(440)은 전기 절연성 물질, 예를 들어, ZnO, SiO2, Si3N4, TiOx(x는 양의 실수), 또는 Al2O3 등으로 형성될 수 있다.
전류 차단층(445)은 오믹 영역(430)과 발광 구조물(450) 사이에 배치될 수 있다. 전류 차단층(445)의 상면은 제2 반도체층(452)과 접촉하고, 전류 차단층(445)의 하면, 또는 하면과 측면은 오믹 영역(430)과 접촉할 수 있다. 전류 차단층(445)은 수직 방향으로 제1 전극부(470)와 적어도 일부가 오버랩되도록 배치될 수 있다.
전류 차단층(445)은 오믹 영역(430)과 제2 반도체층(452) 사이에 형성되거나, 반사층(425)과 오믹 영역(430) 사이에 형성될 수 있으며, 이에 대해 한정하지는 않는다.
발광 구조물(450)은 오믹 영역(430) 및 보호층(440) 상에 배치될 수 있다. 발광 구조물(450)의 측면은 단위 칩으로 구분하는 아이솔레이션(isolation) 에칭 과정에서 경사면이 될 수 있다.
패시베이션층(465)은 발광 구조물(450)을 전기적으로 보호하기 위하여 발광 구조물(450)의 측면에 배치될 수 있다. 패시베이션층(465)은 제1 반도체층(456)의 상면 일부 또는 보호층(440)의 상면에도 배치될 수 있다. 패시베이션층(465)은 절연 물질, 예컨대, SiO2, SiOx, SiOxNy, Si3N4, 또는 Al2O3 로 형성될 수 있다.
제1 전극부(470)는 제1 반도체층(456) 상에 배치될 수 있고, 소정의 패턴 형상일 수 있다. 제1 반도체층(456)의 상면은 광 추출 효율을 증가시키기 위해 러프니스 패턴(미도시)이 형성될 수 있다. 또한 광 추출 효율을 증가시키기 위하여 제1 전극부(470)의 상면에도 러프니스 패턴(미도시)이 형성될 수 있다.
와이어들(42,44)은 발광 소자(30)를 제1 리드 프레임(10)과 제2 리드 프레임(20)에 전기적으로 연결한다.
제1 와이어(42)는 발광 소자(30)와 제1 리드 프레임(10)의 제1 바닥(16)을 전기적으로 연결할 수 있고, 제2 와이어(44)는 발광 소자(30)와 제2 리드 프레임(20)의 제2 바닥(26)을 전기적으로 연결할 수 있다.
예컨대, 제1 와이어(42)는 도 3에 도시된 발광 소자(300-1)의 제1 전극(342)과 제1 리드 프레임(10)의 제1 바닥(16)을 연결할 수 있고, 제2 와이어(44)는 도 발광 소자(300-1)의 제2 전극(344)과 제2 리드 프레임(20)의 제2 바닥(26)을 연결할 수 있다.
수지층(50)은 발광 소자(30)를 포위하도록 제1 리드 프레임(10)의 제1 바닥(16)과 제2 리드 프레임(20)의 제2 바닥(26) 상에 배치될 수 있다. 즉 수지층(50)은 제1 리드 프레임(10)의 제1 측벽(12)과 제2 측벽(14) 사이 및 제2 리드 프레임(20)의 제3 측벽(22)과 제4 측벽(24) 사이에 위치할 수 있다.
또한 수지층(50)은 제1 리드 프레임(10)과 제2 리드 프레임(20)을 전기적으로 절연시키기 위하여 제1 리드 프레임(10)과 제2 리드 프레임(20) 사이에 개재될 수 있다. 예컨대, 수지층(50)의 일부는 제1 바닥(16)과 제2 바닥(26) 사이, 제1 측벽(12)과 제3 측벽(22) 사이, 및 제2 측벽(14)과 제4 측벽(24) 사이에 개재될 수 있다.
수지층(50)은 무색 투명한 고분자 수지, 예컨대, 에폭시 또는 실리콘일 수 있다. 수지층(50)에는 발광 소자(30)로부터 조사되는 빛의 파장을 변환시키는 형광체가 포함될 수 있다. 수지층(50)에는 적색 형광체, 황색 형광체, 및 녹색 형광체 중 적어도 한 종류 이상을 포함할 수 있다.
수지층(50)의 상부면(101)은 곡면일 수 있다. 예컨대, 수지층(50)의 상부면(101)은 제1 곡면(301)과 제2 곡면(302)과 동일한 곡률을 갖는 곡면일 수 있다.
즉 수지층(50)의 상부면(101)은 제1 중앙선(501) 및 제2 중앙선(602)에 정렬되는 부분의 높이가 최고인 곡면일 수 있고, 제1 중앙선(501) 및 제2 중앙선(601)을 잇는 기준선(105)을 기준으로 좌우 대칭일 수 있다.
수지층(50)의 일 측면(102)은 제1 리드 프레임(10)의 제1 측벽(12)의 일단(512)과 제2 측벽(14)의 일단(612) 사이의 공간으로 노출될 수 있다. 수지층(50)의 다른 일 측면(103)은 제2 리드 프레임(20)의 제3 측벽(22)의 일단(522)과 제4 측벽(24)의 일단(622) 사이의 공간으로 노출될 수 있다.
일반적인 발광 소자 패키지는 수지층을 수용하기 위하여 PPA와 같이 반사도가 높은 패키지 몸체를 가지나, 실시 예는 이와 같은 패키지 몸체는 생략되며, 바닥(16,26)으로부터 절곡된 측벽들(12,22,14,24)을 갖는 제1 및 제2 리드 프레임들(10,20)이 직접 수지층(50)을 수용할 수 있다.
실시 예는 수지층(50)이 제1 및 제2 리드 프레임들(10,20)의 절곡된 측벽들(12와 22, 및 14와 24) 사이에 위치할 수 있다. 제1 리드 프레임(10)과 제2 리드 프레임(20) 각각의 두께는 0.1mm ~ 0.5mm일 수 있다. 예컨대, 수지층(50)을 직접 수용하고, 절곡시 끊어짐을 방지하고, 외부의 충격으로 발광 소자를 보호하기 위한 충분한 강도를 갖기 위하여 제1 리드 프레임(10)과 제2 리드 프레임(20) 각각의 두께는 0.25mm ~ 0.5mm일 수 있다.
수지층(50)의 마주보는 양 측면인 제1 측벽(12)의 일단(512)과 제2 측벽(14)의 일단(612) 사이, 및 제3 측벽(22)의 일단(522)과 제4 측벽(24)의 일단(622) 사이의 공간으로 노출되기 때문에, 실시 예는 지향각을 개선할 수 있다. 예컨대, 실시 예에 따른 발광 소자 패키지(100)의 지향각은 110° ~ 180°일 수 있다.
제1 및 제2 리드 프레임들 각각의 상부면이 볼록한 곡면이 아니고, 평면일 경우에는 수지층의 상부면도 평면일 수 있다. 수지층의 상부면이 평면일 경우 발광 소자로부터 광 추출면인 수지층의 상부면까지의 거리(이하 "광 추출 거리"라 한다)는 제1 및 제2 리드 프레임들의 말단으로 갈수록 증가할 수 있다. 광 추출 거리가 발광 소자를 기준으로 제1 및 제2 리드 프레임들의 말단으로 갈수록 증가하기 때문에, 광 추출 거리에 편차가 발생할 수 있으며, 이로 인하여 발광 소자 패키지의 색 균일도가 나빠질 수 있다.
그러나 실시 예에 따른 수지층(50)의 상부면(101)은 볼록한 곡면으로, 상부면(101) 중앙의 높이가 최고이고, 제1 및 제2 리드 프레임들(10, 20)의 측벽들(12,14,22,24)의 말단(512,522,612,622)으로 갈수록 수지층(50)의 상부면(101)의 높이가 감소하기 때문에, 광 추출 거리들의 차이를 줄일 수 있고, 이로 인하여 색 균일도를 향상시킬 수 있다.
도 7은 절곡 이전의 제1 리드 프레임(10)과 제2 리드 프레임(20)을 나타내고, 도 8은 도 7에 도시된 제1 리드 프레임(10)의 일 측면도를 나타내고, 도 9는 도 7에 도시된 제2 리드 프레임(20)의 일 측면도를 나타내고, 도 10은 제1 및 제2 경계 영역들(S1,S2)을 따라 절곡된 제1 리드 프레임(10)을 나타내고, 도 11은 제3 및 제4 경계 영역들(S3,S4)을 따라 절곡된 제2 리드 프레임(20)을 나타낸다.
도 7 내지 도 11을 참조하면, 절곡을 용이하게 하기 위하여 제1 리드 프레임(10)의 제1 측벽(12)과 제1 바닥(16)의 경계 영역(S1) 및 제1 리드 프레임(10)의 제2 측벽(14)과 제1 바닥(16)의 경계 영역(S2) 각각의 두께는 제1 리드 프레임(10)의 나머지 부분의 두께보다 얇을 수 있다. 제1 리드 프레임(10)은 제1 경계 영역(S1), 및 제2 경계 영역(S2)을 기준으로 절곡되어 제1 측벽(12), 제2 측벽(14), 및 제1 바닥(16)으로 구분될 수 있다.
제1 경계 영역(S1)에는 홈(801, 802)이 마련될 수 있다. 예컨대, 제1 경계 영역(S1)에 해당하는 제1 리드 프레임(10)의 일면(예컨대, 앞면) 및 반대면(예컨대, 뒷면) 중 적어도 하나에 홈(예컨대, 801, 802)이 마련될 수 있다.
제2 경계 영역(S2)에는 홈(803, 804)이 마련될 수 있다. 예컨대, 제2 경계 영역(S2)에 해당하는 제1 리드 프레임(10)의 일면(예컨대, 앞면) 및 반대면(예컨대, 뒷면) 중 적어도 하나에 홈(예컨대, 803, 804)이 마련될 수 있다.
제2 리드 프레임(20)의 제3 측벽(22)과 제2 바닥(26)의 제3 경계 영역(S3), 및 제2 리드 프레임(20)의 제4 측벽(24)과 제2 바닥(26)의 제4 경계 영역(S4) 각각의 두께는 제2 리드 프레임(20)의 나머지 부분의 두께보다 얇을 수 있다. 제2 리드 프레임(20)은 제3 경계 영역(S3), 및 제4 경계 영역(S4)을 기준으로 절곡되어 제3 측벽(22), 제4 측벽(24), 및 제2 바닥(26)으로 구분될 수 있다.
제2 리드 프레임(20)의 제3 및 제4 경계 영역들(S3, S4) 각각에는 홈들(901 내지 904)이 마련될 수 있다. 예컨대, 제3 및 제4 경계 영역들(S3, S4) 각각에 해당하는 제2 리드 프레임(20)의 일면(예컨대, 앞면) 및 반대면(예컨대, 뒷면) 중 적어도 하나에는 홈(예컨대, 901 내지 904)이 마련될 수 있다.
제1 내지 제4 경계 영역들(S1 내지 S4)에 해당하는 제1 및 제2 리드 프레임들(10,20) 각각의 일면, 및 반대면 각각에 펀칭(punching)을 함으로써, 홈들(801 내지 804, 901 내지 904)을 형성할 수 있다.
홈들(801 내지 804, 901 내지 904)은 제1 리드 프레임(10) 및 제2 리드 프레임(20)을 절곡시키는 것을 용이하게 하는 역할을 할 수 있다. 상술한 바와 같이 실시 예는 지향각을 향상시킬 수 있다.
도 14는 실시 예에 따른 발광 소자를 포함하는 조명 장치를 나타낸다.
도 14를 참조하면, 조명 장치는 커버(1100), 광원 모듈(1200), 방열체(1400), 전원 제공부(1600), 내부 케이스(1700), 및 소켓(1800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(1300)와 홀더(1500) 중 어느 하나 이상을 더 포함할 수 있다.
광원 모듈(1200)은 도 1에 도시된 실시 예에 따른 발광 소자 패키지(100)를 포함할 수 있다.
커버(1100)는 벌브(bulb) 또는 반구의 형상일 수 있으며, 속이 비어 있고, 일 부분이 개구된 형상일 수 있다. 커버(1100)는 광원 모듈(1200)과 광학적으로 결합될 수 있다. 예를 들어, 커버(1100)는 광원 모듈(1200)로부터 제공되는 빛을 확산, 산란 또는 여기시킬 수 있다. 커버(1100)는 일종의 광학 부재일 수 있다. 커버(1100)는 방열체(1400)와 결합될 수 있다. 커버(1100)는 방열체(1400)와 결합하는 결합부를 가질 수 있다.
커버(1100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 커버(1100)의 내면의 표면 거칠기는 커버(1100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 광원 모듈(1200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다.
커버(1100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 커버(1100)는 외부에서 광원 모듈(1200)이 보이도록 투명할 수 있으나, 이에 한정되는 것은 아니고 불투명할 수 있다. 커버(1100)는 블로우(blow) 성형을 통해 형성될 수 있다.
광원 모듈(1200)은 방열체(1400)의 일 면에 배치될 수 있으며, 광원 모듈(1200)로부터 발생한 열은 방열체(1400)로 전도될 수 있다. 광원 모듈(1200)은 광원부(1210), 연결 플레이트(1230), 및 커넥터(1250)를 포함할 수 있다.
부재(1300)는 방열체(1400)의 상면 위에 배치될 수 있고, 복수의 광원부(1210)들과 커넥터(1250)가 삽입되는 가이드홈(1310)을 갖는다. 가이드홈(1310)은 광원부(1210)의 기판 및 커넥터(1250)와 대응 또는 정렬될 수 있다.
부재(1300)의 표면은 광 반사 물질로 도포 또는 코팅된 것일 수 있다.
예를 들면, 부재(1300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 부재(1300)는 커버(1100)의 내면에 반사되어 광원 모듈(1200)을 향하여 되돌아오는 빛을 다시 커버(1100) 방향으로 반사할 수 있다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.
부재(1300)는 예로서 절연 물질로 이루어질 수 있다. 광원 모듈(1200)의 연결 플레이트(1230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 방열체(1400)와 연결 플레이트(1230) 사이에 전기적인 접촉이 이루어질 수 있다. 부재(1300)는 절연 물질로 구성되어 연결 플레이트(1230)와 방열체(1400)의 전기적 단락을 차단할 수 있다. 방열체(1400)는 광원 모듈(1200)로부터의 열과 전원 제공부(1600)로부터의 열을 전달받아 방열할 수 있다.
홀더(1500)는 내부 케이스(1700)의 절연부(1710)의 수납홈(1719)을 막는다. 따라서, 내부 케이스(1700)의 절연부(1710)에 수납되는 전원 제공부(1600)는 밀폐될 수 있다. 홀더(1500)는 가이드 돌출부(1510)를 가질 수 있으며, 가이드 돌출부(1510)는 전원 제공부(1600)의 돌출부(1610)가 관통하는 홀을 가질 수 있다.
전원 제공부(1600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈(1200)로 제공한다. 전원 제공부(1600)는 내부 케이스(1700)의 수납홈(1719)에 수납될 수 있고, 홀더(1500)에 의해 내부 케이스(1700)의 내부에 밀폐될 수 있다. 전원 제공부(1600)는 돌출부(1610), 가이드부(1630), 베이스(1650), 연장부(1670)를 포함할 수 있다.
가이드부(1630)는 베이스(1650)의 일 측에서 외부로 돌출된 형상을 가질 수 있다. 가이드부(1630)는 홀더(1500)에 삽입될 수 있다. 베이스(1650)의 일 면 위에는 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 광원 모듈(1200)의 구동을 제어하는 구동칩, 광원 모듈(1200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.
연장부(1670)는 베이스(1650)의 다른 일 측에서 외부로 돌출된 형상을 가질 수 있다. 연장부(1670)는 내부 케이스(1700)의 연결부(1750) 내부에 삽입될 수 있고, 외부로부터의 전기적 신호를 제공받을 수 있다. 예컨대, 연장부(1670)는 내부 케이스(1700)의 연결부(1750)와 폭이 같거나 작을 수 있다. 연장부(1670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결될 수 있고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(1800)에 전기적으로 연결될 수 있다.
내부 케이스(1700)는 내부에 전원 제공부(1600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 전원 제공부(1600)가 내부 케이스(1700) 내부에 고정될 수 있도록 한다.
도 15는 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다.
도 15를 참조하면, 표시 장치(800)는 바텀 커버(810)와, 바텀 커버(810) 상에 배치되는 반사판(820)과, 광을 방출하는 발광 모듈(830, 835)과, 반사판(820)의 전방에 배치되며 발광 모듈(830,835)에서 발산되는 빛을 표시 장치 전방으로 안내하는 도광판(840)과, 도광판(840)의 전방에 배치되는 프리즘 시트들(850,860)을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널(870)과, 디스플레이 패널(870)과 연결되고 디스플레이 패널(870)에 화상 신호를 공급하는 화상 신호 출력 회로(872)와, 디스플레이 패널(870)의 전방에 배치되는 컬러 필터(880)를 포함할 수 있다. 여기서 바텀 커버(810), 반사판(820), 발광 모듈(830,835), 도광판(840), 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
발광 모듈은 기판(830) 상에 실장되는 발광 소자 패키지들(835)을 포함할 수 있다. 여기서, 기판(830)은 PCB 등이 사용될 수 있다. 발광 소자 패키지(835)는 도 1에 도시된 실시 예(100)일 수 있다.
바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 그리고, 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있으며, 도광판(840)의 후면이나, 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.
여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.
그리고, 도광판(830)은 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다.
그리고, 제1 프리즘 시트(850)는 지지 필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성될 수 있으며, 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.
그리고, 제2 프리즘 시트(860)에서 지지 필름 일면의 마루와 골의 방향은, 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 발광 모듈과 반사 시트로부터 전달된 빛을 디스플레이 패널(1870)의 전면으로 고르게 분산하기 위함이다.
그리고, 도시되지는 않았으나, 도광판(840)과 제1 프리즘 시트(850) 사이에 확산 시트가 배치될 수 있다. 확산 시트는 폴리에스터와 폴리카보네이트 계열의 재료로 이루어질 수 있으며, 백라이트 유닛으로부터 입사된 빛을 굴절과 산란을 통하여 광 투사각을 최대로 넓힐 수 있다. 그리고, 확산 시트는 광확산제를 포함하는 지지층과, 광출사면(제1 프리즘 시트 방향)과 광입사면(반사시트 방향)에 형성되며 광확산제를 포함하지 않는 제1 레이어와 제2 레이어를 포함할 수 있다.
실시 예에서 확산 시트, 제1 프리즘시트(850), 및 제2 프리즘시트(860)가 광학 시트를 이루는데, 광학 시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산 시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.
디스플레이 패널(870)은 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 표시 장치가 구비될 수 있다.
도 16은 실시 예에 따른 발광 소자 패키지를 포함하는 해드 램프(head lamp, 900)를 나타낸다. 도 16을 참조하면, 해드 램프(900)는 발광 모듈(901), 리플렉터(reflector, 902), 쉐이드(903), 및 렌즈(904)를 포함한다.
발광 모듈(901)은 기판(미도시) 상에 배치되는 복수의 발광 소자 패키지들(미도시)을 포함할 수 있다. 이때 발광 소자 패키지는 상술한 실시 예(100)일 수 있다.
리플렉터(902)는 발광 모듈(901)로부터 조사되는 빛(911)을 일정 방향, 예컨대, 전방(912)으로 반사시킨다.
쉐이드(903)는 리플렉터(902)와 렌즈(904) 사이에 배치되며, 리플렉터(902)에 의하여 반사되어 렌즈(904)로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 부재로서, 쉐이드(903)의 일측부(903-1)와 타측부(903-2)는 서로 높이가 다를 수 있다.
발광 모듈(901)로부터 조사되는 빛은 리플렉터(902) 및 쉐이드(903)에서 반사된 후 렌즈(904)를 투과하여 차체 전방을 향할 수 있다. 렌즈(904)는 리플렉터(902)에 의하여 반사된 빛을 전방으로 굴절시킬 수 있다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
10: 제1 리드 프레임 12: 제1 측벽
14: 제2 측벽 16: 제1 바닥
20: 제2 리드 프레임 22: 제3 측벽
24: 제4 측벽 26: 제2 바닥
30: 발광 소자 42,44: 와이어들
50: 수지층.

Claims (7)

  1. 제1 바닥, 상기 제1 바닥의 일 단과 연결되고 상기 제1 바닥으로부터 절곡되는 제1 측벽, 및 상기 제1 바닥의 다른 일단과 연결되고 상기 제1 바닥으로부터 절곡되는 제2 측벽을 포함하는 제1 리드 프레임;
    제2 바닥, 상기 제2 바닥의 일 단과 연결되고 상기 제2 바닥으로부터 절곡되는 제3 측벽, 및 상기 제2 바닥의 다른 일단과 연결되고 상기 제2 바닥으로부터 절곡되는 제4 측벽을 포함하는 제2 리드 프레임;
    상기 제1 리드 프레임의 상기 제1 바닥 상에 배치되는 발광 소자; 및
    상기 발광 소자를 포위하도록 상기 제1 측벽과 상기 제2 측벽 사이, 및 상기 제3 측벽과 상기 제4 측벽 사이에 배치되는 수지층을 포함하고,
    상기 수지층의 일 측면은 상기 제1 측벽의 일단과 상기 제2 측벽의 일단 사이의 공간으로 노출되고, 상기 수지층의 다른 일 측면은 상기 제3 측벽의 일단과 상기 제4 측벽의 일단 사이의 공간으로 노출되는 발광 소자 패키지.
  2. 제1항에 있어서,
    상기 수지층의 일부는 상기 제1 측벽과 상기 제3 측벽 사이, 및 상기 제2 측벽과 상기 제4 측벽 사이에 배치되는 발광 소자 패키지.
  3. 제1항에 있어서,
    상기 제1 측벽의 상부 가장자리 및 상기 제2 측벽의 상부 가장 자리는 볼록한 곡면이고, 상기 제3 측벽의 상부 가장 자리 및 상기 제4 측벽의 상부 가장자리는 볼록한 곡면인 발광 소자 패키지.
  4. 제3항에 있어서,
    상기 제1 측벽의 상부 가장자리와 상기 제3 측벽의 상부 가장자리는 제1 곡률을 갖는 제1 곡면을 이루고, 상기 제2 측벽의 상부 가장자리와 상기 제4 측벽의 상부 가장자리는 제2 곡률을 갖는 제2 곡면을 이루며, 상기 제1 곡률 및 상기 제2 곡률 각각은 반원의 곡률보다 작거나 같고, 상기 반원의 지름은 상기 제1 측벽의 일단으로부터 상기 제3 측벽의 일단까지의 거리인 발광 소자 패키지.
  5. 제1항에 있어서,
    상기 제1 측벽과 상기 제1 바닥의 제1 경계 영역과 상기 제2 측벽과 상기 제1 바닥의 제2 경계 영역 각각에는 제1홈이 마련되고,
    상기 제3 측벽과 상기 제2 바닥의 제3 경계 영역과 상기 제4 측벽과 상기 제2 바닥의 제4 경계 영역 각각에는 제2홈이 마련되는 발광 소자 패키지.
  6. 제4항에 있어서,
    상기 제1 측벽의 상부 가장자리 및 상기 제2 측벽의 상부 가장자리의 곡면은 볼록한 형상이고, 상기 제3 측벽의 상부 가장자리 및 상기 제4 측벽의 상부 가장자리의 곡면은 볼록한 형상인 발광 소자 패키지.
  7. 제1항에 있어서,
    상기 수지층은 황색 형광체, 적색 형광체, 또는 녹색 형광체 중 적어도 한 종류 이상을 포함하는 발광 소자 패키지.
KR1020130058840A 2013-05-24 2013-05-24 발광 소자 패키지 KR102034713B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130058840A KR102034713B1 (ko) 2013-05-24 2013-05-24 발광 소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130058840A KR102034713B1 (ko) 2013-05-24 2013-05-24 발광 소자 패키지

Publications (2)

Publication Number Publication Date
KR20140137809A KR20140137809A (ko) 2014-12-03
KR102034713B1 true KR102034713B1 (ko) 2019-10-21

Family

ID=52457497

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130058840A KR102034713B1 (ko) 2013-05-24 2013-05-24 발광 소자 패키지

Country Status (1)

Country Link
KR (1) KR102034713B1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080037629A (ko) * 2008-01-25 2008-04-30 주식회사 서호 Ｌｅｄ 리드 프레임 및 그 제조 방법
KR101946313B1 (ko) * 2011-07-20 2019-02-12 엘지디스플레이 주식회사 발광 소자, 발광 소자 패키지 및 백라이트 유닛

Also Published As

Publication number Publication date
KR20140137809A (ko) 2014-12-03

Similar Documents

Publication Publication Date Title
US9541254B2 (en) Light emitting device and lighting system having the same
JP6359632B2 (ja) 発光素子パッケージ
US20160079507A1 (en) Light emitting device and lighting apparatus having the same
US9035549B2 (en) Light emitting device package and light emitting module
KR102024291B1 (ko) 램프 유닛 및 그를 이용한 차량 램프 장치
US9627596B2 (en) Light emitting device, light emitting device package including the device and lighting apparatus including the package
JP2014096591A (ja) 発光素子
US20140071700A1 (en) Light emitting device and lighting system including the same
US9041043B2 (en) Light emitting device package
EP2827387B1 (en) Light emitting device
KR20130007266A (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR20140029617A (ko) 발광 소자 패키지
KR101954203B1 (ko) 램프 유닛 및 그를 이용한 차량 램프 장치
KR101983778B1 (ko) 발광 소자 패키지
KR102160776B1 (ko) 발광 소자
KR102034713B1 (ko) 발광 소자 패키지
KR101875426B1 (ko) 발광 모듈 및 이를 구비한 라이트 유닛
KR102050058B1 (ko) 발광 소자 패키지
KR20160014968A (ko) 발광 소자 패키지
KR101983779B1 (ko) 발광 소자 패키지
KR102145918B1 (ko) 발광 소자 패키지
KR102024292B1 (ko) 발광 소자 패키지
KR102087937B1 (ko) 발광 소자
KR20160093370A (ko) 발광 소자 패키지 및 조명 장치
KR102047440B1 (ko) 발광 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant