KR102030712B1 - 파워반도체모듈 - Google Patents

파워반도체모듈 Download PDF

Info

Publication number
KR102030712B1
KR102030712B1 KR1020180021964A KR20180021964A KR102030712B1 KR 102030712 B1 KR102030712 B1 KR 102030712B1 KR 1020180021964 A KR1020180021964 A KR 1020180021964A KR 20180021964 A KR20180021964 A KR 20180021964A KR 102030712 B1 KR102030712 B1 KR 102030712B1
Authority
KR
South Korea
Prior art keywords
plate
power semiconductor
electrode
connection electrodes
bus bar
Prior art date
Application number
KR1020180021964A
Other languages
English (en)
Other versions
KR20190101678A (ko
Inventor
정택선
Original Assignee
엘에스산전 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스산전 주식회사 filed Critical 엘에스산전 주식회사
Priority to KR1020180021964A priority Critical patent/KR102030712B1/ko
Priority to US16/277,453 priority patent/US10892226B2/en
Priority to EP19158143.8A priority patent/EP3531450B1/en
Priority to ES19158143T priority patent/ES2848109T3/es
Priority to CN201910137522.9A priority patent/CN110190043B/zh
Publication of KR20190101678A publication Critical patent/KR20190101678A/ko
Application granted granted Critical
Publication of KR102030712B1 publication Critical patent/KR102030712B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2089—Modifications to facilitate cooling, ventilating, or heating for power electronics, e.g. for inverters for controlling motor
    • H05K7/20909—Forced ventilation, e.g. on heat dissipaters coupled to components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1064—Electrical connections provided on a side surface of one or more of the containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Thermal Sciences (AREA)
  • Inverter Devices (AREA)

Abstract

파워반도체모듈은 제1 플레이트와, 내측에 제1 및 제2 소자수용부를 포함하고, 제1 플레이트 일측에 결합되는 제2 플레이트와, 제1 및 제2 소자수용부에 배치되는 제1 및 제2 파워반도체소자와, 제2 플레이트의 외측에 결합되는 제1 및 제2 입력부스바와, 내측에 제3 및 제4 소자수용부를 포함하고, 제1 플레이트 타측에 결합되는 제3 플레이트와, 제3 및 제4 소자수용부에 배치되는 제3 및 제4 파워반도체소자와, 제3 플레이트 외측에 결합되는 제3 및 제4 입력부스바를 포함할 수 있다.

Description

파워반도체모듈{Power semiconductor module}
실시예는 파워반도체모듈에 관한 것이다.
에너지 분배 분야, 예를 들어 고압 직류 송전(HVDC: High Voltage Direct Current] 또는 유연 송전 시스템(FACTS: Flexible AC Transmission System) 분야에서는 높은 교류 전압을 직류 전압으로 변환하거나 이와 반대로 변환하는 것이 일반적이다. 이를 위해, 대개는 다수의 파워반도체모듈들이 직렬로 접속된다.
파워반도체모듈에는 파워반도체소자가 구비된다. 이와 같이 직렬로 접속된 파워반도체모듈에는 고전압이 걸리게 되는데, 이러한 고전압의 제어에 에러가 발생되는 경우 파워반도체모듈에 구비된 파워반도체소자가 폭발하게 된다. 이에 따라, 해당 파워반도체모듈의 파워반도체소자의 폭발로 인해 다른 파워반도체모듈이 파손되는 문제가 있다.
실시예는 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다.
실시예의 다른 목적은 구조를 단순화한 파워반도체모듈을 제공한다.
실시예의 또 다른 목적은 주변의 다른 파워반도체모듈의 손상을 방지하기 위해 방폭 성능을 획기적으로 강화한 파워반도체모듈을 제공한다.
실시예의 또 다른 목적은 두께를 줄인 파워반도체모듈을 제공한다.
실시예의 또 다른 목적은 부스바의 체결성을 강화한 파워반도체모듈을 제공한다.
상기 또는 다른 목적을 달성하기 위해 실시예의 일 측면에 따르면, 파워반도체모듈은, 제1 플레이트; 내측에 제1 및 제2 소자수용부를 포함하고, 상기 제1 플레이트 일측에 결합되는 제2 플레이트; 상기 제1 및 제2 소자수용부에 배치되는 제1 및 제2 파워반도체소자; 상기 제2 플레이트의 외측에 결합되는 제1 및 제2 입력부스바; 내측에 제3 및 제4 소자수용부를 포함하고, 상기 제1 플레이트 타측에 결합되는 제3 플레이트; 상기 제3 및 제4 소자수용부에 배치되는 제3 및 제4 파워반도체소자; 및 상기 제3 플레이트 외측에 결합되는 제3 및 제4 입력부스바를 포함할 수 있다.
실시예에 따른 파워반도체모듈의 효과에 대해 설명하면 다음과 같다.
실시예들 중 적어도 하나에 의하면, 제1 플레이트의 양측 상에 배치되는 제2 및 제3 플레이트 각각의 내면에 제1 내지 제4 파워반도체소자가 수용되는 제1 내지 제4 소자수용부가 형성되고, 제1 내지 제4 입력부스바 및 제1 및 제2 출력부스바가 제2 및 제3 플레이트을 관통하여 제1 내지 제4 파워반도체소자에 연결되도록 함으로써, 최대한 구조를 단순화할 수 있다는 장점이 있다.
실시예들 중 적어도 하나에 의하면, 1 플레이트의 양측 상에 배치되는 제2 및 제3 플레이트 각각의 내면에 형성되는 제1 내지 제4 소자수용부 각각에 제1 내지 제4 파워반도체소자가 배치됨으로써, 제1 내지 제4 파워반도체소자 중 하나의 파워반도체소자가 폭발하더라도 주변의 다른 파워반도체소자모듈에 영향을 주지 않을 수 있다는 장점이 있다.
실시예들 중 적어도 하나에 의하면, 제2 및 제3 플레이트 각각의 외면에 부수바수용부가 형성되고 이 부수바수용부에 제1 내지 제4 입력부스바 및 제1 및 제2 출력부스바가 수용됨으로써, 두께를 줄일 수 있다는 장점이 있다.
실시예들 중 적어도 하나에 의하면, 제1 내지 제4 입력부스바 및 제1 및 제2 출력부스바와 제1 내지 제4 파워반도체 각각에 면 접촉이 가능한 제1 내지 제8 연결전극이 배치됨으로써, 접촉 저항을 최소화하여 전력 손실을 줄일 수 있다는 장점이 있다.
실시예들 중 적어도 하나에 의하면, 스크류를 이용하여 제1 내지 제4 입력부스바 및 제1 및 제2 출력부스바 각각이 제2 또는 제3 플레이트와 제1 내지 제8 연결전극을 관통하여 제1 내지 제4 파워반도체소자에 체결됨으로써, 체결성이 강화되고 체결 구조가 단순해질 수 있다는 장점이 있다.
실시예의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 실시예의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 바람직한 실시예와 같은 특정 실시예는 단지 예시로 주어진 것으로 이해되어야 한다.
도 1은 실시예에 따른 파워반도체모듈을 도시한 사시도이다.
도 2는 실시예에 따른 파워반도체모듈을 도시한 분해사시도이다.
도 3은 도 1의 I?I’ 라인을 따라 절단한 단면도이다.
도 4는 도 1의 I?I’ 라인을 따라 절단한 분해단면도이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
실시예에 따른 파워반도체모듈은 스위칭소자로 사용될 수 있다. 예컨대, 실시예에 따른 파워반도체모듈은 컨버터에 포함되는 스위칭소자로 사용될 수 있다. 컨버터는 다양한 기술 분야에 채택될 수 있으며, 예컨대 STATCOM(STATic synchronous COMpensator)과 같은 전력보상장치에 채택될 수 있다.
도 1은 실시예에 따른 파워반도체모듈을 도시한 사시도이고, 도 2는 실시예에 따른 파워반도체모듈을 도시한 분해사시도이다. 또한, 도 3은 도 1의 I?I’ 라인을 따라 절단한 단면도이고, 도 4는 도 1의 I?I’ 라인을 따라 절단한 분해단면도이다.
도1 내지 도 4를 참조하면, 실시예에 따른 파워반도체모듈(100)은 다수의 플레이트(110, 200, 300) 및 다수의 파워반도체소자(121, 123, 125, 127)를 포함할 수 있다. 실시예에 따른 파워반도체모듈(100)은 다수의 입력부스바(410 내지 440) 및 제1 및 제2 출력부스바(450, 460)을 더 포함할 수 있다. 실시예에 따른 파워반도체모듈(100)은 슬라이딩가이드부(500)를 더 포함할 수 있다.
슬라이딩가이드부(500)는 실시예에 따른 파워반도체모듈(100)을 용이하게 이동 가능하도록 하는 부재일 수 있다. 슬라이딩가이드부(500)는 지지부(501), 제1 및 제2 레일수용부(503, 505) 및 연장부(507)를 포함할 수 있다. 연장부(507)는 지지부(501)의 제1 면으로부터 수직으로 연장 형성될 수 있다. 제1 및 제2 레일수용부(503, 505)는 지지부(501)의 제2 면 상에 배치될 수 있다. 제1 및 제2 레일수용부(503, 505)는 제1 및 제2 슬라이딩레일에 결합될 수 있다. 제1 및 제2 레일수용부(503, 505)의 내측에 무급유 베어링이 구비되어, 제1 및 제2 슬라이딩레일을 따라 슬라이딩 이동이 가능하다. 제2 면은 제1 면의 반대 면일 수 있다. 연장부(507)는 예컨대, 제2 플레이트(200)와 제3 플레이트(300) 사이에 배치될 수 있다. 지지부(501) 및/또는 연장부(507)는 제2 플레이트(200) 및 제3 플레이트(300)에 체결될 수 있다.
실시예에 따르면, 슬라이딩가이드부(500)에 의해 무게가 무거운 파워반도체모듈(100)이 원하는 위치로 쉽게 이동될 수 있다.
예컨대, 플레이트는 제1 플레이트(110), 제2 플레이트(200) 및 제3 플레이트(300)을 포함할 수 있다. 예컨대, 파워반도체소자는 제1 파워반도체소자(121), 제2 파워반도체소자(123), 제3 파워반도체소자(125) 및 제4 파워반도체소자(127)을 포함할 수 있다. 예컨대, 입력부스바는 제1 입력부스바(410), 제2 입력부스바(420), 제3 입력부스바(430) 및 제4 입력부스바(440)를 포함할 수 있다. 도시되지 않았지만, 제1 입력부스바(410)와 제3 입력부스바(430)는 공통으로 연결되고, 제2 입력부스바(420)와 제4 입력부스바(440)는 공통으로 연결될 수 있다. 예컨대, 제1 입력신호(전압 또는 전력)가 제1 입력부스바(410)와 제3 입력부스바(430)에 공통으로 인가될 수 있다. 예컨대, 제2 입력신호(전압 또는 전력)가 제2 입력부스바(420)와 제4 입력부스바(440)에 공통으로 인가될 수 있다.
제2 플레이트(200)와 제3 플레이트(300)는 제1 플레이트(110)를 기준으로 서로 대칭되는 형상이나 구조를 가질 수 있다. 제1 플레이트(110)는 열 방출 성능이 우수한 재질로 형성될 수 있다. 제2 및 제3 플레이트(200, 300) 각각은 절연성이 우수한 재질로 형성될 수 있다. 제1 내지 제4 입력부스바(410 내지 440)와 제1 및 제2 출력부스바(450, 460)는 전기 전도도가 우수한 재질로 형성될 수 있다.
제1 플레이트(110), 제2 플레이트(200) 및 제3 플레이트(300)의 결합에 의해 제1 내지 제4 파워반도체소자(121, 123, 125, 127)가 수용될 다수의 셀 공간이 형성될 수 있다. 셀 공간은 파워반도체소자의 부피보다 큰 공간일 수 있다. 예컨대, 제1 플레이트(110)와 제2 플레이트(200)의 결합에 의해 제1 및 제2 셀 공간이 형성될 수 있다. 예컨대, 제1 플레이트(110)와 제3 플레이트(300)의 결합에 의해 제3 및 제4 셀 공간이 형성될 수 있다. 제1 내지 제4 셀 공간은 나중에 설명될 제1 내지 제4 소자수용부(251, 253, 351, 353)일 수 있다. 예컨대, 제1 및 제2 소자수용부(251, 253)는 제2 플레이트(200)의 내면(이하, 제1 면이라 함)에 형성될 수 있다. 제3 및 제4 소자수용부(351, 353)는 제3 플레이트(300)의 내면(이하, 제1 면이라 함)에 형성될 수 있다. 여기서, 제2 플레이트(200)의 제1 면은 제1 플레이트(110)의 제1 면과 마주보는 면이고, 제3 플레이트(300)의 제1 면은 제1 플레이트(110)의 제2 면과 마주보는 면일 수 있다.
제1 및 제2 파워반도체소자(121, 123)가 제1 플레이트(110)와 제2 플레이트(200)의 결합에 의해 형성된 제1 및 제2 셀 공간에 위치될 수 있다. 제3 및 제4 파워반도체소자(125, 127)가 제1 플레이트(110)와 제3 플레이트(300)의 결합에 의해 형성된 제3 및 제4 셀 공간에 위치될 수 있다.
예컨대, 먼저 제1 플레이트(110)의 제1 면 상에 제1 및 제2 파워반도체소자(121, 123)가 체결된 후, 제2 플레이트(200)가 제1 플레이트(110)의 제1 면 상에 체결될 수 있다. 제2 플레이트(200)의 제1 및 제2 소자수용부(251, 253)에 제1 및 제2 파워반도체소자(121, 123)가 위치될 수 있다. 제2 플레이트(200)에 의해 제1 및 제2 파워반도체소자(121, 123)가 덮혀질 수 있다. 제1 플레이트(110)와 제2 플레이트(200)는 밀폐되어, 제1 및 제2 소자수용부(251, 253)는 외부와 차단될 수 있다. 이에 따라, 제1 또는 제2 파워반도체소자(121, 123)가 폭발하더라도, 그 폭발로 인한 영향에 주위의 다른 파워반도체모듈로 전달되지 않아, 다른 파워반도체모듈의 파손이 방지될 수 있다. 마찬가지로, 제1 플레이트(110)의 제2 면 상에 제3 및 제4 파워반도체소자(125, 127)가 체결된 후, 제3 플레이트(300)가 제1 플레이트(110)의 제2 면 상에 체결될 수 있다. 제2 면은 제1 면의 반대 면일 수 있다. 제3 플레이트(300)의 제3 및 제4 소자수용부(351, 353)에 제3 및 제4 파워반도체소자(125, 127)가 위치될 수 있다. 제3 플레이트(300)에 의해 제3 및 제4 파워반도체소자(125, 127)가 덮혀질 수 있다. 제1 플레이트(110)와 제3 플레이트(300)는 밀폐되어, 제3 및 제4 소자수용부(351, 353)는 외부와 차단될 수 있다. 이에 따라, 제3 또는 제4 파워반도체소자(125, 127)가 폭발하더라도, 그 폭발로 인한 영향에 주위의 다른 파워반도체모듈로 전달되지 않아, 다른 파워반도체모듈의 파손이 방지될 수 있다.
제1 내지 제4 입력부스바(410 내지 440)와 제1 및 제2 출력부스바(450, 460)가 제2 및 제3 플레이트(200, 300)에 체결될 수 있다. 구체적으로, 제1 내지 제4 입력부스바(410 내지 440)와 제1 및 제2 출력부스바(450, 460)는 제2 및 제3 플레이트(200, 300)의 외면(이하, 제2 면이라 함)에 체결될 수 있다. 제2 면은 제2 및 제3 플레이트(200, 300)에 제1 내지 제4 소자수용부(251, 253, 351, 353)가 구비된 제1 면의 반대 면일 수 있다. 예컨대, 제1 및 제2 입력부스바(410, 420)와 제1 출력부스바(450)는 제2 플레이트(200)의 제2 면에 체결될 수 있다. 제1 및 제2 입력부스바(410, 420)와 제1 출력부스바(450)는 서로 이격되도록 배치될 수 있다. 예컨대, 제3 및 제4 입력부스바(430, 440)와 제2 출력부스바(460)는 제3 플레이트(300)의 제2 면에 체결될 수 있다. 제3 및 제4 입력부스바(430, 440)와 제2 출력부스바(460)는 서로 이격되도록 배치될 수 있다.
예컨대, 제1 및 제2 입력부스바(410, 420)와 제1 출력부스바(450) 각각은 제2 플레이트(200)는 관통하여 제1 및 제2 파워반도체소자(121, 123)에 전기적으로 연결될 수 있다. 구체적으로, 제1 입력부스바(410)는 제2 플레이트(200)의 제1 영역을 관통하여 제1 파워반도체소자(121)에 전기적으로 연결될 수 있다. 제2 입력부스바(420)는 제2 플레이트(200)의 제2 영역을 관통하여 제2 파워반도체소자(123)에 전기적으로 연결될 수 있다. 제1 출력부스바(450)는 각각 제2 플레이트(200)의 제3 및 제4 영역을 관통하여 제1 및 제2 파워반도체소자(121, 123)에 전기적으로 연결될 수 있다. 제1 출력부스바(450)는 제1 및 제2 파워반도체소자(121, 123)에 공통으로 연결될 수 있다. 구체적으로, 제3 입력부스바(430)는 제3 플레이트(300)의 제5 영역을 관통하여 제3 파워반도체소자(125)에 전기적으로 연결될 수 있다. 제4 입력부스바(440)는 제3 플레이트(300)의 제6 영역을 관통하여 제4 파워반도체소자(127)에 전기적으로 연결될 수 있다. 제2 출력부스바(460)는 각각 제3 플레이트(300)의 제7 및 제8 영역을 관통하여 제3 및 제4 파워반도체소자(125, 127)에 전기적으로 연결될 수 있다. 제2 출력부스바(460)는 제3 및 제4 파워반도체소자(125, 127)에 공통으로 연결될 수 있다.
제1 내지 제4 입력부스바(410 내지 440)와 제1 및 제2 출력부스바(450, 460)는 플레이트 형상을 가질 수 있다. 제1 내지 제4 파워반도체소자(121, 123, 125, 127)와 제1 내지 제4 입력부스바(410 내지 440)와 제1 및 제2 출력부스바(450, 460) 간의 전기적 접촉 저항을 최소화할 필요가 있다. 이를 위해, 제1 내지 제4 파워반도체소자(121, 123, 125, 127)와 제1 내지 제4 입력부스바(410 내지 440)와 제1 및 제2 출력부스바(450, 460) 사이를 면 접촉되도록 하기 위한 매개체로서, 제1 내지 제8 연결전극(131 내지 138)이 구비될 수 있다. 따라서, 제1 내지 제8 연결전극(131 내지 138) 각각의 일면이 제1 내지 제4 파워반도체소자(121, 123, 125, 127) 각각의 외면(또는 상면)과 면 접촉되고, 제1 내지 제8 연결전극(131 내지 138) 각각의 타면이 제1 내지 제4 입력부스바(410 내지 440)와 제1 및 제2 출력부스바(450, 460) 각각의 내면과 면 접촉됨으로써, 접촉 저항을 최소화하여 전력 손실을 줄일 수 있다.
제1 내지 제8 연결전극(131 내지 138) 각각은 평평한 면을 갖는 제1 및 제2 면을 가질 수 있다. 제2 면은 제1 면의 반대 면일 수 있다. 예컨대, 제1 내지 제8 연결전극(131 내지 138) 각각의 제1 면은 제1 내지 제4 파워반도체소자(121, 123, 125, 127)의 상면과 마주보는 면일 수 있다. 예컨대, 제1 내지 제8 연결전극(131 내지 138) 각각의 제2 면은 제1 내지 제4 입력부스바(410 내지 440)와 제1 및 제2 출력부스바(450, 460) 각각의 내면과 마주보는 면일 수 있다.
예컨대, 제1 연결전극(131)의 제1 면은 제1 파워반도체소자(121)의 상면의 제1 영역과 면 접촉되고, 제1 연결전극(131)의 제2 면은 제1 입력부스바(410)의 내면과 면 접촉될 수 있다. 예컨대, 제2 연결전극(132)의 제1 면은 제2 파워반도체소자(123)의 상면의 제1 영역과 면 접촉되고, 제2 연결전극(132)의 제2 면은 제2 입력부스바(420)의 내면과 면 접촉될 수 있다.
예컨대, 제3 연결전극(133)의 제1 면은 제1 파워반도체소자(121)의 상면의 제2 영역과 면 접촉되고, 제3 연결전극(133)의 제2 면은 제1 출력부스바(450)의 내면의 제1 영역과 면 접촉될 수 있다. 예컨대, 제4 연결전극(134)의 제1 면은 제2 파워반도체소자(123)의 상면의 제2 영역과 면 접촉되고, 제4 연결전극(134)의 제2 면은 제1 출력부스바(450)의 내면의 제2 영역과 면 접촉될 수 있다.
예컨대, 제5 연결전극(135)의 제1 면은 제3 파워반도체소자(125)의 상면의 제1 영역과 면 접촉되고, 제5 연결전극(135)의 제2 면은 제3 입력부스바(430)의 내면과 면 접촉될 수 있다. 예컨대, 제6 연결전극(136)의 제1 면은 제4 파워반도체소자(127)의 상면의 제1 영역과 면 접촉되고, 제6 연결전극(136)의 제2 면은 제4 입력부스바(440)의 내면과 면 접촉될 수 있다.
예컨대, 제7 연결전극(137)의 제1 면은 제3 파워반도체소자(125)의 상면의 제2 영역과 면 접촉되고, 제7 연결전극(137)의 제2 면은 제2 출력부스바(460)의 내면의 제1 영역과 면 접촉될 수 있다. 예컨대, 제8 연결전극(138)의 제1 면은 제4 파워반도체소자(127)의 상면의 제2 영역과 면 접촉되고, 제8 연결전극(138)의 제2 면은 제2 출력부스바(460)의 내면의 제2 영역과 면 접촉될 수 있다.
실시예에 따른 파워반도체모듈(100)에서, 제1 플레이트(110)를 기준으로 제1 플레이트(110)의 제1 면 상에 배치되는 구성 요소들과 제1 플레이트(110)의 제2 면 상에 배치되는 구성 요소들은 동일한 기능, 구조 및 형상을 갖는 경우, 서로 대칭적인 구조를 가질 수 있다. 예컨대, 제1 플레이트(110)의 제1 면 상에 제1 및 제2 파워반도체소소자, 제1 내지 제4 연결전극(131 내지 134), 제2 플레이트(200), 제1 및 제2 입력부스바(410, 420) 및 제1 출력부스바(450)가 배치될 수 있다. 예컨대, 제1 플레이트(110)의 제2 면 상에 제3 및 제4 파워반도체소자(125, 127), 제5 내지 제8 연결전극(135 내지 138), 제3 플레이트(300), 제3 및 제4 입력부스바(430, 440) 및 제2 출력부스바(460)가 배치될 수 있다. 제3 및 제4 파워반도체소자(125, 127)는 제1 플레이트(110)를 기준으로 제1 및 제2 파워반도체소자(121, 123)에 대칭될 수 있다. 제5 내지 제8 연결전극(135 내지 138)은 제1 플레이트(110)를 기준으로 제1 내지 제4 연결전극(131 내지 134)에 대칭될 수 있다. 제3 및 제4 입력부스바(430, 440)는 제1 플레이트(110)를 기준으로 제1 및 제2 입력부스바(410, 420)에 대칭될 수 있다. 제2 출력부스바(460)는 제1 플레이트(110)를 기준으로 제1 출력부스바(450)에 대칭될 수 있다.
이하에서, 실시예에 따른 파워반도체모듈(100)에 포함되는 구성 요소 각각에 대해 상세히 설명한다.
제1 플레이트(110)
실시예에 따른 파워반도체모듈(100)은 제1 플레이트(110)를 제공할 수 있다.
제1 플레이트(110)는 열 방출 성능이 우수한 스테인레스 스틸(stainless steel)재질로 이루어질 수 있지만, 그 외 다른 재질도 가능하다. 제1 플레이트(110)는 냉각판으로 형성될 수 있다. 냉각판은 그 내부에 냉매(coolant) 또는 냉각수(cooling water)가 흐를 수 있는 통로가 배치될 수 있다. 통로는 제1 플레이트(110)의 전체 영역에 예컨대 지그재그 형태로 배치될 수 있지만, 이에 대해서는 한정하지 않는다.
예컨대, 냉각수로는 PCW(process cooling water)가 사용될 수 있지만, 이에 대해서는 한정하지 않는다.
냉매란 넓은 의미에서 냉각작용을 일으키는 모든 물질을 가리키며, 주로 냉동장치, 열펌프, 공기조화장치 및 소온도차 열에너지 이용기관 등의 사이클 내부를 순환하면서 저온부(증발기)에서 증발함으로써 주위로부터 열을 흡수하여 고온부(응축기)에서 열을 방출시키는 작동유체를 가리킬 수 있다. 예를 들어 실시예에서 냉매로는 암모니아, 프레온(염화플루오린화탄소(ClFC, chloro-fluoro-carbon)), 수소염화플루오린화탄소(HCFC, hydro-chloro-fluoro-carbon), 수소플루오린화탄소(HFC, hydro-fluoro-carbon), 수소플루오린화올레핀(HFO, hydro-fluoro-olefin), 메틸클로라이드 등이 채용가능하며 초저온으로 내리기 위해서는 액체헬륨, 액체 수소를 사용될 수 있다.
제1 플레이트(110)는 제1 내지 제4 파워반도체소자(121, 123, 125, 127)로부터 발생되는 열을 통로에 흐르는 냉매나 냉각수에 의한 열교환을 통해 외부로 용이하게 방출될 수 있다.
제1 플레이트(110)의 제1 면 및 제2 면은 평평한 면을 가질 수 있다. 제1 플레이트(110)의 제1 면 및 제2 면 각각에는 나사와 체결될 수 있는 다수의 나사산 홈(미도시)이 형성될 수 있다. 제2 면은 제1 면의 반대 면일 수 있다. 제1 플레이트(110)는 사각 형상을 가질 수 있지만, 이에 대해서는 한정하지 않는다. 제1 내지 제4 파워반도체소자(121, 123, 125, 127)는 나사를 이용하여 제1 플레이트(110)의 제1 면 및 제2 면에 형성된 홈에 체결될 수 있다.
제2 및 제3 플레이트(200, 300)
실시예에 따른 파워반도체모듈(100)은 제2 플레이트(200)를 제공할 수 있다.
예컨대, 제2 플레이트(200)는 제1 플레이트(110)의 제1 면 상에 배치될 수 있다. 제2 플레이트(200)는 절연성이 우수한 수지 재질로 이루어질 수 있다. 예컨대, 제2 플레이트(200)는 에폭시 수지를 포함할 수 있지만, 이에 대해서는 한정하지 않는다. 제2 플레이트(200)는 다수의 나사산 홀(미도시)을 가질 수 있다. 제2 플레이트(200)는 다수의 나사를 이용하여 제1 플레이트(110)의 제1 면에 체결될 수 있다.
예컨대, 제2 플레이트(200)는 바디(241), 측벽(243) 및 격벽(210)을 포함할 수 있다. 바디(241), 측벽(243) 및 격벽(210)는 일체로 형성될 수 있다.
바디(241)는 사각 형상을 가질 수 있다. 측벽(243)은 바디(241)의 에지 영역으로부터 수직으로 연장 형성될 수 있다. 측벽(243)은 바디(241)의 둘레를 따라 형성될 수 있다. 격벽(210)은 바디(241)의 중심 영역으로부터 수직으로 연장 형성될 수 있다. 격벽(210)은 바디(241)의 중심에서 일 방향을 따라 길게 형성될 수 있다.
제2 플레이트(200)의 적어도 하나 이상의 영역, 예컨대 제2 플레이트(200)의 측벽(243)의 저면과 격벽(210)의 저면은 제1 플레이트(110)의 제1 면과 접할 수 있다.
제2 플레이트(200)는 제1 및 제2 소자수용부(251, 253)를 포함할 수 있다. 제1 및 제2 소자수용부(251, 253) 각각은 바디(241), 측벽(243) 및 격벽(210)에 의해 형성될 수 있다. 즉, 제1 소자수용부(251)는 바디(241), 격벽(210) 및 측벽(243)의 일측 영역에 의해 형성되고, 재2 소자수용부는 바디(241), 격벽(210) 및 측벽(243)의 타측 영역에 의해 형성될 수 있다.
제1 소자수용부(251)에 제1 파워반도체와 제1 및 제3 연결전극(131, 133)이 수용될 수 있다. 제1 소자수용부(251)는 제1 파워반도체와 제1 및 제3 연결전극(131, 133)를 커버할 수 있다. 예컨대, 제1 파워반도체소자(121)가 제1 플레이트(110)의 제1 면의 제1 영역 상에 체결되고, 제1 및 제3 연결전극(131, 133)이 제1 파워반도체소자(121) 상에 배치될 수 있다. 제2 플레이트(200)가 제1 플레이트(110)의 제1 면 상에 체결됨으로써, 제2 플레이트(200)의 제1 소자수용부(251)에 의해 제1 파워반도체소자(121)와 제1 및 제3 연결전극(131, 133)이 덮혀질 수 있다. 예컨대, 제1 연결전극(131)은 제1 파워반도체소자(121)의 입력전극패드에 연결되고, 제3 연결전극(133)은 제1 파워반도체소자(121)의 출력전극패드에 연결될 수 있다. 예컨대, 제1 파워반도체와 제1 및 제3 연결전극(131, 133)은 제1 플레이트(110)와 제2 플레이트(200)의 제1 소자수용부(251)에 의해 둘러싸일 수 있다. 따라서, 제1 파워반도체와 제1 및 제3 연결전극(131, 133)는 제1 플레이트(110)와 제2 플레이트(200)의 제1 소자수용부(251)에 의해 보호될 수 있다. 이에 따라, 제1 플레이트(110)와 제2 플레이트(200)의 제1 소자수용부(251)에 의해 제1 파워반도체소자(121)가 보호될 수 있다. 또한, 제1 플레이트(110)와 제2 플레이트(200)의 제1 소자수용부(251)에 의해 제1 파워반도체소자(121)가 폭발되더라도 폭발된 파워반도체모듈(100)에 인접한 다른 파워반도체모듈이 파손되지 않을 수 있다.
제2 소자수용부(253)에 제2 파워반도체와 제2 및 제4 연결전극(132, 134)이 수용될 수 있다. 제2 소자수용부(253)는 제2 파워반도체와 제2 및 제4 연결전극(132, 134)를 커버할 수 있다. 예컨대, 제2 파워반도체소자(123)가 제1 플레이트(110)의 제1 면의 제2 영역 상에 체결되고, 제2 및 제4 연결전극(132, 134)이 제2 파워반도체소자(123) 상에 배치될 수 있다. 제2 플레이트(200)가 제1 플레이트(110)의 제1 면 상에 체결됨으로써, 제2 플레이트(200)의 제2 소자수용부(253)에 의해 제2 파워반도체소자(123)와 제2 및 제4 연결전극(132, 134)이 덮혀질 수 있다. 예컨대, 제2 연결전극(132)은 제2 파워반도체소자(123)의 입력전극패드에 연결되고, 제4 연결전극(134)은 제2 파워반도체소자(123)의 출력전극패드에 연결될 수 있다. 예컨대, 제2 파워반도체와 제2 및 제4 연결전극(132, 134)은 제1 플레이트(110)와 제2 플레이트(200)의 제2 소자수용부(253)에 의해 둘러싸일 수 있다. 따라서, 제2 파워반도체와 제2 및 제4 연결전극(132, 134)는 제1 플레이트(110)와 제2 플레이트(200)의 제2 소자수용부(253)에 의해 보호될 수 있다. 이에 따라, 제1 플레이트(110)와 제2 플레이트(200)의 제2 소자수용부(253)에 의해 제2 파워반도체소자(123)가 보호될 수 있다. 또한, 제1 플레이트(110)와 제2 플레이트(200)의 제2 소자수용부(253)에 의해 제2 파워반도체소자(123)가 폭발되더라도 폭발된 파워반도체모듈(100)에 인접한 다른 파워반도체모듈이 파손되지 않을 수 있다.
제2 플레이트(200)는 제1 및 제2 연결전극(131, 132) 각각을 수용하기 위한 제1 및 제2 전극수용부(231, 233)를 포함할 수 있다. 도시되지 않았지만, 제2 플레이트(200)는 제3 및 제4 연결전극(133, 134) 각각을 수용하기 위한 제3 및 제4 전극수용부를 포함할 수 있다. 제2 플레이트(200)는 제1 및 제2 개구(215, 217)를 포함할 수 있다. 도시되지 않았지만, 제2 플레이트(200)는 제3 및 제4 개구를 포함할 수 있다.
제1 전극수용부(231)와 제3 전극수용부는 제1 소자수용부(251)에 연결될 수 있다. 제2 전극수용부(233)와 제4 전극수용부는 제2 소자수용부(253)에 연결될 수 있다. 아울러, 제1 개구(215)와 제3 개구 각각은 제1 전극수용부(231)와 제3 전극수용부에 연결될 수 있다. 제2 개구(217)와 제4 개구 각각은 제2 전극수용부(233)와 제4 전극수용부에 연결될 수 있다.
제1 내지 제4 전극수용부는 제2 플레이트(200)의 바디(241)의 내면에 형성될 수 있다. 앞서 설명한 바와 같이, 제1 및 제2 소자수용부(251, 253)는 제2 플레이트(200)의 바디(241), 측벽(243) 및 격벽(210)에 의해 형성될 수 있다. 제1 내지 제4 전극수용부 각각의 사이즈는 제1 및 제2 소자수용부(251, 253) 각각의 사이즈보다 작을 수 있다. 제1 내지 제4 전극수용부 각각의 사이즈는 제1 내지 제4 연결전극(131 내지 134) 각각의 사이즈와 동일할 수 있다. 제1 내지 제4 개구(215, 217)는 제2 플레이트(200)의 바디(241)를 관통하는 홀일 수 있다.
제1 내지 제4 개구(215, 217) 각각의 사이즈는 제1 내지 제4 전극수용부 각각의 사이즈보다 작을 수 있다. 이에 따라, 제1 개구(215)와 만나는 제1 전극수용부(231)에 제1 걸림부(611)가 형성되고, 제2 개구(217)와 만나는 제2 전극수용부(233)에 제2 걸림부(621)이 형성될 수 있다. 도시되지 않았지만, 제3 개구와 만나는 제3 전극수용부에 제3 걸림부가 형성되고, 제4 개구와 만나는 제4 전극수용부에 제4 걸림부가 형성될 수 있다. 제1 연결전극(131)은 제1 걸림부(611)와 대응되는 제1 걸림턱(613)이 형성되고, 제2 연결전극(132)은 제2 걸림부(621)와 대응되는 제2 걸림턱(623)이 형성될 수 있다. 도시되지 않았지만, 제3 연결전극(133)은 제3 걸림부와 대응되는 제3 걸림턱이 형성되고, 제4 연결전극(134)은 제4 걸림부와 대응되는 제4 걸림턱이 형성될 수 있다.
따라서, 제1 내지 제4 연결전극(131 내지 134)이 제1 내지 제4 전극수용부 및 제1 내지 제4 개구(215, 217)로 제공되는 경우, 제1 연결전극(131)의 제1 걸림턱(613)이 제1 걸림부(611)에 의해 고정되고, 제2 연결전극(132)의 제2 걸림턱(623)이 제2 걸림부(621)에 의해 고정될 수 있다. 또한, 제3 연결전극(133)의 제3 걸림턱이 제3 걸림부에 의해 고정되고, 제4 연결전극(134)의 제4 걸림턱이 제4 걸림부에 의해 고정될 수 있다.
구체적으로, 제1 내지 제4 연결전극(131 내지 134) 각각의 일부는 제1 내지 제4 전극수용부에 수용되고, 제1 내지 제4 연결전극(131 내지 134) 각각의 다른 일부는 제1 내지 제4 개구(215, 217)에 삽입될 수 있다. 구체적으로, 제1 연결전극(131)의 바디전극(131a)은 제1 전극수용부(231)에 수용되고 바디전극(131a)으로부터 연장되는 돌출전극(131b)은 제1 개구(215)에 삽입될 수 있다. 제2 연결전극(132)의 바디전극(132a)은 제2 전극수용부(233)에 수용되고 바디전극(132a)으로부터 연장되는 돌출전극(132b)은 제2 개구(217)에 삽입될 수 있다. 제3 연결전극(133)의 바디전극(133a)은 제3 전극수용부에 수용되고 바디전극(133a)으로부터 연장되는 돌출전극(133b)은 제3 개구에 삽입될 수 있다. 제4 연결전극(134)의 바디전극(134a)은 제3 전극수용부에 수용되고 바디전극(134a)으로부터 연장되는 돌출전극(134b)은 제3 개구에 삽입될 수 있다.
제1 내지 제4 연결전극(131 내지 134) 각각의 바디전극(131a 내지 134a)의 사이즈는 제1 내지 제4 전극수용부 각각의 사이즈와 동일할 수 있다. 제1 내지 제4 연결전극(131 내지 134) 각각의 돌출전극(131b 내지 134b)의 사이즈는 제1 내지 제4 개구(215, 217) 각각의 사이즈와 동일할 수 있다. 돌출전극(131b 내지 134b)의 사이즈는 바디전극(131a 내지 134a)의 사이즈보다 작을 수 있다.
제1 및 제2 소자수용부(251, 253) 각각의 사이즈는 제1 및 제2 파워반도체소자(121, 123) 각각의 사이즈와 동일하거나 이보다 클 수 있다. 제1 및 제2 소자수용부(251, 253) 각각의 깊이는 제1 및 제2 파워반도체소자(121, 123) 각각의 두께보다 클 수 있다.
제2 플레이트(200)는 제1 및 제2 돌출부(211, 213)를 포함할 수 있다. 또한, 제2 플레이트(200)는 제1 및 제2 부스바수용부(220, 222)를 포함할 수 있다.
제1 돌출부(211)는 제2 플레이트(200)의 제2 면의 제1 영역에 형성되고, 제2 돌출부(213)는 제2 플레이트(200)의 제2 면의 제2 영역에 형성될 수 있다. 제1 영역과 제2 영역은 이격될 수 있다. 제1 돌출부(211)와 제2 돌출부(213)는 일 방향을 따라 길게 형성될 수 있다. 제1 및 제2 돌출부(211, 213)는 제2 플레이트(200)의 제2 면으로부터 수직으로 돌출 형성될 수 있다. 제1 돌출부(211)와 제2 돌출부(213)는 제2 플레이트(200)의 제2 면의 중심 영역에 배치될 수 있다. 제1 및 제2 돌출부(211, 213)는 제2 플레이트(200)와 일체로 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
제1 및 제2 돌출부(211, 213)를 기준으로 제1 부스바수용부(220)와 제2 부스바수용부(222)가 배치될 수 있다. 제1 및 제2 부스바수용부(220, 222)는 제1 플레이트(110)의 제2 면으로부터 내부로 움푹 들어간 홈일 수 있다. 제1 부스바수용부(220)에 제1 및 제2 입력부스바(410, 420)가 수용되고, 제2 부스바수용부(222)에 제1 출력부스바(450)이 수용될 수 있다. 구체적으로, 제1 돌출부(211)를 기준으로 일측에 제1 입력부스바(410)가 배치되고, 제2 돌출부(213)를 기준으로 일측에 제2 입력부스바(420)가 배치될 수 있다. 제1 및 제2 입력부스바(420)는 동일 측에 배치될 수 있다. 제1 및 제2 돌출부(211, 213)를 기준으로 타측에 제1 출력부스바(450)가 배치될 수 있다.
제1 및 제2 돌출부(211, 213) 각각의 상면은 제2 플레이트의 제2 면은 동일 평면 상에 위치될 수 있다.
제1 및 제2 입력부스바(410, 420)와 제1 출력부스바(450) 각각의 두께는 제1 및 제2 부스바수용부(220, 222)의 깊이와 동일할 수 있다. 이에 따라, 제1 및 제2 입력부스바(410, 420)와 제1 출력부스바(450) 각각이 제1 및 제2 부스바수용부(220, 222)에 수용되는 경우, 제1 및 제2 입력부스바(410, 420)와 제1 출력부스바(450) 각각의 외면과 제2 플레이트(200)의 제2 면이 동일 평평한 면 상에 위치되므로, 실시예에 따른 파워반도체모듈(100)의 전체 두께가 줄어들 수 있다. 아울러, 제1 및 제2 입력부스바(410, 420)와 제1 출력부스바(450)가 제1 및 제2 부스바수용부(220, 222)에 의해 고정되므로, 제1 및 제2 입력부스바(410, 420)와 제1 출력부스바(450)의 고정성이 향상될 수 있다. 한편, 제1 및 제2 입력부스바(410, 420)와 제1 출력부스바(450) 각각은 나사를 이용하여 제2 플레이트(200)의 외면에 체결될 수 있다.
제1 내지 제4 개구(215, 217)는 제1 및 제2 돌출부(211, 213)에 인접하여 형성될 수 있다. 예컨대, 제1 돌출부(211)의 일측에 제1 개구(215)가 형성되고, 제1 돌출부(211)의 타측에 제3 개구가 형성될 수 있다. 예컨대, 제2 돌출부(213)의 일측에 제2 개구(217)가 형성되고, 제2 돌출부(213)의 타측에 제4 개구가 형성될 수 있다. 따라서, 제2 플레이트(200)의 제1 전극수용부(231)에서 제1 개구(215)에 삽입된 제1 연결전극(131)의 일 면이 제1 입력부스바(410)의 저면과 면 접촉될 수 있다. 제2 플레이트(200)의 제2 전극수용부(233)에서 제2 개구(217)에 삽입된 제2 연결전극(132)의 일 면이 제2 입력부스바(420)의 저면과 면 접촉될 수 있다. 제2 플레이트(200)의 제3 전극수용부에서 제3 개구에 삽입된 제3 연결전극(133)의 일 면이 제1 출력부스바(450)의 저면에 면 접촉되고 제2 플레이트(200)의 제4 전극수용부에서 제4 개구에 삽입된 제4 연결전극(134)의 일 면이 제1 출력부스바(450)의 저면에 면 접촉될 수 있다.
이에 따라, 제1 부스바수용부(220)에 배치된 제1 입력부스바(410)는 제1 개구(215)에 삽입된 제1 연결전극(131)을 통해 제1 파워반도체소자(121)에 전기적으로 연결될 수 있다. 제1 부스바수용부(220)에 배치된 제2 입력부스바(420)는 제2 개구(217)에 삽입된 제2 연결전극(132)을 통해 제2 파워반도체소자(123)에 전기적으로 연결될 수 있다. 제2 부스바수용부(222)에 배치된 제1 출력부스바(450)는 제3 개구에 삽입된 제3 연결전극(133)을 통해 제1 파워반도체소자(121)에 전기적으로 연결되는 한편, 제4 개구에 삽입된 제4 연결전극(134)을 통해 제2 파워반도체소자(123)에 전기적으로 연결될 수 있다. 즉, 제1 출력부스바(450)가 제3 및 제4 연결전극(133, 134)을 매개로 하여 제1 및 제2 파워반도체소자(121, 123)에 공통으로 연결될 수 있다.
한편, 제1 내지 제4 연결전극(131 내지 134) 각각에 홀(651, 653)이 형성되고 제1 및 제2 파워반도체소자(121, 123)에 나사산을 갖는 홈(631, 633)이 형성될 수 있다. 스크류(601)를 이용하여 제1 입력부스바(410)는 제2 플레이트(200)의 바디(241) 및 제1 연결전극(131)의 홀(651)을 경유하여 제1 파워반도체소자(121)에 체결될 수 있다. 스크류(603)를 이용하여 제2 입력부스바(420)는 제2 플레이트(200)의 바디(241) 및 제2 연결전극(132)의 홀(653)을 경유하여 제2 파워반도체소자(123)에 체결될 수 있다. 스크류를 이용하여 제1 출력부스바(450)는 제2 플레이트(200)의 바디(241) 및 제3 및 제4 연결전극(133, 134) 각각의 홀을 경유하여 제1 및 제2 파워반도체소자(121, 123)에 체결될 수 있다.
실시예에 따른 파워반도체모듈(100)은 제3 플레이트(300)를 제공할 수 있다.
상술한 바와 같이, 제3 플레이트(300)는 제1 플레이트(110)를 기준으로 제2 플레이트(200)에 대칭될 수 있다. 제2 플레이트(200)와 제3 플레이트(300)는 동일한 기능, 구조 및 형상을 가질 수 있다. 따라서, 이하의 설명에서 누락된 기술적 사상은 앞서 설명된 제2 플레이트(200)에 대한 설명으로부터 용이하게 이해될 수 있다.
예컨대, 제3 플레이트(300)는 제1 플레이트(110)의 제2 면 상에 배치될 수 있다. 예컨대, 제3 플레이트(300)는 에폭시 수지를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
예컨대, 제3 플레이트(300)는 바디(341), 측벽(343) 및 격벽(310)을 포함할 수 있다. 바디(341), 측벽(343) 및 격벽(310)는 일체로 형성될 수 있다.
제3 플레이트(300)의 적어도 하나 이상의 영역, 예컨대 제3 플레이트(300)의 측벽(343)의 저면과 격벽(310)의 저면은 제1 플레이트(110)의 제2 면과 접할 수 있다.
제3 플레이트(300)는 제3 및 제4 소자수용부(351, 353)를 포함할 수 있다. 제3 소자수용부(351)에 제3 파워반도체와 제5 및 제7 연결전극(135, 137)이 수용될 수 있다. 제3 소자수용부(351)는 제3 파워반도체와 제5 및 제7 연결전극(135, 137)를 커버할 수 있다. 예컨대, 제3 파워반도체소자(125)가 제1 플레이트(110)의 제2 면의 제1 영역 상에 체결되고, 예컨대, 제5 연결전극(135)은 제3 파워반도체소자(125)의 입력전극패드에 연결되고, 제7 연결전극(137)은 제3 파워반도체소자(125)의 출력전극패드에 연결될 수 있다. 따라서, 제3 파워반도체와 제5 및 제7 연결전극(135, 137)는 제1 플레이트(110)와 제3 플레이트(300)의 제3 소자수용부(351)에 의해 보호될 수 있다. 이에 따라, 제1 플레이트(110)와 제3 플레이트(300)의 제3 소자수용부(351)에 의해 제3 파워반도체소자(125)가 보호될 수 있다. 또한, 제1 플레이트(110)와 제3 플레이트(300)의 제3 소자수용부(351)에 의해 제3 파워반도체소자(125)가 폭발되더라도 폭발된 파워반도체모듈(100)에 인접한 다른 파워반도체모듈이 파손되지 않을 수 있다.
제4 소자수용부(353)에 제4 파워반도체와 제6 및 제8 연결전극(136, 138)이 수용될 수 있다. 제4 소자수용부(353)는 제4 파워반도체와 제6 및 제8 연결전극(136, 138)를 커버할 수 있다. 예컨대, 제4 파워반도체소자(127)가 제1 플레이트(110)의 제2 면의 제1 영역 상에 체결되고, 예컨대, 제6 연결전극(136)은 제4 파워반도체소자(127)의 입력전극패드에 연결되고, 제8 연결전극(138)은 제4 파워반도체소자(127)의 출력전극패드에 연결될 수 있다. 따라서, 제4 파워반도체와 제6 및 제8 연결전극(136, 138)는 제1 플레이트(110)와 제3 플레이트(300)의 제4 소자수용부(353)에 의해 보호될 수 있다. 이에 따라, 제1 플레이트(110)와 제3 플레이트(300)의 제4 소자수용부(353)에 의해 제4 파워반도체소자(127)가 보호될 수 있다. 또한, 제1 플레이트(110)와 제3 플레이트(300)의 제4 소자수용부(353)에 의해 제4 파워반도체소자(127)가 폭발되더라도 폭발된 파워반도체모듈(100)에 인접한 다른 파워반도체모듈이 파손되지 않을 수 있다.
제3 플레이트(300)는 제5 및 제6 연결전극(135, 136) 각각을 수용하기 위한 제5 및 제6 전극수용부(331, 333)를 포함할 수 있다. 도시되지 않았지만, 제3 플레이트(300)는 제7 및 제8 연결전극(137, 138) 각각을 수용하기 위한 제7 및 제8 전극수용부를 포함할 수 있다. 제3 플레이트(300)는 제5 및 제6 개구(315, 317)를 포함할 수 있다. 도시되지 않았지만, 제3 플레이트(300)는 제7 및 제8 개구를 포함할 수 있다.
제5 전극수용부(331)와 제7 전극수용부는 제3 소자수용부(351)에 연결될 수 있다. 제6 전극수용부(333)와 제8 전극수용부는 제4 소자수용부(353)에 연결될 수 있다. 제5 개구(315)와 제7 개구 각각은 제5 전극수용부(331)와 제7 전극수용부에 연결될 수 있다. 제6 개구(317)와 제8 개구 각각은 제6 전극수용부(333)와 제8 전극수용부에 연결될 수 있다.
제5 내지 제8 전극수용부는 제3 플레이트(300)의 바디(341)의 내면에 형성될 수 있다.
제5 개구(315)와 만나는 제5 전극수용부(331)에 제5 걸림부(631)가 형성되고, 제6 개구(317)와 만나는 제6 전극수용부(333)에 제6 걸림부(641)이 형성될 수 있다. 도시되지 않았지만, 제7 개구와 만나는 제7 전극수용부에 제7 걸림부가 형성되고, 제8 개구와 만나는 제8 전극수용부에 제8 걸림부가 형성될 수 있다. 제5 연결전극(135)은 제5 걸림부(631)와 대응되는 제5 걸림턱(633)이 형성되고, 제6 연결전극(136)은 제6 걸림부(641)와 대응되는 제6 걸림턱(643)이 형성될 수 있다. 도시되지 않았지만, 제7 연결전극(137)은 제7 걸림부와 대응되는 제7 걸림턱이 형성되고, 제8 연결전극(138)은 제8 걸림부와 대응되는 제8 걸림턱이 형성될 수 있다.
따라서, 제5 내지 제8 연결전극(135 내지 138)이 제5 내지 제8 전극수용부 및 제5 내지 제8 개구(315, 317)로 제공되는 경우, 제5 연결전극(135)의 제5 걸림턱(633)이 제5 걸림부(631)에 의해 고정되고, 제6 연결전극(136)의 제6 걸림턱(643)이 제6 걸림부(641)에 의해 고정될 수 있다. 또한, 제7 연결전극(137)의 제7 걸림턱이 제7 걸림부에 의해 고정되고, 제8 연결전극(138)의 제8 걸림턱이 제8 걸림부에 의해 고정될 수 있다.
제3 플레이트(300)는 제3 및 제4 돌출부(311, 313)를 포함할 수 있다. 또한, 제3 플레이트(300)는 제3 및 제4 부스바수용부(320)를 포함할 수 있다.
제3 돌출부(311)는 제3 플레이트(300)의 제2 면의 제1 영역에 형성되고, 제4 돌출부(313)는 제3 플레이트(300)의 제2 면의 제2 영역에 형성될 수 있다.
제3 및 제4 돌출부(311, 313)를 기준으로 제3 부스바수용부(320)와 제4 부스바수용부가 배치될 수 있다. 제3 부스바수용부(320)에 제3 및 제4 입력부스바(430, 440)가 수용되고, 제4 부스바수용부에 제2 출력부스바(460)이 수용될 수 있다.
제3 및 제4 입력부스바(430, 440)와 제2 출력부스바(460) 각각의 두께는 제3 및 제4 부스바수용부(320)의 깊이와 동일할 수 있다.
제5 내지 제8 개구(315, 317)는 제3 및 제4 돌출부(311, 313)에 인접하여 형성될 수 있다. 따라서, 제3 플레이트(300)의 제5 전극수용부(331)에서 제5 개구(315)에 삽입된 제5 연결전극(135)의 일 면이 제3 입력부스바(430)의 저면과 면 접촉될 수 있다. 제3 플레이트(300)의 제6 전극수용부(333)에서 제6 개구(317)에 삽입된 제6 연결전극(136)의 일 면이 제3 입력부스바(430)의 저면과 면 접촉될 수 있다. 제3 플레이트(300)의 제7 전극수용부에서 제7 개구에 삽입된 제7 연결전극(137)의 일 면이 제2 출력부스바(460)의 저면에 면 접촉되고 제3 플레이트(300)의 제8 전극수용부에서 제8 개구에 삽입된 제8 연결전극(138)의 일 면이 제2 출력부스바(460)의 저면에 면 접촉될 수 있다.
이에 따라, 제3 부스바수용부(320)에 배치된 제3 입력부스바(430)는 제5 개구(315)에 삽입된 제5 연결전극(135)을 통해 제3 파워반도체소자(125)에 전기적으로 연결될 수 있다. 제3 부스바수용부(320)에 배치된 제4 입력부스바(440)는 제6 개구(317)에 삽입된 제6 연결전극(136)을 통해 제4 파워반도체소자(127)에 전기적으로 연결될 수 있다. 제4 부스바수용부에 배치된 제2 출력부스바(460)는 제7 개구에 삽입된 제7 연결전극(137)을 통해 제3 파워반도체소자(125)에 전기적으로 연결되는 한편, 제8 개구에 삽입된 제8 연결전극(138)을 통해 제4 파워반도체소자(127)에 전기적으로 연결될 수 있다. 즉, 제2 출력부스바(460)가 제7 및 제8 연결전극(137, 138)을 매개로 하여 제3 및 제4 파워반도체소자(125, 127)에 공통으로 연결될 수 있다.
한편, 제5 내지 제8 연결전극(135 내지 138) 각각에 홀(655, 657)이 형성되고 제3 및 제4 파워반도체소자(125, 127)에 나사산을 갖는 홈(635, 637)이 형성될 수 있다. 스크류(605)를 이용하여 제3 입력부스바(430)는 제3 플레이트(300)의 바디(341) 및 제5 연결전극(135)의 홀(655)을 경유하여 제3 파워반도체소자(125)에 체결될 수 있다. 스크류(607)를 이용하여 제4 입력부스바(440)는 제3 플레이트(300)의 바디(341) 및 제6 연결전극(136)의 홀(657)을 경유하여 제4 파워반도체소자(127)에 체결될 수 있다. 스크류를 이용하여 제2 출력부스바(460)는 제3 플레이트(300)의 바디(341) 및 제7 및 제8 연결전극(137, 138) 각각의 홀을 경유하여 제3 및 제4 파워반도체소자(125, 127)에 체결될 수 있다.
제1 내지 제4 파워반도체소자(121, 123, 125, 127)
실시예에 따른 파워반도체모듈(100)은 제1 내지 제4 파워반도체소자(121, 123, 125, 127)을 제공할 수 있다.
예컨대, 제1 파워반도체소자(121)는 제1 플레이트(110)의 제1 면의 제1 영역에 체결될 수 있다. 제2 파워반도체소자(123)는 제1 플레이트(110)의 제1 면의 제2 영역에 체결될 수 있다. 제1 및 제2 파워반도체소자(121, 123)는 나중에 설명될 제3 및 제4 파워반도체소자(125, 127)와 더불어 풀브릿지(full bridge)접속 구조를 가질 수 있다. 따라서, 풀브릿지(full bridge)접속 구조를 갖는 제1 내지 제4 파워반도체소자(121, 123, 125, 127)를 포함하는 파워반도체모듈(100)은 입력전력의 변환하여 출력전력을 생성하기 위한 컨버터로 사용될 수 있다.
제1 및 제2 파워반도체소자(121, 123)와 제1 플레이트(110)가 면 접촉되므로, 제1 및 제2 파워반도체소자(121, 123)로부터 발생된 열이 제1 플레이트(110) 및/또는 제1 플레이트(110)의 통로를 통해 외부로 용이하게 방출될 수 있다.
제1 및 제2 파워반도체소자(121, 123)는 수 KV에서 수십 kV의 전압에 의해 동작되므로, 폭발 가능성이 존재한다. 이에 따라, 제1 및 제2 파워반도체소자(121, 123)가 완전하게 외부와 차단될 필요가 있다. 이를 위해, 실시예에서는 제2 플레이트(200)가 제공될 수 있다. 제2 플레이트(200)의 내면에 제1 및 제2 소자수용부(251, 253)가 형성될 수 있다. 제2 플레이트(200)의 제1 및 제2 소자수용부(251, 253)에 제1 및 제2 파워반도체소자(121, 123)가 수용될 수 있다. 제1 및 제2 파워반도체소자(121, 123)가 제1 플레이트(110)와 제2 플레이트(200)에 의해 형성되는 제1 및 제2 셀 공간에 위치되어 외부로부터 완전하게 차단될 수 있다. 제1 셀 공간은 제1 소자수용부(251)에 대응되고, 제2 셀 공간은 제2 소자수용부(253)에 대응될 수 있다. 이에 따라, 제1 또는 제2 파워반도체가 폭발하더라도, 폭발된 파워반도체모듈(100)에 인접한 다른 파워반도체모듈이 파손되지 않을 수 있다.
제1 및 제2 소자수용부(251, 253)의 형상은 제1 및 제2 파워반도체소자(121, 123)의 형상과 각각 대응될 수 있다. 예컨대, 제1 및 제2 파워반도체소자(121, 123)가 직사각 형상을 갖는 경우, 제1 및 제2 소자수용부(251, 253) 또한 직사각 형상을 가질 수 있다. 제1 및 제2 소자수용부(251, 253)의 부피는 제1 및 제2 파워반도체소자(121, 123)의 부피보다 클 수 있다. 제1 플레이트(110)의 제1 면 상에 제1 및 제2 파워반도체소자(121, 123)가 체결된 후, 제1 및 제2 파워반도체소자(121, 123)를 커버하도록 제2 플레이트(200)가 제1 플레이트(110)의 제1 면 상에 체결될 수 있다. 이러한 경우, 제1 및 제2 파워반도체소자(121, 123)는 제2 플레이트(200)의 제1 및 제2 소자수용부(251, 253)에 삽입될 수 있다. 따라서, 제2 플레이트(200)의 두께는 제1 및 제2 파워반도체소자(121, 123)의 두께보다 약간 두껍게 설계 가능하므로, 실시예에 따른 파워반도체모듈(100)의 전체 두께가 줄어들 수 있다.
예컨대, 제3 파워반도체소자(125)는 제2 플레이트(200)의 제2 면의 제1 영역에 체결될 수 있다. 제4 파워반도체소자(127)는 제2 플레이트(200)의 제2 면의 제2 영역에 체결될 수 있다. 제3 및 제4 파워반도체소자(125, 127)는 앞서 설명된 제1 및 제2 파워반도체소자(121, 123)와 더불어 풀브릿지(full bridge)접속 구조를 가질 수 있다. 풀브릿지(full bridge)접속 구조에서는 예컨대, 제1 및 제4 파워반도체소자(121, 127)가 턴온되어 정극성의 고전압이 출력되고, 제2 및 제3 파워반도체소자(123, 125)가 턴온되어 부극성의 고전압이 출력될 수 있다. 플브릿지 접속 구조에서의 스위칭동작은 널리 공지된 바 있으므로 더 이상의 설명은 생략한다. 따라서, 풀브릿지(full bridge)접속 구조를 갖는 제1 내지 제4 파워반도체소자(121, 123, 125, 127)를 포함하는 파워반도체모듈(100)은 입력전력의 변환하여 출력전력을 생성하기 위한 컨버터로 사용될 수 있다.
제3 및 제4 파워반도체소자(125, 127)와 제1 플레이트(110)가 면 접촉되므로, 제3 및 제4 파워반도체소자(125, 127)로부터 발생된 열이 제1 플레이트(110) 및/또는 제1 플레이트(110)의 통로를 통해 외부로 용이하게 방출될 수 있다.
제1 내지 제4 입력부스바(410 내지 440)와 제1 및 제2 출력부스바(450, 460)
실시예에 따른 파워반도체모듈(100)은 제1 내지 제4 입력부스바((410 내지 440)와 제1 및 제2 출력부스바(450, 460)를 제공할 수 있다.
제1 입력부스바(410)와 제2 입력부스바(420)는 제2 플레이트(200)의 제1 부스바수용부(220)에 수용되고, 제1 출력부스바(450)는 제2 부스바수용부(222)에 수용될 수 있다.
제1 및 제2 입력부스바(410, 420) 각각은 제1 전극영역(412, 422)과 제2 전극영역(414, 424)을 포함할 수 있다. 제1 전극영역(412, 422)은 제2 플레이트(200)의 제1 부스바수용부(220)에 수용되고, 제2 전극영역(414, 424)은 제1 전극영역(412, 422)으로부터 연장되어 제2 플레이트(200)의 측벽(243)의 외면 상에 배치될 수 있다. 제1 전극영역(412, 422)과 제2 전극영역(414, 424)은 일체로 형성될 수 있다.
제1 입력부스바(410)는 제2 플레이트(200)의 제1 전극수용부(231)에 배치된 제1 연결전극(131)에 면 접촉될 수 있다. 제2 입력부스바(420)는 제2 플레이트(200)의 제2 전극수용부(233)에 배치된 제2 연결전극(132)에 면 접촉될 수 있다. 제1 출력부스바(450)는 제2 플레이트(200)의 제3 전극수용부에 배치된 제3 연결전극(133)에 면 접촉되고, 또한 제2 플레이트(200)의 제4 전극수용부에 배치된 제4 연결전극(134)에 면 접촉될 수 있다.
제1 및 제2 입력부스바(410, 420)와 제1 출력부스바(450)는 전기 전도도가 우수한 금속 물질로 형성될 수 있다. 예컨대, 제1 및 제2 입력부스바(410, 420)와 제1 출력부스바(450)는 구리(Cu)로 이루어질 수 있지만, 이에 대해서는 한정하지 않는다.
제3 입력부스바(430)와 제4 입력부스바(440)는 제3 플레이트(300)의 제3부스바수용부(320)에 수용되고, 제2 출력부스바(460)는 제4 부스바수용부에 수용될 수 있다.
제3 및 제4 입력부스바(430, 440) 각각은 제1 전극영역(432, 442)과 제2 전극영역(434, 444)을 포함할 수 있다. 제1 전극영역(432, 442)은 제3 플레이트(300)의 제3 부스바수용부(320)에 수용되고, 제2 전극영역(434, 444)은 제1 전극영역(432, 442)으로부터 연장되어 제3 플레이트(300)의 측벽(343)의 외면 상에 배치될 수 있다. 제1 전극영역(432, 442)과 제2 전극영역(434, 444)은 일체로 형성될 수 있다.
제3 입력부스바(430)는 제3 플레이트(300)의 제5 전극수용부(331)에 배치된 제5 연결전극(135)에 면 접촉될 수 있다. 제4 입력부스바(440)는 제3 플레이트(300)의 제6 전극수용부(333)에 배치된 제6 연결전극(136)에 면 접촉될 수 있다. 제2 출력부스바(460)는 제3 플레이트(300)의 제7 전극수용부에 배치된 제7 연결전극(137)에 면 접촉되고, 또한 제3 플레이트(300)의 제8 전극수용부에 배치된 제8 연결전극(138)에 면 접촉될 수 있다.
제3 및 제4 입력부스바(430, 440)와 제2 출력부스바(460)는 전기 전도도가 우수한 금속 물질로 형성될 수 있다.
제1 내지 제8 연결전극(131 내지 138)
실시예에 따른 파워반도체모듈(100)은 제1 내지 제8 연결전극(131 내지 138)을 제공할 수 있다.
예컨대, 제1 내지 제4 연결전극(131 내지 134)은 제1 플레이트(110)의 제1 면 상에 배치될 수 있다. 구체적으로, 제1 및 제3 연결전극(131, 133)은 제1 파워반도체소자(121) 상에 배치되고, 제2 및 제4 연결전극(132, 134)은 제2 파워반도체소자(123) 상에 배치될 수 있다. 제1 연결전극(131)은 제1 입력부스바(410)를 제1 파워반도체소자(121)에 전기적으로 연결시킬 수 있다. 제2 연결전극(132)은 제2 입력부스바(420)를 제2 파워반도체소자(123)에 전기적으로 연결시킬 수 있다. 제3 연결전극(133)은 제1 출력부스바(450)를 제1 파워반도체소자(121)에 전기적으로 연결시킬 수 있다. 제4 연결전극(134)은 제1 출력부스바(450)를 제2 파워반도체소자(123)에 전기적으로 연결시킬 수 있다. 제1 출력부스바(450)는 제1 및 제2 파워반도체소자(121, 123)에 공통으로 연결될 수 있다.
제1 내지 제4 연결전극(131 내지 134)은 제1 및 제2 파워반도체소자(121, 123)를 제1 및 제2 입력부스바(410, 420) 및/또는 제1 출력부스바(450)를 전기적으로 연결시키기 위한 매개체일 수 있다.
제1 내지 제4 연결전극(131 내지 134) 각각의 상면 및 저면은 평평한 면을 가질 수 있다.
제1 내지 제4 연결전극(131 내지 134)은 제1 및 제2 파워반도체소자(121, 123)와 면 접촉을 통해 전기적으로 연결될 수 있다. 이를 위해, 제1 파워반도체소자(121)의 상면에 입력전극패드와 출력전극패드가 배치되고 제2 파워반도체소자(123)의 상면에 입력전극패드와 출력전극패드가 배치될 수 있다. 제1 파워반도체소자(121)의 입력전극패드와 출력전극패드 그리고 제2 파워반도체소자(123)의 입력전극패드와 출력전극패드 각각의 상면은 평평한 면을 가질 수 있다. 따라서, 제1 연결전극(131)의 저면이 제1 파워반도체소자(121)의 입력전극패드의 상면에 면 접촉되고, 제2 연결전극(132)의 저면이 제2 파워반도체소자(123)의 입력전극패드의 상면에 면 접촉될 수 있다. 제3 연결전극(133)의 저면이 제1 파워반도체소자(121)의 출력전극패드의 상면에 면 접촉되고, 제4 연결전극(134)의 저면이 제2 파워반도체소자(123)의 출력전극패드의 상면에 면 접촉될 수 있다.
예컨대, 제5 내지 제8 연결전극(135 내지 138)은 제1 플레이트(110)의 제2 면 상에 배치될 수 있다. 구체적으로, 제5 및 제7 연결전극(135, 137)은 제3 파워반도체소자(125) 상에 배치되고, 제6 및 제8 연결전극(136, 138)은 제4 파워반도체소자(127) 상에 배치될 수 있다. 제5 연결전극(135)은 제3 입력부스바(430)를 제3 파워반도체소자(125)에 전기적으로 연결시킬 수 있다. 제6 연결전극(136)은 제4 입력부스바(440)를 제4 파워반도체소자(127)에 전기적으로 연결시킬 수 있다. 제7 연결전극(137)은 제2 출력부스바(460)를 제3 파워반도체소자(125)에 전기적으로 연결시킬 수 있다. 제8 연결전극(138)은 제2 출력부스바(460)를 제4 파워반도체소자(127)에 전기적으로 연결시킬 수 있다. 제2 출력부스바(460)는 제3 및 제4 파워반도체소자(125, 127)에 공통으로 연결될 수 있다.
제5 내지 제8 연결전극(135 내지 138) 각각의 상면 및 저면은 평평한 면을 가질 수 있다.
제5 내지 제8 연결전극(135 내지 138)은 제3 및 제4 파워반도체소자(125, 127)와 면 접촉을 통해 전기적으로 연결될 수 있다.
실시예에서는, 제1 내지 제4 연결전극(131 내지 134)에 의해 제1 및 제2 파워반도체소자(121, 123)와 제1 및 제2 입력부스바(410, 420) 및 제1 출력부스바(450)가 면접촉을 통해 전기적으로 연결되어, 접촉 저항을 최소화하여 파워스위칭을 위해 공급되는 공급되는 전력 손실을 최소화할 수 있다.
필터(111, 112, 113)
제1 플레이트(110)의 적어도 하나 이상의 영역 상에 적어도 하나 이상의 필터(111, 112, 113)가 배치될 수 있다.
적어도 하나 이상의 필터(111, 112, 113)는 제1 플레이트(110)의 적어도 하나 이상의 영역에 나사 체결될 수 있다. 제1 플레이트(110)의 내부에 다수의 통로가 형성될 수 있다. 적어도 하나 이상의 필터(111, 112, 113)는 제1 플레이트(110)의 내부에 형성된 다수의 통로에 배치될 수 있다. 제1 내지 제4 반도체소자(121, 123, 125, 127) 중 적어도 하나의 반도체소소자가 폭발하는 경우, 적어도 하나 이상의 필터(111, 112, 113)는 그 폭발로 인해 발생된 가스를 외부로 배출시키는 역할을 할 수 있다.
적어도 하나 이상의 필터(111, 112, 113)는 다공성 구조를 갖는 금속산화물 재질로 이루어질 수 있다. 금속산화물에 포함되는 금속으로는 마그네슘(Mg), 세륨(Ce), 망간(Mn)이 사용될 수 있다.
다공성 구조를 갖는 금속산화물 재질은 많은 기공을 포함하는 재질일 수 있다. 예컨대, 전체 체적의 30~95%가 기공으로 이루어질 수 있다. 이러한 다공성 구조를 갖는 금속산화물 재질로 이루어진 적어도 하나 이상의 필터(111, 112, 113)는 우수한 경량성과 높은 비강도, 표면적 증대에 의한 반응촉진, 에너지 흡수능에 의한 흡음성과 방진성, 내부 기공에 의한 단열성 및 관통기공에 의한 열전달이 우수한 특성을 가질 수 있다.
따라서, 제1 플레이트(110)에 다공성 구조를 갖는 금속산화물 재질로 이루어진 적어도 하나 이상의 필터(111, 112, 113)에 의해 제1 내지 제4 파워반도체소자(121, 123, 125, 127) 중 하나의 파워반도체소자가 폭발하였을 때, 미세한 물질의 필터링이 가능하다. 또한 적어도 하나 이상의 필터(111, 112, 113)에 의해 제1 내지 제4 파워반도체소자(121, 123, 125, 127) 중 하나의 파워반도체소자의 폭발에 의해 발생된 고압의 플라즈마 가스의 압력을 순간적으로 저하시켜 외부로 방출함으로 인하여, 상당량의 압력과 폭발음을 줄일 수 있다.
도면에 상세히 도시되지 않았지만, 필터(111, 112, 113)는 T자형 구조를 가질 수 있다. 즉, 제1 플레이트(110)의 제1 면과 제2 면이 관통되는 다수의 제1 관통홀이 형성되고, 이 관통홀으로부터 측방향을 따라 제1 플레이트(110)의 측면으로 연결되는 다수의 제2 관통홀이 형성될 수 있다. 따라서, 제1 관통홀과 제2 관통홀에 의해 T자형 구조가 형성되고, 필터(111, 112, 113) 또한 제1 관통홀과 제2 관통홀에 배치되어 T자형 구조를 가질 수 있다. 따라서, 제1 플레이트(110)의 제1 면 상에 배치된 제1 반도체소자(121) 또는 제2 반도체소자(123)나 제1 플레이트(110)의 제2 면 상에 배치된 제3 반도체소자(125) 또는 제4 반도체소자(127)가 폭발하여 가스, 압력 또는 폭발음이 발생되는 경우, 그러한 가스, 압력 또는 폭발음이 제1 관통홀과 제2 관통홀에 배치된 필터(111, 112, 113)를 경유하면서 완화되거나 제거되거나 또는 외부로 배출될 수 있다.
상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 실시예의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 실시예의 등가적 범위 내에서의 모든 변경은 실시예의 범위에 포함된다.
100: 파워반도체모듈
110, 200, 300: 플레이트
111, 112, 113: 필터
121, 123, 125, 127: 파워반도체소자
131, 132, 133, 134, 135, 136, 137, 138: 연결전극
131a, 132a, 133a, 134a, 135a, 136a, 137a, 138a: 바디전극
131b, 132b, 133b, 234b, 135b, 236b, 137b, 138b: 돌출전극
210, 310: 격벽
211, 213, 311, 313: 돌출부
215, 217, 315, 317: 개구
220, 222, 320: 부스바수용부
231, 233, 331, 333: 전극수용부
241, 341: 바디
243, 343: 측벽
251, 253, 351, 353: 소자수용부
410, 420, 430, 440: 입력부스바
412, 422, 432, 442: 제1 전극영역
414, 424, 434, 444: 제2 전극영역
450, 460: 출력부스바
500: 슬라이딩가이드부
501: 지지부
503, 505: 레일수용부
507: 연장부
601, 603, 605, 607: 스크류
611, 621, 631, 641: 걸림부
613, 623, 633, 643: 걸림턱
631, 633, 635, 637: 홈
651, 653, 655, 657: 홀

Claims (20)

  1. 제1 플레이트;
    내측에 제1 및 제2 소자수용부를 포함하고, 상기 제1 플레이트 일측에 결합되는 제2 플레이트;
    상기 제1 및 제2 소자수용부에 배치되는 제1 및 제2 파워반도체소자;
    상기 제2 플레이트의 외측에 결합되고 상기 제2플레이트를 기준으로 상기 제1플레이트의 반대편에 위치한 제1 및 제2 입력부스바;
    내측에 제3 및 제4 소자수용부를 포함하고, 상기 제1 플레이트 타측에 결합되는 제3 플레이트;
    상기 제3 및 제4 소자수용부에 배치되는 제3 및 제4 파워반도체소자;
    상기 제3 플레이트 외측에 결합되고 상기 제3플레이트를 기준으로 상기 제1플레이트의 반대편에 위치한 제3 및 제4 입력부스바;
    상기 제2 플레이트의 외측 상에 배치되고, 상기 제1 및 제2 파워반도체소자에 연결되는 제1 출력부스바;
    상기 제3 플레이트의 외측 상에 배치되고, 상기 제3 및 제4 파워반도체소자에 연결되는 제2 출력부스바;
    상기 제1 및 제2 입력부스바 각각을 상기 제1 및 제2 파워반도체소자에 연결시키는 제1 및 제2 연결전극;
    상기 제1 출력부스바를 상기 제1 및 제2 파워반도체소자 각각에 연결시키는 제3 및 제4 연결전극;
    상기 제3 및 제4 입력부스바 각각을 상기 제3 및 제4 파워반도체소자에 연결시키는 제5 및 제6 연결전극;
    상기 제2 출력부스바를 상기 제3 및 제4 파워반도체소자 각각에 연결시키는 제7 및 제8 연결전극;
    상기 제1 및 제2 연결전극 각각이 배치되고, 상기 제1 소자수용부에 연결되는 제1 및 제2 전극수용부;
    상기 제3 및 제4 연결전극 각각이 배치되고, 상기 제2 소자수용부에 연결되는 제3 및 제4 전극수용부;
    상기 제5 및 제6 연결전극 각각이 배치되고, 상기 제3 소자수용부에 연결되어 제5 및 제6 전극수용부; 및
    상기 제7 및 제8 연결전극 각각이 배치되고, 상기 제4 소자수용부에 연결되는 제7 및 제8 전극수용부를 포함하는 파워반도체모듈.
  2. 제1항에 있어서,
    상기 제2 플레이트는,
    적어도 하나 이상의 영역이 상기 제1 플레이트의 일측과 접하고,
    상기 제3 플레이트는,
    적어도 하나 이상의 영역이 상기 제1 플레이트의 타측과 접하는 파워반도체모듈.
  3. 제1항에 있어서,
    상기 제1 및 제2 입력부스바는,
    상기 제2 플레이트의 외측에서 상기 제1 및 제2 파워반도체소자 각각에 연결되고,
    상기 제3 및 제4 입력부스바는,
    상기 제3 플레이트의 외측에서 상기 제3 및 제4 파워반도체소자 각각에 연결되는 파워반도체모듈.
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 제1 및 제3 연결전극 각각은 상기 제1 파워반도체소자에 면 접촉되고,
    상기 제2 및 제4 연결전극 각각은 제2 파워반도체소자에 면 접촉되고,
    상기 제5 및 제6 연결전극 각각은 제3 파워반도체소자에 면 접촉되며,
    상기 제7 및 제8 연결전극 각각은 제4 파워반도체소자에 면 접촉되는 파워반도체모듈.
  7. 제1항에 있어서,
    상기 제1 및 제3 연결전극은 상기 제1 소자수용부에서 상기 제1 파워반도체소자 상에 배치되고,
    상기 제2 및 제4 연결전극은 상기 제2 소자수용부에서 상기 제2 파워반도체소자 상에 배치되고,
    상기 제5 및 제7 연결전극은 상기 제3 소자수용부에서 상기 제3 파워반도체소자 상에 배치되며,
    상기 제6 및 제8 연결전극은 상기 제4 소자수용부에서 상기 제4 파워반도체소자 상에 배치되는 파워반도체모듈.
  8. 삭제
  9. 제1항에 있어서,
    상기 제2 플레이트를 관통하여 형성되고, 상기 제1 내지 제4 전극수용부 각각에 연결되는 제1 내지 제4 개구; 및
    상기 제3 플레이트를 관통하여 형성되고, 상기 제5 내지 제8 전극수용부 각각에 연결되는 제5 내지 제8 개구를 포함하는 파워반도체모듈.
  10. 제9항에 있어서,
    상기 제1 내지 제8 연결전극 각각은 상기 제1 내지 제8 전극수용부에 배치되는 바디전극과 상기 제1 내지 제4 개구에 삽입되는 돌출전극을 포함하는 파워반도체모듈.
  11. 제10항에 있어서,
    상기 돌출전극의 사이즈는 상기 바디전극의 사이즈보다 작은 파워반도체모듈.
  12. 제10항에 있어서,
    상기 제1 내지 제8 개구부 각각과 만나는 상기 제1 내지 제8 전극수용부에 형성되는 제 1 내지 제8 걸림부; 및
    상기 제1 내지 제8 걸림부 각각에 대응되도록 상기 제1 내지 제8 연결전극 각각에 형성되는 제1 내지 제8 걸림턱을 더 포함하는 파워반도체모듈.
  13. 제10항에 있어서,
    상기 제2 플레이트의 외측의 중심 영역에서 일 방향을 따라 배치되는 제1 및 제2 돌출부; 및
    상기 제3 플레이트의 외측의 중심 영역에서 일 방향을 따라 배치되는 제3 및 제4 돌출부를 포함하는 파워반도체모듈.
  14. 제13항에 있어서,
    상기 제1 및 제2 돌출부의 제1 및 제2 측에 배치되는 제1 및 제2 부스바수용부; 및
    상기 제3 및 제4 돌출부의 제1 및 제2 측에 배치되는 제3 및 제4 부스바수용부를 포함하는 파워반도체모듈.
  15. 제14항에 있어서,
    상기 제1 및 제2 입력부스바는 상기 제1 부스바수용부에 수용되고,
    상기 제1 출력부스바는 상기 제2 부스바수용부에 수용되고,
    상기 제3 및 제4 입력부스바는 제3 부스바수용부에 수용되며,
    상기 제2 출력부스바는 제4 부스바수용부에 수용되는 파워반도체모듈.
  16. 제15항에 있어서,
    상기 제1 및 제2 입력부스바와 제1 출력부스바 각각의 두께는 제1 및 제2 부스바수용부의 깊이와 동일한 파워반도체모듈.
  17. 제15항에 있어서,
    상기 제1 및 제2 연결전극 각각은 상기 제1 및 제2 입력부스바에 면 접촉되고,
    상기 제3 및 제4 연결전극 각각은 상기 제1 출력부스바에 면 접촉되고,
    상기 제5 및 제6 연결전극 각각은 상기 제3 및 제4 입력부스바에 면 접촉되며,
    상기 제7 및 제8 연결전극 각각은 상기 제2 출력부스바에 면 접촉되는 파워반도체모듈.
  18. 제15항에 있어서,
    상기 제1 입력부스바는 상기 제2 플레이트 및 상기 제1 연결전극을 관통하여 상기 제1 파워반도체소자에 체결되고,
    상기 제2 입력부스바는 상기 제2 플레이트 및 상기 제2 연결전극을 관통하여 상기 제2 파워반도체소자에 체결되고,
    상기 제1 출력부스바는 상기 제2 플레이트 및 상기 제3 및 제4 연결전극을 각각 관통하여 상기 제1 및 제2 파워반도체소자에 체결되는 파워반도체모듈.
  19. 제18항에 있어서,
    상기 제3 입력부스바는 상기 제3 플레이트 및 상기 제5 연결전극을 관통하여 상기 제3 파워반도체소자에 체결되고,
    상기 제4 입력부스바는 상기 제3 플레이트 및 상기 제6 연결전극을 관통하여 상기 제4 파워반도체소자에 체결되고,
    상기 제2 출력부스바는 상기 제3 플레이트 및 상기 제7 및 제8 연결전극을 각각 관통하여 상기 제3 및 제4 파워반도체소자에 체결되는 파워반도체모듈.
  20. 제1항에 있어서,
    상기 제1 플레이트는 냉각판인 파워반도체모듈.
KR1020180021964A 2018-02-23 2018-02-23 파워반도체모듈 KR102030712B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020180021964A KR102030712B1 (ko) 2018-02-23 2018-02-23 파워반도체모듈
US16/277,453 US10892226B2 (en) 2018-02-23 2019-02-15 Power semiconductor module
EP19158143.8A EP3531450B1 (en) 2018-02-23 2019-02-19 Power semiconductor module
ES19158143T ES2848109T3 (es) 2018-02-23 2019-02-19 Módulo semiconductor de potencia
CN201910137522.9A CN110190043B (zh) 2018-02-23 2019-02-25 功率半导体模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180021964A KR102030712B1 (ko) 2018-02-23 2018-02-23 파워반도체모듈

Publications (2)

Publication Number Publication Date
KR20190101678A KR20190101678A (ko) 2019-09-02
KR102030712B1 true KR102030712B1 (ko) 2019-10-10

Family

ID=65598419

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180021964A KR102030712B1 (ko) 2018-02-23 2018-02-23 파워반도체모듈

Country Status (5)

Country Link
US (1) US10892226B2 (ko)
EP (1) EP3531450B1 (ko)
KR (1) KR102030712B1 (ko)
CN (1) CN110190043B (ko)
ES (1) ES2848109T3 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102359709B1 (ko) * 2020-02-03 2022-02-08 엘에스일렉트릭(주) 서브 모듈
KR102366581B1 (ko) * 2020-02-03 2022-02-23 엘에스일렉트릭(주) 서브 모듈

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101674466B1 (ko) * 2015-05-06 2016-11-10 주식회사 선우테크 전기기관차의 igbt소자용 수냉각장치
WO2017221730A1 (ja) * 2016-06-24 2017-12-28 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8045335B2 (en) 2006-08-09 2011-10-25 Honda Motor Co., Ltd. Semiconductor device
WO2009150875A1 (ja) 2008-06-12 2009-12-17 株式会社安川電機 パワーモジュールおよびその制御方法
CN102349363B (zh) * 2009-03-13 2014-10-22 西门子公司 带有层状构造的绝缘侧壁的功率半导体模块
US8063440B2 (en) * 2009-05-28 2011-11-22 GM Global Technology Operations LLC Power electronics power module with imbedded gate circuitry
JP5506740B2 (ja) * 2011-05-31 2014-05-28 日立オートモティブシステムズ株式会社 電力変換装置
JP6166701B2 (ja) * 2014-08-22 2017-07-19 株式会社東芝 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101674466B1 (ko) * 2015-05-06 2016-11-10 주식회사 선우테크 전기기관차의 igbt소자용 수냉각장치
WO2017221730A1 (ja) * 2016-06-24 2017-12-28 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法

Also Published As

Publication number Publication date
EP3531450A1 (en) 2019-08-28
CN110190043A (zh) 2019-08-30
US10892226B2 (en) 2021-01-12
ES2848109T3 (es) 2021-08-05
KR20190101678A (ko) 2019-09-02
US20190267326A1 (en) 2019-08-29
CN110190043B (zh) 2023-04-07
EP3531450B1 (en) 2020-11-11

Similar Documents

Publication Publication Date Title
KR100949334B1 (ko) 전지 모듈
CN109844438B (zh) 蒸发器
US9859533B2 (en) Energy storage apparatus
CN105304972B (zh) 蓄电装置的冷却结构
KR102030712B1 (ko) 파워반도체모듈
WO2020207230A1 (zh) 一种电池模组
EP3327919B1 (en) Inverter apparatus
US20120282506A1 (en) Electrochemical energy store for vehicles and method for cooling or heating such an electrochemical store
US20120040227A1 (en) Energy storage module
CN114667639B (zh) 用于具有基于流体的冷却功能的牵引电池的壳体装置
JP2009238644A (ja) 車両用の電源装置
KR20110128639A (ko) 배터리 팩
JP2011146320A (ja) 二次電池の冷却システム
CZ207395A3 (en) Superinsulating panel with thermoelectric apparatus and method
KR20140027966A (ko) 온도 제어 수단을 포함하는 에너지 저장 장치
KR20140115254A (ko) 축전 장치 및 축전 장치 유닛
US20120050992A1 (en) Supercapacitor module
US20200358057A1 (en) Battery cell carrier and enclosure for stack assembly comprising multiple battery cell carriers
US20210226280A1 (en) Cooling system for energy storage devices
US6384703B1 (en) Fully immersed magnetic transformer with multiple condensing surfaces and method
JP2023546153A (ja) バッテリパック構造体及びシステム
JP6055437B2 (ja) 可変速ドライブシステム用パワーアセンブリ
RU2728543C1 (ru) Гибко собираемый конденсаторный модуль с твердым кожухом и система
JP6977505B2 (ja) 電源装置
CN117878483A (zh) 直冷系统、储能装置与直冷方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant