KR102027244B1 - 전류 증폭 방식에 의한 출력 변동형 앰프 시스템 - Google Patents

Abstract

본 발명은 펄스폭변조 방식의 앰프로서, 입력신호에 따른 펄스폭변조에 의해 온/오프되는 스위칭 소자의 쌍을 다수로 구성하고, 각 스위칭 소자 쌍의 출력 전체 또는 일부를 선택적으로 앰프 출력에 연결하여, 앰프의 출력을 변동시키는, 전류 증폭 방식에 의한 출력 변동형 앰프 시스템에 관한 것으로서, 입력 신호를 펄스폭 변조(PWM) 신호로 출력하는 변조부; PWM 신호를 스위칭 소자에 분배하여 입력시키는 입력 분배부; PWM 신호에 따라 입력 신호에 대응되는 증폭 신호를 출력시키는 스위칭부; 출력되는 각 스위칭 소자 쌍의 증폭 신호를 각 부하에 대응되는 출력채널에 분배하는 출력 분배부; 상기 스위칭부에 증폭 전압을 공급하는 증폭전원 공급부; 및, 상기 입력 분배부와 출력 분배부의 분배를 제어하는 제어부를 포함하는 구성을 마련한다.
상기와 같은 시스템에 의하여, 각 스위칭 소자에는 항상 사전에 정한 전압만을 제공하고, 앰프 출력에 연결하는 스위칭 소자 쌍의 개수를 조절하여 앰프 출력의 크기를 제어함으로써, 필요한 공간에 필요한 만큼의 출력을 지정함으로 불필요한 진력소모도 줄이고, 장비의 크기, 발열등 기술적인 부분 역시 최적화 할 수 있다.

Description

전류 증폭 방식에 의한 출력 변동형 앰프 시스템 { An amplifier system of variable output type using current amplifying }

본 발명은 펄스폭변조 방식의 앰프로서, 입력신호에 따른 펄스폭변조에 의해 온/오프되는 스위칭 소자의 쌍을 다수로 구성하고, 각 스위칭 소자 쌍의 출력 전체 또는 일부를 선택적으로 앰프 출력에 연결하여, 앰프의 출력을 변동시키는, 전류 증폭 방식에 의한 출력 변동형 앰프 시스템에 관한 것이다.

또한, 본 발명은 다수의 스위칭 소자 쌍을 구비하고 다수의 출력 채널을 구성하되, 제어 명령에 따라 다수의 스위칭 소자 쌍을 선택적으로 다수의 출력 채널에 분배하는, 전류 증폭 방식에 의한 출력 변동형 앰프 시스템에 관한 것이다.

일반적으로, 앰프의 출력은 전류의 제어를 통해 이루어진다. 특히, 펄스폭 변조(PWM) 방식을 이용하는 D급(D-class) 앰프는 펄스폭 변조에 의해 온오프되는 스위칭 소자 쌍에 제공하는 전압의 크기를 조절함으로써, 앰프의 출력을 조절할 수 있다.

즉, 도 1에서 보는 바와 같이, 종래 기술에 따른 D급 앰프는 입력 신호(S1)가 입력되는 입력단자(1), 삼각파형상의 캐리어 신호(S2)를 출력하는 캐리어 발생기(2), 입력 신호(S1)와 캐리어 신호(S2)를 비교하여 펄스폭 변조(PWM) 신호(S3,S3')를 출력하는 비교기(comparator)(3), PWM 신호에 따라 온/오프 하여 증폭 신호(S4)를 출력하는 2개의 스위칭 소자(또는 스위칭 소자 쌍)(4a,4b), 증폭 신호(S4)에서 고주파 신호를 제거하는 저주파 통과 필터(6), 및, 스피커 등 부하(7)로 구성된다. 이때, 스위칭 소자는 FET(field effect transistor) 등 증폭용 트랜지스터 등으로 구성된다.

특히, 종래의 D급 앰프는 스위칭 소자 쌍(4a,4b)에 연결되는 전원단자(5a,5b)에 증폭 전압(+V,-V)을 공급하고, 스위칭 소자 쌍(4a,4b)에 의해 증폭 전압(+V,-V)을 온/오프 하여 입력 신호(S1)에 대응되는 증폭 신호(S4)를 출력시킨다.

따라서 종래의 D급 앰프는 앰프의 출력을 높이려면 증폭 전압(+V,-V)의 전압차를 높이거나, 이 사이를 흐르는 전류의 양을 높여야 한다.

그러나 과도한 전류를 제어하기 위해서는 전원공급 장치의 구성이 복잡해지고 부피 및 무게가 커지는 문제점이 있다. 특히, FET 등 스위칭 소자의 구성량이 많아짐에 따라, 스위칭 소자의 설계도 복잡하고, 스위칭 소자의 방열을 위한 방열판을 구비하기 위하여 앰프의 내부 공간 상의 영역을 확보해야 하는 문제점이 있다.

한국등록특허 제10-0536514호 (2005.12.14.공고) 한국공개특허 제10-2015-0064557호 (2015.06.11.공개)

본 발명의 목적은 상술한 바와 같은 문제점을 해결하기 위한 것으로, 펄스폭변조 방식의 앰프로서, 입력신호에 따른 펄스폭변조에 의해 온/오프되는 스위칭 소자의 쌍을 다수로 구성하고, 각 스위칭 소자에 동일한 증폭 전압을 제공하고, 각 스위칭 소자 쌍의 출력 전체 또는 일부를 선택적으로 앰프 출력에 연결하여 앰프의 출력을 변동시키는, 전류 증폭 방식에 의한 출력 변동형 앰프 시스템을 제공하는 것이다.

또한, 본 발명의 목적은 다수의 스위칭 소자 쌍을 구비하고 다수의 출력 채널을 구성하되, 제어 명령에 따라 다수의 스위칭 소자 쌍을 선택적으로 다수의 출력 채널에 분배하는, 전류 증폭 방식에 의한 출력 변동형 앰프 시스템을 제공하는 것이다.

상기 목적을 달성하기 위해 본 발명은 전류 증폭 방식에 의한 출력 변동형 앰프 시스템에 관한 것으로서, 입력 신호를 펄스폭 변조(PWM) 신호로 출력하는 변조부; PWM 신호를 스위칭 소자에 분배하여 입력시키는 입력 분배부; PWM 신호에 따라 입력 신호에 대응되는 증폭 신호를 출력시키는 스위칭부; 출력되는 각 스위칭 소자 쌍의 증폭 신호를 각 부하에 대응되는 출력채널에 분배하는 출력 분배부; 상기 스위칭부에 증폭 전압을 공급하는 증폭전원 공급부; 및, 상기 입력 분배부와 출력 분배부의 분배를 제어하는 제어부를 포함하는 것을 특징으로 한다.

또한, 본 발명은 전류 증폭 방식에 의한 출력 변동형 앰프 시스템에 관한 것으로서, 상기 변조부와 상기 출력 채널은 1개이고, 상기 스위칭부는 적어도 2개의 스위칭 소자 쌍을 구비하고, 상기 입력 분배부는 상기 PWM 신호가 각각 상기 스위칭 소자에 연결시키고, 상기 제어부는 상기 출력 분배부를 제어하여, 상기 스위칭 소자 쌍의 증폭 신호 중 전체 또는 일부를 상기 출력 채널에 합산하여 연결하도록 제어하는 것을 특징으로 한다.

또한, 본 발명은 전류 증폭 방식에 의한 출력 변동형 앰프 시스템에 관한 것으로서, 상기 변조부와 상기 출력 채널은 적어도 2개이고, 상기 스위칭부는 적어도 2개의 스위칭 소자 쌍을 구비하고, 상기 출력 분배부는 적어도 1개의 스위칭 소자 쌍의 출력을 상기 출력 채널 각각에 할당하고, 상기 제어부의 제어에 따라, 나머지 스위칭 소자 쌍의 출력을 다수의 출력 채널 중 어느 하나에 연결하는 것을 특징으로 한다.

또한, 본 발명은 전류 증폭 방식에 의한 출력 변동형 앰프 시스템에 관한 것으로서, 상기 입력 분배부는 1개의 스위칭 소자에는 PWM 신호가 1개만 분배되고, 2개 이상의 PWM 신호가 중복되어 분배하지 않는 것을 특징으로 한다.

또한, 본 발명은 전류 증폭 방식에 의한 출력 변동형 앰프 시스템에 관한 것으로서, 상기 입력 분배부는 FPGA(Field Programmable Gate Array)로 구성되고, 상기 출력 분배부는 전기신호로 제어되는 스위치(또는 전기식 스위치)를 이용하여 상기 스위칭 소자의 출력을 출력 채널에 선택적으로 연결하는 것을 특징으로 한다.

또한, 본 발명은 전류 증폭 방식에 의한 출력 변동형 앰프 시스템에 관한 것으로서, 상기 스위칭 소자는FET(field effect transistor)를 포함하는 증폭용 트랜지스터로 구성되는 것을 특징으로 한다.

또한, 본 발명은 전류 증폭 방식에 의한 출력 변동형 앰프 시스템에 관한 것으로서, 상기 증폭전압 공급부는 상기 스위칭 소자 각각에 동일한 전압을 제공하는 것을 특징으로 한다.

또한, 본 발명은 전류 증폭 방식에 의한 출력 변동형 앰프 시스템에 관한 것으로서, 상기 출력 분배부는 상기 스위칭 소자의 증폭 신호를 결합하여 출력하되, 다수의 출력 채널로 분배하여 출력하고, 상기 스위칭 소자의 증폭 신호를 출력 채널에 중복되지 않게 분배하는 것을 특징으로 한다.

또한, 본 발명은 전류 증폭 방식에 의한 출력 변동형 앰프 시스템에 관한 것으로서, 상기 출력 분배부는 상기 출력 채널에 분배되는 증폭 신호의 원래 입력 신호가 서로 중복되지 않도록 분배하는 것을 특징으로 한다.

또한, 본 발명은 전류 증폭 방식에 의한 출력 변동형 앰프 시스템에 관한 것으로서, 상기 시스템은, 저주파 통과 필터로 구성하여, 출력채널로 출력되는 스위칭 소자의 출력을 필터링하는 필터부를 더 포함하는 것을 특징으로 한다.

또한, 본 발명은 전류 증폭 방식에 의한 출력 변동형 앰프 시스템에 관한 것으로서, 상기 시스템은, 상기 부하의 임피던스를 측정하는 센서부를 더 포함하고, 상기 제어부는 상기 센서부를 통해 상기 부하의 임피던스를 측정하게 하고, 측정된 부하의 임피던스를 이용하여 상기 입력 분배부 또는 상기 출력 분배부의 분배를 제어하는 것을 특징으로 한다.

상술한 바와 같이, 본 발명에 따른 전류 증폭 방식에 의한 출력 변동형 앰프 시스템에 의하면, 각 스위칭 소자에는 항상 사전에 정한 전압만을 제공하고, 앰프 출력에 연결하는 스위칭 소자 쌍의 개수를 조절하여 앰프 출력의 크기를 제어함으로써, 필요한 공간에 필요한 만큼의 출력을 지정함으로 불필요한 진력소모도 줄이고, 장비의 크기, 발열등 기술적인 부분 역시 최적화 할 수 있는 효과가 얻어진다.

또한, 본 발명에 따른 전류 증폭 방식에 의한 출력 변동형 앰프 시스템에 의하면, 다수의 스위칭 소자 쌍을 다수의 출력 채널에 선택적으로 분배함으로써, 한정된 설계공간 내에서 출력 채널별 용도에 따라 임의로 출력을 변동시켜, 하나의 앰프를 이용하여 다양한 용도로 사용할 수 있는 효과가 얻어진다.

예를 들어 스위칭 소자(FET 등)가 총 32개가 들어가는 4채널 앰프의 경우, 동일하게 8개씩 4개의 채널에 분배하는것이 아니라, 필요에 따라 제1 채널에는 16개를, 제2 채널에는 8개를, 제3 및 제4 채널에는 각각 4개를 분배하는 등, 목적에 따라 가변적으로 스위칭 소자를 분배하여, 최적의 상태로 사용할 수 있다.

도 1은 종래기술에 따른 D급 앰프 시스템의 회로 구성도.
도 2는 본 발명의 제1 실시예에 따른 전류 증폭 방식에 의한 출력 변동형 앰프 시스템의 구성에 대한 블록도.
도 3은 본 발명의 제1 실시예에 따른 변조부의 회로 구성도.
도 4는 본 발명의 제1 실시예에 따른 입력 분배부에 의한 PWM 신호를 스위칭 소자에 분배하는 매핑을 예시한 도면.
도 5는 본 발명의 제1 실시예에 따른 스위칭부의 회로 구성도.
도 6은 본 발명의 제1 실시예에 따른 출력 분배부에 의한 증폭 신호를 출력채널 신호에 분배하는 매핑을 예시한 도면.
도 7은 본 발명의 제2 실시예에 따른 전류 증폭 방식에 의한 출력 변동형 앰프 시스템의 회로 구성도.
도 8은 본 발명의 제3 실시예에 따른 전류 증폭 방식에 의한 출력 변동형 앰프 시스템의 회로 구성도.
도 9는 본 발명의 제4 실시예에 따른 전류 증폭 방식에 의한 출력 변동형 앰프 시스템의 회로 구성도.

이하, 본 발명의 실시를 위한 구체적인 내용을 도면에 따라서 설명한다.

또한, 본 발명을 설명하는데 있어서 동일 부분은 동일 부호를 붙이고, 그 반복 설명은 생략한다.

먼저, 본 발명의 제1 실시예에 따른 전류 증폭 방식에 의한 출력 변동형 앰프 시스템의 전체 구성에 대하여 도 2를 참조하여 설명한다.

도 2에서 보는 바와 같이, 본 발명의 제1 실시예에 따른 출력 변동형 앰프 시스템은 입력 신호를 펄스폭 변조(PWM) 신호로 출력하는 변조부(10), PWM 신호를 스위칭 소자에 분배하여 입력시키는 입력 분배부(20), PWM 신호에 따라 입력 신호에 대응되는 증폭 신호를 출력시키는 스위칭부(30), 출력되는 각 스위칭 소자 쌍의 증폭 신호를 각 부하(90)에 대응되는 출력단에 분배하는 출력 분배부(40), 스위칭부(30)에 증폭 전압을 공급하는 증폭전원 공급부(60), 및, 입력 분배부(20)와 출력 분배부(40)의 분배를 제어하는 제어부(70)로 구성된다. 또한, 바람직하게는, 저주파 통과 필터로 출력 신호를 필터링하는 필터부(50), 또는 부하의 임피던스를 측정하는 센서부(80)를 더 포함하여 구성된다.

먼저, 변조부(10)는 오디오 신호 등 입력 신호(S11,S12)를 PWM 신호(S21,S22)로 변조한다.

도 2는 2개의 변조부(10)를 구비한 구성을 예시하고 있으나, 변조부(10)는 적어도 하나 또는 2개 이상 구비될 수 있다. 또한, 입력 신호(S11,S12)도 변조부(10)의 개수만큼 서로 다른 신호가 입력될 수 있다.

도 3에서 보는 바와 같이, 변조부(10)는 입력 신호(S10)를 입력받는 입력단자(11), 삼각파형상의 캐리어 신호를 출력하는 캐리어 발생기(12), 입력 신호(S10)와 캐리어 신호를 비교하여 펄스폭 변조(PWM) 신호(S20,S20')를 출력하는 비교기(comparator)(13), 및, PWM 신호(S20,S20')를 출력하는 출력 단자(14)로 구성된다.

이때, PWM 신호(S20,S20')는 하나의 입력 신호에 대하여 2개의 신호를 쌍으로 PWM 신호를 출력한다. PWM 신호(S20,S20')의 쌍은 PWM 신호의 하이(high) 신호와, 로우(low) 신호로 구성된다. PWM 신호 쌍, 즉, 2개 신호는, 쌍으로 구성된 2개의 스위칭 소자 각각에 베이스 신호(또는 스위칭 신호)로 입력된다.

다음으로, 입력 분배부(20)는 적어도 1쌍의 PWM 신호를 적어도 2쌍의 스위칭 소자에 분배하여 입력시킨다. 즉, 적어도 1개의 PWM 신호 쌍을 입력받아 적어도 2개의 스위칭 신호 쌍으로 분배하여 출력한다.

즉, 변조부(10)의 개수가 N개(N은 1 이상의 자연수)이고, 스위칭부(30)의 스위칭 소자가 M개(M은 2 이상의 자연수)의 쌍이다. 스위칭 소자는 2개의 소자가 서로 대응되는 하나의 쌍으로 구성된다. M은 스위칭 소자의 쌍의 개수를 나타낸다. 또한, 변조부(10)에서 출력되는 PWM 신호도 2개가 하나의 쌍으로 출력된다. 따라서 PWM 신호도 모두 2×N개의 신호가 출력된다. N은 PWM 신호의 쌍의 개수를 나타낸다.

또한, M은 N 이상이다. 즉, 스위칭 소자 쌍의 개수가 PWM 신호의 쌍의 개수 보다 같거나 더 크다.

이하에서 스위칭 소자나 PWM 신호는 하나의 쌍으로 구성된 2개를 나타내는 의미로도 사용된다. 즉, 스위칭 소자나 PWM 신호를, 1개의 소자나 신호를 의미하거나 1 쌍의 소자나 신호를 의미하는 용어로 혼용한다.

입력 분배부(20)는 N개의 PWM 신호(또는 신호 쌍)를 M개의 스위칭 소자(또는 소자 쌍)에 분배한다. 이때, 스위칭 소자에 분배되는 PWM 신호는 서로 배타적이다. 즉, 1개의 스위칭 소자에는 PWM 신호가 1개만 분배되고, 2개 이상의 PWM 신호가 중복되어 분배되지 않는다.

도 4는 2개의 PWM 신호 쌍(S21,S22)이 5개의 스위칭 신호 쌍(S31,S32,S33,S34,S35)에 분배되는 것을 예시하고 있다. 도 4는 제1 입력 신호(S11)가 제1 및 제2 스위칭 신호(S31,S32)로 분배되고, 제2 입력 신호(S12)가 제3, 4, 5의 스위칭 신호(S33,S34,S35)로 분배되는 것을 나타내고 있다.

한편, 바람직하게는, 입력 분배부(20)는 FPGA(Field Programmable Gate Array) 등으로 구현된다. FPGA는 게이트 어레이(GATE Array)로서 본 발명의 앰프는 D급(D-Class) 앰프이므로 이미 아나로그 입력신호를 디지털 PWM형태의 신호로 바뀌 상태에서 스위칭 소자(FET 등)에 입력을 가하게 된다. 이때의 디지털 신호를 게이트(GATE)의 프로그램 조합인 FPGA을 이용하여 신호를 연결한다.

또한, 일례로서, 입력 분배부(20)는 N개의 입력 신호를 입력 받는 다중화기(MUX)를 M개 구비하여, 각 다중화기(MUX)의 출력이 각각 스위칭 신호로 출력되도록 구성될 수 있다. 그외에도 입력 분배부(20)는 N개의 PWM 신호 쌍을 M개의 스위칭 신호로 분배하는 다양한 회로 구성을 적용할 수 있다.

한편, 앞서 설명한 스위칭 신호(S31,S32,S33,S34,S35)는 결국 PWM 신호들이다. 즉, 입력 분배부(20)는 단지 신호들을 분배할 것일 뿐, 별도로 신호 변환을 하지 않았기 때문이다.

다음으로, 스위칭부(30)는 PWM 신호(또는 스위칭 신호)에 따라 입력 신호에 대응되는 증폭 신호를 출력시킨다. 즉, 스위칭부(30)의 각 스위칭 소자는 PWM 신호에 따라 온/오프 되고, 각 스위칭 소자에 공급되는 증폭 전압이 PWM 신호의 듀티비에 따라 출력된다. 따라서 스위칭부(30)는 입력 신호(또는 PWM 신호의 듀티비)에 대응되는 증폭 신호를 출력한다.

바람직하게는 스위칭 소자(31)는 FET(field effect transistor) 등 증폭용 트랜지스터 등으로 구성된다.

도 5는 8개의 스위칭 소자(31), 또는 4개의 스위칭 소자 쌍을 예시하고 있다. 특히, 도 5는 1개의 PWM 신호 쌍을 스위칭 신호로 입력받는 것을 예시하고 있다.

즉, 도 5에서 보는 바와 같이, 스위칭부(30)는 다수의 스위칭 소자로 구성되며, 특히, 각각 2개의 스위칭 소자가 쌍으로 구성된다. 또한, 스위칭 소자의 출력은 출력 분배부(40)로 출력된다.

한편, 각 스위칭 소자는 증폭전압 공급부(60)로부터 증폭 전압(V+,V-)을 공급받는다. 즉, 각 스위칭 소자는 PWM 신호에 의해 온/오프 스위칭 되는데, 온 될 때 증폭 전압(V+,V-)이 공급되고, 오프 될 때 증폭 전압(V+,V-)이 차단된다. 따라서 PWM 신호의 듀티비에 증폭 전압(V+,V-)이 공급된다. 따라서 증폭 전압(V+,V-)에 따른 증폭 신호는 입력 신호(또는 PWM 신호의 듀티비)에 대응되는 신호로서 출력된다.

또한, 증폭 신호(S41,S42,S43,S44,S45)는 각 스위칭 소자 쌍에 대응되는 신호로 출력된다. 즉, 각 스위칭 소자 쌍이 하나의 증폭 신호를 출력시킨다. 이를 소자별 증폭 신호라 부르기로 한다.

스위칭부(30)의 스위칭 소자 쌍의 개수가 M개이면, 소자별 증폭 신호도 M개가 출력된다.

다음으로, 출력 분배부(40)는 출력되는 각 스위칭 소자 쌍의 소자별 증폭 신호를 결합하여 출력하되, 각 부하(90)에 대응되는 출력단(또는 출력라인, 출력채널)에 분배한다. 즉, 출력 분배부(40)는 적어도 2개의 소자별 증폭 신호를 결합하고, 적어도 1개의 부하별 증폭 신호로 분배하여 출력한다.

즉, 부하(60)의 개수가 K개(K는 1 이상의 자연수)이다. 이때, 출력 분배부(40)는 M개의 소자별 증폭 신호를 결합(결선)하여 출력하되, K개의 부하별 증폭 신호(또는 출력 채널)로 분배하여 출력한다. 소자별 증폭 신호는 부하별 증폭 신호에 중복되지 않게 분배된다.

도 6은 5개의 소자별 증폭 신호(S41,S42,S43,S44,S45)가 2개의 부하별 증폭 신호(S51,S52)에 결합되어 분배되는 것을 예시하고 있다. 즉, 제1 및 제2 소자별 증폭 신호(S41,S42)는 제1 부하별 증폭신호(S51)로 결합 분배되고, 제3, 4, 5의 소자별 증폭 신호(S43,S44,S45)는 제2 부하별 증폭신호(S52)로 결합 분배된다.

이때, 각 소자별 증폭 신호(S41,S42,S43,S44,S45)는 어느 하나의 부하별 증폭 신호(S51,S52)(또는 출력 채널)에만 분배될 뿐, 2개 이상의 부하별 증폭 신호(출력 채널)로 중복되어 분배되지 않는다.

한편, 하나의 부하별 증폭 신호(또는 출력 채널)에 분배되는 적어도 2개의 소자별 증폭 신호가 이에 대응되는 입력 신호가 중복되지 않도록 분배된다. 도 6의 예에서, 각 소자별 증폭 신호 S41,S42,S43,S44,S45는 각 스위칭 신호 쌍 S31,S32,S33,S34,S35에 대응되고, 스위칭 신호 쌍 S31,S32는 입력 신호 S11에 대응되고, 스위칭 신호 쌍 S33,S34,S35는 입력 신호 S12에 대응된다. 이때, 부하별 증폭신호 S51(또는 제1 출력 채널)에 분배되는 소자별 증폭 신호 S41,S42의 원래의 입력 신호는 모두 S11이고, 부하별 증폭신호 S52(또는 제2 출력 채널)에 분배되는 소자별 증폭 신호 S43,S44,S45의 원래의 입력 신호는 모두 S12이다. 즉, 부하별 증폭신호(또는 출력 채널)에 분배되는 소자별 증폭 신호의 원래 입력 신호가 서로 중복되지 않는다. 즉, 부하별 증폭신호(또는 출력 채널)에 분배되는 소자별 증폭 신호의 원래의 입력 신호가 중복되지 않도록 분배한다.

다음으로, 필터부(50)는 저주파 통과 필터로 구성되어, 부하별 증폭 신호(또는 출력 채널)를 필터링한다. 즉, 입력 신호를 변조할 때 캐리어 신호에 의한 고주파 성분을 생성된다. 필터부(50)는 저주파 통과 필터를 이용하여, 부하별 증폭 신호에서 상기와 같은 고주파 성분을 제거한다.

다음으로, 증폭전원 공급부(60)는 스위칭부(30)의 스위칭 소자(31)의 이미터에 증폭 전원을 공급한다. 스위칭 소자에 공급되는 증폭 전압(+V,-V)은 스위칭 소자에 의해 온/오프 되고, PWM 신호의 듀티비에 따라 비례적으로 증폭 전압이 공급된다. 따라서 입력 신호에 대응되는 증폭 신호가 출력된다.

다음으로, 센서부(80)는 부하(90)의 임피던스를 측정하여 제어부(70)로 전송한다.

즉, 센서부(80)는 앰프 시스템이 앰프 기능을 작동하지 않을 때(입력 신호를 증폭하여 출력하지 않을 때), 부하(90)의 임피던스를 측정한다. 이때, 센서부(80)는 제어부(70)의 제어에 따라 부하(90)의 임피던스를 측정하고, 측정된 임피던스를 제어부(70)로 전송한다.

바람직하게는, 센서부(80)는 임피던스를 측정하는 임피던스 센서와 테스트 신호를 발생시키는 신호 발생기를 구비한다. 그리고 센서부(80)는 신호발생기를 통해 테스트 신호를 발생하여 부하(90)에 전송하고, 임피던스 센서를 통해 이때의 임피던스를 측정한다. 센서부(80)는 스피커 등 부하(90)의 임피던스를 측정하는 통상의 기술을 적용할 수 있다[특허문헌 2].

바람직하게는, 센서부(80)는 증폭전원 공급부(60)의 전원을 인가받아, 신호 발생기 및 임피던스 센서를 구동할 수 있다.

측정된 부하(90)의 임피던스는 부하(90)의 출력 용량을 산출하는데 이용된다. 즉, 제어부(70)는 앰프 기능을 동작시키기 전에, 각 부하(90)의 임피던스를 측정하게 하고, 측정된 각 부하(90)의 임피던스를 이용하여 출력 용량을 산출한다. 그리고 제어부(70)는 각 부하(90)의 출력 용량에 따라, 각 부하에 대한 출력 분배 양 또는 그 비율을 자동으로 설정한다.

다음으로, 제어부(70)는 입력 분배부(20)와 출력 분배부(40)의 분배를 제어한다. 즉, 입력 분배부(20)에서, 입력되는 적어도 1개의 PWM 신호 쌍에 대해 적어도 2개의 스위칭 신호 쌍으로 분배하는 것을 제어한다. 이때, 1개의 스위칭 신호 쌍에는 PWM 신호 쌍이 1개만 분배되고, 2개 이상의 PWM 신호가 중복되어 분배되지 않도록 제어한다.

또한, 출력 분배부(40)에서, 입력되는 적어도 2개의 소자별 증폭 신호를 적어도 1개의 부하별 증폭 신호(출력 채널)로 분배하는 것을 제어한다. 이때, 소자별 증폭 신호는 부하별 증폭 신호(출력 채널)에 중복되지 않게 분배하도록 제어한다.

또한, 제어부(70)는 출력 분배부(40)에서 하나의 부하별 증폭 신호(출력 채널)에 소자별 증폭 신호에 분배할 때, 적어도 2개의 소자별 증폭 신호가 이에 대응되는 입력 신호가 중복되지 않도록 분배하도록 제어한다.

또한, 제어부(70)는 분배 제어를 위하여 사용자 인터페이스를 통해 직접 분배 명령을 입력받거나, 센서부(80)를 통해 각 부하(90)의 임피던스를 측정하여 자동으로 분배한다. 즉, 후자의 경우, 각 부하(90)의 측정된 임피던스를 통해, 해당 부하(90)의 출력 용량을 산출한다.

일례로서, 제어부(70)는 동일한 PWM 신호(또는 PWM 신호 쌍)에 대하여 다수의 스위칭 신호 쌍을 적어도 2개의 부하별 증폭 신호로 분배할 때, 부하의 용량(또는 부하의 임피던스)에 비례하여 분배한다.

또한, 제어부(70)는 부하의 출력 용량을 맞추거나 한단계 위의 증폭 신호로 분배한다. 예를 들어, 부하(90)의 용량이 300W이면, 출력의 조합에 의한 크기가 300W또는 그 이상이 되도록, 해당 부하별 증폭신호로 분배한다.

다음으로, 본 발명의 제2 실시예에 따른 전류 증폭 방식에 의한 출력 변동형 앰프 시스템의 구성을 도 7을 참조하여 설명한다.

도 7에서 보는 바와 같이, 본 발명의 제2 실시예는 앞서 설명한 제1 실시예에서 변조부와 부하(또는 출력 채널)가 각각 1개인 경우에 대한 실시예이다. 이하에서, 앞서 제1 실시예와 차이가 나는 부분만 설명한다. 이하에서 설명되지 않는 부분은 앞서 제1 실시예를 참고한다.

먼저, 변조부(110)는 1개만 구비된다. 따라서 변조부(110)의 PWM 신호 쌍은 스위칭부(130)의 모든 스위칭 소자 쌍에 각각 입력된다.

즉, 제1 실시예의 입력 분배부(20)에 해당하는 구성은 별도로 구성하지 않는다. 단지, 변조부(110)의 PWM 신호의 출력 라인이 모든 스위칭부(130)의 스위칭 단자에 연결된다.

도 7은 스위칭부(130)의 스위칭 소자이 8개, 스위칭 소자의 쌍이 4개를 구비하는 예를 도시하고 있다. 즉, 각각 2개의 스위칭 소자들은 서로 쌍을 이루어, 각각 PWM 신호의 쌍이 각각 스위칭 신호로 입력된다. 도 7의 예에서, PWM 신호의 + 신호는 상단의 스위칭 소자의 스위칭 신호로 입력되고, PWM 신호의 - 신호는 하단의 스위칭 소자의 스위칭 신호로 입력된다.

또한, 스위칭부(130)의 각 스위칭 소자는 증폭전원 공급부(160)에 의해 증폭 전압 +V, -V가 공급된다. 바람직하게는, 도 7의 예에서 각 스위칭 소자에 공급되는 전압은 동일한 전압이다.

다음으로, 출력 분배부(140)는 각 스위칭 소자(131)와 출력 채널 사이에 온/오프 기능을 가지는 스위치(141)를 구비한다. 즉, 각 스위칭 소자(131)의 출력은 하나의 출력 채널에 모두 결선되고, 각 스위칭 소자(131)와 출력 채널 사이에 전기신호로 제어되는 스위치(또는 전기식 스위치)(141)를 구비한다. 이때, 각 스위칭 소자의 쌍에 설치되는 2개 스위치(141) 또는 스위치 쌍은 동일하게 온/오프 되도록 제어된다.

바람직하게는, 전기신호로 제어되는 스위치(또는 전기식 스위치)(141)는 릴레이 스위치 등을 포함한다.

다음으로, 제어부(미도시)는 출력 분배부(140)의 각 전기식 스위치(141)의 쌍 전체 또는 일부를 선택적으로 선택하여 온(on) 시킨다.

도 7의 예에서, 각 스위칭 소자에 공급되는 전원이 100W의 전력이라고 가정한다.

만약, 제어부(미도시)가 1개의 전기식 스위치(141)만 온 시키는 경우, 온(on)된 스위칭 소자(131)의 출력만 출력 채널 또는 부하(190)에 출력된다. 따라서 출력 채널에 출력되는 전체 전력은 100W이다.

만약, 제어부가 2개의 전기식 스위치(141)만 온(on) 시키면, 온(on)된 2개의 스위칭 소자 쌍의 출력만 출력 채널 또는 부하(190)에 출력한다. 따라서 출력 채널 또는 부하(190)에 출력되는 전체 전력은 100W + 100W = 200W 이다.

상기와 같이, 제어부가 출력 분배부(140)의 전기신호로 제어되는 스위치(전기식 스위치)(141)를 온(on) 시키는 개수에 따라, 출력되는 증폭 전원은 비례적으로 증가한다. 즉, 각각 1, 2, 3, 4개로 전기식 스위치(141)를 온(on)시키면, 각각 100W, 200W, 300W, 400W 등으로 증폭 전원이 계단식으로 증가된다.

다음으로, 본 발명의 제3 실시예에 따른 전류 증폭 방식에 의한 출력 변동형 앰프 시스템의 구성을 도 8을 참조하여 설명한다. 도 8a는 전체 구성도이고, 도 8b와 도 8c는 도 8a의 전체 구성도에서 일부를 나타낸다.

도 8에서 보는 바와 같이, 본 발명의 제3 실시예는 앞서 설명한 제1 실시예에 비하여, 변조부와 출력 채널(또는 부하)가 적어도 2개 이상이고, 스위칭부의 스위칭 소자 쌍을 적어도 1개를 각각의 출력 채널(또는 부하)에 미리 분배하도록 구성한다. 이하에서, 앞서 제1 실시예와 차이가 나는 부분만 설명한다. 이하에서 설명되지 않는 부분은 앞서 제1 실시예를 참고한다.

구체적으로, 도 8에서 보는 바와 같이, 변조부(211,212)는 적어도 2개 이상을 구비하고, 부하로 출력되는 출력 채널도 적어도 2개 이상을 구비한다. 변조부(211,212)에서 출력되는 PWM 신호 쌍은 입력 분배부(220)로 입력된다. 도 8의 예에서는, 2개의 PWM 신호 쌍이 입력 분배부(220)로 입력된다.

또한, 입력 분배부(220)는 FPGA로 구성되고, PWM 신호 쌍을 입력받아, 스위칭 소자 쌍의 개수만큼의 스위칭 신호 쌍을 출력한다. 도 8의 예에서, 스위칭 신호는 PWM1, PWM2, ..., PWM10 등 모두 10개(또는 5개의 쌍)으로 출력된다. 이때, {PWM1,PWM2}, {PWM3,PWM4}, ..., {PWM9,PWM10}이 각각 스위칭 신호 쌍으로 출력된다.

각 스위칭 신호 쌍은 각각 스위칭부(230)의 스위칭 소자 쌍의 스위칭 제어 신호로 입력된다.

다음으로, 스위칭부(230)는 적어도 2개 이상의 스위칭 소자 쌍으로 구성된다. 도 8의 예에서는, 스위칭부(230)모두 10개의 스위칭 소자(231a,231b, 232a,232b, 233a,233b, 234a,234b, 235a,235b) 또는 모두 5개의 스위칭 소자 쌍으로 구성된다.

이때, 모두 5개의 스위칭 소자 쌍(231a,231b, 232a,232b, 233a,233b, 234a,234b, 235a,235b)에는 각각 스위칭 신호 PWM1,PWM2, PWM3,PWM4, PWM5,PWM6, PWM7,PWM8, PWM9,PWM10이 입력된다.

이때, 제1 스위칭 소자 쌍(231a,231b)은 제1 부하에 대응되는 출력 채널(OUT)에 할당되어 연결된다. 바람직하게는, 결선(241)을 통해 연결된다. 또한, 제2 스위칭 소자 쌍(232a,232b)은 제2 부하에 대응되는 출력 채널(OUT2)에 할당되어 연결된다. 즉, 스위칭부(230)의 스위칭 소자 쌍을 적어도 1개를 각각의 부하(부하에 대응되는 출력채널)에 미리 분배하도록 구성한다.

이때, 미리 할당되어 분배되는 스위칭 소자를 기본용 스위칭 소자라 하고, 그외 나머지 스위칭 소자를 부스터용 스위칭 소자라 부르기로 한다. 즉, 부스터용 스위칭 소자는 기본용 스위칭 소자에 부가되어, 증폭 신호를 더욱 증폭시키기 위한 소자라는 의미이다.

예를 들어, 제3 스위칭 소자(233a,233b)의 입력이 PWM5,6의 경우 출력 채널(CH1)에 연결한다면, PWM1과 동일한 신호를 PWM5로, PWM2와 동일한 신호를 PWM6으로 연결한다. 반대로 CH2에 연결한다면 PWM3과 동일한 신호를 PWM5로, PWM4와 동일한 신호를 PWM6으로 연결한다.

참고로, 앞서 입력 분배부(220)에는 릴레이를 대신 FPGA로 구성하는 이유는 다음과 같다. 즉, PWM신호는 작은 전압의 신호로서 게이트(GATE) 회로를 통해 완전히 통제가 가능하고, 물리적인 절체(릴레이 등)에 비해 신호의 접속이 원활하고, 노이지가 없는 관계로 디지털 게이트(Digital gate) 회로로 구성한다.

그런데 FET 등 스위칭 소자의 경우는 디지털 회로로 통제가 불가능하며, 누설 전류등의 문제로 완벽한 분리(Isolation)를 위해 릴레이(Relay)를 사용하는 것이 바람직하다. 전자식 스위치를 사용할 경우, 전자식 스위치는 사용하지 않을 때 미세한 전류가 흘러 채널 간의 간섭을 일으킨다. 이로 인해, 부품의 손망을 유도될 수 있다.

한편, 증폭전원 공급부(260)는 각각의 증폭 전압(261a,261b, 262a,262b, 263a,263b, 264a,264b, 265a,265b)을 각 스위칭 소자(231a,231b, 232a,232b, 233a,233b, 234a,234b, 235a,235b)에 공급한다. 증폭 전압(261a,261b, 262a,262b, 263a,263b, 264a,264b, 265a,265b)은 스위칭 신호(PWM1,PWM2, PWM3,PWM4, PWM5,PWM6, PWM7,PWM8, PWM9,PWM10)에 따라 온/오프 되어, 증폭 신호를 출력한다.

다음으로, 출력 분배부(240)는 스위칭부(230)의 스위칭 소자 쌍을 적어도 1개를 각각의 부하(부하에 대응되는 출력채널)에 미리 분배하도록 구성하고, 나머지 스위칭 소자 쌍은 전기신호에 제어되는 스위치에 의하여, 다수의 출력 채널 중 어느 하나에 연결하도록 구성된다.

도 8의 예에서, 각 스위칭 소자(231a,231b, 232a,232b, 233a,233b, 234a,234b, 235a,235b)의 출력은 2개의 부하에 대응되는 출력 채널(OUT, OUT2)에 직접 결선(241,242)되거나 전기식 스위치(243a,243b, 244a,244b, 245a,245b)에 의하여 선택적으로 연결된다. 즉, 제1 및 제2 스위칭 소자(231a,231b, 232a,232b)의 증폭 신호는 각각 부하의 출력채널(OUT,OUT2)에 결선(241,242)으로 사전에 미리 할당하여 연결하고, 나머지 스위칭 소자(233a,233b, 234a,234b, 235a,235b)의 증폭 신호는 전기식 스위치(243a,243b, 244a,244b, 245a,245b)를 통해, 제1 및 제2 출력단(OUT,OUT2)에 선택적으로 연결되도록 구성된다.

필터부(250)는 제1 및 제2 출력단(OUT,OUT2)에 각각 구비되어, 부하별 증폭 신호에 대해 저주파 통과 필터링을 적용시켜, 고주파 신호를 제거한다.

도 8의 제3 실시예에서, 각 스위칭 소자 쌍에 제공되는 증폭 전력이 100W라고 가정한다. 이때, 제1 및 제2 출력 채널(OUT,OUT2)에는 모두 기본적으로 각각 제1 및 제2 스위칭 소자(231a,231b, 232a,232b)와 연결되므로, 각 제1 및 제2 출력 채널(OUT,OUT2)에는 기본적으로 100W의 출력이 제공된다.

전기신호로 제어되는 스위치(전기식 스위치)(243a,243b, 244a,244b, 245a,245b)를 모두 제2 채널(OUT2)에 연결하도록 제어하면, 제3,4,5 스위칭 소자 쌍(233a,233b, 234a,234b, 235a,235b)의 출력이 모두 제2 채널(OUT2)에 합산된다. 따라서 제1 및 제2 출력 채널(OUT,OUT2)에는 각각 100W와, 400W의 출력이 제공된다.

또한, 제3 및 제4 전기식 스위치(243a,243b, 244a,244b)를 제2 채널(OUT2)에 연결하고, 제5 전기식 스위치(245a,245b)를 모두 제2 채널(OUT2)에 연결하도록 제어하면, 제1 및 제2 출력 채널(OUT,OUT2)에는 각각 200W와, 300W의 출력이 제공된다.

상기와 같은 제어 방식으로, 제1 및 제2 출력 채널(OUT,OUT2)에 100W + 400W, 200W + 300W, 300W + 200W, 400W + 100W 등 다양한 조합의 출력을 제어할 수 있다.

다음으로, 본 발명의 제4 실시예에 따른 전류 증폭 방식에 의한 출력 변동형 앰프 시스템의 구성을 도 9를 참조하여 설명한다.

도 9에서 보는 바와 같이, 본 발명의 제4 실시예는 앞서 설명한 제3 실시예에 비하여, 출력 채널을 4개로 확장한 경우를 나타내고 있다. 이하에서, 앞서 제3 실시예와 차이가 나는 부분만 설명한다. 이하에서 설명되지 않는 부분은 앞서 제3 실시예를 참고한다.

도 9a는 기본용 스위칭 소자를 연결하는 회로 구성을 나타내고, 도 9b는 부스터용 스위칭 소자를 연결하는 회로 구성을 나타낸다.

도 9에서 보는 바와 같이, 4개의 부스터용 스위칭 소자를 매트릭스형의 릴레이에 의하여 각각의 출력에 부가하도록 구성한다. 이 경우 부스터용 스위칭 소자를 출력 채널에 연결할 수도 있고, 연결하지 않을 수도 있다.

제4 실시예에 의한 출력의 조합은 100 W + 100 W + 100 W + 100 W을 기본으로 한다. 그리고 부스터용 스위칭 소자 쌍의 추가적인 연결의 제어를 통해, 다음과 같은 경우로 출력될 수 있다.

500 W + 100 W + 100 W + 100 W

400 W + 200 W + 100 W + 100 W

300 W + 300 W + 100 W + 100 W

300 W + 200 W + 200 W + 100 W

200 W + 200 W + 200 W + 200 W

상기와 같이, 매우 다양한 출력의 형태로 변환이 가능하다.

이상, 본 발명자에 의해서 이루어진 발명을 실시 예에 따라 구체적으로 설명하였지만, 본 발명은 실시 예에 한정되는 것은 아니고, 그 요지를 이탈하지 않는 범위에서 여러 가지로 변경 가능한 것은 물론이다.

10 : 변조부 20 : 입력 분배부
30 : 스위칭부 40 : 출력 분배부
50 : 필터부 60 : 증폭전원 공급부
70 : 제어부 80 : 센서부
90 : 부하

Claims (10)

1. 삭제
2. 전류 증폭 방식에 의한 출력 변동형 앰프 시스템에 있어서,
   입력 신호를 펄스폭 변조(PWM) 신호로 출력하는 변조부;
   PWM 신호를 스위칭 소자에 분배하여 입력시키는 입력 분배부;
   PWM 신호에 따라 입력 신호에 대응되는 증폭 신호를 출력시키는 스위칭부;
   출력되는 각 스위칭 소자 쌍의 증폭 신호를 각 부하에 대응되는 출력채널에 분배하는 출력 분배부;
   상기 스위칭부에 증폭 전압을 공급하는 증폭전원 공급부; 및,
   상기 입력 분배부와 출력 분배부의 분배를 제어하는 제어부를 포함하고,
   상기 변조부와 상기 출력 채널은 1개이고,
   상기 스위칭부는 적어도 2개의 스위칭 소자 쌍을 구비하고,
   상기 입력 분배부는 상기 PWM 신호가 각각 상기 스위칭 소자에 연결시키고,
   상기 제어부는 상기 출력 분배부를 제어하여, 상기 스위칭 소자 쌍의 증폭 신호 중 전체 또는 일부를 상기 출력 채널에 합산하여 연결하도록 제어하는 것을 특징으로 하는 전류 증폭 방식에 의한 출력 변동형 앰프 시스템.
   
3. 전류 증폭 방식에 의한 출력 변동형 앰프 시스템에 있어서,
   입력 신호를 펄스폭 변조(PWM) 신호로 출력하는 변조부;
   PWM 신호를 스위칭 소자에 분배하여 입력시키는 입력 분배부;
   PWM 신호에 따라 입력 신호에 대응되는 증폭 신호를 출력시키는 스위칭부;
   출력되는 각 스위칭 소자 쌍의 증폭 신호를 각 부하에 대응되는 출력채널에 분배하는 출력 분배부;
   상기 스위칭부에 증폭 전압을 공급하는 증폭전원 공급부; 및,
   상기 입력 분배부와 출력 분배부의 분배를 제어하는 제어부를 포함하고,
   상기 변조부와 상기 출력 채널은 적어도 2개이고,
   상기 스위칭부는 적어도 2개의 스위칭 소자 쌍을 구비하고,
   상기 출력 분배부는 적어도 1개의 스위칭 소자 쌍의 출력을 상기 출력 채널 각각에 할당하고, 상기 제어부의 제어에 따라, 나머지 스위칭 소자 쌍의 출력을 다수의 출력 채널 중 어느 하나에 연결하는 것을 특징으로 하는 전류 증폭 방식에 의한 출력 변동형 앰프 시스템.
   
4. 제3항에 있어서,
   상기 입력 분배부는 1개의 스위칭 소자에는 PWM 신호가 1개만 분배되고, 2개 이상의 PWM 신호가 중복되어 분배하지 않는 것을 특징으로 하는 전류 증폭 방식에 의한 출력 변동형 앰프 시스템.
   
5. 제2항 또는 제3항에 있어서,
   상기 입력 분배부는 FPGA(Field Programmable Gate Array)로 구성되고,
   상기 출력 분배부는 전기신호로 제어되는 스위치를 이용하여 상기 스위칭 소자의 출력을 출력 채널에 선택적으로 연결하는 것을 특징으로 하는 전류 증폭 방식에 의한 출력 변동형 앰프 시스템.
   
6. 제2항 또는 제3항에 있어서,
   상기 스위칭 소자는 FET(field effect transistor)를 포함하는 증폭용 트랜지스터로 구성되는 것을 특징으로 하는 전류 증폭 방식에 의한 출력 변동형 앰프 시스템.
   
7. 제2항 또는 제3항에 있어서,
   상기 출력 분배부는 상기 스위칭 소자의 증폭 신호를 결합하여 출력하되, 다수의 출력 채널로 분배하여 출력하고, 상기 스위칭 소자의 증폭 신호를 출력 채널에 중복되지 않게 분배하는 것을 특징으로 하는 전류 증폭 방식에 의한 출력 변동형 앰프 시스템.
   
8. 제7항에 있어서,
   상기 출력 분배부는 상기 출력 채널에 분배되는 증폭 신호의 원래 입력 신호가 서로 중복되지 않도록 분배하는 것을 특징으로 하는 전류 증폭 방식에 의한 출력 변동형 앰프 시스템.
   
9. 제2항 또는 제3항에 있어서,
   상기 시스템은, 저주파 통과 필터로 구성하여, 출력채널로 출력되는 스위칭 소자의 출력을 필터링하는 필터부를 더 포함하는 것을 특징으로 하는 전류 증폭 방식에 의한 출력 변동형 앰프 시스템.
   
10. 제2항 또는 제3항에 있어서,
    상기 시스템은, 상기 부하의 임피던스를 측정하는 센서부를 더 포함하고,
    상기 제어부는 상기 센서부를 통해 상기 부하의 임피던스를 측정하게 하고, 측정된 부하의 임피던스를 이용하여 상기 입력 분배부 또는 상기 출력 분배부의 분배를 제어하는 것을 특징으로 하는 전류 증폭 방식에 의한 출력 변동형 앰프 시스템.
    

Images