KR102025590B1 - 외부 임피던스의 측정을 위한 집적 회로 및 관련 방법 - Google Patents

외부 임피던스의 측정을 위한 집적 회로 및 관련 방법 Download PDF

Info

Publication number
KR102025590B1
KR102025590B1 KR1020167035290A KR20167035290A KR102025590B1 KR 102025590 B1 KR102025590 B1 KR 102025590B1 KR 1020167035290 A KR1020167035290 A KR 1020167035290A KR 20167035290 A KR20167035290 A KR 20167035290A KR 102025590 B1 KR102025590 B1 KR 102025590B1
Authority
KR
South Korea
Prior art keywords
integrated circuit
output
circuit
power supply
impedance
Prior art date
Application number
KR1020167035290A
Other languages
English (en)
Other versions
KR20170015335A (ko
Inventor
글렌 에이. 폴레스트
웨이 장
Original Assignee
알레그로 마이크로시스템스, 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알레그로 마이크로시스템스, 엘엘씨 filed Critical 알레그로 마이크로시스템스, 엘엘씨
Publication of KR20170015335A publication Critical patent/KR20170015335A/ko
Application granted granted Critical
Publication of KR102025590B1 publication Critical patent/KR102025590B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/20—Measuring earth resistance; Measuring contact resistance, e.g. of earth connections, e.g. plates
    • G01R27/205—Measuring contact resistance of connections, e.g. of earth connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

집적 회로는 외부 파워 서플라이에 연결되도록 적용되는 제1 단자, 기준 전위에 연결되도록 적용되는 제2 단자 및 제3 컨트롤 단자를 갖는 출력 회로를 포함한다. 상기 출력 회로의 상기 제1 및 제2 단자들은 상기 집적 회로의 출력 단자들을 제공한다. 상기 집적 회로는 상기 출력 회로의 컨트롤 단자에 대한 커플링을 위해 컨트롤 신호를 발생시키도록 상기 외부 파워 서플라이에 반응하는 임피던스 측정 회로를 더 포함한다. 상기 컨트롤 신호는 상기 출력 회로와 관련된 전류 레벨을 컨트롤한다. 대응되는 방법 또한 기재된다.

Description

외부 임피던스의 측정을 위한 집적 회로 및 관련 방법{INTEGRATED CIRCUIT AND ASSOCIATED METHOD FOR MEASUREMENT OF AN EXTERNAL IMPEDANCE}
본 발명은 대체로 집적 회로들에 관한 것이며, 보다 상세하게는 상기 집적 회로와 연관된 외부 임피던스를 결정할 수 있는 집적 회로 및 관련 방법들에 관한 것이다.
전자 회로 설계는 수동 및 능동의 모든 구성 요소들이 단일 반도체 기판 상에 집적되는 회로들인 집적 회로(IC)들의 사용에 강하게 의존한다. 집적 회로 성능은 반도체 제조 기술들과 관련된 공차들과 같은 내부 인자들에 의해서만이 아니라, 외부 회로들 및 접속들과 관련된 임피던스와 같은 외부 인자들에 의해서도 유사하게 영향을 받는다. 예를 들면, "콘택 저항(contact resistance)"으로 언급되는, 자동 시험 장비(ATE)의 파워 서플라이와 같은 외부 장치에 대한 상기 집적 회로의 연결과 관련된 상기 임피던스는 상기 집적 회로 성능에 상당한 영향을 미칠 수 있다. 상승된 콘택 저항은 특정한 집적 회로 연결의 완전한 실패(즉, 파손된 리드 와이어 또는 납땜 연결)를 나타낼 수 있고, 덜 상당히 상승된 콘택 저항도 집적 회로 성능을 저하시킬 수 있다. 예를 들면, 일부 집적 회로 기능들은 최소의 공급 전압을 요구하며, 높은 콘택 저항은 특정 회로 기능성에 대해 상기 집적 회로에서의 불충분한 공급 전압 레벨의 결과로 될 수 있다.
테스트 환경에서 외부 임피던스를 측정하기 위한 한 가지 기술은 켈빈(Kelvin) 연결로써와 같이 특정한 IC 연결에서의 전류 및 전압이 측정되는 동안에 상기 집적 회로에 연결되는 공급 전압이 제1 레벨에 설정되는 수동 프로세스이다. 상기 공급 전압은 이후에 동일한 연결에서의 전류 및 전압이 측정되고 상기 두 공급 전압 레벨들에서 측정되는 전압들 및 전류들 사이의 차이의 비가 상기 콘택 저항의 표시를 제공하도록 산정되는 동안에 제2 레벨에 설정된다. 그러나, 외부 임피던스를 측정하기 위한 이러한 기술은 느리고 노동 집약적인 경향이 있으며, 이에 따라 전체적인 IC 제조 공정의 비용을 상승시킨다.
본 발명은 내장 임피던스 측정 회로부(impedance measurement circuitry)를 구비하는 집적 회로 및 시간의 사용과 노동 집약적 기술들이나 특정화된 임피던스 측정 기구들 없이 상기 집적 회로와 관련된 외부 임피던스를 결정할 수 있는 관련 방법들을 제공한다. 또한, 기재되는 회로부와 방법들은 제조 및 테스트 과정 동안만이 아니라 상기 집적 회로가 그 의도된 적용으로 사용되는 때에 이용될 수 있다.
일 측면에 있어서, 집적 회로는 외부 파워 서플라이(power supply)에 연결되도록 적용되는 제1 단자, 기준 전위(reference potential)에 연결되도록 적용되는 제2 단자 및 제3 컨트롤 단자를 가지는 출력 회로(output circuit)를 포함한다. 상기 제1 및 제2 단자들은 상기 집적 회로의 출력 단자들을 제공한다. 또한, 상기 집적 회로는 상기 출력 회로의 컨트롤 단자에 대한 커플링을 위해 컨트롤 신호를 발생시키도록 상기 외부 파워 서플라이에 반응하는 임피던스 측정 회로(impedance measurement circuit)를 포함한다. 상기 컨트롤 신호는 상기 출력 회로와 관련된 전류 레벨을 컨트롤한다.
일 실시예에 있어서, 상기 임피던스 측정 회로는 상기 파워 서플라이와 상기 기준 전위 사이에 연결되는 저항 분배기(resistor divider) 및 상기 저항 분배기와 관련된 전압에 반응하는 비교기(comparator)를 더 포함할 수 있으며, 상기 비교기의 출력 신호는 상기 컨트롤 신호를 제공한다. 상기 임피던스 측정 회로는 상기 컨트롤 신호를 제공하기 위해 상기 비교기의 출력 신호 및 테스트 모드(test mode) 신호를 수신하도록 연결되는 로직 게이트(logic gate)를 포함할 수 있다. 다른 실시예에 있어서, 상기 임피던스 측정 회로는 상기 파워 서플라이와 상기 기준 전위 사이에 연결되는 저항 분배기를 포함할 수 있고, 상기 저항 분배기와 관련된 전압은 상기 컨트롤 신호를 제공할 수 있다.
상기 집적 회로의 특징들은 다음의 하나 또는 그 이상을 포함할 수 있다. 상기 비교기는 히스테리시스(hysteresis)를 가질 수 있다. 상기 집적 회로의 출력 신호의 진동은 상기 집적 회로와 관련된 외부 임피던스를 나타낼 수 있다. 특히, 상기 진동의 발생의 시간 및/또는 상기 진동의 기간은 상기 외부 임피던스를 나타낼 수 있다. 상기 모니터된 출력 신호는 상기 출력 회로에 의해 제공되는 전류가 될 수 있다. 상기 외부 파워 서플라이는 소정의 속도로 소정의 전압 범위에 걸쳐 램프(ramp)되는 공급 전압을 제공할 수 있다. 상기 컨트롤 신호의 전환은 상기 출력 회로의 전류 레벨의 증가를 야기할 수 있다. 상기 출력 회로는 전류 소스를 포함할 수 있고, 상기 집적 회로는 자기장 센서가 될 수 있거나 및/또는 상기 외부 파워 서플라이는 ATE 시스템과 관련될 수 있다.
다른 측면에 있어서, 집적 회로와 관련된 외부 임피던스를 결정하기 위한 방법은 외부 파워 서플라이를 상기 집적 회로에 연결하는 단계를 포함하고, 상기 집적 회로는 상기 외부 파워 서플라이에 연결되도록 적용되는 제1 단자, 기준 전위에 연결되도록 적용되는 제2 단자 및 제3 컨트롤 단자를 구비하는 출력 회로를 가진다. 상기 제1 및 제2 단자들은 상기 집적 회로의 출력 단자들을 제공한다. 상기 출력 회로의 컨트롤 단자들에 대한 커플링을 위한 컨트롤 신호는 상기 외부 파워 서플라이로부터의 공급 전압에 대응하여 발생된다. 상기 방법은 또한 상기 외부 파워 서플라이의 공급 전압을 전압들의 소정의 범위에 걸쳐 램핑하는 단계 및 상기 컨트롤 신호에 대응하여 상기 출력 회로와 관련된 전류 레벨을 컨트롤하는 단계를 포함한다. 상기 집적 회로의 출력 신호는 진동에 대해 모니터되며, 상기 외부 임피던스는 상기 진동에 대응하여 결정된다.
상기 컨트롤 신호를 발생시키는 단계는 상기 공급 전압을 레벨 시프팅(shifting)하는 단계 및/또는 상기 공급 전압의 레벨 시프트된 버전을 문턱 전압(threshold voltage)과 비교하는 단계를 포함할 수 있다. 일 실시예에 있어서, 상기 출력 회로는 전류 소스를 포함하며, 상기 출력 신호를 진동에 대해 모니터링하는 단계는 상기 전류 소스의 전류 레벨을 모니터링하는 단계를 포함한다. 상기 외부 임피던스는 상기 진동의 발생의 시간, 상기 진동의 기간, 또는 이들 모두에 대응하여 결정될 수 있다. 상기 집적 회로는 자기장 센서가 될 수 있거나 및/또는 상기 외부 파워 서플라이는 ATE 시스템과 관련될 수 있다.
전술한 본 발명의 특징들뿐만 아니라 본 발명 자체도 다음의 도면들의 상세한 설명으로부터 보다 상세하게 이해될 수 있을 것이며, 첨부된 도면들에 있어서,
도 1은 파워 서플라이를 갖는 장치에 연결되는 임피던스 측정 회로 및 출력 회로를 가지는 예시적인 집적 회로의 블록도이고,
도 2는 도 1의 집적 회로의 보다 상세한 실시예의 블록도이며,
도 3은 도 2의 집적 회로에 적용될 수 있는 집적 회로와 관련된 외부 임피던스를 결정하기 위한 방법을 에시하는 흐름도이고,
도 4는 도 2의 집적 회로의 예시적인 출력 신호들을 나타내는 복수의 그래프들이다.
본 발명의 특징들과 다른 세부 사항들이 이하에 보다 상세하게 기재될 것이다. 여기에 기재되는 특정 실시예들이 예시의 형태로 설시되며, 여기서 보호되는 것으로 간주되는 폭넓은 개념들에 대한 제한은 아닌 것으로 이해될 것이다.
편의상, 본 명세서에서 사용되는 특정한 도입 개념들 및 용어들을 여기서 설명한다.
여기에 사용되는 바에 있어서, "자기장 센서(magnetic field sensor)"라는 용어는 일반적으로 다른 회로들과 결합하여 자기장 센싱 요소를 이용하는 회로를 기술하는 데 사용된다. 자기장 센서들은, 이에 한정되는 것은 아니지만, 자기장의 방향의 각도를 감지하는 각도 센서, 전류를 운반하는 도체에 의해 운반되는 전류에 의해 발생되는 자기장을 감지하는 전류 센서, 강자성 물체의 근접을 감지하는 자기 스위치, 상기 자기장 센서가 백-바이어스(back-biased)되거나 다른 자석과 결합되어 사용되는 경우에 통과하는 강자성 물품들, 예를 들면 링 자석 또는 강자성 타겟(예를 들면, 기어 톱니들)의 자기 도메인들을 감지하는 회전 검출기, 그리고 자기장의 자기장 밀도를 감지하는 자기장 센서를 포함하는 다양한 응용들에 사용된다.
여기에 사용되는 바에 있어서, "자기장 센싱 요소(magnetic field sensing element)"라는 용어는 자기장을 감지할 수 있는 다양한 전자 요소들을 기술하는 데 사용된다. 상기 자기장 센싱 요소는, 이에 한정되는 것은 아니지만, 홀 효과(Hall Effect) 요소, 자기저항(magnetoresistance) 요소 또는 자기트랜지스터(magnetotransistor)가 될 수 있다. 알려진 바와 같이, 다른 유형들의 홀 효과 요소들, 예를 들면, 평면형 홀(planar Hall) 요소, 수직형 홀(vertical Hall) 요소 및 원형 수직 홀(circular vertical Hall: CVH) 요소가 존재한다. 또한, 알려진 바와 같이, 다른 형태들의 자기저항 요소들, 예를 들면 안티몬화인듐(InSb)과 같은 반도체 자기저항 요소, 예를 들면 스핀 밸브와 같은 거대 자기저항(GMR) 요소, 이방성 자기저항(AMR) 요소, 터널링 자기저항(TMR) 요소, 그리고 자기 터널 접합(MTJ)이 존재한다. 상기 자기장 센싱 요소는 단일의 요소가 될 수 있거나, 선택적으로는 다양한 구성들, 예를 들면, 하프 브리지 또는 풀(휘스톤(Wheatstone)) 브리지로 배열되는 둘 또는 그 이상의 자기장 센싱 요소들을 포함할 수 있다. 장치 유형과 다른 응용 요구 사항들에 따라, 상기 자기장 센싱 요소는 실리콘(Si)이나 게르마늄(Ge)과 같은 IV족 반도체 물질, 또는 갈륨-비소(GaAs) 혹은, 예를 들면 안티몬화인듐(InSb)인 인듐 화합물과 같은 III-V족 반도체 물질로 이루어진 장치가 될 수 있다.
도 1을 이제 참조하면, 집적 회로(140)와 연관된 외부 임피던스(impedance)(여기서 때때로 "콘택 저항(contact resistance)"으로도 언급됨)를 측정할 수 있는 예시적인 집적 회로(140)가 도시된다. 시스템(100)은 파워 서플라이(power supply)(120)를 갖는 장치(110)에 연결되도록 적용되는 집적 회로(140)를 포함한다. 보다 상세하게는, 상기 집적 회로(140)는 상기 파워 서플라이(120)에 연결되도록 적용되는 제1 단자(160a), 기준 전위(reference potential)(예를 들면, GND)에 연결되도록 적용되는 제2 단자(160b), 그리고 제3 컨트롤 단자(160c)를 갖는 출력 회로(output circuit)(160)를 포함한다. 상기 집적 회로(140)는 상기 파워 서플라이(120)에 연결되도록 적용되는 제1 단자(150a), 상기 기준 전위에 연결되도록 적용되는 제2 단자(150b), 그리고 상기 출력 회로의 컨트롤 단자(160c)에 연결되도록 적용되는 제3 단자(150c)를 갖는 임피던스 측정 회로(impedance measurement circuit)(150)를 추가적으로 포함한다. 상기 임피던스 측정 회로(150)는 다음에 설명하는 바와 같이 상기 출력 회로와 연관된 전류 레벨을 컨트롤하도록 상기 출력 회로(160)에 대해 커플링되기 위한 컨트롤 신호를 발생시킨다.
상기 집적 회로(140) 및 상기 장치(110)는 콘택 저항(130)에 연결되는 것으로 도시된다. 상기 콘택 저항(130)은 대체로 상기 집적 회로(140) 및/또는 상기 장치(110)와 이들의 상호 접속들 사이에 존재하고 연관되는 저항(들)을 나타낸다. 보다 상세하게는, 상기 콘택 저항(130)은 상기 집적 회로(140) 및/또는 상기 장치(110)의 전기적 리드들과 연관된 저항, 상기 장치(110)와 연관된 회로 기판 상의 및/또는 상기 집적 회로 상의 도전성 트레이스(trace)들 그리고 상기 집적 회로(140) 및/또는 상기 장치(110)와 연관된 다른 상호 연결체들(납땜 연결들, 와이어, 케이블류 또는 다른 도전체 연결들과 같은) 및 이와 유사한 것들과 연관된 저항을 나타낸다.
상기 장치(110)는, 예를 들면, 자동 시험 장비(Automatic Test Equipment: ATE) 시스템 시스템과 관련된 파워 서플라이를 나타내는 상기 파워 서플라이(120)를 구비하는 자동 시험 장비(ATE) 시스템이 될 수 있다. 상기 파워 서플라이(120)는 소정의 속도로 전압들의 소정의 범위에 걸쳐 상기 파워 서플라이(120)에 의해 제공되는 공급 전압(VCC)을 램프(ramp)할 수 있고, 컨트롤 단자(120a)에서 제공되는 컨트롤 신호의 제어 하에서 그렇게 할 수 있다. 상기 집적 회로(140)에 의해 수신되는 공급 전압은 VCC-IR로 나타나며, 이는 상기 콘택 저항(130)으로부터 야기되는 전압 강하(IR)만큼 적은 상기 공급 전압(VCC)을 나타낸다.
상기 집적 회로(140)는 온-칩(on-chip) 콘택 저항 특성화로부터의 이점이 있을 수 있는 임의의 형태의 회로가 될 수 있다. 예를 들면, 상기 집적 회로(140)는 디지털 집적 회로(예를 들면, 마이크로프로세서), 선형 집적 회로, 또는 혼합-신호(mixed-signal) 집적 회로가 될 수 있고, 피시험 장치(device under test: DUT)를 나타낼 수 있다. 상기 집적 회로(140)는, 예를 들면, 부하(또는 인터페이스) 기판을 통해 상기 장치(110)(예를 들면, ATE 시스템)에 연결될 수 있고, 이는 또한 상기 콘택 저항(130)에 기여할 수 있다.
일부 실시예들에 있어서, 상기 집적 회로(140)는 센서 회로부(170)를 포함하는 센서 집적 회로이지만, 상기 회로부(170)가 보다 일반적으로 집적 회로 기능성을 나타내는 점이 이해될 것이다. 일 예로서, 상기 집적 회로(140)는 상기 센서 회로부(170)의 일부로서 하나 또는 그 이상의 자기장 센싱 요소들을 구비하고, 자기장을 나타내는 출력 신호를 제공하는 자기장 센서 집적 회로가 될 수 있다. 이러한 자기장 센서 집적 회로는 선형 센서가 될 수 있고, 이 경우에 상기 출력 회로(160)는 감지된 자기장에 비례하는 전류의 형태로서와 같이 출력 신호를 제공할 수 있다. 선택적으로는, 이러한 자기장 센서 집적 회로는 상기 감지된 자기장이 특정한 임계값(threshold) 보다 크거나 작은 지에 따라 두 레벨들 중의 하나로 출력 신호를 제공하는 바이너리 스위치(binary switch)로 동작할 수 있다.
도 2를 이제 참조하면, 도 1과 함께 상술한 집적 회로(140)와 동일하거나 유사할 수 있는 집적 회로(240)는 도 1의 콘택 저항(130)과 동일하거나 유사할 수 있는 콘택 저항(230)에 연결되게 도시되며, 이에 따라, 상기 집적 회로(240) 및 외부 파워 서플라이(도시되지 않음) 사이에서 연관되는 저항(들)을 나타낸다. 상기 외부 파워 서플라이(도시되지 않음)는 도 1에 도시된 장치(110)의 파워 서플라이(120)와 동일하거나 유사할 수 있다. 도 1과 함께 앞서 논의한 바와 같이, 상기 파워 서플라이(120)는, 예를 들면, ATE 시스템의 파워 서플라이가 될 수 있다. 도 1의 집적 회로(140)와 같은 상기 집적 회로(240)는 외부 임피던스 특성화로부터 이점이 있을 수 있는 임의의 유형의 집적 회로가 될 수 있다. 비록 예시의 간편성을 위해 도시되지는 않지만, 상기 집적 회로(240)는 도 1의 센서 회로부(170)와 동일하거나 유사할 수 있고 상기 집적 회로의 기능성을 나타내는 회로부를 구비한다.
상기 집적 회로(240)는 R1 및 R2로 표기된 바와 같은 저항 분배기(resistor divider), 비교기(comparator)(252), 그리고 로직 게이트(logic gate)(254)를 갖는 임피던스 측정 회로(250)를 포함한다. 상기 저항 분배기는 상기 임피던스 측정 회로(250)의 제1 단자(250a) 및 제2 단자(250b) 사이에 연결된다. 상기 제1 임피던스 측정 단자(250a)는 상기 외부 파워 서플라이(도시되지 않음)에 연결되도록 적용되고, 상기 제2 임피던스 측정 단자(250b)는 기준 전위(GND)에 연결되도록 적용된다. 노드(R)에서의 전압은 상기 전압(VCC-IR)에 비례한다. 상기 저항들(R1, R2)의 값들과 상기 저항들(R1, R2)의 값들의 비는, 예를 들면, 상기 공급 전압(VCC)과 연관된 전압 레벨 및/또는 상기 공급 전압(VCC)의 전압들의 소정의 범위 및/또는 문턱 전압(threshold voltage) 레벨(VTH)에 기초하여 선택될 수 있다.
상기 비교기(252)는 제1 비교기 입력에서 상기 저항 분배기와 연관된 전압(예를 들면, 노드(R)에서의 전압 전위) 및 제2 비교기 입력에서 상기 문턱 전압(VTH)을 수신하도록 구성되며, 상기 제1 비교기 입력 및 상기 제2 비교기 입력에 반응하여 비교 신호를 발생시키도록 구성된다. 상기 문턱 전압(VTH)은 상기 집적 회로에 대해 이용 가능한 전압 레벨들, 상기 외부 공급 전압(VCC) 및/또는 상기 저항 분배기에 의한 레벨 시프팅(level shifting)과 같은 다양한 인자들에 기초하여 선택될 수 있다. 상기 문턱 전압(VTH)은 상기 집적 회로(240)에 대해 이용 가능할 수 있고, 상기 저항 분배기에 의해 레벨 시프트될 수 있는 경우에 고정 전압이 될 수 있다.
상기 비교기(252)는 다음에 설명하는 바와 같이 검출되는 최소 콘택 저항에 기초하여 선택되는 히스테리시스(hysteresis)를 가진다. 다양한 다른 인자들이 상기 저항 분배기, 상기 문턱 전압(VTH) 및 상기 비교기 히스테리시스를 선택하는 데 고려될 수 있지만, 이들의 선택 모두는 상기 VCC-IR 전압이 정해진 공급 전압 레벨(VCC)에 대해 검출되는 소정의 콘택 저항 레벨과 동일하거나 큰 콘택 저항 레벨을 나타내는 소정의 레벨 아래로 떨어질 때에 Cntrl 신호(상기 임피던스 측정 회로(250)에 의해 제공되는)가 전환되게 하기 위하여 함께 고려된다.
상기 비교기(252)는 제1 로직 게이트 입력에서 상기 비교 신호 및 제2 로직 게이트 입력에서 테스트 모드(test mode) 신호(Test Mode)를 수신하도록 구성되고, 상기 제1 로직 게이트 입력 및 상기 제2 로직 게이트 입력에 반응하여 상기 임피던스 측정 회로(250)의 제3 단자(250c)에서 로직 게이트 출력 신호(Cntrl)를 발생시키도록 구성되는 로직 게이트(254)에 연결된다. 상기 테스트 모드 신호(Test Mode)는, 예를 들면, 테스트 모드 동작을 개시할 수 있다. 테스트 모드 동작에서, 예를 들면, 상기 집적 회로(240)는 외부 임피던스를 측정하도록 구성된다. 대조적으로, "정상 동작(normal operation)"에서, 상기 집적 회로(240)는 도 1의 회로부(170)(예를 들면, 자기장 센싱)와 같은 회로부를 통해 그 의도된 기능(들)을 수행하도록 구성된다. 일부 실시예들에 있어서, 상기 로직 게이트(254)는 AND 게이트이다.
상기 집적 회로(240)는 또한 연산 증폭기(operational amplifier)(262), 트랜지스터(264) 및 레지스터(resistor)(RO)를 갖는 출력 회로(260) 및 관련 전류 레벨을 포함한다. 일부 실시예들에 있어서, 상기 출력 회로(260)는 전류 소스(source)의 형태로 제공되고, 상기 관련 전류 레벨은 상기 전류 소스가 싱크(sink)하는 전류의 레벨이다. 상기 출력 회로(260)는 외부 파워 서플라이(도시되지 않음)에 연결되도록 적용되는 제1 단자(260a), 기준 전위에 연결되도록 적용되는 제2 단자(260b), 그리고 상기 로직 게이트 출력 신호가 제공되고, 예시된 실시예에서, 상기 컨트롤 신호(Cntrl)를 상기 출력 회로(260)에 제공하는 상기 임피던스 측정 회로(250)의 제3 단자(250c)에 연결되도록 적용되는 제3 컨트롤 단자(260c)를 가진다. 상기 출력 회로의 제1 및 제2 단자들(260a, 260b)은 상기 집적 회로(240)의 출력 단자들을 제공한다. 상기 출력 회로(260)가 전류 소스인 실시예들에 있어서, 상기 집적 회로 출력은 단자들(260a, 260b) 사이에서 상기 전류 소스에 의해 제공되는 전류이다.
특히, 상기 연산 증폭기(262)는 그 비반전(non-inverting) 입력에서 상기 임피던스 측정 회로(250)의 제3 단자(250c)로부터 상기 컨트롤 신호(Cntrl)를 수신하도록 구성되고, 출력 신호를 트랜지스터(264)의 컨트롤 단자에 제공한다. 여기서, 상기 트랜지스터는 상기 출력 회로(260)의 제1 단자(260a)에 연결되도록 적용되는 제1 단자(예를 들면, 콜렉터 단자), 상기 연산 증폭기(262)의 반전(inverting) 입력과 상기 레지스터(RO)에 연결되도록 적용되는 제2 단자(예를 들면, 에미터 단자), 그리고 상기 연산 증폭기 출력에 연결되도록 적용되는 제3 단자(예를 들면, 베이스 단자)를 갖는 바이폴라(bipolar) npn 장치이다.
상기 임피던스 측정 회로(250)의 선택적인 일 실시예에 있어서, 상기 비교기의 출력에서 상기 비교 신호는 상기 컨트롤 신호(Cntrl)를 상기 출력 회로의 제3 컨트롤 단자(260c)에 제공하며, 상기 로직 게이트(254)가 제거된다. 임피던스 측정 회로(250)의 아날로그 구현을 나타낼 수 있는 다른 선택적인 실시예에 있어서, 상기 임피던스 측정 회로(250)의 저항 분배기와 관련된(예를 들면, 노드(R)에서) 전압은 상기 컨트롤 신호(Cntrl)를 상기 출력 회로(260)의 제3 컨트롤 단자(260c)에 제공하며, 상기 비교기(252)는 제거된다.
동작 시에, 상기 외부 파워 서플라이(도시되지 않음)는 전압들의 소정의 범위에 걸쳐 상기 공급 전압(VCC)을 램프(ramp)하도록 구성된다. 일부 실시예들에 있어서, 상기 공급 전압은 상기 전압들의 소정의 범위의 제1 전압으로부터 상기 전압들의 소정의 범위의 제2의 보다 낮은 전압까지 램프된다. 다른 실시예들에 있어서, 상기 제1 전압이 상기 제2 전압보다 낮다. 상기 전압들의 소정의 레벨은, 예를 들면, 상기 집적 회로(240)의 특정된 공급 전압 범위에 기초하여 선택될 수 있다. 상기 저항 분배기는 상기 집적 회로(240)의 특정된 공급 전압 범위를 차지하도록 선택되거나 변경될 수 있다.
상기 비교기(252)는 제1 비교기 입력(예를 들면, 비반전 입력)에서 상기 저항 분배기와 관련된 전압(예를 들면, 노드(R)에서의 전압) 및 제2 비교기 입력(예를 들면, 반전 입력)에서 상기 문턱 전압(VTH)을 수신하며, 상기 저항 분배기와 관련된 전압을 상기 문턱 전압(VTH)과 비교한다. 도 2에 도시된 실시예에 있어서, 상기 노드(R)에서의 전압이 상기 문턱 전압(VTH)보다 클 때, 상기 비교기(252) 출력(상기 비교 신호)은 로직 하이(logic high) 레벨에 있으며, 상기 노드(R)에서의 전압이 상기 문턱 전압(VTH)보다 작을 때, 상기 비교기(252) 출력(상기 비교 신호)은 로직 로우(logic low) 레벨에 있다.
상기 로직 게이트(254)는 상기 비교 신호 및 상기 테스트 모드 신호(Test Mode)를 수신하고, 상기 입력 신호들의 로직 레벨들에 따라 로직 게이트 출력 신호(Cntrl)를 생성한다. 상기 Test Mode 신호는 상기 Test Mode 신호가 구현될 때까지 상기 Cntrl 신호를 로우로 유지하여 상기 임피던스 측정 회로 기능을 실현하며, 이에 따라, 임피던스 측정을 개시한다. 예를 들면, "1"의 로직 게이트 출력 신호는, 예를 들면, 상기 문턱 전압(VTH)보다 큰 상기 저항 분배기와 관련된 전압 및 구현되는 상기 Test Mode 신호를 나타낸다. 대조적으로, "0"의 로직 게이트 출력 신호는, 예를 들면, 상기 노드(R)에서의 전압의 상대적 레벨 및 상기 문턱 전압(VTH)에 관계없이 구현되지 않는 상기 Test Mode 신호와 관련된 전압을 나타낸다. 상기 Test Mode 신호가 하이 또는 로우로 활성화될 수 있는 점이 이해될 것이다.
상기 연산 증폭기(262)는 상기 제1 증폭기 입력(예를 들면, 비반전 입력)에서 상기 컨트롤 신호 및 상기 제2 증폭기 입력(예를 들면, 반전 입력)에서 피드백 신호를 수신한다. 상기 연산 증폭기(262)는 상기 3단자 장치(264) 및 상기 레지스터(RO)와 함께 상기 컨트롤 신호(Cntrl)에 대응하여 상기 출력 회로(260)와 관련된 전류 레벨(여기서, 상기 전압 조절된 전류 소스(260)가 싱크하는 전류의 양)을 조절한다. 일 실시예에 있어서, 상기 Cntrl 신호가 하이로 진행할 때(즉, 상기 Test Mode 신호가 구현되고 상기 노드(R)에서의 전압이 상기 문턱 전압(VTH)보다 클 때), 상기 연산 증폭기(262)의 출력이 증가하며, 이에 따라 상기 출력 회로(260)를 통해(즉, 트랜지스터(264)를 통해) 전류를 증가시킨다. 다른 실시예들에 있어서, 상기 컨트롤 신호의 전환은 상기 출력 회로(260)와 관련된 전류 레벨의 감소를 야기한다.
앞서 논의한 바와 같이, 출력 신호는 상기 출력 회로(260)의 제1 출력 단자(260a) 및 제2 출력 단자(260b)인 상기 집적 회로(240)의 출력 단자들에서 생성된다. 상기 출력 신호는 특히 진동(oscillation)에 대해 모니터된다. 상기 콘택 저항 레벨에 따라, 상기 비교 신호의 전환에 따라 일어나는 상기 출력 회로의 전류의 레벨의 증가는 상기 노드(R)에서의 전압이 감소되게 하며, 이에 따라 상기 비교기(252)의 출력이 로직 로우 레벨로 전환되게 하며(상기 콘택 저항에 걸친 결과적인 전압 강하가 상기 비교기 히스테리시스를 극복하기에 충분할 경우), 상기 연산 증폭기(262)의 출력이 감소되게 하고, 상기 트랜지스터(264)가 전도를 중지하게 하며, 이에 따라 상기 출력 전류가 감소되게 한다. 떨어지는 출력 전류는 결국 상기 노드(R)에서의 전압이 증가되게 할 수 있으며, 이에 따라 상기 비교기의 출력이 로직 하이 레벨로 다시 전환되게 하고(상기 콘택 저항에 걸친 결과적인 전압 증가가 상기 비교기 히스테리시스를 극복하기에 충분할 경우), 상기 연산 증폭기의 출력이 증가되게 하며, 상기 트랜지스터(264)가 다시 도전되게 하여 상기 출력 전류가 증가된다. 이에 따라 명백한 바와 같이, 이러한 방식으로의 상기 출력 회로의 동작은 상기 증가되거나 감소되는 출력 전류로 인한 상기 콘택 저항에 걸친 전압 변화가 상기 비교기(252)의 히스테리시스를 극복하기에 충분히 클 때에 상기 집적 회로(240)의 출력 전류에서 진동을 야기한다. 달리 말하면, 상기 콘택 저항 및 상기 출력 전류 증가/감소의 생성이 상기 비교기 히스테리시스 레벨보다 크지 않는 한 진동은 일어나지 않을 것이다.
특히, 상기 집적 회로(240)의 출력 신호는 진동에 대해 모니터되고, 상기 집적 회로(240)와 관련된 상기 외부 임피던스(230)는 상기 진동에 대응하여 결정될 수 있다. 일부 실시예들에 있어서, 진동에 대해 상기 집적 회로(240)의 출력 신호를 모니터링하는 과정은 전류 모니터링 회로를 구비하는 상기 집적 회로(240)의 일부 또는 외부 장치(예를 들면, 도 1의 장치(110))와 같이 상기 집적 회로(240)에 대해 외부에 구현될 수 있는 경우에 상기 전류 소스(260)의 전류 레벨을 모니터링하는 과정을 포함한다. 일 예로서, 상기 전류 모니터링 회로(도시되지 않음)는 집적 회로 기준 전위 및 외부 기준 전위 사이에 연결되는 직렬 레지스터(예를 들면, 100옴(ohm) 레지스터)를 포함할 수 있고, 상기 전류 소스(260)의 전류 레벨은 상기 직렬 레지스터에 걸친 전압을 모니터링하여 결정될 수 있다.
IC 출력 신호 진동에 기초하여 상기 외부 임피던스를 특성화하기 위한 예시적인 프로세스가 도 3과 함께 다음에 논의된다. 그러나, 여기서는 상기 특성화의 결과가 상기 외부 임피던스(230)가 소정의 레벨 위나 아래에 있는 것에 대한 표시가 될 수 있거나 및/또는 상기 외부 임피던스가 임피던스들의 소정의 범위 내인 것에 대한 표시일 수 있는 것으로 말하면 충분하다. 예들로서, 상기 집적 회로(240)는 LED나 다른 시각적인 표시기(indicator)의 형태와 같은 상기 외부 임피던스 레벨의 표시기, 또는 상기 외부 임피던스 레벨을 나타내는 레벨을 갖는 신호를 제공할 수 있다. 상기 임피던스 표시기 신호는 메모리 장치(예를 들면, EEPROM) 내에 저장될 수 있고, 상기 임피던스는 다양한 포맷들 및/또는 프로토콜들로 전달될 수 있다. 일 예로서, 상기 임피던스는 상기 표시기 신호의 펄스폭의 형태로 전달될 수 있다. 또한, 이러한 표시기(들)는 다양한 동작들을 취하여 상기 외부 임피던스 표시에 반응할 수 있는 상기 집적 회로(240) 상의 다양한 회로부에 제공될 수 있다. 하나의 예로서, 일부 집적 회로들은 감도 또는 오프셋(offset)과 같은 특정 변수들을 트리밍(trimming)하거나 구성들 또는 신호 프로토콜들을 변경하는 것과 같이 다양한 목적들을 위해 제조 동안에 단선되는 퓨즈(fuse)들을 채용한다. 이러한 예에서, 상기 퓨즈들은 상기 칩에서의 전압(VCC-IR)이 소정의 레벨보다 크거나 같지 않는 한 신뢰성 있게 단선되지 않을 수 있다. 이에 따라, 상기 외부 임피던스(230)가 소정의 레벨보다 큰 것에 대한 표시는 상기 퓨즈 단선 동작이 상기 외부 임피던스의 표시가 상기 소정의 레벨보다 큰 경우/동안에 일어나는 것을 방지하는 폐쇄 회로(lock-out circuit)에 연결될 수 있다.
도 3을 이제 참조하면, 도 2에 도시된 집적 회로(240)에 구현될 수 있는 집적 회로와 연관된 외부 임피던스를 결정하기 위한 방법(300)에 대응되는 흐름도가 도시된다. 집적 회로(240)는 앞서 논의한 바와 같이 자기장 센서가 될 수 있다. 여기서 "처리 블록(processing block)"들로 표시되는 사각형의 요소들(도 3에서 요소(305)로 대표됨)은 컴퓨터 소프트웨어 명령들 또는 명령들의 그룹들을 나타낸다. 여기서 "판단 블록(decision block)"들로 표시되는 다이아몬드 형상의 요소들(도 3에서 요소(315)로 대표됨)은 상기 처리 블록들에 의해 나타나는 상기 컴퓨터 소프트웨어 명령들의 실행에 영향을 미치는 컴퓨터 소프트웨어 명령들 또는 명령들의 그룹들을 나타낸다.
상기 처리 및 판단 블록들은 디지털 프로세서 회로 또는 응용 주문형 집적 회로(ASIC)와 같은 기능적으로 동등한 회로들에 의해 수행되는 단계들을 나타낼 수 있다. 상기 흐름도는 임의의 특정한 프로그래밍 언어의 구문을 도시하는 것은 아니다. 오히려, 상기 흐름도는 회로들을 제조하거나 특정 장치에 요구되는 처리를 수행하는 컴퓨터 소프트웨어를 생성하기 위해 해당 기술 분야에서 통상의 지식을 가진 자가 요구하는 기능적인 정보를 예시한다. 루프(loop)들과 변수들의 초기치 설정 및 임시적인 변수들의 사용과 같은 많은 루틴 프로그램 요소들이 도시되지 않는 점에 유의해야 한다. 해당 기술 분야에서 통상의 지식을 가진 자에게는 여기에 다르게 나타내지 않는 한 기재되는 블록들의 특정 순서가 단지 예시적인 것이며, 본 발명의 사상을 벗어나지 않고 변화될 수 있는 점이 이해될 것이다. 따라서, 다르게 기재되지 않는 한, 다음에 기재되는 블록들은 순서가 정해지지 않으며, 가능한 경우에 상기 단계들이 임의의 편리하거나 바람직한 순서로 수행될 수 있는 것을 의미한다.
도 3에 예시된 바와 같이, 집적 회로와 관련된 외부 임피던스(예를 들면, 도 2에 도시된 집적 회로(240)와 관련된 외부 임피던스(230))를 결정하기 위한 방법(300)은 블록 305에서 개시되며, 여기서 파워 서플라이를 포함하고, 도 1의 장치(110)의 동일하거나 유사할 수 있는 외부 장치는 도 2의 집적 회로(240)와 동일하거나 유사할 수 있는 집적 회로에 연결된다.
블록 310에서, 상기 외부 파워 서플라이(예를 들면, 도 1에 도시된 120)의 공급 전압(VCC)이 전압들의 소정의 범위에 걸쳐 램프된다. 일부 실시예들에 있어서, 상기 공급 전압(VCC)은 소정의 속도로 상기 전압들의 소정의 범위에 걸쳐 램프된다.
블록 315에서, 상기 집적 회로(예를 들면, 도 2에 도시된 240)가 상기 비교기(예를 들면, 도 2에 도시된 비교기(252))가 트립(trip)되었던 지를 결정한다. 상기 비교기는, 예를 들면, 상기 저항 분배기와 관련된 전압(예를 들면, 노드(R)에서의 전압 전위)이 상기 문턱 전압(VTH)보다 크게 되는 때에 트립될 수 있다. 상기 비교기가 트립되었을 경우, 상기 방법은 블록 320으로 진행되며, 여기서 상기 출력 회로(예를 들면, 도 2에 도시된 260)와 관련된 전류 레벨이 컨트롤 신호에 대응하여 증가된다. 일부 실시예들에 있어서, 상기 컨트롤 신호(예를 들면, 도 2의 로직 게이트 출력 신호(Cntrl))의 전환은 상기 전류 레벨의 증가를 야기한다. 선택적으로는, 상기 비교기가 아직 트립되지 않았을 경우, 상기 방법은 블록 310으로 돌아가며, 여기서 상기 파워 서플라이(예를 들면, 도 1에 도시된 120)의 공급 전압(VCC)이 상기 전압들의 소정의 범위에 걸쳐 계속하여 램프된다. 블록 310이 반복되는 횟수는 적어도 부분적으로 상기 전압들의 소정의 범위와 관련된 다수의 전압 레벨들에 의존한다.
특히 상기 집적 회로(예를 들면, 도 2에 도시된 240)가 비교기(예를 들면, 도 2에 도시된 252)를 포함하지 않는 선택적인 실시예에 있어서, 블록 310 이후에 상기 방법은 소정의 지연 후에 일어날 수 있는 바와 같이 상기 출력 회로 전류 레벨을 증가시키도록 블록 320으로 진행된다.
블록 320에서 상기 전류 레벨이 증가된 다음, 상기 방법은 블록 325로 진행되며, 여기서 상기 집적 회로의 출력 신호(예를 들면, 도 2에 도시된 트랜지스터(264)를 통한 전류)가 진동에 대해 모니터된다. 예시적인 출력 신호들은 도 4에 도시되며, 다음에 설명된다. 상기 출력 신호(예를 들면, 도 4에 도시된 450a)가 진동하고 있는 것이 결정될 경우, 상기 방법은 블록 340으로 진행된다. 선택적으로는, 상기 출력 신호(예를 들면, 도 4에 도시된 405a)가 진동하고 있지 않은 것으로 결정될 경우, 상기 방법은 블록 330으로 진행된다.
블록 330에서, 상기 공급 전압(VCC)이 상기 소정의 범위에 걸쳐 램프되었는 지가 결정된다. 상기 공급 전압(VCC)이 상기 소정의 범위에 걸쳐 램프되었을 경우, 상기 방법은 블록 335로 진행되며, 여기서 상기 외부 임피던스가 제1 소정의 값 아래인 지가 결정된다. 선택적으로는, 상기 공급 전압(VCC)이 상기 소정의 범위에 걸쳐 램프되지 않았던 것이 결정될 경우, 상기 방법은 블록 310으로 돌아가며, 여기서 상기 공급 전압(VCC)이 상기 전압들의 소정의 범위에 걸쳐 계속 램프된다. 앞서 기술한 바와 같이, 블록 310이 반복되는 횟수는 적어도 부분적으로 상기 전압들의 소정의 범위와 관련된 전압들의 숫자에 의존한다.
블록 340에서, 상기 집적 회로(예를 들면, 도 2에 도시된 240)의 출력 신호(예를 들면, 도 4에 도시된 450a)가 소정의 시간 간격 이상 동안 진동되었던 지가 결정된다. 상기 집적 회로의 출력 신호가 상기 소정의 시간 간격 이상 동안 진동되었을 경우, 상기 방법은 블록 345로 진행되며, 여기서 상기 외부 임피던스가 제2 소정의 값 위인 지가 결정된다. 선택적으로는, 상기 집적 회로의 출력 신호(예를 들면, 도 4에 도시된 435a)가 상기 소정의 시간 간격 이상 동안에 진동되지 않았던 것으로 결정될 경우, 상기 방법은 블록 350으로 진행되며, 여기서 상기 외부 임피던스가 상기 제1 및 제2 소정의 값들 사이인 지가 결정된다. 상기 진동의 기간이 상기 VCC 전압의 변화의 속도(즉, 램핑의 속도), 상기 비교기 히스테리시스, 상기 트랜지스터(264)(도 2)를 통한 전류의 증가/감소, 그리고 상기 콘택 저항의 함수인 점이 이해될 것이다. 대체로, 상기 IC 출력은 상기 VCC 전압이 상기 저항 분배기(R1, R2)에 의해 시프트 다운되는 VCC-IR(보다 낮은 출력 전류 레벨에 기초하는)이 상기 비교기 문턱 전압(VTH)에 도달되는 제1 레벨로부터 상기 저항 분배기(R1, R2)에 의해 시프트 다운되는 VCC-IR(높은 출력 전류 레벨에 기초하는)이 상기 비교기 문턱 전압(VTH)에서 상기 비교기 히스테리시스를 뺀 것에 도달되는 제2 레벨까지 램프되는 동안에는 진동할 것이다. 상기 콘택 저항이 보다 커질수록, 진동을 야기할 것인 상기 VCC 범위도 커질 것이며, 이에 따라 VCC가 램프되면서 상기 진동의 기간이 보다 길어진다. 일부 실시예들에 있어서, 상기 외부 임피던스를 결정하는 과정은 상기 출력 신호의 진동의 발생의 시간, 상기 출력 신호의 진동의 기간, 또는 이들 모두에 대응하여 상기 외부 임피던스를 결정하는 과정을 포함한다.
도 4를 이제 참조하면, 복수의 그래프들(405, 410, 415, 420, 425, 430, 435, 440, 445, 450)은 밀리초(ms)의 시간 단위들로 크기를 나타낸 수평축 및 밀리암페어(mA)의 전류 진폭(피크-투-피크(peak-to-peak)) 단위들로 크기를 나타낸 수직축을 가진다. 상기 수직축은 도 2의 집적 회로(240)와 동일하거나 유사할 수 있는 집적 회로로부터의 출력 신호 레벨들을 나타낸다. 각각의 상기 복수의 그래프들(405, 410, 415, 420, 425, 430, 435, 440, 445, 450)은, 예를 들면, 각기 콘택 저항(230)의 다른 값이지만, 동일한 속도로 램프되는 공급 전압(VCC)의 동일한 범위에 걸쳐 도 3에 도시된 방법(300)의 블록에서 모니터되는 상기 집적 회로의 예시적인 출력 신호(예를 들면, 도 2의 출력 회로(260)를 통한 전류 신호)를 나타내는 출력 신호를 도시한다. 달리 말하면, 상기 수평축은 밀리초의 시간 단위들로 표기되지만 공급 전압(VCC)을 증가시키거나 감소시키는 것에 대응된다. 여기서, 각 그래프(405-450)는 증가된 콘택 저항 값들과 관련되므로, 그래프(405)는 가장 낮은 콘택 저항 레벨과 연관되고, 그래프(450)는 가장 높은 콘택 저항 레벨과 관련된다.
상기 비교기(252)의 출력 신호가 예상되는 대로 보다 높은 콘택 저항에 대해 이후의 시간에서(보다 큰 VCC 전압에서) 전환되는 점은 분명하다. 달리 말하면, 상기 콘택 저항이 보다 커질수록, 상기 콘택 저항에 걸친 보다 큰 전압 강하 때문에 상기 비교기(252)(도 2)를 트립시키는 데 필요한 상기 공급 전압 레벨(VCC)이 보다 높아진다. 따라서, 제1의 가장 낮은 콘택 저항과 관련된 그래프(405)는 상기 비교기가 제1 공급 전압 레벨에서 트립되는 것을 예시하는 반면, 예를 들면 제2의 보다 높은 콘택 저항과 관련된 그래프(430)는 상기 비교기가 보다 높은 공급 전압 레벨(상기 소정의 범위에 걸친 상기 공급 전압의 램핑에서 후에 발생되는)에서 트립되는 것을 예시한다.
특히, 그래프들(405, 410, 415, 420, 425, 430)에 도시된 출력 신호들은 상기 집적 회로에 의해 모니터되는 출력 신호들을 나타내며, 진동되지 않는 것으로 결정된다(예를 들면, 방법(300)의 블록 325에서). 그래프(405)에 도시된 출력 신호(405a)와 실질적으로 동일하거나 유사한 출력 신호로써, 예를 들면, 상기 비교기가 트립되고 상기 출력 전류가 증가되면(405a에 표기된 바와 같이), 상기 집적 회로 출력이 진동하지 않는 것으로 결정되며(예를 들면, 도 3의 블록 325 참조), 후속하여 상기 외부 임피던스는 VCC가 상기 전압들의 전체 범위에 걸쳐 램프된 후에 제1 소정의 값 아래인 것으로 결정된다(예를 들면, 도 3의 블록 335).
대조적으로, 그래프들(435, 440, 445, 450)에 도시된 출력 신호들은 상기 집적 회로에 의해 모니터되는 출력 신호들을 나타내며, 진동되지 않는 것으로 결정된다(예를 들면, 방법(300)의 블록 325에서). 그래프(450)에 도시된 출력 신호와 실질적으로 동일하거나 유사한 출력 신호로써, 예를 들면, 상기 비교기가 트립되면(450a에 표기된 바와 같이), 상기 집적 회로 출력이 진동하는 것으로 결정된다(예를 들면, 도 3의 블록 325 참조). 이후에, 상기 진동이 소정의 시간 간격 이상 동안에 일어났는지가 결정되며(예를 들면, 도 3의 블록 340), 후속하여 상기 임피던스가 제2 소정의 값 위인 지가 결정된다.
그래프(435)에 도시된 출력 신호와 실질적으로 동일하거나 유사한 출력 신호로써, 예를 들면, 상기 비교기가 트립되고(435a에 표기된 바와 같이), 상기 진동이 검출되면(예를 들면, 도 3의 블록 325), 상기 진동이 상기 소정의 시간 간격 이상 동안에 일어나지 않았던 지가 결정되며(예를 들면, 도 3의 블록 340), 후속하여 블록 350에서 상기 임피던스가 상기 제1 및 제2 소정의 값들 사이인 지가 결정된다.
이해될 수 있는 바와 같이, 상기 공급 전압(VCC)이 너무 빠르게 램프될 경우, 그러면 상기 출력 신호 모니터링 회로부에 따라 상기 출력 신호 내의 진동을 검출하는 것이 가능하지 않을 수 있다. 그 결과, 상기 공급 전압(VCC) 램프되는 속도는 진동 검출이 가능하도록 충분히 느리지만, 상기 임피던스 측정을 수행하는 데 필요한 시간 이상이 요구되지 않게 충분히 빠르도록 선택된다.
앞서 설명되고 해당 기술 분야의 숙련자에게 이해될 것인 바와 같이, 본 발명의 실시예들은 여기서 시스템, 방법 또는 이들의 결합으로 구성될 수 있다. 이에 따라, 본 발명의 실시예들은 완전히 하드웨어, 완전히 소프트웨어, 또는 하드웨어와 소프트웨어의 임의의 결합을 포함하는 다양한 수단들로 구성될 수 있다. 또한, 본 발명의 실시예들은 저장 매체 내에 구현된 컴퓨터 판독 가능한 프로그램 명령들(예를 들면, 컴퓨터 소프트웨어)을 갖는 컴퓨터 판독 가능한 기록 매체 상의 컴퓨터 프로그램 제품의 형태를 가질 수 있다. 임의의 적합한 일시적이 아닌 컴퓨터 판독 가능한 기록 매체가 활용될 수 있다.
상술한 바에서는 본 발명의 주제인 다양한 개념들, 구조들 및 기술들을 예시하는 데 기여하는 바람직한 실시예들을 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자에게는 이들 개념들, 구조들 및 기술들을 포괄하는 다른 실시예들도 이용될 수 있는 점이 명백할 것이다.
개시되는 회로들과 방법들이 예시된 2선식 집적 회로에 특히 적절하지만(즉, 상기 임피던스 측정이 이미 현존하는 전류 소스 출력 회로를 이용하기 때문에), 여기에 설명되는 임피던스 측정 회로들 및 방법들이 유사하게 다른 IC 구성들 내의 사용에 대해 적용될 수 있고 유리한 점이 이해될 것이다.
이에 따라, 본 발명의 범주가 설시되는 실시예들에 한정되는 것은 아니며, 다음의 특허 청구 범위의 사상과 범주에 의해 한정되는 것으로 이해되어야 할 것이다.

Claims (21)

  1. 집적 회로에 있어서,
    외부 파워 서플라이(power supply)에 연결되도록 적용되는 제1 단자, 기준 전위(reference potential)에 연결되도록 적용되는 제2 단자, 그리고 제3 컨트롤 단자를 가지는 출력 회로(output circuit)를 포함하고, 상기 제1 및 제2 단자들은 상기 집적 회로의 출력 단자들을 제공하며;
    상기 출력 회로의 상기 컨트롤 단자에 대한 커플링을 위해 컨트롤 신호를 발생시키고, 진동(oscillation)에 대해 상기 집적 회로의 출력 신호를 모니터하도록 상기 외부 파워 서플라이에 반응하는 임피던스 측정 회로(impedance measurement circuit)를 포함하고, 상기 컨트롤 신호는 상기 출력 회로와 관련된 전류 레벨을 컨트롤하며, 상기 출력 신호의 진동은 상기 집적 회로와 관련된 외부 임피던스를 나타내는 것을 특징으로 하는 집적 회로.
  2. 제 1 항에 있어서, 상기 임피던스 측정 회로는 상기 파워 서플라이와 상기 기준 전위 사이에 연결되는 저항 분배기(resistor divider) 및 상기 저항 분배기와 관련된 전압에 반응하는 비교기(comparator)를 포함하며, 상기 비교기의 출력 신호는 상기 컨트롤 신호를 제공하는 것을 특징으로 하는 집적 회로.
  3. 제 1 항에 있어서, 상기 임피던스 측정 회로는 상기 파워 서플라이와 상기 기준 전위 사이에 연결되는 저항 분배기를 포함하며, 상기 저항 분배기와 관련된 전압은 상기 컨트롤 신호를 제공하는 것을 특징으로 하는 집적 회로.
  4. 제 2 항에 있어서, 상기 비교기는 히스테리시스(hysteresis)를 가지는 것을 특징으로 하는 집적 회로.
  5. 제 1 항에 있어서, 상기 집적 회로의 출력 신호의 진동은 상기 집적 회로와 관련된 외부 임피던스를 나타내는 것을 특징으로 하는 집적 회로.
  6. 제 5 항에 있어서, 상기 출력 신호는 상기 집적 회로의 상기 출력 단자들에서 상기 출력 회로에 의해 제공되는 전류인 것을 특징으로 하는 집적 회로.
  7. 제 5 항에 있어서, 상기 진동의 발생의 시간은 상기 외부 임피던스를 나타내는 것을 특징으로 하는 집적 회로.
  8. 제 5 항에 있어서, 상기 진동의 기간은 상기 외부 임피던스를 나타내는 것을 특징으로 하는 집적 회로.
  9. 제 1 항에 있어서, 상기 외부 파워 서플라이는 소정의 속도로 소정의 전압 범위에 걸쳐 램프(ramp)되는 공급 전압을 제공하는 것을 특징으로 하는 집적 회로.
  10. 제 1 항에 있어서, 상기 컨트롤 신호의 전환은 상기 출력 회로의 전류 레벨의 증가를 야기하는 것을 특징으로 하는 집적 회로.
  11. 제 2 항에 있어서, 상기 임피던스 측정 회로는 제1 입력으로 상기 비교기의 출력 신호 및 제2 입력으로 테스트 모드(test mode) 신호를 수신하도록 연결되는 로직 게이트(logic gate)를 더 포함하며, 상기 로직 게이트의 출력 신호는 상기 컨트롤 신호를 제공하는 것을 특징으로 하는 집적 회로.
  12. 제 1 항에 있어서, 상기 출력 회로는 전류 소스를 포함하는 것을 특징으로 하는 집적 회로.
  13. 제 1 항에 있어서, 상기 집적 회로는 자기장 센서인 것을 특징으로 하는 집적 회로.
  14. 제 1 항에 있어서, 상기 외부 파워 서플라이는 자동 시험 장비(Automatic Test Equipment: ATE)와 관련된 파워 서플라이인 것을 특징으로 하는 집적 회로.
  15. 집적 회로와 관련된 외부 임피던스를 결정하기 위한 방법에 있어서,
    외부 파워 서플라이를 상기 외부 파워 서플라이에 연결되도록 적용되는 제1 단자, 기준 전위에 연결되도록 적용되는 제2 단자 및 제3 컨트롤 단자를 가지는 출력 회로를 구비하는 상기 집적 회로에 연결하는 단계를 포함하고, 상기 제1 및 제2 단자들은 상기 집적 회로의 출력 단자들을 제공하며;
    상기 외부 파워 서플라이로부터의 공급 전압에 대응하여 상기 출력 회로의 컨트롤 단자에 대한 커플링을 위해 컨트롤 신호를 발생시키는 단계를 포함하고;
    전압들의 소정의 범위에 걸쳐 상기 외부 파워 서플라이의 공급 전압을 램핑(ramping)하는 단계를 포함하며;
    상기 컨트롤 신호에 대응하여 상기 출력 회로와 관련된 전류 레벨을 컨트롤하는 단계를 포함하고;
    상기 집적 회로의 출력 신호를 진동에 대해 모니터링하는 단계를 포함하며;
    상기 진동에 대응하여 상기 외부 임피던스를 결정하는 단계를 포함하는 것을 특징으로 하는 방법.
  16. 제 15 항에 있어서, 상기 컨트롤 신호를 발생시키는 단계는 상기 공급 전압의 레벨 시프트된 버전을 문턱 전압(threshold voltage)과 비교하는 단계를 포함하는 것을 특징으로 하는 방법.
  17. 제 15 항에 있어서, 상기 컨트롤 신호를 발생시키는 단계는 상기 공급 전압을 레벨 시프팅(shifting)하는 단계를 포함하는 것을 특징으로 하는 방법.
  18. 제 15 항에 있어서, 상기 출력 회로는 전류 소스를 포함하며, 상기 집적 회로의 출력 신호를 진동에 대해 모니터링하는 단계는 상기 전류 소스의 전류 레벨을 모니터링하는 단계를 포함하는 것을 특징으로 하는 방법.
  19. 제 15 항에 있어서, 상기 외부 임피던스를 결정하는 단계는 상기 진동의 발생의 시간, 상기 진동의 기간, 또는 이들 모두에 대응하여 상기 외부 임피던스를 결정하는 단계를 포함하는 것을 특징으로 하는 방법.
  20. 제 15 항에 있어서, 상기 집적 회로는 자기장 센서인 것을 특징으로 하는 방법.
  21. 제 15 항에 있어서, 상기 외부 파워 서플라이는 자동 시험 장비(ATE)와 관련된 파워 서플라이인 것을 특징으로 하는 방법.
KR1020167035290A 2014-05-30 2015-05-21 외부 임피던스의 측정을 위한 집적 회로 및 관련 방법 KR102025590B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/291,597 2014-05-30
US14/291,597 US9575103B2 (en) 2014-05-30 2014-05-30 Integrated circuit and associated methods for measurement of an external impedance
PCT/US2015/031902 WO2015183680A1 (en) 2014-05-30 2015-05-21 Integrated circuit and associated method for measurement of an external impedance

Publications (2)

Publication Number Publication Date
KR20170015335A KR20170015335A (ko) 2017-02-08
KR102025590B1 true KR102025590B1 (ko) 2019-11-04

Family

ID=53284611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167035290A KR102025590B1 (ko) 2014-05-30 2015-05-21 외부 임피던스의 측정을 위한 집적 회로 및 관련 방법

Country Status (4)

Country Link
US (1) US9575103B2 (ko)
EP (1) EP3134743B1 (ko)
KR (1) KR102025590B1 (ko)
WO (1) WO2015183680A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10554058B2 (en) * 2015-05-14 2020-02-04 Media Tek Inc. Systems and methods for monitoring an operating status of a connector

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001183422A (ja) 1999-12-27 2001-07-06 Hitachi Ltd 半導体集積回路及び電子回路
JP2001194425A (ja) 1999-11-01 2001-07-19 Toshiba Corp 集積回路及びロット選別システム
US20060097741A1 (en) 2002-10-29 2006-05-11 Payman Richard J Method of and apparatus for testing for integrated circuit contact defects
US20070080697A1 (en) 2005-09-27 2007-04-12 Sony Corporation Semiconductor device tester pin contact resistance measurement
WO2007093172A2 (de) 2006-02-16 2007-08-23 Infineon Technologies Ag Integrierte schaltkreis-anordnung und verfahren zum ermitteln des parasitären ohmschen widerstands zumindest der zuleitung zumindest einer speicherzelle einer integrierten schaltkreis-anordnung
JP2010210526A (ja) 2009-03-11 2010-09-24 Optrex Corp 抵抗測定機能付ｉｃ、ｉｃ搭載パネルおよび抵抗測定方法
US20120039005A1 (en) 2009-04-27 2012-02-16 Panasonic Corporation Current controller and protection circuit
US20120092800A1 (en) 2010-04-09 2012-04-19 Ti-Hua Ko Circuit for detecting over-voltage and over-current
US20130027089A1 (en) 2011-04-29 2013-01-31 Fairchild Semiconductor Corporation Circuit and method for detecting multiple supply voltages
US20150153405A1 (en) 2013-12-04 2015-06-04 Princeton Technology Corporation Automatic testing system and method
US20150247892A1 (en) 2014-02-28 2015-09-03 International Business Machines Corporation Method for the characterization and monitoring of integrated circuits
JP2016514264A (ja) 2013-03-08 2016-05-19 ライトポイント・コーポレイションＬｉｔｅＰｏｉｎｔ Ｃｏｒｐｏｒａｔｉｏｎ 同時にテストされる複数の被試験デバイス（ｄｕｔ）との無線周波（ｒｆ）信号接続完全性を確認するシステム及び方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH491547A (de) 1969-09-16 1970-05-31 Landis & Gyr Ag Kippverstärkerschaltung mit mindestens einer monolithisch integrierten Kippverstärkerstufe
DE58905746D1 (de) 1988-07-26 1993-11-04 Siemens Ag Schaltungsanordnung zur ueberwachung einer auf null-potential bezogenen spannungsquelle gegenueber zwei vergleichsspannungen.
US6707312B2 (en) * 2001-11-19 2004-03-16 Micron Technology, Inc. Pseudo variable resistor for tester platform
JP3574444B2 (ja) * 2002-08-27 2004-10-06 沖電気工業株式会社 プローブの接触抵抗測定方法及び半導体デバイスの試験方法
US7411320B2 (en) 2005-10-25 2008-08-12 Bittner George E Radially-activated engine
JP4798618B2 (ja) * 2006-05-31 2011-10-19 ルネサスエレクトロニクス株式会社 出力回路および半導体集積回路装置
JP4786608B2 (ja) * 2007-07-30 2011-10-05 パナソニック株式会社 磁界検出装置
JP2012099199A (ja) * 2010-11-05 2012-05-24 Elpida Memory Inc 半導体装置及びその制御方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001194425A (ja) 1999-11-01 2001-07-19 Toshiba Corp 集積回路及びロット選別システム
JP2001183422A (ja) 1999-12-27 2001-07-06 Hitachi Ltd 半導体集積回路及び電子回路
US20060097741A1 (en) 2002-10-29 2006-05-11 Payman Richard J Method of and apparatus for testing for integrated circuit contact defects
US20070080697A1 (en) 2005-09-27 2007-04-12 Sony Corporation Semiconductor device tester pin contact resistance measurement
WO2007093172A2 (de) 2006-02-16 2007-08-23 Infineon Technologies Ag Integrierte schaltkreis-anordnung und verfahren zum ermitteln des parasitären ohmschen widerstands zumindest der zuleitung zumindest einer speicherzelle einer integrierten schaltkreis-anordnung
JP2010210526A (ja) 2009-03-11 2010-09-24 Optrex Corp 抵抗測定機能付ｉｃ、ｉｃ搭載パネルおよび抵抗測定方法
US20120039005A1 (en) 2009-04-27 2012-02-16 Panasonic Corporation Current controller and protection circuit
US20120092800A1 (en) 2010-04-09 2012-04-19 Ti-Hua Ko Circuit for detecting over-voltage and over-current
US20130027089A1 (en) 2011-04-29 2013-01-31 Fairchild Semiconductor Corporation Circuit and method for detecting multiple supply voltages
JP2016514264A (ja) 2013-03-08 2016-05-19 ライトポイント・コーポレイションＬｉｔｅＰｏｉｎｔ Ｃｏｒｐｏｒａｔｉｏｎ 同時にテストされる複数の被試験デバイス（ｄｕｔ）との無線周波（ｒｆ）信号接続完全性を確認するシステム及び方法
US20150153405A1 (en) 2013-12-04 2015-06-04 Princeton Technology Corporation Automatic testing system and method
US20150247892A1 (en) 2014-02-28 2015-09-03 International Business Machines Corporation Method for the characterization and monitoring of integrated circuits

Also Published As

Publication number Publication date
EP3134743B1 (en) 2018-03-14
US9575103B2 (en) 2017-02-21
KR20170015335A (ko) 2017-02-08
EP3134743A1 (en) 2017-03-01
US20150346252A1 (en) 2015-12-03
WO2015183680A1 (en) 2015-12-03

Similar Documents

Publication Publication Date Title
CN108474827B (zh) 用于在磁场传感器中执行自测试诊断的电路和技术
KR102015894B1 (ko) 결함 검출 및 셀프 테스트 기능을 가진 센서
US9910088B2 (en) Methods and apparatus for sensor diagnostics including programmable self-test signals
US11428731B2 (en) Sensor integrated circuit load current monitoring circuitry and associated methods
US10837987B2 (en) Methods and apparatus for monitoring a level of a regulated source
US9910087B2 (en) Integrated circuit and method for detecting a stress condition in the integrated circuit
JP6000365B2 (ja) 故障テストのための回路および方法
US10001519B2 (en) Ground reference fault detection in circuits with multiple ground references
KR102025590B1 (ko) 외부 임피던스의 측정을 위한 집적 회로 및 관련 방법
US11561257B2 (en) Signal path monitor
EP3594704B1 (en) Integrated circuit with connectivity error detection

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right