KR102022790B1 - 듀얼 피드백을 이용하는 광대역 증폭기 - Google Patents

듀얼 피드백을 이용하는 광대역 증폭기 Download PDF

Info

Publication number
KR102022790B1
KR102022790B1 KR1020180011490A KR20180011490A KR102022790B1 KR 102022790 B1 KR102022790 B1 KR 102022790B1 KR 1020180011490 A KR1020180011490 A KR 1020180011490A KR 20180011490 A KR20180011490 A KR 20180011490A KR 102022790 B1 KR102022790 B1 KR 102022790B1
Authority
KR
South Korea
Prior art keywords
amplifier
nmos transistor
pmos transistor
feedback
broadband
Prior art date
Application number
KR1020180011490A
Other languages
English (en)
Other versions
KR20190092100A (ko
Inventor
김태욱
장준영
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020180011490A priority Critical patent/KR102022790B1/ko
Publication of KR20190092100A publication Critical patent/KR20190092100A/ko
Application granted granted Critical
Publication of KR102022790B1 publication Critical patent/KR102022790B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/342—Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • H03F1/48—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers
    • H03F1/483—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers with field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 광대역 증폭기에 관한 기술로서, 일실시예에 따른 광대역 증폭기는 상보적(Complementary)으로 연결된 제1 NMOS 트랜지스터 및 제1 PMOS 트랜지스터를 포함하는 제1 증폭부와, 제1 증폭부의 출력을 수신하고, 상보적으로 연결된 제2 NMOS 트랜지스터 및 제2 PMOS 트랜지스터를 포함하는 제2 증폭부 및 제2 증폭부의 출력을 제1 증폭부의 입력으로 피드백하는 제1 피드백 패스(Feedback path) 상에 위치하는 피드백부를 포함한다.

Description

듀얼 피드백을 이용하는 광대역 증폭기{WIDEBAND AMPLIFIER USING DUAL FEEDBACK}
본 발명은 광대역 증폭기에 관한 기술로서, 구체적으로는 듀얼 피드백을 이용하는 광대역 저잡음 증폭기에 대한 기술적 사상에 관한 것이다.
광대역 수신기는 서로 다른 주파수 대역을 가지는 다수의 수신기를 하나의 장치로 사용할 수 있는 수신기로서, SDR(Software defined radio)에 대한 관심과 함께 관련 연구가 지속되고 있으며, 광대역 수신기의 핵심이라고 할 수 있는 광대역 증폭기 역시 관련 연구가 지속되고 있다.
전술한 광대역 증폭기 중 가장 넓게 사용되는 증폭기는 인덕터를 사용하는 광대역 증폭기이며, 인덕터를 사용하는 광대역 증폭기는 회로 내의 기생 캐퍼시터를 상쇄함으로써 다른 성능 저하 없이 광대역 이득범위를 가지게 된다.
그러나, 인덕터의 경우 증폭기와 함께 집적하게 되면 면적소비가 크게 증가하게 되고, 면적 소비로 인해 스위치 등을 이용한 범위 조정이 불가능하며, CMOS 공정 기술의 미세화와 함께 면적을 쉽게 줄일 수 없다는 문제가 있다.
따라서, 전술한 문제들을 해결할 수 있는 새로운 구조의 광대역 증폭기에 대한 필요성이 증가하고 있다.
한국등록특허 제10-1387975호 "저잡음 증폭기" 한국공개특허 제10-2010-0067934호 "피드백 저항을 이용하여 성능을 조절하는 광대역 저잡음 증폭기"
본 발명은, 증폭부에 구비된 트랜지스터들을 상보적 구조로 설계하여 증폭부의 노이즈를 최소화하는 것을 목적으로 한다.
또한, 본 발명은, 피드백부에 구비된 트랜지스터들을 상보적 구조로 설계하여 피드백 과정에서 발생하는 노이즈의 영향을 최소화하는 것을 목적으로 한다.
또한, 본 발명은, 본드 와이어를 이용한 피드백 패스를 추가로 생성함으로써, 고주파에서 노이즈 특성을 낮게 유지하면서 선형성을 향상 시키는 것을 목적으로 한다.
본 발명의 일실시예에 따른 광대역 증폭기는 상보적(Complementary)으로 연결된 제1 NMOS 트랜지스터 및 제1 PMOS 트랜지스터를 포함하는 제1 증폭부와, 제1 증폭부의 출력을 수신하고, 상보적으로 연결된 제2 NMOS 트랜지스터 및 제2 PMOS 트랜지스터를 포함하는 제2 증폭부 및 제2 증폭부의 출력을 제1 증폭부의 입력으로 피드백하는 제1 피드백 패스(Feedback path) 상에 위치하는 피드백부를 포함한다.
일측에 따르면, 제1 증폭부는 제1 NMOS 트랜지스터와 제1 PMOS 트랜지스터 사이에 위치한 제1 노드 및 제2 NMOS 트랜지스터와 제2 PMOS 트랜지스터 사이에 위치한 제2 노드를 연결하는 연결 라인을 통해 제1 증폭부의 출력을 제2 증폭부로 전달할 수 있다.
일측에 따르면, 제1 증폭부 및 제2 증폭부는 연결 라인 및 본드 와이어(Bond-wire)의 인덕턴스(Inductance) 성분에 기초하여 제2 피드백 패스를 형성할 수 있다.
일측에 따르면, 본드 와이어는 제1 증폭부 및 제2 증폭부를 전원라인(VDD) 및 접지라인(GND)과 각각 연결하는 배선일 수 있다.
일측에 따르면, 제1 증폭부는 제1 PMOS 트랜지스터의 소스(Source)를 통해 전원라인(VDD)과 연결되고, 제1 NMOS 트랜지스터의 소스를 통해 접지라인(GND)과 연결 수 있다.
일측에 따르면, 제1 증폭부는 제1 NMOS 트랜지스터의 게이트(Gate) 및 제1 PMOS 트랜지스터의 게이트와 연결되는 입력 노드를 더 포함할 수 있다.
일측에 따르면, 제2 증폭부는 제2 NMOS 트랜지스터의 드레인(Drain)을 통해 전원라인(VDD)과 연결되고, 제2 PMOS 트랜지스터의 드레인을 통해 접지라인(GND)과 연결될 수 있다.
일측에 따르면, 제2 증폭부는 제2 NMOS 트랜지스터의 드레인(Drain) 및 제2 PMOS 트랜지스터의 드레인과 연결되는 출력노드를 더 포함할 수 있다.
일측에 따르면, 피드백부는 상보적으로 연결된 제3 NMOS 트랜지스터 및 제3 PMOS 트랜지스터를 포함할 수 있다.
일측에 따르면, 피드백부는 제3 NMOS 트랜지스터의 드레인(Drain)을 통해 전원라인(VDD)과 연결되고, 제3 PMOS 트랜지스터의 드레인을 통해 접지라인(GND)과 연결될 수 있다.
일실시예에 따르면, 증폭부에 구비된 트랜지스터들을 상보적 구조로 설계하여 증폭부의 노이즈를 최소화할 수 있다.
또한, 일실시예에 따르면, 피드백부에 구비된 트랜지스터들을 상보적 구조로 설계하여 피드백 과정에서 발생하는 노이즈의 영향을 최소화 할 수 있다.
또한, 일실시예에 따르면, 본드 와이어를 이용한 피드백 패스를 추가로 생성함으로써, 고주파에서 노이즈 특성을 낮게 유지하면서 선형성을 향상 시킬 수 있다.
도 1은 폴디드 캐스코드(Folded cascade) 구조의 광대역 증폭기를 설명하기 위한 도면이다.
도 2는 본 발명의 일실시예에 따른 광대역 증폭기를 설명하기 위한 도면이다.
도 3은 본 발명의 일실시예에 따른 광대역 증폭기의 상세한 구조를 설명하기 위한 도면이다.
도 4는 본 발명의 일실시예에 따른 광대역 증폭기의 제2 피드백 패스를 설명하기 위한 도면이다.
도 5는 본 발명의 일실시예에 따른 광대역 증폭기의 OIP3 성능 측정 결과를 설명하기 위한 도면이다.
도 6은 본 발명의 일실시예에 따른 광대역 증폭기의 노이즈 특성 측정 결과를 설명하기 위한 도면이다.
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시예들에 대해서 특정한 구조적 또는 기능적 설명들은 단지 본 발명의 개념에 따른 실시예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시예들은 다양한 형태로 실시될 수 있으며 본 명세서에 설명된 실시예들에 한정되지 않는다.
본 발명의 개념에 따른 실시예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시예들을 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시예들을 특정한 개시형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어를 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만, 예를 들어 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 표현들, 예를 들어 "~사이에"와 "바로~사이에" 또는 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함으로 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 특허출원의 범위가 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
도 1은 폴디드 캐스코드(Folded cascade) 구조의 광대역 증폭기를 설명하기 위한 도면이다.
도 1을 참조하면, 폴디드 캐스코드(Folded cascade; 100)는 NMOS 트랜지스터와 PMOS 트랜지스터를 사용하는 구조로서, 미세 공정에 따라 사용 가능한 공급전압이 감소하여 캐스코드(Cascode) 구조의 적용이 어려워진 증폭기의 설계 과정에 적용될 수 있다.
본 발명의 일실시예에 따른 광대역 증폭기는 전술한 폴디드 캐스코드에 상보적(Complementary) 구조를 적용함으로써, 광대역 증폭기에서 발생할 수 있는 노이즈를 최소화할 수 있다.
도 2는 본 발명의 일실시예에 따른 광대역 증폭기를 설명하기 위한 도면이다.
도 2를 참조하면, 광대역 증폭기(200)는 제1 증폭부(210), 제2 증폭부(220) 및 피드백부(230)를 포함할 수 있다.
일실시예에 따른 제1 증폭부(210)는 상보적(Complementary)으로 연결된 제1 NMOS 트랜지스터 및 제1 PMOS 트랜지스터를 포함할 수 있다.
일실시예에 따른 제2 증폭부(220)는 상보적으로 연결된 제2 NMOS 트랜지스터 및 제2 PMOS 트랜지스터를 포함할 수 있다.
일실시예에 따른 피드백부(230)는 상보적 (Complementary)으로 연결된 제3 NMOS 트랜지스터 및 제3 PMOS 트랜지스터를 포함할 수 있고, 제1 피드백 패스를 통해 제2 증폭부의 출력을 제1 증폭부의 입력으로 피드백할 수 있다.
즉, 일실시예에 따른 광대역 증폭기(200)는 제1 증폭부(210), 제2 증폭부(220) 및 피드백부(230)에 구비된 트랜지스터들을 상보적 구조로 설계하여 노이즈를 최소화할 수 있다. 예를 들어, 노이즈는 제2 하모닉 성분(2nd order harmonic)일 수 있다.
또한, 일실시예에 따른 광대역 증폭기(200)는 본드 와이어를 이용한 피드백 패스를 추가로 생성함으로써, 고주파에서 노이즈 특성을 낮게 유지하면서 선형성을 향상 시킬 수 있다.
이하에서는 도 3을 참조하여 일실시예에 따른 광대역 증폭기(200)의 상세한 구조를 설명하기로 한다.
도 3은 본 발명의 일실시예에 따른 광대역 증폭기의 상세한 구조를 설명하기 위한 도면이다.
도 3을 참조하면, 참조부호 310은 도 2의 제1 증폭부(210)를 도시하며, 참조부호 320은 도 2의 제2 증폭부(220)를 도시하고, 참조부호 330은 도 2의 피드백부(230)를 도시한다.
일실시예에 따른 제1 증폭부(310)는 상보적(Complementary)으로 연결된 제1 NMOS 트랜지스터(MN1) 및 제1 PMOS 트랜지스터(MP1)를 포함할 수 있다.
일측에 따르면, 제1 증폭부(310)는 제1 PMOS 트랜지스터(MP1)의 소스(Source)를 통해 전원라인(VDD)과 연결되고, 제1 NMOS 트랜지스터(MN1)의 소스를 통해 접지라인(GND)과 연결될 수 있다.
일측에 따르면, 제1 증폭부는 제1 NMOS 트랜지스터(MN1)의 게이트(Gate) 및 제1 PMOS 트랜지스터(MP1)의 게이트와 연결되는 입력 노드(N_Input)를 포함할 수 있다.
구체적으로, 제1 PMOS 트랜지스터(MP1) 및 제1 NMOS 트랜지스터(MN1)의 게이트는 동일한 입력 노드(N_Input)를 공유하며, 입력 노드(N_Input)를 통해 동일한 게이트 신호를 수신할 수 있다.
일실시예에 따른 제2 증폭부(320)는 제1 증폭부(310)의 출력을 수신하고, 상보적으로 연결된 제2 NMOS 트랜지스터(MN2) 및 제2 PMOS 트랜지스터(MP2)를 포함할 수 있다.
일측에 따르면, 제2 증폭부(320)는 제2 NMOS 트랜지스터(MN2)의 드레인(Drain)을 통해 전원라인(VDD)과 연결되고, 제2 PMOS 트랜지스터(MP2)의 드레인을 통해 접지라인(GND)과 연결될 수 있다.
즉, 일실시예에 따른 광대역 증폭기(300)는 제1 증폭부(310)의 제1 PMOS 트랜지스터(MP1) 및 제1 NMOS 트랜지스터(MN1)와, 제2 증폭부(320)의 제2 NMOS 트랜지스터(MN2) 및 제2 PMOS 트랜지스터(MP2)를 각각 상보적 구조로 설계함으로써, 제1 증폭부(310) 및 제2 증폭부(320)에서 발생할 수 있는 노이즈를 최소화할 수 있다.
예를 들어, 제1 증폭부(310) 및 제2 증폭부(320)에서 발생할 수 있는 노이즈는 제2 하모닉 성분(2nd order harmonic)일 수 있다.
일측에 따르면, 제2 증폭부(320)는 제2 NMOS 트랜지스터(MN2)의 드레인(Drain) 및 제2 PMOS 트랜지스터(MP2)의 드레인과 연결되는 출력노드(N_Output)를 포함할 수 있다.
구체적으로, 제2 증폭부(320)는 출력 노드(N_Output)를 통해 출력을 제1 피드백 패스(Feedback path) 및 외부로 출력할 수 있다.
한편, 제1 증폭부(310)는 제1 NMOS 트랜지스터(MN1)와 제1 PMOS 트랜지스터(MP1) 사이에 위치한 제1 노드(N1) 및 제2 NMOS 트랜지스터(MN2)와 제2 PMOS 트랜지스터(MP2) 사이에 위치한 제2 노드(N2)를 연결하는 연결 라인을 통해 제1 증폭부(310)의 출력을 제2 증폭부(320)로 전달할 수 있다.
일측에 따르면, 제1 증폭부(310) 및 제2 증폭부(320)는 제1 노드(N1) 및 제2 노드(N2)를 연결하는 연결 라인 및 본드 와이어(Bond-wire)의 인덕턴스(Inductance) 성분에 기초하여 제2 피드백 패스를 형성할 수 있다.
예를 들어, 제2 피드백 패스는 포지티브 피드백 패스(Positive feedback path)일 수 있다.
일실시예에 따른 제2 피드백 패스는 이후, 도 4를 통하여 보다 구체적으로 설명하기로 한다.
일실시예에 따른 피드백부(330)는 제2 증폭부(320)의 출력을 제1 증폭부(310)의 입력으로 피드백하는 제1 피드백 패스(Feedback path) 상에 위치할 수 있다.
일측에 따르면, 피드백부(330)는 상보적으로 연결된 제3 NMOS 트랜지스터(MN3) 및 제3 PMOS 트랜지스터(MP3)를 포함할 수 있다.
일실시예에 따른 피드백부(330)는 제3 NMOS 트랜지스터의 드레인(Drain)을 통해 전원라인(VDD)과 연결되고, 제3 PMOS 트랜지스터의 드레인을 통해 접지라인(GND)과 연결될 수 있다.
즉, 일실시예에 따른 광대역 증폭기(300)는 피드백부(330)의 제3 NMOS 트랜지스터(MN3) 및 제3 PMOS 트랜지스터(MP3)를 상보적 구조로 설계함으로써, 피드백 과정에서 발생하는 노이즈의 영향을 최소화할 수 있다.
도 4는 본 발명의 일실시예에 따른 광대역 증폭기의 제2 피드백 패스를 설명하기 위한 도면이다.
도 4를 참조하면, 참조부호 400은 도 3의 제1 증폭부(310) 및 제2 증폭부(320)를 도시한다.
일측에 따르면, 제1 증폭부 및 제2 증폭부(400)는 제1 노드(N1) 및 제2 노드(N2) 사이에 구비된 연결 라인과, 본드 와이어(Bond-wire)의 인덕턴스(Inductance) 성분에 기초하여 제2 피드백 패스를 형성할 수 있다.
일측에 따르면, 본드 와이어는 제1 증폭부 및 제2 증폭부(400)를 전원라인(VDD) 및 접지라인(GND)과 각각 연결하는 배선일 수 있다.
구체적으로, 제1 증폭부 및 제2 증폭부(400)를 포함하는 본 발명의 일실시예에 따른 광대역 증폭기는 칩(Chip)의 형태로 PCB(Printed Circuit Board) 기판에 실장될 수 있으며, 본드 와이어는 전술한 칩과 PCB 기판에 포함된 전원라인(VDD) 및 접지라인(GND)을 연결하는 역할을 수행할 수 있다.
예를 들어, 본드 와이어의 인덕턴스 성분은 1 nH 정도일 수 있다.
즉, 본 발명의 일실시예에 따른 광대역 증폭기는 칩 내부가 아닌 칩 외부에 위치한 본드 와이어의 인덕턴스 성분을 이용하여 피드백 패스를 형성함으로써, 본드 와이어를 사용하지 않는 기존의 광대역 증폭기 대비 대역폭을 더 향상시킬 수 있다.
또한, 칩 내부의 인덕턴스 성분을 사용하지 않기 때문에 인턱턴스 성분의 사용에 따른 면적의 낭비를 최소화할 수 있다.
도 5는 본 발명의 일실시예에 따른 광대역 증폭기의 OIP3 성능 측정 결과를 설명하기 위한 도면이다.
도 5를 참조하면, 참조부호 510은 본드 와이어를 사용하지 않는 광대역 증폭기의 OIP3 성능의 측정 결과를 도시하고, 참조부호 520은 본드 와이어를 사용하는 일실시예에 따른 광대역 증폭기의 OIP3 성능의 측정 결과를 도시한다.
구체적으로, 증폭기에서 선형성(Linealrity)이란 회로의 이득이 유지되며 왜곡이 발생하지 않는 신호의 크기가 어느 정도인가를 나타내는 특성이다.
다시 말해, 입력신호전력이 작은 영역(이를 테면, 소신호 영역)에서 증폭기의 출력전력은 입력전력에 대해 1의 기울기로 일정한 이득을 갖는다.
이상적인 증폭기의 경우에는 완전히 선형적이지만, 실제 증폭기의 경우는 일정한 범위에서 근사적으로 선형성을 유지한다. 또한, 입력전력 대출력전력의 비율은 그대로 전력이득이 된다.
그런데, 입력전력을 점점 더 크게 하면 비선형적(nonlinear) 특성이 나타나기 시작한다. 즉, 비선형으로 일그러짐이 생기며, 이러한 비선형 동작으로 인해 증폭된 출력신호에 왜곡이 발생된다.
따라서, 증폭기 성능은 선형성이 좋을수록 우수하다고 할 수 있으며 증폭기의 선형성이 얼마나 좋은가를 나타내는 대표적인 선형 지표로서, OIP3를 사용한다.
OIP3에 대한 이해를 돕기 위해, 먼저 상호변조(Intermodulation: IM)에 대하여 정의한다.
상호변조(IM)이란 시스템 내에 존재하는 능동회로에 포함된 비선형소자로 인해 발생하는 것으로서, 입력에는 없으나 출력에 나타나는 신호성분이다.
즉, 비선형 회로의 입력단에 한 주파수의 신호 성분이 들어가면 출력단에서는 그 비선형성(nonlinearity)으로 인해 y = a + bx + cx2+ dx3... 과 같이 하모닉 성격을 가진 비선형 출력들이 발생한다.
그런데, 만약 두 개의 주파수가 한 시스템을 통과할 경우 이것이 서로 혼합되어 하모닉들의 합과 차에 해당하는 주파수에너지 성분들이 출력되는데, 이러한 현상 자체 혹은 기생주파수성분들을 '상호변조'라 부르며, 이러한 상호변조에 의한 왜곡을 '상호변조왜곡(Intermodulation distortion: IMD)'이라 부른다.
즉, 상호변조왜곡(IMD)이란 상호변조(IM)로 인하여 신호의 왜곡(distortion)이 일어나는 정도를 의미한다.
이러한 상호변조왜곡(IMD)에서 증폭기의 선형성에 영향을 주는 것은 3차항 성분이다.
이를 수식적으로 설명하면 입력신호가 증가함에 따라 상호변조왜곡(IMD)은 3제곱으로 늘어나기 때문에, 처음에는 상호변조왜곡(IMD)이 작더라도 입력신호가 계속 증가할 경우 원신호보다 훨씬 빠른 기울기로 증가함으로써 결국엔 원신호의 전력과 같아지는 지점인 'IP3'에 도달하게 되며, 'IP3'의 입력레벨을 IIP3(input IP3), 출력레벨을 OIP3(output IP3)라 부른다.
즉, IP3가 클수록 상호변조 왜곡(IMD)의 3차항 성분이 원신호에 비해 더욱 작다는 것을 의미한다. 따라서 IP3값이 클수록 선형성이 좋다고 할 수 있다.
참조부호 500에 도시된 OIP3 성능의 측정 결과에 따르면, 본 발명의 일실시예에 따른 광대역 증폭기(520)는 고주파 대역에서 본드 와이어를 사용하지 않는 광대역 증폭기(510) 보다 OIP3 성능이 향상된 것으로 나타났다.
도 6은 본 발명의 일실시예에 따른 광대역 증폭기의 노이즈 특성 측정 결과를 설명하기 위한 도면이다.
도 6을 참조하면, 참조부호 610은 본드 와이어를 사용하지 않는 광대역 증폭기의 노이즈 특성(Noise Figure)의 측정 결과를 도시하고, 참조부호 620은 본드 와이어를 사용하는 본 발명의 일실시예에 따른 광대역 증폭기의 노이즈 특성의 측정 결과를 도시한다.
참조부호 600에 도시된 노이즈 특성의 측정 결과에 따르면, 본 발명의 일실시예에 따른 광대역 증폭기(620)는 고주파 대역에서 본드 와이어를 사용하지 않는 기존의 광대역 증폭기(610) 보다 노이즈 특성을 낮게 유지하는 것으로 나타났다.
결국 본 발명을 이용하면, 증폭부에 구비된 트랜지스터들을 상보적 구조로 설계하여 증폭부의 노이즈를 최소화할 수 있으며, 피드백부에 구비된 트랜지스터들을 상보적 구조로 설계하여 피드백 과정에서 발생하는 노이즈의 영향을 최소화 할 수 있다.
또한, 본드 와이어를 이용한 피드백 패스를 추가로 생성함으로써, 고주파 대역에서 노이즈 특성을 낮게 유지하면서 선형성을 향상 시킬 수 있다.
또한, 광대역 증폭기 외부에 위치한 본드 와이어의 인덕턴스 성분을 이용함으로써 대역폭을 향상 시키고, 광대역 증폭기의 면적을 최소화할 수 있다.
이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPA(field programmable array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.
소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.
200: 광대역 증폭기 210: 제1 증폭부
220: 제2 증폭부 230: 피드백부

Claims (10)

  1. 상보적(Complementary)으로 연결된 제1 NMOS 트랜지스터 및 제1 PMOS 트랜지스터를 포함하는 제1 증폭부;
    상기 제1 증폭부의 출력을 수신하고, 상보적으로 연결된 제2 NMOS 트랜지스터 및 제2 PMOS 트랜지스터를 포함하는 제2 증폭부 및
    상기 제2 증폭부의 출력을 상기 제1 증폭부의 입력으로 피드백하는 제1 피드백 패스(Feedback path) 상에 위치하는 피드백부
    를 포함하고,
    상기 제1 증폭부는
    상기 제1 NMOS 트랜지스터와 상기 제1 PMOS 트랜지스터 사이에 위치한 제1 노드 및 상기 제2 NMOS 트랜지스터와 상기 제2 PMOS 트랜지스터 사이에 위치한 제2 노드를 연결하는 연결 라인을 통해 상기 제1 증폭부의 출력을 상기 제2 증폭부로 전달하며,
    상기 제1 증폭부 및 제2 증폭부는
    상기 연결 라인 및 본드 와이어(Bond-wire)의 인덕턴스(Inductance) 성분에 기초하여 제2 피드백 패스를 형성하는 광대역 증폭기.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서
    상기 본드 와이어는
    상기 제1 증폭부 및 제2 증폭부를 전원라인(VDD) 및 접지라인(GND)과 각각 연결하는 배선인 것을 특징으로 하는
    광대역 증폭기.
  5. 제1항에 있어서,
    상기 제1 증폭부는
    상기 제1 PMOS 트랜지스터의 소스(Source)를 통해 전원라인(VDD)과 연결되고, 상기 제1 NMOS 트랜지스터의 소스를 통해 접지라인(GND)과 연결되는
    광대역 증폭기.
  6. 제1항에 있어서,
    상기 제1 증폭부는
    상기 제1 NMOS 트랜지스터의 게이트(Gate) 및 상기 제1 PMOS 트랜지스터의 게이트와 연결되는 입력 노드를 더 포함하는
    광대역 증폭기.
  7. 제1항에 있어서,
    상기 제2 증폭부는
    상기 제2 NMOS 트랜지스터의 드레인(Drain)을 통해 전원라인(VDD)과 연결되고, 상기 제2 PMOS 트랜지스터의 드레인을 통해 접지라인(GND)과 연결되는
    광대역 증폭기.
  8. 제1항에 있어서,
    상기 제2 증폭부는
    상기 제2 NMOS 트랜지스터의 드레인(Drain) 및 상기 제2 PMOS 트랜지스터의 드레인과 연결되는 출력노드를 더 포함하는
    광대역 증폭기.
  9. 제1항에 있어서,
    상기 피드백부는
    상보적으로 연결된 제3 NMOS 트랜지스터 및 제3 PMOS 트랜지스터를 포함하는
    광대역 증폭기.
  10. 제9항에 있어서,
    상기 피드백부는
    상기 제3 NMOS 트랜지스터의 드레인(Drain)을 통해 전원라인(VDD)과 연결되고, 상기 제3 PMOS 트랜지스터의 드레인을 통해 접지라인(GND)과 연결되는
    광대역 증폭기.
KR1020180011490A 2018-01-30 2018-01-30 듀얼 피드백을 이용하는 광대역 증폭기 KR102022790B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180011490A KR102022790B1 (ko) 2018-01-30 2018-01-30 듀얼 피드백을 이용하는 광대역 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180011490A KR102022790B1 (ko) 2018-01-30 2018-01-30 듀얼 피드백을 이용하는 광대역 증폭기

Publications (2)

Publication Number Publication Date
KR20190092100A KR20190092100A (ko) 2019-08-07
KR102022790B1 true KR102022790B1 (ko) 2019-09-18

Family

ID=67621620

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180011490A KR102022790B1 (ko) 2018-01-30 2018-01-30 듀얼 피드백을 이용하는 광대역 증폭기

Country Status (1)

Country Link
KR (1) KR102022790B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101123211B1 (ko) * 2011-01-20 2012-03-20 한국과학기술원 저잡음 증폭기 및 무선수신기

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100067934A (ko) 2008-12-12 2010-06-22 삼성전기주식회사 피드백 저항을 이용하여 성능을 조절하는 광대역 저잡음 증폭기
KR101387975B1 (ko) 2012-12-21 2014-04-24 연세대학교 산학협력단 저잡음 증폭기

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101123211B1 (ko) * 2011-01-20 2012-03-20 한국과학기술원 저잡음 증폭기 및 무선수신기

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
D. Im 외, "A High IIP2 Broadband CMOS Low-Noise Amplifier With a Dual-Loop Feedback," IEEE Transactions on Microwave Theory and Techniques, vol. 64, no. 7, pp. 2068-2079, 2016. 07.*

Also Published As

Publication number Publication date
KR20190092100A (ko) 2019-08-07

Similar Documents

Publication Publication Date Title
US20110102088A1 (en) Low noise amplifier circuit
KR100631973B1 (ko) 가변이득 광대역 증폭기
JP5239451B2 (ja) 差動単相変換回路
JPH1131932A (ja) メモリトランジスタを備えた半導体装置ならびに増幅回路及び増幅度可変方法ならびに記憶媒体
JP2006196963A (ja) 周波数逓倍器
Sharroush Design of the CMOS inverter‐based amplifier: A quantitative approach
JP2006081182A (ja) マルチプルゲートトランジスターを利用して線形性を改善した能動回路
US7663444B2 (en) Amplifying circuit utilizing nonlinear gate capacitance for enhancing linearity and related method thereof
KR102022790B1 (ko) 듀얼 피드백을 이용하는 광대역 증폭기
JP6272102B2 (ja) カスコード増幅器
Mohammadi et al. A linear, low power, 2.5-dB NF LNA for UWB application in a 0.18 μm CMOS
Asgari et al. Wideband 28-nm CMOS variable-gain amplifier
Park et al. Analysis and optimization of a resistive‐feedback inverter LNA
US9356558B2 (en) Circuit, integrated circuit, receiver, transceiver and a method for amplifying an input signal
US9356564B1 (en) Broadband linear amplifier architecture by combining two distributed amplifiers
JP2022531283A (ja) ノイズキャンセレーション付き低ノイズ増幅器
Vimalan et al. Performance analysis of various topologies of common source low noise amplifier (cs-lna) at 90nm technology
US20220393649A1 (en) Compensation circuit and chip, method, apparatus, storage medium, and electronic device
KR102088668B1 (ko) 자기 상관 기능을 갖는 능동 인덕터를 사용하는 광대역 증폭기
JP5714958B2 (ja) 増幅回路
US20140312973A1 (en) Low noise amplifier
JP4976114B2 (ja) 増幅器
Eskandari et al. Low power balanced balun LNA employing double noise-canceling techniques
JP2008228149A (ja) 低雑音増幅器
Balamurugan et al. Design of LNA using body biasing techniques for enhanced reliabilty and robustness

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant