KR101999750B1 - 전자 모듈을 형성하기 위한 방법 및 시스템 - Google Patents

전자 모듈을 형성하기 위한 방법 및 시스템 Download PDF

Info

Publication number
KR101999750B1
KR101999750B1 KR1020120104959A KR20120104959A KR101999750B1 KR 101999750 B1 KR101999750 B1 KR 101999750B1 KR 1020120104959 A KR1020120104959 A KR 1020120104959A KR 20120104959 A KR20120104959 A KR 20120104959A KR 101999750 B1 KR101999750 B1 KR 101999750B1
Authority
KR
South Korea
Prior art keywords
electronic module
carrier strip
strip
substrate
dielectric layer
Prior art date
Application number
KR1020120104959A
Other languages
English (en)
Other versions
KR20130035891A (ko
Inventor
찰스 렌달 마일스트롬
데이비드 브루스 사라프
미구엘 엔젤 모랄레스
레오나르드 헨리 라드지로스키
마이클 프레드릭 라브
Original Assignee
티이 커넥티비티 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티이 커넥티비티 코포레이션 filed Critical 티이 커넥티비티 코포레이션
Publication of KR20130035891A publication Critical patent/KR20130035891A/ko
Application granted granted Critical
Publication of KR101999750B1 publication Critical patent/KR101999750B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structure Of Printed Boards (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

전자 모듈(100)을 제조하는 방법은 도전성 스트립(152)과 유전 물질을 제공하는 단계를 포함한다. 상기 방법은 도전성 스트립에 의해 정의되는 도전층(136)과 유전 물질에 의해 정의되는 유전층(134)을 갖는 적층 구조(132)를 형성하기 위해 유전 물질과 도전성 스트립을 코딩하는 단계를 포함한다. 상기 방법은 적층 구조에 캐리어 스트립(158)을 부착하는 단계를 포함한다. 상기 방법은 적층 구조가 캐리어 스트립 상에 위치하는 동안 회로(116)를 형성하기 위해 도전층을 처리하는 단계를 포함한다. 상기 방법은 적층 구조로부터 캐리어 스트립을 제거하는 단계를 포함한다. 상기 방법은 전자 모듈 기판(130)에 회로를 갖는 적층 구조를 부착하는 단계를 포함한다.

Description

전자 모듈을 형성하기 위한 방법 및 시스템{METHODS AND SYSTEMS FOR FORMING ELECTRONIC MODULES}
본 발명은 일반적으로 전자 모듈을 형성하기 위한 방법 및 시스템에 관한 것이다. 전자 모듈은 고체 조명 등의 고 전력 애플리케이션 등의 많은 애플리케이션에 사용된다.
현재, 고체 조명 시장 내에서는, 발광 다이오드들(LED)이 금속 클래드 회로 기판 상에 장착되어 전자 모듈을 형성한다. 금속 클래드 회로 기판은 LED들의 적절한 히트 스프레드(heat spread) 또는 히트 싱크(heat sink)를 위한 고 전력 LED 해결책에 있어서 유용하다. 다른 전자 부품들을 금속 클래드 회로 기판에 장착하여 다른 유형의 전자 모듈들을 정의할 수 있다.
금속 클래드 회로 기판은 통상적으로, 절연층 상에 있는 구리 트레이스들로부터 베이스를 분리하도록 전기적 절연성을 갖지만 열 전도성을 다소 갖는 층을 구비하는 알루미늄 시트 등의 베이스 또는 기판을 포함한다. 금속 클래드 회로 기판은 많은 전자 모듈들이 하나의 넓은 시트나 제품으로부터 형성되는 FR4 회로 기판 등의 통상적인 인쇄 회로 기판처럼, 일괄 공정으로 제조된다. 많은 전자 모듈들은 시트 상에 행렬로 배열된다.
일괄 공정에 의해 제조되는 회로 기판에도 단점이 있다. 예를 들어, 새로운 구조(geometry)이나 회로가 필요할 때마다, 에칭 레지스트 판을 생성할 필요가 있다. 이는 회로 구조가 형성될 수 있기 전에 시간과 비용 투자를 필요로 한다. 또한, 전자 모듈들 사이에는 많은 양의 스크랩 또는 폐기물이 발생한다.
비용 효율적이며 신뢰성 있게 제조될 수 있는 회로 기판이 필요하다. 열 소산이 효과적으로 행해지는 회로 기판이 필요하다.
본 발명에 따르면, 전자 모듈을 제조하는 방법은 도전성 스트립과 유전 물질을 제공하는 단계를 포함한다. 상기 방법은 도전성 스트립에 의해 정의되는 도전층과 유전 물질에 의해 정의되는 유전층을 갖는 적층 구조를 형성하기 위해 유전 물질과 도전성 스트립을 코딩하는 단계를 포함한다. 상기 방법은 적층 구조에 캐리어 스트립을 부착하는 단계를 포함한다. 상기 방법은 적층 구조가 캐리어 스트립 상에 위치하는 동안 회로를 형성하기 위해 도전층을 처리하는 단계를 포함한다. 상기 방법은 적층 구조로부터 캐리어 스트립을 제거하는 단계를 포함한다. 상기 방법은 전자 모듈 기판에 회로를 갖는 적층 구조를 부착하는 단계를 포함한다.
도 1은 예시적인 실시예에 따라 형성된 전자 모듈을 도시한다.
도 2는 도 1에 도시되는 전자 모듈의 일부를 도시한다.
도 3은 도 1에 도시되는 전자 모듈의 일부의 단면도이다.
도 4는 예시적인 실시예에 따라 형성된 전자 모듈 형성 시스템을 도시한다.
도 5는 전자 모듈을 제조하는 방법을 도시한다.
도 6은 예시적인 실시예에 따른 전자 모듈 형성 시스템의 일부를 도시한다.
도 7은 전자 모듈의 도전층을 처리하여 적어도 하나의 회로를 형성하는 방법을 도시한다.
도 8은 전자 모듈 형성 시스템의 일부를 도시한다.
도 1은 예시적인 실시예에 따라 형성된 전자 모듈(100)을 도시한다. 전자 모듈(100)은 하나 이상의 전자 부품(104)이 장착된 회로 기판(102)을 포함한다. 예시한 실시예에서, 전자 모듈(100)은 고 전력 LED 애플리케이션 등의 고 전력 애플리케이션을 위해 구성된다. 예시적인 실시예에서, 회로 기판(102)은 전자 부품들(104)의 히트 스프레드 또는 히트 싱크에 유용한 금속 베이스 또는 기판을 구비하는 금속 클래드 회로 기판이다. 대안적인 실시예에서, 회로 기판(102)은 금속이 아닌 물질로 제조되는 베이스 또는 기판을 구비할 수 있다.
예시적인 실시예에서, 회로 기판(102)은 회로 기판(102)에 장착된 전자 부품들(104)을 냉각하도록 열 전달을 제공하는 금속 기판을 포함한다. 회로 기판(102)의 금속 기판은 유리 에폭시 또는 FR4 물질로 제조된 회로 기판 등의 다른 유형의 회로 기판들보다 양호한 열 전달을 제공한다. 회로 기판(102)의 금속 기판은 다른 유형의 회로 기판만큼 취약하지 않은 기계적으로 강건한 기판을 제공한다. 회로 기판(102)은 전자 부품들(104)에 낮은 동작 온도를 제공하며, 전자 부품들(104)로부터 열을 소산하도록 증가된 열 효율을 갖는다. 회로 기판(102)은 고 내구성을 갖고, 부가적인 히트 싱크를 필요로 하지 않음으로써 감소된 크기를 가질 수 있다. 대안적인 실시예에서, 회로 기판(102)은 반금속 또는 비금속 기판(예를 들어, 구비 흑연 기판) 등의 비금속 기판을 포함할 수 있다. 이러한 기판들은 금속 기판보다 가벼운 물질로 제조될 수 있다. 이러한 기판들은 여전히 높은 열 전도성을 가질 수 있고 이에 따라 열 소산 애플리케이션에 적합할 수 있다. 일부 대안적인 실시예에서, 회로 기판(102)은 플라스틱이나 기타 유사한 비금속 기판을 포함할 수 있다. 플라스틱 기판은 열 소산 애플리케이션에 적합한 열 전도성 플라스틱일 수 있다.
예시한 실시예에서, 전자 부품들(104)은 LED(106) 및 온도 센서(108)를 포함한다. 대안적인 실시예에서, 다른 유형의 전자 부품들(104)을 사용할 수 있다. 전기 커넥터(110)는 전자 모듈(100)에 결합된다. 전기 커넥터(110)는 전력 및/또는 데이터를 전자 모듈(100)에 제공한다.
전자 모듈(100)은 LED 애플리케이션이 아닌 다른 애플리케이션들에서 사용될 수 있다. 예를 들어, 전자 모듈(100)은 전력 장치, RF 트랜지스터, 군용 일렉트로닉스, 또는 비전력 애플리케이션을 비롯한 기타 애플리케이션의 일부로서 사용될 수 있다. 전자 모듈(100)은 웨이퍼, 치클릿(chicklet), 또는 절연체 내에 또는 절연체 상에 임베딩된 리드 프레임이나 도전체를 갖는 컨택트 모듈 등의 전기 커넥터의 일부를 형성할 수 있다.
도 2는 예시적인 실시예에 따라 형성된 전자 모듈(100)의 일부를 도시한다. 전자 모듈(100)은 제 1 측면(112) 및 제 1 측면(112)에 대향하는 제 2 측면(114)을 포함한다. 하나 이상의 회로(116)는 제 1 측면(112) 상에 배치된다. 전자 부품들(104)(도 1에 도시함)은 대응하는 회로들(116)에 결합되도록 구성된다. 회로들(116)은 전자 부품들(104) 및/또는 전기 커넥터(110)(도 1에 도시함)를 대응하는 회로들(116)에 종단(terminating)하기 위한 패드들(118)을 포함한다. 회로들(116)은 트레이스들(120)에 의해 정의된다. 회로들(116)은 저항기, 인덕터, 커패시터 등의 전기 소자들을 포함할 수 있다. 회로들(116)은전기 부품들(104)의 특정한 애플리케이션, 개수, 유형, 위치 설정, 및 전기 커넥터(110)의 개수, 유형, 위치 설정에 따라 임의의 구성을 가질 수 있다.
예시한 실시예에서, 회로 기판(102)은 일반적으로 원형이며, 전기 커넥터(110)가 회로 기판(102)에 결합되는 평평한 가장자리(122)를 포함한다. 회로 기판(102)은 가장자리(122)에 대향하는 회로 기판(102)의 외측을 따른 지점 및 가장자리(122) 사이에 측정된 폭(124)을 갖는다. 폭(124)은 직경보다 약간 작을 수 있다. 회로 기판(102)은 대안적인 실시예에서 다른 형상들을 가질 수 있다.
도 3은 회로 기판(102)의 단면도이다. 회로 기판(102)은 전자 모듈 기판(130) 및 전자 모듈 기판(130) 상에 성막된 적층 구조(132)를 포함한다. 전자 모듈 기판(130)은 적층 구조(132)를 위한 지지 구조이다. 예시적인 실시예에서, 적층 구조(132)는 전자 모듈 기판(130) 상에 직접 성막된다.
예시적인 실시예에서, 전자 모듈 기판(130)은 회로 기판(102)의 전자 부품들(104)로부터의 열을 소산하도록 기능한다. 전자 모듈 기판(130)은 히트 스프레드 또는 히트 싱크를 구성한다. 전자 모듈 기판(130)은 알루미늄 물질, 구리 물질, 열 전도성 플라스틱 등의 높은 열 전도성을 갖는 물질로부터 제조된다. 전자 모듈 기판(130)은 LED(106)(도 1에 도시함) 등의 회로 기판(102)에 장착된 전자 부품들(104)(도 1에 도시함)로부터의 열을 효율적으로 전달한다. 선택적으로, 전자 모듈 기판(130)의 두께는, 회로 기판(102)의 제 1 및 제 2 측면(112, 114) 사이에서 측정되는 회로 기판(102)의 전체 두께의 적어도 절반일 수 있다. 두꺼운 금속 기판을 구비함으로써, 회로 기판(102)에 강성도 및 강건성을 제공한다. 열 소산이 덜 중요한 실시예들에서, 기판(130)은 높은 강도, 경량, 저 비용 등의 소망하는 특성 또는 기타 특성을 갖는 물질로부터 제조될 수 있다.
적층 구조(132)는 유전층(134) 및 도전층(136)을 포함한다. 도전층(136)은 회로(도 2에 도시함)를 정의한다. 유전층(134)은 유전 물질의 하나 이상의 층으로 이루어질 수 있다. 도전층(136)은 도전성 물질의 하나 이상의 층으로 이루어질 수 있다. 유전층(134)은 도전층(136)과 전자 모듈 기판(130) 사이에 위치한다. 유전층(134)은 전기적으로 절연성을 갖는다. 유전층(134)은 도전층(136)으로부터 전자 모듈 기판(130)으로 열을 전달하도록 열 전도성을 갖는다.
유전층(134)은 금속 기판(130)을 도전층(136)으로부터 전기적으로 분리한다. 유전층(134)은 저 내열성을 갖고 이에 따라 기판(130)으로의 효과적인 열 전달이 발생할 수 있다. 유전층(134)의 두께 및 유전층(134)에 사용되는 물질의 유형은 유전층(134)의 열 전도성 또는 내열성 성질에 영향을 끼칠 수 있다. 유전층(134)은 유전층(134)을 통해 기판(130)으로의 적절한 열 전달이 가능하도록 비교적 얇다. 예시적인 실시예에서, 유전층(134)은 약 0.002" 내지 0.003"이다. 대안적인 실시예들에서는, 유전층(134)의 다른 두께도 가능하다.
유전층(134)은 기판(130)과 도전층(136) 사이의 전기적 분리를 유지하기 에 적절한 유전 성질을 갖는다. 예를 들어, 유전층(134)은 소정의 전압 레벨을 견디도록 정격화될 필요가 있을 수 있다. 유전층(134)의 두께 및 유전층(134)에 사용되는 물질의 유형은 유전층(134)의 유효성 및 유전 성질에 영향을 끼칠 수 있다. 다양한 실시예들에서는, 유전 물질의 다른 유형도 가능하다.
예시적인 실시예에서, 유전층(134)은 폴리머계 물질 또는 수지 등의 전기 절연체인 물질을 포함한다. 선택적으로, 유전층(134)은 유전층(134)의 열 효율 등의 유전층(134)의 성질을 변경하도록 필러, 첨가제, 또는 폴리머와 혼합되는 기타 입자들을 포함할 수 있다. 예를 들어, 알루미나 또는 질화 보론 입자 등의 입자들을 폴리머계 물질에 첨가하여 유전층(134)을 더욱 열 전도성을 갖게 할 수 있다. 다른 유형의 필러를 혼합물에 첨가하여 유전층(134)의 다른 특성을 변경할 수 있다.
유전층(134)은 분말, 필름, 에폭시로서 부착될 수 있고, 또는 다른 형태로서 부착될 수 있다. 유전층(134)은 서로 다른 공정들을 이용하여 도전층(136)에 부착될 수 있다. 예시적인 실시예에서, 유전층(134)은 도전층(136)에 부착된 에폭시이다. 예를 들어, 유전층(134)은 폴리머, 필러, 및 도전층(136) 상으로 직접 확산되거나 폴리에스테르 막 상으로 확산된 후 도전층(136) 상으로 전달되는 용제의 혼합물을 갖는 액체 부유액(liquid suspension)을 포함할 수 있다. 이어서, 혼합물은 적어도 부분적으로 경화되어 유전층(134)을 도전층(136)에 고정한다. 에폭시는, 닥터 블레이드 코터, 드로 다운 코터, 슬롯 다이 코터, 또는 다른 애플리케이션 머신을 사용하여 도전층(136)에 부착될 수 있다. 대안적으로, 유전층(134)은 예를 들어, 스프레이 코터 또는 유체화 베드(fluidized bed)를 사용하여 도전층(136)에 분말 코팅된다. 유전층(134)은 도전층(136) 상으로 압축 성형될 수 있는 폴리머와 필러의 혼합물로 구성된 미세 분말 입자들을 포함한다.
도 4는 전자 모듈(100)과 같은, 전자 모듈을 형성하는 데 사용되는 전자 모듈 형성 시스템(150)을 도시한다. 시스템(150)은 전자 모듈(100)을 형성하기 위해 동작이나 기능을 수행하는 복수의 부(station)를 포함한다. 시스템(150)은 부들을 통해 물질의 릴 또는 스트립 등의 제품을 계속 공급하여 물질들을 처리하여 전자 모듈(100)을 형성하는 인라인 시스템이다. 예를 들어, 제품은 처리를 위해 부들에 계속 공급될 수 있다. 예시적인 실시예에서, 시스템(150)은 전자 모듈들(100)을 시스템(150)을 통해 계속 처리하도록 릴로부터 물질을 권취 및/또는 권출하는 릴 시스템이다.
시스템(150)은 시스템(150)을 통해 도전성 스트립 릴(154) 상에 권취되며 계속 권출되어 당겨지는 도전성 스트립(152)을 포함한다. 도전성 스트립(152)은 구리 호일일 수 있다. 구리 호일의 폭은 회로 기판(102)용으로 설계된 폭(124)(도 2에 도시함)의존할 수 있다. 선택적으로, 도전성 스트립(152)의 폭은 하나의 회로 기판(102)이 시스템(150)을 통해 당겨지는 스트립으로부터 개별화될 수 있도록 폭(124)보다 약간 넓을 수 있다.
시스템(150)은 코팅부(156)를 포함한다. 코팅부(156)는 유전 물질을 도전성 스트립(152)에 부착한다. 코팅부(156)를 벗어나는 스트립은 적층 구조(132)(도 3에 도시함)를 정의한다. 유전 물질은 닥터 블레이드 코터, 드로 다운 코터, 슬롯 다이 코터 또는 다른 유형의 코터를 사용하여 도전성 스트립(152)을 코팅하는 등의 알려져 있는 방식으로 부착될 수 있다. 유전 물질은 코팅이 아닌 공정에 의해 부착될 수 있다. 유전 물질은 유전층을 도전성 스트립(152)에 적층함으로써 코팅될 수 있다. 유전 물질은 에폭시로서 부착될 수 있다. 대안적으로, 유전 물질은 분말 등의 기타 형태로 부착될 수 있다. 유전 물질은 유전 물질을 도전성 스트립(152)에 고정하도록 코팅부(156)에서 열 및/또는 압력을 받을 수 있다. 유전 물질은 코팅부(156)에 또는 코팅부(156)의 하향 후속하는 부에 적어도 부분적으로 경화될 수 있다. 선택적으로, 유전 물질은 유전 물질이 캐리어 스트립(carrier strip, 158)에 고정될 수 있도록 B-스테이지 등의 중간 또는 부분 경화 스테이지에 경화될 수 있다.
전달 장치(157)는 캐리어 스트립(158)을 시스템(150)을 통해 이동시키는 데 사용된다. 선택적으로, 전달 장치(157)는 캐리어 스트립(158)이 권취 및/또는 권출되는 하나 이상의 릴일 수 있다. 전달 장치(157)는 컨베이어 벨트 또는 롤 등의 컨베이어일 수 있다. 캐리어 스트립(158)은 릴 상에 캐리어 스트립(158)을 권취함으로써 또는 캐리어 스트립(158)을 시스템(150)을 통해 연속적으로 전달함으로써 재사용 가능하다. 대안적으로, 캐리어 스트립(158)은 재사용 가능하지 않을 수 있으며, 오히려 시스템(150)을 통해 전달되며 폐기되는 스트립이다. 다른 대안적인 실시예에서, 캐리어 스트립(158)은 최종 제품의 일부를 형성하며, 이에 따라 재사용 가능하지 않다. 예시된 실시예에서, 전달 장치(157)는 캐리어 스트립(158)이 권취 및 권출되는 릴 시스템이지만, 본 발명의 요지는 이러한 시스템으로 한정되려는 것이 아니며 다른 유형의 장치를 사용하여 캐리어 스트립(158)을 시스템(150)을 통해 전달할 수도 있다. 캐리어 스트립(158)은 제 1 캐리어 스트립 릴(160) 상에 권취되고 캐리어 스트립(158)이 시스템(150)을 통해 당겨질 때 릴(160)로부터 권출된다. 캐리어 스트립(158)은 차후에 제 2 캐리어 스트립 릴(162) 상으로 권취된다. 제 2 캐리어 스트립(162)은 캐리어 스트립(158)을 시스템(150)을 통해 당긴다. 캐리어 스트립(158)은 캐리어 스트립 부착부(164)에서 적층 구조(132)에 부착된다. 캐리어 스트립(158)은 캐리어 스트립 부착부(164)에서 적층 구조(132)의 유전층(134)(도 3에 도시함)에 부착된다. 캐리어 스트립(158)을 유전층(134)에 대하여 가압함으로써 캐리어 스트립(158)가 적층 구조(132)에 부착될 수 있다(그리고/또는 적층 구조(132)가 캐리어 스트립(158)에 부착될 수 있다).
캐리어 스트립(158)은 폴리에스테르 필름 등의 막일 수 있다. 캐리어 스트립(158)을 사용하여 적층 구조(132)를 적어도 부분적으로 시스템(150)을 통해 이동시킨다. 이후에 캐리어 스트립(158)을 적층 구조(132)로부터 제거하여 적층 구조(132)가 전자 모듈 기판(130)(도 3에 도시함)에 부착될 수 있게 한다. 캐리어 스트립 부착부(164)는, 적층 구조(132)를 파괴하지 않고 유전층(134)이 캐리어 스트립(158)으로부터 제거되도록 적층 구조(132)의 유전층(134)을 캐리어 스트립(158)에 비영구적으로 고정한다.
대안적인 실시예에서는, 적층 구조(132)를 시스템(150)을 통해 당기는 필름 등의 별도의 부품인 캐리어 스트립(158) 대신에, 캐리어 스트립(158)은 시스템(150)을 통해 하향 가압되는 적층 구조(132)의 일부를 형성할 수 있다. 이러한 실시예에서, 캐리어 스트립(158)은 적층 구조(132)로부터 제거되지 않는다. 예를 들어, 캐리어 스트립(158)은 유전층(134)에 임베딩되거나 유전층(134)의 일부를 형성하는 보강 또는 강화 메시일 수 있다. 이러한 메시는 최종 제품에서 적층 구조(132)의 일부로서 남아 있다. 다른 대안적인 실시예에서, 도전성 스트립(152)은 캐리어 스트립을 정의하며, 도전성 스트립(152)이 시스템(150)을 통해 계속 당겨지는 적층 구조(132)의 일부이므로, 별도의 필름이나 스트립을 제공할 필요는 없다.
캐리어 스트립(158)은 적어도 하나의 처리부(166)를 통해 적층 구조(132)를 이동시키거나 전달한다. 전달부(166)는 도전층(136)으로부터 회로(116)(도 2에 도시함)를 형성한다. 스트립은 시스템(150)을 통해 점진적으로 이동하기 때문에, 일련의 회로들(116)은 도전성 스트립(152)이 시스템(150)을 통해 이동할 때 도전층(136)으로부터 형성된다.
처리부(166)는 도전층(136)을 회로들(116)로 변환하는 데 사용된다. 처리부(166)에서 다수의 공정을 수행할 수 있고 그리고/또는 다수의 처리부(166)가 시스템(150)에 제공될 수 있다.
예시적인 실시예에서는, 에칭 레지스트층을 도전층(136)에 부착한다. 에칭 레지스트층은 도전층(136) 상으로 인쇄될 수 있다. 예를 들어, 에칭 레지스트층은 도전층(136) 상으로 패드 인쇄, 잉크 제트 인쇄 또는 실크 스크린 인쇄되는 잉크일 수 있다. 잉크는 도전층(136) 상으로 UV 경화될 수 있다.
이어서, 에칭 레지스트층으로 피복되지 않은 도전층(136)의 일부가 에칭된다. 예를 들어, 제품은 에칭 레지스트층으로 피복되지 않은 도전층(136)의 구리를 제거하도록 수분성 에칭 조(aqueous etch bath)를 통과할 수 있다.
에칭 공정 후에, 조에서 에칭 레지스트층을 박리함으로써 또는 다른 공정에 의해 에칭 레지스트층이 제거된다. 일단 에칭 레지스트층이 제거되면, 도전층(136)이 노출되며, 도전층(136)의 일부가 제거되어 회로들(116)을 정의한다.
선택적으로, 도전층(136)의 나머지 부분들은 주석 도금 등으로 도금될 수 있다. 다른 공정들은 처리부(166)에서 수행되어 회로들(116)을 형성할 수 있다.
스트립은 처리부(166)를 점진적으로 통과하여 스트립 상에 일련의 회로들(116)을 형성한다. 예시적인 실시예에서, 캐리어 스트립(158)은 처리부(166)에서 수행되는 공정들에 의해 크게 영향을 받지 않은 채로 있다. 캐리어 스트립(158)이 폴리에스테르 물질 또는 에칭 공정에 의해 영향을 받지 않는 기타 물질로 제조되므로, 캐리어 스트립(158)을 보호할 필요가 없으며, 예를 들어, 에칭 레지스트층으로 피복할 필요가 없다. 또한, 캐리어 스트립(158)은 나중 단계에서 제거되므로, 최종 제품의 일부를 형성하지 않으며, 이에 따라 캐리어 스트립(158)에 대한 손상은 최종 제품과는 무관하다. 캐리어 스트립(158)을 보호할 필요가 없으므로, 기판(130)이 처리부(166)를 통과하는 시스템 등에 비해, 전자 모듈이 더욱 빠르고 저렴하게 형성될 수 있다.
제품이 처리부(166)를 통과한 후, 제품은 캐리어 스트립(158)이 적층 구조(132)로부터 제거되는 캐리어 제거부로 이동한다. 예시적인 실시예에서, 캐리어 스트립(158)은 제 2 캐리어 스트립 릴(162) 상으로 권취된다. 캐리어 스트립(158)이 제 2 캐리어 스트립 릴(162) 상에 권치될 때 캐리어 스트립(158)은 적층 구조(132)로부터 박리된다(그리고/또는 적층 구조(132)가 도전성 스트립(152)으로부터 박리된다). 적층 구조(132)는 제 2 캐리어 스트립 릴(162)을 넘어 계속 연장된다. 캐리어 스트립(158)은 유전층(134)을 손상시키지 않고 유전층(134)으로부터 제거된다. 유전층(134)은 도전층(136)에 부착된 상태로 유지된다. 전술한 바와 같이, 캐리어 스트립(158)은 릴 상에 권취될 필요가 없으며, 오히려 컨베이어 벨트 또는 롤러 등의 다른 유형의 전달 장치를 사용할 수도 있다. 또한, 일부 실시예들에서, 캐리어 스트립(158)은 제거되지 않고 오히려 시스템을 통과하는 적층 구조(132)의 일부를 형성한다. 이러한 실시예들에서, 시스템(150)은 캐리어 스트립 제거부를 포함하지 않는다.
적층 구조(132)는 기판 부착부(170)를 통해 점진적으로 당겨진다. 전자 모듈 기판(130)은 기판 릴(171) 상에 제공된다. 기판(130)은 릴로부터 권출되고 기판(130)을 적층 구조(132)에 부착하도록 기판 부착부(170)에 점진적으로 위치한다. 전자 모듈 기판(130)은 대안적인 실시예들에서 릴이 아닌 장치에 의해 이동할 수 있다. 일단 적층 구조(132)가 기판(130)에 부착되면, 적층 구조(132)는 기판(130) 상에서 시스템(150)을 통해 이동할 수 있다.
기판 부착부(170)에서, 적층 구조(132)는 전자 모듈 기판(130)에 부착된다. 적층 구조(132)는 유전층(134)을 기판(130)에 대하여 가압함으로써 기판(130)에 부착될 수 있다. 예시적인 실시예에서, 한 쌍의 롤러가 제공되며, 적층 구조(132)와 기판(130)은 롤러들을 점진적으로 통과하여 유전층(134)을 기판(130)에 대하여 가압한다. 적층 구조(132)와 기판(130)은 유전층(134)을 기판(130)에 부착하도록 롤 적층 공정 등의 적층 공정을 거칠 수 있다. 다른 공정들을 수행하여 적층 구조(132)를 기판(130)에 고정할 수 있다.
제품은 유전층(134)이 이차 경화를 거치는 경화부(172)에 전달된다. 이차 경화는 유전층(134)을 완전히 경화할 수 있다. 유전층(134)의 이차 경화 공정은 유전층(134)을 도전층(136) 및/또는 기판(130)에 영구적으로 고정하는 경향이 있다. 기판 부착부(170)에서 핫 롤 적층 공정 등을 이용함으로써 이차 경화를 수행하여 적층 구조(132)를 기판(130)에 부착 및 경화할 수 있다.
제품은 스트립으로부터 전자 모듈들(100)이 개별화되는 개별화부(singulation station; 174)에 점진적으로 전달된다. 개별화부(174)는, 적층 구조(132)와 기판(130)의 스트립으로부터 전자 모듈들(100)을 절단하거나 펀칭함으로써, 전자 모듈들(100)을 개별화할 수 있다. 전자 모듈들(100)은 스크랩이나 제품 폐기물이 거의 없도록 스트립을 따른 선에서 스트립 상에 단단하게 패키징될 수 있다. 연속 형성 공정은 일괄 공정에 비해 더욱 많은 양의 전자 부품들(100)이 생산될 수 있게 한다.
도 5는 예시적인 실시예에 따라 전자 모듈(100)(도 1에 도시함) 등의 전자 모듈을 제조하는 방법을 도시한다. 방법은 적층 구조를 형성하는 단계(200)를 포함한다. 적층 구조는 유전 물질을 도전성 스트립 상에 코팅함으로써 형성될 수 있다. 적층 구조는 적층 구조(132)(도 3에 도시함)일 수 있다. 적층 구조는 유전 물질을 도전성 스트립 상에 성막함으로써 형성될 수 있다. 유전 물질은 도전성 스트립 또는 구리 호일 등의 도전성 호일 상으로 코팅되는 에폭시일 수 있다. 선택적으로, 적층 구조는 유전 물질이 도전성 스트립에 점진적으로 부착되는 형성부를 통해 도전성 스트립을 당김으로써 점진적으로 형성될 수 있다. 선택적으로, 적층 구조는, 예를 들어, 유전 물질을 중간 또는 B 스테이지에 경화함으로써, 적어도 부분적으로 경화될 수 있다. 선택적으로, 유전 물질은 닥터 블레이드 코터, 드로 다운 코터, 슬롯 다이 코터, 또는 기타 코팅 머신을 사용함으로써 코팅될 수 있다. 대안적으로, 유전 물질은 대안적인 실시예들에서 다른 공정들에 의해 도전성 스트립 상에 성막될 수 있다.
방법은 캐리어 스트립을 적층 구조에 부착하고 캐리어 스트립과 적층 구조를 형성 시스템을 통과시키는 단계(202)를 포함한다. 예시적인 실시예에서는, 캐리어 스트립을 사용하여 적층 구조를 형성 시스템을 통해 이동시킨다. 예를 들어, 전달 장치를 이용하여 캐리어 스트립을 이동시킬 수 있고, 이어서 캐리어 스트립은 캐리어 스트립에 의해 지지되는 적층 구조를 이동시킨다. 캐리어 스트립은 캐리어 스트립(158)(도 4에 도시함)과 유사할 수 있다. 캐리어 스트립은 폴리에스테르 필름일 수 있다. 대안적인 실시예들에서는, 다른 유형의 캐리어 스트립을 사용할 수 있다. 예시적인 실시예에서, 캐리어 스트립은 적층 구조의 유전층에 부착된다. 캐리어 스트립은 캐리어 스트립 및/또는 적층 구조를 서로 가압함으로써 부착될 수 있다. 롤러를 이용하여 캐리어 스트립과 적층 구조를 서로 가압할 수 있다. 캐리어 스트립은 대안적인 실시예들에서 다른 수단이나 캐리어 스트립을 유전층에 임베딩하는 등의 공정에 의해 부착될 수 있다. 예시적인 실시예에서, 캐리어 스트립은 적층 구조를 손상시키지 않고 캐리어 스트립이 나중에 제거될 수 있도록 적층 구조에 분리가능하게 부착된다. 다른 대안적인 실시예들에서, 캐리어 스트립은 예를 들어, 캐리어 스트립이 나중에 적층 구조로부터 제거되지 않도록 유전층에 강화 메시를 통합함으로써, 적층 구조 내에 집적된다.
방법은 회로를 형성하는 단계(204)를 포함한다. 회로는 도전성 스트립 또는 도전층을 에칭함으로써 형성될 수 있다. 선택적으로, 에칭 레지스트층을 도전층에 부착하여, 도전층의 일부를 노출시킬 수 있다. 도전층의 노출 부분들은 수분성 에칭 조 등에서 에칭된다. 에칭 레지스트층은 도전층이 에칭된 후 박리되거나 제거될 수 있다. 예시적인 실시예에서, 도전층의 일부는 주석 도금 등에 의해 도금되어 회로를 형성할 수 있다. 예시적인 실시예에서, 제품은 제품을 서로 다른 부들이나 공정들을 통해 점진적으로 이동시킴으로써 점진적으로 형성된다.
방법은 캐리어 스트립을 적층 구조로부터 제거하는 단계(206)를 포함한다. 캐리어 스트립은 캐리어 스트립을 릴 상에 권취함으로써 제거될 수 있다. 캐리어 스트립은 적층 구조를 손상시키지 않고 적층 구조로부터 분리된다. 적층 구조는 캐리어 스트립이 제거된 후 부가적인 처리를 위해 계속 진행된다. 대안적인 실시예들에서, 방법은 제거 단계를 포함하지 않고, 대신에, 캐리어 스트립이 최종 제품 내에 집적되어 캐리어 스트립이 하향 이동하여 최종 제품을 형성하게 된다.
방법은 적층 구조를 전자 모듈 기판에 부착하는 단계(208)를 포함한다. 기판은 전자 모듈 기판(130)(도 3에 도시함)과 유사할 수 있다. 적층 구조는 적층 구조를 기판에 대하여 가압함으로써 전자 모듈 기판에 부착될 수 있다. 롤 적층 공정을 이용하여 적층 구조를 기판에 부착할 수 있다. 적층 구조의 유전층이 기판에 직접 부착될 수도 있다. 선택적으로, 유전층은 일단 기판에 부착되면 경화되어 적층 구조를 기판에 영구적으로 부착할 수 있다. 예시적인 실시예에서, 기판과 적층 구조를 포함하는 제품은 시스템을 통해 이동하여 적층 구조를 기판에 점진적으로 부착한다.
방법은 전자 모듈들을 개별화하는 단계(210)를 포함한다. 예를 들어, 전자 모듈들은 제품 스트립이 시스템을 통해 당겨질 때 제품 스트립으로부터 절단되거나 펀칭될 수 있다. 제품 스트립은 전자 모듈들이 개별화된 후 폐기물이 거의 없도록 전자 모듈에 대하여 크기 조절될 수 있다. 예를 들어, 제품 스트립은 전자 모듈들이 개별화되는 경우 제품 스트립의 물질의 실질적으로 전부가 전자 모듈의 일부로서 사용되도록 대략 전자 모듈만큼 넓을 수 있다.
도 6은 예시적인 실시예에 따른 전자 모듈 형성 시스템(150)의 일부를 도시한다. 시스템(150)은 도전성 스트립(152)을 이용하여 전자 모듈을 형성한다. 도전성 스트립(152)은 코팅부(156)에 제시된다. 코팅부(156)에서는, 적층 구조(132)가 형성된다. 적층 구조(132)는, 유전 물질을 도전성 스트립(152)에 부착하여 유전층(134)과 도전층(136) 모두를 정의하도록 형성된다. 적층 구조(132)는 코팅부(156)로부터 캐리어 스트립 부착부(164)로 점진적으로 통과한다. 캐리어 스트립 부착부(164)에서는, 적층 구조(132)가 캐리어 스트립(158)에 부착된다. 캐리어 스트립(158)을 사용하여 적층 구조(132)를 하나 이상의 처리부(166)를 거치도록 당긴다. 예시적인 실시예에서, 유전층(134)은 캐리어 스트립(158)이 나중에 적층 구조(132)로부터 제거될 수 있도록 캐리어 스트립(158)에 비영구적으로 고정된다. 처리부(166)에서는, 도전층(136)을 처리하여 하나 이상의 회로(116)(도 2에 도시함)를 형성한다.
도 7은 도전층(136)을 처리하여 적어도 하나의 회로(116)를 형성하는 방법을 도시한다. 방법은 에칭 레지스트층을 도전층에 부착하는 단계(220)를 포함한다. 에칭 레지스트층은 UV 경화가능 잉크 또는 도전층 상으로 인쇄되는 다른 유형의 잉크일 수 있다. 에칭 레지스트층은 대안적인 실시예들에서 다른 수단에 의해 도전층에 부착될 수 있다. 에칭 레지스트층은 도전층의 일부를 노출시킨다.
방법은 도전층을 에칭하는 단계(222)를 포함한다. 도전층의 노출된 부분만이 에칭 공정 동안에 제거된다. 에칭 레지스트층은 도전층의 나머지 부분들을 보호한다. 에칭은 에칭액을 이용하여 분사되는 것일 수 있고 또는 에칭액에 노출되는 것일 수 있다. 에칭은 제품으로부터 물질을 제거하는 에칭액에 노출되는 수용성 에칭 조 내에 제품을 침지하거나 담금으로써 발생할 수 있다.
방법은 에칭 레지스트층을 제거하는 단계(224)를 포함한다. 에칭 레지스트층은 에칭 레지스트 물질을 제품으로부터 박리하는 박리 조 내에 제품을 담금으로써 제거될 수 있다. 다른 공정을 이용하여 에칭 레지스트 물질을 제품으로부터 박리할 수 있다.
방법은 도전층의 나머지 부분들을 도금하는 단계(226)를 포함한다. 선택적으로, 도전층을 주석 도금될 수 있다. 도전층의 나머지 부분들은 하나 이상의 전자 모듈을 정의하는 하나 이상의 회로를 정의한다. 대안적인 실시예들에서는, 다른 처리 공정들을 수행하여 전자 모듈을 위한 하나 이상의 회로를 형성할 수 있다.
도 8은 캐리어 스트립 제거부(168)과 기판 부착부(170)를 도시하는 전자 모듈 형성 시스템(150)의 일부를 도시한다. 캐리어 스트립 제거부(168)는 제 2 캐리어 스트립 릴(162)을 포함한다. 캐리어 스트립(158)은 적층 구조(132)를 시스템(150)을 통해 캐리어 스트립 제거부(168)로 당긴다. 캐리어 스트립(158)은 캐리어 스트립(158)을 캐리어 스트립 릴(162) 상으로 권취함으로써 적층 구조(132)로부터 제거된다. 제거 동안, 캐리어 스트립(158)은 유전층(134)을 손상시키지 않고 유전층(134)으로부터 멀어지면서 당겨진다.
적층 구조(132)는 캐리어 스트립 제거부(168)로부터 기판 부착부(170)로 계속 진행된다. 기판(130)은 기판 부착부(170)에서 적층 구조(132)에 부착된다. 기판(130)은 적층 구조(132)를 기판 부착부(170)로부터 당기며 하향으로 존재하는 부들을 통과하게 한다.
예시적인 실시예에서, 기판 부착부(170)는 한 쌍의 롤러를 포함한다. 기판(130)과 적층 구조(132)는 적층 구조(132)를 기판(130)에 대하여 가압하는 이러한 롤러들 사이를 통과하여 유전층(134)이 기판(130)에 고정된다. 예시적인 실시예에서, 유전층(134)은 유전층(134)이 기판(130)에 부착된 후 이차 경화된다. 경화 공정은 유전층(134)을 기판(130)에 영구적으로 고정한다.
적층 구조(132)는 제 1 부분(240), 제 2 부분(242), 및 제 1 부분(240)과 제 2 부분(242) 사이의 제 3 부분(244)을 포함한다. 제 1 부분(240)은 릴투릴(reel-to-reel) 캐리어 스트립(158)의 권출된 세그먼트(246)에 의해 지지된다. 제 1 부분(240)의 도전층(136)을 처리하여 적어도 하나의 회로(116)를 형성한다. 제 1 부분(240)은 일반적으로 캐리어 스트립 부착부(164)(도 4에 도시함)와 캐리어 스트립 제거부(168) 사이에 정의된다.
제 2 부분(242)은 전자 모듈 기판(130)에 의해 지지된다. 제 2 부분(242)은 일반적으로 기판 부착부(170)의 하향으로 존재하는 적층 구조(132)의 일부이며, 경화부(172)와 개별화부(174)(이들 모두는 도 4에 도시함)를 통과하는 적층 구조(132)의 일부이다. 제 2 부분(242)의 섹션들은 개별화부(174)에서 개별화되어 개별적인 전자 모듈을 형성하게 된다. 예를 들어, 제 2 부분(242)의 섹션들 및 제 2 부분(242) 아래의 대응하는 기판(130)은 머신에 의해 펀칭되어, 시스템(150)을 통해 점진적으로 당겨지는 주변의 제품 스트립으로부터 전자 모듈(100)을 개별화한다.
제 3 부분(244)은 캐리어 스트립(158)이나 전자 모듈 기판(130) 어느 것에 의해서도 지지되지 않는다. 제 3 부분(244)은 일반적으로 캐리어 스트립 제거부(168)와 기판 부착부(170) 사이에서 연장된다. 제 3 부분(244)은 제 2 부분(242)에 의해 시스템(150)을 통해 당겨진다. 부분들(240, 242, 244)의 각각은 시스템(150)을 통해 계속 당겨져 회로 및 전자 모듈을 계속 형성하게 된다. 적층 구조(132)는 제 1 부분(240)으로부터 제 3 부분(244)으로 그리고 제 3 부분(244)으로부터 제 2 부분(242)으로 계속 천이된다.

Claims (10)

  1. 전자 모듈(100)을 제조하는 방법으로서,
    도전성 스트립(152) 및 유전 물질을 제공하는 단계;
    상기 도전성 스트립에 의해 정의되는 도전층(136) 및 상기 유전 물질에 의해 정의되는 유전층을 갖는 적층 구조(132)를 형성하기 위해 상기 유전 물질와 상기 도전성 스트립을 코팅하는 단계;
    상기 적층 구조를 캐리어 스트립(158) 상에 적층함으로써, 상기 제거 가능한 캐리어 스트립(158)을 상기 적층 구조에 일시적으로 부착하는 단계;
    상기 캐리어 스트립을 이용하여 처리부(166)에 상기 적층 구조를 통과시키는 단계;
    제1회로를 포함하는 다수의 회로(116)를 형성하기 위해 상기 처리부에서 상기 도전층을 처리하는 단계;
    상기 제1회로를 포함하는 상기 처리된 적층 구조로부터 상기 캐리어 스트립을 분리함으로써, 상기 처리부에서 처리된 상기 적층 구조로부터 상기 캐리어 스트립을 제거하는 단계; 및
    상기 캐리어 스트립이 상기 처리된 적층 구조와 전자 모듈 기판(130) 사이에 위치하지 않도록 상기 처리된 적층 구조가 상기 캐리어 스트립으로부터 제거된 후에, 상기 전자 모듈 기판(130)에 상기 제1회로를 갖는 상기 처리된 적층 구조를 부착하는 단계
    를 포함하는, 전자 모듈(100)을 제조하는 방법.
  2. 제 1 항에 있어서,
    상기 처리된 적층 구조를 부착하는 단계는,
    유전층(134)을 갖는 강성 금속 전자 모듈 기판에 상기 처리된 적층 구조를 부착하는 단계를 포함하고, 상기 유전층(134)은 상기 도전층과 상기 금속 전자 모듈 기판(130) 사이에 위치하는
    전자 모듈(100)을 제조하는 방법.
  3. 제 1 항에 있어서,
    상기 캐리어 스트립을 부착하는 단계는,
    유전층(134)이 상기 캐리어 스트립(158)과 상기 도전층(136) 사이에 있도록, 릴(160)로부터 상기 캐리어 스트립을 권출(unwind)하고 상기 권출된 캐리어 스트립을 상기 유전층에 부착함으로써, 상기 적층 구조의 위 또는 아래의 층으로서의 상기 적층 구조(132)에 상기 캐리어 스트립을 부착하는 단계를 포함하는,
    전자 모듈(100)을 제조하는 방법.
  4. 제 1 항에 있어서,
    상기 캐리어 스트립을 상기 적층 구조로부터 분리시킴으로써, 상기 캐리어 스트립을 제거하는 단계는,
    상기 캐리어 스트립을 릴(162)에 권취하는 단계를 포함하는,
    전자 모듈(100)을 제조하는 방법.
  5. 제 1 항에 있어서,
    상기 적층 구조(132)를 부착하는 단계는,
    상기 적층 구조와 전자 모듈 기판(130)을 기판 부착부(156)를 통해 점진적으로 당기고 상기 적층 구조의 유전층(134)을 상기 전자 모듈 기판의 표면에 대하여 가압하는 단계를 포함하는,
    전자 모듈(100)을 제조하는 방법.
  6. 제 1 항에 있어서,
    상기 적층 구조(132)를 부착하는 단계는,
    상기 유전층을 상기 도전층(136)과 상기 전자 모듈 기판(130) 사이에 배치하고, 상기 유전층을 상기 도전층과 상기 전자 모듈 기판에 영구적으로 고정시키기 위해 상기 유전층을 경화하는 단계를 포함하는,
    전자 모듈(100)을 제조하는 방법.
  7. 제 1 항에 있어서,
    주변의 적층 구조(132) 및 전자 모듈 기판(130) 물질로부터 상기 회로(116)를 포함하는 전자 모듈(100)을 개별화(singulating)하는 단계를 더 포함하는,
    전자 모듈(100)을 제조하는 방법.
  8. 제 1 항에 있어서,
    상기 코팅하는 단계는,
    상기 도전성 스트립(152)의 표면을 상기 유전 물질로 코팅하고, 상기 유전 물질을 상기 캐리어 스트립(158)에 고정시키기 위해 상기 유전 물질을 부분적으로 경화하는 단계를 포함하는,
    전자 모듈(100)을 제조하는 방법.
  9. 제 1 항에 있어서,
    상기 처리하는 단계는,
    상기 회로(116)를 정의하기 위해 상기 도전층의 적어도 일부를 제거하도록 상기 도전층(136)을 에칭하는 단계를 포함하는,
    전자 모듈(100)을 제조하는 방법.
  10. 제 1 항에 있어서,
    상기 방법은 상기 회로(116)가 형성된 후 상기 적층 구조로부터 상기 캐리어 스트립을 점진적으로 제거하는 단계를 더 포함하며,
    상기 적층 구조는 상기 전자 모듈 기판(130)에 점진적으로 부착되는,
    전자 모듈(100)을 제조하는 방법.
KR1020120104959A 2011-09-23 2012-09-21 전자 모듈을 형성하기 위한 방법 및 시스템 KR101999750B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/242,240 US9953845B2 (en) 2011-09-23 2011-09-23 Methods and systems for forming electronic modules
US13/242,240 2011-09-23

Publications (2)

Publication Number Publication Date
KR20130035891A KR20130035891A (ko) 2013-04-09
KR101999750B1 true KR101999750B1 (ko) 2019-10-01

Family

ID=47909630

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120104959A KR101999750B1 (ko) 2011-09-23 2012-09-21 전자 모듈을 형성하기 위한 방법 및 시스템

Country Status (4)

Country Link
US (1) US9953845B2 (ko)
KR (1) KR101999750B1 (ko)
CN (1) CN103021878B (ko)
TW (1) TWI588016B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130338820A1 (en) * 2012-05-30 2013-12-19 Adrian Corbett Automated Electric Vehicle Charging Station
WO2019074535A1 (en) 2017-10-10 2019-04-18 Zero E Technologies Llc SYSTEMS AND METHODS FOR COOLING AND STABILIZING ELECTRIC MACHINE

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030207211A1 (en) * 2002-05-01 2003-11-06 Mektec Corporation Process for massively producing tape type flexible printed circuits
US20060283539A1 (en) 2005-06-20 2006-12-21 Slafer W D Systems and methods for roll-to-roll patterning
US20080136571A1 (en) 2006-02-15 2008-06-12 Johannes Maxmillian Peter Electronic article surveillance marker

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5840402A (en) * 1994-06-24 1998-11-24 Sheldahl, Inc. Metallized laminate material having ordered distribution of conductive through holes
WO2000007235A1 (en) * 1998-07-28 2000-02-10 Seiko Epson Corporation Semiconductor device, method of manufacture thereof, semiconductor module, and electronic device including circuit board and electronic unit board
US6858253B2 (en) 2001-05-31 2005-02-22 3M Innovative Properties Company Method of making dimensionally stable composite article
JP2003059979A (ja) 2001-08-20 2003-02-28 Mitsui Mining & Smelting Co Ltd 電子部品実装用積層フィルム及び電子部品実装用フィルムキャリアテープ
TWI230029B (en) 2002-02-20 2005-03-21 Mektec Corp Process for massively producing tape type flexible printed circuits
US7173322B2 (en) 2002-03-13 2007-02-06 Mitsui Mining & Smelting Co., Ltd. COF flexible printed wiring board and method of producing the wiring board
US7259106B2 (en) * 2004-09-10 2007-08-21 Versatilis Llc Method of making a microelectronic and/or optoelectronic circuitry sheet
JP2007035869A (ja) 2005-07-26 2007-02-08 Nitto Denko Corp Ｔａｂ用テープキャリア
DE102006044525B3 (de) 2006-09-21 2008-01-31 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung von gemeinsam bereitstellbaren flexiblen integrierten Schaltkreisen
GB0620955D0 (en) * 2006-10-20 2006-11-29 Speakman Stuart P Methods and apparatus for the manufacture of microstructures
JP4996200B2 (ja) 2006-10-27 2012-08-08 キヤノン株式会社 画像形成装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030207211A1 (en) * 2002-05-01 2003-11-06 Mektec Corporation Process for massively producing tape type flexible printed circuits
US20060283539A1 (en) 2005-06-20 2006-12-21 Slafer W D Systems and methods for roll-to-roll patterning
US20080136571A1 (en) 2006-02-15 2008-06-12 Johannes Maxmillian Peter Electronic article surveillance marker

Also Published As

Publication number Publication date
KR20130035891A (ko) 2013-04-09
TW201318836A (zh) 2013-05-16
US20130074328A1 (en) 2013-03-28
TWI588016B (zh) 2017-06-21
CN103021878A (zh) 2013-04-03
US9953845B2 (en) 2018-04-24
CN103021878B (zh) 2016-09-21

Similar Documents

Publication Publication Date Title
US10111330B2 (en) Printed circuit board, electronic component, and method for producing printed circuit board
MY149431A (en) Resin sheet with copper foil, multilayer printed wiring board, method for manufacturing multilayer printed wiring board and semiconductor device
US9179553B2 (en) Method of manufacturing multilayer wiring board
US20130341073A1 (en) Packaging substrate and method for manufacturing same
US9210811B2 (en) Compact rigid-flexible printed circuit board and method for manufacturing same
JP2012094597A (ja) 配線基板の製造方法
US9865561B2 (en) Electronic package having a supporting board and package carrier thereof
KR101999750B1 (ko) 전자 모듈을 형성하기 위한 방법 및 시스템
TW201228511A (en) Method for manufacturing multilayer printed circuit board
JP2006269495A (ja) フレキシブルプリント配線基板、および半導体装置
JP5177855B2 (ja) 配線基板の製造方法
JP5843709B2 (ja) 半導体パッケージの製造方法
JP2010056231A (ja) 配線基板の製造方法
US20140230207A1 (en) Lift off process for conductor foil layer
KR101175892B1 (ko) 절연 필름 구조체 및 이의 제조 방법
JP5117262B2 (ja) 配線基板の製造方法
WO2014021438A1 (ja) ヒートシンク付配線板、ヒートシンク付部品実装配線板及びそれらの製造方法
WO2005125290A1 (en) A method for processing an electrically conductive pattern
KR20180032191A (ko) 열 전도부재 및 그 픽업방법
CN110876239A (zh) 电路板及其制作方法
JP5331134B2 (ja) セラミック基板の製造方法および多層セラミック基板の製造方法
KR20150019688A (ko) 코어 기판 및 코어 기판 제조 방법
KR101156776B1 (ko) 인쇄회로기판의 제조방법
JP5177497B2 (ja) フレキシブルプリント配線板およびその製造方法
JP2014086461A (ja) フレキシブル配線基板用カバーレイフィルム、フレキシブル配線基板、フレキシブル配線基板用カバーレイフィルムの製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant