KR101996654B1

KR101996654B1 - Horizontal Electric Field Type Liquid Crystal Display

Info

Publication number: KR101996654B1
Application number: KR1020120152483A
Authority: KR
Inventors: 유덕근; 이원호; 정영민; 이상욱; 김태한
Original assignee: 엘지디스플레이 주식회사
Priority date: 2012-12-24
Filing date: 2012-12-24
Publication date: 2019-07-05
Also published as: KR20140083171A

Abstract

본 발명은 수평 전계 방식의 액정 표시장치용 박막 트랜지스터 기판에 관한 것이다. 본 발명에 의한 액정 표시장치는, 기판 위에 매트릭스 형상으로 정의된 화소 영역; 상기 화소 영역 내에서 제1 폭을 갖는 막대 형상으로 배치된 화소 전극; 그리고 상기 화소 영역 내에서 상기 화소 전극과 동일한 층에서, 상기 제1 폭을 갖는 막대 형상으로 상기 화소 전극으로부터 상기 제1 폭의 1.5 내지 2.5 배인 제2 폭의 거리로 떨어져 배치된 공통 전극을 구비하는 박막 트랜지스터 기판; 상기 박막 트랜지스터 기판과 대향하는 상부 기판; 그리고 상기 박막 트랜지스터 기판과 상기 상부 기판 사이에 개재된 액정 층을 포함한다.본 발명은, 화소 영역의 거의 모든 부분을 개구 영역으로 활용할 수 있는 고 개구율 및 고 휘도를 갖는 수평 전계형 액정 표시장치용 박막 트랜지스터 기판을 제공할 수 있다.The present invention relates to a thin film transistor substrate for a horizontal electric field type liquid crystal display. A liquid crystal display device according to the present invention includes: a pixel region defined as a matrix on a substrate; A pixel electrode arranged in a bar shape having a first width in the pixel region; And a common electrode arranged in the same layer as the pixel electrode in the pixel region in a rod shape having the first width and spaced apart from the pixel electrode by a distance of a second width of 1.5 to 2.5 times the first width A thin film transistor substrate; An upper substrate facing the thin film transistor substrate; And a liquid crystal layer sandwiched between the thin film transistor substrate and the upper substrate. The present invention relates to a thin film for a horizontal electric field type liquid crystal display device having a high aperture ratio and a high luminance capable of utilizing almost all portions of a pixel region as an opening region A transistor substrate can be provided.

Description

Technical Field [0001] The present invention relates to a horizontal electric field type liquid crystal display

본 발명은 수평 전계 방식의 액정 표시장치에 관한 것이다. 특히, 본 발명은 동일 평면상에 공통 전극과 화소 전극이 배열되는 구조를 가지면서 그 사이에 형성되는 전계는 프린지 필드형의 수평 전계가 형성되는 박막 트랜지스터 기판을 구비한 액정 표시장치에 관한 것이다.The present invention relates to a horizontal electric field type liquid crystal display device. In particular, the present invention relates to a liquid crystal display device having a thin film transistor substrate having a structure in which a common electrode and a pixel electrode are arranged on the same plane, and an electric field formed therebetween is a fringe field type horizontal electric field.

액정 표시 장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시한다. 이러한 액정 표시 장치는 액정을 구동시키는 전계의 방향에 따라 수직 전계 방식과 수평 전계 방식으로 대별된다.A liquid crystal display displays an image by adjusting the light transmittance of a liquid crystal using an electric field. Such a liquid crystal display device is divided into a vertical electric field system and a horizontal electric field system in accordance with the direction of the electric field for driving the liquid crystal.

수직 전계형 액정 표시 장치는 상부기판 상에 형성된 공통전극과 하부기판 상에 형성된 화소전극이 서로 대향되게 배치되어 이들 사이에 형성되는 수직 전계에 의해 TN(Twisted Nemastic) 모드의 액정을 구동한다. 이러한 수직 전계형 액정 표시 장치는 개구율이 큰 장점을 가지는 반면 시야각이 90도 정도로 좁은 단점을 가진다.In a vertical electric field type liquid crystal display device, a common electrode formed on an upper substrate and a pixel electrode formed on a lower substrate are opposed to each other to drive a liquid crystal of a TN (twisted nematic) mode by a vertical electric field formed therebetween. Such a vertical electric field type liquid crystal display device has a disadvantage that the aperture ratio is large, but the viewing angle is as narrow as 90 degrees.

수평 전계 방식의 액정 표시 장치는 하부 기판에 나란하게 배치된 화소 전극과 공통 전극 간의 수평 전계에 의해 인 플레인 스위칭(In Plane Switching; IPS) 모드로 액정을 구동하는 방식이 있다. 이러한 수평 전계 방식의 액정 표시 장치는 시야각이 160도 정도로 수직 전계 방식에 비해 넓으며, 구동 속도가 빠르다는 장점을 가진다. 따라서, 더 좋은 표시 품질을 제공하는 수평 전계 방식의 액정표시장치에 대한 요구가 날로 증가하고 있다.In a horizontal electric field type liquid crystal display device, there is a method of driving a liquid crystal in an in-plane switching (IPS) mode by a horizontal electric field between a pixel electrode and a common electrode arranged in parallel on a lower substrate. Such a horizontal electric field type liquid crystal display device has a viewing angle of about 160 degrees, which is broader than the vertical electric field type, and has an advantage that the driving speed is fast. Therefore, a demand for a horizontal electric field type liquid crystal display device that provides a better display quality is increasing day by day.

이하, IPS 모드 수평 전계 방식의 액정 표시 장치에 대하여 상세히 살펴보기로 한다. 종래 기술에 의한 IPS 모드 수평 전계형 액정표시패널은, 박막 트랜지스터(Thin Film Transistor; TFT) 어레이 기판, 칼라 필터 어레이 기판, 그리고 이 두 기판 사이에 개재된 액정 층을 포함한다. 도 1은 종래 기술에 의한 IPS 모드 수평 전계 액정 표시패널의 박막 트랜지스터 어레이 기판을 나타내는 평면도이다. 도 2는 도 1에서 절취선 I-I'으로 자른 IPS 모드 수평 전계 액정표시패널용 박막 트랜지스터 기판의 구조를 나타내는 단면도이다.Hereinafter, the IPS mode horizontal electric field type liquid crystal display device will be described in detail. The IPS mode horizontal electric field type liquid crystal display panel according to the related art includes a thin film transistor (TFT) array substrate, a color filter array substrate, and a liquid crystal layer interposed between the two substrates. 1 is a plan view showing a thin film transistor array substrate of a conventional IPS mode horizontal electric field liquid crystal display panel. FIG. 2 is a cross-sectional view showing the structure of a thin film transistor substrate for an IPS mode horizontal electric field liquid crystal display panel cut by a perforated line I-I 'in FIG.

도 1 및 2에 도시한, 박막 트랜지스터 기판을 구비한 IPS 모드 수평 전계 방식의 액정표시장치는 화소 전극과 공통 전극이 동일 평면 상에서 서로 일정 거리 이격하여 배치함으로써, 그 사이에 형성되는 수평 전계로 액정 층을 구동하여 화상 데이터를 표시한다. 도 1 및 2를 참조하면, 종래 기술에 의한 IPS 모드 수평 전계 액정표시 패널의 박막 트랜지스터 어레이 기판은 하부 기판(SUB) 상에 교차하도록 형성된 게이트 배선(GL) 및 데이터 배선(DL)과, 그 교차부마다 형성된 박막 트랜지스터(T)와, 그 교차 구조로 마련된 화소 영역에 수평 전계를 이루도록 형성된 화소 전극(PXL) 및 공통 전극(COM)과, 그리고 공통 전극(COM)과 접속되며 게이트 배선(GL)과 나란하게 진행하는 공통 배선(CL)을 구비한다.In the IPS mode horizontal electric field type liquid crystal display device having the thin film transistor substrate shown in Figs. 1 and 2, the pixel electrode and the common electrode are arranged at a certain distance from each other on the same plane, Layer is driven to display image data. 1 and 2, the thin film transistor array substrate of the IPS mode horizontal electric field liquid crystal display panel according to the related art includes a gate wiring GL and a data wiring DL formed so as to intersect on a lower substrate SUB, A pixel electrode PXL and a common electrode COM formed so as to form a horizontal electric field in a pixel region provided in the cross structure and a gate electrode GL connected to the common electrode COM, And a common wiring line CL extending in parallel with the common wiring line CL.

게이트 배선(GL)은 박막 트랜지스터(T)의 게이트 전극(G)에 게이트 신호를 공급한다. 데이터 배선(DL)은 박막 트랜지스터(T)의 드레인 전극(D)을 통해 화소전극(PXL)에 화소 신호를 공급한다. 게이트 배선(GL)과 데이터 배선(DL)은 교차구조로 형성되어 화소 영역을 정의한다. 공통 배선(CL)은 화소 영역 내의 일측변에 게이트 배선(GL)과 나란하게 배열되며 액정 구동을 위한 기준전압을 공통 전극(COM)에 공급한다.The gate wiring GL supplies a gate signal to the gate electrode G of the thin film transistor T. [ The data line DL supplies a pixel signal to the pixel electrode PXL through the drain electrode D of the thin film transistor T. [ The gate line GL and the data line DL are formed in an intersecting structure to define a pixel region. The common line CL is arranged in parallel with the gate line GL on one side in the pixel region and supplies a reference voltage for driving the liquid crystal to the common electrode COM.

박막 트랜지스터(T)는 게이트 배선(GL)의 게이트 신호에 응답하여 데이터 배선(DL)의 화소 신호가 화소 전극(PXL)에 충전, 유지되도록 한다. 이를 위하여, 박막 트랜지스터(T)는 게이트 배선(GL)에 접속된 게이트 전극(G)과, 데이터 배선(DL)에 접속된 소스 전극(S)과, 화소 전극(PXL)에 접속된 드레인 전극(D)을 구비한다. 또한, 박막 트랜지스터(T)는 소스 전극(S)과 드레인 전극(D) 사이에 채널을 형성하는 활성 채널층(A)과, 소스 전극(S) 및 드레인 전극(D)과 오믹 접촉을 위한 오믹 접촉층(도시하지 않음)을 더 포함한다.The thin film transistor T responds to the gate signal of the gate line GL so that the pixel signal of the data line DL is charged and held in the pixel electrode PXL. To this end, the thin film transistor T includes a gate electrode G connected to the gate wiring GL, a source electrode S connected to the data wiring DL, and a drain electrode connected to the pixel electrode PXL D). The thin film transistor T includes an active channel layer A forming a channel between the source electrode S and the drain electrode D and an active layer A forming an ohmic contact with the source electrode S and the drain electrode D. [ And a contact layer (not shown).

화소 전극(PXL)은 보호막(PAS) 및 평탄화 막(PAC)을 관통하는 드레인 콘택홀(DH)을 통해 박막 트랜지스터(T)의 드레인 전극(D)과 접속되어 화소 영역에 형성된다. 특히, 화소 전극(PXL)은 드레인 전극(D)과 접속되고 인접한 게이트 라인(GL)과 나란하게 형성된 수평 화소 전극(PXLh)과, 이 수평 화소 전극(PXLh)에서 분기하여 화소 영역 내에서 수직 방향으로 형성된 다수 개의 수직 화소 전극(PXLv)을 구비한다.The pixel electrode PXL is formed in the pixel region by being connected to the drain electrode D of the thin film transistor T through the protective film PAS and the drain contact hole DH penetrating the planarization film PAC. Particularly, the pixel electrode PXL includes a horizontal pixel electrode PXLh connected to the drain electrode D and formed in parallel with the adjacent gate line GL, and a vertical pixel electrode PXLh branched from the horizontal pixel electrode PXLh in the vertical direction And a plurality of vertical pixel electrodes PXLv.

공통 전극(COM)은 게이트 절연막(GI), 보호막(PAS) 및 평탄화 막(PAC)을 관통하는 공통 컨택홀(CH)을 통해 공통 배선(CL)과 접속된다. 게이트 배선(GL)과 평행하게 진행하는 일부분은 좀 더 넓은 폭을 가지며 수평 공통 전극(COMh)을 형성한다. 그리고 수평 공통 전극(COMh)에서 분기하여 화소 영역 내에서 수직 방향으로 형성된 다수 개의 수직 공통 전극(COMv)을 형성한다. 특히, 수직 공통 전극(COMv)은 화소 영역 내에서 수직 화소 전극(PXLv)과 나란하게 배치된다.The common electrode COM is connected to the common wiring CL through the common contact hole CH through the gate insulating film GI, the protective film PAS and the planarization film PAC. And a portion that runs parallel to the gate wiring GL has a wider width and forms a horizontal common electrode COMh. And a plurality of vertical common electrodes COMv formed in the vertical direction in the pixel region are formed by branching from the horizontal common electrode COMh. In particular, the vertical common electrode COMv is arranged in parallel with the vertical pixel electrode PXLv in the pixel region.

이에 따라, 박막 트랜지스터(T)를 통해 화소 신호가 공급된 수직 화소 전극(PXLv)과 공통 배선(CL)을 통해 기준 전압이 공급된 수직 공통 전극(COMv) 사이에 수평 전계가 형성된다. 이러한 수평 전계에 의해 박막 트랜지스터 어레이 기판과 칼라 필터 어레이 기판 사이에서 수평 방향으로 배열된 액정 분자들이 유전 이방성에 의해 회전하게 된다. 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 화상을 구현한다.A horizontal electric field is formed between the vertical pixel electrode PXLv to which the pixel signal is supplied through the thin film transistor T and the vertical common electrode COMv to which the reference voltage is supplied through the common wiring CL. This horizontal electric field causes the liquid crystal molecules arranged in the horizontal direction between the thin film transistor array substrate and the color filter array substrate to rotate due to the dielectric anisotropy. The light transmittance through the pixel region is changed according to the degree of rotation of the liquid crystal molecules, thereby realizing an image.

이와 같이 화소 전극(PXL)과 공통 전극(COM)이 동일 평면상에서 서로 일정 거리 이격된 구조를 갖는 수평 전계 액정표시패널은 화소 영역 내에서 액정 구동을 위한 충전 용량을 확보하기 위해서는 수평 공통 전극(COMh)과 드레인 전극(D)에서 연장된 부분을 중첩하여 보조 용량(STG)을 형성한다. 또 다른 방법으로는, 수평 공통 전극(COMh)과 수평 화소 전극(PXLh)에서 연장된 부분과 중첩하여 보조 용량을 형성할 수도 있다. 도 2에서는 보조 용량(STG)은 중첩된 수평 공통 전극(COMh)과 연장된 드레인 전극(D) 사이에 개재된 게이트 절연막(GI) 및 채널 층(A)이 이루는 공간 내에 형성된 경우를 나타낸다.The horizontal electric field liquid crystal display panel having the structure in which the pixel electrode PXL and the common electrode COM are spaced apart from each other by a predetermined distance on the same plane requires a horizontal common electrode COMh And a portion extending from the drain electrode D are overlapped to form an auxiliary capacitance STG. Alternatively, the auxiliary capacitance may be formed by overlapping the horizontal common electrode COMh and a portion extending from the horizontal pixel electrode PXLh. 2 shows the case where the storage capacitor STG is formed in the space formed by the gate insulating film GI and the channel layer A interposed between the overlapped horizontal common electrode COMh and the extended drain electrode D.

수직 화소 전극(PXLh)과 수직 공통 전극(COMv)이 동일 평면 상에서 일정 간격 이격하여 수평 전계를 이루도록 하기 위해, 박막 트랜지스터(T)를 덮는 보호막(PAS) 위에 평탄화 막(PAC)을 더 포함한다. 평탄화 막(PAC)은 폴리아크릴과 같은 유기 물질이 10000Å 정도의 두께로 형성되는 데, 이 경우, 수평 화소 전극(PXLh)과 수평 공통 전극(COMh) 사이 공간에서 보조 용량을 구축하기가 어렵다. 따라서, 이와 같은 구조에서는, 도 2에서와 같이, 수평 화소 전극(PXLh)과 연결되는 드레인 전극(D)을 연장하여 수평 공통 전극(COMh)과 중첩하도록 형성함으로써, 보조 용량(STG)을 형성하는 것이 바람직하다.The vertical pixel electrode PXLh and the vertical common electrode COMv are spaced apart from each other by a predetermined distance on the same plane to form a horizontal electric field. The vertical pixel electrode PXLh and the vertical common electrode COMv further include a planarization layer PAC over the protection layer PAS. In this case, it is difficult to form the auxiliary capacitance in the space between the horizontal pixel electrode PXLh and the horizontal common electrode COMh. In this case, the planarization layer PAC is formed of organic material such as polyacrylate. 2, the drain electrode D connected to the horizontal pixel electrode PXLh is extended to be overlapped with the horizontal common electrode COMh to form the storage capacitor STG .

하지만, 수평 공통 전극(COMh)과 드레인 전극(D) 사이에는 4000Å 이상의 두께를 갖는 게이트 절연막(GI)과 2000Å 이상의 두께를 갖는 채널 층(A)이 개재된다. 따라서, 보조 용량(STG)은 6000Å 이상의 두께를 갖는 공간 내에 형성된다. 하여, 아직도 충분한 보조 용량(STG)을 형성하기에는 두 전극(수평 공통 전극(COMh)과 드레인 전극(D))사이의 거리가 먼 편이다. 그 결과, 충분한 보조 용량(STG)을 확보하기 위해서, 수평 공통 전극(COMh)과 드레인 전극(D)이 중첩하는 면적을 넓게 형성하여야 한다. 예를 들어, 도 1에 도시한 것과 같이, 데이터 배선(DL)과 데이터 배선(DL) 사이에 걸친 공간에 거의 꽉 차는 긴 길이와 공통 배선(CL)보다도 넓을 폭을 갖도록 형성하는 것이 바람직하다.However, between the horizontal common electrode COMh and the drain electrode D, a gate insulating film GI having a thickness of 4000 ANGSTROM or more and a channel layer A having a thickness of 2000 ANGSTROM or more are interposed. Therefore, the storage capacitor STG is formed in the space having a thickness of 6000 ANGSTROM or more. , The distance between the two electrodes (the horizontal common electrode COMh and the drain electrode D) is still far away in order to form a sufficient storage capacitance STG. As a result, the area in which the horizontal common electrode COMh and the drain electrode D overlap with each other must be widened in order to secure a sufficient storage capacitance STG. For example, as shown in Fig. 1, it is preferable to form the pixel electrodes so as to have a long length that is almost full in the space between the data line DL and the data line DL and a width wider than the common line CL.

보조 용량(STG)은 화소 영역 내에서 빛을 투과하지 못하는 영역이 된다. 즉, 보조 용량(STG)은 액정표시 패널을 구동하는 데 있어서, 반드시 필요한 구성 요소이지만, 화소의 개구율을 감소하는 주된 원인이 되고 있다.The storage capacitor STG is a region that does not allow light to pass through the pixel region. That is, although the storage capacitor STG is a necessary component in driving the liquid crystal display panel, it is a main cause of decreasing the aperture ratio of the pixel.

상기 설명한 바와 같은 IPS 모드 수평 전계형 액정표시장치에서 액정층을 구동하는 수평 전계 형성에 대하여 상세히 살펴보면 다음과 같다. 도 3은 도 1에서 화소 영역 일부인 절취선 II-II'으로 자른 확대 단면도로서, IPS 모드 수평 전계형 액정표시장치의 화소 전극과 공통전극 사이에서 형성되는 수평 전계 및 액정분자의 구동상태를 나타내는 개략도이다.The horizontal electric field for driving the liquid crystal layer in the IPS mode horizontal electric field type liquid crystal display device as described above will be described in detail as follows. FIG. 3 is an enlarged cross-sectional view cut along a perforated line II-II ', which is a part of the pixel region in FIG. 1, and is a schematic view showing driving states of horizontal electric fields and liquid crystal molecules formed between the pixel electrode and the common electrode of the IPS mode horizontal electric field type liquid crystal display device.

도 3을 참조하면, 수직 화소 전극(PXLv)과 수직 공통 전극(COMv)이 동일 평면상에서 수평 방향으로 나란하게 형성되어 있다. 수직 화소 전극(PXLv)과 수직 공통 전극(COMv) 사이에 직류 전압차이가 발생하면, 도 3의 곡선과 같이 전기장이 형성된다.Referring to FIG. 3, the vertical pixel electrode PXLv and the vertical common electrode COMv are formed on the same plane in a horizontal direction. When a DC voltage difference occurs between the vertical pixel electrode PXLv and the vertical common electrode COMv, an electric field is formed as shown in the curve of FIG.

현재 주력으로 생산하고 있는 IPS 모드 수평 전계형 액정표시장치는, 도 3에 도시한 바와 같이, 수직 화소 전극(PXLv)과 수직 공통 전극(COMv)은 대략 2.5㎛ 정도의 선 폭을 갖는 막대 형상을 갖는다. 그리고 수직 화소 전극(PXLv)과 수직 공통 전극(COMv)은 선 폭의 4~6배에 해당하는 10~13㎛ 정도의 간격을 갖도록 배열된다. 그리고 수직 화소 전극(PXLv)과 수직 공통 전극(COMv) 위에는 액정 층을 구성하는 액정 분자(LCM)들의 초기 배향 상태를 결정하는 배향막(ALG)이 형성되어 있다.3, the IPS mode horizontal electric field type liquid crystal display device which is currently being produced as a mainstream has a bar shape having a line width of about 2.5 占 퐉 in the vertical pixel electrode PXLv and the vertical common electrode COMv . The vertical pixel electrode PXLv and the vertical common electrode COMv are arranged to have an interval of about 10 to 13 mu m corresponding to 4 to 6 times the line width. On the vertical pixel electrode PXLv and the vertical common electrode COMv, an alignment layer ALG for determining the initial alignment state of the liquid crystal molecules LCM constituting the liquid crystal layer is formed.

수직 화소 전극(PXLv)과 수직 공통 전극(COMv) 사이에 전계가 형성되면, 액정 분자(LCM)들은 전계의 영향으로 재정렬한다. 이와 같은 상태에서, 수직 화소 전극(PXLv)과 수직 공통 전극(COMv) 사이에 수평 전계가 인가될 경우, 수평 전계는 수직 화소 전극(PXLv)과 수직 공통 전극(COMv)의 서로 가장 인접한 측면 사이에서 형성된다. 반면에, 수직 화소 전극(PXLv)과 수직 공통 전극(COMv) 바로 윗면에서는 수평 전계가 형성되지 않고, 거의 수직 방향으로만 약한 전계가 발생한다.When an electric field is formed between the vertical pixel electrode PXLv and the vertical common electrode COMv, the liquid crystal molecules LCM are rearranged under the influence of the electric field. In this state, when a horizontal electric field is applied between the vertical pixel electrode PXLv and the vertical common electrode COMv, the horizontal electric field is generated between the vertical pixel electrode PXLv and the vertical common electrode COMv, . On the other hand, a horizontal electric field is not formed on the upper surface of the vertical pixel electrode PXLv and the vertical common electrode COMv, and a weak electric field is generated only in a substantially vertical direction.

이러한 상태에서는, 수직 화소 전극(PXLv)과 수직 공통 전극(COMv) 위에 놓여 있는 액정 분자(LCM)들 대부분은 수평 전계의 영향을 받을 수 없으므로 재배열되지 않고, 배향막(ALG)에 의한 초기 배열 상태를 유지하게 된다. 즉, 수직 화소 전극(PXLv)과 수직 공통 전극(COMv) 사이의 액정 분자(LCM)들은 수평 전계에 의해 구동되어 표시 기능을 발휘 하지만, 수직 화소 전극(PXLv)과 수직 공통 전극(COMv) 바로 위에 놓인 액정 분자(LCM)들은 수평 전계에 의한 구동이 이루어지지 않아 표시 기능을 발휘하지 못한다. 따라서, 수직 화소 전극(PXLv)과 수직 공통 전극(COMv)이 차지하는 부분은 비 개구 영역(NDA)이 되며, 수직 화소 전극(PXLv)과 수직 공통 전극(COMv) 사이 공간만이 개구 영역(DA)이 된다.In this state, most of the liquid crystal molecules (LCM) lying on the vertical pixel electrode (PXLv) and the vertical common electrode (COMv) are not rearranged because they can not be influenced by the horizontal electric field, . In other words, the liquid crystal molecules LCM between the vertical pixel electrode PXLv and the vertical common electrode COMv are driven by the horizontal electric field to exhibit a display function. However, since the liquid crystal molecules LCM are arranged directly above the vertical pixel electrode PXLv and the vertical common electrode COMv The liquid crystal molecules (LCM) deposited are not driven by a horizontal electric field, and display functions are not exhibited. Therefore, the portion occupied by the vertical pixel electrode PXLv and the vertical common electrode COMv becomes the non-opening region NDA, and only the space between the vertical pixel electrode PXLv and the vertical common electrode COMv becomes the opening region DA, .

이와 같이, IPS 모드 수평 전계형에서는 화소 영역 중에서도 수직 화소 전극(PXLv)과 수직 공통 전극(COMv)이 차지하는 면적은 개구율 및 휘도에 기여하지 않는 영역이 된다. 이와 같이, 수평 전계형 액정표시장치에서는 화소 전극(PXL) 및 공통 전극(COM)을 투명 도전물질로 제조하더라도, 개구율 및 휘도를 저해하는 요인이 되고 있다.Thus, in the IPS mode horizontal electric field type, the area occupied by the vertical pixel electrode PXLv and the vertical common electrode COMv in the pixel region is an area which does not contribute to the aperture ratio and the luminance. As described above, even when the pixel electrode PXL and the common electrode COM are made of a transparent conductive material in the horizontal electric field type liquid crystal display device, the aperture ratio and the luminance are deteriorated.

IPS 모드 수평 전계형의 단점을 해소하기 위해 제시된 방식으로 FFS 모드 수평 전계형 액정표시장치가 있다. 도 4 내지 도 6을 참조하여, FFS 모드 수평 전계형 액정 표시 장치에 대해 살펴본다. 도 4는 종래 기술에 의한 FFS 모드 수평 전계형 액정표시장치를 구성하는 박막 트랜지스터 기판의 구조를 나타내는 평면도이다. 도 5는 도 4에서 절취선 III-III'로 자른 종래 기술에 의한 FFS 모드 수평 전계형 액정표시장치를 구성하는 박막 트랜지스터 기판의 구조를 나타내는 단면도이다.In order to solve the drawbacks of the IPS mode horizontal electric field type, there is a FFS mode horizontal electric field type liquid crystal display device. 4 to 6, an FFS mode horizontal electric field type liquid crystal display device will be described. 4 is a plan view showing a structure of a thin film transistor substrate constituting a conventional FFS mode horizontal electric field type liquid crystal display device. FIG. 5 is a cross-sectional view showing a structure of a thin film transistor substrate constituting a FFS mode horizontal electric field type liquid crystal display according to the prior art cut to the perforated line III-III 'in FIG.

도 4 및 5를 참조하면, FFS 모드 수평 전계형 액정표시장치용 박막 트랜지스터 기판은 하부 기판(SUB) 위에 게이트 절연막(GI)을 사이에 두고 교차하는 게이트 배선(GL) 및 데이터 배선(DL), 그리고 그 교차부마다 형성된 박막 트랜지스터(T)를 구비한다. 또한, 박막 트랜지스터 기판은 게이트 배선(GL) 및 데이터 배선(DL)의 교차 구조로 화소 영역을 정의한다. 이 화소 영역에는 프린지 필드를 형성하도록 보호막(PAS)을 사이에 두고 형성된 화소 전극(PXL)과 공통 전극(COM)을 구비한다. 여기서는, 화소 전극(PXL)은 화소 영역에 대응하는 대략 장방형의 모양을 갖고, 공통전극(COM)은 평행한 다수 개의 띠 모양으로 형성한다.4 and 5, a thin film transistor substrate for an FFS mode horizontal electric field type liquid crystal display includes a gate wiring GL and a data wiring DL crossing a gate insulating film GI on a lower substrate SUB, And a thin film transistor T formed at each of the intersections. Further, the thin film transistor substrate defines a pixel region with an intersection structure of a gate line GL and a data line DL. The pixel region includes a pixel electrode PXL and a common electrode COM formed with a protective film PAS therebetween to form a fringe field. Here, the pixel electrode PXL has a substantially rectangular shape corresponding to the pixel region, and the common electrode COM is formed into a plurality of parallel strips.

공통전극(COM)은 게이트 배선(GL)과 나란하게 배열된 공통 배선(CL)에서 분기한다. 공통전극(COM)은 공통 배선(CL)을 통해 액정 구동을 위한 기준 전압(혹은 공통 전압)을 공급받는다.The common electrode COM branches off from the common line CL arranged in parallel with the gate line GL. The common electrode COM is supplied with a reference voltage (or common voltage) for liquid crystal driving through the common line CL.

박막 트랜지스터(T)는 게이트 배선(GL)의 게이트 신호에 응답하여 데이터 배선(DL)의 화소 신호가 화소 전극(PXL)에 충전되어 유지하도록 한다. 이를 위해, 박막 트랜지스터(T)는 게이트 배선(GL)에서 분기한 게이트 전극(G), 데이터 배선(DL)에서 분기하는 소스 전극(S), 소스 전극(S)과 대향하며 화소 전극(PXL)과 접속된 드레인 전극(D), 그리고 게이트 절연막(GI) 위에서 게이트 전극(G)과 중첩하며 소스 전극(S)과 드레인 전극(D) 사이에 채널을 형성하는 반도체 채널 층(A)을 포함한다.The thin film transistor T responds to the gate signal of the gate line GL so that the pixel signal of the data line DL is charged and held in the pixel electrode PXL. The thin film transistor T opposes the source electrode S and the source electrode S branched from the gate electrode G branched from the gate line GL and the data line DL and is connected to the pixel electrode PXL, And a semiconductor channel layer A which overlaps the gate electrode G on the gate insulating film GI and forms a channel between the source electrode S and the drain electrode D .

특히, FFS 모드 수평 전계형의 경우 화소 전극(PXL)과 공통 전극(COM)이 중첩된 구조를 갖는다. 이 중첩된 부분이 보조 용량(STG)을 형성하는데, IPS 모드에 비해 보조 용량(STG)의 면적이 훨씬 크다. 따라서, 보조 용량(STG)을 구동하는데 적합하도록 반도체 층(A)을 높은 전하 이동도 특성을 갖는 산화물 반도체 물질로 형성하는 것이 바람직하다. 산화물 반도체 물질은 소자의 안정성을 확보하기 위해 상부 표면에 식각액으로부터 보호를 위한 에치 스토퍼(ES)를 더 포함하는 것이 바람직하다. 구체적으로 설명하면, 소스 전극(S)과 드레인 전극(D) 사이의 분리된 부분을 통해 유입되는 식각액으로부터 산화물 반도체 채널 층(A)을 보호하도록 에치 스토퍼(ES)를 형성하는 것이 바람직하다.Particularly, in the FFS mode horizontal electric field type, the pixel electrode PXL and the common electrode COM are overlapped. The overlapped portion forms the storage capacitor STG, which has a much larger area of the storage capacitor STG than the IPS mode. Therefore, it is preferable to form the semiconductor layer A from an oxide semiconductor material having high charge mobility characteristics so as to be suitable for driving the storage capacitor STG. The oxide semiconductor material preferably further includes an etch stopper (ES) for protecting the upper surface from the etchant to ensure stability of the device. More specifically, it is preferable to form the etch stopper ES so as to protect the oxide semiconductor channel layer A from the etchant flowing through the separated portion between the source electrode S and the drain electrode D.

화소 전극(PXL)은 게이트 절연막(GI) 위에 형성된다. 그리고 반도체 채널 층(A)의 타측면 상부면과 접촉하는 드레인 전극(D)의 일측변과 접촉한다.The pixel electrode PXL is formed on the gate insulating film GI. And comes in contact with one side of the drain electrode (D) in contact with the upper surface of the other side of the semiconductor channel layer (A).

한편, 공통 전극(COM)은 화소 전극(PXL)을 덮는 보호막(PAS)을 사이에 두고 화소 전극(PXL)과 중첩하도록 형성된다. 화소 전극(PXL)과 공통 전극(COM) 사이에서 전계가 형성되어 박막 트랜지스터 기판과 컬러 필터 기판 사이에서 수평 방향으로 배열된 액정분자들이 유전 이방성에 의해 회전한다. 그리고 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라져 계조를 구현한다.On the other hand, the common electrode COM is formed so as to overlap with the pixel electrode PXL with the protective film PAS covering the pixel electrode PXL interposed therebetween. An electric field is formed between the pixel electrode PXL and the common electrode COM so that the liquid crystal molecules arranged in the horizontal direction between the TFT substrate and the color filter substrate rotate due to the dielectric anisotropy. The transmittance of light passing through the pixel region is varied according to the degree of rotation of the liquid crystal molecules, thereby realizing the gradation.

이상과 같은, FFS 모드의 수평 전계형 액정표시장치는 화소 전극(PXL)과 공통 전극(COM)이 완전히 중첩된 구조를 갖는다. 도 6은 도 4에서 화소 영역 일부인 절취선 IV-IV'로 자른 확대 단면도로서, FFS 모드 수평 전계형 액정표시장치의 화소 전극과 공통전극 사이에서 형성되는 수평 전계 및 액정분자의 구동상태를 나타내는 개략도이다.In the horizontal electric field type liquid crystal display device of the FFS mode as described above, the pixel electrode PXL and the common electrode COM are completely overlapped. FIG. 6 is an enlarged cross-sectional view cut along the perforated line IV-IV ', which is a part of the pixel region in FIG. 4, and is a schematic diagram showing the driving states of the horizontal electric field and the liquid crystal molecules formed between the pixel electrode and the common electrode of the FFS mode horizontal electric field type liquid crystal display device.

도 6에서 보는 바와 같이, FFS 모드에서는 화소 전극(PXL) 및 공통 전극(COM) 자체 바로 상부 영역에서도 프린지 필드에 의한 수평 전계가 형성된다. IPS 모드와 비교했을 때, 훨씬 높은 개구율을 확보할 수 있다. 그러나 FFS 모드에서는 화소 전극(PXL)과 중첩하여 형성된 다수 개의 공통 전극(COM)들 사이의 정 중앙부(ⓛ)에서는 수평 전계가 약하게 형성된다.As shown in FIG. 6, in the FFS mode, a horizontal electric field due to the fringe field is formed in the upper region just above the pixel electrode PXL and the common electrode COM itself. Compared with the IPS mode, a much higher aperture ratio can be obtained. However, in the FFS mode, the horizontal electric field is weakly formed at the center of the common electrode COM formed by overlapping the pixel electrode PXL.

즉, 화소 전극(PXL)과 공통 전극(COM) 사이에 직류 전압차이가 발생하면, 도 6에서 도시한 곡선과 같이 형태로 전기장이 형성된다. 도 6에서와 같이, 화소 영역 내의 대부분 영역에서 수평 전계가 형성되지만, 이웃하는 공통 전극(COM)들 사이, 특히 정 중앙부(ⓛ)에서는 수평 전계가 약해지는 영역이 발생한다. 그 결과, 이 부분에서의 투과율이 감소하는 현상이 발생한다.That is, when a DC voltage difference occurs between the pixel electrode PXL and the common electrode COM, an electric field is formed in the form of a curve as shown in FIG. As shown in FIG. 6, although a horizontal electric field is formed in most areas in the pixel area, an area in which the horizontal electric field weakens occurs between neighboring common electrodes COM, particularly in the right center. As a result, the transmittance at this portion is reduced.

이와 같이 FFS 모드가 IPS 모드에 비해서 개구율이 개선된 것은 확실하지만, 여전히 투과율을 저해하는 구조적인 문제점을 내포하고 있다. 고 해상도 액정표시장치가 요구되고 있는 상황에서는 동일한 소비 전력으로 더 높은 휘도값을 갖는 액정표시장치가 절실하게 필요한 상황이다.As described above, although it is clear that the aperture ratio is improved as compared with the IPS mode in the FFS mode, it still has a structural problem of hindering the transmittance. In a situation where a high resolution liquid crystal display device is required, a liquid crystal display device having a higher luminance value at the same power consumption is desperately needed.

본 발명의 목적은 상기 문제점들을 극복하기 위해 고안된 것으로, IPS 모드와 FFS 모드에 의한 수평 전계 방식 액정표시 패널에서 발생하는 문제점을 모두 극복할 수 있는 수평 전계 방식 액정 표시장치를 제공하는 데 있다. 본 발명의 다른 목적은, 프린지 필드에 의한 수평 전계를 형성함으로써 전극부도 개구 영역이 되며, 동일 평면상에서 화소 전극과 공통 전극이 서로 이웃하는 구조를 갖는 박막 트랜지스터 기판을 구비한 수평 전계 방식 액정 표시장치를 제공하는 데 있다. 본 발명의 또 다른 목적은, 화소 영역을 거의 모두 개구 영역으로 활용할 수 있는 수평 전계형 액정 표시장치를 제공하는 데 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a horizontal electric field type liquid crystal display device capable of overcoming all the problems occurring in the horizontal electric field type liquid crystal display panel by the IPS mode and the FFS mode. Another object of the present invention is to provide a horizontal electric field type liquid crystal display device having a thin film transistor substrate having a structure in which an electrode portion becomes an opening region by forming a horizontal electric field by a fringe field and a pixel electrode and a common electrode are adjacent to each other on the same plane . Still another object of the present invention is to provide a horizontal electric field type liquid crystal display device in which almost all the pixel regions can be utilized as an opening region.

상기 본 발명의 목적을 달성하기 위해, 본 발명에 의한 액정 표시장치는, 기판 위에 매트릭스 형상으로 정의된 화소 영역; 상기 화소 영역 내에서 제1 폭을 갖는 막대 형상으로 배치된 화소 전극; 그리고 상기 화소 영역 내에서 상기 화소 전극과 동일한 층에서, 상기 제1 폭을 갖는 막대 형상으로 상기 화소 전극으로부터 상기 제1 폭의 1.5 내지 2.5 배인 제2 폭의 거리로 떨어져 배치된 공통 전극을 구비하는 박막 트랜지스터 기판; 상기 박막 트랜지스터 기판과 대향하는 상부 기판; 그리고 상기 박막 트랜지스터 기판과 상기 상부 기판 사이에 개재된 액정 층을 포함한다.In order to achieve the object of the present invention, a liquid crystal display device according to the present invention includes: a pixel region defined as a matrix on a substrate; A pixel electrode arranged in a bar shape having a first width in the pixel region; And a common electrode arranged in the same layer as the pixel electrode in the pixel region in a rod shape having the first width and spaced apart from the pixel electrode by a distance of a second width of 1.5 to 2.5 times the first width A thin film transistor substrate; An upper substrate facing the thin film transistor substrate; And a liquid crystal layer interposed between the thin film transistor substrate and the upper substrate.

상기 액정 층은 유전율 이방성 차이가 4 ~ 5(C²/Nm²)인 것을 특징으로 한다.And the liquid crystal layer has a dielectric anisotropy difference of 4 to 5 (C ² / Nm ² ).

상기 화소 영역은, 상기 기판 위에 서로 직교하도록 배치된 게이트 배선 및 데이터 배선에 의해 정의되고; 상기 공통 전극은, 상기 게이트 배선과 평행하게 배치된 공통 배선에서 분기하고; 상기 화소 전극은, 상기 게이트 배선과 상기 데이터 배선에 연결된 박막 트랜지스터의 드레인 전극에 연결되는 것을 특징으로 한다.Wherein the pixel regions are defined by gate wirings and data wirings arranged to be orthogonal to each other on the substrate; The common electrode branches off from a common wiring arranged in parallel with the gate wiring; And the pixel electrode is connected to the gate line and the drain electrode of the thin film transistor connected to the data line.

상기 제1 폭은 2.0㎛ 이하이고, 상기 제2 폭은 5.0㎛ 이하인 것을 특징으로 한다.The first width is 2.0 m or less, and the second width is 5.0 m or less.

상기 화소 전극과 상기 공통 전극 사이에는 프린지 필드에 의한 수평 전계가 형성되는 것을 특징으로 한다.And a horizontal electric field by a fringe field is formed between the pixel electrode and the common electrode.

본 발명에 의한 수평 전계형 액정 표시장치는, 공통 전극과 화소 전극이 IPS 모드 방식을 따르면서, 그 사이에는 프린지 필드 방식으로 수평 전계가 형성된다. 따라서, 전극부도 개구 영역으로 활용할 수 있다. 또한, 공통 전극과 화소 전극의 이격 간격이 충분히 가까이 배열되어 액정 용량이 증가하여, 액정 구동에 필요한 전체 용량이 보조 용량을 필요로 하지 않을 정도로 큰 값을 갖는다. 따라서, 화소 영역 내에 비 개구 영역인 보조 용량을 극소화하거나 아예 형성할 필요가 없을 수 있다. 그 결과, 화소 영역의 거의 모든 부분을 개구 영역으로 활용할 수 있는 고 개구율 및 고 휘도를 갖는 수평 전계형 액정 표시장치용 박막 트랜지스터 기판을 제공할 수 있다.In the horizontal electric field type liquid crystal display device according to the present invention, the common electrode and the pixel electrode follow the IPS mode, and a horizontal electric field is formed therebetween in the fringe field method. Therefore, the electrode portion can also be utilized as an opening region. Further, the spacing distance between the common electrode and the pixel electrode is sufficiently close to increase the liquid crystal capacitance, and the total capacitance required for driving the liquid crystal has such a large value as not to require the auxiliary capacitance. Therefore, it may not be necessary to minimize or even form the auxiliary capacitance which is the non-aperture region in the pixel region. As a result, it is possible to provide a thin film transistor substrate for a horizontal electric field type liquid crystal display having a high aperture ratio and a high luminance that can utilize substantially all of the pixel region as an aperture region.

도 1은 종래 기술에 의한 IPS 모드 수평 전계 액정표시패널의 박막 트랜지스터 어레이 기판을 나타내는 평면도.
도 2는 도 1에서 절취선 I-I'으로 자른 IPS 모드 수평 전계 액정표시패널용 박막 트랜지스터 기판의 구조를 나타내는 단면도.
도 3은 도 1에서 화소 영역 일부인 절취선 II-II'으로 자른 확대 단면도로서, IPS 모드 수평 전계형 액정표시장치의 화소 전극과 공통전극 사이에서 형성되는 수평 전계 및 액정분자의 구동상태를 나타내는 개략도.
도 4는 종래 기술에 의한 FFS 모드 수평 전계형 액정표시장치를 구성하는 박막 트랜지스터 기판의 구조를 나타내는 평면도.
도 5는 도 4에서 절취선 III-III'로 자른 종래 기술에 의한 FFS 모드 수평 전계형 액정표시장치를 구성하는 박막 트랜지스터 기판의 구조를 나타내는 단면도.
도 6은 도 4에서 화소 영역 일부인 절취선 IV-IV'로 자른 확대 단면도로서, FFS 모드 수평 전계형 액정표시장치의 화소 전극과 공통전극 사이에서 형성되는 수평 전계 및 액정 분자의 구동상태를 나타내는 개략도.
도 7은 본 발명에 의한 수평 전계형 액정 표시장치용 박막 트랜지스터 기판을 나타내는 평면도.
도 8은 도 7에서 절취선 V-V'으로 자른 단면도로서, 본 발명에 의한 수평 전계형 액정 표시장치의 화소 전극과 공통 전극 사이에서 형성되는 수평 전계 및 액정 분자의 구동 상태를 나타내는 개략도.
도 9는 화소 전극과 공통 전극 사이의 간격에 따라 액정 구동 전압과 투과율 사이의 상관 관계를 나타내는 비교 그래프.1 is a plan view showing a thin film transistor array substrate of a conventional IPS mode horizontal electric field liquid crystal display panel.
FIG. 2 is a cross-sectional view showing the structure of a thin film transistor substrate for an IPS mode horizontal electric field liquid crystal display panel cut by a perforated line I-I 'in FIG. 1;
FIG. 3 is an enlarged cross-sectional view cut along a perforated line II-II ', which is a part of a pixel region in FIG. 1, illustrating a driving state of a horizontal electric field and liquid crystal molecules formed between a pixel electrode and a common electrode of an IPS mode horizontal electric field type liquid crystal display device.
4 is a plan view showing the structure of a thin film transistor substrate constituting a conventional FFS mode horizontal electric field type liquid crystal display device.
FIG. 5 is a cross-sectional view showing the structure of a thin film transistor substrate constituting a FFS mode horizontal electric field type liquid crystal display device according to a related art cut in a cutting line III-III 'in FIG.
FIG. 6 is an enlarged cross-sectional view cut along a perforated line IV-IV ', which is a part of the pixel region in FIG. 4, showing a driving state of a horizontal electric field and liquid crystal molecules formed between a pixel electrode and a common electrode of an FFS mode horizontal electric field type liquid crystal display device.
7 is a plan view showing a thin film transistor substrate for a horizontal electric field type liquid crystal display according to the present invention.
FIG. 8 is a cross-sectional view taken along line V-V 'in FIG. 7, which is a schematic view showing driving states of a horizontal electric field and liquid crystal molecules formed between a pixel electrode and a common electrode of a horizontal electric field type liquid crystal display device according to the present invention;
9 is a comparative graph showing the correlation between the liquid crystal driving voltage and the transmittance according to the interval between the pixel electrode and the common electrode.

이하, 첨부한 도면들을 참조하여 본 발명에 따른 바람직한 실시 예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.Hereinafter, preferred embodiments according to the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals throughout the specification denote substantially identical components. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS In the following description, a detailed description of known technologies or configurations related to the present invention will be omitted when it is determined that the gist of the present invention may be unnecessarily obscured.

도 7은 본 발명에 의한 수평 전계형 액정 표시장치용 박막 트랜지스터 기판을 나타내는 평면도이다. 도 8은 도 7에서 절취선 V-V'으로 자른 단면도로서, 본 발명에 의한 수평 전계형 액정 표시장치의 화소 전극과 공통 전극 사이에서 형성되는 수평 전계 및 액정 분자의 구동 상태를 나타내는 개략도이다.7 is a plan view showing a thin film transistor substrate for a horizontal electric field type liquid crystal display according to the present invention. FIG. 8 is a cross-sectional view cut along the perforated line V-V 'in FIG. 7, and is a schematic view showing driving states of a horizontal electric field and liquid crystal molecules formed between a pixel electrode and a common electrode of a horizontal electric field type liquid crystal display device according to the present invention.

도 7을 참조하면, 본 발명에 의한 수평 전계형 액정 표시장치용 박막 트랜지스터 기판은, 하부 기판(SUB) 상에 교차하도록 형성된 게이트 배선(GL) 및 데이터 배선(DL)과, 그 교차부마다 형성된 박막 트랜지스터(T)와, 그 교차 구조로 마련된 화소 영역에 수평 전계를 이루도록 형성된 화소 전극(PXL) 및 공통 전극(COM)과, 그리고 공통 전극(COM)과 접속되며 게이트 배선(GL)과 나란하게 진행하는 공통 배선(CL)을 구비한다.7, the thin film transistor substrate for a horizontal electric field type liquid crystal display according to the present invention includes a gate wiring GL and a data wiring DL formed so as to intersect on a lower substrate SUB and a thin film transistor A pixel electrode PXL and a common electrode COM formed so as to form a horizontal electric field in a pixel region provided with the cross structure and a gate electrode GL connected to the common electrode COM, (Not shown).

공통 전극(COM)은 게이트 절연막(GI), 보호막(PAS) 및 평탄화 막(PAC)을 관통하는 공통 컨택홀(CH)을 통해 공통 배선(CL)과 접속된다. 게이트 배선(GL)과 평행하게 진행하는 일부분은 좀 더 좁은 폭을 갖는 것이 바람직하다. 그리고 공통 배선(CL)에서 분기하여 화소 영역 내에서 수직 방향으로 형성된 다수 개의 공통 전극(COM)이 배치된다. 특히, 공통 전극(COM)은 화소 영역 내에서 수직 화소 전극(PXLv)과 나란하게 배치된다.The common electrode COM is connected to the common wiring CL through the common contact hole CH through the gate insulating film GI, the protective film PAS and the planarization film PAC. It is preferable that a portion that goes parallel to the gate wiring GL has a narrower width. A plurality of common electrodes COM formed in the vertical direction in the pixel region are branched from the common line CL. In particular, the common electrode COM is arranged in parallel with the vertical pixel electrode PXLv in the pixel region.

이에 따라, 박막 트랜지스터(T)를 통해 화소 신호가 공급된 수직 화소 전극(PXLv)과 공통 배선(CL)을 통해 기준 전압이 공급된 공통 전극(COM) 사이에 수평 전계가 형성된다. 이러한 수평 전계에 의해 박막 트랜지스터 어레이 기판과 칼라 필터 어레이 기판 사이에서 수평 방향으로 배열된 액정 분자들이 유전 이방성에 의해 회전하게 된다. 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 화상을 구현한다.A horizontal electric field is formed between the vertical pixel electrode PXLv to which the pixel signal is supplied through the thin film transistor T and the common electrode COM to which the reference voltage is supplied via the common wiring CL. This horizontal electric field causes the liquid crystal molecules arranged in the horizontal direction between the thin film transistor array substrate and the color filter array substrate to rotate due to the dielectric anisotropy. The light transmittance through the pixel region is changed according to the degree of rotation of the liquid crystal molecules, thereby realizing an image.

도 8을 참조하면, 본 발명에 의한 박막 트랜지스터 기판에서 수직 화소 전극(PXLv)과 공통 전극(COM)은 막대 형상을 갖는 것으로 폭은, 종래의 IPS 모드 박막 트랜지스터 기판에서와 같이, 약 2.5㎛를 가질 수 있다. 하지만, 수직 화소 전극(PXLv)과 공통 전극(COM) 사이의 떨어진 거리는 전극 폭의 약 1.0 ~ 2.5배인 2.5 ~ 6.5㎛인 것을 특징으로 한다. 바람직하게는 1.5배 ~ 2배인 것을 특징으로 한다. 이와 같이 수직 화소 전극(PXLv)과 공통 전극(COM)을 가깝게 배치한 이유는 크게 두 가지이다.Referring to FIG. 8, the vertical pixel electrode PXLv and the common electrode COM in the thin film transistor substrate according to the present invention have a rod shape. The width of the vertical pixel electrode PXLv and the common electrode COM is about 2.5 μm Lt; / RTI > However, the distance between the vertical pixel electrode PXLv and the common electrode COM is 2.5 to 6.5 mu m which is about 1.0 to 2.5 times the electrode width. And preferably 1.5 times to 2 times. There are two main reasons why the vertical pixel electrode PXLv and the common electrode COM are arranged close to each other.

이하, 수직 화소 전극(PXLv)과 공통 전극(COM) 사이의 떨어진 거리를 대폭 줄여 설계한 이유를 설명한다. 수직 화소 전극(PXLv)과 공통 전극(COM) 사이에 전계가 인가되지 않은 상태에서는 블랙(Black) 계조를 표현한다. 한편, 수직 화소 전극(PXLv)과 공통 전극(COM) 사이 최대 전압이 인가되면, 액정 층이 구동하여 화이트(White) 계조를 표현한다. 이러한 관계를 수식으로 나타내면, 다음 수학식 1 내지 2와 같다. 수학식 1은 액정을 구동하기 위한 최대 전압을 나타낸 수식이다. 수학식 2는 액정을 구동하기 위한 최소 전압을 나타내는 수식이다.Hereinafter, the reason why the distance between the vertical pixel electrode PXLv and the common electrode COM is greatly reduced is explained. And represents a black gradation when no electric field is applied between the vertical pixel electrode PXLv and the common electrode COM. On the other hand, when a maximum voltage is applied between the vertical pixel electrode PXLv and the common electrode COM, the liquid crystal layer is driven to express white gradation. These relationships can be expressed by the following equations (1) to (2). Equation (1) is a formula representing the maximum voltage for driving the liquid crystal. Equation (2) is a formula representing the minimum voltage for driving the liquid crystal.

여기서, Vp,max는 수직 화소 전극(PXLv)과 공통 전극(COM) 사이의 최대 전압 차이가 발생한 상태를, Cgs는 게이트와 소스 사이의 기생 용량의 크기를, Clc,max는 액정의 최대 용량의 크기를, Cst는 보조 용량의 크기를, 그리고 Vgh는 게이트 하이 전압을 나타낸다.Herein, Vp, max denotes a state in which a maximum voltage difference between the vertical pixel electrode PXLv and the common electrode COM occurs, Cgs denotes a parasitic capacitance between the gate and the source, Clc denotes a maximum capacitance of the liquid crystal, Cst represents the size of the storage capacitor, and Vgh represents the gate high voltage.

여기서, Vp,min은 수직 화소 전극(PXLv)과 공통 전극(COM) 사이의 최소 전압 차이가 발생한 상태를, Cgs는 게이트와 소스 사이의 기생 용량의 크기를, Clc,min은 액정의 최소 용량의 크기를, Cst는 보조 용량의 크기를, 그리고 Vgl은 게이트 로우 전압을 나타낸다.Here, Vp and min represent a state where a minimum voltage difference between the vertical pixel electrode PXLv and the common electrode COM occurs, Cgs represents a parasitic capacitance between the gate and the source, Clc represents a minimum capacitance of the liquid crystal, Cst represents the size of the storage capacitor, and Vgl represents the gate low voltage.

즉, 액정을 구동하기 위해서는, 최대 전압과 최소 전압 사이에서 계조를 구현하게 된다. 이때, 최대 전압과 최소 전압의 차이가 너무 크면, 신속한 계조 변화를 위한 구동이 불가능해진다. 수학식 1과 2에 의하면, 최대 전압과 최소 전압의 차이를 결정하는 것은 Clc,max와 Clc,min이다. 이를 수식으로 나타내면, 다음 수학식 3과 같다. 수학식 3은 (수학식 1)-(수학식 2)와 같다.That is, in order to drive the liquid crystal, the gradation is realized between the maximum voltage and the minimum voltage. At this time, if the difference between the maximum voltage and the minimum voltage is too large, driving for rapid gradation change becomes impossible. According to Equations 1 and 2, it is Clc, max and Clc, min that determine the difference between the maximum voltage and the minimum voltage. This can be expressed by the following equation (3). Equation (3) is the same as Equation (1) - (Equation (2)).

수학식 3을 보면, Vp,max와 Vp,min의 차이를 작게 하기 위해서는 Clc, max와 Clc,min의 차이가 작아야 한다. 즉, 액정의 유전 이방성을 작게 하여야 하는데, 이는 액정 물질에 관한 것으로 인위적으로 설계 할 수 있는 값이 아니다. 따라서, 인위적으로 조절할 수 있는 것으로, 종래 기술에서는 보조 용량(STG)를 형성하여, Cst의 값을 크게 하여 액정 유전 이방성에 의한 영향을 줄이는 방법을 사용한 것이다.In Equation 3, in order to reduce the difference between Vp, max and Vp, min, the difference between Clc, max and Clc, min should be small. That is, the dielectric anisotropy of the liquid crystal must be made small, which is not a value that can be artificially designed regarding the liquid crystal material. Therefore, in the prior art, a method is used in which the storage capacitance STG is formed and the value of Cst is increased to reduce the influence of the liquid crystal dielectric anisotropy.

하지만, 본 발명에서는 수직 화소 전극(PXLv)과 공통 전극(COM) 사이의 간격을 좁혀서, Clc,max와 Clc,min의 차이를 보조 용량을 구비한 종래 기술에서의 Clc,max와 Clc,min의 차이 수준을 유지하도록 하였다. 즉, 수직 화소 전극(PXLv)과 공통 전극(COM) 사이의 간격을 좁혀, 수평 전계를 강하게 형성함으로써, 액정 구동에 필요한 최대 전압과 최소 전압의 차이를 줄일 수 있다. 이로 인해, 보조 용량이 필요 없거나 아주 극소화할 수 있는 구조를 이룩할 수 있다.However, in the present invention, the interval between the vertical pixel electrode PXLv and the common electrode COM is narrowed so that the difference between Clc, max and Clc, min can be expressed as Clc, max, Clc, min The difference level was maintained. That is, by narrowing the interval between the vertical pixel electrode PXLv and the common electrode COM and forming a strong horizontal electric field, the difference between the maximum voltage and the minimum voltage required for liquid crystal driving can be reduced. As a result, it is possible to achieve a structure in which the auxiliary capacity is unnecessary or can be minimized.

따라서, 도 7에서와 같이, 보조 용량이 필요 없거나 아주 극소화되므로, 기존에 보조 용량이 차지했던 영역까지도 수직 화소 전극(PXLv)과 공통 전극(COM)을 형성함으로써 개구율을 더욱 높일 수 있다. 특히, 공통 배선(CL) 중 데이터 배선(DL) 사이에 배치된 부분을 좀 더 작은 너비를 갖도록 형성함으로써 개구율을 더욱 확보할 수 있다.Therefore, as shown in FIG. 7, since the auxiliary capacitance is unnecessary or extremely minimized, the aperture ratio can be further increased by forming the vertical pixel electrode PXLv and the common electrode COM even in the region occupied by the auxiliary capacitance. Particularly, it is possible to further secure the aperture ratio by forming the portion of the common line CL disposed between the data lines DL to have a smaller width.

또한, 공통 배선(CL)과 수평 화소 전극(PXLh)이 아주 좁은 면적이지만 일부 중첩하고 있기 때문에, 미세하나마 보조 용량(Cst)을 형성할 수 있다. 본 발명에서는 의도적으로 보조 용량을 확보하기 위해 보조 용량 전극을 형성하지 않는다. 다만, 구조적으로 미세하지만 중첩에 의해 형성되는 보조 용량을 필요한 경우 이용할 수 있으므로, 의도적인 보조 용량 형성으로 인해 개구 영역의 감소 없이, 개구 영역을 최대로 확보할 수 있다.Although the common wiring CL and the horizontal pixel electrode PXLh have a very narrow area, they are partially overlapped with each other, so that the auxiliary capacitance Cst can be formed even finely. In the present invention, the auxiliary capacitance electrode is not formed to intentionally secure the auxiliary capacitance. However, since the auxiliary capacity formed by the superficially structurally fine structure can be used when necessary, the opening area can be maximally ensured without decreasing the opening area due to intentional auxiliary capacity formation.

다시, 도 8을 참조하면, 수직 화소 전극(PXLv)과 공통 전극(COM)이 가깝게 배치하는 또 다른 이유를 설명한다. 수직 화소 전극(PXLv)과 공통 전극(COM)을 가깝게 배치하면, 두 전극 사이에는 프린지 필드 형 전계를 형성할 수 있다. 즉, 도 8에서 표시한 곡선과 같이 이웃하는 수직 화소 전극(PXLv)과 공통 전극(COM) 사이에서 포물선 형상의 전계가 형성된다. 또한, 수직 화소 전극(PXLv)과 공통 전극(COM)의 거리가 가깝기 때문에, 전극의 상부 층에도 프린지 필드형 전계가 형성된다.Referring to FIG. 8 again, another reason why the vertical pixel electrode PXLv and the common electrode COM are disposed close to each other will be described. When the vertical pixel electrode PXLv and the common electrode COM are disposed close to each other, a fringe field type electric field can be formed between the two electrodes. That is, a parabolic electric field is formed between the adjacent vertical pixel electrode PXLv and the common electrode COM as shown in the curve of FIG. Further, since the distance between the vertical pixel electrode PXLv and the common electrode COM is close to each other, a fringe field type electric field is also formed in the upper layer of the electrode.

그 결과, 도 8의 맨 위에 그려진 곡선과 같이, 액정 층에 영향을 주는 전계는 거의 기판의 표면에 수평한 방향으로 형성된다. 즉, 수직 화소 전극(PXLv)과 가장 가까이 이웃하는 전극은 항상 공통 전극(COM)이 되므로, 종래 기술에 의한 프린지 필드형 기판에서와 같이, 수평 전계가 일부 저하되는 영역이 발생하지 않고, 거의 균일한 수평 전계를 형성할 수 있다.As a result, an electric field affecting the liquid crystal layer is formed almost in a horizontal direction on the surface of the substrate, as shown in the curve drawn at the top of Fig. That is, since the electrode closest to the vertical pixel electrode PXLv is always the common electrode COM, a region where the horizontal electric field is partially lowered does not occur as in the conventional fringe field type substrate, A horizontal electric field can be formed.

종래 기술에 의한 프린지 필드형 박막 트랜지스터 기판에서, 강한 프린지 필드를 형성하기 위해 막대 전극(공통 전극(COM))을 더 조밀하게 배치할 경우, 하부 전극(화소 전극(PXL))과 중첩하는 면적이 지나치게 커진다. 이 경우, 보조 용량이 지나치게 커져서, 구동시 전력을 너무 많이 필요로 하여, 오히려 예상치 못하는 문제가 발생할 수 있다. 하지만, 본 발명에서는 전극들의 배치를 조밀하게 하더라도, 보조 용량이 커지는 문제가 없으므로 더 좋은 효과를 얻을 수 있다.In the fringe field type thin film transistor substrate according to the related art, when the rod electrode (common electrode COM) is densely arranged in order to form a strong fringe field, the area overlapping with the lower electrode (pixel electrode PXL) It becomes too large. In this case, the auxiliary capacity becomes excessively large, so that too much electric power is required for driving, which may cause an unexpected problem. However, in the present invention, even if the arrangement of the electrodes is dense, there is no problem that the auxiliary capacitance is increased, so that a better effect can be obtained.

이와 같이, 본 발명에 의한 박막 트랜지스터 기판은, 전극 구조는 IPS 모드의 박막 트랜지스터 기판과 유사한 구조를 갖되, 전계는 프린지 필드에 의한 수평 전계를 형성한다. 이를 위해, 본 발명에 의한 박막 트랜지스터 기판은, 수직 화소 전극(PXLv)과 공통 전극(COM)의 떨어진 거리가 전극 폭의 1.5 내지 2배의 값을 갖도록 배치한다.As described above, in the thin film transistor substrate according to the present invention, the electrode structure has a structure similar to that of the IPS mode thin film transistor substrate, and the electric field forms a horizontal electric field by the fringe field. To this end, the thin film transistor substrate according to the present invention is arranged such that the distance between the vertical pixel electrode (PXLv) and the common electrode (COM) has a value 1.5 to 2 times the electrode width.

큰 관점에서 보면, 본 발명은 액정 표시장치에 관련된 것이다. 액정 표시장치는 유전 이방성과 광학 이방성을 갖는 액정 물질을 이용하는 것이다. 즉, 유전 이방성을 이용하여 전계를 변화함으로써 액정의 배열 상태를 변화할 수 있다. 액정 상태가 변화함에 따라 이를 통과하는 빛에 대한 이방성을 이용하여, 빛의 투과도를 조절할 수 있다. 즉, 광학 이방성의 차이가 클수록 구현하고자 하는 투과도 조절 정도가 용이하다. 하지만, 유전 이방성의 차이가 크면, 이를 구동하는 것이 어렵다. 따라서, 광학 이방성은 크지만 유전 이방성은 작은 액정 물질이 가장 바람직하다.In a great aspect, the present invention relates to a liquid crystal display device. A liquid crystal display device uses a liquid crystal material having dielectric anisotropy and optical anisotropy. That is, the arrangement state of the liquid crystal can be changed by changing the electric field using the dielectric anisotropy. As the liquid crystal state changes, the transmittance of light can be controlled by utilizing anisotropy with respect to light passing through the liquid crystal state. That is, the greater the difference in optical anisotropy, the easier to control the degree of transmittance to be implemented. However, if the difference in dielectric anisotropy is large, it is difficult to drive it. Therefore, a liquid crystal material having a large optical anisotropy but a small dielectric anisotropy is the most preferable.

그러나, 이는 물질의 특성에 관련된 것이므로, 이러한 액정 물질을 찾는다는 것은 거의 불가능하다. 본 발명에서는 액정을 구동하기 위한 요소들의 구조를 개선하여, 광학 이방성이 큰 액정 물질을 유전 이방성을 작게 구동할 수 있도록 하였다. 특히, 액정 구동을 위한 수직 화소 전극(PXLv)과 공통 전극(COM)의 떨어진 거리를 좁게 형성함으로써, 보조 용량을 구축하지 않고도 유전 이방성에 영향을 받지않고 구동할 수 있다.
However, since this is related to the properties of the material, it is almost impossible to find such a liquid crystal material. In the present invention, the structure of the elements for driving the liquid crystal is improved so that the liquid crystal material having a large optical anisotropy can be driven with a small dielectric anisotropy. Particularly, by forming a narrow distance between the vertical pixel electrode PXLv and the common electrode COM for liquid crystal driving, it is possible to drive without being influenced by dielectric anisotropy without forming an auxiliary capacitance.

본 발명의 특징을 더욱 효과적으로 구현하기 위해서는, 수직 화소 전극(PXLv)과 공통 전극(COM)의 폭을 더 좁게 형성하는 것이 좋다. 예를 들어, 수직 화소 전극(PXLv)과 공통 전극(COM)의 폭을 1.0 ~ 2.0㎛로 미세한 폭을 갖도록 형성하는 것이 바람직하다. 이 경우, 수직 화소 전극(PXLv)과 공통 전극(COM)의 떨어진 거리는 1.5 ~ 4.5㎛로 설계할 수 있다.In order to realize the features of the present invention more effectively, it is preferable that the widths of the vertical pixel electrode PXLv and the common electrode COM are narrower. For example, it is preferable to form the vertical pixel electrode PXLv and the common electrode COM with a width of 1.0 to 2.0 mu m. In this case, the distance between the vertical pixel electrode PXLv and the common electrode COM can be designed to be 1.5 to 4.5 mu m.

이와 같이 전극들의 폭을 좁게 형성하면, 전극 사이의 공간도 더 좁게 형성할 수 있다. 따라서, 동일한 전압을 사용하더라도, 더 강한 프린지 필드를 형성할 수 있고, 이는 화소 영역 전체에 걸쳐 더욱 일정한 수평 전계를 형성할 수 있다.If the width of the electrodes is narrowed, the space between the electrodes can be formed narrower. Thus, even if the same voltage is used, a stronger fringe field can be formed, which can form a more constant horizontal electric field throughout the pixel region.

다음 표 1은 본 발명에 의한 세 가지 액정 표시 패널과 종래 기술에 의한 액정 표시 패널의 화소 구조를 비교한 것이다.Table 1 below compares the pixel structures of the three liquid crystal display panels according to the present invention and the liquid crystal display panel according to the prior art.

구분division 전극 폭(㎛)Electrode width (占 퐉) 전극 간격(㎛)Electrode spacing (탆) 간격의 수(개)Number of Intervals () Clc,max / Clc,minClc, max / Clc, min 종래 IPSConventional IPS 2.542.54 11.2711.27 1414 1.281.28 본 발명의 예 1Example 1 of the present invention 2.02.0 4.404.40 2626 1.151.15 본 발명의 예 2Example 2 of the present invention 1.51.5 3.403.40 3434 1.151.15 본 발명의 예 3Example 3 of the present invention 1.21.2 2.762.76 4242 1.141.14

표 1을 참조하면, 본 발명에 의한 수평 전계 방식의 액정 표시장치용 박막 트랜지스터 기판은 전극의 폭은 2㎛ 이하의 값을 갖고, 전극 간의 거리는 5㎛ 이하인 구조적인 특징이 있다. 즉, 본 발명은 보조 용량을 줄이거나 제거하기 위한 방법으로, 기존에 알려진 방식인 전극의 크기를 줄이거나, 전극의 간격을 줄이는 방법을 사용하지 않는다. 본 발명에서는 액정 구동 매카니즘에서, 보조 용량이 필요한 원인인 최대 액정 용량과 최소 액정 용량의 차이를 줄임으로써 보조 용량을 제거한다. 이를 위해, 본 발명에서는 공통 전극과 화소 전극 사이의 간격을 줄였으며, 보조 용량이 차지하는 면적을 극소화 혹은 제거하여 개구 영역을 극대화한다.
Referring to Table 1, the thin film transistor substrate for a horizontal electric field type liquid crystal display according to the present invention has a structure in which the width of an electrode is 2 mu m or less and the distance between electrodes is 5 mu m or less. That is, the present invention does not use a method of reducing the size of the electrode or reducing the interval of the electrodes, which is a known method, to reduce or eliminate the auxiliary capacitance. In the present invention, in the liquid crystal driving mechanism, the auxiliary capacitance is eliminated by reducing the difference between the maximum liquid crystal capacitance and the minimum liquid crystal capacitance, which is a necessary reason for the auxiliary capacitance. To this end, in the present invention, the interval between the common electrode and the pixel electrode is reduced, and the area occupied by the auxiliary capacitance is minimized or eliminated to maximize the opening area.

표 1에서 간격의 수는 화소 영역 내에서 수직 화소 전극(PXLv)과 공통 전극(COM) 사이를 이루는 공간의 개수를 의미한다. 이 간격의 수가 중요한 의미를 갖는데, 이하 이에 대해서 설명한다.In Table 1, the number of spaces means the number of spaces between the vertical pixel electrode PXLv and the common electrode COM in the pixel region. The number of these intervals has a significant meaning, which will be described below.

도 1을 참조하면, 데이터 배선(DL)의 바로 오른쪽에는 공통 배선(CL)에서 분기한 수직 공통 전극(COMv)이 배치된다. 데이터 배선(DL)은 항상 변화하는 전압이 인가되는 배선이다. 따라서, 변화하는 전압 값은 바로 이웃하는 수직 화소 전극(PXLv)에 영향을 줄 수 있다. 이를 방지하기 위해, 수직 공통 전극(COMv)을 데이터 배선(DL)의 가장자리에 배치한다.Referring to FIG. 1, a vertical common electrode COMv branched from the common line CL is disposed immediately to the right of the data line DL. The data line DL is a wiring to which a voltage which is always changed is applied. Therefore, the changing voltage value can directly affect the neighboring vertical pixel electrode PXLv. In order to prevent this, the vertical common electrode COMv is arranged at the edge of the data line DL.

그렇다 하더라도, 데이터 배선(DL)과 가장 근접한 개구 영역인 수직 화소 전극(PXLv)과 수직 공통 전극(COMv) 사이의 공간에서는 다른 전극 간격 영역과 달리 올바른 전계가 인가되지 않을 수 있다. 종래 기술에 의하면, 전체 간격의 수에 대한 데이터 배선(DL)과 가장 근접한 개구 영역의 비율은 1/14을 차지한다. 이를 방지하기 위에, 데이터 배선(DL)을 차폐하기 위한 공통 배선(COM)을 더 형성하기도 한다.Even so, in a space between the vertical pixel electrode PXLv and the vertical common electrode COMv, which is the opening region closest to the data line DL, a correct electric field may not be applied unlike the other electrode spacing regions. According to the prior art, the ratio of the data line DL to the closest opening area with respect to the total number of intervals occupies 1/14. In order to prevent this, a common line COM for shielding the data line DL may be further formed.

하지만, 표 1을 참조하여, 본 발명 예 1에 의하면, 1/26이고, 본 발명의 예 2에 의하면 1/34, 그리고 본 발명의 예 3에 의하면 1/42로서 훨씬 작은 영역 비율을 갖는다. 따라서, 데이터 배선(DL)과 가장 인접하는 전극간 공간에서 전계 불량이 발생하더라도, 전체 개구율이나 휘도에는 큰 영향을 받지 않는다. 즉, 본 발명에 의한 수평 전계형 액정 표시장치용 박막 트랜지스터 기판은 데이터 배선(DL)을 차폐하기 위한 추가 구조가 없어도 고 휘도의 화질을 제공한다.
However, with reference to Table 1, it is 1/26 according to Inventive Example 1, 1/34 according to Inventive Example 2, and 1/42 according to Inventive Example 3, and has a much smaller area ratio. Therefore, even if an electric field defect occurs in the inter-electrode space closest to the data line DL, the entire aperture ratio and the luminance are not affected. That is, the thin film transistor substrate for a horizontal electric field type liquid crystal display according to the present invention provides a high luminance image quality even if there is no additional structure for shielding the data line DL.

이와 같이 본 발명은 동일 평면상에 수직 화소 전극(PXLv)과 수직 공통 전극(COMv)이 가깝게 배치되어 프린지 필드를 형성하고, 보조 용량 전극을 배제할 수 있는 구조에 관한 것이다. 여기서, 전극들의 간격을 어느 정도 유지하는 것이 가장 바람직한 것인가 하는 것이 중요한 요소가 된다. 이전에 동일 출원인이 출원하고 공개된 발명 10-2011-0107654(공개번호)에 의하면, 수직 화소 전극(PXLv)과 수직 공통 전극(COMv)의 간격은 전극 폭의 0.5 내지 1.5 배 사이로 상당히 가까운 간격을 제시한 바 있다.As described above, the present invention relates to a structure in which a vertical pixel electrode PXLv and a vertical common electrode COMv are disposed close to each other on the same plane to form a fringe field, and a storage capacitor electrode can be eliminated. Here, it is an important factor that it is most desirable to maintain the interval of the electrodes. According to the invention 10-2011-0107654 (publication number) previously filed and disclosed by the same applicant, the interval between the vertical pixel electrode PXLv and the vertical common electrode COMv is set to a spacing that is extremely close to 0.5 to 1.5 times the electrode width I have suggested.

이는 본 발명의 사상과 일맥 상통하는 바가 있지만, 고 휘도 액정 표시장치를 제공하는 측면에서 보면, 최적화된 내용은 아니다. 전극 사이의 간격이 너무 좁을 경우, 오히려 여러 가지 역 효과가 발생할 수 있다. 따라서, 본 발명에서는 고 개구율 및 고 휘도 액정 표시장치를 제공하기 위해 가장 최적의 조건을 갖는 구조를 제시한다.This is consistent with the idea of the present invention, but is not optimized in terms of providing a high-luminance liquid crystal display device. If the gap between the electrodes is too narrow, various adverse effects may occur. Accordingly, the present invention provides a structure having the most optimal conditions for providing a high aperture ratio and high luminance liquid crystal display device.

수직 화소 전극(PXLv)과 수직 공통 전극(COMv)의 간격에 따라서 투과율의 변화를 대략적으로 검토하면 도 9에 도시한 그래프와 같다. 화소 전극과 공통 전극 사이의 간격에 따라 액정 구동 전압과 투과율 사이의 상관 관계를 나타내는 비교 그래프이다. 도 9에서는 전극 폭은 2.0㎛로 일정하고, 전극의 간격을 2.0(1배수; 점선), 10.3(5배수; 실선), 20.0(10배수; 일점 쇄선)로 변경한 경우의 비교 그래프이다.The change in transmittance according to the interval between the vertical pixel electrode PXLv and the vertical common electrode COMv is roughly the same as the graph shown in FIG. And is a comparison graph showing the correlation between the liquid crystal driving voltage and the transmittance according to the interval between the pixel electrode and the common electrode. 9 is a comparative graph in which the electrode width is constant at 2.0 占 퐉 and the interval between the electrodes is changed to 2.0 (1times; dotted line), 10.3 (5times; solid line) and 20.0 (10times;

도 9를 참조하면, 실선으로 표시한 그래프는 현재 주로 사용하는 IPS 구조를 대표하는 그래프로서, 전극 간격이 전극 폭의 약 5배에 해당한다. 일점 쇄선으로 표시한 그래프는 IPS 구조에서 전극 자체가 비 개구 영역이 되므로, 간격을 넓혀서 전극의 개수를 줄여 개구율(투과율)을 높이고자 하는 경우를 나타내는 그래프이다. 이 경우, 전극의 간격이 너무 멀기 때문에 액정을 구동하는 데 필요한 전압이 급격히 증가한다. 이는 고전압용 구동 소자가 필요하고, 전력 소비가 높아지는 문제가 있다.Referring to FIG. 9, the graph indicated by the solid line is a graph representing the IPS structure used mainly at present, and the electrode interval corresponds to about 5 times the electrode width. The graph indicated by the dot-dash line is a graph showing the case where the aperture ratio (transmittance) is increased by reducing the number of electrodes by increasing the interval since the electrode itself becomes a non-aperture region in the IPS structure. In this case, since the interval between the electrodes is too large, the voltage required for driving the liquid crystal increases sharply. This requires a high-voltage driving element, which increases the power consumption.

점선으로 표시한 그래프는 전극의 간격을 좁혀서 프린지 필드를 형성함으로써 전극 자체 영역도 개구 영역으로 활용한 경우로, 공개번호 10-2011-0107654와 같이, 전극 간격이 전극 폭의 약 1배에 해당한다. 전극 간격이 작아서 구동 전압이 낮아지는 효과를 얻을 수 있다. 하지만, 그래프 곡선의 기울기가 급격하게 변한 것을 알 수 있다. 이는 실제 제조했을 때, CD loss에 의하여, 즉 공정 편차에 의해 영향을 많이 받는다는 것을 의미한다. 다시 말해, 대면적으로 제조할 경우, 전체 면적에 걸쳐 전극 폭 및 전극 간격이 완벽하게 일치하지 않고, 약간의 편차가 발생하는데, 이 편차에 의해 투과율의 분포가 균일하지 않게 된다. 즉, 대화면 액정 표시장치에서 균일한 휘도 분포를 갖지 않고, 부분적으로 밝거나 어두운 부분이 생기고, 그 편차가 심해서 화질이 좋지 않을 수 있다.The graph shown by the dotted line shows a case where the electrode itself is also used as an opening region by narrowing the interval of the electrodes to form a fringe field, and the electrode interval corresponds to about 1 times the electrode width as in Publication No. 10-2011-0107654 . An effect that the driving voltage is lowered due to the small electrode interval can be obtained. However, it can be seen that the slope of the graph curve changes abruptly. This means that when actually manufactured, it is affected by the CD loss, that is, the process deviation. In other words, when the electrode is manufactured in a large area, the electrode width and the electrode interval do not perfectly coincide with each other over the entire area, and a slight deviation occurs, and the distribution of the transmittance is not uniform due to the deviation. That is, the large-size or low-luminance part is not generated in the large-screen liquid crystal display device, and the deviation is large, so that the image quality may be poor.

그리고 전극 폭을 좁게 배치하면, 한 화소 안에 배치되는 전극의 개수가 많아진다. 이는 화소 면적 대비 전극 면적의 비율이 커진다는 것을 의미한다. 전극은 투명 도전 물질이지만 투과도가 95% 정도이다. 투명 물질이더라 하더라도, 많은 면적을 차지하면 그만큼 투과도가 저하되는 것은 피할 수 없다. 즉, 전극 간격을 좁히더라도 지나치게 좁히면 투과도 향상에 바람직하지 않다.If the electrode width is narrow, the number of electrodes arranged in one pixel is increased. This means that the ratio of the electrode area to the pixel area is increased. The electrode is a transparent conductive material, but has a transmittance of about 95%. Even if it is a transparent material, it is inevitable that the transmittance is lowered by occupying a large area. That is, even if the interval between the electrodes is narrowed, it is not preferable to improve the permeability.

또한, 구동하는 액정 응답 특성을 고려하여야 한다. 액정 응답 특성은 아주 복잡한 수식으로 표현되지만, 간략하게 표현해서, 액정 응답 특성(속도)는 전압의 제곱에 반비례한다. 즉, 구동 전압이 작아지면, 응답 특성이 급격하게 저하되는 문제가 발생한다.Also, the liquid crystal response characteristics to be driven must be considered. The liquid crystal response characteristic is represented by a very complicated expression, but briefly expressed, the liquid crystal response characteristic (velocity) is inversely proportional to the square of the voltage. That is, when the driving voltage is reduced, there occurs a problem that the response characteristic is rapidly lowered.

전극 간격을 좁힐 때 이와 같이 여러 사항을 함께 고려하여 전극 간격의 비율을 결정하여야 한다. 본 발명에서는, 이러한 발생할 수 있는 상황들을 모두 고려하여, 전극 간격을 전극 폭의 1.5배 내지 2.5배 사이에서 최적의 투과율을 얻을 수 있었다. 이 경우에도, 도 9에서 실선 그래프보다 점선 그래프에 가까운 곡선을 갖는다. 따라서, 이를 해결하기 위해, 사용하는 액정 물질의 특성을 변경하는 것이 바람직하다.When the electrode interval is narrowed, the ratio of the electrode interval should be determined in consideration of various factors as described above. In the present invention, taking into account all possible situations, it was possible to obtain an optimum transmittance between the electrode intervals of 1.5 to 2.5 times the electrode width. In this case as well, the curve is closer to the dotted line graph than the solid line graph in Fig. Therefore, in order to solve this problem, it is preferable to change the characteristics of the liquid crystal material to be used.

특히, Δε 즉, 유전율 이방성을 갖는 액정 물질의 최대 유전율과 최소 유전율 사이의 차이가 4 ~ 5 (C²/Nm²)가 되도록 액정 물질의 특성을 조절하는 것이 바람직하다. 그 결과, 투과율 대비 전압의 그래프는 도 9의 실선과 동일한 그래프를 만족할 수 있다. 즉, 응답 특성을 최적화된 조건에 맞도록 조절할 수 있다.
In particular, it is desirable to control the characteristics of the liquid crystal material so that the difference between the maximum permittivity and the minimum permittivity of the liquid crystal material having the dielectric anisotropy is 4 to 5 (C ² / Nm ² ). As a result, the graph of the voltage vs. transmittance can satisfy the same graph as the solid line of FIG. That is, the response characteristics can be adjusted to meet the optimized conditions.

결론적으로, 본 발명에 의한 고 투과 및 고 개구율을 갖는 수평전계 방식의 액정 표시장치는 동일 평면상에 화소 전극과 공통 전극이 배치되며, 화소 전극과 공통 전극은 전극 폭의 1.5 내지 2.5 배의 간격으로 배치되는 것이 바람직하다. 특히, 화소 영역 내에서 전극이 차지하는 비율을 가급적 작게 하기 위해서는, 화소 전극과 공통 전극의 전극 폭은 2.0㎛ 이하의 폭을 갖고, 전극 간격은 5.0㎛이하의 간격을 갖는 것이 바람직하다. 또한, 이러한 전극 구조에서 사용하는 액정 물질은 유전율 이방성 차이값(Δε)이 4 ~ 5(C²/Nm²)인 것이 바람직하다.As a result, in the horizontal electric field type liquid crystal display device having high transmission and high aperture ratio according to the present invention, the pixel electrode and the common electrode are arranged on the same plane, and the pixel electrode and the common electrode are spaced apart from each other by 1.5 to 2.5 times . Particularly, in order to minimize the ratio of the electrodes in the pixel region, it is preferable that the electrode width of the pixel electrode and the common electrode have a width of 2.0 mu m or less and the electrode interval has an interval of 5.0 mu m or less. In addition, the liquid crystal material used in such an electrode structure preferably has a dielectric anisotropy difference value DELTA epsilon of 4 to 5 (C ² / Nm ² ).

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구 범위에 의해 정해져야만 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Therefore, the present invention should not be limited to the details described in the detailed description, but should be defined by the claims.

GL: 게이트 배선 DL: 데이터 배선
CL: 공통 배선 T: 박막 트랜지스터
G: 게이트 전극 S: 소스 전극
D: 드레인 전극 A: 반도체 채널 층
GI: 게이트 절연막 SUB: 기판
Cst, STG: 보조 용량 PAS: 보호막
PXL: 화소 전극 COM: 공통 전극
PXLh: 수평 화소 전극 PXLv: 수직 화소 전극
COMh: 수평 공통 전극 COMv: 수직 공통 전극
DH: 드레인 콘택홀 CH: 공통 콘택홀GL: gate wiring DL: data wiring
CL: common wiring T: thin film transistor
G: gate electrode S: source electrode
D: drain electrode A: semiconductor channel layer
GI: gate insulating film SUB: substrate
Cst, STG: auxiliary capacity PAS: protective film
PXL: pixel electrode COM: common electrode
PXLh: Horizontal pixel electrode PXLv: Vertical pixel electrode
COMh: horizontal common electrode COMv: vertical common electrode
DH: drain contact hole CH: common contact hole

Claims

A pixel region which is defined in a matrix form by gate wirings and data wirings which are arranged on different layers on the substrate and arranged so as to be orthogonal to each other; A thin film transistor connected to the gate wiring and the data wiring; A common wiring arranged in parallel with the gate wiring in the same layer as the gate wiring; A plurality of vertical pixel electrodes which are disposed in the same layer as the data lines in the pixel region and are connected to the drain electrodes of the thin film transistors and arranged in a bar shape branched from the horizontal pixel electrodes and having a first width, A pixel electrode including the pixel electrode; And a plurality of pixel electrodes arranged in a same layer as the data lines and the vertical pixel electrodes in the pixel region and branched from the common line and spaced apart from the vertical pixel electrodes by a second width of 1.5 to 2.5 times the first width A thin film transistor substrate having a common electrode;
An upper substrate facing the thin film transistor substrate; And
And a liquid crystal layer interposed between the thin film transistor substrate and the upper substrate,
Wherein the common wiring is formed to overlap with the horizontal pixel electrode connecting at least the plurality of vertical pixel electrodes,
Wherein a width of the common wiring is smaller than a width of the horizontal pixel electrode in a portion overlapping the common wiring and the horizontal pixel electrode and smaller than a width in another portion of the common wiring not overlapping the horizontal pixel electrode Horizontal electric field type liquid crystal display device.

The method according to claim 1,
Wherein the liquid crystal layer has a dielectric anisotropy difference of 4 to 5 (C ² / Nm ² ).

The method according to claim 1,
The common wiring and the gate wiring are arranged in parallel with each other at the bottom of the data wiring;
And the common electrode is connected to the common wiring via a common contact hole.

The method according to claim 1,
The first width is 2.0 탆 or less,
And the second width is 5.0 占 퐉 or less.

The method according to claim 1,
And a horizontal electric field due to a fringe field is formed between the pixel electrode and the common electrode.