KR101994585B1 - 전력 증폭 회로 - Google Patents

전력 증폭 회로 Download PDF

Info

Publication number
KR101994585B1
KR101994585B1 KR1020180054242A KR20180054242A KR101994585B1 KR 101994585 B1 KR101994585 B1 KR 101994585B1 KR 1020180054242 A KR1020180054242 A KR 1020180054242A KR 20180054242 A KR20180054242 A KR 20180054242A KR 101994585 B1 KR101994585 B1 KR 101994585B1
Authority
KR
South Korea
Prior art keywords
transistor
base
bias current
voltage
power supply
Prior art date
Application number
KR1020180054242A
Other languages
English (en)
Other versions
KR20180125893A (ko
Inventor
히사노리 나미에
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20180125893A publication Critical patent/KR20180125893A/ko
Application granted granted Critical
Publication of KR101994585B1 publication Critical patent/KR101994585B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3215—To increase the output power or efficiency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21145—Output signals are combined by switching a plurality of paralleled power amplifiers to a common output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
    • H03G1/0082—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using bipolar transistor-type devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

게인 디스퍼전의 특성을 개선할 수 있는 전력 증폭 회로를 제안한다. 전력 증폭 회로(10)는 트랜지스터 Q2와, 바이어스 전류원(60)과, 조정 회로(70)를 구비한다. 트랜지스터 Q2는, 가변 전원 전압 Vcc2의 공급을 받아, RF 신호를 증폭한다. 바이어스 전류원(60)은 제1 전류 경로 L1을 통해 트랜지스터 Q2의 베이스에 바이어스 전류를 공급한다. 조정 회로(70)는 가변 전원 전압 Vcc2가 낮을수록, 바이어스 전류원(60)으로부터 제2 전류 경로 L2를 통해 정합 회로(80)의 입력 단자(80A)에 흐르는 전류를 증대시키고, 바이어스 전류원(60)으로부터 제2 전류 경로 L2를 통해 입력 단자(80A)에 흐르는 전류가 증대할수록, 바이어스 전류원(60)으로부터 제1 전류 경로 L1을 통해 트랜지스터 Q2의 베이스에 흐르는 바이어스 전류를 감소시킨다.

Description

전력 증폭 회로{POWER AMPLIFIER CIRCUIT}
본 발명은 전력 증폭 회로에 관한 것이다.
휴대 전화 등의 이동 통신 단말기에 있어서는, 기지국에 송신하는 RF(Radio Frequency) 신호를 증폭하는 전력 증폭 회로가 사용되고 있다. 전력 증폭 회로는, RF 신호를 증폭하는 트랜지스터와, 트랜지스터의 바이어스 포인트를 제어하는 바이어스 회로를 구비하고 있다. 이러한 종류의 바이어스 회로로서, 예를 들어 특허문헌 1에 기재되어 있는 바와 같이, 트랜지스터에 바이어스 신호를 공급하는 이미터 팔로워 트랜지스터와, 이 이미터 팔로워 트랜지스터의 콜렉터에 공급되는 정전압을 생성하기 위한 정전압 생성 회로를 구비한 것이 알려져 있다.
일본 특허 공개 제2014-171170호 공보
특허문헌 1에 기재된 바이어스 회로를 사용하면, 게인 디스퍼전의 특성이 고객이 요구하는 특성을 만족시키지 못하는 경우가 있다. 게인 디스퍼전이란, 트랜지스터에 공급되는 전원 전압의 변화에 대한 이득의 차를 의미하고, 포락선 추적 전원 회로의 성능을 끌어내기 위해서는, 게인 디스퍼전의 특성의 개선이 요망된다.
따라서, 본 발명은 게인 디스퍼전의 특성을 개선할 수 있는 전력 증폭 회로를 제안하는 것을 과제로 한다.
상술한 과제를 해결하기 위해, 본 발명에 따른 전력 증폭 회로는, (i) 입력 단자 및 출력 단자를 갖는 정합 회로와, (ii) 출력 단자에 접속되는 베이스와, 제1 전압 이상 제2 전압 이하의 가변 전원 전압의 공급을 받는 콜렉터를 갖는 트랜지스터로서, 입력 단자로부터 정합 회로 및 출력 단자를 통해 베이스에 입력되는 RF 신호를 증폭하는 트랜지스터와, (iii) 제1 전류 경로를 통해 트랜지스터의 베이스에 바이어스 전류를 공급하는 바이어스 전류원과, (iv) 트랜지스터의 베이스에 공급되는 바이어스 전류를 가변 전원 전압에 따라서 조정하는 조정 회로를 구비한다. 제1 전압보다 높고 제2 전압보다 낮은 전압을 제3 전압이라 한다. 가변 전원 전압이 제1 전압 이상 제3 전압 이하일 때에, 조정 회로는, 가변 전원 전압이 낮을수록, 바이어스 전류원으로부터 제2 전류 경로를 통해 입력 단자에 흐르는 전류를 증대시키고, 바이어스 전류원으로부터 제2 전류 경로를 통해 입력 단자에 흐르는 전류가 증대할수록, 바이어스 전류원으로부터 제1 전류 경로를 통해 트랜지스터의 베이스에 흐르는 바이어스 전류를 감소시킨다.
본 발명에 따른 전력 증폭 회로에 따르면, 게인 디스퍼전의 특성을 개선할 수 있다.
도 1은 본 발명의 실시 형태 1에 따른 전력 증폭 회로의 회로도.
도 2는 본 발명의 실시 형태 1에 따른 RF 신호를 증폭하는 트랜지스터에 공급되는 가변 전원 전압과, 그 트랜지스터에 공급되는 바이어스 전류를 조정하는 헤테로 접합 바이폴라 트랜지스터의 베이스·콜렉터간의 전압의 관계를 나타내는 그래프.
도 3은 본 발명의 실시 형태 1에 따른 RF 신호를 증폭하는 트랜지스터에 공급되는 가변 전원 전압과, 그 트랜지스터에 공급되는 바이어스 전류의 관계를 나타내는 그래프.
도 4는 본 발명의 실시 형태 1에 따른 RF 신호를 증폭하는 트랜지스터에 공급되는 가변 전원 전압과, 그 트랜지스터의 콜렉터에 흐르는 전류의 관계를 나타내는 그래프.
도 5는 본 발명의 실시 형태 1에 따른 RF 신호를 증폭하는 트랜지스터에 공급되는 가변 전원 전압과, 그 트랜지스터에 공급되는 바이어스 전류를 조정하는 조정 회로를 흐르는 전류의 관계를 나타내는 그래프.
도 6은 본 발명의 실시 형태 1에 따른 RF 신호를 증폭하는 트랜지스터에 공급되는 가변 전원 전압과, 그 트랜지스터에 공급되는 바이어스 전류를 조정하는 조정 회로를 흐르는 전류의 관계를 나타내는 그래프.
도 7은 본 발명의 실시 형태 1에 따른 RF 신호를 증폭하는 트랜지스터에 공급되는 가변 전원 전압과, 그 트랜지스터에 공급되는 바이어스 전류를 조정하는 조정 회로를 흐르는 전류의 관계를 나타내는 그래프.
도 8은 비교예에 따른 전력 증폭 회로의 회로도.
도 9는 본 발명의 실시 형태 1에 따른 전력 증폭 회로의 출력 전력과 이득의 관계를 나타내는 그래프.
도 10은 비교예에 따른 전력 증폭 회로의 출력 전력과 이득의 관계를 나타내는 그래프.
도 11은 본 발명의 실시 형태 2에 따른 전력 증폭 회로의 회로도.
도 12는 본 발명의 실시 형태 2에 따른 RF 신호를 증폭하는 트랜지스터의 베이스 전위와, 그 트랜지스터의 전단에 캐스케이드 접속하는 트랜지스터에 공급되는 가변 전원 전압의 관계를 나타내는 그래프.
도 13은 본 발명의 실시 형태 3에 따른 전력 증폭 회로의 회로도.
도 14는 본 발명의 실시 형태 4에 따른 전력 증폭 회로의 회로도.
이하, 각 도면을 참조하면서 본 발명의 각 실시 형태에 대하여 설명한다. 여기서, 동일 부호의 회로 소자는, 동일한 회로 소자를 나타내는 것으로 하고, 중복되는 설명을 생략한다.
도 1은 본 발명의 실시 형태 1에 따른 전력 증폭 회로(10)의 회로도이다. 전력 증폭 회로(10)는 휴대 전화 등의 이동 통신 단말기에 있어서, 입력 신호 RFin의 전력을 기지국에 송신하기 위해 필요한 레벨까지 증폭하고, 이것을 증폭 신호 RFout로서 출력한다. 입력 신호 RFin은, 예를 들어 RFIC(Radio Frequency Integrated Circuit) 등에 의해 소정의 통신 방식에 따라서 변조된 RF 신호이다.
전력 증폭 회로(10)는 트랜지스터 Q1, Q2와, 바이어스 전류원(50, 60)과, 조정 회로(70)와, 정합 회로(80)를 구비하고 있다. 트랜지스터 Q1은, 트랜지스터 Q2의 전단에 캐스케이드 접속하고 있다. 트랜지스터 Q1은 드라이버단 증폭기로서 기능하고, 트랜지스터 Q2는 출력단 증폭기로서 기능한다. 트랜지스터 Q1은 이미터 접지되어 있고, 그 베이스에는 용량 소자 C1을 통해 입력 신호 RFin이 공급되고, 그 콜렉터로부터는 증폭 신호가 출력된다. 트랜지스터 Q1의 콜렉터에는, 가변 전원 전압 Vcc1이 공급된다. 트랜지스터 Q2는 이미터 접지되어 있고, 그 베이스에는, 트랜지스터 Q1로부터의 증폭 신호가 입력되고, 그 콜렉터로부터는 더 증폭된 증폭 신호 RFout가 출력된다. 트랜지스터 Q2의 콜렉터에는, 가변 전원 전압 Vcc2가 공급된다. 또한, 가변 전원 전압 Vcc1, Vcc2는, 예를 들어 포락선 추적 전원 회로(도시하지 않음)로부터 공급된다. 또한, 트랜지스터 Q1, Q2는, 예를 들어 헤테로 접합 바이폴라 트랜지스터이다.
트랜지스터 Q1, Q2 사이에는, 양자간의 임피던스를 정합시키는 정합 회로(80)가 접속되어 있다. 정합 회로(80)는 입력 단자(80A), 출력 단자(80B), 신호선(80C), 용량 소자 C81, C82 및 인덕터 소자 L80을 구비하고 있다. 입력 단자(80A)는, 트랜지스터 Q1의 콜렉터에 접속되고, 출력 단자(80B)는, 트랜지스터 Q2의 베이스에 접속되어 있다. 신호선(80C)은, 입력 단자(80A)와 출력 단자(80B)를 접속하고 있다. 용량 소자 C81, C82는, 신호선(80C)을 따라서 입력 단자(80A)와 출력 단자(80B) 사이에 접속되어 있다. 인덕터 소자 L80은, 신호선(80C)과 그라운드 사이에 션트 접속되어 있다. 트랜지스터 Q1로부터의 증폭 신호(RF 신호)는 입력 단자(80A)로부터 정합 회로(80) 및 출력 단자(80B)를 통해 트랜지스터 Q2의 베이스에 입력된다.
바이어스 전류원(50)은 트랜지스터 Q1의 바이어스 포인트를 제어하는 바이어스 전류를, 저항 소자 R1을 통해, 트랜지스터 Q1의 베이스에 공급한다. 바이어스 전류원(50)은 이미터 팔로워 트랜지스터 Q50과, 다이오드 D51, D52를 구비하고 있다. 이미터 팔로워 트랜지스터 Q50의 베이스는, 다이오드 D51의 애노드에 접속됨과 함께, 용량 소자 C50을 통해 그라운드에 접속되어 있다. 또한, 이미터 팔로워 트랜지스터 Q50의 이미터는, 저항 소자 R1을 통해 트랜지스터 Q1의 베이스에 접속되어 있다. 다이오드 D51의 애노드는, 저항 소자 R50을 통해, 전원 단자(51)에 접속되어 있다. 전원 단자(51)는 일정한 전압 또는 전류를 공급한다. 다이오드 D52의 애노드는, 다이오드 D51의 캐소드에 접속되어 있다. 다이오드 D52의 캐소드는, 그라운드에 접속되어 있다. 또한, 다이오드 D51, D52는, 예를 들어 다이오드 접속된 바이폴라 트랜지스터이다. 다이오드 접속이란, 바이폴라 트랜지스터의 베이스와 콜렉터를 접속하는 것을 의미하고, 다이오드 접속된 바이폴라 트랜지스터는, 다이오드와 등가의 2극 소자로서 기능한다. 다이오드 접속된 바이폴라 트랜지스터의 2개의 단자 중, 순방향 바이어스 시에 전위가 높은 쪽을 「애노드」라 칭하고, 전위가 낮은 쪽을 「캐소드」라 칭한다. 단, 다이오드 D51, D52는, 다이오드 접속된 바이폴라 트랜지스터에 한정되는 것은 아니고, 예를 들어 PN 접합 다이오드여도 된다.
바이어스 전류원(60)은 트랜지스터 Q2의 바이어스 포인트를 제어하는 바이어스 전류를, 저항 소자 R2를 통해, 트랜지스터 Q2의 베이스에 공급한다. 바이어스 전류원(60)은 이미터 팔로워 트랜지스터 Q60과, 다이오드 D61, D62를 구비하고 있다. 이미터 팔로워 트랜지스터 Q60의 베이스는, 다이오드 D61의 애노드에 접속됨과 함께, 용량 소자 C60을 통해 그라운드에 접속되어 있다. 또한, 이미터 팔로워 트랜지스터 Q60의 이미터는, 저항 소자 R2를 통해 트랜지스터 Q2의 베이스에 접속되어 있다. 다이오드 D61의 애노드는, 저항 소자 R60을 통해, 전원 단자(61)에 접속되어 있다. 전원 단자(61)는 일정한 전압 또는 전류를 공급한다. 다이오드 D62의 애노드는, 다이오드 D61의 캐소드에 접속되어 있다. 다이오드 D62의 캐소드는, 그라운드에 접속되어 있다. 또한, 다이오드 D61, D62는, 예를 들어 다이오드 접속된 바이폴라 트랜지스터여도 되고, 혹은, PN 접합 다이오드여도 된다.
조정 회로(70)는 트랜지스터 Q2의 베이스에 공급되는 바이어스 전류를 가변 전원 전압 Vcc2에 따라서 조정한다. 조정 회로(70)는 트랜지스터 Q70과, 저항 소자 R71, R72, R73을 구비하고 있다. 트랜지스터 Q70의 이미터는, 저항 소자 R71, R2를 통해 트랜지스터 Q2의 베이스에 접속됨과 함께, 이미터 팔로워 트랜지스터 Q60의 이미터에도 접속되어 있다. 트랜지스터 Q70의 베이스는, 저항 소자 R72를 통해 이미터 팔로워 트랜지스터 Q60의 베이스에 접속되어 있다. 트랜지스터 Q70의 콜렉터는, 저항 소자 R73을 통해 정합 회로(80)의 입력 단자(80A)에 접속되어 있다. 트랜지스터 Q70은, 그 이미터와 베이스가 헤테로 접합을 형성하는 헤테로 접합 바이폴라 트랜지스터이며, 이미터의 밴드 갭은 베이스의 밴드 갭보다 크다.
여기서, 저항 소자 R71, R72, R73의 각각을 흐르는 전류를 Isub, Isub_b, Isub_c라 한다. 또한, 이미터 팔로워 트랜지스터 Q60의 이미터로부터 출력되는 전류를 Ief_pwr이라 하고, 트랜지스터 Q2의 베이스에 공급되는 바이어스 전류를 Ibias라 하고, 트랜지스터 Q2의 콜렉터에 흐르는 전류를 Icc2라 한다. 트랜지스터 Q70의 베이스·콜렉터간의 전압을 Vce라 한다. Ibias=Ief_pwr+Isub이기 때문에, 전류 Ief_pwr 및 전류 Isub는, 각각, 트랜지스터 Q2의 바이어스 포인트의 조정에 부분적으로 기여하고 있다. 이 때문에, 본 명세서에서는, 전류 Ief_pwr 및 전류 Isub의 각각을 「바이어스 전류」라 칭하는 경우가 있다. 또한, Isub=Isub_b+Isub_c이다.
다음에, 도 2 내지 도 7을 참조하면서, 전력 증폭 회로(10)의 동작에 대하여 설명한다. 도 2의 부호 200은 트랜지스터 Q70의 전압 Vce와 가변 전원 전압 Vcc2의 관계를 나타내는 그래프를 나타내고 있다. 도 2의 횡축은 가변 전원 전압 Vcc2를 나타내고, 도 2의 종축은 전압 Vce를 나타낸다. 도 3의 부호 301은 전류 Ief_pwr과 가변 전원 전압 Vcc2의 관계를 나타내는 그래프를 나타내고 있다. 도 3의 횡축은 가변 전원 전압 Vcc2를 나타내고, 도 3의 종축은 전류 Ief_pwr을 나타내고 있다. 도 4의 부호 401은 전류 Icc2와 가변 전원 전압 Vcc2의 관계를 나타내는 그래프를 나타내고 있다. 도 4의 횡축은 가변 전원 전압 Vcc2를 나타내고, 도 4의 종축은 전류 Icc2를 나타낸다. 도 5의 부호 500은 전류 Isub_c와 가변 전원 전압 Vcc2의 관계를 나타내는 그래프를 나타낸다. 도 5의 횡축은 가변 전원 전압 Vcc2를 나타내고, 도 5의 종축은 전류 Isub_c를 나타낸다. 도 6의 부호 600은 전류 Isub_b와 가변 전원 전압 Vcc2의 관계를 나타내는 그래프를 나타내고 있다. 도 6의 횡축은 가변 전원 전압 Vcc2를 나타내고, 도 6의 종축은 전류 Isub_b를 나타낸다. 도 7의 부호 700은 전류 Isub와 가변 전원 전압 Vcc2의 관계를 나타내는 그래프를 나타내고 있다. 도 7의 횡축은 가변 전원 전압 Vcc2를 나타내고, 도 7의 종축은 전류 Isub를 나타낸다. 또한, 도 2 내지 도 7에 도시한 그래프에서는, 가변 전원 전압 Vcc2의 범위를, 0V 이상 4.5V 이하로 하여, 시뮬레이션한 결과를 나타내고 있다. 트랜지스터 Q2의 콜렉터에 실제로 공급되는 가변 전원 전압 Vcc2의 범위는, 반드시 이 시뮬레이션 범위에 한정되는 것은 아니다. 본 명세서에서는, 가변 전원 전압 Vcc2의 하한 전압을 「제1 전압」이라 칭하고, 가변 전원 전압 Vcc2의 상한 전압을 「제2 전압」이라 칭한다. 제1 전압은, 예를 들어 1.0V이며, 제2 전압은, 예를 들어 4.5V이다.
트랜지스터 Q70은, 헤테로 접합 바이폴라 트랜지스터이기 때문에, 베이스·콜렉터간의 PN 접합의 온 전압(약 1.1V)과, 베이스·이미터간의 PN 접합의 온 전압(약 1.3V)은 상이하다. 이 때문에, 가변 전원 전압 Vcc2가, 제1 전압보다 높고, 또한 제2 전압보다 낮은, 어떤 전압(예를 들어, 약 1.5V)을 경계로, 트랜지스터 Q70은 상이한 거동을 나타낸다. 본 명세서에서는, 이 전압을 「제3 전압」이라 칭한다. 가변 전원 전압 Vcc2가 제3 전압보다 높고 제2 전압보다 낮은 범위에서는, 트랜지스터 Q70은, 이미터 팔로워 회로로서 동작한다. 한편, 가변 전원 전압 Vcc2가 제1 전압 이상 제3 전압 이하인 범위에서는, 트랜지스터 Q70은, 2개의 PN 접합 다이오드로서 동작한다. 설명의 편의상, 바이어스 전류원(60)으로부터 저항 소자 R2를 통해 트랜지스터 Q2의 베이스에 전류가 흐르는 경로를 「제1 전류 경로」라 칭한다. 트랜지스터 Q70의 이미터는, 저항 소자 R71을 통해 제1 전류 경로 L1에 접속되어 있다. 또한, 바이어스 전류원(60)으로부터 저항 소자 R72, 트랜지스터 Q70의 베이스·콜렉터간, 및 저항 소자 R73을 통해 입력 단자(80A)에 전류가 흐르는 경로를 「제2 전류 경로」라 칭한다. 이미터 팔로워 트랜지스터 Q60의 베이스는, 저항 소자 R72를 통해 제2 전류 경로 L2에 접속되어 있다. 이미터 팔로워 트랜지스터 Q60의 이미터는, 제1 전류 경로 L1을 통해 트랜지스터 Q2의 베이스에 접속되어 있다. 또한, 입력 단자(80A)로부터 저항 소자 R73, 트랜지스터 Q70의 콜렉터·이미터간, 저항 소자 R71 및 저항 소자 R2를 통해 트랜지스터 Q2의 베이스에 전류가 흐르는 경로를 「제3 전류 경로」라 칭한다.
트랜지스터 Q70이 이미터 팔로워 회로로서 동작할 때는, 바이어스 전류원(60)으로부터 제1 전류 경로 L1을 통해 트랜지스터 Q2의 베이스에 전류 Ief_pwr이 흐름과 함께, 입력 단자(80A)로부터 제3 전류 경로를 통해 트랜지스터 Q2의 베이스에 전류 Isub가 흐른다. 이때, 전류 Isub_b는, 무시할 수 있을 정도로 적기 때문에(도 6 참조), 전류 Isub는 전류 Isub_c와 거의 동등해진다.
한편, 트랜지스터 Q70이 2개의 PN 접합 다이오드로서 동작할 때는, 바이어스 전류원(60)으로부터 제2 전류 경로 L2를 통해 입력 단자(80A)에 전류가 흐른다. 이것은, 트랜지스터 Q70의 베이스·콜렉터간의 PN 접합의 온 전압이 베이스·이미터간의 온 전압보다 낮기 때문에, 트랜지스터 Q70의 베이스·콜렉터간에 우세적으로 전류가 흐르기 때문이다. 이때, 전류 Isub_c가 흐르는 방향은, 도 1에 도시한 방향과는 역방향이다. 조정 회로(70)는 가변 전원 전압 Vcc2가 낮을수록, 바이어스 전류원(60)으로부터 제2 전류 경로 L2를 통해 입력 단자(80A)에 흐르는 전류 Isub_c를 증대시킨다(도 5 참조). 조정 회로(70)는 바이어스 전류원(60)으로부터 제2 전류 경로 L2를 통해 입력 단자(80A)에 흐르는 전류 Isub_c가 증대할수록, 바이어스 전류원(60)으로부터 제1 전류 경로 L1을 통해 트랜지스터 Q2의 베이스에 흐르는 바이어스 전류 Ief_pwr을 감소시킨다(도 3 참조). 바이어스 전류 Ief_pwr의 감소에 의해, 트랜지스터 Q2의 콜렉터에 흐르는 전류 Icc2도 감소된다(도 4 참조). 이에 의해, 가변 전원 전압 Vcc2가 제1 전압 이상 제3 전압 이하의 범위에 있을 때의 트랜지스터 Q2의 이득을 감소시킬 수 있다. 저항 소자 R73의 저항값을 적절한 값으로 선택함으로써, 바이어스 전류 Ief_pwr이 너무 저하되지 않도록 조정할 수 있다. 예를 들어, 가변 전원 전압 Vcc2가 최저로 되는 제1 전압일 때 트랜지스터 Q2의 이득을, 트랜지스터 Q2의 최고 출력 시에 효율이 최대로 될 때의 이득보다도 감소시킬 수 있다. 이에 의해, 전력 증폭 회로(10)의 게인 디스퍼전을 개선할 수 있다.
도 8은 비교예에 따른 전력 증폭 회로(90)의 회로도이다. 비교예에 따른 전력 증폭 회로(90)는 조정 회로(70)를 구비하고 있지 않은 점에서, 실시 형태 1에 따른 전력 증폭 회로(10)와는 상이하다. 도 3의 부호 302는 비교예에 따른 전력 증폭 회로(90)에 있어서의 바이어스 전류 Ief_pwr의 그래프를 도시하고 있다. 마찬가지로, 도 4의 부호 402는 비교예에 따른 전력 증폭 회로(90)에 있어서의 전류 Icc2의 그래프를 도시하고 있다. 도 3에 도시한 시뮬레이션 결과로부터, 조정 회로(70)의 작용에 의해, 가변 전원 전압 Vcc2가 제1 전압 부근에서는, 전력 증폭 회로(10)의 바이어스 전류 Ief_pwr이 감소되어 있다. 또한, 가변 전원 전압 Vcc2가 제2 전압 부근에서는, 전력 증폭 회로(10)의 바이어스 전류 Ief_pwr이 전력 증폭 회로(90)의 바이어스 전류 Ief_pwr의 값에 근접하고 있다. 따라서, 게인 디스퍼전의 특성을 개선하는 데 필요 충분한 정도로 바이어스 전류 Ief_pwr을 감소시킬 수 있는 것을 알 수 있다.
도 9의 부호 901, 902, 903, 904는, 가변 전원 전압 Vcc2를, 각각, 3.8V, 2V, 1.4V, 1V로 하였을 때의 실시 형태 1에 따른 전력 증폭 회로(10)의 이득과 출력 전력의 관계를 나타낸다. 도 9의 횡축은 출력 전력을 나타내고, 도 9의 종축은 이득을 나타낸다. 한편, 도 10의 부호 1001, 1002, 1003, 1004는, 가변 전원 전압 Vcc2를, 각각, 3.8V, 2V, 1.4V, 1V로 하였을 때의 비교예에 따른 전력 증폭 회로(90)의 이득과 출력 전력의 관계를 나타낸다. 도 10의 횡축은 출력 전력을 나타내고, 도 10의 종축은 이득을 나타낸다. 도 9에 도시한 시뮬레이션 결과로부터, 실시 형태 1에 따른 전력 증폭기(10)의 구성에서는, 가변 전원 전압 Vcc2의 값에 따라서, 출력 전력이 5dBm일 때의 이득에 차가 보이고 있다. 한편, 도 10에 도시한 비교예의 구성에서는, 가변 전압 Vcc2의 전압에 따라서, 출력 전력이 5dBm일 때의 이득이 도 9에 비해 이득의 차가 작다. 따라서, 실시 형태 1의 구성에서는, 가변 전원 전압 Vcc2의 변화에 따라서 이득을 크게 변화시킬 수 있다. 따라서, 게인 디스퍼전의 특성을 개선할 수 있다.
이상 설명한 바와 같이, 실시 형태 1에 따른 전력 증폭 회로(10)에 따르면, 가변 전원 전압 Vcc2가 제1 전압 이상 제3 전압 이하의 범위에 있을 때에, 트랜지스터 Q70이 2개의 PN 접합 다이오드로서 동작함으로써, 트랜지스터 Q2의 베이스에 흐르는 바이어스 전류 Ief_pwr을 감소시킬 수 있다. 이에 의해, 전력 증폭 회로(10)의 게인 디스퍼전의 특성을 개선할 수 있다. 특히, 트랜지스터 Q70으로서 사용되는 헤테로 접합 바이폴라 트랜지스터에 있어서는, 베이스·콜렉터간의 PN 접합의 온 전압과, 베이스·이미터간의 PN 접합의 온 전압은 상이하다. 이와 같은 특성을 이용함으로써, 트랜지스터 Q70이 2개의 PN 접합 다이오드로서 동작할 때에, 바이어스 전류원(60)으로부터 제2 전류 경로 L2를 통해 입력 단자(80A)에 전류 Isub_c를 흘릴 수 있다. 그리고, 바이어스 전류원(60)으로부터 제2 전류 경로 L2를 통해 입력 단자(80A)에 흐르는 전류 Isub_c가 증대할수록, 바이어스 전류원(60)으로부터 제1 전류 경로 L1을 통해 트랜지스터 Q2의 베이스에 흐르는 바이어스 전류 Ief_pwr을 감소시킬 수 있다. 또한, 바이어스 전류원(60)은 이미터 팔로워 트랜지스터 Q60으로 구성되어 있기 때문에, 안정된 바이어스 전류 Ief_pwr을 공급할 수 있다.
또한, 상술한 설명에서는, 트랜지스터 Q70으로서, 헤테로 접합 바이폴라 트랜지스터를 예시하였지만, 트랜지스터 Q70으로서, 전계 효과 트랜지스터를 사용해도 마찬가지의 작용 효과를 발휘할 수 있다. 또한, 상술한 설명에서는, 바이어스 전류원(60)으로부터 트랜지스터 Q2에 공급되는 바이어스 전류를 조정 회로(70)에 의해 조정하는 예를 나타냈지만, 바이어스 전류원(50)으로부터 트랜지스터 Q1에 공급되는 바이어스 전류를 조정 회로(70)에 의해 조정해도 된다.
도 11은 본 발명의 실시 형태 2에 따른 전력 증폭 회로(20)의 회로도이다. 실시 형태 2에 따른 전력 증폭 회로(20)의 조정 회로(70)의 트랜지스터 Q70은, 그 베이스·콜렉터간에 접속되는 용량 소자 C71을 구비하고 있는 점에 있어서, 실시 형태 1에 따른 전력 증폭 회로(10)의 조정 회로(70)의 트랜지스터 Q70과는 상이하다.
도 12의 부호 1201은 실시 형태 2에 따른 전력 증폭 회로(20)의 트랜지스터 Q1의 콜렉터에 공급되는 가변 전원 전압 Vcc1의 시간 변화를 나타내는 그래프를 도시한다. 도 12의 부호 1202는 실시 형태 2에 따른 전력 증폭 회로(20)의 트랜지스터 Q2의 베이스 전위의 시간 변화를 나타내는 그래프를 도시한다. 도 12의 부호 1203은 비교예에 따른 전력 증폭 회로(90)의 트랜지스터 Q2의 베이스 전위의 시간 변화를 나타내는 그래프를 도시한다. 도 12의 시뮬레이션 결과로부터, 가변 전원 전압 Vcc1이 변조 신호인 경우에, 트랜지스터 Q70의 베이스·콜렉터간에 용량 소자 C71을 접속함으로써, 트랜지스터 Q2의 베이스 전위의 위상 지연을 억제할 수 있는 것을 알 수 있다.
도 13은 본 발명의 실시 형태 3에 따른 전력 증폭 회로(30)의 회로도이다. 실시 형태 3에 따른 전력 증폭 회로(30)의 조정 회로(70)는, 저항 소자 R73에 병렬로 접속되는 용량 소자 C72를 구비하고 있는 점에서, 실시 형태 2에 따른 전력 증폭 회로(20)의 조정 회로(70)와는 상이하다. 또한, 실시 형태 3에 따른 전력 증폭 회로(30)의 조정 회로(70)는, 저항 소자 R73과 입력 단자(80A) 사이에 접속되는 저항 소자 R74를 구비하고 있는 점에 있어서도, 실시 형태 2에 따른 전력 증폭 회로(20)의 조정 회로(70)와는 상이하다. 이와 같은 회로 구성에 따르면, 트랜지스터 Q1로부터 출력되는 RF 신호를 제3 전류 경로로 유도함으로써, 전력 증폭 회로(30)의 진폭 대 위상 특성(AM-PM 특성)을 개선할 수 있다.
도 14는 본 발명의 실시 형태 4에 따른 전력 증폭 회로(40)의 회로도이다. 실시 형태 4에 따른 전력 증폭 회로(40)의 조정 회로(70)는 용량 소자 C72 대신에, 용량 소자 C73을 구비하고 있는 점에서, 실시 형태 3에 따른 전력 증폭 회로(30)의 조정 회로(70)와는 상이하다. 여기서, 저항 소자 R73의 일단(73A)은, 저항 소자 R74를 통해 입력 단자(80A)에 접속되어 있다. 저항 소자 R73의 타단(73B)은, 트랜지스터 Q70의 콜렉터에 접속되어 있다. 저항 소자 R71의 일단(71A)은, 제1 전류 경로 L1에 접속되어 있다. 저항 소자 R71의 타단(71B)은, 트랜지스터 Q70의 이미터에 접속되어 있다. 용량 소자 C73은, 저항 소자 R73의 일단(73A)과 저항 소자 R71의 타단(71B) 사이에 접속되어 있다. 이와 같은 회로 구성에 따르면, 트랜지스터 Q1로부터 출력되는 RF 신호를 제3 전류 경로로 유도함으로써, 전력 증폭 회로(40)의 진폭 대 위상 특성(AM-PM 특성)을 개선할 수 있다.
또한, 본 명세서에서는, 저항 소자 R71, R72, R73의 각각을 구별하는 경우, 저항 소자 R71을 「제1 저항 소자」라 칭하고, 저항 소자 R72를 「제2 저항 소자」라 칭하고, 저항 소자 R73을 「제3 저항 소자」라 칭하는 경우가 있다. 또한, 다이오드 D61, D62를 구별하는 경우, 다이오드 D61을 「제1 다이오드」라 칭하고, 다이오드 D62를 「제2 다이오드」라 칭하는 경우가 있다. 또한, 용량 소자 C71, C72, C73을 구별하는 경우, 용량 소자 C71을 「제1 용량 소자」라 칭하고, 용량 소자 C72를 「제2 용량 소자」라 칭하고, 용량 소자 C73을 「제3 용량 소자」라 칭하는 경우가 있다.
이상 설명한 실시 형태는, 본 발명의 이해를 용이하게 하기 위한 것이며, 본 발명을 한정하여 해석하기 위한 것은 아니다. 본 발명은 그 취지를 일탈하지 않고, 변경 또는 개량될 수 있음과 함께, 본 발명에는 그 등가물도 포함된다. 즉, 실시 형태에 당업자가 적절히 설계 변경을 가한 것도, 본 발명의 특징을 구비하고 있는 한, 본 발명의 범위에 포함된다. 실시 형태가 구비하는 소자 및 그 배치 등은 예시한 것에 한정되는 것은 아니고 적절히 변경할 수 있다.
10, 20, 30, 40 : 전력 증폭 회로
50, 60 : 바이어스 전류원
70 : 조정 회로
80 : 정합 회로
80A : 입력 단자
80B : 출력 단자
Q1, Q2, Q70 : 트랜지스터
Q50, Q60 : 이미터 팔로워 트랜지스터
D51, D52, D61, D62 : 다이오드
C71, C72, C73 : 용량 소자
R71, R72, R73 : 저항 소자

Claims (8)

  1. 입력 단자 및 출력 단자를 갖는 정합 회로와,
    상기 출력 단자에 접속되는 베이스와, 제1 전압 이상 제2 전압 이하의 가변 전원 전압의 공급을 받는 콜렉터를 갖는 트랜지스터로서, 상기 입력 단자로부터 상기 정합 회로 및 상기 출력 단자를 통해 상기 베이스에 입력되는 RF 신호를 증폭하는 트랜지스터와,
    제1 전류 경로를 통해 상기 트랜지스터의 베이스에 바이어스 전류를 공급하는 바이어스 전류원과,
    상기 트랜지스터의 베이스에 공급되는 상기 바이어스 전류를 상기 가변 전원 전압에 따라서 조정하는 조정 회로
    를 구비하고,
    상기 제1 전압보다 높고 상기 제2 전압보다 낮은 전압을 제3 전압이라 하고,
    상기 가변 전원 전압이 상기 제1 전압 이상 상기 제3 전압 이하일 때에, 상기 조정 회로는, 상기 가변 전원 전압이 낮을수록, 상기 바이어스 전류원으로부터 제2 전류 경로를 통해 상기 입력 단자에 흐르는 전류를 증대시키고, 상기 바이어스 전류원으로부터 상기 제2 전류 경로를 통해 상기 입력 단자에 흐르는 전류가 증대할수록, 상기 바이어스 전류원으로부터 상기 제1 전류 경로를 통해 상기 트랜지스터의 베이스에 흐르는 바이어스 전류를 감소시키는, 전력 증폭 회로.
  2. 제1항에 있어서,
    상기 조정 회로는, 헤테로 접합 바이폴라 트랜지스터와, 제1 저항 소자와, 제2 저항 소자와, 제3 저항 소자를 구비하고,
    상기 헤테로 접합 바이폴라 트랜지스터의 이미터는, 상기 제1 저항 소자를 통해 상기 제1 전류 경로에 접속되어 있고,
    상기 헤테로 접합 바이폴라 트랜지스터의 베이스는, 상기 제2 저항 소자를 통해 상기 바이어스 전류원에 접속되어 있고,
    상기 헤테로 접합 바이폴라 트랜지스터의 콜렉터는, 상기 제3 저항 소자를 통해 상기 입력 단자에 접속되어 있고,
    상기 제2 전류 경로는, 상기 바이어스 전류원으로부터 상기 제2 저항 소자, 상기 헤테로 접합 바이폴라 트랜지스터의 베이스·콜렉터간, 및 상기 제3 저항 소자를 통해 상기 입력 단자에 전류가 흐르는 경로인, 전력 증폭 회로.
  3. 제2항에 있어서,
    상기 바이어스 전류원은, 제1 다이오드와, 제2 다이오드와, 이미터 팔로워 트랜지스터를 구비하고,
    상기 제1 다이오드의 애노드는, 전원 단자에 접속되어 있고,
    상기 제1 다이오드의 캐소드는, 상기 제2 다이오드의 애노드에 접속되어 있고,
    상기 제2 다이오드의 캐소드는, 그라운드에 접속되어 있고,
    상기 이미터 팔로워 트랜지스터의 베이스는, 상기 제1 다이오드의 애노드에 접속됨과 함께, 상기 제2 전류 경로를 통해 상기 제2 저항 소자에 접속되어 있고,
    상기 이미터 팔로워 트랜지스터의 이미터는, 상기 제1 전류 경로를 통해 상기 트랜지스터의 베이스에 접속되어 있는, 전력 증폭 회로.
  4. 제2항 또는 제3항에 있어서,
    상기 헤테로 접합 바이폴라 트랜지스터의 베이스·콜렉터 간에 접속되는 제1 용량 소자를 더 구비하는, 전력 증폭 회로.
  5. 제2항 또는 제3항에 있어서,
    상기 제3 저항 소자에 병렬로 접속되는 제2 용량 소자를 더 구비하는, 전력 증폭 회로.
  6. 제2항 또는 제3항에 있어서,
    상기 제3 저항 소자의 일단은, 상기 입력 단자에 접속되어 있고,
    상기 제3 저항 소자의 타단은, 상기 헤테로 접합 바이폴라 트랜지스터의 콜렉터에 접속되어 있고,
    상기 제1 저항 소자의 일단은, 상기 제1 전류 경로에 접속되어 있고,
    상기 제1 저항 소자의 타단은, 상기 헤테로 접합 바이폴라 트랜지스터의 이미터에 접속되어 있고,
    상기 전력 증폭 회로는, 상기 제3 저항 소자의 일단과 상기 제1 저항 소자의 타단 사이에 접속되는 제3 용량 소자를 더 구비하는, 전력 증폭 회로.
  7. 제4항에 있어서,
    상기 제3 저항 소자에 병렬로 접속되는 제2 용량 소자를 더 구비하는, 전력 증폭 회로.
  8. 제4항에 있어서,
    상기 제3 저항 소자의 일단은, 상기 입력 단자에 접속되어 있고,
    상기 제3 저항 소자의 타단은, 상기 헤테로 접합 바이폴라 트랜지스터의 콜렉터에 접속되어 있고,
    상기 제1 저항 소자의 일단은, 상기 제1 전류 경로에 접속되어 있고,
    상기 제1 저항 소자의 타단은, 상기 헤테로 접합 바이폴라 트랜지스터의 이미터에 접속되어 있고,
    상기 전력 증폭 회로는, 상기 제3 저항 소자의 일단과 상기 제1 저항 소자의 타단 사이에 접속되는 제3 용량 소자를 더 구비하는, 전력 증폭 회로.
KR1020180054242A 2017-05-16 2018-05-11 전력 증폭 회로 KR101994585B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017097615A JP2018195954A (ja) 2017-05-16 2017-05-16 電力増幅回路
JPJP-P-2017-097615 2017-05-16

Publications (2)

Publication Number Publication Date
KR20180125893A KR20180125893A (ko) 2018-11-26
KR101994585B1 true KR101994585B1 (ko) 2019-06-28

Family

ID=64333512

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180054242A KR101994585B1 (ko) 2017-05-16 2018-05-11 전력 증폭 회로

Country Status (5)

Country Link
US (1) US10469032B2 (ko)
JP (1) JP2018195954A (ko)
KR (1) KR101994585B1 (ko)
CN (1) CN108880489B (ko)
TW (1) TWI687044B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019110475A (ja) * 2017-12-19 2019-07-04 株式会社村田製作所 電力増幅回路
TWI676349B (zh) * 2018-08-17 2019-11-01 立積電子股份有限公司 放大電路
CN111049484B (zh) 2018-10-12 2023-03-28 株式会社村田制作所 功率放大电路
CN111106805B (zh) * 2018-10-26 2023-06-13 株式会社村田制作所 功率放大模块
JP2020155974A (ja) * 2019-03-20 2020-09-24 株式会社村田製作所 電力増幅回路
JP2020195034A (ja) * 2019-05-27 2020-12-03 株式会社村田製作所 電力増幅回路
US11705874B2 (en) 2019-12-26 2023-07-18 Murata Manufacturing Co., Ltd. Power amplifier circuit
JP2021114751A (ja) 2020-01-21 2021-08-05 株式会社村田製作所 電力増幅回路
JP2021158622A (ja) * 2020-03-30 2021-10-07 株式会社村田製作所 電力増幅回路
CN113949356A (zh) * 2020-07-16 2022-01-18 株式会社村田制作所 功率放大电路
US11281245B1 (en) * 2021-01-27 2022-03-22 Wolfspeed, Inc. Bias circuits and improved linearity bias schemes for RF power devices

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223547A (ja) 2000-02-07 2001-08-17 Nec Corp 可変利得回路
US6690237B2 (en) 2000-03-13 2004-02-10 Fujitsu Quantum Devices Limited High frequency power amplifier, and communication apparatus
JP2005006212A (ja) 2003-06-13 2005-01-06 Sharp Corp 電力増幅器およびそれを備える通信装置
US20060220731A1 (en) 2005-03-29 2006-10-05 Intel Corporation Transistor bias current regulation apparatus, method, and system
US7368988B2 (en) 2005-08-31 2008-05-06 Renesas Technology Corp. High-frequency power amplifier
US7522001B2 (en) 2007-08-23 2009-04-21 Mitsubishi Electric Corporation Power amplifier
JP2014171170A (ja) 2013-03-05 2014-09-18 Murata Mfg Co Ltd 電力増幅モジュール
US20150171797A1 (en) 2013-11-07 2015-06-18 Skyworks Solutions, Inc. Linearity performance for multi-mode power amplifiers
US20150295549A1 (en) 2012-12-26 2015-10-15 Murata Manufacturing Co., Ltd. High-frequency amplifier circuit

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100426660C (zh) * 2005-12-08 2008-10-15 华为技术有限公司 功率放大器的热备份和互助系统
US20100164645A1 (en) * 2007-09-14 2010-07-01 Fujitsu Limited Tunable Impedance Matching Circuit
JP5024057B2 (ja) * 2008-01-07 2012-09-12 三菱電機株式会社 電力増幅器
US20110006846A1 (en) * 2008-04-08 2011-01-13 Mitsubishi Electric Corporation High-frequency amplifier
GB2461634B (en) * 2008-07-08 2013-03-06 Sige Semiconductor Europ Ltd Gain control for linear radio frequency power amplifiers
CN101741316B (zh) * 2009-12-24 2012-02-15 北京时代民芯科技有限公司 一种增益可变的宽带射频低噪声放大器
US8811531B2 (en) * 2011-03-23 2014-08-19 Triquint Semiconductor, Inc. Quadrature lattice matching network
KR101761946B1 (ko) * 2012-11-19 2017-08-04 삼성전기주식회사 전력 증폭기
KR101422952B1 (ko) * 2012-12-14 2014-07-23 삼성전기주식회사 듀얼 전력 모드를 갖는 바이어스 회로 및 전력 증폭기
CN103095230A (zh) * 2012-12-31 2013-05-08 东南大学 一种高增益高功率的毫米波功率放大器
US9444415B2 (en) * 2013-03-08 2016-09-13 Qorvo Us, Inc. Power amplifier spurious cancellation
JP2016025453A (ja) * 2014-07-18 2016-02-08 セイコーエプソン株式会社 回路装置、電子機器及び移動体
JP2016086354A (ja) * 2014-10-28 2016-05-19 株式会社日立国際電気 電力増幅装置
JP6471810B2 (ja) * 2015-11-04 2019-02-20 株式会社村田製作所 分波装置及びその設計方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223547A (ja) 2000-02-07 2001-08-17 Nec Corp 可変利得回路
US6690237B2 (en) 2000-03-13 2004-02-10 Fujitsu Quantum Devices Limited High frequency power amplifier, and communication apparatus
JP2005006212A (ja) 2003-06-13 2005-01-06 Sharp Corp 電力増幅器およびそれを備える通信装置
US20060220731A1 (en) 2005-03-29 2006-10-05 Intel Corporation Transistor bias current regulation apparatus, method, and system
US7368988B2 (en) 2005-08-31 2008-05-06 Renesas Technology Corp. High-frequency power amplifier
US7522001B2 (en) 2007-08-23 2009-04-21 Mitsubishi Electric Corporation Power amplifier
US20150295549A1 (en) 2012-12-26 2015-10-15 Murata Manufacturing Co., Ltd. High-frequency amplifier circuit
JP2014171170A (ja) 2013-03-05 2014-09-18 Murata Mfg Co Ltd 電力増幅モジュール
US20150171797A1 (en) 2013-11-07 2015-06-18 Skyworks Solutions, Inc. Linearity performance for multi-mode power amplifiers

Also Published As

Publication number Publication date
US10469032B2 (en) 2019-11-05
TW201902115A (zh) 2019-01-01
US20180375474A1 (en) 2018-12-27
TWI687044B (zh) 2020-03-01
JP2018195954A (ja) 2018-12-06
CN108880489A (zh) 2018-11-23
KR20180125893A (ko) 2018-11-26
CN108880489B (zh) 2022-04-29

Similar Documents

Publication Publication Date Title
KR101994585B1 (ko) 전력 증폭 회로
US11264952B2 (en) Power amplification circuit
US6922107B1 (en) Dual (constant voltage/constant current) bias supply for linear power amplifiers
US11431305B2 (en) Power amplifier module and power amplification method
KR102178526B1 (ko) 전력 증폭기
US10381987B2 (en) Predistorter for compensating linearity of an amplifier
JP2020072468A (ja) 電力増幅モジュール
CN111106805B (zh) 功率放大模块
CN113472304A (zh) 功率放大电路
CN109768775B (zh) 功率放大电路
CN110518883B (zh) 功率放大电路
US10566934B2 (en) Power amplifier circuit
KR102093150B1 (ko) 바이어스 보상기능을 갖는 다단 파워 증폭 장치
JP2021106376A (ja) 電力増幅回路
CN114094957A (zh) 射频放大电路
CN113054916B (zh) 功率放大电路
KR20200112643A (ko) 전력 증폭 회로
US11349437B2 (en) Power amplifier circuit and bias control circuit
US20240128934A1 (en) Doherty amplifier circuit
JP2023143016A (ja) 電力増幅回路
JP2023014872A (ja) 電力増幅回路、ドハティー増幅回路、多段増幅回路及び電力増幅装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant