KR101987172B1 - Method for manufacturing thin film deposition mask and deposition mask manufactured thereby - Google Patents

Method for manufacturing thin film deposition mask and deposition mask manufactured thereby Download PDF

Info

Publication number
KR101987172B1
KR101987172B1 KR1020170096145A KR20170096145A KR101987172B1 KR 101987172 B1 KR101987172 B1 KR 101987172B1 KR 1020170096145 A KR1020170096145 A KR 1020170096145A KR 20170096145 A KR20170096145 A KR 20170096145A KR 101987172 B1 KR101987172 B1 KR 101987172B1
Authority
KR
South Korea
Prior art keywords
pattern
mask
plating
substrate
circuit
Prior art date
Application number
KR1020170096145A
Other languages
Korean (ko)
Other versions
KR20190012720A (en
Inventor
최정욱
정수성
Original Assignee
주식회사 선익시스템
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 선익시스템 filed Critical 주식회사 선익시스템
Priority to KR1020170096145A priority Critical patent/KR101987172B1/en
Publication of KR20190012720A publication Critical patent/KR20190012720A/en
Application granted granted Critical
Publication of KR101987172B1 publication Critical patent/KR101987172B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H01L51/56—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L51/0011—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

본 발명은, 박막 증착용 마스크 제조 방법 및 이를 통해 제작된 증착 마스크에 관한 것으로서, 도금용 기판에 복수의 전극 회로부를 분할하여 구성하는 제 1 단계와; 상기 제 1 단계 전 또는 후에, 상기 도금용 기판 위에 마스크 성형용 패턴을 형성하는 제 2 단계와; 상기 제 2 단계 후에, 전주 도금 방법을 이용하여, 상기 도금용 기판에 마스크를 전착하여 형성하되, 상기 복수의 전극 회로부에 제공되는 전류를 개별 제어하여 각 전극 회로부 쪽에 형성되는 도금 두께를 상이하게 도금하여 마스크를 제작하는 제 3 단계를 포함하여 구성됨으로써, 충분한 지지 강성을 확보하면서도 초정밀 고정도의 마스크를 제작할 수 있게 된다.The present invention relates to a thin film deposition mask manufacturing method and a deposition mask manufactured by the same, the method comprising: a first step of dividing a plurality of electrode circuit portions into a plating substrate; A second step of forming a pattern for mask formation on the substrate for plating before or after the first step; And a second step of forming a plurality of electrode circuit portions on the substrate by electroplating a mask on the plating substrate by using electrophotographic plating method to individually control the currents supplied to the plurality of electrode circuit portions, And a third step of fabricating a mask, thereby making it possible to manufacture a mask with high precision and high accuracy while ensuring sufficient support rigidity.

Description

박막 증착용 마스크 제조 방법 및 이를 통해 제작된 증착 마스크{Method for manufacturing thin film deposition mask and deposition mask manufactured thereby}TECHNICAL FIELD [0001] The present invention relates to a thin film deposition mask manufacturing method and a deposition mask manufactured by the same,

본 발명은 OLED 등을 제조하기 위해 사용되는 박막 증착용 마스크 및 이를 제조하는 방법에 관한 것이다.The present invention relates to a thin film deposition mask used for manufacturing an OLED and the like and a method of manufacturing the same.

유기 전계 발광소자(Organic Light Emitting Diodes: OLED)는 형광성 유기화합물에 전류가 흐르면 빛을 내는 전계 발광현상을 이용하여 스스로 빛을 내는 자발광소자로서, 비발광소자에 빛을 가하기 위한 백라이트가 필요하지 않기 때문에 경량이고 박형의 평판표시장치를 제조할 수 있다.Organic light emitting diodes (OLEDs) are self-luminous devices that emit light by themselves using an electroluminescent phenomenon that emits light when a current flows through the fluorescent organic compound, and a backlight for applying light to the non- It is possible to manufacture a lightweight thin flat panel display device.

이러한 유기 전계 발광소자를 이용한 평판표시장치는 응답속도가 빠르며, 시야각이 넓어 차세대 표시장치로서 대두 되고 있다. 특히, 제조공정이 단순하기 때문에 생산원가를 기존의 액정표시장치 보다 많이 절감할 수 있는 장점이 있다.A flat panel display device using such an organic electroluminescent device has a fast response speed and a wide viewing angle, and is emerging as a next generation display device. Particularly, since the manufacturing process is simple, it is advantageous in that the production cost can be saved more than the conventional liquid crystal display device.

유기 전계 발광소자는, 애노드 및 캐소드 전극을 제외한 나머지 구성층인 정공주입층, 정공수송층, 발광층, 전자수송층 및 전자주입층 등이 유기 박막으로 되어 있고, 이러한 유기 박막은 진공열 증착방법으로 기판 상에 증착된다.The organic electroluminescent device comprises an organic thin film such as a hole injecting layer, a hole transporting layer, a light emitting layer, an electron transporting layer, and an electron injecting layer which are the remaining constituent layers except for the anode and the cathode. / RTI >

진공열 증착방법은 증착 챔버 내의 기판 지지부에 기판을 로딩하고, 일정 패턴이 형성된 쉐도우 마스크(shadow mask)(이하 '박막 증착용 마스크' 또는 '마스크'라고도 함)와 기판을 얼라인(align)한 후, 증발물질이 담겨 있는 증발원에 열을 가하여 증발원에서 승화되는 증발물질을 기판 상에 원하는 패턴으로 증착하는 방식으로 이루어진다.The vacuum thermal deposition method is a method in which a substrate is loaded on a substrate support in a deposition chamber and a shadow mask (hereinafter also referred to as a thin film deposition mask or a mask) in which a predetermined pattern is formed and a substrate are aligned And then evaporating the evaporation material that is sublimated in the evaporation source by applying heat to the evaporation source containing the evaporation material on the substrate in a desired pattern.

쉐도우 마스크는 기판에 특정 패턴을 형성하기 위한 중요한 구성 부분으로, 통상 쉐도우 마스크를 제작하는 방법으로는 에칭 제작 방법, 금속 도금 제작 방법, 레이저 제작 방법 등을 이용하여 제작하고 있다.The shadow mask is an important constituent part for forming a specific pattern on a substrate. Generally, a shadow mask is manufactured by an etching method, a metal plating method, a laser manufacturing method, or the like.

그러나, 종래의 쉐도우 마스크는 증착물질이 통과하는 패턴이 형성되는 패턴부나, 이 패턴부 둘레에 형성되어 패턴부를 지지하거나 마스크 프레임 등에 고정되는 비패턴부가 모두 동일한 두께로 형성되어 있기 때문에 미세 패턴을 가지면서도 충분한 지지 강성을 확보하기 어려운 문제점이 있다.However, in the conventional shadow mask, since the pattern portion in which the pattern through which the evaporation material passes is formed, or the non-pattern portion formed around the pattern portion to support the pattern portion or fixed to the mask frame or the like is formed to have the same thickness, There is a problem that it is difficult to secure sufficient supporting rigidity.

대한민국 공개특허 10-2012-0085042호Korean Patent Publication No. 10-2012-0085042 대한민국 공개특허 10-2016-0069075호Korean Patent Publication No. 10-2016-0069075

본 발명은 상기한 문제점을 해결하기 위하여 안출된 것으로서, 복수의 전극 회로부를 구성하여 전주 도금법으로 마스크를 성형함으로써 마스크의 패턴부와 비패턴부의 두께를 상이하게 구성할 수 있고, 이를 통해 충분한 지지 강성을 확보하면서도 초정밀 고정도의 마스크를 제작할 수 있는 박막 증착용 마스크 제조 방법 및 이를 통해 제작된 증착 마스크를 제공하는 데 목적이 있다.SUMMARY OF THE INVENTION The present invention has been conceived in order to solve the above-mentioned problems, and it is an object of the present invention to provide a plasma etching apparatus which can constitute a plurality of electrode circuit portions and form a mask by electroplating, Which is capable of forming a mask having a high accuracy and a high accuracy while securing a high quality of the mask.

상기한 과제를 실현하기 위한 본 발명에 따른 박막 증착용 마스크 제조 방법은, 도금용 기판에 복수의 전극 회로부를 분할하여 구성하는 제 1 단계와; 상기 제 1 단계 전 또는 후에, 상기 도금용 기판 위에 마스크 성형용 패턴을 형성하는 제 2 단계와; 상기 제 2 단계 후에, 전주 도금 방법을 이용하여, 상기 도금용 기판에 마스크를 전착하여 형성하되, 상기 복수의 전극 회로부에 제공되는 전류를 개별 제어하여 각 전극 회로부 쪽에 형성되는 도금 두께를 상이하게 도금하여 마스크를 제작하는 제 3 단계를 포함한 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of manufacturing a mask for thin film deposition, including: a first step of dividing a plurality of electrode circuit sections into a plurality of electrode circuit sections; A second step of forming a pattern for mask formation on the substrate for plating before or after the first step; And a second step of forming a plurality of electrode circuit portions on the substrate by electroplating a mask on the plating substrate by using electrophotographic plating method to individually control the currents supplied to the plurality of electrode circuit portions, And a third step of manufacturing a mask.

상기 제 1 단계에서 상기 전극 회로부는 상기 도금용 기판의 한 쪽 면에 전기 회로를 연결하여 구성할 수 있다.In the first step, the electrode circuit part may be constructed by connecting an electric circuit to one surface of the substrate for plating.

이와는 달리, 상기 제 1 단계에서 상기 전극 회로부는 별도의 전극 판에 회로를 구성하여, 상기 도금용 기판의 한 쪽 면에 부착하여 구성하는 것도 가능하다.Alternatively, in the first step, the electrode circuit portion may be constituted by forming a circuit on a separate electrode plate and attaching to one surface of the substrate for plating.

상기 제 1 단계에서 상기 전극 회로부는 상기 도금용 기판에 격자형 구조로 회로를 연결하여 구성하는 것이 바람직하다.In the first step, it is preferable that the electrode circuit portion is constructed by connecting a circuit to the plating substrate in a grid-like structure.

상기 제 2 단계는, 포토 리소그래피(Photo-lithography) 방법을 이용하여 상기 마스크 성형용 패턴을 형성하는 것이 바람직하다.In the second step, it is preferable that the mask forming pattern is formed by using a photolithography method.

상기 마스크가 다수의 홀이 연속하여 형성되어 투과 영역을 구성하는 패턴부와, 이 패턴부 주위에 패턴부를 지지하도록 이루어진 비패턴부로 구성될 때, 상기 제 1 단계의 복수의 전극 회로부는, 상기 마스크의 패턴부를 형성하는 쪽에 전류를 통전시키는 패턴 회로부와, 상기 마스크의 비패턴부 쪽에 전류를 통전시키는 비패턴 회로부로 구성하는 것이 바람직하다.Wherein when the mask is constituted by a pattern portion formed with a plurality of holes successively and constituting a transmission region and a non-pattern portion configured to support a pattern portion around the pattern portion, the plurality of electrode circuit portions in the first step, And a non-patterned circuit portion for passing a current through the non-patterned portion of the mask.

상기 제 3 단계는, 상기 패턴 회로부와 비패턴 회로부에 동시에 전류를 통전시키면서 상기 도금용 기판에 도금층을 형성하는 제 1 과정과, 상기 제 1 과정에서 도금층의 두께가 제 1 두께까지 형성되면, 상기 패턴 회로부 쪽에 제공되는 전류는 차단하고, 비패턴 회로부에만 계속해서 전류를 제공하여 비패턴부의 도금층 두께를 더 두껍게 형성하는 제 2 과정과, 상기 제 2 과정에서 비패턴부의 도금층 두께가 제 2 두께까지 형성되면 비패턴 회로부에 제공되는 전류도 차단하는 제 3 과정을 포함하여 구성될 수 있다.The third step may include a first step of forming a plating layer on the substrate for plating while simultaneously applying current to the pattern circuit part and the non-patterned circuit part, and a second step of, when the thickness of the plating layer is formed to the first thickness, A second step of cutting off the current provided to the pattern circuit part and continuing to provide current only to the non-patterned circuit part to form a thicker plating layer thickness of the non-patterned part; and a second step of forming a non- And a third step of cutting off the current provided to the non-patterned circuit portion when it is formed.

이와는 달리, 상기 제 3 단계는, 상기 패턴 회로부와 비패턴 회로부에 동시에 전류를 인가하면서 도금층을 형성하되, 상기 비패턴 회로부에 제공되는 전류 통전 시간을 상기 패턴 회로부에 제공되는 전류 통전 시간보다 상대적으로 더 길게 하여, 상기 마스크의 비패턴부의 도금층 두께를 상기 패턴부의 도금층 두께보다 상대적으로 더 두껍게 형성하는 것도 가능하다.Alternatively, in the third step, a plating layer is formed while simultaneously applying current to the pattern circuit portion and the non-patterned circuit portion, wherein a current application time provided to the non-patterned circuit portion is set to be relatively shorter than a current application time It is also possible to form the plating layer thickness of the non-pattern portion of the mask relatively thicker than the plating layer thickness of the pattern portion.

이때, 상기 제 3 단계는, 상기 비패턴 회로부에는 지속적으로 전류를 통전시키고, 상기 패턴 회로부에는 전류 통전 및 차단을 반복할 수 있다.At this time, in the third step, current is continuously supplied to the non-patterned circuit portion, and current application and interruption to the patterned circuit portion can be repeated.

또한, 상기 제 3 단계는, 상기 패턴 회로부와 비패턴 회로부에 동시에 전류를 통전시키면서 도금층을 형성하되, 상기 비패턴 회로부에 제공되는 전류의 세기를 상기 패턴 회로부에 제공되는 전류의 세기보다 더 크게 제공하면서, 상기 마스크의 비패턴부의 도금층 두께를 상기 패턴부의 도금층 두께보다 상대적으로 더 두껍게 형성하는 것도 가능하다.In the third step, a plating layer is formed while simultaneously supplying current to the pattern circuit section and the non-pattern circuit section, and the intensity of the current provided to the non-pattern circuit section is made greater than the intensity of the current supplied to the pattern circuit section The thickness of the plating layer in the non-pattern portion of the mask may be made relatively thicker than the thickness of the plating layer of the pattern portion.

다음, 상기한 과제를 실현하기 위한 본 발명에 따른 박막 증착용 마스크는, 상기한 바와 같은 박막 증착용 마스크 제조 방법으로 제작된 것을 특징으로 한다.Next, a thin film deposition mask according to the present invention for realizing the above-mentioned problems is characterized in that it is manufactured by the above-described thin film deposition mask manufacturing method.

또한, 상기한 과제를 실현하기 위한 본 발명에 따른 박막 증착용 마스크는, 다수의 홀이 연속하여 형성된 투과 영역을 갖는 패턴부와, 상기 패턴부 주위에 패턴부를 지지하도록 이루어진 비패턴부로 이루어지고, 상기 비패턴부의 두께가 상기 패턴부의 두께보다 상대적으로 두껍게 형성되되, 전주 도금 방법으로 상기 패턴부와 비패턴부가 일체형으로 형성된 것을 특징으로 한다.A thin film deposition mask according to the present invention for realizing the above-mentioned problem is characterized by comprising a pattern portion having a transmissive region in which a plurality of holes are continuously formed, and a non-pattern portion configured to support the pattern portion around the pattern portion, The non-pattern portion has a thickness that is relatively thicker than the thickness of the pattern portion, and the pattern portion and the non-pattern portion are integrally formed by the electroplating method.

이때, 상기 패턴부에서 비패턴부로 갈수록 점차적으로 두께가 증가하도록 구성될 수 있다.At this time, the thickness may gradually increase from the pattern portion to the non-pattern portion.

상기한 바와 같은 본 발명의 주요한 과제 해결 수단들은, 아래에서 설명될 '발명의 실시를 위한 구체적인 내용', 또는 첨부된 '도면' 등의 예시를 통해 보다 구체적이고 명확하게 설명될 것이며, 이때 상기한 바와 같은 주요한 과제 해결 수단 외에도, 본 발명에 따른 다양한 과제 해결 수단들이 추가로 제시되어 설명될 것이다.The above and other objects and advantages of the present invention will become more apparent by describing in detail exemplary embodiments thereof with reference to the attached drawings in which: In addition to the principal task solutions as described above, various task solutions according to the present invention will be further illustrated and described.

본 발명에 따른 박막 증착용 마스크 제조 방법 및 이를 통해 제작된 증착 마스크는, 복수의 전극 회로부를 구성하여 전주 도금법으로 마스크를 성형하기 때문에 마스크의 패턴부와 비패턴부의 두께를 상이하게 구성할 수 있고, 이에 따라 상대적으로 두께가 두꺼운 비패턴부를 통해 충분한 지지 강성을 확보하면서도, 상대적으로 두께가 얇고 포토 리소그래피(Photo-lithography)로 성형되는 패턴부를 통해 초정밀 고정도의 마스크를 구현할 수 있는 효과가 있다.The method for manufacturing a thin film deposition mask according to the present invention and the deposition mask manufactured thereby can form a plurality of electrode circuit portions and form masks by the electroplating method so that the thicknesses of the pattern portions and the non- Thus, it is possible to realize a mask with an extremely high precision through a pattern portion which is relatively thin and formed by photolithography, while securing sufficient support rigidity through a relatively thick non-pattern portion.

또한, 본 발명은, 패턴부와 비패턴부를 전주 도금법에 의해 일체로 제작하기 때문에 용접 등 접합 작업이 필요 없고, 이에 따라 안정적이면서 물질 오염이 없는 고품질의 마스크를 제작할 수 있는 효과도 있다.Further, since the pattern portion and the non-pattern portion are integrally fabricated by the electroplating method, the present invention eliminates the need for welding or the like, and accordingly, it is possible to produce a high-quality mask that is stable and free from material contamination.

도 1은 본 발명의 일 실시예에 따른 박막 증착용 마스크가 도시된 평면도이다.
도 2는 본 발명의 일 실시예에 따른 박막 증착용 마스크가 도시된 단면도이다.
도 3은 본 발명의 일 실시예에 따른 박막 증착용 마스크 제조 방법이 도시된 순서도이다.
도 4는 본 발명에서, 도금용 기판에 구성되는 복수의 전극 회로부의 배치를 보여주는 일 실시예의 구성도이다.
도 5는 본 발명에서, 도금용 기판에 마스크 성형용 패턴을 형성하는 과정을 보여주는 일 실시예의 도면이다.
도 6은 본 발명에 따른 일 실시예의 전주 도금 시스템이 도시된 개략적인 구성도이다.
도 7은 본 발명에서, 도금용 기판에 형성되는 마스크 성형용 패턴을 보여주는 참고 사진이다.
도 8은 본 발명에서, 전주 도금에 의해 형성된 마스크의 패턴부를 보여주는 참고 사진이다.1 is a plan view showing a thin film deposition mask according to an embodiment of the present invention.
2 is a cross-sectional view illustrating a thin film deposition mask according to an embodiment of the present invention.
3 is a flowchart illustrating a method of manufacturing a thin film deposition mask according to an embodiment of the present invention.
4 is a configuration diagram of an embodiment showing the arrangement of a plurality of electrode circuit portions constituting a plating substrate in the present invention.
5 is a view of an embodiment showing a process of forming a pattern for mask formation on a substrate for plating in the present invention.
Fig. 6 is a schematic diagram showing the electroplating system of one embodiment according to the present invention.
Fig. 7 is a reference photograph showing a mask forming pattern formed on a substrate for plating in the present invention. Fig.
8 is a reference photograph showing a pattern portion of a mask formed by electroplating in the present invention.

첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하면 다음과 같다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

도 1 및 도 2는 본 발명의 일 실시예에 따른 박막 증착용 마스크가 도시된 평면도 및 단면도이다.1 and 2 are a plan view and a cross-sectional view of a thin film deposition mask according to an embodiment of the present invention.

이들 도면에 도시된 바와 같은 박막 증착용 마스크(이하 '마스크'라고도 함)(10)는, 아래에서 설명할 전주 도금 방법으로 제작되고, 미세 패턴 즉, 다수의 홀로 이루어진 투과 영역을 구성하는 패턴부(12)와, 이 패턴부(12) 주위에 패턴부를 지지하도록 이루어진 비패턴부(14)가 일체형 구조로 구성된다.A thin film deposition mask (hereinafter also referred to as a "mask") 10 as shown in these drawings is manufactured by the electroplating method to be described below, and is provided with a fine pattern, that is, (12) and a non-pattern portion (14) configured to support the pattern portion around the pattern portion (12) have an integral structure.

여기서, 패턴부(12)는 OLED 제작시에 증착 물질이 통과하여 유리 기판에 증착 패턴이 형성되도록 하는 투과 영역 부분이다.Here, the pattern unit 12 is a transmissive region where an evaporation material passes through the OLED to form a deposition pattern on the glass substrate.

그리고, 비패턴부(14)는, 패턴부(12) 주변에 각 투과 영역의 구획을 위한 더미부(15)와, 양쪽에 일정 면적을 갖도록 형성되어 마스크 프레임에 용접 등의 방법으로 고정되는 세팅부(16)로 이루어질 수 있다.The non-pattern portion 14 includes a dummy portion 15 for dividing each of the transmissive regions around the pattern portion 12 and a setting portion 16 having a predetermined area on both sides and fixed to the mask frame by welding or the like. (16).

또한, 상기 마스크(10)는 비패턴부(14)의 두께(t2)가 상기 패턴부(12)의 두께(t1)보다 상대적으로 더 두껍게 형성되는 것이 바람직하다.The mask 10 is preferably formed such that the thickness t2 of the non-pattern portion 14 is relatively thicker than the thickness t1 of the pattern portion 12.

이때, 비패턴부(14) 전체 즉, 더미부(15)와 세팅부(16) 모두가 패턴부(12) 보다 두께가 더 두껍게 형성될 수도 있고, 도면에 예시된 바와 같이 세팅부(16)만 패턴부(12)보다 두께가 더 두껍게 형성될 수도 있다. 그리고 도 2에 도시된 바와 같이 패턴부(12)에서 세팅부(16) 끝단으로 갈수록 두께가 점차 높아지도록 형성하는 것도 가능하다.In this case, the entire non-pattern portion 14, that is, both the dummy portion 15 and the setting portion 16 may be formed to be thicker than the pattern portion 12, and the setting portion 16, The pattern portion 12 may be formed thicker than the pattern portion 12. As shown in FIG. 2, the thickness of the pattern portion 12 may be gradually increased toward the end of the setting portion 16.

참고로, 마스크(10)의 두께는 아래에서 설명할 본 발명에 따른 박막 증착용 마스크 제조 방법에 의해 패턴부(12)의 두께(t1)가 10um, 세팅부(16)의 두께(t2)가 20um 정도로 형성할 수 있다.The thickness t1 of the pattern portion 12 is 10 mu m and the thickness t2 of the setting portion 16 is 10 mu m by the method of manufacturing the thin film deposition mask according to the present invention, 20 um. ≪ / RTI >

이와 같이 구성되는 마스크(10)는 마스크 프레임 등에 A 방향 또는 B 방향(도 1 참조)으로 연속적으로 배열된 상태로 세팅되어 이용될 수 있다.The masks 10 constituted in this way can be set and used in a state of being continuously arranged in the A direction or the B direction (see Fig. 1) of the mask frame or the like.

이제, 상기한 바와 같은 본 발명의 일 실시예에 따른 박막 증착용 마스크를 제조하는 방법에 대하여 도 3 내지 도 8을 참조하여 설명한다.Now, a method of manufacturing a thin film deposition mask according to an embodiment of the present invention as described above will be described with reference to FIGS. 3 to 8. FIG.

도 3 내지 도 8은 본 발명의 일 실시예에 따른 박막 증착용 마스크 제조 방법을 설명하기 위한 도면들로서, 도 3은 제조 방법의 순서도, 도 4는 복수의 전극 회로부의 배치 구성도, 도 5는 마스크 성형용 패턴의 형성 과정을 보여주는 개략도, 도 6은 전주 도금 시스템도, 도 7은 마스크 성형용 패턴의 참고 사진, 도 8은 전주 도금에 의해 형성된 마스크의 패턴부의 참고 사진이다.FIGS. 3 to 8 are views for explaining a method of manufacturing a thin film deposition mask according to an embodiment of the present invention, FIG. 3 is a flowchart of a manufacturing method, FIG. 4 is a configuration diagram of a plurality of electrode circuit portions, 7 is a reference photograph of a mask forming pattern, and Fig. 8 is a reference photograph of a pattern portion of a mask formed by electroplating. Fig. 7 is a reference photograph of a mask forming pattern.

도 1 및 도 2에 도시된 마스크(10)는 패턴부(12)에서 세팅부(16) 쪽으로 갈수록 점차적으로 두께가 증가하는 구조를 갖도록 전주 도금 방법을 이용하여 일체형 구조로 제작된다.The mask 10 shown in FIGS. 1 and 2 is fabricated as an integral structure by using the electroplating method so as to gradually increase the thickness from the pattern portion 12 toward the setting portion 16.

이와 같은 박막 증착용 마스크 제조 방법은, 도 3 등을 참조하면, 도금용 기판(20)에 복수의 전극 회로부(30)를 분할하여 구성하는 제 1 단계(S1)와, 도금용 기판(20) 위에 마스크 성형용 패턴(25)을 형성하는 제 2 단계(S2)와, 상기 제 2 단계(S2) 후에 전주 도금 방법을 이용하여 도금용 기판(20)에 마스크 성형용 패턴(25)에 의해 패턴이 형성된 마스크(10)를 도금하여 형성하되, 복수의 전극 회로부(30)에 제공되는 전류를 개별 제어하여 각 전극 회로부(30) 쪽에 형성되는 도금 두께를 상이하게 도금하여 마스크(10)를 제작하는 제 3 단계(S3)를 포함하여 이루어진다.3, the first step S1 of forming a plurality of electrode circuit portions 30 by dividing the plating circuit board 20 and the second step S1 of forming the plating circuit board 20, A second step S2 of forming a mask forming pattern 25 on the substrate 20 after the second step S2 and a pattern forming step of forming a pattern 25 for mask formation on the substrate 20 for plating by using a pre- The mask 10 is formed by plating and the current provided to the plurality of electrode circuit portions 30 is individually controlled and the plating thickness formed on each electrode circuit portion 30 is differently coated to fabricate the mask 10 And a third step S3.

이와 같은 전주 도금 방법을 이용한 본 발명의 일 실시예에 따른 박막 증착용 마스크 제조 방법의 각각의 단계에 대하여 상세히 설명한다.Each step of the method for manufacturing a thin film deposition mask according to an embodiment of the present invention using the electrophotographic plating method will be described in detail.

먼저, 제 1 단계(S1)는, 도금용 기판(20)에 전극 회로부(30)들을 구성하는 단계로서, 도 4에 도시된 바와 같이 마스크(10)의 모형과 유사하게 형성된 도금용 기판(20)에 전극 회로부(30)를 구성한다.The first step S1 is a step of forming the electrode circuit portions 30 on the substrate 20 for plating and is a step of forming the electrode circuit portions 30 on the substrate 20 The electrode circuit portion 30 is formed.

도금용 기판(20)은 SUS 304 등의 도전성 금속판으로 이루어지는 것이 바람직하다. The substrate 20 for plating is preferably made of a conductive metal plate such as SUS 304 or the like.

그리고, 복수의 전극 회로부(30)는, 마스크의 패턴부(12) 쪽을 형성할 부분에 전류가 통전되도록 하는 패턴 회로부(32)와, 마스크의 비패턴부(14) 쪽을 형성할 부분에 전류가 통전되도록 하는 비패턴 회로부(34)로 분할되어 구성되는 것이 바람직하다. The plurality of electrode circuit portions 30 includes a pattern circuit portion 32 for allowing current to flow through a portion of the mask on which the pattern portion 12 is to be formed, And a non-patterned circuit portion 34 for allowing current to flow therethrough.

패턴 회로부(32)와 비패턴 회로부(34)는 각각의 전원제공장치(40)에 의해 전류가 통전되면서 개별 제어되도록 구성하는 것이 바람직하다. 즉, 패턴 회로부(32)는 패턴부의 전원제공장치(42)를 통해 전류가 연결되도록 구성되고, 비패턴 회로부(34)는 비패턴부의 전원제공장치(44)를 통해 전류가 연결되도록 구성되는 것이 바람직하다.It is preferable that the pattern circuit portion 32 and the non-pattern circuit portion 34 are individually controlled while electric current is supplied thereto by the power supply device 40. That is, the pattern circuit portion 32 is configured to connect the current through the power supply device 42 of the pattern portion, and the non-patterned circuit portion 34 is configured such that the current is connected through the power supply device 44 of the non-pattern portion desirable.

또한, 패턴 회로부(32)와 비패턴 회로부(34)는 도 4에 도시된 바와 같이 격자 구조로 통전망을 연결하여 구성하는 것이 바람직하다. 통전망을 격자 구조로 배치하는 이유는 도금용 기판(20)이 금속재로 이루어진다고 하더라도 전체 도금 면적에 전류가 균일하게 흐르게 하기는 쉽지 않으므로, 통전망(또는 회로)을 격자 구조로 균일하게 배치함으로써 균일한 두께로 도금층을 형성하기 위한 것이다.It is also preferable that the pattern circuit portion 32 and the non-pattern circuit portion 34 are constructed by connecting a barrel view to a grid structure as shown in FIG. The reason why the barrel view is arranged in a lattice structure is that even if the plating substrate 20 is made of a metal material, it is not easy to make the current uniformly flow in the whole plating area. Therefore, by uniformly arranging the barrel view So as to form a plating layer with a uniform thickness.

도 4에서 도금용 기판(20)의 양쪽에 배치되는 비패턴 회로부(34)는 점프 선(또는 점프 회로)을 통해 전기적으로 상호 연결되어 비패턴부의 전원제공장치(44)에 의해 전류가 인가되도록 구성되는 것이 바람직하다.In Fig. 4, the non-patterned circuit portions 34 disposed on both sides of the plating substrate 20 are electrically connected to each other through a jump line (or jump circuit) so that current is applied by the power supply device 44 of the non- .

이와 같은 패턴 회로부(32)와 비패턴 회로부(34)의 통전망(또는 회로) 배치 구조는 격자형 배치 구조에 한정되는 것은 아니고, 균일 도금을 위한 다양한 형태의 배치 구조로 변형하여 구성하는 것도 가능하다.The arrangement (or circuit) arrangement of the pattern circuit portion 32 and the non-patterned circuit portion 34 is not limited to the lattice-like arrangement, but may be modified by various arrangements for uniform plating Do.

상기한 바와 같은 전극 회로부(30)는 도금용 기판(20)의 한 쪽 면에 직접 연결하여 구성하거나, 별도의 전극 판에 회로 등을 구성하여 상기 도금용 기판(20)의 한 쪽 면에 부착하여 구성할 수 있다.The electrode circuit portion 30 as described above may be directly connected to one surface of the substrate 20 for plating or a separate electrode plate may be formed on the surface of the substrate 20 for plating .

다음, 제 2 단계(S2)는, 도금용 기판(20)에 마스크 성형용 패턴(25)을 형성하기 위해 포토 리소그래피(Photo-lithography) 방법을 이용할 수 있다.Next, in the second step S2, a photolithography method can be used to form the mask forming pattern 25 on the substrate 20 for plating.

포토 리소그래피를 이용한 마스크 성형용 패턴(25) 형성은 공지의 포토 리소그래피 공법을 적용하여 실시할 수 있는데, 도 5를 참조하면, 도금용 기판(20)의 상면에 포토레지스트 층(23)을 형성하고, 이 포토레지스트 층(23)의 상부에 포토 마스크(27)를 위치시킨 다음, 노광 공정을 진행하고, 이후 현상 공정을 차례로 진행하는 방법으로 도금용 기판(20) 위에 마스크 성형용 패턴(25)을 형성할 수 있는 것이다.5, the photoresist layer 23 is formed on the upper surface of the substrate 20 for plating, and the photoresist layer 23 is formed on the upper surface of the substrate 20 for plating The mask pattern 25 is formed on the substrate 20 for plating in such a manner that the photomask 27 is placed on top of the photoresist layer 23 and then the exposure process is carried out and then the development process is sequentially performed. Can be formed.

이와 같은 제 2 단계(S2)의 구성은, 상기 제 1 단계(S1) 후에 이루어지는 것이 바람직하나, 실시 조건에 따라서는 제 1 단계(S1) 전에 이루어지는 것도 가능하다. 즉, 도금용 기판(20)에 전극 회로부(30)를 구성한 다음, 마스크 성형용 패턴(25)을 형성하거나, 반대로 도금용 기판(20)에 마스크 성형용 패턴(25)을 형성한 다음 전극 회로부(30)를 부착하는 방법 등으로 구성할 수 있는 것이다. 이러한 순서는 실시 조건에 따라 적절한 순서로 결정하여 구성하는 것이 바람직하다.The configuration of the second step S2 is preferably performed after the first step S1, but it may be performed before the first step S1 depending on the operating conditions. That is, after the electrode circuit portion 30 is formed on the plating substrate 20, the mask forming pattern 25 is formed, or on the contrary, the mask forming pattern 25 is formed on the plating substrate 20, And a method of attaching the base 30 to the base. It is preferable that such an order is determined in an appropriate order according to the operating conditions.

다음, 제 3 단계(S3)는, 양 쪽 면에 복수의 전극 회로부(30)와 마스크 성형용 패턴(25)이 각각 구성된 도금용 기판(20)에 전주 도금 방법으로 도금층을 형성하면서 마스크(10)를 제작하는 단계이다.Next, in the third step S3, a plating layer is formed on the plating substrate 20 having a plurality of electrode circuit portions 30 and the mask forming pattern 25 formed on both surfaces thereof by electroplating, ).

일반적인 금속 도금 방법은, 크게 전기 도금(electroplating), 무전해 도금(electroless plating), 전주 도금(electro-forming) 등이 있는데, 본 발명에서는 전체적으로 균일한 도금이 가능하고 고정도의 미세 패턴을 형성하면서도, 패턴부와 비패턴부의 두께가 상이한 도금층을 형성할 수 있는 전주 도금을 이용한다.Typical metal plating methods include electroplating, electroless plating, electro-forming, and the like. In the present invention, a uniform fine plating is possible and a fine pattern of high precision is formed, Electroplated plating capable of forming a plating layer having different thicknesses of the pattern portion and the non-pattern portion is used.

전주 도금은 전착에 의해 금속 제품의 제조 또는 복제품을 만드는 도금 방법으로서, 크기와 형상에 제한이 없이 고순도의 금속 제품을 얻을 수 있는 특징을 가지고 있다.The electroplating is a plating method for producing a metal product or a replica by electrodeposition, and is characterized by being able to obtain a metal product of high purity without limitation in size and shape.

이러한 전주 도금은, 도 6에 도시된 바와 같이 니켈 이온 등의 성분을 갖는 전해질이 저장된 전해조(50)에, 전극 회로부(30)와 마스크 성형용 패턴(25)이 구성된 도금용 기판(20)과 금속재(55)를 각각 투입하고, 도금용 기판(20)과 금속재(55)에 음극과 양극을 각각 연결한 상태에서 일반적인 전기 도금 방법과 같이 통전하여 도금을 실시한다.6, a plating substrate 20 having an electrode circuit portion 30 and a mask forming pattern 25 formed on an electrolytic bath 50 containing an electrolyte having components such as nickel ions, And the metal material 55 are respectively charged and plating is performed by energizing the same as in a general electroplating method in a state where the cathode and the anode are connected to the plating substrate 20 and the metal material 55 respectively.

이때, 금속재(55)로는 Fe-Ni 합금(예를 들면, Fe 63.5%-Ni 36.5% 합금) 형태인 인바(Invar)를 이용하게 되면, 철 이온과 니켈 이온이 도금용 기판(20)에 전착되면서 마스크(10)를 성형할 수 있게 된다. 물론, 마스크(10)의 패턴은 마스크 성형용 패턴(25)에 의해 형성된다.At this time, if Invar, which is in the form of Fe-Ni alloy (for example, Fe 63.5% -Ni 36.5% alloy) is used as the metal material 55, iron ions and nickel ions are electrodeposited on the substrate 20 for plating So that the mask 10 can be formed. Of course, the pattern of the mask 10 is formed by the mask pattern 25.

상기와 같이 포토 리소그래피(Photo-lithography) 공법과 전주 도금(Electroforming) 공법을 이용하여 마스크(10)를 성형할 경우에 마이크로미터 크기의 정밀도로 패턴 형성이 가능하고, 더욱 세밀한 공정을 거칠 경우에는 나노미터 크기의 정밀 가공도 가능하게 되어, 고정도 고품질의 마스크(10) 제작이 가능해지게 된다.When the mask 10 is formed by using the photolithography method and the electroforming method as described above, it is possible to form a pattern with a micrometer-size precision. In the case where the mask 10 is further finely processed, Precision machining of a meter size becomes possible, and it becomes possible to manufacture a mask 10 of high quality with high accuracy.

특히, 전주 도금으로 생성한 Fe-Ni 합금의 인바(Invar) 마스크(10)는 열팽창 계수가 0에 가깝고(1.6×10-7/℃), 인장강도가 압연 인바(433.50 N/mm2)에 비하여 2~3배(1,039.50 N/mm2)가 강하고, 자성도 가지고 있을 뿐만 아니라, 포토 리소그래피와 결합하여 제작함으로써 초정밀 고정도의 품질을 확보할 수 있게 된다.In particular, the Invar (Invar), the mask 10 of the Fe-Ni alloy produced by electroforming the thermal expansion coefficient is close to 0 (1.6 × 10 -7 / ℃ ), Invar has a tensile strength rolled (433.50 N / mm 2) (1,039.50 N / mm 2 ), which is 2 to 3 times (1,039.50 N / mm 2 ) stronger than that of the conventional method, and has magnetism and is manufactured in combination with photolithography.

참고로, 도 7은 포토 리소그래피 방법에 의해 만들어진 마이크로미터 단위의 마스크 성형용 패턴(25)을 보여주는 사진이고, 도 8은 도 7의 마스크 성형용 패턴(25)을 이용하여 전주 도금에 의해 제작된 마스크(10) 패턴부(12)를 보여주는 사진이다.7 is a photograph showing a micrometer-unit mask forming pattern 25 produced by a photolithography method, and FIG. 8 is a photograph showing the mask forming pattern 25 formed by electroplating 9 is a photograph showing the pattern portion 12 of the mask 10;

다음은, 상기한 바와 같은 전주 도금 방법으로 마스크(10)를 제작할 때 패턴부(12)와 비패턴부(14)의 두께를 상이하게 하기 위한 여러 방법들을 설명한다.Next, various methods for making the thicknesses of the pattern portion 12 and the non-pattern portion 14 different when the mask 10 is manufactured by the electroplating method as described above will be described.

첫 번째 방법은, 패턴 회로부(32)와 비패턴 회로부(34)에 동시에 전류를 통전시키면서 도금용 기판(20)에 도금층을 형성하고, 도금층의 두께가 원하는 두께(t1)까지 형성되면, 패턴 회로부(32) 쪽에 통전되는 전류는 차단하고, 비패턴 회로부(34)에만 계속해서 전류가 통전되도록 하여 비패턴부(14)의 도금층 두께를 더 형성한 다음, 비패턴부(14)의 도금층 두께가 원하는 두께(t2)만큼 형성되면 비패턴 회로부(34)에 통전되는 전류도 차단하는 방법으로 이루어진다.The first method is to form a plating layer on the plating substrate 20 while simultaneously supplying current to the pattern circuit portion 32 and the non-patterned circuit portion 34. When the thickness of the plating layer is formed to the desired thickness t1, The non-patterned portion 14 is cut off and the non-patterned portion 34 is continuously electrically connected to the non-patterned portion 14 so that the thickness of the non-patterned portion 14 is further increased. When the desired thickness t2 is formed, the current flowing through the non-patterned circuit portion 34 is also cut off.

두 번째 방법은, 패턴 회로부(32)와 비패턴 회로부(34)에 동시에 전류를 통전시키면서 도금층을 형성하되, 비패턴 회로부(34)에 제공되는 전류 통전 시간을 패턴 회로부(32)에 제공되는 전류 통전 시간보다 상대적으로 더 길게 하여, 마스크(10)의 비패턴부(14)의 도금층 두께를 더 두껍게 형성하는 방법으로 이루어진다.The second method is to form a plating layer while simultaneously supplying current to the pattern circuit portion 32 and the non-patterned circuit portion 34 so that the current application time provided to the non-patterned circuit portion 34 is controlled by the current supplied to the pattern circuit portion 32 And the thickness of the plating layer of the non-pattern portion 14 of the mask 10 is made thicker.

일례로, 비패턴 회로부(34)에는 지속적으로 전류를 통전시키고, 패턴 회로부(32)에는 전류를 통전 및 차단을 반복하면서 도금층을 상이하게 형성하는 것이다.For example, the non-patterned circuit portion 34 is continuously energized with a current, and the patterned circuit portion 32 is formed with different plating layers while repeating energization and interruption of current.

세 번째 방법은, 패턴 회로부(32)와 비패턴 회로부(34)에 동시에 전류를 통전시키면서 도금층을 형성하되, 비패턴 회로부(34)에 제공되는 전류의 세기를 상기 패턴 회로부(32)에 인가되는 전류의 세기보다 더 높게 제공하면서 마스크(10)의 비패턴부(14)의 도금층 두께를 더 두껍게 형성하는 방법이다.A third method is to form a plating layer while simultaneously supplying current to the pattern circuit portion 32 and the non-patterned circuit portion 34 so that the intensity of the electric current provided to the non-patterned circuit portion 34 is applied to the pattern circuit portion 32 The thickness of the plating layer of the non-pattern portion 14 of the mask 10 is made thicker while providing a higher electric current intensity than that of the non-pattern portion 14 of the mask 10.

상기한 바와 같은 방법을 포함하여 실시 조건에 맞게 비패턴 회로부(34)와 패턴 회로부(32)에 제공되는 전류의 통전 시간, 세기 등을 다양하게 변경하여, 비패턴부(14)와 패턴부(12)의 두께가 상이한 마스크를 제작할 수 있다.The non-pattern portion 14 and the pattern portion 32 can be formed by variously changing the energization time and intensity of the current supplied to the non-pattern circuit portion 34 and the pattern circuit portion 32 in accordance with the operating conditions, 12 having different thicknesses can be manufactured.

상기한 바와 같은 전주 도금 방법으로 비패턴부(14)의 두께(t2)가 상기 패턴부(12)의 두께(t1)보다 상대적으로 더 두껍게 형성된 마스크의 전착이 가능해지고, 마스크 성형이 완료된 후에는 도금용 기판(20)에서 성형된 마스크를 분리하고, 마스크 성형용 패턴도 제거하는 등 후처리 공정을 거쳐, 본 발명에 따른 마스크를 완성한다.It becomes possible to electrodeposition the mask in which the thickness t2 of the non-pattern portion 14 is made larger than the thickness t1 of the pattern portion 12 by the electroplating method as described above, The mask according to the present invention is completed through a post-treatment process such as separating the mask formed on the substrate 20 for plating and removing the pattern for mask formation.

상기한 바와 같은, 본 발명의 실시예들에서 설명한 기술적 사상들은 각각 독립적으로 실시될 수 있으며, 서로 조합되어 실시될 수 있다. 또한, 본 발명은 도면 및 발명의 상세한 설명에 기재된 실시예를 통하여 설명되었으나 이는 예시적인 것에 불과하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다. 따라서, 본 발명의 기술적 보호범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.As described above, the technical ideas described in the embodiments of the present invention can be implemented independently of each other, and can be implemented in combination with each other. While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is evident that many alternatives, modifications, and variations will be apparent to those skilled in the art. It is possible. Accordingly, the technical scope of the present invention should be determined by the appended claims.

10 : 마스크 12 : 패턴부
14 : 비패턴부 15 : 더미부
16 : 세팅부 20 : 도금용 기판
25 : 마스크 성형용 패턴 27 : 포토 마스크
30 : 전극 회로부 32 : 패턴 회로부
34 : 비패턴 회로부 40 : 전원제공장치
42 : 패턴부 전원제공장치 44 : 비패턴부 전원제공장치
50 : 전해조 10: mask 12: pattern part
14: non-pattern portion 15: dummy portion
16: setting unit 20: substrate for plating
25: mask forming pattern 27: photomask
30: electrode circuit part 32: pattern circuit part
34: non-patterned circuit section 40: power supply device
42: pattern part power supply device 44: non-pattern part power supply device
50: electrolytic cell

Claims (13)

도금용 기판에 복수의 전극 회로부를 분할하여 구성하는 제 1 단계와;
상기 제 1 단계 전 또는 후에, 상기 도금용 기판 위에 마스크 성형용 패턴을 형성하는 제 2 단계와;
상기 제 2 단계 후에, 전주 도금 방법을 이용하여, 상기 도금용 기판에 마스크를 전착하여 형성하되, 상기 복수의 전극 회로부에 제공되는 전류를 개별 제어하여 각 전극 회로부 쪽에 형성되는 도금 두께를 상이하게 도금하여 마스크를 제작하는 제 3 단계를 포함하며,
상기 제 1 단계에서 상기 전극 회로부는 상기 도금용 기판의 한 쪽 면에 전기 회로를 연결하여 구성하는 것을 특징으로 하는 박막 증착용 마스크 제조 방법.A first step of dividing a plurality of electrode circuit parts into a plurality of electrode circuit parts on a substrate for plating;
A second step of forming a pattern for mask formation on the substrate for plating before or after the first step;
And a second step of forming a plurality of electrode circuit portions on the substrate by electroplating a mask on the plating substrate by using electrophotographic plating method to individually control the currents supplied to the plurality of electrode circuit portions, And a third step of manufacturing a mask,
Wherein the electrode circuit part is formed by connecting an electric circuit to one surface of the substrate for plating in the first step. 삭제delete 도금용 기판에 복수의 전극 회로부를 분할하여 구성하는 제 1 단계와;
상기 제 1 단계 전 또는 후에, 상기 도금용 기판 위에 마스크 성형용 패턴을 형성하는 제 2 단계와;
상기 제 2 단계 후에, 전주 도금 방법을 이용하여, 상기 도금용 기판에 마스크를 전착하여 형성하되, 상기 복수의 전극 회로부에 제공되는 전류를 개별 제어하여 각 전극 회로부 쪽에 형성되는 도금 두께를 상이하게 도금하여 마스크를 제작하는 제 3 단계를 포함하며,
상기 제 1 단계에서 상기 전극 회로부는 별도의 전극 판에 회로를 구성하여, 상기 도금용 기판의 한 쪽 면에 부착하여 구성하는 것을 특징으로 하는 박막 증착용 마스크 제조 방법.A first step of dividing a plurality of electrode circuit parts into a plurality of electrode circuit parts on a substrate for plating;
A second step of forming a pattern for mask formation on the substrate for plating before or after the first step;
And a second step of forming a plurality of electrode circuit portions on the substrate by electroplating a mask on the plating substrate by using electrophotographic plating method to individually control the currents supplied to the plurality of electrode circuit portions, And a third step of manufacturing a mask,
Wherein the electrode circuit portion in the first step is constituted by forming a circuit on a separate electrode plate and attaching to one surface of the substrate for plating. 청구항 1에 있어서,
상기 제 1 단계에서 상기 전극 회로부는 상기 도금용 기판에 격자형 구조로 회로를 연결하여 구성하는 것을 특징으로 하는 박막 증착용 마스크 제조 방법.The method according to claim 1,
Wherein the electrode circuit portion is formed by connecting a circuit to the plating substrate in a grid-like structure in the first step. 청구항 1 또는 청구항 3에 있어서,
상기 제 2 단계는, 포토 리소그래피(Photo-lithography) 방법을 이용하여 상기 마스크 성형용 패턴을 형성하는 것을 특징으로 하는 박막 증착용 마스크 제조 방법.The method according to claim 1 or 3,
Wherein the second step is a step of forming the mask forming pattern using a photolithography method. 청구항 1 또는 청구항 3에 있어서,
상기 마스크가 다수의 홀이 연속하여 형성되어 투과 영역을 구성하는 패턴부와, 이 패턴부 주위에 패턴부를 지지하도록 이루어진 비패턴부로 구성될 때,
상기 제 1 단계의 복수의 전극 회로부는, 상기 마스크의 패턴부를 형성하는 쪽에 전류를 통전시키는 패턴 회로부와, 상기 마스크의 비패턴부 쪽에 전류를 통전시키는 비패턴 회로부로 구성하는 것을 특징으로 하는 박막 증착용 마스크 제조 방법.The method according to claim 1 or 3,
Wherein when the mask is constituted by a pattern portion formed with a plurality of holes successively and constituting a transmission region and a non-pattern portion configured to support the pattern portion around the pattern portion,
Characterized in that the plurality of electrode circuit portions in the first step are constituted by a pattern circuit portion for energizing a current to form a pattern portion of the mask and a non-pattern circuit portion for energizing a current on the non-pattern portion side of the mask A method of manufacturing a wear mask. 청구항 6에 있어서,
상기 제 3 단계는, 상기 패턴 회로부와 비패턴 회로부에 동시에 전류를 통전시키면서 상기 도금용 기판에 도금층을 형성하는 제 1 과정과,
상기 제 1 과정에서 도금층의 두께가 제 1 두께까지 형성되면, 상기 패턴 회로부 쪽에 제공되는 전류는 차단하고, 비패턴 회로부에만 계속해서 전류를 제공하여 비패턴부의 도금층 두께를 더 두껍게 형성하는 제 2 과정과,
상기 제 2 과정에서 비패턴부의 도금층 두께가 제 2 두께까지 형성되면 비패턴 회로부에 제공되는 전류도 차단하는 제 3 과정을 포함한 것을 특징으로 하는 박막 증착용 마스크 제조 방법.The method of claim 6,
The third step includes a first step of forming a plating layer on the plating substrate while simultaneously applying current to the pattern circuit part and the non-patterned circuit part,
A second step of cutting off the current provided to the pattern circuit part and continuing current supply to the non-patterned circuit part to thicken the plating layer of the non-pattern part when the thickness of the plating layer is formed in the first step, and,
And a third step of shielding the current provided to the non-patterned circuit part when the thickness of the non-patterned plating layer is formed to the second thickness in the second step. 청구항 6에 있어서,
상기 제 3 단계는, 상기 패턴 회로부와 비패턴 회로부에 동시에 전류를 인가하면서 도금층을 형성하되, 상기 비패턴 회로부에 제공되는 전류 통전 시간을 상기 패턴 회로부에 제공되는 전류 통전 시간보다 상대적으로 더 길게 하여, 상기 마스크의 비패턴부의 도금층 두께를 상기 패턴부의 도금층 두께보다 상대적으로 더 두껍게 형성하는 것을 특징으로 하는 박막 증착용 마스크 제조 방법.The method of claim 6,
The third step may include forming a plating layer by simultaneously applying current to the pattern circuit portion and the non-patterned circuit portion, wherein a current application time provided to the non-patterned circuit portion is made longer than a current application time provided to the pattern circuit portion Wherein the plating layer thickness of the non-pattern portion of the mask is formed to be thicker than the thickness of the plating layer of the pattern portion. 청구항 8에 있어서,
상기 제 3 단계는, 상기 비패턴 회로부에는 지속적으로 전류를 통전시키고, 상기 패턴 회로부에는 전류 통전 및 차단을 반복하는 것을 특징으로 하는 박막 증착용 마스크 제조 방법.The method of claim 8,
Wherein the third step is a step of continuously applying current to the non-patterned circuit portion and repeatedly applying and blocking current to the patterned circuit portion. 청구항 6에 있어서,
상기 제 3 단계는, 상기 패턴 회로부와 비패턴 회로부에 동시에 전류를 통전시키면서 도금층을 형성하되, 상기 비패턴 회로부에 제공되는 전류의 세기를 상기 패턴 회로부에 제공되는 전류의 세기보다 더 크게 제공하면서, 상기 마스크의 비패턴부의 도금층 두께를 상기 패턴부의 도금층 두께보다 상대적으로 더 두껍게 형성하는 것을 특징으로 하는 박막 증착용 마스크 제조 방법.The method of claim 6,
The patterning step may include forming a plating layer while simultaneously supplying current to the pattern circuit part and the non-patterned circuit part while providing the intensity of the current provided to the non-patterned circuit part to be greater than the intensity of the current provided to the patterned circuit part, Wherein the plating layer thickness of the non-pattern portion of the mask is formed to be thicker than the thickness of the plating layer of the pattern portion. 삭제delete 삭제delete 삭제delete
KR1020170096145A 2017-07-28 2017-07-28 Method for manufacturing thin film deposition mask and deposition mask manufactured thereby KR101987172B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170096145A KR101987172B1 (en) 2017-07-28 2017-07-28 Method for manufacturing thin film deposition mask and deposition mask manufactured thereby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170096145A KR101987172B1 (en) 2017-07-28 2017-07-28 Method for manufacturing thin film deposition mask and deposition mask manufactured thereby

Publications (2)

Publication Number Publication Date
KR20190012720A KR20190012720A (en) 2019-02-11
KR101987172B1 true KR101987172B1 (en) 2019-06-10

Family

ID=65369715

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170096145A KR101987172B1 (en) 2017-07-28 2017-07-28 Method for manufacturing thin film deposition mask and deposition mask manufactured thereby

Country Status (1)

Country Link
KR (1) KR101987172B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240045693A (en) * 2022-09-30 2024-04-08 엘지이노텍 주식회사 Deposition mask for oled pixel deposition

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004162166A (en) * 1998-02-12 2004-06-10 Acm Research Inc Plating apparatus and plating method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100096569A1 (en) * 2008-10-21 2010-04-22 Applied Materials, Inc. Ultraviolet-transmitting microwave reflector comprising a micromesh screen
KR20120085042A (en) 2011-01-21 2012-07-31 (주)에스이피 Method for manufacturing shadow mask for forming a thin layer
KR102309621B1 (en) 2014-12-05 2021-10-07 삼성디스플레이 주식회사 Mask frame assembly for deposition, manufacturing method of the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004162166A (en) * 1998-02-12 2004-06-10 Acm Research Inc Plating apparatus and plating method

Also Published As

Publication number Publication date
KR20190012720A (en) 2019-02-11

Similar Documents

Publication Publication Date Title
KR101135544B1 (en) Mask Assembly, Fabrication method of the same and Deposition Apparatus using the same for Flat Panel Display device
KR20220024356A (en) Frame integrated mask and producing method thereof
KR101926580B1 (en) Method for manufacturing Metal mask for large-area display
JP7136408B2 (en) Deposition mask plate, deposition mask plate set, deposition system and alignment test method
KR20180057495A (en) Mask integrated frame and producing method thereof
KR20040084314A (en) Deposition mask for display device and Method for fabricating the same
KR102289109B1 (en) Method for manufacturing mask for use in vapor deposition, and method for manufacturing display device
JP2010242141A (en) Vapor deposition mask, and method for producing the same
CN108374147B (en) Method for manufacturing mask assembly
JP4616667B2 (en) Mask structure, vapor deposition method using the same, and method for manufacturing organic light emitting device
CN110506342B (en) Method for manufacturing fine metal mask and fine metal mask for manufacturing light emitting element
KR101987172B1 (en) Method for manufacturing thin film deposition mask and deposition mask manufactured thereby
KR102314854B1 (en) Producing method of mask integrated frame
JP2002371349A (en) Mask for vapor deposition
TW202305154A (en) Method for manufacturing metal mask and electroforming plate
CN111095591A (en) FMM process for high RES FMM
CN111378995B (en) Mask and method for manufacturing the same
KR102640219B1 (en) Division mask
KR102000672B1 (en) Method for manufacturing thin film deposition mask and deposition mask manufactured thereby
CN111357129A (en) Frame-integrated mask
KR20190035092A (en) Method for manufacturing thin film deposition mask and deposition mask manufactured thereby
KR100671975B1 (en) Shadow mask and the method of its fabrication for OLED
KR20210083697A (en) Manufacturing method for shadow mask
CN114127338B (en) Method for manufacturing mold for manufacturing fine metal mask and method for manufacturing fine metal mask
KR102186989B1 (en) Manufacturing method of mold for fine metal mask

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant