KR101986360B1

KR101986360B1 - 광범위한 경로 지연을 지원하는 채널 시뮬레이터

Info

Publication number: KR101986360B1
Application number: KR1020170030256A
Authority: KR
Inventors: 정진섭; 임용훈; 주경환
Original assignee: 주식회사 이노와이어리스
Priority date: 2017-03-09
Filing date: 2017-03-09
Publication date: 2019-06-07
Anticipated expiration: 2037-03-09
Also published as: KR20180103390A

Abstract

본 발명은 대용량 채널 시뮬레이터에서 기지국으로부터 장거리에 위치한 단말에 대한 시험을 진행하는데 필요한 광범위한 신호 지연을 효율적으로 지원하는, 광범위한 경로 지연을 지원하는 채널 시뮬레이터에 관한 것이다.
본 발명의 광범위한 경로 지연을 지원하는 채널 시뮬레이터는 기지국으로부터의 RF 입력 신호에서 변환된 디지털 베이스밴드 신호에 대해 고정되고 광범위한 시간 지연

을 생성하기 위한 상대적으로 대용량의 버퍼를 구비한 BS 보드; 단말로부터의 RF 입력 신호에서 변환된 디지털 베이스밴드 신호에 대해 고정되고 광범위한 시간 지연

을 생성하기 위한 상대적으로 대용량의 버퍼를 구비한 UE 보드 및 BS 보드와 UE 보드를 경유하는 신호에 대해 다중 경로 시간 지연을 생성하기 위한 복수의 상대적으로 소용량의 버퍼를 갖는 복수의 링크 프로세서를 구비한 협의의 채널 시뮬레이터 및 기지국과 단말 사이의 거리 정보를 포함한 테스트 시나리오를 설정하고, 상기 테스트 시나리오를 바탕으로 상기 다중 경로 시간 지연 중 고정되고 광범위한 시간 지연

에 해당하는 시간을 BS 보드 및 UE 보드에 설정하고, 소규모의 다이내믹한 시간 지연

에 해당하는 시간을 실시간으로 링크 프로세서에 설정하는 제어 서버를 포함하여 이루어진다.
전술한 구성에서, 제어 서버는 기지국과 단말의 거리 정보를 포함하여 협의의 채널 시뮬레이터가 발생시켜야 하는 환경 변수를 구성하는 테스트 매니저, 테스트 매니저로부터 수신한 환경 변수에 포함된 기지국과 단말의 거리 정보를 바탕으로 광범위하고 고정된 시간 지연

에 해당하는 시간을 테스트 시작 전에 BS 보드 및 UE 보드에 설정하는 A-서버 및 테스트 매니저로부터 수신한 환경 변수에 포함된 기지국과 단말의 거리 정보를 바탕으로 소규모의 다이내믹한 시간 지연

에 해당하는 시간을 실시간으로 링크 프로세서에 설정하는 S-서버를 포함하여 이루어진 것을 특징으로 한다.

Description

광범위한 경로 지연을 지원하는 채널 시뮬레이터{massive channel simulator with wide scope path delay}

본 발명은 광범위한 경로 지연을 지원하는 채널 시뮬레이터에 관한 것으로, 특히 대용량 채널 시뮬레이터에서 기지국으로부터 장거리에 위치한 단말에 대한 시험을 진행하는데 필요한 광범위한 신호 지연을 효율적으로 지원하는, 광범위한 경로 지연을 지원하는 채널 시뮬레이터에 관한 것이다.

다중경로 통신 채널에서는 송신기인 기지국(BS; Base Station)과 수신기인 단말(MS(Mobile Station) 또는 UE(User Equipment)) 사이에서 직접파(line of sight) 성분과 반사파 성분 그리고 회절파 성분 등이 한꺼번에 서로 영향을 끼치며 존재한다. 이 신호들이 다중의 경로를 통하여 단말에 수신되고 단말의 이동에 의해 도플러 확산이 발생하므로 이동 통신은 고정 통신에 비해 열악한 전파 환경에 놓이게 된다.

일반적으로 직접 경로 신호가 존재하는 시골이나 교외 환경은 라이시안 채널 모델을 적용하고, 직접 경로가 희박한 다중 경로에 의한 합성 신호는 레일리 분포를 적용한다.

이렇듯 무선 채널에 존재하는 전파 환경이 매우 다양하기 때문에 각각의 다른 전파 환경에서도 무선 시스템의 본래의 성능을 제대로 발휘해야 한다. 그러나 개발한 무선 시스템을 모든 환경 조건에서 필드 테스트하는 데에는 많은 시간과 비용이 소요되기 때문에 더 실용적인 방법으로 실시간 채널 시뮬레이터를 사용하고 있는데, 이는 무선 채널에서 실제 일어날 수 있는 거의 모든 환경을 모사해 볼 수 있는 시스템을 말한다.

한편, 페이딩(fading)은 신호 세기에 대한 공간적인 변동을 주로 의미하나 단말이 이동함에 따른 시간적 변동으로 볼 수도 있다. 이러한 페이딩에는 자유공간 전파손실(경로손실)이나 그림자 효과같이 단말이 넓은 지역에서 이동할 때 수신신호 세기가 느리게 변동하는 슬로우 페이딩(slow fading 또는 long-term fading)과 주파수 선택적 페이딩이나 주파수 비선택적 페이딩 또는 도플러 확산 페이딩 등과 같이 단말이 좁은 지역에서 이동할 때 수신 신호 세기가 급격하게 변동하는 패스트 페이딩(fasting fading 또는 short-term fading)이 있다. 실제 환경에서는 슬로우 페이딩과 패스트 페이딩이 중첩되는 모양으로 나타난다.

슬로우 페이딩의 경우에 단순히 각각의 경로별로 출발 신호에 다른 딜레이만을 적용하여 구현되는 반면에 패스트 페이딩의 경우에는 슬로우 페이딩에 복소 게인(complex gain)을 추가로 곱하여 구현되며, 최종적으로 이러한 슬로우 페이딩과 패스트 페이딩이 합쳐져서 단말 또는 기지국으로 출력되게 된다.

본 출원인은 복수의 기지국과 복수의 단말이 존재하여 상호 영향을 미치는 실제 채널 환경을 모사하기 위해 P개의 기지국과 Q개의 단말 사이의 모든 경로(P*Q)에 대하여 양방향 경로손실 및 양방향 실시간 페이딩을 손쉽게 적용할 수 있도록 구성한 대용량의 채널 시뮬레이터를 특허출원하여 등록번호 제1286023호로 특허(하기 선행기술 1 참조)받은 바 있다.

한편, 3GPP 규격에 의하면 기지국, 예를 들어 해안가나 섬에 있는 기지국 등은 최대 100㎞의 거리에서 항해중인 선박 위에 있는 단말과도 호 접속이 가능해야 한다. 또한, ITU/3GPP 등에서는 다중 경로에 대한 채널 모델을 표준화하고 이를 적용하여 각 기지국과 단말 등의 장비를 공정하게 평가하고 있는데, 기지국 또는 단말의 패키지 소프트웨어를 검증함에 있어서 표준에서 정의한 다중 경로 모델과 동시에 장거리 호 접속을 시험하는 것은 매우 중요하다.

그러나 현재까지 개발된 대용량 채널 시뮬레이터에서 이를 지원하기 위해서는 페이더에 매우 큰 규모의 신호 저장 장치/메모리가 다중 경로 신호 생성기 별로 필요하기 때문에 공간 및 비용적인 측면에서 구현에 큰 어려움이 있었다.

선행기술 1: 10-1286023호 등록특허공보(발명의 명칭 : 채널 시뮬레이터) 선행기술 2: 10-1606354호 등록특허공보(발명의 명칭: 채널 시뮬레이터의 캘리브레이션 방법)

본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로서, 대용량 채널 시뮬레이터에서 기지국으로부터 장거리에 위치한 단말에 대한 시험을 진행하는데 필요한 광범위한 신호 지연을 효율적으로 지원하는, 광범위한 경로 지연을 지원하는 채널 시뮬레이터를 제공함을 목적으로 한다.

본 발명의 광범위한 경로 지연을 지원하는 채널 시뮬레이터는 기지국으로부터의 RF 입력 신호에서 변환된 디지털 베이스밴드 신호에 대해 고정되고 광범위한 시간 지연

에 해당하는 시간을 실시간으로 링크 프로세서에 설정하는 제어 서버를 포함하여 이루어진다.

전술한 구성에서, 제어 서버는 기지국과 단말의 거리 정보를 포함하여 협의의 채널 시뮬레이터가 발생시켜야 하는 환경 변수를 구성하는 테스트 매니저, 테스트 매니저로부터 수신한 환경 변수에 포함된 기지국과 단말의 거리 정보를 바탕으로 광범위하고 고정된 시간 지연

A-서버는 이더넷 제어 채널을 통해 BS 보드, UE 보드 및 링크 프로세서를 직접 제어하고, S-서버는 FPGA 제어 채널을 통해 링크 프로세서를 직접 제어하는 것을 특징으로 한다.

BS 보드 및 UE 보드에 각각 구비된 상대적으로 대용량의 버퍼는 순환 버퍼로 구현되고, 10k 워드 이상의 메모리 용량을 구비하여 최대 100㎞의 시간 지연을 지원하는 것을 특징으로 한다.

본 발명의 광범위한 경로 지연을 지원하는 채널 시뮬레이터에 따르면, ADC 디지털 신호처리 기법과 페이더 기능을 활용하여 대용량 버퍼는 BS 보드와 UE 보드 등 채널 시뮬레이터의 입력단에 배치하고, 소용량 버퍼는 링크 프로세서 등의 채널 시뮬레이터 다중 경로 페이더 단에 배치함으로써 최소의 총합 버퍼 용량으로 기지국과 단말 사이의 장거리 호 접속 시험을 원활하게 지원할 수가 있다.

도 1은 본 발명의 광범위한 경로 지연을 지원하는 채널 시뮬레이터의 개략적인 블록 구성도.
도 2는 도 1에 도시한 채널 시뮬레이터에서 BS 보드 및 UE 보드에 구비된 대용량 버퍼의 구조도.
도 3은 본 발명의 광범위한 경로 지연을 지원하는 채널 시뮬레이터에서 링크 프로세서의 페이더 관련 블록 구성도.

이하에는 첨부한 도면을 참조하여 본 발명의 광범위한 경로 지연을 지원하는 채널 시뮬레이터의 바람직한 실시예에 대해 상세하게 설명하는데, 이에 앞서 본 발명을 가능하게 하는 이론적인 배경에 대해 설명한다.

먼저, 기지국과 단말 사이의 한 개의 경로에서 송신 신호

에 대해서 수신 신호

는 아래의 수학식 1 및 2와 같이 표현할 수 있다.

위의 수학식 1 및 2에서

는 베이스밴드 신호를 나타내고,

는 채널을 나타내며,

는 캐리어 주파수를 나타낸다.

한편, 다중 경로도 동일한 방식으로 쉽게 확장된다. 수학식 1에 의하면 캐리어 주파수에 의한 신호 위상 변화는 채널 위상 변화에 포함될 수 있으며, 광범위하고 다이내믹한 시간 지연

는 베이스밴드 신호의 지연만으로도 표현될 수 있다. 따라서 최종 지연 신호는 베이스밴드 신호만을 이용해서 고정적이고 광범위한 시간 지연

와 소규모의 다이내믹한 시간 지연

의 조합을 적용하여 아래의 수학식 3과 같이 구성할 수 있다.

예를 들어 바다에서 조업중인 배에서 발신되는 신호를 육지의 기지국에서 수신하는 경우를 가정하면 배가 아무리 빨리 움직이더라도 그 시간 지연의 변화율이 1㎲/sec를 넘지 않는다. 시간 지연 1㎲/sec의 변화는 전파 거리 300m/sec의 시간 지연 변화, 즉 시속 500㎞ 정도의 시간 지연 변화에 해당하는바, 표준에서 제시하고 있는 다중 경로 간의 시간 지연 차이는 33㎲ 범위로 충분히 지원 가능하다.

따라서 총 시간 지연

을 위한 메모리가 모든 다중 경로에서 필요한 것은 아니며 기지국 및 사용자 단말 측 디지털 입력 ADC 단에서 고정 시간 지연

를 수용할 수 있는 메모리를 준비하고, 나머지인 다중 경로 다이내믹 시간 지연

은 페이더, 즉 링크 프로세서(LP; 선행기술 1 참조)에서 지원하는 확장 시간 지연 형태의 구조로 구현한다.

이를 위해 테스트 시나리오상 반영해야 할 신호에 대한 시간 지연 분해능 1024를 BS 보드(810) 및 UE 보드(830)에서 수신 신호에 대해 설정 및 선 반영하고, 나머지 분해능인 모듈로(modulo) 1024를 링크 프로세서(820)의 페이더에서 실시간으로 반영한다. 따라서 아래의 표 1에 예시한 바와 같이, 시나리오의 연속적인 시간 지연 지원은 불가능하지만 시험 거리 구간을 10㎞ 단위로 나누어 하는 방법 등을 충분히 적용할 수 있다.

시간지연 계산값 (샘플수)	S-서버	링크 프로세서	BS / UE 보드	비고
0	0	0	0	0
1023	1023	1023 % 1024 = 1023	0	%: modulo 연산
1024	0	1024 % 1024 = 0	(1024div024) * 1024	div: div 연산
10239	1023	10239 % 1024 = 1023	(10239 div 1024) * 1024 = 9216

이하에서는 이를 하드웨어적인 구성을 기반으로 상세하게 설명한다.

도 1은 본 발명의 광범위한 경로 지연을 지원하는 채널 시뮬레이터의 개략적인 블록 구성도이다. 도 1에 도시한 바와 같이, 본 발명의 광범위한 경로 지연을 지원하는 채널 시뮬레이터의 구성은 협의의 채널 시뮬레이터(800)와 제어 서버, 즉 테스트 매니저(500), A-서버(600) 및 S-서버(700)를 포함하여 이루어질 수 있다.

전술한 구성에서, 협의의 채널 시뮬레이터(800)를 하향(down-link)의 신호 흐름을 기준으로 설명하면, RRH(Remote Radio Head) 또는 eNB 등의 기지국으로부터 RF 신호를 입력받아 ADC(Analog to Digital Conveter)로 신호를 양자화하는 복수의 기지국 인터페이스 보드(BS#1,….BS#M; 이하 간단히 'BS 보드'라 한다)(810), BS 보드(810)로부터 입력되는 디지털 베이스밴드 신호를 페이딩 처리하는 복수의 링크 프로세서(Link Processor; LP#1,….LP#L)(820) 및 링크 프로세서(820)의 출력을 DAC로 변환하고 다시 RF 신호로 변조하는 단말 인터페이스 보드(UE#1,….UE#N; 이하 간단히 'UE 보드'라 한다)로 구성될 수 있다.

다음으로, 전술한 구성에 의한 상향(up-link) 신호 처리에 대해 설명하면, UE 보드(830)에서는 단말로부터 수신한 상향 신호를 ADC에서 디지털 양자화하고, 이를 다시 링크 프로세서(820)에서 페이딩 처리하며, BS 보드(810)는 페이딩 신호를 내부 DAC를 통해 RF 신호로 변조한다.

한편, 각 BS 보드(810)는 기지국으로부터의 RF 입력 신호를 자체의 ADC에 의해 디지털 신호로 변환하고 이렇게 변환된 디지털 신호에 대해 지정된 시간 지연, 즉 전술한 고정되고 광범위한 시간 지연

을 생성하기 위한 대용량 버퍼(>>33㎲)(815)를 구비하고 있다. UE 보드(830) 역시 단말로부터의 RF 입력 신호를 자체의 ADC에 의해 디지털 신호로 변환하고 이렇게 변환된 디지털 신호에 대해 지정된 시간 지연

을 생성하기 위한 대용량 버퍼(835)를 구비하고 있다.

링크 프로세서(820)는 페이더(fader)를 내장하고 있으며 다중 경로의 시간 지연, 즉 소규모의 다이내믹한 시간 지연

을 생성하기 위한 소용량 버퍼(~33㎲)(825)를 구비하고 있다.

다음으로, 제어 서버와 협의의 채널 시뮬레이터(800)는, 예를 들어 이더넷으로 연결되고, 각 노드에는 이를 구분할 수 있는 사설 IP가 부여되어 있다. 구체적으로, 테스트 매니저(500)는 협의의 채널 시뮬레이터(800)가 발생시켜야 하는 환경 변수를 구성하여 A-서버(600) 및 S-서버(700)로 전달하는데, 이러한 환경 변수에는 각 기지국과 단말의 거리 정보가 포함되어 있다.

A-서버(600)는 테스트 매니저(500)로부터 수신한 각 기지국과 단말의 거리 정보를 바탕으로 다중 경로의 시간 지연 중 광범위하고 고정된 시간 지연

에 해당하는 시간을 시나리오 시작 전에 BS 보드(810) 및 UE 보드(830)에 설정한다. 이러한 A-서버(600)는 예를 들어 이더넷 제어 채널 등을 통해 BS 보드(810), UE 보드(830) 및 링크 프로세서(820)를 직접 제어한다.

다음으로, S-서버(700)는 테스트 매니저(500)로부터 수신한 각 기지국과 단말의 거리 정보를 바탕으로 다중 경로의 시간 지연 중 소규모의 다이내믹한 시간 지연

에 해당하는 시간을 실시간으로 링크 프로세서(820)에 설정한다. 이러한 S-서버(700)는 예를 들어 FPGA 제어 채널을 통해 링크 프로세서(820)를 직접 제어한다.

도 2는 도 1에 도시한 채널 시뮬레이터에서 BS 보드 및 UE 보드에 구비된 대용량 버퍼의 구조도이다. 도 2에 도시한 바와 같이, 본 발명에 따르면, BS 보드(810) 및 UE 보드(830)에 구비된 대용량 버퍼(815),(835)는 모두 입력 신호에 대해서만 시간 지연을 생성한다. 이들 대용량 버퍼(815),(835)는 또한 광범위하고 고정적인 시간 지연

를 생성하기 위해 10k 워드(words) 이상의 메모리 용량을 구비하여 입력(수신) 신호 포트별로 최종 출력인 콤플렉스 베이스밴드 신호 x(n)에 대해 최대 100㎞의 시간 지연을 지원하며, 순환 버퍼(circular buffer)로 구현됨으로써 무한 반복 수행할 수 있도록 한다.

도 3은 본 발명의 광범위한 경로 지연을 지원하는 채널 시뮬레이터에서 링크 프로세서의 페이더 관련 블록 구성도로서, 도 3a는 시간 지연 블록을 나타내고, 도 3b는 다중 경로 페이더 블록을 나타낸다.

먼저 도 3a에 도시한 바와 같이, 본 발명에 따른 대용량 채널 시뮬레이터의 링크 프로세서(820)는 다중 경로 시간 지연(multi-path time delay)를 지원하기 위해 FPGA 내부에 각 경로, 예를 들어 6개의 각 경로 별로 1024 샘플(@Fs=30.72㎒)을 저장할 수 있는 소규모의 버퍼를 구비하고 있다. 따라서 지원되는 시간 지연의 범위는 0~1023 샘플, 즉 전파 도달 거리로는 0~10㎞ 범위가 된다. 이와 같이, 본 발명에서는 테스트 시나리오상 설정된 시간 지연에서 BS 보드(810) 또는 UE 보드(820)에서 설정되는 시간 지연을 제외한 나머지 다이내믹 시간 지연을 링크 프로세서의 페이더를 통해 생성한다.

한편, 페이더의 다중 경로 신호는 도 3b에 도시한 바와 같이 다중 경로 개별 신호와 채널 값의 콘볼루션(convolution) 연산(filter)으로 구현된다. 도 3b에서 S(x,y)는 FPGA 구현 비트 수를 나타내고, 인터폴레이터(interpolator)는 채널 계수의 보간을 위해 사용되고 있다. 이와 같이 본 발명에서는 개별 다중 경로의 시간 지연마다

를 계산한 후에 도 3b에 나타낸 바와 같이 시간 지연 신호를 다중 경로 별로 구현하고 있다.

또한, 한 개의 단말에 대한 페이더 출력에 대해 각 선택된 기지국이 다를 수 있어서 버퍼를 공유하여 사용할 수 없기 때문에 개별적인 버퍼를 1k 워드씩 할당해야 한다. 그러나 한 개의 기지국에 대한 지연 신호는 각 지연 신호의 선택을 포인터(어드레스)로 관리하여 한 개의 버퍼를 공유하여 사용할 수 있다.

이상, 첨부한 도면을 참조하여 본 발명의 광범위한 경로 지연을 지원하는 채널 시뮬레이터의 바람직한 실시예에 대하여 상세히 설명하였으나 이는 예시에 불과한 것이며, 본 발명의 기술적 사상의 범주 내에서 다양한 변형과 변경이 가능할 것이다. 따라서, 본 발명의 권리범위는 이하의 특허청구범위의 기재에 의하여 정해져야 할 것이다.

Claims

기지국으로부터의 RF 입력 신호에서 변환된 디지털 베이스밴드 신호에 대해 고정되고 광범위한 시간 지연
을 생성하기 위한 상대적으로 대용량의 버퍼를 구비한 BS 보드; 단말로부터의 RF 입력 신호에서 변환된 디지털 베이스밴드 신호에 대해 고정되고 광범위한 시간 지연
을 생성하기 위한 상대적으로 대용량의 버퍼를 구비한 UE 보드 및 BS 보드와 UE 보드를 경유하는 신호에 대해 다중 경로 시간 지연을 생성하기 위한 복수의 상대적으로 소용량의 버퍼를 갖는 복수의 링크 프로세서를 구비한 협의의 채널 시뮬레이터 및
기지국과 단말 사이의 거리 정보를 포함한 테스트 시나리오를 설정하고, 상기 테스트 시나리오를 바탕으로 상기 다중 경로 시간 지연 중 고정되고 광범위한 시간 지연
에 해당하는 시간을 BS 보드 및 UE 보드에 설정하고, 소규모의 다이내믹한 시간 지연
에 해당하는 시간을 실시간으로 링크 프로세서에 설정하는 제어 서버를 포함하여 이루어지되,
BS 보드 및 UE 보드에 각각 구비된 상대적으로 대용량의 버퍼는 순환 버퍼로 구현되고, 10k 워드 이상의 메모리 용량을 구비하여 최대 100㎞의 시간 지연을 지원하는 것을 특징으로 하는 광범위한 경로 지연을 지원하는 채널 시뮬레이터.
청구항 1에 있어서,
제어 서버는 기지국과 단말의 거리 정보를 포함하여 협의의 채널 시뮬레이터가 발생시켜야 하는 환경 변수를 구성하는 테스트 매니저,
테스트 매니저로부터 수신한 환경 변수에 포함된 기지국과 단말의 거리 정보를 바탕으로 광범위하고 고정된 시간 지연
에 해당하는 시간을 테스트 시작 전에 BS 보드 및 UE 보드에 설정하는 A-서버 및
테스트 매니저로부터 수신한 환경 변수에 포함된 기지국과 단말의 거리 정보를 바탕으로 소규모의 다이내믹한 시간 지연
에 해당하는 시간을 실시간으로 링크 프로세서에 설정하는 S-서버를 포함하여 이루어진 것을 특징으로 하는 광범위한 경로 지연을 지원하는 채널 시뮬레이터.
청구항 2에 있어서,
A-서버는 이더넷 제어 채널을 통해 BS 보드, UE 보드 및 링크 프로세서를 직접 제어하고,
S-서버는 FPGA 제어 채널을 통해 링크 프로세서를 직접 제어하는 것을 특징으로 하는 광범위한 경로 지연을 지원하는 채널 시뮬레이터.
삭제