KR101980691B1 - 초고압직류송전의 밸브 성능 시험을 위한 합성시험 회로 - Google Patents

초고압직류송전의 밸브 성능 시험을 위한 합성시험 회로 Download PDF

Info

Publication number
KR101980691B1
KR101980691B1 KR1020150086910A KR20150086910A KR101980691B1 KR 101980691 B1 KR101980691 B1 KR 101980691B1 KR 1020150086910 A KR1020150086910 A KR 1020150086910A KR 20150086910 A KR20150086910 A KR 20150086910A KR 101980691 B1 KR101980691 B1 KR 101980691B1
Authority
KR
South Korea
Prior art keywords
test
valve
igbt
circuit
capacitor
Prior art date
Application number
KR1020150086910A
Other languages
English (en)
Other versions
KR20160149629A (ko
Inventor
백승택
노의철
정재헌
이진희
정용호
Original Assignee
엘에스산전 주식회사
부경대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스산전 주식회사, 부경대학교 산학협력단 filed Critical 엘에스산전 주식회사
Priority to KR1020150086910A priority Critical patent/KR101980691B1/ko
Priority to EP16169381.7A priority patent/EP3112886B1/en
Priority to ES16169381T priority patent/ES2754716T3/es
Priority to CN201610414684.9A priority patent/CN106257296B/zh
Priority to JP2016118449A priority patent/JP2017011990A/ja
Priority to US15/187,446 priority patent/US9869728B2/en
Publication of KR20160149629A publication Critical patent/KR20160149629A/ko
Application granted granted Critical
Publication of KR101980691B1 publication Critical patent/KR101980691B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/327—Testing of circuit interrupters, switches or circuit-breakers
    • G01R31/3271—Testing of circuit interrupters, switches or circuit-breakers of high voltage or medium voltage devices
    • G01R31/3272—Apparatus, systems or circuits therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/40—Testing power supplies
    • G01R31/04—
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/327—Testing of circuit interrupters, switches or circuit-breakers
    • G01R31/333—Testing of the switching capacity of high-voltage circuit-breakers ; Testing of breaking capacity or related variables, e.g. post arc current or transient recovery voltage
    • G01R31/3333—Apparatus, systems or circuits therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/327—Testing of circuit interrupters, switches or circuit-breakers
    • G01R31/333—Testing of the switching capacity of high-voltage circuit-breakers ; Testing of breaking capacity or related variables, e.g. post arc current or transient recovery voltage
    • G01R31/3333—Apparatus, systems or circuits therefor
    • G01R31/3336—Synthetic testing, i.e. with separate current and voltage generators simulating distance fault conditions

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Supply And Distribution Of Alternating Current (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

본 발명의 실시예에 따른 초고압직류송전의 밸브 성능 시험을 위한 합성시험 회로는 인버터 모드의 동작을 시험하는 제1 시험 밸브 및 정류기 모드의 동작을 시험하는 제2 시험 밸브를 포함하는 공진회로; 상기 공진회로에 동작 전압을 제공하는 파워 서플라이(P/S); 및 상기 공진회로의 직류 오프셋 전류를 바이패스하는 DC/DC Converter를 포함하고, 상기 제1 시험 밸브는 인버터 부분이고, 양의 직류 전류 오프셋을 가지고 상기 제2 시험 밸브는 정류기 부분이고, 음의 직류 전류 오프셋을 가진다.

Description

초고압직류송전의 밸브 성능 시험을 위한 합성시험 회로{SYNTHETIC TEST CIRCUIT FOR VALVE TEST OF HVDC}
본 발명은 HVDC(초고압직류송전)의 밸브 성능 시험을 위한 합성시험 회로에 관한 것으로서, 특히 MMC(Modular Multilevel Converter) 기반 전압원 HVDC가 정상 및 비정상 동작을 할 때 IGBT 밸브에 나타나는 전류 및 전압과 유사한 전류와 전압을 컨버터로부터 독립된 IGBT 밸브 모듈에 인위적으로 인가하여 다양한 시험이 가능하도록 하는 합성시험 회로에 관한 것이다.
도 1은 종래의 밸브 성능 시험을 위한 합성시험 회로의 일 예를 도시한 도면이다.
도 1에 도시된 전압원 HVDC 합성시험 회로는 여러 개의 서브모듈이 직렬 연결된 시험 밸브(Test valve 1, Test valve 2) 2세트와, 시험 밸브의 커패시터를 충전하기 위한 DC전원(E) 1개, 합성시험회로 운전 중 발생하는 손실을 보충하기 위한 보조밸브(Auxiliary valve 1, Auxiliary valve 2) 2개, 각 보조 밸브의 커패시터를 충전하기 위한 보조 DC전원(E1, E2) 2개와, 실제 MMC(Modular Multilevel Converter) 동작 시 밸브에 흐르는 유사 정현파 전류를 모의할 수 있도록 시험 밸브 사이에 직렬 연결된 리액터(L)로 구성된다.
하나의 서브모듈은 커패시터 1 개와 직렬 연결된 2 개의 IGBT가 병렬로 연결되어 구성되며 제 1 시험 밸브와 제 2 시험 밸브는 각각 m, n 개의 서브모듈이 직렬 연결되어 구성된다. 보조 밸브는 각각 1 개의 서브모듈로 구성되며 보조 밸브의 커패시터를 충전하기 위하여 각 커패시터에 병렬로 보조 DC전원이 연결된다. 전압형 HVDC 합성시험 회로는 시험 밸브에 흐르는 전류를 실제 MMC 운전 중에 서브모듈에 흐르는 전류 파형과 동일하게 모의할 수 있어야 한다. 도 1의 시스템은 시험 밸브의 커패시터와 각 시험 밸브 사이에 위치한 인덕터의 공진을 이용하여 유사 정현파 전류 파형을 생성하며 이를 이용하여 시험 밸브를 테스트한다.
도 2 내지 도 4는 종래의 밸브 성능 시험을 위한 합성시험 회로의 동작을 설명하는 도면이다.
도 2 내지 도 4를 참조하면, 먼저 도 2와 같이, 합성시험 회로에서 모의하고자 하는 전류의 크기와 주파수를 생성할 수 있는 시험 밸브의 출력전압 u1, u2를 설정한 후 E1과 E2를 이용하여 보조 밸브의 커패시터를 충전한다. 다음에는 도 3과 같이, E를 이용하여 시험 밸브의 커패시터를 충전하고 난 후 모든 전원을 밸브와 분리한다. 그리고 도 4와 같이, 시험 밸브의 출력 전압을 적절하게 생성하여 모의하고자 하는 전류를 발생한다.
도 5는 시험 밸브의 구조를 설명하는 도면이고, 도 6은 시험 밸브의 출력전압을 설명하는 도면이고, 도 7은 합성시험 회로의 등가회로를 설명하는 도면이고, 도 8은 인덕터의 전압을 설명하는 도면이다.
실제 시험 밸브에 흐르는 전류를 생성하는 원리는 도 5와 도 6에 도시된 바와 같은 시험밸브의 구조와 출력전압, 도 7에 도시된 바와 같은 합성시험 회로의 등가회로, 도 8에 도시된 바와 같은 인덕터 전압 UL을 이용하여 설명할 수 있다.
도 5에 도시된 m 개의 서브 모듈로 구성된 시험 밸브의 각 스위치 상태를 적절히 ON, OFF하면 도 6과 같이 0 ~ VSM11 * m [V] 전압을 발생할 수 있다. 시험 밸브의 직렬 연결된 서브 모듈이 5 개인 경우 합성시험회로의 등가회로는 도 7와 같이 나타낼 수 있으며 u2의 위상을 조절하여 시험 밸브 사이에 위치한 인덕터 L에 도 8과 같은 유사 정현파 전압을 인가하면 리액터에 흐르는 전류 또한 유사 정현파가 된다. 이렇게 함으로써 실제 MMC 동작시 서브 모듈에 흐르는 전류의 교류성분과 유사한 형태의 전류를 시험 밸브에 흐르게 할 수 있다. 그러나 실제 MMC 동작에 포함되어 있는 직류성분은 흐르게 할 수 없다는 한계가 있다.
이와 같은 전압원 HVDC Valve 시험을 위한 합성시험 회로는 시험 밸브 2개와 보조 밸브 2개로 구성된다. 보조 밸브는 합성시험회로 동작 시 시험 밸브에서 발생하는 손실을 충전하기 위한 것이다. 시험 밸브를 테스트 하기 전 시험 밸브의 각 서브 모듈 커패시터와 보조 밸브 커패시터를 충전해야 하는데 시험 밸브를 충전하기 위한 DC전원 한개와 보조 밸브를 충전하기 위한 DC전원 두개가 필요하여 총 3개의 DC전원이 필요하다는 문제점이 있다. 또한, 시험 밸브의 커패시터와 인덕터의 공진을 이용하여 시험 전류를 생성하기 때문에 실제 MMC 동작시 개별 서브 모듈에 흐르는 DC offset 전류를 포함한 유사 정현파 전류의 파형을 생성할 수 없다는 문제점이 있다. 그리고 실제 MMC 동작시에는 각각의 IGBT와 다이오드에 흐르는 전류는 PWM 된 형태로 흐르는데 이러한 전류모양도 구현이 안된다는 문제점이 있다.
본 발명은 초고압직류송전의 밸브 성능 시험을 위한 새로운 구조의 합성시험 회로를 제공하는 것을 목적으로 한다.
본 발명은 직류 오프셋을 포함하는 전류를 제공할 수 있는 초고압직류송전의 밸브 성능 시험을 위한 합성시험 회로를 제공하는 것을 목적으로 한다.
본 발명은 1주기 내에 여러번 스위칭 할 수 있는 구조를 가진 초고압직류송전의 밸브 성능 시험을 위한 합성시험 회로를 제공하는 것을 목적으로 한다.
본 발명은 전력 소모가 적고 인버터부와 정류기부의 피시험체를 동시에 시험할 수 있는 초고압직류송전의 밸브 성능 시험을 위한 합성시험 회로를 제공하는 것을 목적으로 한다.
본 발명의 실시예에 따른 초고압직류송전의 밸브 성능 시험을 위한 합성시험 회로는 인버터 모드의 동작을 시험하는 제1 시험 밸브 및 정류기 모드의 동작을 시험하는 제2 시험 밸브를 포함하는 공진회로; 상기 공진회로에 동작 전압을 제공하는 파워 서플라이(P/S); 및 상기 공진회로의 직류 오프셋 전류를 바이패스하는 DC/DC Converter를 포함하고, 상기 제1 시험 밸브는 인버터 부분이고, 양의 직류 전류 오프셋을 가지고 상기 제2 시험 밸브는 정류기 부분이고, 음의 직류 전류 오프셋을 가진다.
본 발명은 초고압직류송전의 밸브 성능 시험을 위한 새로운 구조의 합성시험 회로를 제공할 수 있다.
본 발명은 직류 오프셋을 포함하는 전류를 제공할 수 있는 초고압직류송전의 밸브 성능 시험을 위한 합성시험 회로를 제공할 수 있다.
본 발명은 1주기 내에 여러번 스위칭 할 수 있는 구조를 가진 초고압직류송전의 밸브 성능 시험을 위한 합성시험 회로를 제공할 수 있다.
본 발명은 전력 소모가 적고 인버터부와 정류기부의 피시험체를 동시에 시험할 수 있는 초고압직류송전의 밸브 성능 시험을 위한 합성시험 회로를 제공할 수 있다.
도 1은 종래의 밸브 성능 시험을 위한 합성시험 회로의 일 예를 도시한 도면이다.
도 2 내지 도 4는 종래의 밸브 성능 시험을 위한 합성시험 회로의 동작을 설명하는 도면이다.
도 5는 시험 밸브의 구조를 설명하는 도면이고, 도 6은 시험 밸브의 출력전압을 설명하는 도면이고, 도 7은 합성시험 회로의 등가회로를 설명하는 도면이고, 도 8은 인덕터의 전압을 설명하는 도면이다.
도 9는 본 발명의 실시예에 따른 초고압직류송전의 밸브 성능 시험을 위한 합성시험 회로를 설명하는 도면이다.
도 10은 본 발명의 실시예에 따른 초고압직류송전의 밸브 성능 시험을 위한 합성시험 회로의 피시험체 회로도를 설명하는 도면이다.
도 11은 본 발명의 실시예에 따른 초고압직류송전의 밸브 성능 시험을 위한 합성시험 회로의 정류기 부분 서브모듈의 스위치 신호와 전류 파형을 설명하는 도면이다.
도 12는 본 발명의 실시예에 따른 초고압직류송전의 밸브 성능 시험을 위한 합성시험 회로의 인버터 부분 서브모듈의 스위치 신호와 전류 파형을 설명하는 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 초고압직류송전의 밸브 성능 시험을 위한 합성시험 회로에 대해 상세히 설명하도록 한다.
도 9는 본 발명의 실시예에 따른 초고압직류송전의 밸브 성능 시험을 위한 합성시험 회로를 설명하는 도면이고, 도 10은 본 발명의 실시예에 따른 초고압직류송전의 밸브 성능 시험을 위한 합성시험 회로의 피시험체 회로도를 설명하는 도면이고, 도 11은 본 발명의 실시예에 따른 초고압직류송전의 밸브 성능 시험을 위한 합성시험 회로의 정류기 부분 시험 밸브의 스위치 신호와 전류 파형을 설명하는 도면이고, 도 12는 본 발명의 실시예에 따른 초고압직류송전의 밸브 성능 시험을 위한 합성시험 회로의 인버터 부분 시험 밸브의 스위치 신호와 전류 파형을 설명하는 도면이다.
MMC 기반 전압원 HVDC의 전력변환부는 수십개 또는 수백개의 IGBT 밸브(서브모듈)를 직렬 연결하여 구성되는데 제작 전에 성능시험이 필요하다.
성능 시험 시 수십개 또는 수백개의 직렬 연결된 IGBT 밸브를 동시에 시험하는 것은 불가능하며 국제적 규정에 의하면 5개 이상의 직렬 연결된 IGBT 밸브에 대하여 시험하도록 되어 있다. 이러한 시험을 위해 필수적인 장치가 합성시험 회로이다.
도 9를 참조하면, 본 발명의 실시예에 따른 초고압직류송전의 밸브 성능 시험을 위한 합성시험 회로에서, 우측의 정류기(REC) 부분의 시험 밸브는 2 개의 IGBT(QRU-DRU, QRD-DRD)와 하나의 커패시터 CR로 표시된다. 그러나, 이 부분의 실제 구성은 도 10과 같이 동일한 IGBT 밸브(서브 모듈)가 6개 직렬 연결된 형태이며 피시험체에 해당한다. 또한, 좌측의 인버터(INV)라고 표시된 부분도 구조는 정류기(REC) 부분과 동일하며 역시 피시험체에 해당한다.
전압원 HVDC를 구성하는 IGBT 밸브는 정류기(REC) 모드에서 동작하는 경우와 인버터(INV) 모드에서 동작하는 경우의 특성이 다르기 때문에 각각 테스트를 해야 하는데 본 발명에서는 2개의 동작 모드를 동시에 테스트 할 수 있는 구조를 제공한다.
도 9에서 인버터(INV) 부분과 정류기(REC) 부분 사이에 있는 두 개의 직렬 연결된 인덕터 L1과 L2는 동일한 값을 갖고 전류의 흐름에 관여한다. 중간에 있는 커패시터 C3은 상기 인덕터 L1과 L2 사이의 접점에 연결되어 인덕터 L1과 L2의 전류 리플을 담당한다. 하단에 있는 4개의 IGBT(QI1, QI2, QR1, QR2)와 2개의 커패시터(C1, C2)는 L1과 L2를 통해 흐르는 전류의 직류 성분을 바이패스 시키는 역할을 하는데 이는 DC/DC Converter를 통해 이루어진다. 도 9에서의 동작을 위해 인가되는 외부전원은 P/S(Power Supply)에서 공급한다.
즉, 본 발명에서는 인버터 모드의 동작을 시험하는 제1 시험 밸브 및 정류기 모드의 동작을 시험하는 제2 시험 밸브를 포함하는 공진회로가 구비된다. 또한 P/S는 상기 공진 회로에 동작 전원을 공급한다. 상세하게, 상기 P/S는 상기 공진회로를 구성하는 제1 시험 밸브 및 제2 시험 밸브에 동작 전원을 공급할 수 있다. 제1 시험 밸브 및 제2 시험 밸브는 다수의 직렬 연결된 서브 모듈을 포함하고, 각각의 서브 모듈은 다수의 IGBT와 커패시터를 구비할 수 있다. 상기 제1 시험 밸브는 인버터(INV) 부분이 될 수 있고, 제2 시험 밸브는 정류기(REC) 부분이 될 수 있다.
상기 제1 시험 밸브 및 제2 시험 밸브에 포함된 각각의 서브 모듈은 각각 직렬로 연결된 2개의 IGBT와, 상기 IGBT와 병렬로 연결된 1개의 커패시터를 포함한다.
상기 제1 시험 밸브는 일단이 제1 인덕터(L1)와 연결되고 타단이 제1 보조 밸브와 연결된다. 상기 제2 시험 밸브는 일단이 제2 인덕터(L2)와 연결되고 타단이 제2 보조 밸브와 연결된다.
상기 제1 인덕터(L1)는 상기 제1 시험 밸브의 2 개의 IGBT 사이의 접점에 연결되고, 상기 제1 보조 밸브는 상기 제1 시험 밸브의 IGBT와 상기 제1 시험 밸브의 커패시터 사이의 접점에 연결된다. 상기 제2 인덕터(L2)는 상기 제2 시험 밸브의 2 개의 IGBT 사이의 접점에 연결되고 상기 제2 보조 밸브는 상기 제2 시험 밸브의 IGBT와 상기 제2 시험 밸브의 커패시터 사이의 접점에 연결된다.
상기 제1 보조 밸브는 2개의 IGBT(QI1, QI2)와 1개의 커패시터(C1)를 포함할 수 있으며, 1개의 IGBT(QI2)와 1개의 커패시터(C1)는 직렬로 연결되고, 1개의 IGBT(QI1)는 다른 1개의 IGBT(QI2) 및 1개의 커패시터(C1)와 병렬로 연결된다. 1개의 IGBT(QI1)는 다른 1개의 IGBT(QI2)와 역병렬로 연결된다.
또한, 상기 제2 보조 밸브는 2개의 IGBT(QR1, QR2)와 1개의 커패시터(C2)를 포함할 수 있으며, 1개의 IGBT(QR2)와 1개의 커패시터(C2)는 직렬로 연결되고, 1개의 IGBT(QR1)는 다른 1개의 IGBT(QR2) 및 1개의 커패시터(C2)와 병렬로 연결된다. 1개의 IGBT(QR1)는 다른 1개의 IGBT(QR2)와 역병렬로 연결된다.
상기 제1 인턱터(L1)는 상기 제2 인덕터(L2)와 직렬로 연결되고, 상기 제1 보조 밸브는 제2 보조 밸브와 직렬로 연결된다.
제1 커패시터(C3)의 일단은 상기 제1 인덕터(L1)와 상기 제2 인덕터(L2) 사이의 접점에 연결되고, 상기 제1 커패시터(C3)의 타단은 상기 제1 보조 밸브와 제2 보조 밸브 사이의 접점에 연결된다.
상기 DC/DC Converter는 상기 제1 보조 밸브 및 제2 보조 밸브에 포함된 커패시터(C1,C2) 의 양단에 연결되어 DC 오프셋 전류를 바이패스 시키는 기능을 한다.
또한, 상기 P/S(Power Supply)는 상기 제2 보조 밸브에 포함된 커패시터(C2) 의 양단에 연결되어 초기 기동시 시험 밸브와 보조 밸브를 충전하며 정상 동작시 전력 손실분을 보상하는 기능을 한다. 상기 P/S(Power Supply)는 상기 제1 보조 밸브 및 제2 보조 밸브에 포함된 커패시터(C1,C2), 제1 커패시터(C3), 커패시터(CI, CR)을 스위칭 제어를 통해 충전할 수 있다.
이와 같은 합성시험 회로는 제어 시스템(미도시)에 의해 제어되는데, 설정된 운전 방식에 따라 스위치를 온/오프 제어하여 각각 정류기 모드 및 인버터 모드에서 동작하는 것을 테스트 할 수 있다.
도 11을 참조하면, 정류기(REC) 부분 시험 밸브와 보조 밸브의 스위치 신호와 전류 파형은 다음과 같다. 전압형 HVDC 시스템의 실제 동작시에 서브모듈에 흐르는 전류 파형과 유사하게 모의하기 위하여 다음 식과 같은 조건이 요구된다.
Figure 112015059248468-pat00001
Figure 112015059248468-pat00002

a. 모드 1 (t0 ≤ t < t1)
QRD와 QR1을 턴온하면 정류기 입력전류 iR은 다음과 같이 상승한다.
Figure 112015059248468-pat00003

여기서 IGBT 밸브의 온상태 전압강하는 무시하였으며 이하 모든 소자는 이상적인 것으로 가정한다. t = t1에서 QRD를 턴오프한다.
b. 모드 2 (t1 ≤ t < t2)
QRD를 턴오프하면 QRD를 통해 흐르던 전류는 DRU로 흐르기 시작하며 전류의 크기는 다음과 같다. 여기서, i(t1)은 t1 시간에 흐르는 전류의 순시치이다.
Figure 112015059248468-pat00004

c. 모드 3 (t2 ≤ t < t3)
t = t2에서 QR1을 턴오프하고 QRD를 턴온한다. 그러면 전류는 C3 -> L2 -> QRD -> C2 -> D(QR2) -> C3 의 경로를 따라 흐르기 시작하며 그 크기는 다음과 같다.
Figure 112015059248468-pat00005

이 전류가 0으로 감소하면 QRD를 턴오프한다.
d. 모드 4 (t3 ≤ t < t4)
t = t3에서 QRU를 턴온하면 전류는 CR -> QRU -> L2 -> C3 -> D(QR1) -> CR 의 경로를 따라 증가하기 시작한다.
Figure 112015059248468-pat00006

e. 모드 5 (t4 ≤ t < t5)
t = t4에서 QRU를 턴오프하고 QR2를 턴온한다. 그러면 QRU를 통해 흐르던 전류는 DRD로 옮겨서 흐르게 된다.
Figure 112015059248468-pat00007

f. 모드 6 (t5 ≤ t < t6)
t = t5에서 QR2를 턴오프하고 QRU를 턴온하면 전류는 다시 QRU로 이동한다.
Figure 112015059248468-pat00008

g. 모드 7 (t6 ≤ t < t7)
t = t6에서 QRU를 턴오프하고 QR2를 턴온하면 전류는 QRU에서 DRD로 이동한다.
Figure 112015059248468-pat00009

h. 모드 8 (t7 ≤ t < t8)
t = t7에서 QR2를 턴오프하고 QRU를 턴온하면 전류는 다시 DRD에서 QRU로 이동한다.
Figure 112015059248468-pat00010

i. 모드 9 (t8 ≤ t < t9)
t = t8에서 QRU를 턴오프하고 QR1을 턴온하면 전류는 다음과 같이 된다.
Figure 112015059248468-pat00011
이 전류의 크기가 0이 되면 QR1을 턴오프한다.
도 12를 참조하면, 인버터(INV) 부분 시험 밸브와 보조 밸브의 스위치 신호와 전류 파형은 다음과 같다. 전압형 HVDC 시스템의 실제 동작시에 서브모듈에 흐르는 전류 파형과 유사하게 모의하기 위하여 다음 식과 같은 조건이 요구된다.
a. 모드 1 (t0 ≤ t < t1)
QID와 QI1을 턴온하면 인버터 입력전류 iI는 다음과 같이 상승한다.
Figure 112015059248468-pat00012

b. 모드 2 (t1 ≤ t < t2)
t = t1에서 QID는 턴오프하면 전류는 QID에서 DIU로 이동한다.
Figure 112015059248468-pat00013

c. 모드 3 (t2 ≤ t < t3)
t = t2에서 QID를 턴온하면 전류는 DIU에서 QID로 이동한다.
Figure 112015059248468-pat00014

d. 모드 4 (t3 ≤ t < t4)
t = t3에서 QID를 턴오프하면 전류는 다시 DIU로 이동한다.
Figure 112015059248468-pat00015

e. 모드 5 (t4 ≤ t < t5)
t = t4에서 QI1을 턴오프 하고 QI2와 QID를 턴온하면 L1에는 역전압이 걸려서 전류의 크기가 감소하기 시작한다.
Figure 112015059248468-pat00016

f. 모드 6 (t5 ≤ t < t6)
t = t5에서 QID와 QI2를 턴오프하고 QI1을 턴온하면 전류는 QID에서 DIU로 이동한다.
Figure 112015059248468-pat00017

g. 모드 7 (t6 ≤ t < t7)
t = t6에서 QI1을 턴오프하고 QID와 QI2를 턴온하면 전류는 DIU에서 QID로 이동한다.
Figure 112015059248468-pat00018
이 전류가 0으로 감소하면 QID와 QI2를 턴오프한다.
h. 모드 8 (t7 ≤ t < t8)
t = t7에서 QI2를 턴온하면 iI는 마이너스(-)방향으로 증가하기 시작한다.
Figure 112015059248468-pat00019

i. 모드 9 (t8 ≤ t < t9)
t = t8에서 QIU를 턴오프하고 QI2를 턴온하면 전류는 QIU에서 DID로 이동한다.
Figure 112015059248468-pat00020

j. 모드 10 (t9 ≤ t < t10)
t = t9에서 QI2를 턴오프하고 QIU를 턴온하면 전류는 DID에서 QIU로 이동한다.
Figure 112015059248468-pat00021

k. 모드 11 (t10 ≤ t < t11)
t = t10에서 QIU를 턴오프하면 전류는 QIU에서 DID로 이동한다.
Figure 112015059248468-pat00022
이 전류가 0이 되면 모드 11이 종료된다.
상술한 바와 같이 정류기(REC) 부분 및 인버터(INV) 부분의 동작에서 알 수 있는 바와 같이 본 발명에 따른 초고압직류송전의 밸브 성능 시험을 위한 합성시험 회로는 직류 오프셋을 추가할 수 있도록 하여 실제 상황과 최대한 모사할 수 있는 합성 시험 회로를 구현한다.
즉, 도 11의 전류 iR 및 도 12의 전류 iI에서 볼 수 있는 바와 같이, 제1 시험 밸브는 양의 직류 전류 오프셋을 가지고 제2 시험 밸브는 음의 직류 전류 오프셋을 가진다.
실제 전압형 HVDC에서는 운전시 정류기 모드 또는 인버터 모드에 따라 오프셋 전류를 가지므로 본 발명은 그러한 실제 상황과 유사한 합성 시험 회로를 구현하여 신뢰성을 확보할 수 있다.
또한, 본 발명에 따른 초고압직류송전의 밸브 성능 시험을 위한 합성시험 회로는 실제 상황에 매우 유사하게 밸브의 전류를 1주기 내에 펄스 폭을 조절하면서 PWM 스위칭할 수 있도록 함으로써 시험회로의 타당성을 극대화할 수 있다.
본 발명에 따른 초고압직류송전의 밸브 성능 시험을 위한 합성시험 회로는 합성시험회로에 공급되는 전력이 IGBT 밸브의 스위치 손실, 선로 손실 등 회로 상의 손실분만 제공하면 되므로 실제 전력의 1%도 채 되지 않는 미미한 전력으로 실제 용량의 대전력 시험이 가능하다. 따라서 시험 설비의 전력 소모가 극히 적다는 장점이 있다.
본 발명에 따른 초고압직류송전의 밸브 성능 시험을 위한 합성시험 회로는 인버터부와 정류기부의 피시험체를 동시에 시험할 수 있도록 함으로써 생산성 향상에 기여할 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (10)

  1. 초고압직류송전의 밸브 성능 시험을 위한 합성시험 회로에 있어서,
    인버터 모드의 동작을 시험하는 제1 시험 밸브 및 정류기 모드의 동작을 시험하는 제2 시험 밸브를 포함하는 공진회로;
    상기 공진회로에 동작 전압을 제공하는 파워 서플라이(P/S); 및
    상기 공진회로의 직류 오프셋 전류를 바이패스하는 DC/DC Converter를 포함하고,
    상기 제1 시험 밸브는 인버터 부분이고, 양의 직류 전류 오프셋을 가지고
    상기 제2 시험 밸브는 정류기 부분이고, 음의 직류 전류 오프셋을 가지고,
    상기 제1 시험 밸브 및 제2 시험 밸브는 다수의 IGBT 및 커패시터가 구비된 다수의 서브모듈을 포함하고,
    상기 공진회로는 상기 제1 시험 밸브 및 제2 시험 밸브 사이에 직렬로 배치되는 제1 인덕터 및 제2 인덕터와, 상기 제1 시험 밸브 및 제2 시험 밸브 사이에 직렬로 배치되는 제1 보조 밸브 및 제2 보조 밸브와, 상기 제1 인덕터와 상기 제2 인덕터 사이의 접점에 일단이 연결되고, 상기 제1 보조 밸브 및 제2 보조 밸브 사이의 접점에 타단이 연결되는 제1 커패시터를 포함하는 초고압직류송전의 밸브 성능 시험을 위한 합성시험 회로.
  2. 삭제
  3. 제 1항에 있어서,
    상기 제1 인덕터는 상기 제1 시험 밸브의 2 개의 IGBT 사이의 접점에 연결되고, 상기 제2 인덕터는 상기 제2 시험 밸브의 2개의 IGBT 사이의 접점에 연결되며, 상기 제1 보조 밸브는 상기 제1 시험 밸브의 IGBT와 상기 제1 시험 밸브의 커패시터 사이의 접점에 연결되고, 상기 제2 보조 밸브는 상기 제2 시험 밸브의 IGBT와 상기 제2 시험 밸브의 커패시터 사이의 접점에 연결되는 초고압직류송전의 밸브 성능 시험을 위한 합성시험 회로.
  4. 제 1항에 있어서,
    상기 제1 시험 밸브 및 제2 시험 밸브에 포함된 각각의 서브모듈은 각각 직렬로 연결된 2개의 IGBT와, 상기 IGBT와 병렬로 연결된 1개의 커패시터를 포함하는초고압직류송전의 밸브 성능 시험을 위한 합성시험 회로.
  5. 제 1항에 있어서,
    상기 제1 보조 밸브는 제1 IGBT와, 상기 제1 IGBT와 병렬로 연결되고 상호 직렬로 연결되는 제2 IGBT 및 커패시터를 포함하고,
    상기 제2 보조 밸브는 제3 IGBT와, 상기 제3 IGBT와 병렬로 연결되고 상호 직렬로 연결되는 제4 IGBT 및 커패시터를 포함하는 초고압직류송전의 밸브 성능 시험을 위한 합성시험 회로.
  6. 제 5항에 있어서,
    상기 DC/DC Converter는 상기 제1 보조 밸브에 포함된 커패시터 및 상기 제2 보조밸브에 포함된 커패시터의 양단에 연결되는 초고압직류송전의 밸브 성능 시험을 위한 합성시험 회로.
  7. 제 5항에 있어서,
    상기 파워 서플라이는 상기 제2 보조 밸브에 포함된 커패시터의 양단에 연결되어 시험 밸브들 및 보조 밸브들을 충전하는 초고압직류송전의 밸브 성능 시험을 위한 합성시험 회로.
  8. 제 5항에 있어서,
    상기 제1 IGBT와 제2 IGBT는 역병렬로 연결되고, 상기 제3 IGBT와 제4 IGBT는 역병렬로 연결되는 초고압직류송전의 밸브 성능 시험을 위한 합성시험 회로.
  9. 제 1항에 있어서,
    상기 제1 인덕터와 제2 인덕터는 동일한 값을 갖는 초고압직류송전의 밸브 성능 시험을 위한 합성시험 회로.
  10. 제1항에 있어서,
    상기 파워 서플라이는
    제1 시험 밸브 및 제2 시험 밸브에 동작 전압을 제공하는 초고압직류송전의 밸브 성능 시험을 위한 합성시험 회로.
KR1020150086910A 2015-06-18 2015-06-18 초고압직류송전의 밸브 성능 시험을 위한 합성시험 회로 KR101980691B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020150086910A KR101980691B1 (ko) 2015-06-18 2015-06-18 초고압직류송전의 밸브 성능 시험을 위한 합성시험 회로
EP16169381.7A EP3112886B1 (en) 2015-06-18 2016-05-12 Synthetic test circuit for valve performance test of hvdc
ES16169381T ES2754716T3 (es) 2015-06-18 2016-05-12 Circuito de prueba sintético para una prueba de rendimiento de válvula de HVDC
CN201610414684.9A CN106257296B (zh) 2015-06-18 2016-06-13 用于hvdc的阀门性能测试的合成测试电路
JP2016118449A JP2017011990A (ja) 2015-06-18 2016-06-15 超高圧直流送電のバルブ性能テスト用の合成試験回路
US15/187,446 US9869728B2 (en) 2015-06-18 2016-06-20 Synthetic test circuit for valve performance test of HVDC

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150086910A KR101980691B1 (ko) 2015-06-18 2015-06-18 초고압직류송전의 밸브 성능 시험을 위한 합성시험 회로

Publications (2)

Publication Number Publication Date
KR20160149629A KR20160149629A (ko) 2016-12-28
KR101980691B1 true KR101980691B1 (ko) 2019-05-22

Family

ID=55968990

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150086910A KR101980691B1 (ko) 2015-06-18 2015-06-18 초고압직류송전의 밸브 성능 시험을 위한 합성시험 회로

Country Status (6)

Country Link
US (1) US9869728B2 (ko)
EP (1) EP3112886B1 (ko)
JP (1) JP2017011990A (ko)
KR (1) KR101980691B1 (ko)
CN (1) CN106257296B (ko)
ES (1) ES2754716T3 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220090813A (ko) * 2020-12-23 2022-06-30 부경대학교 산학협력단 Mmc 기반 hvdc 시스템의 밸브 성능 시험장치 및 이를 위한 시험방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016106359A1 (de) * 2016-04-07 2017-10-12 Dr. Ing. H.C. F. Porsche Aktiengesellschaft Modul für einen Multilevelkonverter
KR101923690B1 (ko) * 2016-11-11 2018-11-29 엘에스산전 주식회사 전력보상장치의 서브모듈성능시험을 위한 합성시험회로 및 그 시험방법
CN107966623B (zh) * 2017-10-25 2022-05-31 全球能源互联网研究院 一种模块化多电平换流器的测试方法、装置及系统
KR102349306B1 (ko) * 2017-11-27 2022-01-07 한국전기연구원 모듈러 멀티레벨 컨버터의 서브 모듈 검사 시스템
CN108279378B (zh) * 2017-12-29 2022-03-18 中电普瑞电力工程有限公司 一种模块化多电平换流阀的稳态试验装置和方法
KR20210057488A (ko) * 2019-11-12 2021-05-21 한국전기연구원 모듈러 멀티레벨 컨버터의 서브모듈 전류 및 전압 제어방법 및 이를 수행하는 제어모듈
KR102297765B1 (ko) * 2019-12-02 2021-09-03 부경대학교 산학협력단 Mmc-hvdc 시스템의 서브모듈 시험 방법 및 장치
CN112098796B (zh) * 2020-08-14 2022-12-06 中国南方电网有限责任公司超高压输电公司 一种柔直换流阀半桥子模块晶闸管击穿测试装置及方法
CN113189424B (zh) * 2021-04-26 2022-09-06 中国南方电网有限责任公司超高压输电公司天生桥局 一种串联谐振的柔性直流换流阀运行试验拓扑及控制方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002067003A1 (en) * 2001-02-21 2002-08-29 Abb Ab Test circuit for hvdc thyristor valves
KR100695278B1 (ko) 2004-06-08 2007-03-14 가부시끼가이샤 도시바 차량용 전원 장치
JP2013243917A (ja) 2012-05-22 2013-12-05 Ls Industrial Systems Co Ltd サイリスタバルブの合成試験装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5852558A (en) * 1997-06-20 1998-12-22 Wisconsin Alumni Research Foundation Method and apparatus for reducing common mode voltage in multi-phase power converters
DE102009000096A1 (de) * 2009-01-09 2010-07-15 Robert Bosch Gmbh Verfahren für die Steuerung einer Stromversorgungseinrichtung mit einem Wechselrichter
US20100206378A1 (en) * 2009-02-13 2010-08-19 Miasole Thin-film photovoltaic power system with integrated low-profile high-efficiency inverter
KR101419993B1 (ko) 2009-06-16 2014-07-15 에이비비 테크놀로지 아게 스위칭 셀을 테스팅하기 위한 장치
CN102175942B (zh) * 2011-02-11 2014-07-02 中国电力科学研究院 一种柔性直流输电mmc高压子模块的稳态运行试验方法
CN201993425U (zh) * 2011-02-11 2011-09-28 中国电力科学研究院 一种柔性直流输电mmc高压子模块的稳态运行试验装置
US9071141B2 (en) * 2011-04-08 2015-06-30 Virginia Tech Intellectual Properties, Inc. Two-stage single phase bi-directional PWM power converter with DC link capacitor reduction
GB201110644D0 (en) * 2011-06-23 2011-08-10 Univ Aberdeen Converter
CN102323546B (zh) * 2011-08-25 2014-05-07 中国电力科学研究院 柔性直流输电mmc阀稳态运行试验的背靠背试验方法
CN103197241B (zh) * 2013-03-20 2015-11-18 许继电气股份有限公司 柔性直流输电mmc换流阀运行试验装置及试验方法
CN104035027B (zh) * 2014-06-20 2017-01-18 中国西电电气股份有限公司 利用背靠背回路试验系统进行阀组件运行型式试验的方法
CN104034984B (zh) * 2014-06-20 2017-02-15 中国西电电气股份有限公司 一种柔性直流输电运行试验中工程阀组件的短路试验方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002067003A1 (en) * 2001-02-21 2002-08-29 Abb Ab Test circuit for hvdc thyristor valves
KR100695278B1 (ko) 2004-06-08 2007-03-14 가부시끼가이샤 도시바 차량용 전원 장치
JP2013243917A (ja) 2012-05-22 2013-12-05 Ls Industrial Systems Co Ltd サイリスタバルブの合成試験装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
김경태, 한병문, 정재헌, 노의철, 정용호, 백승택. HVDC 컨버터의 Thyristor Valve 시험을 위한 새로운 합성시험회로. 전력전자학회논문지, Vol. 17, No. 3, June 2012. 191-197쪽

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220090813A (ko) * 2020-12-23 2022-06-30 부경대학교 산학협력단 Mmc 기반 hvdc 시스템의 밸브 성능 시험장치 및 이를 위한 시험방법
WO2022139433A1 (ko) * 2020-12-23 2022-06-30 부경대학교 산학협력단 Mmc 기반 hvdc 및 mvdc 시스템의 밸브 성능 시험장치 및 이를 위한 시험방법
KR102548727B1 (ko) * 2020-12-23 2023-06-28 부경대학교 산학협력단 Mmc 기반 hvdc 시스템의 밸브 성능 시험장치 및 이를 위한 시험방법

Also Published As

Publication number Publication date
US9869728B2 (en) 2018-01-16
CN106257296B (zh) 2019-08-09
EP3112886A1 (en) 2017-01-04
EP3112886B1 (en) 2019-08-28
CN106257296A (zh) 2016-12-28
US20160370437A1 (en) 2016-12-22
JP2017011990A (ja) 2017-01-12
KR20160149629A (ko) 2016-12-28
ES2754716T3 (es) 2020-04-20

Similar Documents

Publication Publication Date Title
KR101980691B1 (ko) 초고압직류송전의 밸브 성능 시험을 위한 합성시험 회로
Taghvaie et al. A multilevel inverter structure based on a combination of switched-capacitors and DC sources
Ebrahimi et al. A new multilevel converter topology with reduced number of power electronic components
JP6079407B2 (ja) マルチレベル変換回路
JP2015091179A (ja) マルチレベル電力変換装置
Hosseini et al. An attempt to improve output voltage quality of developed multi-level inverter topology by increasing the number of levels
Babaei et al. New 8-level basic structure for cascaded multilevel inverters with reduced number of switches and DC voltage sources
Modeer et al. Resonant test circuit for high-power cascaded converter submodules
JP4643117B2 (ja) マルチセル・エネルギー変換装置
Kotb et al. Simplified sinusoidal pulse width modulation for cascaded half-bridge multilevel inverter
KR101730018B1 (ko) 멀티레벨 인버터 장치
WO2016105272A1 (en) Balancing circuit and inverter comprising the same
US20150214830A1 (en) System and method of power conversion
Babaei et al. New extendable 15-level basic unit for multilevel inverters
JP7021623B2 (ja) マルチレベル電力変換装置
Das et al. An improved topology of cascaded multilevel inverter with low switch count
WO2015174454A1 (ja) ５レベル電力変換器の制御方法
Wang et al. New low-cost five-level active neutral-point clamped converter
Singhai et al. New topology of asymmtrical multilevel inverter [15/29 Level]
Thakre et al. Symmetrical and asymmetrical multilevel inverter using less number of switches
Ali et al. A new symmetric multilevel converter topology with reduced voltage on switches and DC source
KR101224589B1 (ko) 멀티레벨 인버터
Mohamad et al. Simulation analysis of an improved cascaded multilevel inverter topology
Sandirasegarane et al. Hybrid PWM modulated cross switched asymmetrical multilevel inverter with reduced number of conducting devices
Paul et al. Modified Three Phase Multilevel Inverter with Reduced Number of DC Sources and Switches

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant