KR101958928B1 - 3차원구조 트랜지스터 센서의 제조방법 및 그 센서와 센서 어레이 - Google Patents

3차원구조 트랜지스터 센서의 제조방법 및 그 센서와 센서 어레이 Download PDF

Info

Publication number
KR101958928B1
KR101958928B1 KR1020170113361A KR20170113361A KR101958928B1 KR 101958928 B1 KR101958928 B1 KR 101958928B1 KR 1020170113361 A KR1020170113361 A KR 1020170113361A KR 20170113361 A KR20170113361 A KR 20170113361A KR 101958928 B1 KR101958928 B1 KR 101958928B1
Authority
KR
South Korea
Prior art keywords
gate
layer
drain
sensing
dimensional structure
Prior art date
Application number
KR1020170113361A
Other languages
English (en)
Other versions
KR20190026439A (ko
Inventor
전영인
변영태
김용태
전영민
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020170113361A priority Critical patent/KR101958928B1/ko
Priority to US15/939,721 priority patent/US10401320B2/en
Publication of KR20190026439A publication Critical patent/KR20190026439A/ko
Application granted granted Critical
Publication of KR101958928B1 publication Critical patent/KR101958928B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • G01N27/4146—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS involving nanosized elements, e.g. nanotubes, nanowires
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • G01N27/4145—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS specially adapted for biomolecules, e.g. gate electrode with immobilised receptors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Molecular Biology (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 3차원구조 트랜지스터 센서의 제조방법 및 그 센서와 센서 어레이 에 관한 것으로서, 3차원구조 트랜지스터 센서의 제조방법은 실리콘 기판 위에 절연층을 형성하는 단계, 상기 절연층 위에 실리콘층을 형성하고, 상기 실리콘 층을 식각하여 3차원 구조 실리콘 핀을 형성하는 단계, 상기 실리콘 핀의 일단에 소스 영역과 소스 전극을 형성하고, 다른 일단에 드레인 영역과 드레인 전극을 형성하되, 중앙부는 게이트 영역으로 형성하는 단계, 상기 게이트 영역의 3면을 게이트 절연층으로 둘러싸는 단계, 상기 게이트 절연층의 일부를 둘러싸는 감지 게이트층을 형성하는 단계 및, 상기 감지 게이트층을 제외한 상부가 밀봉되는 단계를 포함한다.

Description

3차원구조 트랜지스터 센서의 제조방법 및 그 센서와 센서 어레이{Method for fabricating 3-dimensional transistor sensor and the sensor and sensor array thereof}
본 발명은 트랜지스터 센서에 관련된 것으로서, 보다 상세하게는 새로운 형태의 3차원구조 트랜지스터 센서 및 제조방법에 관한 것이다.
최근 사물인터넷(Internet of Things;IOT)이 각광받고 있다. 사물인터넷(IOT)이란 인터넷을 기반으로 사물을 연결하여 사람과 사물, 사물과 사물간의 정보를 상호 소통하는 지능형 기술 및 서비스를 말한다. 이러한 사물인터넷에는 주변 환경을 인식하기 위한 센서가 필요한데, 사물인터넷에 사용되는 센서는 모바일 환경에 적합하도록 동작전력 소모를 최대한 낮추어야 하며, 동시에 초고속으로 다양한 물질을 감지할 수 있어야 한다. 지금까지 이를 달성하기 위한 센서의 기본 소자 구조는 트랜지스터 형태를 많이 사용하였다.
이러한 트랜지스터 소자의 동작전력 소모를 줄이기 위해 동작전압을 근본적으로 낮추면서, 속도를 높이는 방법으로서 에스오아이(SOI: Silicon On Insulator) 기판을 이용하여 전계효과 트랜지스터(FET: Field Effect Transistor)를 제조하는 방법이 제안되었다. 에스오아이 기판은 실리콘 기판 위에 실리콘 산화층을 형성하고, 그 산화층 위에 다시 실리콘 층이 접합된 기판이다.
종래의 트랜지스터형 센서는 실리콘 기판 혹은 박막을 이용하여 소스, 게이트, 드레인으로 이루어진 평면 소자구조를 가졌다. 그런데 실리콘 기판은 표면 층에 형성된 트랜지스터 소자구조로 인하여, 표면 아래에 존재하는 벌크 기판을 통해 전계 형성, 누설전류 및 기생 커패시터, 전류 전달특성 열화 등으로 인해 소모전력의 최소화 및 감도 최대화에 한계가 있다. 뿐만 아니라 게이트의 평면적인 이용은 선폭 축소 등을 통한 소자크기 축소 및 센서 어레이의 집적도 향상 및 소모전력 최소화 및 초고속 동작에 제한적이다. 실리콘 기판 대신 에스오아이 기판을 사용할 경우에도, 산화층 위의 실리콘 두께에 따라 여전히 실리콘 벌크 기판에서 발생하는 문제를 근원적으로 차단할 수 없다. 또한 박막형의 실리콘 기판의 경우에 재료의 결정성 및 균일성에서 치명적인 결함을 가지고 있어서 신뢰성, 초고속, 저전력을 달성하기 어렵다.
이러한 문제점을 해결하기 위하여, 최근 실리콘을 삼차원 구조로 식각하여 핀(fin) 형태의 소스-채널-드레인 실리콘을 만들고, 채널의 양 옆면과 상부면의 3면을 게이트로 사용한 핀펫(finFET)형 센서가 많은 연구가 되고 있다. 하지만 초고감도, 초절전 감지 작동을 위해서는 보다 향상된 기술이 요구되고 있는 실정이다.
한국공개특허 제10- 2017-0028820 호
본 발명의 목적은 종래의 트랜지스터형 센서에서 달성하기 힘들었던 감도의 최대화, 소모전력의 최소화 및 초고속 동작이 가능한 새로운 형태의 3차원구조 트랜지스터 센서를 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 제1 측면은, 실리콘 기판 위에 절연층을 형성하는 단계, 상기 절연층 위에 실리콘층을 형성하고, 상기 실리콘 층을 식각하여 3차원 구조 실리콘 핀을 형성하는 단계, 상기 실리콘 핀의 일단에 소스 영역과 소스 전극을 형성하고, 다른 일단에 드레인 영역과 드레인 전극을 형성하되, 중앙부는 게이트 영역으로 형성하는 단계, 상기 게이트 영역의 3면을 게이트 절연층으로 둘러싸는 단계, 상기 게이트 절연층의 드레인 또는 소스 쪽 일부를 둘러싸는 감지 게이트층을 형성하는 단계 및, 상기 감지 게이트층을 제외한 상부가 밀봉되는 단계를 포함하는 3차원구조 트랜지스터 센서의 제조방법을 제공한다.
바람직하게, 상기 3차원 구조 실리콘 핀은 높이가 20 나노미터에서 1 마이크론미터, 폭이 10 나노미터에서 500 나노미터이다.
바람직하게, 상기 소스 영역에는 P형의 불순물을 주입하고, 상기 드레인 영역에는 N형의 불순물을 주입하되, 상기 게이트 영역은 불순물을 주입하지 않는다.
바람직하게, 상기 감지 게이트층은, 상기 드레인 또는 상기 소스 쪽에 접한 게이트 절연층의 일부분을 제거하여 형성하거나, 또는 상기 감지 게이트층은, 상기 게이트 절연층 위의 일부에 감지 게이트 전극으로 형성할 수 있다.
바람직하게, 상기 감지 게이트층은, 물질을 감지할 수 있는 실리콘 산화막, Si3N4, Al2O3, Pr2O3, InN, RuO2, RuN, Ta2O5, SnO2, V2O5, TiO2, WO3, ZnO, Fe2O3, CuO, Cr2O3, 항체, 효소, 핵산(DNA), 나노물질, valinomicine, fluorescein, alizarian complexone, OCP(Organic Conducting Polymer) 중 어느 하나로 이루어진다.
바람직하게, 상기 감지 게이트층은, 물질을 감지할 수 있는 실리콘 산화막, Si3N4, Al2O3, Pr2O3, InN, RuO2, RuN, Ta2O5, SnO2, V2O5, TiO2, WO3, ZnO, Fe2O3, CuO, Cr2O3 , 항체, 효소, 핵산(DNA), 나노물질, valinomicine, fluorescein, alizarian complexone, OCP(Organic Conducting Polymer) 중 어느 하나로 이루어진다.
바람직하게, 상기 감지 게이트층의 길이는 10 나노미터에서 500 나노미터이다.
상기 목적을 달성하기 위한 본 발명의 다른 측면은, 에스오아이 기판에 형성된 3차원 구조 실리콘 핀에 소스-게이트-드레인을 갖는 트랜지스터, 상기 게이트의 3면을 둘러싼 게이트 절연층 및, 상기 게이트 절연층의 일부를 둘러싸며, 상기 드레인 또는 상기 소스 쪽에 접한 상기 게이트 절연층의 일부분을 제거하여 형성된 감지 게이트층을 구비하되, 상기 감지 게이트층을 통해 물질을 감지할 경우 상기 소스와 상기 드레인 사이에 전류가 흐르는 3차원구조 트랜지스터 센서를 제공한다.
상기 목적을 달성하기 위한 본 발명의 다른 측면은, 에스오아이 기판에 형성된 3차원 구조 실리콘 핀에 소스-게이트-드레인을 갖는 트랜지스터, 상기 게이트의 3면을 둘러싼 게이트 절연층 및, 상기 게이트 절연층의 일부를 둘러싸며, 상기 드레인 또는 상기 소스 쪽에 접한 상기 게이트 절연층 위의 일부에 형성된 감지 게이트 전극을 구비하되, 상기 감지 게이트 전극을 통해 물질을 감지할 경우 상기 소스와 상기 드레인 사이에 전류가 흐르는 3차원구조 트랜지스터 센서를 제공한다.
바람직하게, 상기 트랜지스터에 전압을 인가하지 않은 경우 상기 소스와 상기 드레인 사이에 전류가 흐르지 않는 오프 상태를 유지하고, 상기 감지 게이트층 또는 전극을 통해 물질을 감지할 경우, 상기 물질에 의해 상기 감지 게이트층 또는 전극을 통한 전계가 형성될 수 있다.
바람직하게, 상기 감지 게이트층 또는 전극은, 물질을 감지할 수 있는 실리콘 산화막, Si3N4, Al2O3, Pr2O3, InN, RuO2, RuN, Ta2O5, SnO2, V2O5, TiO2, WO3, ZnO, Fe2O3, CuO, Cr2O3, 항체, 효소, 핵산(DNA), 나노물질, valinomicine, fluorescein, alizarian complexone, OCP(Organic Conducting Polymer) 중 어느 하나이다.
상기 목적을 달성하기 위한 본 발명의 다른 측면은, 3차원구조 트랜지스터 센서가 어레이 형태로 배열된 3차원구조 트랜지스터 센서 어레이를 제공한다.
상기한 바와 같이 본 발명에 의하면, 종래의 외부 절전회로를 사용한 트랜지스터형 센서에 비해, 반도체 센서 자체 내에서 저전력 작동이 이루어져 초절전 구동이 가능하다는 장점이 있고, 목표 물질에 대한 고감도 감지가 가능하다는 효과가 있다.
또한, 종래의 반도체 나노물질을 사용한 저전력 센서에 비해, 현재 산업체에서 사용되고 있는 에칭-증착-도핑 공정 기술을 그대로 적용 가능할 뿐만 아니라, 실리콘 기반으로 제작이 되기에 기존 실리콘 기반 기술의 활용이 가능하다는 장점이 있다.
도 1~도 7은 본 발명의 바람직한 실시예에 따른 3차원구조 트랜지스터 센서를 제조하는 방법을 설명하기 위한 개략도이다.
도 8은 본 발명의 바람직한 실시예에 의한 3차원구조 트랜지스터 센서의 동작 원리를 설명하기 위한 테스트 예를 도시한다.
도 9a 및 도 9b는 본 발명의 바람직한 실시예에 의한 3차원구조 트랜지스터 센서의 동작을 설명하는 그래프이다.
도 10은 본 발명의 일 실시예에 의한 3차원구조 트랜지스터 센서 어레이를 설명하는 입체도이다.
이하, 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
또한, 각 단계들에 있어 식별부호(예를 들어, a, b, c 등)는 설명의 편의를 위하여 사용되는 것으로 식별부호는 각 단계들의 순서를 설명하는 것이 아니며, 각 단계들은 문맥상 명백하게 특정 순서를 기재하지 않는 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 단계들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
또한, 본 발명의 실시예들을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명의 실시예에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1~도 6은 본 발명의 바람직한 실시예에 따른 3차원구조 트랜지스터 센서를 제조하는 방법을 설명하기 위한 개략도이다.
먼저 도 1을 참조하면, 실리콘 기판(101) 위에 절연층(102)을 형성한다. 절연층(102)은 약 1 마이크론미터 두께일 수 있다.
이어서, 도 2를 참조하면, 절연층 위에 실리콘층을 형성한다. 실리콘층은 20 나노미터에서 1 마이크론로미터 두께일 수 있다. 그리고 실리콘 층을 식각하여 막대 핀 모양의 3차원 구조 실리콘 핀(103)을 형성한다. 3차원 구조 실리콘 핀(103)은 높이가 20 나노미터에서 1 마이크론로미터, 폭이 10 나노미터에서 500 나노미터 범위의 크기를 가질 수 있다.
이어서, 도 3을 참조하면, 3차원 구조 실리콘 핀(103)의 일단에 소스 영역(104)과 소스 전극(105)을 형성하고, 다른 일단에 드레인 영역(106)과 드레인 전극(107)을 형성한다. 3차원 구조 실리콘 핀의 중앙부에는 불순물이 없는 순수 실리콘(intrinsic)으로 이루어진 게이트 영역(108)이 형성되도록 하며 소스 영역(104)에는 P형의 불순물을 주입할 수 있고, 드레인 영역(106)에는 N형의 불순물을 주입할 수 있다.
이어서, 도 4를 참조하면, 게이트 영역의 3면을 게이트 절연층(109)으로 둘러싼다. 이에 따라 소스-채널-드레인의 불순물 형태가 p-i-n인 트랜지스터를 제공할 수 있다.
이어서, 도 5를 참조하면, 드레인(또는 소스) 쪽에 접한 게이트 절연층(109)의 일부분을 제거하여 감지 게이트층(110)을 형성한다. 도 6은 감지 게이트층(110)을 설명하기 위한 단면도이다. 또는, 도 7의 경우와 같이 게이트 절연층(109)을 제거하지 않고, 그 위의 일부에 감지 게이트 전극(110)으로 형성할 수 있다.
이러한 감지 게이트층(110)은 물질을 감지할 수 있는 실리콘 산화막을 포함하여, Si3N4, Al2O3, Pr2O3, InN, RuO2, RuN, Ta2O5, SnO2, V2O5, TiO2, WO3, ZnO, Fe2O3, CuO, Cr2O3, 항체, 효소, 핵산(DNA), 나노물질, valinomicine, fluorescein, alizarian complexone, OCP(Organic Conducting Polymer) 등으로 이루어질 수 있다.
예를 들어, 항체로는 AFP(Alpha-FetoProtein, 간암의 항원), PSA(Prostatic Specific Ag, 전립선암 항원), CEA(Carcino Embroynic cancer Ag, 암태아성 항원으로 장기 특이적 종양표지가 아닌 범종양마커임), TPA(Tissue Polypeptide Ag, 조직 폴리펩타이드 항원으로 범종양마커임), CA15-3(유방암 항원), CA19-9(췌장-담도암 항원) 항원들 중 적어도 어느 하나인 항체를 포함할 수 있다. 효소로는 당산화 효소(glucose oxidase) 등을 포함 할 수 있다. 나노물질로는 금 나노입자, 카본 나노 튜브, 그래핀, 산화 그래핀(graphene oxide), TMDC(transition metal dichalcogenide) 이차원 물질 등을 포함할 수 있다.
이와 같은 감지게이트 또는 감지게이트 전극은 해당 감지 영역의 실리콘 핀의 3면을 둘러싸도록 형성하고, 그 영역의 길이는 10 나노미터에서 500 나노미터 범위 내의 크기를 가지도록 하는 것이 바람직하다.
이어서, 도 6 및 도 7을 참조하면, 감지 게이트(또는 감지 게이트 전극)영역을 제외한 상부가 에폭시 등으로 밀봉된다.
이렇게 하여 제조된 본 발명의 바람직한 실시예에 의한 3차원구조 트랜지스터 센서는, 에스오아이 기판에 형성된 3차원 구조 실리콘 핀에 소스-게이트-드레인을 갖는 트랜지스터, 게이트의 3면을 둘러싼 게이트 절연층 및, 상기 게이트 절연층의 드레인 또는 상기 소스 쪽에 접한 일부분을 둘러싸는 감지 게이트 전극층을 구비한다.
본 발명의 바람직한 실시예에 의한 3차원구조 트랜지스터 센서는 종래의 실리콘 기판을 이용한 트랜지스터형 센서와 달리 에스오아이(SOI)를 사용하였고, 동시에 에스오아이를 식각하여 3차원 구조 실리콘 핀(fin)을 형성한다. 이러한 3차원 구조 실리콘 핀(fin)은 양 옆면과 상부면으로 이루어진 3면이 트랜지스터의 게이트 접함면이 되므로, 평면적 트랜지스터 구성 시 발생하는 누설전류, 기생현상 및 이온충돌 이온화 현상 등의 문제점들을 해소할 수 있다.
상기의 3차원 구조 실리콘 핀은 소스-채널(게이트 영역)-드레인이 p-i-n 도핑 형태가 되도록 하고, 채널 영역 중 드레인 또는 소스 쪽에 접해 있는 일부 영역에만 감지 게이트층이 형성된 전계 효과 트랜지스터의 뛰어난 절전 및 스위칭 성능을 이용하는 것이다. 본 발명의 바람직한 실시예에 의한 3차원구조 트랜지스터 센서는 채널 영역 전체에 게이트 절연체가 형성되되, 소스 또는 드레인 쪽의 일부에만 게이트 절연층을 감지 게이트로 바꾸거나, 채널 또는 드레인 쪽의 게이트 절연층 위에만 감지 게이트 전극이 형성되도록 소자를 구성한다.
본 발명의 바람직한 실시예에 의한 3차원구조 트랜지스터 센서는 감지 이전의 상태에서는 전류가 전혀 흐르지 않는 오프 상태를 유지 하고 있다가, 감지 게이트 또는 감지 게이트 전극을 통한 미세한 전계 효과에 대해서도 소스와 드레인 사이에 전류의 급격한 증가가 일어날 수 있도록 한다. 따라서, 종래의 평면형 트랜지스터형 센서나 핀펫형 센서들에 비하여, 향상된 민감도의 물질 감지가 가능하고, 동시에 초고속 및 초절전 감지가 가능하다.
더욱 상세하게, 도 8을 이용하여 본 발명의 바람직한 실시예에 의한 3차원구조 트랜지스터 센서의 동작 원리에 대해 설명한다.
본 발명의 바람직한 실시예에 의한 3차원구조 트랜지스터 센서는, 드레인(또는 소스) 쪽에 접한 게이트 영역 일부분에 게이트 절연층 대신 물질을 감지할 수 있는 물질로 이루어진 감지 게이트를 제공하거나, 게이트 절연층 위에 감지 게이트 전극을 제공한다. 이러한 구조에서 먼저 감지게이트에 필요한 감응액 (solution A: CRP)를 도포하고, 이어서 감지하고자 하는 전립선암 특이항체 (solution B:PSA)를 감지게이트에 접촉시킨다. 그러면, 감지 게이트 전극에 감지하고자 하는 물질이 흡착되거나 주변에 모여 있을 경우, 이들 물질에 의해 감지 게이트 전극을 통한 전계가 형성되고, 이 전계에 의하여 감지게이트 아래에 채널이 형성된다. 이 때 소스-드레인 사이에 인가된 순방향 전압의 크기가 크면 더 작은 전계 효과에도 전하가 채널 영역으로 보다 수월하게 흘러 들어올 수 있기 때문에, 소수의 전하 이동만으로도 큰 전류값을 얻을 수 있다. 따라서 감지하고자 하는 물질이 만들어 내는 전계가 매우 미약하더라도, 소스와 드레인 사이에 전류가 많이 흐르는 트랜지스터의 턴온(turn on) 현상이 나타난다. 그 결과 본 발명에 의한 3차원구조 트랜지스터 센서에 의하면, 높은 감도와 초고속 동작이 가능하면서 동시에 트랜지스터가 턴온되기 전에는 전혀 전류가 흐르지 않아 누설전류가 없는 초절전, 초고속, 초고감도 센서를 제공할 수 있다.
도 9a는 본 발명의 바람직한 실시예에 의한 3차원구조 트랜지스터 센서의 동작을 설명하는 그래프이다. 도 9a를 참조하면, 감지 게이트 혹은 감지 게이트 전극에 0.0, 0.6, 1.5, 2.0 볼트의 전압을 인가하였을 경우에 전립선암 특이항체(PSA)의 농도에 따른 3차원구조 트랜지스터 센서에 발생하는 전류를 측정한 것이다. 이 실험 결과로부터 게이트 전압이 0인 경우 전혀 전류가 흐르지 않으며, 게이트 전압이 증가함에 따라 감지된 물질의 농도가 매우 낮아서 그에 따라 형성된 전계가 매우 미약하더라도, 트랜지스터 센서가 턴온(turn on)되면서 선형적으로 증가하는 전류를 얻을 수 있음을 알 수 있다.
또한 도 9b는 감지게이트에 먼저 CRP 100ng/ml을 접촉시킨후 전립선암 특이항체의 농도변화에 따른 센서의 감도변화를 측정한 것이다. 도 9b를 참조하면, 전립선암 특이항체의 농도에 따라 3차원구조 트랜지스터 센서의 응답속도가 매우 빠름을 알 수 있다. 연속적으로 전립선암 특이항체의 농도를 변화시켜 가면서 측정한 결과 100nsec 이내에 즉각적으로 응답하며 농도가 증가할수록 감도도 증가함을 보여준다. 따라서 이를 이용하면 높은 감도와 초고속 동작이 가능하면서, 트랜지스터가 턴온되기 전에는 전혀 전류가 흐르지 않으므로 누설전류가 없는 초절전, 초고속, 고감도 센서를 제공할 수 있다.
도 10은 본 발명의 일 실시예에 의한 3차원구조 트랜지스터 센서 어레이를 설명하는 입체도이다. 도 10을 참조하면, 3차원구조 실리콘 핀이 에스오아이(SOI) 위에 어레이 형태로 배열되고, 각 실리콘 핀의 게이트 절연층 위에 감지 게이트 전극(110)이 형성된 예를 보여준다.
전술한 본 발명에 따른 3차원구조 트랜지스터 센서에 대한 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명에 속한다.
101: 실리콘 기판 102: 절연층
103: 실리콘 핀 104: 소스 영역
105: 소스 전극 106: 드레인 영역
107: 드레인 전극 108: 게이트 영역
109: 게이트 절연층 110: 감지 게이트층(감지 게이트 전극)

Claims (14)

  1. 실리콘 기판 위에 절연층을 형성하는 단계;
    상기 절연층 위에 실리콘층을 형성하고, 상기 실리콘 층을 식각하여 3차원 구조 실리콘 핀을 형성하는 단계;
    상기 실리콘 핀의 일단에 소스 영역과 소스 전극을 형성하고, 다른 일단에 드레인 영역과 드레인 전극을 형성하되, 중앙부는 게이트 영역으로 형성하는 단계;
    상기 게이트 영역의 3면을 게이트 절연층으로 둘러싸는 단계;
    상기 게이트 절연층의 드레인 또는 소스 쪽 일부를 둘러싸는 감지 게이트층을 형성하는 단계 및;
    상기 감지 게이트층을 제외한 상부가 밀봉되는 단계를 포함하는 것을 특징으로 하는 3차원구조 트랜지스터 센서의 제조방법.
  2. 제1항에 있어서,
    상기 3차원 구조 실리콘 핀은 높이가 20 나노미터에서 1 마이크로미터, 폭이 10 나노미터에서 500 나노미터인 것을 특징으로 하는 3차원구조 트랜지스터 센서의 제조방법.
  3. 제1항에 있어서,
    상기 소스 영역에는 P형의 불순물을 주입하고, 상기 드레인 영역에는 N형의 불순물을 주입하되, 상기 게이트 영역은 불순물을 주입하지 않는 것을 특징으로 하는 3차원구조 트랜지스터 센서의 제조방법.
  4. 제1항에 있어서,
    상기 감지 게이트층은, 상기 드레인 또는 상기 소스 쪽에 접한 게이트 절연층의 일부분을 제거하여 형성하는 것을 특징으로 하는 3차원구조 트랜지스터 센서의 제조방법.
  5. 제1항에 있어서,
    상기 감지 게이트층은, 상기 게이트 절연층 위의 일부에 감지 게이트 전극으로 형성하는 것을 특징으로 하는 3차원구조 트랜지스터 센서의 제조방법.
  6. 제1항에 있어서,
    상기 감지 게이트층은, 물질을 감지할 수 있는 실리콘 산화막, Si3N4, Al2O3, Pr2O3, InN, RuO2, RuN, Ta2O5, SnO2, V2O5, TiO2, WO3, ZnO, Fe2O3, CuO, Cr2O3, 항체, 효소, 핵산(DNA), 나노물질, valinomicine, fluorescein, alizarian complexone, OCP(Organic Conducting Polymer) 중 어느 하나로 이루어지는 것을 특징으로 하는 3차원구조 트랜지스터 센서의 제조방법.
  7. 제1항에 있어서,
    상기 감지 게이트층의 길이는 10 나노미터에서 500 나노미터인 것을 특징으로 하는 3차원구조 트랜지스터 센서의 제조방법.
  8. 에스오아이 기판에 형성된 3차원 구조 실리콘 핀에 소스-게이트-드레인을 갖는 트랜지스터;
    상기 게이트의 3면을 둘러싼 게이트 절연층 및;
    상기 게이트 절연층의 일부를 둘러싸며, 상기 드레인 또는 상기 소스 쪽에 접한 상기 게이트 절연층의 일부분을 제거하여 형성된 감지 게이트층을 구비하되,
    상기 감지 게이트층을 통해 물질을 감지할 경우 상기 소스와 상기 드레인 사이에 전류가 흐르는 것을 특징으로 하는 3차원구조 트랜지스터 센서.
  9. 에스오아이 기판에 형성된 3차원 구조 실리콘 핀에 소스-게이트-드레인을 갖는 트랜지스터;
    상기 게이트의 3면을 둘러싼 게이트 절연층 및;
    상기 게이트 절연층의 일부를 둘러싸며, 상기 드레인 또는 상기 소스 쪽에 접한 상기 게이트 절연층 위의 일부에 형성된 감지 게이트 전극을 구비하되,
    상기 감지 게이트 전극을 통해 물질을 감지할 경우 상기 소스와 상기 드레인 사이에 전류가 흐르는 것을 특징으로 하는 3차원구조 트랜지스터 센서.
  10. 제8항에 있어서,
    상기 트랜지스터에 전압을 인가하지 않은 경우 상기 소스와 상기 드레인 사이에 전류가 흐르지 않는 오프 상태를 유지하고, 상기 감지 게이트층을 통해 물질을 감지할 경우, 상기 물질에 의해 상기 감지 게이트층을 통한 전계가 형성되는 것을 특징으로 하는 3차원구조 트랜지스터 센서.
  11. 제8항에 있어서,
    상기 감지 게이트층은, 물질을 감지할 수 있는 실리콘 산화막, Si3N4, Al2O3, Pr2O3, InN, RuO2, RuN, Ta2O5, SnO2, V2O5, TiO2, WO3, ZnO, Fe2O3, CuO, Cr2O3, 항체, 효소, 핵산(DNA), 나노물질, valinomicine, fluorescein, alizarian complexone, OCP(Organic Conducting Polymer) 중 어느 하나인 것을 특징으로 하는 3차원구조 트랜지스터 센서.
  12. 제9항에 있어서,
    상기 트랜지스터에 전압을 인가하지 않은 경우 상기 소스와 상기 드레인 사이에 전류가 흐르지 않는 오프 상태를 유지하고, 상기 감지 게이트 전극을 통해 물질을 감지할 경우, 상기 물질에 의해 상기 감지 게이트 전극을 통한 전계가 형성되는 것을 특징으로 하는 3차원구조 트랜지스터 센서.
  13. 제9항에 있어서,
    상기 감지 게이트 전극은, 물질을 감지할 수 있는 실리콘 산화막, Si3N4, Al2O3, Pr2O3, InN, RuO2, RuN, Ta2O5, SnO2, V2O5, TiO2, WO3, ZnO, Fe2O3, CuO, Cr2O3, 항체, 효소, 핵산(DNA), 나노물질, valinomicine, fluorescein, alizarian complexone, OCP(Organic Conducting Polymer) 중 어느 하나인 것을 특징으로 하는 3차원구조 트랜지스터 센서.
  14. 제8항 또는 제9항에 의한 3차원구조 트랜지스터 센서가 어레이 형태로 배열된 3차원구조 트랜지스터 센서 어레이.
KR1020170113361A 2017-09-05 2017-09-05 3차원구조 트랜지스터 센서의 제조방법 및 그 센서와 센서 어레이 KR101958928B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170113361A KR101958928B1 (ko) 2017-09-05 2017-09-05 3차원구조 트랜지스터 센서의 제조방법 및 그 센서와 센서 어레이
US15/939,721 US10401320B2 (en) 2017-09-05 2018-03-29 Method of fabricating 3-dimensional transistor sensor, the sensor and sensor array thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170113361A KR101958928B1 (ko) 2017-09-05 2017-09-05 3차원구조 트랜지스터 센서의 제조방법 및 그 센서와 센서 어레이

Publications (2)

Publication Number Publication Date
KR20190026439A KR20190026439A (ko) 2019-03-13
KR101958928B1 true KR101958928B1 (ko) 2019-03-15

Family

ID=65517980

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170113361A KR101958928B1 (ko) 2017-09-05 2017-09-05 3차원구조 트랜지스터 센서의 제조방법 및 그 센서와 센서 어레이

Country Status (2)

Country Link
US (1) US10401320B2 (ko)
KR (1) KR101958928B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007535153A (ja) 2004-04-27 2007-11-29 インフィネオン テクノロジーズ アクチエンゲゼルシャフト Ｆｉｎ電界効果トランジスタの配列及びＦｉｎ電界効果トランジスタの配列の形成方法
KR100829579B1 (ko) 2006-11-27 2008-05-14 삼성전자주식회사 나노튜브를 이용한 전계효과 트랜지스터 및 그 제조방법
US20110033952A1 (en) * 2009-08-06 2011-02-10 International Business Machines Corporation Sensor for Biomolecules
KR101193986B1 (ko) 2011-09-19 2012-10-24 한국과학기술연구원 전계 효과 트랜지스터 센서 어레이

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110094837A (ko) * 2010-02-18 2011-08-24 서울대학교산학협력단 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 이에 의한 박막 트랜지스터
CN103842817A (zh) * 2010-09-29 2014-06-04 得克萨斯系统大学评议会 具有改进的灵敏度和特异性的鳍型fet生物传感器
US9121820B2 (en) * 2013-08-23 2015-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Top-down fabrication method for forming a nanowire transistor device
WO2016209263A1 (en) * 2015-06-26 2016-12-29 Intel Corporation GALLIUM NITRIDE (GaN) TRANSISTOR STRUCTURES ON A SUBSTRATE
US10164059B2 (en) 2015-09-04 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET device and fabricating method thereof
KR102480656B1 (ko) * 2015-12-23 2022-12-23 한국재료연구원 듀얼 게이트 구조로 이루어진 유기 전계효과 트랜지스터 타입의 복합센서장치 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007535153A (ja) 2004-04-27 2007-11-29 インフィネオン テクノロジーズ アクチエンゲゼルシャフト Ｆｉｎ電界効果トランジスタの配列及びＦｉｎ電界効果トランジスタの配列の形成方法
KR100829579B1 (ko) 2006-11-27 2008-05-14 삼성전자주식회사 나노튜브를 이용한 전계효과 트랜지스터 및 그 제조방법
US20110033952A1 (en) * 2009-08-06 2011-02-10 International Business Machines Corporation Sensor for Biomolecules
KR101193986B1 (ko) 2011-09-19 2012-10-24 한국과학기술연구원 전계 효과 트랜지스터 센서 어레이

Also Published As

Publication number Publication date
US20190072516A1 (en) 2019-03-07
US10401320B2 (en) 2019-09-03
KR20190026439A (ko) 2019-03-13

Similar Documents

Publication Publication Date Title
Singh et al. A charge-plasma-based dielectric-modulated junctionless TFET for biosensor label-free detection
US8940548B2 (en) Sensor for biomolecules
CN104064475B (zh) 高迁移率功率金属氧化物半导体场效应晶体管
Patil et al. Performance assessment of a cavity on source ChargePlasmaTFET-based biosensor
Gedam et al. Design and performance assessment of dielectrically modulated nanotube TFET biosensor
CN106356405A (zh) 一种异质结碳纳米管场效应晶体管及其制备方法
WO2017206414A1 (zh) 一种在cmos标准工艺下的生物化学传感器
CN102148251A (zh) Soi横向mosfet器件和集成电路
TW201322448A (zh) 奈米網格通道鰭式場效電晶體及生物感測器
Peesa et al. Rapid detection of biomolecules in a junction less tunnel field-effect transistor (JL-TFET) biosensor
KR20140072508A (ko) 3차원 적층 구조의 나노선을 갖춘 나노선 전계효과 센서 및 그 제조방법
CN103901085A (zh) 基于硅纳米线隧穿场效应晶体管的生物传感器及制作方法
CN108074979A (zh) 基于垂直隧穿的场效应晶体管、生物传感器及其制备方法
Singh et al. Dual cavity dielectric modulated ferroelectric charge plasma tunnel FET as biosensor: for enhanced sensitivity
CN109690305A (zh) 生物传感器及其制作方法
KR101958928B1 (ko) 3차원구조 트랜지스터 센서의 제조방법 및 그 센서와 센서 어레이
Luo et al. A novel inverted T-shaped negative capacitance TFET for label-free biosensing application
Kumar et al. Extended source double-gate tunnel FET based biosensor with dual sensing capabilities
Yadav et al. Dielectrically-modulated GANFET biosensor for label-free detection of DNA and avian influenza virus: proposal and modeling
CN103822953B (zh) 背栅式离子敏感场效应晶体管
Selvarajan et al. Transfer characteristics of graphene based field effect transistor (GFET) for biosensing application
KR101733432B1 (ko) 저전력 터널링 전계효과 트랜지스터 제조방법
Yadav et al. Numerical simulation of hetero dielectric trench gate JAM gate-all-around FET (HDTG-JAM-GAAFET) for label free biosensing applications
Mendiratta et al. DG MOSFET for bio-sensing applications: A review
Kumar et al. Dielectric pocket nanotube junctionless field-effect transistor based biosensor

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant