KR101956119B1 - Printed circuit board for smart ic and manufacturing method therefor - Google Patents

Printed circuit board for smart ic and manufacturing method therefor Download PDF

Info

Publication number
KR101956119B1
KR101956119B1 KR1020120072700A KR20120072700A KR101956119B1 KR 101956119 B1 KR101956119 B1 KR 101956119B1 KR 1020120072700 A KR1020120072700 A KR 1020120072700A KR 20120072700 A KR20120072700 A KR 20120072700A KR 101956119 B1 KR101956119 B1 KR 101956119B1
Authority
KR
South Korea
Prior art keywords
layer
metal pattern
chip
circuit board
printed circuit
Prior art date
Application number
KR1020120072700A
Other languages
Korean (ko)
Other versions
KR20140005463A (en
Inventor
권명재
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120072700A priority Critical patent/KR101956119B1/en
Publication of KR20140005463A publication Critical patent/KR20140005463A/en
Application granted granted Critical
Publication of KR101956119B1 publication Critical patent/KR101956119B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Abstract

본 발명은 스마트 IC용 인쇄회로기판 및 그 제조방법을 제공한다. 상기 스마트 IC용 인쇄회로기판은 관통홀이 형성된 절연층; 상기 절연층의 일 면 상에 형성되며 황동으로 이루어진 금속패턴층; 및 상기 관통홀에 의해 노출된 상기 금속패턴층의 부분에 형성된 도금층을 포함하며, 상기 도금층은 상기 금속패턴층 상에 형성된 니켈(Ni)층 및 상기 니켈층 상에 형성된 은(Ag)층을 포함한다. 본 발명에 따르면, 인쇄회로기판에서 금속패턴층을 황동으로 형성하여 칩 패키지의 콘택 영역 측에서는 금속패턴층 상에 종래와는 달리 도금층을 형성할 필요가 없다. 그에 따라, 인쇄회로기판의 제품 제조 원가를 감소시킬 수 있는 효과가 있다. The present invention provides a printed circuit board for a smart IC and a method of manufacturing the same. The printed circuit board for a smart IC includes: an insulating layer having a through hole; A metal pattern layer formed on one side of the insulating layer and made of brass; And a plating layer formed on a portion of the metal pattern layer exposed by the through hole, wherein the plating layer includes a nickel (Ni) layer formed on the metal pattern layer and a silver (Ag) layer formed on the nickel layer do. According to the present invention, it is not necessary to form the metal pattern layer on the printed circuit board as brass and to form the plating layer on the metal pattern layer on the contact area side of the chip package unlike the conventional case. Accordingly, there is an effect that the manufacturing cost of the product of the printed circuit board can be reduced.

Description

스마트 ＩＣ용 인쇄회로기판 및 그 제조방법{PRINTED CIRCUIT BOARD FOR SMART IC AND MANUFACTURING METHOD THEREFOR}BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board for a smart IC,

본 발명은 스마트 IC용 인쇄회로기판 및 그 제조방법에 관한 것이다.The present invention relates to a printed circuit board for a smart IC and a method of manufacturing the same.

반도체 또는 광소자 패키지 기술은 고밀도화, 소형화, 고성능화의 요구에 부합하여 꾸준히 발전하여 왔지만, 반도체 제조 기술에 비하여 상대적으로 뒤쳐져 있는 상태이기 때문에 패키지 기술 개발로 고성능화, 소형화, 고밀도화에 대한 요구를 해결하려는 움직임이 최근 대두되고 있다.Semiconductor or optical device package technology has been steadily developed in accordance with demands for high density, miniaturization, and high performance. However, since it is relatively inferior to semiconductor manufacturing technology, development of package technology is required to solve the demand for high performance, miniaturization and high density Have recently emerged.

반도체/광소자 패키지 관련하여 실리콘 칩이나 LED(Light Emitting Diode) 칩, 스마트 IC 칩 등이 와이어 본딩이나 LOC(Lead On Chip) 본딩 방식을 통해 기판 상에 본딩된다.Related to the semiconductor / optical device package, a silicon chip, an LED (Light Emitting Diode) chip, a smart IC chip and the like are bonded on a substrate through wire bonding or LOC (Lead On Chip) bonding.

도 1은 일반적인 스마트 IC 칩 패키지의 단면도를 나타낸 도면이다. 1 is a sectional view of a general smart IC chip package.

도 1을 참조하면, 일반적인 스마트 IC 칩 패키지는 인쇄회로기판 및 인쇄회로기판에 실장된 IC 칩(30)을 포함한다. 인쇄회로기판은 비아홀이 형성된 절연층(20) 및 상기 절연층(20)의 일면에 형성된 금속패턴층(10)을 포함한다. Referring to FIG. 1, a typical smart IC chip package includes a printed circuit board and an IC chip 30 mounted on a printed circuit board. The printed circuit board includes an insulating layer 20 on which a via hole is formed and a metal pattern layer 10 formed on one surface of the insulating layer 20.

IC 칩(30)은 와이어(40)에 의해 금속패턴층(10)에 전기적으로 접속된다. IC 칩(30)과 와이어(40)는 에폭시 수지(Epoxy Resin) 등으로 이루어진 몰딩부(50)에 의해 몰딩되며, 이러한 몰딩부(50)는 도 1에 도시된 바와 같이, 절연층(10) 상에 형성된다. 여기에서, 몰딩 수지가 도포되는 금속패턴층(10)의 일 면은 IC 칩에 연결된 와이어가 본딩되는 면이므로 본딩 영역(bonding area)이 되며, 금속패턴층(10)의 다른 면은 콘택 영역(contact area)이 된다. 또한, 금속패턴층(10)의 양 면에는 도금층(60)이 형성된다. The IC chip 30 is electrically connected to the metal pattern layer 10 by means of the wire 40. 1, the IC chip 30 and the wire 40 are molded by a molding part 50 made of epoxy resin or the like. The molding part 50 is composed of an insulating layer 10, As shown in FIG. Here, one surface of the metal pattern layer 10 to which the molding resin is applied is a bonding area because it is a surface to which a wire connected to the IC chip is bonded, and the other surface of the metal pattern layer 10 is a contact area contact area. A plating layer 60 is formed on both surfaces of the metal pattern layer 10.

이러한 도금층(60)은 니켈-금(Ni-Au) 도금에 의해 형성된다. 니켈-금은 기능성 확보를 위한 마감 재료로서 뿐만 아니라, 부식 또는 기타 화학적 공격에 대한 보호 장벽 금속으로 반도체 및 칩 캐리어 업계에서 사용되어 왔다. 그에 따라, 금속패턴층(30)의 콘택 영역 상에 형성된 도금층(60)은 금속패턴층(10) 상에 바로 형성되며 니켈로 이루어진 니켈층(62) 및 니켈(Ni)층(62) 상에 형성되는 금(Au)층(64)을 포함한다. 도금층(60)은 전해 니켈-금 도금 방법에 의해 형성된다. This plating layer 60 is formed by nickel-gold (Ni-Au) plating. Nickel-gold has been used in the semiconductor and chip carrier industries as a barrier metal to protect against corrosion or other chemical attack as well as as a finish material to ensure functionality. The plating layer 60 formed on the contact region of the metal pattern layer 30 is formed directly on the metal pattern layer 10 and is formed on the nickel layer 62 and the nickel layer 62 made of nickel And a gold (Au) layer 64 formed thereon. The plating layer 60 is formed by an electrolytic nickel-gold plating method.

그런데, 전해 니켈-금 도금은 내부식성이 요구되는 품질특성을 가지지만 금의 가격 상승으로 인해 제품 제조 원가의 30% 이상을 차지하게 된다. However, electrolytic nickel-gold plating has quality characteristics that require corrosion resistance, but it accounts for more than 30% of the manufacturing cost of the product due to an increase in the price of gold.

본 발명은 상술한 종래의 문제점을 해결하기 위해 제안된 것으로서, 제조 비용을 감소시킨 스마트 IC용 인쇄회로기판 및 그 제조방법을 제공하는 것을 그 목적으로 한다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a printed circuit board for a smart IC and a method of manufacturing the same, which have been proposed to solve the above-mentioned problems of the prior art.

상술한 과제를 해결하기 위한 본 발명의 일 실시예에 따른 스마트 IC용 인쇄회로기판은 관통홀이 형성된 절연층; 상기 절연층의 일 면 상에 형성되며 황동으로 이루어진 금속패턴층; 및 상기 관통홀에 의해 노출된 상기 금속패턴층의 부분에 형성된 도금층을 포함하며, 상기 도금층은 상기 금속패턴층 상에 형성된 니켈(Ni)층 및 상기 니켈층 상에 형성된 은(Ag)층을 포함한다. According to an aspect of the present invention, there is provided a printed circuit board for a smart IC, including: an insulating layer having a through-hole; A metal pattern layer formed on one side of the insulating layer and made of brass; And a plating layer formed on a portion of the metal pattern layer exposed by the through hole, wherein the plating layer includes a nickel (Ni) layer formed on the metal pattern layer and a silver (Ag) layer formed on the nickel layer do.

상기 황동은 구리를 70%, 아연을 30%를 함유한 7-3 황동 및 구리를 60%, 아연을 40%를 함유한 황동 중 어느 하나일 수 있다.The brass may be any of 7-3 brass containing 70% of copper, 30% of zinc, and brass containing 60% of copper and 40% of zinc.

상기 절연층은, 폴리이미드(polyimide), 폴리에틸렌 나프탈레이트(Polyethylene naphthalate) 또는 폴리에틸렌 테레프탈레이트(polyethyleneterephthalate)로 형성될 수 있다.The insulating layer may be formed of polyimide, polyethylene naphthalate, or polyethyleneterephthalate.

또한, 본 발명의 일 실시예에 따른 스마트 IC용 인쇄회로기판 제조방법은 절연층에 관통홀을 형성하고; 상기 절연층의 일 면 상에 황동으로 이루어진 금속패턴층을 형성하며; 상기 관통홀에 의해 노출된 상기 금속패턴층의 부분에 니켈층을 형성하며; 상기 니켈층 상에 은층을 형성하는 것을 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a printed circuit board for a smart IC, comprising: forming a through hole in an insulating layer; Forming a metal pattern layer made of brass on one side of the insulating layer; Forming a nickel layer on a portion of the metal pattern layer exposed by the through hole; And forming a silver layer on the nickel layer.

상기 금속패턴층을 형성하는 것은, 상기 절연층의 일 면 상에 금속층을 형성하고 상기 금속층을 에칭하여 패턴을 형성하는 것을 포함할 수 있다.The forming of the metal pattern layer may include forming a metal layer on one surface of the insulating layer and etching the metal layer to form a pattern.

본 발명에 따르면, 스마트 IC용 인쇄회로기판에서 금속패턴층을 형성하는 금속층을 황동으로 형성하여 스마트 IC용 인쇄회로기판의 콘택 영역 측에서는 금속패턴층 상에 종래와는 달리 도금층을 형성할 필요가 없다. 그에 따라, 스마트 IC용 인쇄회로기판의 제품 제조 원가를 감소시킬 수 있는 효과가 있다. According to the present invention, it is not necessary to form the metal layer forming the metal pattern layer in the printed circuit board for smart IC as brass and to form the plating layer on the metal pattern layer on the contact region side of the printed circuit board for Smart IC . Accordingly, there is an effect that the manufacturing cost of the product of the printed circuit board for smart IC can be reduced.

또한 본 발명에 따르면, 인쇄회로기판에서 와이어 본딩을 위한 도금층을 은을 이용하여 형성함으로써 제조비용을 감소시킬 수 있다. Further, according to the present invention, manufacturing cost can be reduced by forming a plating layer for wire bonding on a printed circuit board by using silver.

도 1은 일반적인 스마트 IC 칩 패키지의 단면도를 나타낸 도면이다.
도 2는 본 발명에 따른 칩 패키지 제조방법의 공정을 개략적으로 도시한 공정예시도를 나타낸다.
도 3에는 종래 기술에 따른 스마트 IC 칩 패키지의 콘택(contact)면 및 본 발명에 따른 스마트 IC 칩 패키지의 콘택(contact)면을 나타낸 도면이다.
도 4는 본 발명의 일 실시예에 따른 스마트 IC 모듈의 단면을 나타낸 도면이다. 1 is a sectional view of a general smart IC chip package.
Fig. 2 shows a process example of a process of a method of manufacturing a chip package according to the present invention.
3 is a view showing a contact face of a conventional smart IC chip package and a contact face of a smart IC chip package according to the present invention.
4 is a cross-sectional view of a smart IC module according to an embodiment of the present invention.

이하 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시예를 상세히 설명한다. 다만 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 일 실시예에 불과할 뿐이고, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다. 또한, 본 발명의 바람직한 실시예에 대한 동작 원리를 상세하게 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다. 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서, 각 용어의 의미는 본 명세서 전반에 걸친 내용을 토대로 해석되어야 할 것이다. 도면 전체에 걸쳐 유사한 기능 및 작용을 하는 부분에 대해서는 동일한 도면 부호를 사용한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. It should be understood, however, that the embodiments described herein and the configurations shown in the drawings are only a preferred embodiment of the present invention, and that various equivalents and modifications may be made thereto at the time of the present application. DETAILED DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description, well-known functions or constructions are not described in detail to avoid obscuring the subject matter of the present invention. The following terms are defined in consideration of the functions of the present invention, and the meaning of each term should be interpreted based on the contents throughout this specification. The same reference numerals are used for portions having similar functions and functions throughout the drawings.

도 2는 본 발명에 따른 칩 패키지 제조방법의 공정을 개략적으로 도시한 공정예시도를 나타낸다. Fig. 2 shows a process example of a process of a method of manufacturing a chip package according to the present invention.

도 2를 참조하면, 단계 S1에서 절연층(110)을 준비한다. 이때 절연층의 재질은 폴리이미드(polyimide) 수지 필름재 또는 폴리에틸렌 나프탈레이트(Polyethylene naphthalate)수지 필름재로 형성될 수 있으며, 폴리이미드(polyimide) 수지 필름재로 이루어짐이 바람직하나 이에 한정되는 것은 아니다. Referring to FIG. 2, an insulating layer 110 is prepared in step S1. At this time, the material of the insulating layer may be a polyimide resin film material or a polyethylene naphthalate resin film material, and it is preferably formed of a polyimide resin film material, but is not limited thereto.

단계 S20에서, 절연층(110)의 일면에 접착층(120)을 형성한다. 이때 접착층(120)을 형성하는 물질로서는 에폭시 수지, 아크릴 수지, 폴리이미드 수지 중 적어도 어느 하나를 포함하는 물질로 형성될 수 있으며 특히 에폭시 수지나 폴리이미드 수지를 사용 하는 것이 바람직하다. 이들 접착층 형성 물질에는 유연성을 갖게 할 목적으로 각종 천연 고무, 가소제, 경화제, 인계 등의 난연제, 그 밖의 각종 첨가물이 첨가될 수 있다. 또한, 폴리이미드 수지는 주로 열가소성 폴리이미드가 사용되는 경우가 많지만, 열경화성 폴리이미드 수지도 사용될 수 있다. 다만, 이는 하나의 예시일 뿐이며 현재 개발되어 상용화되었거나 향후 기술발전에 따라 구현 가능한 모든 접착성을 갖는 수지로 본 발명의 접착층을 형성할 수 있다고 할 것이다.In step S20, an adhesive layer 120 is formed on one surface of the insulating layer 110. [ The adhesive layer 120 may be formed of a material including at least one of epoxy resin, acrylic resin, and polyimide resin. For the purpose of imparting flexibility to these adhesive layer-forming materials, various natural rubbers, plasticizers, hardeners, flame retardants such as phosphorus, and various other additives may be added. In addition, a thermoplastic polyimide resin may be used as the polyimide resin, although thermoplastic polyimide is often used. However, it is to be understood that this is only one example, and that the adhesive layer of the present invention can be formed with a resin having all the adhesives that have been developed, commercialized, or can be implemented according to future technological developments.

이후, 단계 S30에서 절연층(110)에 하나 이상의 관통홀(112)을 형성한다. 이러한 관통홀은 칩이 실장되는 비아홀, 각 층 간의 전기적 연결을 위한 비아홀, 열 확산을 용이하게 하기 위한 열 비아홀(thermal via hole), 각 층들을 정렬하는 기준이 되는 비아홀을 포함할 수 있다. 이때 관통홀을 형성하는 방법으로는 펀칭(punching) 가공하는 방법, 레이저를 이용한 드릴(drill) 공정을 수행하는 방법 등이 이용될 수 있으며, 이외에도 현재 개발되어 상용화되었거나 향후 기술발전에 따라 구현 가능한 모든 관통홀 형성방법이 이용될 수 있다고 할 것이다.Thereafter, at least one through hole 112 is formed in the insulating layer 110 in step S30. These through holes may include via holes for mounting the chips, via holes for electrical connection between the respective layers, thermal via holes for facilitating thermal diffusion, and via holes for aligning the respective layers. The through hole may be formed by a method of punching, a method of performing a drilling process using a laser, or the like. In addition, A method of forming a through hole may be used.

절연층(110)에 관통홀(112)을 형성한 후에 접착층(120) 상에 금속층(130)을 형성한다. 본 발명에 따라 금속층(130)은 황동으로 형성된다. 황동(Brass)은 구리에　아연을 가해 만들어 황금빛을 띠는　합금을 부르는 말이다. 실용되고 있는 황동은 보통 아연(Zn)) 30∼40%가 들어 있는 것으로서, 아연 30%의 것은 칠삼(7-3) 황동이라고 하고, 아연 40%의 것은 육사(6-4) 황동이라고 한다. 다시 말해, 7-3 황동은 구리를 70%, 아연을 30%를 함유한 황동을 말한다. 6-4 황동은 구리를 60%, 아연을 40%를 함유한 황동을 말하며 황금색에 가까운 노란색을 띤다. 아연의 비율이 늘어남에 따라 색상이 얇아지고, 아연이 적을수록 적색을 띤다. 일반적으로 아연의 비율이 증가함에 따라 경도(Hardness)도 증가하지만, 동시에 깨지기 쉬운 성질을 일컫는 취성(brittleness)도 증가하기 때문에 45% 이상은 사용하지 않는다.After the through hole 112 is formed in the insulating layer 110, the metal layer 130 is formed on the adhesive layer 120. The metal layer 130 is formed of brass according to the present invention. Brass is a term used to refer to a golden alloy made of copper with zinc. 30% of zinc is called brass (7-3) brass, and 40% of zinc is brass (6-4) brass. In other words, 7-3 brass refers to brass containing 70% copper and 30% zinc. 6-4 Brass is a brass containing 60% copper and 40% zinc and has a yellow color close to gold. As the proportion of zinc increases, the color becomes thinner, and the smaller the zinc, the reder. In general, the hardness increases with the proportion of zinc, but not more than 45% because the brittleness, which is also a fragile property, increases.

이후 단계 S50에서 금속층(130)을 에칭하여 금속패턴층(132)을 형성한다. 보다 자세하게는 여러 약품 처리를 통해 금속층 표면을 활성화시킨 후, 포토 레지스트를 도포하고 노광 및 현상 공정을 수행한다. 현상공정이 완료된 후, 에칭 공정을 통해 필요한 회로를 형성하고 포토레지스트를 박리함으로써 금속패턴층(132)을 형성하게 된다. Then, in step S50, the metal layer 130 is etched to form the metal pattern layer 132. More specifically, after the surface of the metal layer is activated by various chemical treatments, a photoresist is applied, and exposure and development processes are performed. After the development process is completed, a necessary circuit is formed through the etching process, and the photoresist is peeled off to form the metal pattern layer 132. [

금속패턴층(132)은 전술한 바와 같이, 황동으로 이루어져 있기 때문에, 금속패턴층(132)은 금(Au)과 비슷한 광택(Brightness)을 나타낸다. 즉, 금속패턴층(132)은 황동으로 이루어져 있기 때문에 종래의 스마트 칩 패키지의 콘택(contact)면에 도금되는 도금층 예컨대, Ni-Au 도금층을 생략할 수 있다. Since the metal pattern layer 132 is made of brass as described above, the metal pattern layer 132 exhibits brightness similar to gold (Au). That is, since the metal pattern layer 132 is made of brass, a plating layer, for example, a Ni-Au plating layer, which is plated on the contact surface of a conventional smart chip package, can be omitted.

이와 같이 형성된 인쇄회로기판(100)은 IC 칩이 부착되는 본딩 영역과 이 본딩영역과 마주보는 반대면에 형성되고 외부와 접촉되는 콘택영역(접촉영역)을 가진다.The printed circuit board 100 thus formed has a bonding region to which the IC chip is attached and a contact region (contact region) formed on the opposite side of the bonding region and in contact with the outside.

도 3에는 종래 기술에 따른 스마트 IC 칩 패키지의 콘택(contact)면 및 본 발명에 따른 스마트 IC 칩 패키지의 콘택(contact)면을 나타낸 도면이다. 도 3(a) 및 (b)를 참조하면, 종래 기술 및 본 발명의 스마트 IC 칩 패키지의 콘택 영역 측에서 본 인쇄회로기판의 구성 및 콘택 면을 찍은 사진이 나타나 있다. 3 is a view showing a contact face of a conventional smart IC chip package and a contact face of a smart IC chip package according to the present invention. 3 (a) and 3 (b) show the structure of the printed circuit board on the contact area side of the prior art and the smart IC chip package of the present invention, and a photograph of the contact surface.

도 3(a)에 도시된 바와 같이, 종래 스마트 IC 칩 패키지에서는 콘택 영역에서 절연층(20) 상에 구리로 된 금속패턴층(10)이 형성된 후, 금속패턴층(20) 상에 니켈(Ni)층(62) 및 금(Au)층을 포함하는 도금층이 형성된다. 3 (a), in the conventional smart IC chip package, after the metal pattern layer 10 made of copper is formed on the insulating layer 20 in the contact region, a nickel Ni) layer 62 and a gold (Au) layer are formed.

반면, 도 3(b)에 도시된 바와 같이, 본 발명에 따른 스마트 IC 칩 패키지에서는 절연층(110) 상에 황동로 된 금속패턴층(132)이 형성된 후 금속패턴층(132) 상에 도금층이 형성되지 않는다. 다시 말해, 금속패턴층(132)이 황동으로 이루어져 있기 때문에 별도로 도금층을 형성하지 않아도 기존 도금층의 금(Au)층과 유사한 광택을 나타낸다. 따라서, 본 발명의 스마트 IC 칩 패키지에서는 인쇄회로기판의 콘택 영역에서 금속패턴층(132) 상에 별도의 도금층을 형성하지 않아도 되는 장점을 갖는다. 3 (b), in the smart IC chip package according to the present invention, the metal pattern layer 132 made of brass is formed on the insulating layer 110, and then the plating layer 132 is formed on the metal pattern layer 132, Is not formed. In other words, since the metal pattern layer 132 is made of brass, the metal pattern layer 132 exhibits a gloss similar to that of a gold layer of a conventional plating layer without separately forming a plating layer. Therefore, the smart IC chip package of the present invention has an advantage that a separate plating layer is not formed on the metal pattern layer 132 in the contact area of the printed circuit board.

한편, 스마트 IC 칩 패키지의 인쇄회로기판의 본딩 영역에는 추후 IC 칩이 실장된다. 이 IC 칩은 도 2에서 절연층(110)의 관통홀(112)에 의해 노출된 금속패턴층(132)의 일부와 와이어 본딩에 의해 연결된다. On the other hand, the IC chip is mounted on the bonding area of the printed circuit board of the smart IC chip package. This IC chip is connected by wire bonding to a part of the metal pattern layer 132 exposed by the through hole 112 of the insulating layer 110 in Fig.

그런데, 황동으로 된 금속패턴층(132)의 표면에는 와이어가 직접 본딩되지 않는다. 따라서, 금속패턴층(132)의 본딩 면에는 와이어가 본딩되기에 적합한 도금층이 형성되어야 한다. 도 2를 참조하면, 단계 S60에서 이후 실장되는 IC 칩과 금속패턴층(132)을 전기적으로 접속하는 와이어가 본딩될 수 있도록 금속패턴층(132)의 본딩 면 상에 니켈층(140)을 형성하고, 니켈층(140) 상에 은층(150)을 형성한다. However, wires are not directly bonded to the surface of the metal pattern layer 132 made of brass. Therefore, a plating layer suitable for bonding the wire must be formed on the bonding surface of the metal pattern layer 132. 2, a nickel layer 140 is formed on the bonding surface of the metal pattern layer 132 so that a wire electrically connecting the IC chip and the metal pattern layer 132 to be mounted thereafter can be bonded in step S60 And a silver layer 150 is formed on the nickel layer 140.

본 발명에 따르면 와이어 본딩이 용이하게 이루어지도록 금속패턴층(132) 상에 은층(150)을 형성한다. 그런데, 황동으로 된 금속패턴층(132) 상에 은이 직접적으로 도금되기 어렵다. 따라서, 본 발명에서는 와이어 본딩을 위한 은층(150)이 금속패턴층(132)에 잘 접착하도록 금속패턴층(132) 상에 은층(150)을 형성하기 전에 먼저 니켈층(140)을 형성하고, 니켈층(140) 상에 은층(150)을 형성한다. 이에 따라, 와이어 본딩을 위한 은층(150)이 회로패턴층(132)에 접착될 수 있다.According to the present invention, a silver layer 150 is formed on the metal pattern layer 132 so that wire bonding can be easily performed. However, silver is difficult to be directly plated on the metal pattern layer 132 made of brass. Therefore, in the present invention, the nickel layer 140 is formed before forming the silver layer 150 on the metal pattern layer 132 so that the silver layer 150 for wire bonding adheres well to the metal pattern layer 132, A silver layer 150 is formed on the nickel layer 140. Accordingly, the silver layer 150 for wire bonding can be adhered to the circuit pattern layer 132.

즉, 절연층(110)의 관통홀에 의해 노출된 금속패턴층(132) 부분에 니켈(Ni)층(140) 및 은(Au)층(150)을 포함하는 도금층을 형성한다. 이렇게 하여 절연층(110), 금속패턴층(132) 및 도금층을 포함하는 인쇄회로기판(100)이 형성된다. That is, a plating layer including a nickel (Ni) layer 140 and a silver (Au) layer 150 is formed on the metal pattern layer 132 exposed by the through holes of the insulating layer 110. Thus, the printed circuit board 100 including the insulating layer 110, the metal pattern layer 132, and the plating layer is formed.

기존에는 니켈-금(Ni-Au) 도금에 의해 금속패턴층(132) 상에 도금층이 형성되었다. 그러나, 금(Au)은 재료비가 높아 인쇄회로기판의 제조 비용을 증가시키는 원인이 되었다. 본 발명에서는 기존 니켈-금 대신 니켈-은(Ag)을 이용하여 도금층을 형성한다. 그에 따라, 본 발명에 따른 인쇄회로기판은 기존의 니켈-금 도금을 이용한 인쇄회로기판에 비하여 제조 비용이 감소한다. Conventionally, a plating layer is formed on the metal pattern layer 132 by nickel-gold (Ni-Au) plating. However, gold (Au) has a high material cost, which causes an increase in the manufacturing cost of a printed circuit board. In the present invention, a plating layer is formed using nickel-silver (Ag) instead of conventional nickel-gold. Accordingly, the printed circuit board according to the present invention has a lower manufacturing cost than the conventional printed circuit board using nickel-gold plating.

도 4는 본 발명의 일 실시예에 따른 스마트 IC 모듈의 단면을 나타낸 도면이다. 4 is a cross-sectional view of a smart IC module according to an embodiment of the present invention.

도 4을 참조하면, 스마트 IC 모듈은 인쇄회로기판(100), 인쇄회로기판(100) 상에 실장된 IC 칩(210) 및 몰딩부(230)를 포함한다. IC 칩(210)은 메모리 반도체 소자이거나 마이크로프로세서 칩이다. 인쇄회로기판(100)은 절연층(110), 절연층(110)의 일 면에 형성된 접착층(120) 및 접착층(120) 상에 형성된 금속 패턴층(132)를 포함한다. 접착층(120)은 금속 패턴층(132)을 절연층(110)에 접착시킨다. Referring to FIG. 4, the smart IC module includes a printed circuit board 100, an IC chip 210 mounted on the printed circuit board 100, and a molding part 230. The IC chip 210 is a memory semiconductor element or a microprocessor chip. The printed circuit board 100 includes an insulating layer 110, an adhesive layer 120 formed on one surface of the insulating layer 110, and a metal pattern layer 132 formed on the adhesive layer 120. The adhesive layer 120 bonds the metal pattern layer 132 to the insulating layer 110.

인쇄회로기판(100)은 IC 칩(210)이 실장되는 본딩면과 이 본딩면과 마주보는 반대면에 형성되고 외부와 접촉되는 접촉면을 가진다. 절연층(110)은 인쇄회로기판(100)의 몸체를 형성한다. The printed circuit board 100 has a bonding surface on which the IC chip 210 is mounted and a contact surface formed on the opposite surface facing the bonding surface and in contact with the outside. The insulating layer 110 forms the body of the printed circuit board 100.

금속 패턴층(132)은 황동으로 형성된다. 전술한 바와 같이, 황동(Brass)은 구리에　아연을 가해 만들어 황금빛을 띠는　합금을 부르는 말이다. 여기에서 황동은 칠삼(7-3) 황동 및 육사(6-4) 황동을 포함한다. The metal pattern layer 132 is formed of brass. As mentioned above, brass is a term used to refer to a golden alloy by adding zinc to copper. Here, the brass includes seven ginseng (7-3) brass and six (4-4) brass.

IC 칩(210)은 예컨대, 금속 와이어(220)를 통해 금속 패턴층(132)과 전기적으로 연결된다. 즉, IC 칩(210)은 와이어 본딩 공정을 통해 금속 패턴층(132)과 전기적으로 접속된다. 와이어 본딩은 전도도가 높은 금(Au) 이나 알루미늄(Al)으로 된 금속 와이어(220)를 IC 칩(210)의 외부 단자에 붙이는 공정이다. 금속패턴층(132)의 본딩 면에는 와이어가 본딩되기에 적합한 도금층이 형성되어 있다. 즉, 도금층은 절연층(110)의 관통홀에 의해 노출된 금속패턴층(132)의 부분에 형성된다. 도금층은 금속패턴층(132) 상에 형성된 니켈(Ni)층(140) 및 니켈(Ni)층(140) 상에 형성된 은(Ag)층(150)을 포함한다. 니켈층(140)은 니켈 또는 니켈 합금으로 형성될 수 있다.The IC chip 210 is electrically connected to the metal pattern layer 132 through a metal wire 220, for example. That is, the IC chip 210 is electrically connected to the metal pattern layer 132 through a wire bonding process. Wire bonding is a step of attaching a metal wire 220 made of gold (Au) or aluminum (Al) having high conductivity to an external terminal of the IC chip 210. On the bonding surface of the metal pattern layer 132, a plating layer suitable for bonding the wire is formed. That is, the plating layer is formed on the portion of the metal pattern layer 132 exposed by the through-hole of the insulating layer 110. The plated layer includes a nickel (Ni) layer 140 formed on the metal pattern layer 132 and a silver (Ag) layer 150 formed on the nickel (Ni) layer 140. The nickel layer 140 may be formed of nickel or a nickel alloy.

이러한 금 와이어 또는 알루미늄 와이어(220)는 작은 충격에도 파손가능성이 높기 때문에 와이어 본딩 후 와이어 본딩된 영역을 몰딩하는 과정을 거친다. 그에 따라, 몰딩부(230)가 형성되는데 예컨대, 엑폭시 수지를 포함하는 수지로 이루어진다. 즉, 몰딩부(230)는 IC 칩(210) 및 와이어(220) 상에 형성된다. 몰딩부(230)는 EMC(Epoxy　Molding　Compound) 몰드 방식, 댐앤필(Dam and Fill) 방식 또는 글로브탑(Grobtop) 방식을 이용하여 형성될 수 있다.Since the gold wire or aluminum wire 220 is highly likely to break even in a small impact, it is subjected to a process of molding a wire-bonded region after wire bonding. Accordingly, the molding part 230 is formed, for example, of a resin containing an epoxy resin. That is, the molding part 230 is formed on the IC chip 210 and the wire 220. The molding part 230 may be formed using an epoxy molding compound (EMC) method, a dam and fill method, or a glob top method.

이상으로 본 발명의 기술적 사상을 예시하기 위한 바람직한 실시예와 관련하여 설명하고 도시하였지만, 본 발명은 이와 같이 도시되고 설명된 그대로의 구성 및 작용에만 국한되는 것은 아니며, 기술적 사상의 범주를 일탈함 없이 본 발명에 대해 다수의 적절한 변형 및 수정이 가능함을 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자들은 잘 이해할 수 있을 것이다. 따라서 그러한 모든 적절한 변형 및 수정과 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, Those skilled in the art will appreciate that many suitable modifications and variations are possible in light of the present invention. Accordingly, all such modifications and variations as fall within the scope of the present invention should be considered.

110: 절연층 120: 접착층
132: 금속 패턴층 140: 니켈층
150: 은층 210: IC 칩
220: 와이어 230: 몰딩부110: insulating layer 120: adhesive layer
132: metal pattern layer 140: nickel layer
150: silver layer 210: IC chip
220: wire 230: molding part

Claims (6)

본딩면 및 상기 본딩면과 반대되고 외부와 접촉되는 접촉면을 포함하는 인쇄회로기판;
상기 본딩면 상에 배치되는 IC 칩; 및
상기 본딩면 상에서 상기 IC 칩을 감싸며 배치되는 몰딩부;를 포함하고,
상기 인쇄회로기판은.
관통홀이 형성된 절연층;
상기 절연층의 일 면 상에 형성되며 황동으로 이루어진 금속패턴층; 및
상기 절연층 및 상기 금속패턴층 사이에 배치되며 상기 관통홀이 형성된 접착층을 포함하고,
상기 접촉면은 상기 금속패턴층의 일면이고,
상기 관통홀에 의해 노출된 상기 금속패턴층의 타면 상에 도금층이 배치되고,
상기 금속패턴층과 상기 IC 칩을 전기적으로 연결하는 금속 와이어를 포함하며,
상기 도금층은
상기 금속패턴층 상에 형성된 니켈(Ni)층 및 상기 니켈층 상에 형성된 은(Ag)층을 포함하고,
상기 도금층의 수평 방향 너비는 상기 관통홀의 수평 방향 너비와 대응되고,
상기 도금층은 상기 접착층과 직접 접촉하며, 상기 접착층과 대응되는 두께를 가지고,
상기 금속 와이어는 상기 IC 칩 및 상기 은층과 직접 접촉하고,
상기 몰딩부는, 상기 IC 칩, 상기 와이어를 감싸며 배치되며 상기 절연층의 상면, 상기 관통홀에 의해 노출되는 상기 절연층의 측면 및 상기 은층과 직접 접촉하고, 상기 금속패턴층 및 상기 니켈층과 이격되는 스마트 IC용 인쇄회로기판.A printed circuit board including a bonding surface and a contact surface opposite to the bonding surface and contacting the outside;
An IC chip disposed on the bonding surface; And
And a molding part disposed on the bonding surface so as to surround the IC chip,
Wherein the printed circuit board comprises:
An insulating layer formed with a through hole;
A metal pattern layer formed on one side of the insulating layer and made of brass; And
And an adhesive layer disposed between the insulating layer and the metal pattern layer and having the through holes formed therein,
Wherein the contact surface is one surface of the metal pattern layer,
A plating layer is disposed on the other surface of the metal pattern layer exposed by the through hole,
And a metal wire electrically connecting the metal pattern layer and the IC chip,
The plating layer
A nickel (Ni) layer formed on the metal pattern layer, and a silver (Ag) layer formed on the nickel layer,
The horizontal width of the plating layer corresponds to the horizontal width of the through hole,
Wherein the plating layer is in direct contact with the adhesive layer and has a thickness corresponding to the adhesive layer,
Wherein the metal wire is in direct contact with the IC chip and the silver layer,
Wherein the molding part is disposed to surround the IC chip and the wire and is disposed on an upper surface of the insulating layer, a side surface of the insulating layer exposed by the through hole, and a metal layer directly contacting the silver layer, Printed circuit board for smart IC. 청구항 1에 있어서,
상기 황동은 구리를 70%, 아연을 30%를 함유한 7-3 황동 및 구리를 60%, 아연을 40%를 함유한 황동 중 어느 하나인 스마트 IC용 인쇄회로기판.The method according to claim 1,
The brass is any one of 7-3 brass containing 70% of copper, 30% of zinc, and brass containing 60% of copper and 40% of zinc. 청구항 1에 있어서,
상기 절연층은,
폴리이미드(polyimide), 폴리에틸렌 나프탈레이트(Polyethylene naphthalate) 또는 폴리에틸렌 테레프탈레이트(polyethyleneterephthalate)로 형성되는 스마트 IC용 인쇄회로기판The method according to claim 1,
Wherein the insulating layer
A printed circuit board for a smart IC formed of polyimide, polyethylene naphthalate or polyethyleneterephthalate 절연층의 일면 상에 접착층을 형성하는 단계;
상기 절연층 및 상기 접착층에 관통홀을 형성하는 단계;
상기 접착층의 일면 상에 황동으로 이루어진 금속패턴층을 형성하는 단계;
상기 관통홀에 의해 노출된 상기 금속패턴층의 부분에 니켈층을 형성하는 단계;
상기 니켈층 상에 은층을 형성하는 단계;
상기 절연층 상에 배치되는 IC 칩 및 은층 상에 금속 와이어를 형성하는 단계; 및
상기 IC 칩 및 상기 금속 와이어 상에 배치되는 몰딩부를 형성하는 단계를 포함하고,
상기 니켈층 및 상기 은층의 수평 방향 너비는 상기 관통홀의 수평 방향 너비와 대응되고,
상기 니켈층 및 상기 은층은 상기 접착층과 직접 접촉하며, 상기 접착층과 대응되는 두께를 가지고,
상기 IC 칩은 상기 금속 와이어를 통해 상기 금속 패턴층과 전기적으로 연결되고,
상기 금속 와이어는 상기 IC 칩 및 상기 은층과 직접 접촉하고,
상기 몰딩부는, 상기 IC 칩, 상기 와이어를 감싸며 배치되며 상기 절연층의 상면, 상기 관통홀에 의해 노출되는 상기 절연층의 측면 및 상기 은층과 직접 접촉하고, 상기 금속패턴층 및 상기 니켈층과 이격되는 스마트 IC용 인쇄회로기판 제조방법.Forming an adhesive layer on one surface of the insulating layer;
Forming a through hole in the insulating layer and the adhesive layer;
Forming a metal pattern layer made of brass on one side of the adhesive layer;
Forming a nickel layer on a portion of the metal pattern layer exposed by the through hole;
Forming a silver layer on the nickel layer;
Forming a metal wire on the IC chip and silver layer disposed on the insulating layer; And
And forming a molding portion disposed on the IC chip and the metal wire,
The horizontal direction width of the nickel layer and the silver layer corresponds to the horizontal direction width of the through hole,
Wherein the nickel layer and the silver layer are in direct contact with the adhesive layer and have a thickness corresponding to the adhesive layer,
Wherein the IC chip is electrically connected to the metal pattern layer through the metal wire,
Wherein the metal wire is in direct contact with the IC chip and the silver layer,
Wherein the molding part is disposed to surround the IC chip and the wire and is disposed on an upper surface of the insulating layer, a side surface of the insulating layer exposed by the through hole, and a metal layer directly contacting the silver layer, A method of manufacturing a printed circuit board for a smart IC. 청구항 4에 있어서,
상기 황동은 구리를 70%, 아연을 30%를 함유한 7-3 황동 및 구리를 60%, 아연을 40%를 함유한 황동 중 어느 하나인 스마트 IC용 인쇄회로기판 제조방법.The method of claim 4,
Wherein the brass is any one of 7-3 brass containing 70% of copper, 30% of zinc, and brass containing 60% of copper and 40% of zinc. 청구항 4에 있어서,
상기 금속패턴층을 형성하는 단계는,
상기 접착층의 일면 상에 금속층을 형성하는 단계; 및
상기 금속층을 에칭하여 패턴을 형성하는 단계를 포함하는 스마트 IC용 인쇄회로기판 제조방법.The method of claim 4,
The forming of the metal pattern layer may include:
Forming a metal layer on one surface of the adhesive layer; And
And etching the metal layer to form a pattern.
KR1020120072700A 2012-07-04 2012-07-04 Printed circuit board for smart ic and manufacturing method therefor KR101956119B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120072700A KR101956119B1 (en) 2012-07-04 2012-07-04 Printed circuit board for smart ic and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120072700A KR101956119B1 (en) 2012-07-04 2012-07-04 Printed circuit board for smart ic and manufacturing method therefor

Publications (2)

Publication Number Publication Date
KR20140005463A KR20140005463A (en) 2014-01-15
KR101956119B1 true KR101956119B1 (en) 2019-03-12

Family

ID=50140851

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120072700A KR101956119B1 (en) 2012-07-04 2012-07-04 Printed circuit board for smart ic and manufacturing method therefor

Country Status (1)

Country Link
KR (1) KR101956119B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022255797A1 (en) * 2021-06-01 2022-12-08 엘지이노텍 주식회사 Circuit board and chip package comprising same
KR20230114877A (en) * 2022-01-26 2023-08-02 엘지이노텍 주식회사 Smart ic substrate, smart ic module and ic card including the same
KR20230116165A (en) * 2022-01-28 2023-08-04 엘지이노텍 주식회사 Smart ic substrate module and smart ic substrate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041162A (en) * 2004-07-27 2006-02-09 Dainippon Printing Co Ltd Method for manufacturing ic module, ic card and method for manufacturing same
JP2007165502A (en) * 2005-12-13 2007-06-28 Yamaichi Electronics Co Ltd Element-incorporated circuit board and its manufacturing method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07314603A (en) * 1993-12-28 1995-12-05 Nippon Denkai Kk Copper clad laminate, multilayered printed circuit board and treatment of them

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041162A (en) * 2004-07-27 2006-02-09 Dainippon Printing Co Ltd Method for manufacturing ic module, ic card and method for manufacturing same
JP2007165502A (en) * 2005-12-13 2007-06-28 Yamaichi Electronics Co Ltd Element-incorporated circuit board and its manufacturing method

Also Published As

Publication number Publication date
KR20140005463A (en) 2014-01-15

Similar Documents

Publication Publication Date Title
US10043726B2 (en) Embedded component substrate with a metal core layer having an open cavity and pad electrodes at the bottom of the cavity
US9760754B2 (en) Printed circuit board assembly forming enhanced fingerprint module
JP4686248B2 (en) Optical semiconductor device and optical semiconductor device manufacturing method
US20090165294A1 (en) Low profile wire bonded usb device
US20130161802A1 (en) Semiconductor package having electrical connecting structures and fabrication method thereof
KR101956119B1 (en) Printed circuit board for smart ic and manufacturing method therefor
JP4945682B2 (en) Semiconductor memory device and manufacturing method thereof
KR100602847B1 (en) ??? mounted a radiator and ??? package using the ??? and method manufacturing them
US20120153471A1 (en) Semiconductor device and semiconductor package
KR101897069B1 (en) Manufacturing method of chip package member and manufacturing method of chip package
JP2011108998A (en) Lead frame for led light emitting element
KR20110035844A (en) Light emitting semiconductor device
US9318354B2 (en) Semiconductor package and fabrication method thereof
KR101886340B1 (en) Smart ic module and method of producing the same
EP2846355A1 (en) Electrical substrate and process of manufacturing the same
US20110101510A1 (en) Board on chip package substrate and manufacturing method thereof
US20070105270A1 (en) Packaging methods
KR20180020524A (en) A printed circuit board having coverlay and Package of battery protection circuits with the same
KR101897015B1 (en) Manufacturing method of chip package member and manufacturing method of chip package
KR20070079654A (en) Printed circuit board for flip chip bonding and ball grid array package manufacturing method using the same
KR102007375B1 (en) Printed circuit board and for ic chip package having this board
KR20130135484A (en) Printed circuit board for smart ic and manufacturing method therefor
TWI482249B (en) Substrate for chip packages and method of manufacturing substrate for chip packages
KR20090113073A (en) Method for manufacturing printed circuit board having embedded integrated circuit chip
KR101047874B1 (en) Lead frame and semiconductor package and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant