KR101950822B1 - Thin film transistor substrate and method of fabricating the same - Google Patents

Thin film transistor substrate and method of fabricating the same Download PDF

Info

Publication number
KR101950822B1
KR101950822B1 KR1020110114287A KR20110114287A KR101950822B1 KR 101950822 B1 KR101950822 B1 KR 101950822B1 KR 1020110114287 A KR1020110114287 A KR 1020110114287A KR 20110114287 A KR20110114287 A KR 20110114287A KR 101950822 B1 KR101950822 B1 KR 101950822B1
Authority
KR
South Korea
Prior art keywords
electrode
pixel
sub
pixel electrode
gate insulating
Prior art date
Application number
KR1020110114287A
Other languages
Korean (ko)
Other versions
KR20130049337A (en
Inventor
김철홍
채기성
김진욱
김준기
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110114287A priority Critical patent/KR101950822B1/en
Publication of KR20130049337A publication Critical patent/KR20130049337A/en
Application granted granted Critical
Publication of KR101950822B1 publication Critical patent/KR101950822B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133514Colour filters

Abstract

본 발명은 컬러 필터층을 삭제하고 전도성을 가지면서 컬러를 구현할 수 있는 화소 전극을 포함하는 박막 트랜지스터 기판 및 그의 제조 방법에 관한 것이다.
일례로, 화소부를 포함하는 기판 위에 형성되는 게이트 전극; 상기 게이트 전극을 덮도록 상기 기판 상의 전면에 형성되는 게이트 절연막; 상기 게이트 절연막 상에 상기 게이트 전극과 적어도 일부 중첩하도록 형성되는 액티브층; 상기 게이트 절연막 상에, 서로 이격하여 상기 액티브층 상의 양측에 각각 형성되는 소스 전극 및 드레인 전극; 상기 드레인 전극과 접속된 화소 전극; 상기 소스 전극 및 드레인 전극과 상기 화소 전극을 덮도록 상기 기판 상의 전면에 형성된 보호막; 및 상기 보호막을 사이에 두고 상기 화소 전극과 프린지 필드를 이루는 공통 전극을 포함하며, 상기 화소 전극은 전도성 나노 와이어에 발색 물질을 도핑시켜 형성되는 것을 특징으로 하는 박막 트랜지스터 기판이 개시된다.
The present invention relates to a thin film transistor substrate including a pixel electrode capable of eliminating a color filter layer and achieving color while having conductivity, and a method of manufacturing the thin film transistor substrate.
A gate electrode formed on the substrate including the pixel portion; A gate insulating film formed on the entire surface of the substrate so as to cover the gate electrode; An active layer formed on the gate insulating film so as to at least partially overlap with the gate electrode; A source electrode and a drain electrode formed on both sides of the active layer, the source electrode and the drain electrode being spaced apart from each other on the gate insulating film; A pixel electrode connected to the drain electrode; A protective film formed on the front surface of the substrate so as to cover the source and drain electrodes and the pixel electrode; And a common electrode between the pixel electrode and the fringe field with the protective film interposed therebetween, wherein the pixel electrode is formed by doping the conductive nanowire with a coloring material.

Description

박막 트랜지스터 기판 및 그 제조 방법{THIN FILM TRANSISTOR SUBSTRATE AND METHOD OF FABRICATING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a thin film transistor substrate,

본 발명은 박막 트랜지스터 기판 및 그 제조 방법에 관한 것으로, 특히 컬러 필터층을 삭제하고 전도성을 가지면서 컬러를 구현할 수 있는 화소 전극을 포함하는 박막 트랜지스터 기판 및 그의 제조 방법에 관한 것이다.The present invention relates to a thin film transistor substrate and a method of manufacturing the thin film transistor substrate, and more particularly, to a thin film transistor substrate including a pixel electrode capable of eliminating a color filter layer and achieving color while having conductivity, and a method of manufacturing the same.

화상을 표시하는 표시 장치(Display)는 음극선관, 액정 표시 장치(Liquid Crystal Display; LCD), 플라즈마 표시 장치(Plasma Display Panel Device; PDP), 전기 발광 표시 장치(Electro Luminescence Display Device; ELD), 유기 발광 전계 표시 장치 등과 같이 종류가 다양하다.A display device for displaying an image includes a cathode ray tube, a liquid crystal display (LCD), a plasma display panel (PDP), an electroluminescence display device (ELD) And an electroluminescence field display device.

통상, 액정 표시 장치(Liquid Crystal Display; LCD)는 액정 표시 패널에 매트릭스 형태로 배열된 액정셀들 각각이 비디오 신호에 따라 광투과율을 조절하게 함으로써 화상을 표시하게 된다.2. Description of the Related Art Liquid crystal displays (LCDs) typically display an image by allowing each of liquid crystal cells arranged in a matrix form to control light transmittance according to a video signal.

액정 표시 패널은 액정을 사이에 두고 합착제에 의해 합착되는 박막 트랜지스터 기판 및 칼러 필터 기판을 구비하며, 두 기판에 각각 전극을 설치하고 액정 방향자가 90°트위스트 되도록 배열한 다음, 전극에 전압을 가하여 액정 방향자를 구동하는 트위스트 네마틱(Twisted-Nematic; TN) 방식으로 형성할 수 있으며, 하나의 기판 상에 두 개의 전극을 형성하고 두 전극 사이에서 발생하는 수평 전계로 액정의 방향자를 조절하는 IPS(In-Plane Switching) 모드, 두 개의 전극을 투명 전도체로 형성하면서 두 개의 전극 사이의 간격을 좁게 형성하여 두 전극 사이에 형성되는 프린지 필드에 의해 액정 분자를 동작시키는 FFS(Fringe Field Swiching) 모드 방식 등의 방식을 이용한다.The liquid crystal display panel includes a thin film transistor substrate and a color filter substrate which are bonded together by a cohesive agent with a liquid crystal therebetween. Electrodes are arranged on two substrates, liquid crystal directors are arranged so as to twist by 90 °, A twisted-nematic (TN) method for driving a liquid crystal director, forming two electrodes on one substrate, and forming an IPS (liquid crystal alignment) In-Plane Switching mode, a Fringe Field Swiching (FFS) mode method in which two electrodes are formed as transparent conductors while the interval between the two electrodes is narrowed to operate the liquid crystal molecules by the fringe field formed between the two electrodes .

이 중, 프린지 전계 방식의 박막 트랜지스터 기판은 하부 기판 상에 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터와, 박막 트랜지스터의 드레인 전극과 연결되는 화소 전극과, 하부 기판 상에 소스 전극 및 드레인 전극과 화소 전극을 덮도록 형성된 보호막과, 보호막 상에 형성되어 화소 전극과 프린지 전계를 이루는 공통 전극을 포함하여 형성된다. The thin film transistor substrate of the fringe field type includes a thin film transistor including a source electrode and a drain electrode on a lower substrate, a pixel electrode connected to a drain electrode of the thin film transistor, a source electrode and a drain electrode on the lower substrate, A protective film formed to cover the electrode, and a common electrode formed on the protective film and forming a fringe electric field with the pixel electrode.

그리고 박막 트랜지스터 기판과 액정층을 사이에 두고 합착되는 컬러 필터 기판은 상부 기판 상에 컬러 필터층을 포함하여 형성된다. 여기서, 컬러 필터층은 박막 트랜지스터 기판에 형성될 수도 있다. And a color filter substrate bonded together with the thin film transistor substrate and the liquid crystal layer interposed therebetween is formed to include a color filter layer on the upper substrate. Here, the color filter layer may be formed on the thin film transistor substrate.

한편, 최근에는 제조 비용 및 제조 공정을 줄이기 위해 종래의 액정 표시 장치에서 컬러 필터층을 삭제하는 방안이 모색되고 있다. Meanwhile, in recent years, in order to reduce the manufacturing cost and the manufacturing process, a method of eliminating the color filter layer in a conventional liquid crystal display device has been sought.

본 발명의 목적은 컬러 필터층을 삭제하고 전도성을 가지면서 컬러를 구현할 수 있는 화소 전극을 포함하는 박막 트랜지스터 기판 및 그의 제조 방법을 제공하는 데 있다. It is an object of the present invention to provide a thin film transistor substrate including a pixel electrode capable of eliminating a color filter layer and achieving color while having conductivity, and a manufacturing method thereof.

상기의 목적을 달성하기 위한 본 발명의 실시예에 따른 박막 트랜지스터 기판은 화소부를 포함하는 기판 위에 형성되는 게이트 전극; 상기 게이트 전극을 덮도록 상기 기판 상의 전면에 형성되는 게이트 절연막; 상기 게이트 절연막 상에 상기 게이트 전극과 적어도 일부 중첩하도록 형성되는 액티브층; 상기 게이트 절연막 상에, 서로 이격하여 상기 액티브층 상의 양측에 각각 형성되는 소스 전극 및 드레인 전극; 상기 드레인 전극과 접속된 화소 전극; 상기 소스 전극 및 드레인 전극과 상기 화소 전극을 덮도록 상기 기판 상의 전면에 형성된 보호막; 및 상기 보호막을 사이에 두고 상기 화소 전극과 프린지 필드를 이루는 공통 전극을 포함하며, 상기 화소 전극은 전도성 나노 와이어에 발색 물질을 도핑시켜 형성되는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a thin film transistor substrate including: a gate electrode formed on a substrate including a pixel portion; A gate insulating film formed on the entire surface of the substrate so as to cover the gate electrode; An active layer formed on the gate insulating film so as to at least partially overlap with the gate electrode; A source electrode and a drain electrode formed on both sides of the active layer, the source electrode and the drain electrode being spaced apart from each other on the gate insulating film; A pixel electrode connected to the drain electrode; A protective film formed on the front surface of the substrate so as to cover the source and drain electrodes and the pixel electrode; And a common electrode between the pixel electrode and the fringe field with the protective film interposed therebetween, wherein the pixel electrode is formed by doping the conductive nanowire with a coloring material.

상기 발색 물질은 적색 염료, 녹색 염료 및 청색 염료 중 어느 하나일 수 있다.The coloring material may be any one of a red dye, a green dye and a blue dye.

상기 적색 염료는 Ru2 +계 Rare earth 이온 또는 Fe2 +계 전이금속 이온을 포함하는 산화물이며, 상기 녹색 염료는 Cr3 +계 전이금속 이온을 포함하는 산화물이고, 상기 청색 염료는 Co2 +계 전이금속이온을 포함하는 산화물일 수 있다.Wherein the red dye is an oxide containing a Ru 2 + system Rare earth ion or a Fe 2 + system transition metal ion, the green dye is an oxide containing a Cr 3 + system transition metal ion, and the blue dye is a Co 2 + And may be an oxide containing a transition metal ion.

상기 발색 물질은 크기에 따라 적색 컬러, 녹색 컬러 및 청색 컬러를 발생시키는 금속 나노 입자일 수 있다.The coloring material may be a metal nanoparticle that generates red color, green color, and blue color depending on its size.

상기 금속 나노 입자는 금 나노계 입자를 포함할 수 있다. The metal nanoparticles may include gold nanoparticles.

또한, 상기의 목적을 달성하기 위한 본 발명의 실시예에 따른 박막 트랜지스터 기판은 상기 화소 전극 상에 형성되는 오버코트층을 더 포함할 수 있다.According to an aspect of the present invention, a thin film transistor substrate may further include an overcoat layer formed on the pixel electrode.

상기 발색 물질은 결합제에 의해 상기 전도성 나노 와이어에 도핑될 수 있다. The coloring material may be doped to the conductive nanowire by a binder.

또한 상기의 목적을 달성하기 위한 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방법은 화소부를 포함하는 기판 위에 게이트 전극을 형성하는 단계; 상기 게이트 전극을 덮도록 상기 기판 상의 전면에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 상기 게이트 전극과 적어도 일부 중첩하도록 액티브층을 형성하는 단계; 상기 게이트 절연막 상에, 서로 이격하여 상기 액티브층 상의 양측에 각각 소스 전극 및 드레인 전극을 형성하는 단계; 상기 드레인 전극과 접속되는 화소 전극을 형성하는 단계; 상기 소스 전극 및 드레인 전극과 상기 화소 전극을 덮도록 상기 기판 상의 전면에 보호막을 형성하는 단계; 및 상기 보호막을 사이에 두고 상기 화소 전극과 프린지 필드를 이루는 공통 전극을 형성하는 단계를 포함하며, 상기 화소 전극은 전도성 나노 와이어에 발색 물질을 도핑시켜 형성된 용액을 상기 화소부의 게이트 절연막 상에 코팅하여 형성되는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of manufacturing a thin film transistor substrate, including: forming a gate electrode on a substrate including a pixel portion; Forming a gate insulating film on the entire surface of the substrate so as to cover the gate electrode; Forming an active layer on the gate insulating film so as to overlap at least a part with the gate electrode; Forming a source electrode and a drain electrode on both sides of the active layer, the source electrode and the drain electrode being spaced apart from each other on the gate insulating film; Forming a pixel electrode connected to the drain electrode; Forming a protective film on the entire surface of the substrate so as to cover the source electrode and the drain electrode and the pixel electrode; And forming a common electrode between the pixel electrode and the fringe field with the protective film interposed therebetween, wherein the pixel electrode is formed by coating a solution formed by doping the conductive nanowire with a coloring material on the gate insulating layer of the pixel portion Is formed.

또한 상기의 목적을 달성하기 위한 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방법은 상기 화소 전극 상에 오버코트층을 형성하는 단계를 더 포함할 수 있다.According to another aspect of the present invention, there is provided a method of manufacturing a thin film transistor substrate, the method including forming an overcoat layer on the pixel electrode.

상기 발색 물질은 결합제에 의해 상기 전도성 나노 와이어에 도핑될 수 있다.The coloring material may be doped to the conductive nanowire by a binder.

상기 화소부는 적색 서브 화소, 녹색 서브 화소 및 청색 서브 화소 중 어느 하나에 포함되며, 상기 화소 전극을 형성하는 단계에서 인쇄 방법에 의해 상기 적색 서브 화소의 패턴, 상기 녹색 서브 화소의 패턴 및 상기 청색 서브 화소의 패턴별로 상기 화소 전극이 형성될 수 있다.Wherein the pixel portion is included in one of a red sub-pixel, a green sub-pixel, and a blue sub-pixel, and the pattern of the red sub-pixel, the pattern of the green sub- The pixel electrode may be formed for each pixel pattern.

상기 화소부는 적색 서브 화소, 녹색 서브 화소 및 청색 서브 화소 중 어느 하나에 포함되며, 상기 화소 전극을 형성하는 단계에서 증착 및 에칭 방법에 의해 상기 적색 서브 화소의 패턴, 상기 녹색 서브 화소의 패턴 및 상기 청색 서브 화소의 패턴별로 상기 화소 전극이 형성될 수 있다.The pixel portion may be included in one of a red sub-pixel, a green sub-pixel, and a blue sub-pixel. In the forming of the pixel electrode, a pattern of the red sub- The pixel electrode may be formed for each pattern of blue sub-pixels.

본 발명의 실시예에 따른 박막 트랜지스터 기판은 전도성 나노 와이어에 발색 물질을 도핑하여 형성되는 화소 전극을 구비함으로써, 기존에 화소 전극의 전극 역할과 컬러 필터층의 컬러 구현 역할을 하나의 층에서 이루어지게 할 수 있다. 따라서, 본 발명의 실시예에 따른 박막 트랜지스터 기판은 별도의 컬러 필터층을 삭제하게 함으로써 제조 비용 및 제조 공정을 줄일 수 있다.The thin film transistor substrate according to the embodiment of the present invention includes a pixel electrode formed by doping a conductive nanowire with a coloring material so that the electrode role of the pixel electrode and the role of color of the color filter layer are realized in one layer . Therefore, the thin film transistor substrate according to the embodiment of the present invention can reduce the manufacturing cost and manufacturing process by eliminating the separate color filter layer.

또한, 본 발명의 실시예에 따른 박막 트랜지스터 기판은 기판의 하부에 설치되어 광을 기판 방향으로 광을 제공하는 백 라이트 유닛과 가깝게 위치하여 발광을 하는 화소 전극을 통해 명암비 및 색순도 유지율을 증가시킬 수 있다.In addition, the thin film transistor substrate according to an embodiment of the present invention is disposed at a lower portion of a substrate and is positioned close to a backlight unit that provides light toward the substrate, thereby increasing the contrast ratio and color purity retention rate through the pixel electrode have.

또한, 본 발명의 실시예에 따른 박막 트랜지스터 기판은 화소 전극을 전도성 나노 와이어를 이용하여 형성되게 함으로써, 기존에 화소 전극을 형성하는데 사용된 고가의 ITO를 대체하게 할 수 있다. In addition, the thin film transistor substrate according to the embodiment of the present invention can replace the expensive ITO used to form the pixel electrode by forming the pixel electrode using the conductive nanowire.

도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판을 도시한 단면도이다.
도 2a는 도 1에 도시된 화소 전극의 구조를 보여주는 도면이다.
도 2b는 도 1에 도시된 화소 전극의 구조를 구체적으로 나타낸 도면이다.
도 3은 도 1에 도시된 화소 전극이 청색을 구현하는 경우 발색 물질 및 결합제의 예를 보여주는 도면이다.
도 4는 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판 중 도 2a의 화소 전극의 구조와 대응되는 부분을 보여주는 도면이다.
도 5는 본 발명의 또다른 실시예에 따른 박막 트랜지스터 기판을 도시한 단면도이다.
도 6a 내지 도 6e는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 설명하기 위한 단면도들이다.
1 is a cross-sectional view illustrating a thin film transistor substrate according to an embodiment of the present invention.
FIG. 2A is a view illustrating the structure of the pixel electrode shown in FIG.
FIG. 2B is a view showing the structure of the pixel electrode shown in FIG.
FIG. 3 is a view showing an example of a coloring material and a binder when the pixel electrode shown in FIG. 1 realizes blue color.
FIG. 4 is a view showing a portion corresponding to the structure of the pixel electrode of FIG. 2A among the thin film transistor substrates according to another embodiment of the present invention.
5 is a cross-sectional view illustrating a thin film transistor substrate according to another embodiment of the present invention.
6A to 6E are cross-sectional views illustrating a method of manufacturing a TFT substrate according to an embodiment of the present invention.

이하 도면을 참조하면서 본 발명의 실시예를 통해 본 발명을 상세히 설명하기로 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판을 도시한 단면도이다. 1 is a cross-sectional view illustrating a thin film transistor substrate according to an embodiment of the present invention.

도 1에서는 화소 전극(118) 및 공통 전극(108) 사이에 형성되는 프린지 필드가 슬릿(108S)을 관통하여 화소부(PA) 및 화소 전극(118) 상에 위치하는 액정 분자(미도시)를 구동시킴으로써 화상을 구현하는 프린지 필드형 액정 표시 장치의 박막 트랜지스터 기판이 예로 도시되었다. 1, a fringe field formed between the pixel electrode 118 and the common electrode 108 passes liquid crystal molecules (not shown) positioned on the pixel portion PA and the pixel electrode 118 through the slit 108S A thin film transistor substrate of a fringe field type liquid crystal display device which implements an image by driving the thin film transistor substrate is shown as an example.

한편, 도 1에는 설명의 편의를 위해 데이터 패드부(DPA)와 게이트 패드부(GPA) 및 화소부(PA)의 박막 트랜지스터를 포함하는 하나의 서브 화소를 나타내었으며, 실질적인 액정 표시 장치에서는 예를 들어 적색 서브 화소, 녹색 서브 화소 및 청색 서브 화소를 포함하는 화소가 다수개로 배열되어 있다. 1 shows one sub-pixel including a data pad unit DPA, a gate pad unit GPA and a pixel unit PA for convenience of explanation. In a practical liquid crystal display device, for example, A plurality of pixels including a red sub-pixel, a green sub-pixel, and a blue sub-pixel are arranged.

도 1을 참조하면, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판(100)은 기판(110) 상에 게이트 라인(미도시) 및 데이터 라인(117) 각각과 접속된 박막 트랜지스터와, 그 교차 구조로 마련된 화소부에 형성된 화소 전극(118)과, 화소 전극(118) 상에 형성된 보호막(115b)과, 화소 전극(118)과 프린지 필드를 형성하는 공통 전극(108)을 포함한다. 1, a thin film transistor substrate 100 according to an embodiment of the present invention includes thin film transistors connected to gate lines (not shown) and data lines 117 on a substrate 110, A protective film 115b formed on the pixel electrode 118 and a common electrode 108 forming a pixel electrode 118 and a fringe field.

상기 박막 트랜지스터는 게이트 라인에 공급되는 스캔 신호에 응답하여 데이터 라인(117)에 공급되는 화소 신호가 화소 전극(118)에 충전되어 유지되게 한다. 이를 위하여, 상기 박막 트랜지스터는 게이트 전극(121), 게이트 절연막(115a), 소스 전극(122), 드레인 전극(123), 액티브층(124) 및 오믹 접촉층(125n)을 구비한다.The thin film transistor causes a pixel signal supplied to the data line 117 to be charged and held in the pixel electrode 118 in response to a scan signal supplied to the gate line. The thin film transistor includes a gate electrode 121, a gate insulating film 115a, a source electrode 122, a drain electrode 123, an active layer 124, and an ohmic contact layer 125n.

상기 게이트 전극(121)은 게이트 라인으로부터의 스캔 신호가 공급되도록 게이트 라인과 접속된다. 상기 게이트 절연막(115a)은 게이트 전극(121)을 덮도록 기판(110) 상의 전면에 형성된다. 상기 소스 전극(122) 및 드레인 전극(123)은 게이트 절연막(115a) 상에서 서로 이격되어 액티브층(124) 상의 양측에 각각 형성된다. 소스 전극(122)은 데이터 라인(117)으로부터의 화소 신호가 공급되도록 데이터 라인(117)과 접속된다. 상기 드레인 전극(123)은 액티브층(124)의 채널부를 사이에 두고 소스 전극(122)과 마주하도록 형성되어 데이터 라인(117)으로부터의 화소 신호를 화소 전극(118)에 공급한다. 상기 액티브층(124)은 게이트 절연막(115a)을 사이에 두고 게이트 전극(121)과 중첩되어 소스 전극(122) 및 드레인 전극(123) 사이의 채널부를 형성한다. 상기 오믹 접촉층(125n)은 소스 전극(122) 및 드레인 전극(123) 각각과 액티브층(124) 사이, 즉 채널부를 제외한 액티브층(124) 위에 형성된다. 상기 오믹 접촉층(125n)은 소스 전극(122) 및 드레인 전극(123) 각각과 액티브층(124) 사이의 전기 접촉 저항을 감소시키는 역할을 한다. The gate electrode 121 is connected to the gate line to supply a scan signal from the gate line. The gate insulating layer 115a is formed on the entire surface of the substrate 110 so as to cover the gate electrode 121. [ The source electrode 122 and the drain electrode 123 are formed on both sides of the active layer 124 so as to be spaced apart from each other on the gate insulating film 115a. The source electrode 122 is connected to the data line 117 so that a pixel signal from the data line 117 is supplied. The drain electrode 123 is formed so as to face the source electrode 122 with the channel portion of the active layer 124 interposed therebetween to supply a pixel signal from the data line 117 to the pixel electrode 118. The active layer 124 overlaps the gate electrode 121 with the gate insulating layer 115a interposed therebetween to form a channel portion between the source electrode 122 and the drain electrode 123. The ohmic contact layer 125n is formed on the active layer 124 between the source electrode 122 and the drain electrode 123 and between the active layer 124 and the channel layer. The ohmic contact layer 125n serves to reduce electrical contact resistance between the source electrode 122 and the drain electrode 123 and the active layer 124, respectively.

상기 화소 전극(118)은 화소부(PA) 중 게이트 절연막(115a) 상에 드레인 전극(123)과 접속되게 형성된다. 상기 화소 전극(118)은 판형일 수 있으며, 박막 트랜지스터의 드레인 전극(123)을 통해 데이터 라인(117)으로부터의 화소 신호를 공급받는다. 이러한 화소 전극(118)은 전도성을 가지면서 동시에 컬러를 구현할 수 있도록 형성되어, 기존에 박막 트랜지스터 기판에 형성된 별도의 컬러 필터층 또는 액정층을 사이에 두고 박막 트랜지스터와 합착되는 컬러 필터 기판에 형성된 별도의 컬러 필터층의 삭제를 가능하게 한다. 그리고, 상기 화소 전극(118)은 기판(110)의 하부에 설치되어 광을 기판(110) 방향으로 광을 제공하는 백 라이트 유닛(미도시)과 가깝게 위치하여 발광을 하여, 액정 표시 장치의 명암비 및 색순도 유지율을 증가하게 할 수 있다. 여기서, 상기 화소 전극(118)은 화소부(PA)가 적색 서브 화소에 포함되는 경우 적색을 구현할 수 있도록 형성되고, 화소부(PA)가 녹색 서브 화소에 포함되는 경우 녹색을 구현할 수 있도록 형성되며, 화소부(PA)가 청색 서브 화소에 포함되는 경우 청색을 구현할 수 있도록 형성된다. 이러한 화소 전극(118)에 대해서는 아래에서 자세히 설명하기로 한다. The pixel electrode 118 is formed to be connected to the drain electrode 123 on the gate insulating film 115a of the pixel portion PA. The pixel electrode 118 may be a plate type and receives a pixel signal from the data line 117 through the drain electrode 123 of the TFT. The pixel electrode 118 is formed so as to have conductivity and simultaneously realize a color, and a separate color filter layer formed on a thin film transistor substrate or a separate color filter layer formed on a color filter substrate, Thereby enabling the deletion of the color filter layer. The pixel electrode 118 is disposed at a lower portion of the substrate 110 and is positioned close to a backlight unit (not shown) for providing light toward the substrate 110 to emit light, And the color purity retention ratio can be increased. Here, the pixel electrode 118 may be formed to emit red when the pixel portion PA is included in the red sub-pixel, and may be configured to emit green when the pixel portion PA is included in the green sub-pixel. , And blue when the pixel portion PA is included in the blue sub-pixel. The pixel electrode 118 will be described in detail below.

상기 보호막(115b)은 소스 전극(122) 및 드레인 전극(123)과 화소 전극(118)을 덮도록 기판(110) 상의 전면에 형성된다. 상기 보호막(115b)은 절연 물질로 형성되어, 소스 전극(122) 및 드레인 전극(123)과 화소 전극(118)을 다른 구성으로부터 절연시키는 역할을 한다. The passivation layer 115b is formed on the entire surface of the substrate 110 so as to cover the source electrode 122 and the drain electrode 123 and the pixel electrode 118. [ The passivation layer 115b is formed of an insulating material and serves to insulate the source electrode 122 and the drain electrode 123 from the pixel electrode 118 from other structures.

상기 공통 전극(108)은 화소부(PA) 중 보호막(115b) 상에 공통 라인(미도시)과 접속되도록 형성되어 공통 라인을 통해 공통 전압을 공급받는다. 상기 공통 전극(108)은 다수개의 슬릿(108_S)을 가지도록 형성될 수 있으며, 보호막(115b)을 사이에 두고 화소 전극(118)과 중첩되어 프린지 필드를 형성한다. 이 프린지 필드에 의해 박막 트랜지스터 기판(100)과 컬러 필터 기판 사이에서 수평 방향으로 배열된 액정 분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정 분자들의 회전 정도에 따라 화소부(PA)를 투과하는 광 투과율이 달라지게 됨으로써 화상이 구현된다. 상기 공통 전극(108)은 투명 도전 재질로 형성되며, 투명 도전 재질로는 틴 옥사이드(Tin Oxide : TO), 인듐 틴 옥사이드(Indium Tin Oxide : ITO), 인듐 징크 옥사이드(Indium Zinc Oxide : IZO),인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide : ITZO) 등이 이용될 수 있다. The common electrode 108 is formed to be connected to a common line (not shown) on the passivation layer 115b of the pixel portion PA and is supplied with a common voltage through a common line. The common electrode 108 may have a plurality of slits 108_S and overlap the pixel electrode 118 with a protective film 115b therebetween to form a fringe field. The liquid crystal molecules arranged in the horizontal direction between the thin film transistor substrate 100 and the color filter substrate are rotated by the dielectric anisotropy by the fringe field. The light transmittance through the pixel portion PA is changed according to the degree of rotation of the liquid crystal molecules, thereby realizing an image. The common electrode 108 is formed of a transparent conductive material and may be formed of a transparent conductive material such as tin oxide (TO), indium tin oxide (ITO), indium zinc oxide (IZO) Indium Tin Zinc Oxide (ITZO) or the like may be used.

상기와 같이 구성되는 박막 트랜지스터 기판(100)의 가장 자리에는 게이트 라인과 데이터 라인(117) 각각과 전기적으로 접속하는 게이트 패드 전극(126p)과 데이터 패드 전극(127p)이 형성되며, 외부의 구동 회로부(미도시)로부터 인가받은 스캔 신호와 화소 신호 각각이 게이트 라인과 데이터 라인(117) 각각에 전달된다. 즉, 게이트 라인과 데이터 라인(117)은 구동 회로부 쪽으로 연장되어 각각 해당하는 게이트 패드 라인(116p)과 데이터 패드 라인(117p)에 연결되며, 게이트 패드 라인(116p)과 데이터 패드 라인(117p)은 게이트 패드 라인(116p)과 데이터 패드 라인(117p)에 각각 전기적으로 접속된 게이트 패드 전극(126p)과 데이터 패드 전극(127p)을 통해 구동 회로부로부터 각각 스캔 신호와 화소 신호를 인가받게 된다. 여기서, 데이터 라인(117)의 하부에는 제 1 비정질 실리콘 박막 패턴(124')과 제 2 n+ 비정질 실리콘 박막 패턴(125'')이 형성될 수 있으며, 데이터 패드 라인(117p)의 하부에는 제 2 비정질 실리콘 박막 패턴(124'')과 제 3 n+ 비정질 실리콘 박막 패턴(125''')이 형성될 수 있다. A gate pad electrode 126p and a data pad electrode 127p electrically connected to the gate line and the data line 117 are formed at the edge of the thin film transistor substrate 100 constructed as described above, (Not shown) are transmitted to the gate lines and the data lines 117, respectively. That is, the gate line and the data line 117 extend to the driving circuit portion and are connected to the corresponding gate pad line 116p and the data pad line 117p, respectively, and the gate pad line 116p and the data pad line 117p The scan signal and the pixel signal are respectively received from the driving circuit through the gate pad electrode 126p and the data pad electrode 127p which are electrically connected to the gate pad line 116p and the data pad line 117p, respectively. Here, a first amorphous silicon thin film pattern 124 'and a second n + amorphous silicon thin film pattern 125' 'may be formed under the data line 117, and a second amorphous silicon thin film pattern 125' The amorphous silicon thin film pattern 124 '' and the third n + amorphous silicon thin film pattern 125 '' 'may be formed.

다음은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판 중 화소 전극의 구조에 대해 자세히 설명하기로 한다. Hereinafter, the structure of the pixel electrode of the TFT according to the exemplary embodiment of the present invention will be described in detail.

도 2a는 도 1에 도시된 화소 전극의 구조를 보여주는 도면이고, 도 2b는 도 1에 도시된 화소 전극의 구조를 구체적으로 나타낸 도면이고, 도 3은 도 1에 도시된 화소 전극이 청색을 구현하는 경우 발색 물질 및 결합제의 예를 보여주는 도면이다. FIG. 2A illustrates a structure of the pixel electrode shown in FIG. 1, FIG. 2B illustrates a structure of the pixel electrode shown in FIG. 1, and FIG. 3 illustrates a structure in which the pixel electrode shown in FIG. A coloring material and a binder. Fig.

도 2a를 참조하면, 상기 화소 전극(118)은 OH기를 가지는 전도성 나노 와이어(118a)에 발색 물질(118b)을 도핑하여 형성된다. 구체적으로, 도 2b를 참조하면 상기 화소 전극(118)은 결합제(10)를 이용하여 OH기를 가지는 전도성 나노 와이어(118a)에 발색 물질(118b)인 염료(dye)가 도핑됨으로써 형성된다. 여기서, 상기 전도성 나노 와이어(118a)는 은(Ag) 또는 카본(C)으로 형성될 수 있다. 그리고, 상기 염료(dye)는 적색 염료, 녹색 염료 및 청색 염료 중 선택된 어느 하나일 수 있다. 예를 들어, 화소부(도 1의 PA)가 적색 서브 화소에 포함되는 경우 화소 전극(118a)의 발색 물질(118b)은 적색 염료일 수 있으며, 화소부(도 1의 PA)가 녹색 서브 화소에 포함되는 경우 화소 전극(118a)의 발색 물질(118b)은 녹색 염료일 수 있고, 화소부(도 1의 PA)가 청색 서브 화소에 포함되는 경우 화소 전극(118a)의 발색 물질(118b)은 청색 염료일 수 있다. 여기서, 상기 적색 염료는 Ru2 +계 Rare earth 이온 또는 Fe2 +계 전이금속 이온을 포함하는 산화물일 수 있다. 상기 녹색 염료는 Cr3 +계 전이금속 이온을 포함하는 산화물일 수 있다. 상기 청색 염료는 Co2 +계 전이금속이온을 포함하는 산화물일 수 있다. Referring to FIG. 2A, the pixel electrode 118 is formed by doping a conductive nanowire 118a having an OH group with a coloring material 118b. 2B, the pixel electrode 118 is formed by doping a dye, which is a coloring material 118b, into a conductive nanowire 118a having an OH group using a binder 10. [ Here, the conductive nanowire 118a may be formed of silver (Ag) or carbon (C). The dye may be any one selected from a red dye, a green dye, and a blue dye. For example, when the pixel portion (PA of FIG. 1) is included in the red sub-pixel, the coloring material 118b of the pixel electrode 118a may be a red dye and the pixel portion (PA of FIG. 1) The coloring material 118b of the pixel electrode 118a may be green dye and the coloring material 118b of the pixel electrode 118a when the pixel portion (PA of FIG. 1) is included in the blue sub- It may be a blue dye. Here, the red dye may be an oxide including a Ru 2 + -based rare earth ion or a Fe 2 + -based transition metal ion. The green dye may be an oxide containing a Cr 3 + system transition metal ion. The blue dye may be an oxide comprising Co 2 +-based transition metal ion.

도 3에서는, 화소부(도 1의 PA)가 청색 서브 화소에 포함되는 경우 화소 전극(118a)의 발색 물질(118b)이 예를 들어 3-aminopropyltrimethoxysilane(APTMS)이고, 결합제(10)가 예를 들어 Fluorescein 5(6)isothiocyanate(FITC) 또는 Rhodamine B isothiocyanate(RBITC)인 것을 보여주고 있다.3, when the pixel portion (PA in FIG. 1) is included in the blue sub-pixel, the coloring material 118b of the pixel electrode 118a is, for example, 3-aminopropyltrimethoxysilane (APTMS) For example, Fluorescein 5 (6) isothiocyanate (FITC) or Rhodamine B isothiocyanate (RBITC).

상기와 같이 본 발명의 일 실시예에 따른 박막 트랜지스터 기판(100)은 OH기를 가지는 전도성 나노 와이어(118a)에 염료인 발색 물질(118b)을 도핑하여 형성되는 화소 전극(118)을 구비함으로써, 기존에 화소 전극의 전극 역할과 컬러 필터층의 컬러 구현 역할을 하나의 층에서 이루어지게 할 수 있다. 따라서, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판(100)은 별도의 컬러 필터층을 삭제하게 함으로써 제조 비용 및 제조 공정을 줄일 수 있다.As described above, the thin film transistor substrate 100 according to an embodiment of the present invention includes the pixel electrode 118 formed by doping the conductive nanowire 118a having an OH group with a coloring material 118b, which is a dye, The role of the electrode of the pixel electrode and the color implementation of the color filter layer can be performed in one layer. Therefore, the thin film transistor substrate 100 according to the embodiment of the present invention can reduce the manufacturing cost and manufacturing process by eliminating the separate color filter layer.

또한, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판(100)은 기판(110)의 하부에 설치되어 광을 기판(110) 방향으로 광을 제공하는 백 라이트 유닛과 가깝게 위치하여 발광을 하는 화소 전극(118)을 통해 액정 표시 장치의 명암비 및 색순도 유지율을 증가시킬 수 있다.In addition, the thin film transistor substrate 100 according to an embodiment of the present invention is disposed at a lower portion of the substrate 110 and is positioned close to a backlight unit for providing light toward the substrate 110, The contrast ratio and color purity retention ratio of the liquid crystal display device can be increased through the liquid crystal layer 118.

또한, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판(100)은 화소 전극(118)을 전도성 나노 와이어를 이용하여 형성되게 함으로써, 기존에 화소 전극을 형성하는데 사용된 고가의 ITO를 대체하게 할 수 있다. In addition, the thin film transistor substrate 100 according to an exemplary embodiment of the present invention can be formed by using the conductive nanowire to replace the pixel electrode 118 with the expensive ITO used to form the pixel electrode have.

다음은 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판에 대해 설명하기로 한다. Next, a thin film transistor substrate according to another embodiment of the present invention will be described.

도 4는 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판 중 도 2a의 화소 전극의 구조와 대응되는 부분을 보여주는 도면이다.FIG. 4 is a view showing a portion corresponding to the structure of the pixel electrode of FIG. 2A among the thin film transistor substrates according to another embodiment of the present invention.

본 발명의 다른 실시예에 따른 박막 트랜지스터 기판은 도 1의 박막 트랜지스터 기판(100)과 비교하여 화소 전극(218)의 구조만 다를 뿐 동일한 구성을 가지며 동일한 역할을 한다. 이에 따라, 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판에서는 도 4를 통해 화소 전극(218)의 구조에 대해서만 설명하기로 한다.The thin film transistor substrate according to another embodiment of the present invention has the same structure and the same function as the thin film transistor substrate 100 of FIG. 1 except that the structure of the pixel electrode 218 is different. Accordingly, in the thin film transistor substrate according to another embodiment of the present invention, only the structure of the pixel electrode 218 will be described with reference to FIG.

도 4를 참조하면, 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 화소 전극(218)은 도 1의 화소 전극(118)과 유사하다. Referring to FIG. 4, the pixel electrode 218 of the thin film transistor substrate according to another embodiment of the present invention is similar to the pixel electrode 118 of FIG.

다만, 상기 화소 전극(218)은 전도성 나노 와이어(118a)에 금속 나노 입자인 발색 물질(218b)을 도핑하여 형성된다. 여기서, 금속 나노 입자는 크기에 따라 다른 컬러, 예를 들어 적색 컬러, 녹색 컬러 및 청색 컬러를 발생시킬 수 있는 입자이다. 상기 금속 나노 입자는 금 나노계 입자계 물질일 수 있으며, 예를 들어 금 나노계 입자 자체는 적색 컬러를 발생시킬 수 있고, 황화은 처리된 금 나노 입자계 물질은 녹색 컬러를 발생시킬 수 있으며, 황화은 처리된 은 기반의 금 나노 입자계 물질은 청색 컬러를 발생시킬 수 있다.However, the pixel electrode 218 is formed by doping the conductive nanowire 118a with a coloring material 218b which is metal nanoparticles. Here, the metal nanoparticles are particles capable of generating different colors depending on sizes, for example, red color, green color, and blue color. The metal nanoparticles may be gold nanoparticles, for example, the gold nanoparticle itself may generate a red color, the gold nanoparticle material treated with silver sulfide may generate a green color, Treated silver-based gold nanoparticle materials can produce blue color.

위와 같이 구성되는 화소 전극(218)은 산란 효과(scattering effect)를 이용하여 컬러를 발생시킨다. 도시하진 않았지만, 금속 나노 입자인 발색 물질(218b)도 결합제에 의해 OH기를 가지는 전도성 나노 와이어(118a)에 도핑될 수 있다. The pixel electrode 218 configured as above generates a color using a scattering effect. Although not shown, the coloring material 218b, which is a metal nanoparticle, can also be doped to the conductive nanowire 118a having an OH group by a binder.

상기와 같이 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판은 OH기를 가지는 전도성 나노 와이어(118a)에 크기에 따라 다른 컬러를 발생시키는 금속 나노 입자인 발색 물질(218b)을 도핑하여 형성되는 화소 전극(218)을 구비함으로써, 화소 전극의 전극 역할과 컬러 필터층의 컬러 구현 역할을 하나의 층에서 이루어지게 할 수 있다. 따라서, 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판은 별도의 컬러 필터층을 삭제하게 함으로써 제조 비용 및 제조 공정을 줄일 수 있다. As described above, according to another embodiment of the present invention, a thin film transistor substrate includes a conductive nanowire 118a having an OH group and a pixel electrode (not shown) formed by doping a coloring material 218b, which is metal nanoparticles, 218), the role of the electrode of the pixel electrode and the role of color of the color filter layer can be realized in one layer. Therefore, the thin film transistor substrate according to another embodiment of the present invention can reduce the manufacturing cost and manufacturing process by eliminating the separate color filter layer.

또한, 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판은 기판(110)의 하부에 설치되어 광을 기판(110) 방향으로 광을 제공하는 백 라이트 유닛과 가깝게 위치하여 발광을 하는 화소 전극(218)을 통해 액정 표시 장치의 명암비 및 색순도 유지율을 증가시킬 수 있다.The thin film transistor substrate according to another embodiment of the present invention includes a pixel electrode 218 disposed at a lower portion of a substrate 110 and positioned close to a backlight unit for providing light toward the substrate 110, The contrast ratio and color purity retention ratio of the liquid crystal display device can be increased.

또한, 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판은 화소 전극(218)을 전도성 나노 와이어를 이용하여 형성되게 함으로써, 기존에 화소 전극을 형성하는데 사용된 고가의 ITO를 대체하게 할 수 있다. In addition, the thin film transistor substrate according to another embodiment of the present invention can replace the expensive ITO used to form the pixel electrode by forming the pixel electrode 218 using the conductive nanowire.

또한, 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판은 화소 전극(218)을 금속 나노 입자인 발색 물질(218b)을 이용하여 형성되게 함으로써, 화소 전극(218)이 컬러 구현 역할을 하면서 향상된 전기적 특성을 가질 수 있도록 하고 고온 공정에서의 대응이 가능하게 할 수 있다. In addition, the thin film transistor substrate according to another embodiment of the present invention is formed by using the coloring material 218b, which is metal nanoparticles, as the pixel electrode 218, thereby improving the electrical characteristics So that it is possible to cope with a high temperature process.

다음은 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 기판(300)에 대해 설명하기로 한다. Next, a thin film transistor substrate 300 according to another embodiment of the present invention will be described.

도 5는 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 기판을 도시한 단면도이다.5 is a cross-sectional view illustrating a thin film transistor substrate according to another embodiment of the present invention.

도 5를 참조하면, 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 기판(300)은 도 1의 박막 트랜지스터 기판(100)과 비교하여 오버코트층(319)이 더 형성된 점만 다를 뿐 동일한 구성을 가지며 동일한 역할을 한다. 이에 따라, 본 발명의 또다른 실시예에 따른 박막 트랜지스터 기판(300)에서는 오버코트층(319)에 대해서만 설명하기로 한다. 5, the thin film transistor substrate 300 according to another embodiment of the present invention has the same structure as the thin film transistor substrate 300 except that the overcoat layer 319 is formed in comparison with the thin film transistor substrate 100 of FIG. It plays a role. Accordingly, only the overcoat layer 319 will be described in the thin film transistor substrate 300 according to another embodiment of the present invention.

본 발명의 또 다른 실시예에 따른 박막 트랜지스터 기판(300)의 오버코트층(319)은 화소 전극(118) 상에 형성되며, 투명 전도성 물질로 형성된다. 이러한 오버코트층(319)은 화소 전극(118)의 경도를 보강하여 화소 전극(118)이 박막 트랜지스터 기판(300)의 제조 공정 중 손상되는 것을 방지하는 역할을 한다. The overcoat layer 319 of the thin film transistor substrate 300 according to another embodiment of the present invention is formed on the pixel electrode 118 and is formed of a transparent conductive material. The overcoat layer 319 reinforces the hardness of the pixel electrode 118 to prevent the pixel electrode 118 from being damaged during the manufacturing process of the TFT substrate 300.

상기와 같이 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 기판(300)은 OH기를 가지는 전도성 나노 와이어(도 1의 118a)에 염료인 발색 물질(도 1의 118b)을 도핑하여 형성되는 화소 전극(118)을 통해 기존에 화소 전극의 전극 역할과 컬러 필터층의 컬러 구현 역할을 하나의 층에서 이루어지게 할 수 있으며, 화소 전극(118) 상에 형성되는 오버코트층(319)을 통해 화소 전극(118)의 경도를 보강하게 할 수 있다. 따라서, 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 기판(300)은 별도의 컬러 필터층을 삭제하게 함으로써 제조 비용 및 제조 공정을 줄일 수 있으며, 화소 전극(118)의 손상을 방지하게 할 수 있다.As described above, the thin film transistor substrate 300 according to another embodiment of the present invention includes a pixel electrode 118a formed by doping a coloring material (118b in FIG. 1) to a conductive nanowire (118a in FIG. 1) The pixel electrode 118 and the color filter layer can be formed in a single layer through the overcoat layer 319 formed on the pixel electrode 118. In addition, It is possible to reinforce the hardness of Accordingly, the thin film transistor substrate 300 according to another embodiment of the present invention can reduce the manufacturing cost and the manufacturing process by eliminating the separate color filter layer, and can prevent the damage of the pixel electrode 118.

한편, 도 5에서는 오버코트층(319)이 본 발명의 일 실시예에 따른 박막 트랜지스터 기판(100)의 화소 전극(118) 상에 형성되는 것으로 설명하였지만, 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 화소 전극(218) 상에도 형성될 수 있다. 5, the overcoat layer 319 is formed on the pixel electrode 118 of the thin film transistor substrate 100 according to an embodiment of the present invention. However, in the thin film transistor substrate 100 according to another embodiment of the present invention, The pixel electrode 218 may be formed of a metal.

다음은 박막 트랜지스터 기판의 제조 방법에 대해 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 예로 들어 설명하기로 한다. Hereinafter, a method of manufacturing a thin film transistor substrate will be described with reference to a method of manufacturing a thin film transistor substrate according to an embodiment of the present invention.

도 6a 내지 도 6e는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 설명하기 위한 단면도들이다. 6A to 6E are cross-sectional views illustrating a method of manufacturing a TFT substrate according to an embodiment of the present invention.

도 6a를 참조하면, 먼저 화소부(PA)를 포함하는 기판(110) 위에 게이트 전극(121)이 형성된다. 이때, 기판(110)의 게이트 패드부(GPA)에는 게이트 패드 라인(116p)이 함께 형성된다. 도시하진 않았지만, 상기 게이트 전극(121)의 형성시 게이트 전극(121)과 연결되는 게이트 라인도 함께 형성된다. Referring to FIG. 6A, a gate electrode 121 is formed on a substrate 110 including a pixel portion PA. At this time, a gate pad line (116p) is formed together with the gate pad portion (GPA) of the substrate (110). Although not shown, a gate line connected to the gate electrode 121 is also formed when the gate electrode 121 is formed.

상기 게이트 전극(121)과, 게이트 패드 라인(116p)과, 게이트 라인은 제 1 도전막을 기판(110) 전면에 증착한 후 포토리소그래피 공정을 통해 선택적으로 패터닝하여 형성된다. 여기서, 상기 제 1 도전막은 알루미늄(aluminum), 알루미늄 합금(Al alloy), 텅스텐(tungsten: W), 구리(copper: Cu), 몰리브덴(molybdenum: Mo) 및 몰리브덴 합금 등과 같은 저저항 불투명 도전 물질일 수 있다. 상기 제 1 도전막은 저저항 도전 물질이 두 가지 이상 적층된 다층구조로 형성될 수 있다.The gate electrode 121, the gate pad line 116p, and the gate line are formed by selectively depositing a first conductive layer on the entire surface of the substrate 110 and then performing a photolithography process. Here, the first conductive layer may be a low resistance opaque conductive material such as aluminum, an aluminum alloy, tungsten (W), copper (Cu), molybdenum (Mo), molybdenum alloy, . The first conductive layer may have a multi-layer structure in which two or more low resistance conductive materials are stacked.

다음으로, 도 6b를 참조하면 게이트 전극(121)을 덮도록 기판(110) 상의 전면에 게이트 절연막(115a)이 형성되고, 게이트 절연막(115a) 상에 게이트 전극(121)과 적어도 일부 중첩하도록 액티브층(124)이 형성되며, 게이트 절연막(115a) 상에 서로 이격하여 액티브층(124) 상의 양측에 각각 소스 전극(122)과 드레인 전극(123)이 형성된다. 6B, a gate insulating layer 115a is formed on the entire surface of the substrate 110 so as to cover the gate electrode 121. An active layer 115a is formed on the gate insulating layer 115a so as to overlap with the gate electrode 121 at least partially. And a source electrode 122 and a drain electrode 123 are formed on both sides of the active layer 124 on the gate insulating film 115a.

구체적으로, 기판(110)에 게이트 절연막(115a)을 형성할 때 비정질 실리콘 박막, n+ 비정질 실리콘 박막 및 제 2 도전막이 형성된다. 이 후 포토레지스트 공정을 통해 비정질 실리콘 박막과 n+ 비정질 실리콘 박막 및 제 2 도전막을 선택적으로 제거함으로써 기판(110)의 화소부(PA)에 비정질 실리콘 박막으로 이루어진 액티브층(124)이 형성되며, 제 2 도전막으로 이루어진 소스 전극(122)과 드레인 전극(123)이 형성된다. 이때, 액티브층(124)의 상부에는 n+ 비정질 실리콘 박막으로 이루어지며 액티브층(124)과 동일한 형태로 패터닝된 제 1 n+ 비정질 실리콘 박막 패턴(125')이 형성된다. 또한, 데이터 라인(117) 및 데이터 패드 라인(117p)의 하부에는 각각 비정질 실리콘 박막과 n+ 비정질 실리콘 박막으로 이루어지며 데이터 라인(117) 및 데이터 패드 라인(117p)과 동일한 형태로 패터닝된 제 1 비정질 실리콘 박막 패턴(124')과 제 2 n+ 비정질 실리콘 박막 패턴(125'') 및 제 2 비정질 실리콘 박막 패턴(124'')과 제 3 n+ 비정질 실리콘 박막 패턴(125')이 각각 형성된다. 여기서, 상기 제 2 도전막은 알루미늄, 알루미늄 합금, 텅스텐 구리, 크롬, 몰리브덴 및 몰리브덴 합금 등과 같은 저저항 불투명 도전 물질 일 수 있다.Specifically, when the gate insulating film 115a is formed on the substrate 110, an amorphous silicon thin film, an n + amorphous silicon thin film, and a second conductive film are formed. Thereafter, the amorphous silicon thin film, the n + amorphous silicon thin film and the second conductive film are selectively removed through a photoresist process to form an active layer 124 made of an amorphous silicon thin film on the pixel portion PA of the substrate 110, A source electrode 122 and a drain electrode 123 made of a conductive film are formed. At this time, a first n + amorphous silicon thin film pattern 125 'formed of an n + amorphous silicon thin film and patterned in the same manner as the active layer 124 is formed on the active layer 124. The first amorphous silicon film and the n + amorphous silicon film are patterned in the same manner as the data line 117 and the data pad line 117p, respectively, under the data line 117 and the data pad line 117p. A second n + amorphous silicon thin film pattern 125 '', a second amorphous silicon thin film pattern 124 '' and a third n + amorphous silicon thin film pattern 125 'are respectively formed. Here, the second conductive layer may be a low-resistance opaque conductive material such as aluminum, aluminum alloy, tungsten copper, chromium, molybdenum, and molybdenum alloy.

다음으로 도 6c를 참조하면, 게이트 절연막(115a) 상에 드레인 전극(123)과 접속되는 화소 전극(118)이 형성된다. Next, referring to FIG. 6C, a pixel electrode 118 connected to the drain electrode 123 is formed on the gate insulating film 115a.

구체적으로, 상기 화소 전극(118)은 결합제(10)를 이용하여 OH기를 가지는 전도성 나노 와이어(118a)에 염료인 발색 물질(118b)이 도핑되어 만들어진 용액을 인쇄 방법에 의해 기판(110)의 화소부(PA) 중 드레인 전극(123)에 접속하도록 인쇄하여 형성된다. 여기서, 기판(110)의 화소부(PA)는 적색 서브 화소, 녹색 서브 화소 및 청색 서브 화소 중 어느 하나에 포함된다. 이에 따라, 화소 전극(118)은 인쇄 방법에 의해 적색 서브 화소의 패턴, 녹색 서브 화소의 패턴 및 청색 서브 화소의 패턴별로 형성될 수 있다. 예를 들어, 상기 발색 물질(118b)로 적색 염료가 선택된 경우의 용액은 적색 서브 화소의 패턴에 포함된 기판(110)의 화소부(PA) 중 드레인 전극(123)에 접속하도록 인쇄된다. 그리고, 상기 발색 물질(118b)로 녹색 염료가 선택된 경우의 용액은 녹색 서브 화소의 패턴에 포함된 기판(110)의 화소부(PA) 중 드레인 전극(123)에 접속하도록 인쇄된다. 그리고, 상기 발색 물질(118b)로 청색 염료가 선택된 경우의 용액은 청색 서브 화소의 패턴에 포함된 기판(110)의 화소부(PA) 중 드레인 전극(123)에 접속하도록 인쇄된다.Specifically, the pixel electrode 118 is formed by applying a solution prepared by doping a coloring material 118b, which is a dye, to a conductive nanowire 118a having an OH group using a binder 10, And connected to the drain electrode 123 of the portion PA. Here, the pixel portion PA of the substrate 110 is included in one of the red sub-pixel, the green sub-pixel, and the blue sub-pixel. Accordingly, the pixel electrode 118 can be formed by a pattern of a red sub-pixel, a pattern of a green sub-pixel, and a pattern of a blue sub-pixel by a printing method. For example, when a red dye is selected as the coloring material 118b, the solution is printed so as to be connected to the drain electrode 123 of the pixel portion PA of the substrate 110 included in the pattern of the red sub-pixel. When the green dye is selected as the coloring material 118b, the solution is printed so as to be connected to the drain electrode 123 of the pixel portion PA of the substrate 110 included in the pattern of the green sub-pixel. When the blue dye is selected as the coloring material 118b, the solution is printed so as to be connected to the drain electrode 123 of the pixel portion PA of the substrate 110 included in the pattern of the blue sub-pixel.

또한, 상기 화소 전극(118)은 결합제(10)를 이용하여 OH기를 가지는 전도성 나노 와이어(118a)에 염료인 발색 물질(118b)이 도핑되어 만들어진 용액을 증착 방법을 통해 기판(110) 상에 전면 증착하고 경화한 후 경화된 물질을 에칭 방법을 통해 일부 에칭하여 기판(110)의 화소부(PA) 중 드레인 전극(123)에 접속하도록 형성된다. 예를 들어, 상기 발색 물질(118b)로 적색 염료가 선택된 경우의 용액이 기판(110)의 전면에 증착되고 경화된 후 경화된 물질이 일부 에칭되어 적색 서브 화소의 패턴에 포함된 기판(110)의 화소부(PA)에 남게된다. 이 후, 상기 발색 물질(118b)로 녹색 염료가 선택된 경우의 용액이 기판(110)의 전면에 증착되고 경화된 후 경화된 물질이 일부 에칭되어 녹색 서브 화소의 패턴에 포함된 기판(110)의 화소부(PA)에 남게된다. 그리고 나서, 상기 발색 물질(118b)로 청색 염료가 선택된 경우의 용액이 기판(110)의 전면에 증착되고 경화된 후 경화된 물질이 일부 에칭되어 청색 서브 화소의 패턴에 포함된 기판(110)의 화소부(PA)에 남게된다.The pixel electrode 118 is formed by depositing a solution made by doping a conductive nanowire 118a having an OH group with a coloring material 118b as a dye by using a binder 10 on a substrate 110, And the cured material is partially etched by an etching method to be connected to the drain electrode 123 of the pixel portion PA of the substrate 110. [ For example, when a red dye is selected as the coloring material 118b, a solution is deposited on the entire surface of the substrate 110 and cured, and then the cured material is partially etched to form a substrate 110, In the pixel portion PA of FIG. Thereafter, when a green dye is selected as the coloring material 118b, a solution is deposited on the entire surface of the substrate 110 and is cured. Then, the cured material is partially etched to form a pattern of the green sub- And remains in the pixel portion PA. Then, when a blue dye is selected as the coloring material 118b, a solution is deposited on the entire surface of the substrate 110 and cured, and then the cured material is partially etched to form a pattern of the blue sub- And remains in the pixel portion PA.

한편, 설명하지 않았지만 도 4의 화소 전극(218)도 화소 전극(118)과 같은 방법으로 형성될 수 있다. 그리고, 도 5의 오버코트층(319)은 화소 전극(118)의 형성 후 증착 방법을 통해 형성될 수 있다. Although not illustrated, the pixel electrode 218 of FIG. 4 may also be formed in the same manner as the pixel electrode 118. The overcoat layer 319 of FIG. 5 may be formed through a deposition method after formation of the pixel electrode 118.

다음으로, 도 6d를 참조화면, 소스 전극(122) 및 드레인 전극(123)과 화소 전극(118)을 덮도록 기판(110) 상의 전면에 보호막(115b)이 형성된다. 그리고, 상기 보호막(115b)이 포토리소그래피 공정을 통해 선택적으로 제거됨으로써 기판(110)의 데이터 패드부(DPA) 및 게이트 패드부(GPA) 각각에 데이터 패드 라인(117p) 및 게이트 패드 라인(116p)의 일부를 노출시키는 제 1 컨택홀(140a) 및 제 2 컨택홀(140b)이 형성된다. 6D, a protective film 115b is formed on the entire surface of the substrate 110 so as to cover the reference screen, the source electrode 122, the drain electrode 123, and the pixel electrode 118. Next, The protective film 115b is selectively removed through a photolithography process so that a data pad line 117p and a gate pad line 116p are formed on the data pad portion DPA and the gate pad portion GPA of the substrate 110, A first contact hole 140a and a second contact hole 140b are formed to expose a part of the first contact hole 140a.

다음으로, 도 6e를 참조하면, 보호막(115b)을 사이에 두고 화소 전극(118)과 프린지 필드를 이루는 공통 전극(108)이 형성된다. Next, referring to FIG. 6E, a common electrode 108 constituting a fringe field is formed between the pixel electrode 118 and the protective film 115b.

구체적으로, 제 1 컨택홀(140a)과 제 2 컨택홀(140b)이 형성된 보호막(115b)의 전면에 투명한 도전 물질로 이루어진 제 3 도전막이 형성된 후, 포토리소그래피 공정을 이용하여 선택적으로 패터닝됨으로서 화소부(PA) 내에 다수개의 슬릿(108S)을 가진 공통 전극(108)이 형성된다. 여기서, 상기 제 3 도전막은 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투과율이 우수한 투한 도전 물질일 수 있다. Specifically, a third conductive layer made of a transparent conductive material is formed on the entire surface of the passivation layer 115b on which the first contact hole 140a and the second contact hole 140b are formed. Then, the third conductive layer is selectively patterned using a photolithography process, A common electrode 108 having a plurality of slits 108S in the portion PA is formed. Here, the third conductive layer may be a transparent conductive material having excellent transmittance such as indium-tin-oxide or indium-zinc-oxide.

상기와 같이 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법은 전극 역할과 컬러 구현 역할을 동시에 하는 화소 전극을 나노 와이어에 발색 물질을 도핑한 용액으로 형성함으로써, 제조 공정을 단순화할 수 있다. As described above, the method of manufacturing a thin film transistor substrate according to an embodiment of the present invention can simplify a manufacturing process by forming a pixel electrode simultaneously acting as an electrode and a color in a nanowire as a solution doped with a coloring material .

본 발명은 첨부된 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken by way of limitation and that those skilled in the art will understand that various modifications and equivalent arrangements may be made therein It will be possible.

100, 300: 박막 트랜지스터 기판 108: 공통 전극
110: 기판 115a: 게이트 절연막
115b: 보호막 118, 218: 화소 전극
118a: 전도성 나노 와이어 118b: 발색 물질
122: 소스 전극 123: 드레인 전극
124: 액티브층 125n: 오믹 접촉층
319: 오버코트층
100, 300: thin film transistor substrate 108: common electrode
110: substrate 115a: gate insulating film
115b: protective film 118, 218: pixel electrode
118a: conductive nanowire 118b: coloring material
122: source electrode 123: drain electrode
124: active layer 125n: ohmic contact layer
319: Overcoat layer

Claims (15)

복수개의 서브 화소를 포함한 화소부를 포함하는 기판 위의 각 서브 화소에 형성되는 게이트 전극;
상기 게이트 전극을 덮도록 상기 기판 상의 전면에 형성되는 게이트 절연막;
상기 게이트 절연막 상에 상기 게이트 전극과 적어도 일부 중첩하도록 형성되는 액티브층;
상기 게이트 절연막 상에, 서로 이격하여 상기 액티브층 상의 양측에 각각 형성되는 소스 전극 및 드레인 전극;
상기 드레인 전극의 상면 일부 및 측면과 직접 접속되고, 상기 드레인 전극과의 접속 부위를 제외하여 상기 게이트 절연막 상에 접하며, 전도성 나노 와이어의 말단 극성기에 발색 물질이 도핑되어 이루어진 화소 전극;
상기 소스 전극 및 드레인 전극과 상기 화소 전극을 덮도록 상기 기판 상의 전면에 형성된 보호막; 및
상기 보호막을 사이에 두고 상기 화소 전극과 프린지 필드를 이루는 공통 전극을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
A gate electrode formed in each sub-pixel on a substrate including a pixel portion including a plurality of sub-pixels;
A gate insulating film formed on the entire surface of the substrate so as to cover the gate electrode;
An active layer formed on the gate insulating film so as to at least partially overlap with the gate electrode;
A source electrode and a drain electrode formed on both sides of the active layer, the source electrode and the drain electrode being spaced apart from each other on the gate insulating film;
A pixel electrode directly connected to a part of a top surface and a side surface of the drain electrode, the pixel electrode being in contact with the gate insulating film except a connection portion with the drain electrode and doped with a coloring material at a terminal polarity of the conductive nanowire;
A protective film formed on the front surface of the substrate so as to cover the source and drain electrodes and the pixel electrode; And
And a common electrode forming the fringe field with the pixel electrode sandwiched by the protective film.
제 1 항에 있어서,
상기 발색 물질은 적색 염료, 녹색 염료 및 청색 염료 중 어느 하나인 것을 특징으로 하는 박막 트랜지스터 기판.
The method according to claim 1,
Wherein the coloring material is any one of a red dye, a green dye, and a blue dye.
제 2 항에 있어서,
상기 적색 염료는 Ru2 +계 Rare earth 이온 또는 Fe2 +계 전이금속 이온을 포함하는 산화물이며,
상기 녹색 염료는 Cr3 +계 전이금속 이온을 포함하는 산화물이고,
상기 청색 염료는 Co2 +계 전이금속이온을 포함하는 산화물인 것을 특징으로 하는 박막 트랜지스터 기판.
3. The method of claim 2,
The red dye is an oxide containing a Ru 2 + system rare earth ion or Fe 2 + system transition metal ion,
The green dye is an oxide containing a Cr 3 + system transition metal ion,
It said blue dye is a thin film transistor substrate, wherein an oxide containing Co 2 +-based transition metal ion.
제 1 항에 있어서,
상기 발색 물질은 크기에 따라 파장이 상이한 적색 컬러, 녹색 컬러 및 청색 컬러를 발생시키는 금속 나노 입자인 것을 특징으로 하는 박막 트랜지스터 기판.
The method according to claim 1,
Wherein the coloring material is a metal nanoparticle that generates red, green, and blue colors having different wavelengths depending on sizes.
제 4 항에 있어서,
상기 금속 나노 입자는 금 나노계 입자를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
5. The method of claim 4,
Wherein the metal nanoparticles include gold nanoparticles.
제 1 항에 있어서,
상기 화소 전극 상에 바로 접한 오버코트층을 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
The method according to claim 1,
And an overcoat layer directly adjacent to the pixel electrode.
제 1 항에 있어서,
상기 발색 물질은 결합제에 의해 상기 전도성 나노 와이어에 도핑되는 것을 특징으로 하는 박막 트랜지스터 기판.
The method according to claim 1,
Wherein the coloring material is doped to the conductive nanowire by a binder.
복수개의 서브 화소를 갖는 화소부를 포함하는 기판 위의 각 서브 화소에 게이트 전극을 형성하는 단계;
상기 게이트 전극을 덮도록 상기 기판 상의 전면에 게이트 절연막을 형성하는 단계;
상기 게이트 절연막 상에 상기 게이트 전극과 적어도 일부 중첩하도록 액티브층을 형성하는 단계;
상기 게이트 절연막 상에, 서로 이격하여 상기 액티브층 상의 양측에 각각 소스 전극 및 드레인 전극을 형성하는 단계;
상기 드레인 전극의 상면 일부 및 측면과 직접 접속되고, 상기 드레인 전극과의 접속 부위를 제외하여 상기 게이트 절연막 상에 접하며, 전도성 나노 와이어의 말단 극성기에 발색 물질이 도핑되는 화소 전극을 형성하는 단계;
상기 소스 전극 및 드레인 전극과 상기 화소 전극을 덮도록 상기 기판 상의 전면에 보호막을 형성하는 단계; 및
상기 보호막을 사이에 두고 상기 화소 전극과 프린지 필드를 이루는 공통 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
Forming a gate electrode in each sub-pixel on a substrate including a pixel portion having a plurality of sub-pixels;
Forming a gate insulating film on the entire surface of the substrate so as to cover the gate electrode;
Forming an active layer on the gate insulating film so as to overlap at least a part with the gate electrode;
Forming a source electrode and a drain electrode on both sides of the active layer, the source electrode and the drain electrode being spaced apart from each other on the gate insulating film;
Forming a pixel electrode directly connected to a part of a top surface of the drain electrode and a side surface of the conductive nanowire, the pixel electrode being in contact with the gate insulating film except a connection portion with the drain electrode and doped with a coloring material in a terminal polar group of the conductive nanowire;
Forming a protective film on the entire surface of the substrate so as to cover the source electrode and the drain electrode and the pixel electrode; And
And forming a common electrode between the pixel electrode and the fringe field through the protective film.
제 8 항에 있어서,
상기 화소 전극 상에 바로 접하여 오버코트층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
9. The method of claim 8,
And forming an overcoat layer directly on the pixel electrode. ≪ RTI ID = 0.0 > 11. < / RTI >
제 8 항에 있어서,
상기 발색 물질은 결합제에 의해 상기 전도성 나노 와이어에 도핑되는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
9. The method of claim 8,
Wherein the coloring material is doped to the conductive nanowire by a binder.
제 8 항에 있어서,
상기 서브 화소는 적색 서브 화소, 녹색 서브 화소 및 청색 서브 화소를 포함하며,
상기 적색 서브 화소에 인쇄 방법에 의해 상기 전도성 나노 와이어에 적색 발색 물질을 도핑한 제 1 용액,
상기 녹색 서브 화소에 인쇄 방법에 의해 상기 전도성 나노 와이어에 녹색 발색 물질을 도핑한 제 2 용액,
상기 청색 서브 화소에 인쇄 방법에 의해 상기 전도성 나노 와이어에 청색 발색 물질을 도핑한 제 3 용액을
각각 상기 서브 화소들에 구비된 드레인 전극을 포함한 상기 게이트 절연막 상에 코팅하여 상기 화소 전극을 형성하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
9. The method of claim 8,
The sub-pixel includes a red sub-pixel, a green sub-pixel, and a blue sub-pixel,
A first solution in which the conductive nanowire is doped with a red coloring material in the red sub-pixel by a printing method,
A second solution obtained by doping the conductive nanowire with a green coloring material on the green sub-pixel by a printing method,
And a third solution doped with the blue coloring material in the conductive nanowire is applied to the blue sub-
Wherein each of the pixel electrodes is formed on the gate insulating layer including the drain electrode of the sub-pixels.
제 8 항에 있어서,
상기 서브 화소는 적색 서브 화소, 녹색 서브 화소 및 청색 서브 화소를 포함하며,
상기 화소 전극을 형성하는 단계에서,
상기 전도성 나노 와이어에 적색 발색 물질을 도핑한 제 1 용액을 상기 게이트 절연막 상에 전면 증착 후, 에칭하여 상기 적색 서브 화소 내 상기 드레인 전극과 접속된 상기 화소 전극을 형성하고,
상기 전도성 나노 와이어에 녹색 발색 물질을 도핑한 제 2 용액을 상기 게이트 절연막 상에 전면 증착 후, 에칭하여 상기 녹색 서브 화소 내 상기 드레인 전극과 접속된 상기 화소 전극을 형성하고,
상기 전도성 나노 와이어에 청색 발색 물질을 도핑한 제 3 용액을 상기 게이트 절연막 상에 전면 증착 후, 에칭하여 상기 청색 서브 화소 내 상기 드레인 전극과 접속된 상기 화소 전극을 형성하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
9. The method of claim 8,
The sub-pixel includes a red sub-pixel, a green sub-pixel, and a blue sub-pixel,
In the step of forming the pixel electrode,
Depositing a first solution doped with a red color material on the conductive nanowire over the gate insulating layer and etching the first solution to form the pixel electrode connected to the drain electrode in the red sub-
Depositing a second solution doped with a green coloring material on the conductive nanowire over the gate insulating layer and etching the second solution to form the pixel electrode connected to the drain electrode in the green sub-
Wherein a third solution doped with a blue coloring material to the conductive nanowire is entirely deposited on the gate insulating layer and then etched to form the pixel electrode connected to the drain electrode in the blue sub- ≪ / RTI >
제 1항에 있어서,
상기 게이트 절연막은 상기 보호막보다 얇은 것을 특징으로 하는 박막 트랜지스터 기판.
The method according to claim 1,
Wherein the gate insulating layer is thinner than the protective layer.
제 1항에 있어서,
상기 복수개의 서브 화소는 각각 서브 화소내 상기 게이트 절연막과 보호막 사이에 위치한 상기 화소 전극 내 발색 물질에 의해 상기 기판 하측에서 상기 기판측으로 전달하는 광의 투과 파장이 결정되는 것을 특징으로 하는 박막 트랜지스터 기판.
The method according to claim 1,
Wherein a transmission wavelength of light transmitted from the lower side of the substrate to the substrate side is determined by the coloring material in the pixel electrode positioned between the gate insulating film and the protective film in each of the plurality of sub-pixels.
제 8항에 있어서,
상기 전도성 나노 와이어의 말단 극성기는 수산화기(hydroxyl)인 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
9. The method of claim 8,
Wherein the terminal polar group of the conductive nanowire is a hydroxyl group.
KR1020110114287A 2011-11-04 2011-11-04 Thin film transistor substrate and method of fabricating the same KR101950822B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110114287A KR101950822B1 (en) 2011-11-04 2011-11-04 Thin film transistor substrate and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110114287A KR101950822B1 (en) 2011-11-04 2011-11-04 Thin film transistor substrate and method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20130049337A KR20130049337A (en) 2013-05-14
KR101950822B1 true KR101950822B1 (en) 2019-04-26

Family

ID=48660104

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110114287A KR101950822B1 (en) 2011-11-04 2011-11-04 Thin film transistor substrate and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR101950822B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010152298A (en) * 2008-11-21 2010-07-08 Toppan Printing Co Ltd Thin film transistor, method for manufacturing the same, and image display apparatus

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101433047B1 (en) * 2007-05-17 2014-08-25 삼성디스플레이 주식회사 Transparent electrode for display and method for manufacturing the same
KR20090023803A (en) * 2007-09-03 2009-03-06 삼성전자주식회사 Liquid crystal display panel and method of manufacturing the same
KR101715226B1 (en) * 2009-12-24 2017-03-10 엘지디스플레이 주식회사 Liquid crystal display device and Method of fabricating the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010152298A (en) * 2008-11-21 2010-07-08 Toppan Printing Co Ltd Thin film transistor, method for manufacturing the same, and image display apparatus

Also Published As

Publication number Publication date
KR20130049337A (en) 2013-05-14

Similar Documents

Publication Publication Date Title
CN100544005C (en) Thin film transistor substrate of horizontal electric field applying type and manufacture method thereof
JP5351388B2 (en) Display device
KR101451403B1 (en) Thin Film Transistor Substrate Having Metal Oxide Semiconductor And Method For Manufacturing The Same
KR20120080885A (en) Liquid crystal display
CN104749841B (en) Thin-film transistor array base-plate and its manufacture method
KR20040086925A (en) Liquid crystal display apparatus of horizontal electronic field applying type and fabricating method thereof
CN104423107A (en) Liquid crystal display device and febrication method thereof
KR101969568B1 (en) Thin Film Transistor Substrate Having Oxide Semiconductor and Manufacturing Method Thereof
KR20130104429A (en) Liquid crystal display device and method of fabricating the same
US7894010B2 (en) Liquid crystal display panel and method for fabricating the same
KR101631620B1 (en) Fringe field switching liquid crystal display device and method of fabricating the same
KR20120136239A (en) Thin film transistor substrate and method of fabricating the same
KR20160125598A (en) Thin film transistor array substrate and method of manufacturing thereof and display device having the thin film transistor array substrate
KR101146490B1 (en) In Plane Switching Mode Display device and the fabrication method thereof
KR20120015162A (en) Liquid crystal display device and method for fabricating the same
KR101950822B1 (en) Thin film transistor substrate and method of fabricating the same
KR101147267B1 (en) Thin Film Transistor Substrate of Horizontal Electronic Fileld and Method of Fabricating the same
KR102109678B1 (en) Liquid crystal display
KR101366916B1 (en) Liquid Crystal Display Device
KR20090083751A (en) Liquid crystal display
KR20160141143A (en) A display device
KR100926429B1 (en) Liquid crystal display device and method of manufacturing the same
KR101974609B1 (en) Thin Film Transistor Substrate Having Metal Oxide Semiconductor And Method For Manufacturing The Same
KR101136207B1 (en) Thin film transistor array substrate and fabricating method thereof
KR101747721B1 (en) Liquid crystal display device and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right