KR101948128B1

KR101948128B1 - 제어 장치, 이를 포함하는 ｌｅｄ 발광 장치, 및 제어 방법

Info

Publication number: KR101948128B1
Application number: KR1020100014309A
Authority: KR
Inventors: 조계현; 정민호; 박성윤; 김동환
Original assignee: 페어차일드코리아반도체 주식회사
Priority date: 2010-02-17
Filing date: 2010-02-17
Publication date: 2019-02-15
Also published as: KR20110094733A; CN102163913A; US20110199010A1; US8633660B2; CN102163913B

Abstract

본 발명은 전력 스위치의 스위칭 동작 제어 장치, 이를 포함하는 LED 발광 장치, 및 제어 방법에 관한 것이다.
본 발명에 따른 제어 장치는, 전력 스위치의 입력단 전압이 영 전압이 되는 영 교차 시점을 검출하고, 검출된 영 교차 시점을 이용하여 상기 전력 스위치의 입력단 전압에 동기되는 기준 신호를 생성하며, 상기 영 교차 시점에 대응하는 블록킹 기간 동안 상기 생성된 기준 신호를 영 전압 보다 높은 제1 전압으로 보상한다.

Description

제어 장치, 이를 포함하는 ＬＥＤ 발광 장치, 및 제어 방법{CONTROL DEVICE,LED EMITTING LIGHT DEVICE COMPRISING THE SAME, AND CONTROL METHOD}

본 발명은 스위칭 동작을 제어하는 제어 장치, 이를 포함하는 LED 발광 장치, 및 제어 방법에 관한 것이다.

벅 컨버터(buck converter)는 교류 입력을 정류하는 브릿지 다이오드를 포함한다. 특히, 벌키 커패시터(bulky capacitor)를 포함하지 않는 벅 컨버터는 벅 컨버터에 연결되어 있는 부하의 크기에 따라서 정류 다이오드 출력 전압이 변동된다. 정류 다이오드 출력 전압이란, 벅 컨버터에 입력되는 교류 전원을 정류한 전압이다. 이하, 정류 다이오드 출력 전압을 입력 전압이라 한다.

또한 벅 컨버터에 연결되어 있는 부하의 크기는, 벅 컨버터의 동작을 제어하는 전력 스위치의 스위칭 동작에 따라 달라진다. 전력 스위치(S)가 스위칭 동작하지 않으면, 벅 컨버터의 입력 임피던스는 매우 크고, 이에 따라 입력 전압은 일정한 DC 오프셋(offset) 전압을 갖는다. 이러한 DC 오프셋(offset) 전압은 입력 전압의 크기 또는 위상을 검출하는데 악영향을 끼친다.

도 1은 벅 컨버터를 이용한 복수의 LED로 이루어진 LED 열(string)에 전류를 공급하여 복수의 LED를 발광시키는 LED 발광 장치를 나타내고 있다. 도 1에서 정류 다이오드는 브릿지 다이오드(14)로 구현된다.

도 1에 도시된 바와 같이, LED 발광 장치에서 교류 전원(AC)은 브릿지 다이오드(14)를 통과하여 정류된다. 브릿지 다이오드(14)는 입력 교류 전원을 전파 정류한다. 정류된 전압 즉, 입력 전압이 인덕터(11)에 공급되며, 인덕터(11)는 전력 스위치(S)의 동작에 따라 복수의 LED에 구동 전류를 공급한다. 전력 스위치(S)를 포함하는 스위칭부(15)는 전력 스위치(S)의 스위칭 동작을 제어한다.

전력 스위치(S)가 온 상태일 때, 인덕터(11)에 흐르는 인덕터 전류(IL)는 증가하고, 전력 스위치(S)가 오프 상태일 때, 인덕터 전류(IL)는 감소한다. 한 스위칭 주기 동안 인덕터 전류(IL)의 최고 값은 브릿지 다이오드(14)를 통과한 전파 정류된 전류에 따른다. 따라서 인덕터 전류(IL)의 피크 치는 전파 정류된 사인 파를 따르고, 인덕터 전류(IL)는 피크 치까지 상승한 후 감소하는 한 주기가 반복되는 파형이다. 전력 스위치(S)의 듀티는 입력 전압에 따라 결정된다. 구체적으로, 출력 전력을 일정하게 유지하기 위해 입력 전압이 클수록 듀티가 감소하고, 입력 전압이 작을수록 듀티가 증가한다.

전력 스위치(S)의 스위칭 동작을 제어하기 위해 입력 전압에 대한 정보가 필요하다. 브릿지 다이오드(14)에 전기적으로 연결되어 있는 전력 스위치(S)의 입력단의 전압은 입력 전압과 유사한 파형을 가진다.

이때, 입력 전압이 부하 변동이나 입력 교류 전원의 노이즈 등에 의해 영 전압이 되지 못하는 상황에서 스위칭부(15)가 전력 스위치(S)의 스위칭 동작을 제어하면, 입력 전압의 DC 오프 셋 전압에 의해 스위칭 부(15)가 잘못된 입력 전압 정보를 바탕으로 전력 스위치(15)를 제어하기 때문이다. 전력 스위치(S)가 잘못 제어되면, 전력 스위치(S)의 스위칭 동작에 의한 노이즈가 발생하여, 입력 전압이 0 전압 가까이 감소 되지 않는다.

본 발명의 과제는 노이즈의 영향을 받지 않고 동작할 수 있는 컨버터를 제어하는 제어 장치 및 제어 방법을 제공하는 것이다. 또한, 제어 장치를 포함하는 LED 발광 장치를 제공하는 것이다.

본 발명의 한 특징에 따른 전력 스위치의 스위칭 동작을 제어하는 제어 장치는, 상기 전력 스위치의 입력단 전압이 영 전압이 되는 영 교차 시점을 검출하고, 검출된 영 교차 시점을 이용하여 상기 전력 스위치의 입력단 전압에 동기되는 기준 신호를 생성하며, 상기 영 교차 시점에 대응하는 블록킹 기간 동안 상기 생성된 기준 신호를 영 전압 보다 높은 제1 전압으로 보상하는 기준 신호 생성부; 및 상기 전력 스위치에 흐르는 전류에 대응하는 감지 전류와 상기 보상된 기준 신호를 비교하여 상기 전력 스위치의 스위칭 동작을 제어 및 스위칭 시키는 PWM 제어부를 포함한다.

상기 기준 신호 생성부는, 상기 전력 스위치의 입력단 전압에 대응하는 검출 전압을 생성하는 전압 검출부; 상기 검출 전압과 상기 블록킹 기간을 검출하기 위한 소정의 임계 전압을 비교하여, 상기 비교 결과에 따라 상기 블록킹 기간을 검출하고, 상기 블록킹 기간에 따라 변동하는 영 교차 검출 신호를 생성하는 영 교차 검출부; 상기 영 교차 검출 신호 및 소정의 클록 신호를 이용하여 상기 기준 신호가상기 전력 스위치의 입력단 전압에 동기 되게 하는 기준 클록 신호를 생성하는 기준 클록 생성부; 상기 기준 클록 신호와 상기 영 교차 검출 신호를 이용하여 상기 기준 신호의 한 주기 동안 상기 기준 클록 신호에 따라 순차적으로 증가한 후 감소하는 디지털 신호를 생성하는 디지털 정현파 생성부; 상기 디지털 신호를 아날로그 신호로 변환하여 상기 기준 신호를 생성하는 디지털-아날로그 변환부; 및 상기 영 교차 검출 신호 및 상기 기준 신호를 이용하여 상기 블록킹 기간 동안 상기 기준 신호를 제1 전압으로 유지하는 보상부를 포함한다.

상기 전압 검출부는, 상기 전력 스위치의 입력단 전압에 대응하는 검출 전류를 생성하는 전압-전류 변환 수단; 및 상기 검출 전류가 흐르는 저항을 포함하고, 상기 검출 전압은 상기 저항에 의해 발생한다.

상기 영 교차 검출 신호는, 상기 전력 스위치가 오프 상태일 때 발생하는 상기 검출 전압이 상기 임계 전압보다 작아지는 시점부터 상기 임계 전압보다 커지는 시점까지의 제1 기간 동안 제1 레벨이고, 상기 제1 기간 이외의 기간에서 제1 레벨과 다른 제2 레벨이며, 상기 제1 기간은 상기 블록킹 기간이다.

상기 기준 클록 생성부는, 상기 영 교차 검출 신호를 이용하여 연속되는 영 교차 시점을 추정하고, 추정된 영 교차 시점간의 간격을 상기 기준 신호의 한 주기로 설정 하며, 상기 클록 신호를 분주하여 상기 기준 신호의 한 주기 동안 소정의 기준 횟수 만큼 상승 및 하강 에지(edge)를 포함하는 기준 클록 신호를 생성한다. 상기 추정된 영 교차 시점은 상기 블록킹 기간의 임의의 시점이고, 상기 기준 횟수는 상기 기준 신호를 상기 전력 스위치의 입력단 전압과 유사하게 생성하기 위해 설정된다.

상기 디지털 정현파 생성부는, 상기 기준 신호의 한 주기 기간 중 발생하는 상기 기준 클록 신호의 첫 번째 에지가 발생한 시점부터 상기 기준 횟수의 반에 대응하는 상기 기준 클록 신호의 n 번째 에지가 발생한 시점까지 상기 디지털 신호를 증가시키고, 상기 n+1 번째 에지가 발생한 시점부터 상기 기준 횟수에 대응하는 상기 기준 클록 신호의 에지가 발생한 시점까지 상기 디지털 신호를 감소시킨다.

상기 기준 신호 생성부는, 상기 전력 스위치의 입력단 전압에 대응하는 검출 전압을 생성하는 전압 검출부; 상기 검출 전압과 상기 블록킹 기간을 검출하기 위한 소정의 임계 전압을 비교하여, 상기 비교 결과에 따라 상기 블록킹 기간을 검출하고, 상기 블록킹 기간에 따라 변동하는 영 교차 검출 신호를 생성하는 영 교차 검출부; 상기 영 교차 검출 신호 및 소정의 클록 신호를 이용하여 상기 기준 신호가상기 전력 스위치의 입력단 전압에 동기 되게 하는 기준 클록 신호를 생성하는 기준 클록 생성부; 상기 기준 클록 신호와 상기 영 교차 검출 신호를 이용하여 상기 기준 신호의 한 주기 동안 상기 기준 클록 신호에 따라 순차적으로 증가한 후 감소하는 디지털 신호를 생성하는 디지털 정현파 생성부; 및 상기 디지털 신호를 아날로그 신호로 변환하여 상기 기준 신호를 생성하는 디지털-아날로그 변환부를 포함하고, 상기 디지털 신호는 상기 블록킹 기간 동안 일정한 값으로 유지된다.

상기 기준 클록 생성부는, 상기 영 교차 검출 신호를 이용하여 연속되는 영 교차 시점을 추정하고, 추정된 영 교차 시점간의 간격을 상기 기준 신호의 한 주기로 설정 하며, 상기 클록 신호를 분주하여 상기 기준 신호의 한 주기 동안 소정의 기준 횟수만큼 상승 및 하강 에지(edge)를 포함하는 기준 클록 신호를 생성한다. 상기 추정된 영 교차 시점은 상기 블록킹 기간의 임의의 시점이고, 상기 기준 횟수는 상기 기준 신호를 상기 전력 스위치의 입력단 전압과 유사하게 생성하기 위해 설정된다.

본 발명의 다른 특징에 따른 전력 스위치의 스위칭 제어 방법은, 상기 전력 스위치의 입력단 전압이 영 전압이 되는 영 교차 시점을 검출하는 단계; 상기 검출된 영 교차 시점을 이용하여 상기 전력 스위치의 입력단 전압에 동기되는 기준 신호를 생성하는 단계; 및 상기 영 교차 시점에 대응하는 블록킹 기간 동안 상기 생성된 기준 신호를 영 전압 보다 높은 제1 전압으로 보상하는 단계를 포함한다.

상기 제어 방법은, 상기 전력 스위치에 흐르는 전류에 대응하는 감지 전류와 상기 보상된 기준 신호를 비교하여 상기 전력 스위치의 스위칭 동작을 제어하는 단계를 더 포함한다.

상기 기준 신호 생성단계는, 상기 전력 스위치의 입력단 전압에 대응하는 검출 전압을 생성하는 단계; 상기 검출 전압과 상기 블록킹 기간을 검출하기 위한 소정의 임계 전압을 비교하여, 상기 비교 결과에 따라 상기 블록킹 기간을 검출하고, 상기 블록킹 기간에 따라 변동하는 영 교차 검출 신호를 생성하는 단계; 상기 영 교차 검출 신호 및 소정의 클록 신호를 이용하여 상기 기준 신호가상기 전력 스위치의 입력단 전압에 동기 되게 하는 기준 클록 신호를 생성하는 단계; 상기 기준 클록 신호와 상기 영 교차 검출 신호를 이용하여 상기 기준 신호의 한 주기 동안 상기 기준 클록 신호에 따라 순차적으로 증가한 후 감소하는 디지털 신호를 생성하는 단계; 및 상기 디지털 신호를 아날로그 신호로 변환하여 상기 기준 신호를 생성하는 단계를 포함한다. 또한, 상기 디지털 신호는 상기 블록킹 기간 동안 일정한 값으로 유지될 수 있다.

본 발명의 또 다른 특징에 따른 LED 발광 장치는, 복수의 LED를 포함하는 LED 열; 전력 스위치의 스위칭 동작에 따라 상기 LED 열에 전류를 공급하는 컨버터; 및 상기 전력 스위치의 입력단 전압이 영 전압이 되는 영 교차 시점을 검출하여, 검출된 영 교차 시점을 이용하여 상기 전력 스위치의 입력단 전압에 동기되는 기준 신호를 생성하고, 상기 영 교차 시점에 대응하는 블록킹 기간 동안 상기 생성된 기준 신호를 영 전압 보다 높은 제1 전압으로 보상하고, 상기 전력 스위치에 흐르는 전류에 대응하는 감지 전류와 상기 보상된 기준 신호를 비교하여 상기 전력 스위치의 스위칭 동작을 제어 및 스위칭 시키는 제어 장치를 포함한다.

상기 제어 장치는, 상기 기준 신호를 생성 및 보상하는 기준 신호 생성부를 포함하고, 상기 기준 신호 생성부는, 상기 전력 스위치의 입력단 전압에 대응하는 검출 전압을 생성하는 전압 검출부; 상기 검출 전압과 상기 블록킹 기간을 검출하기 위한 소정의 임계 전압을 비교하여, 상기 비교 결과에 따라 상기 블록킹 기간을 검출하고, 상기 블록킹 기간에 따라 변동하는 영 교차 검출 신호를 생성하는 영 교차 검출부; 상기 영 교차 검출 신호 및 소정의 클록 신호를 이용하여 상기 기준 신호가상기 전력 스위치의 입력단 전압에 동기 되게 하는 기준 클록 신호를 생성하는 기준 클록 생성부; 상기 기준 클록 신호와 상기 영 교차 검출 신호를 이용하여 상기 기준 신호의 한 주기 동안 상기 기준 클록 신호에 따라 순차적으로 증가한 후 감소하는 디지털 신호를 생성하는 디지털 정현파 생성부; 상기 디지털 신호를 아날로그 신호로 변환하여 상기 기준 신호를 생성하는 디지털-아날로그 변환부; 및 상기 영 교차 검출 신호 및 상기 기준 신호를 이용하여 상기 블록킹 기간 동안 상기 기준 신호를 상기 제1 전압으로 유지하는 보상부를 포함한다.

상기 제어 장치는, 상기 기준 신호를 생성 및 보상하는 기준 신호 생성부를 포함하고, 상기 기준 신호 생성부는, 상기 전력 스위치의 입력단 전압에 대응하는 검출 전압을 생성하는 전압 검출부; 상기 검출 전압과 상기 블록킹 기간을 검출하기 위한 소정의 임계 전압을 비교하여, 상기 비교 결과에 따라 상기 블록킹 기간을 검출하고, 상기 블록킹 기간에 따라 변동하는 영 교차 검출 신호를 생성하는 영 교차 검출부; 상기 영 교차 검출 신호 및 소정의 클록 신호를 이용하여 상기 기준 신호가상기 전력 스위치의 입력단 전압에 동기 되게 하는 기준 클록 신호를 생성하는 기준 클록 생성부; 상기 기준 클록 신호와 상기 영 교차 검출 신호를 이용하여 상기 기준 신호의 한 주기 동안 상기 기준 클록 신호에 따라 순차적으로 증가한 후 감소하는 디지털 신호를 생성하는 디지털 정현파 생성부; 및 상기 디지털 신호를 아날로그 신호로 변환하여 상기 기준 신호를 생성하는 디지털-아날로그 변환부를 포함하고,상기 디지털 신호는 상기 블록킹 기간 동안 상기 제1 전압으로 유지된다.

본 발명에 따르면 노이즈에 영향을 받지 않고 스위칭 동작을 제어할 수 있는 제어 장치, 이를 포함하는 LED 발광 장치, 및 제어 방법을 제공한다.

도 1은 벅 컨버터를 이용한 복수의 LED로 이루어진 LED 열(string)에 전류를 공급하여 복수의 LED를 발광시키는 LED 발광 장치를 나타내고 있다.
도 2는 본 발명의 실시 예에 따른 컨버터(1) 및 컨버터(1)를 제어하는 제어장치(2)를 포함하는 LED 발광 장치(10)를 나타낸 도면이다.
도 3은 본 발명의 실시 예를 설명하기 위해서 전파 정류 전압, 드레인 전압, 검출 전압, 영 교차 검출 신호, 기준 클록 신호 및 기준 신호를 나타낸 도면이다.
도 4는 본 발명의 실시 예에 따른 전압 검출부(211)를 나타낸 도면이다. JFET(231)의 전류가 드레인 전압(Vd)에 대응하는 검출 전류이다.
도 5는 드레인 전압(Vd)의 노이즈에 따라 검출 전압에 발생한 노이즈가 영 교차 검출 신호(ZCD)에 미치는 영향을 나타낸 도면이다.
도 6은 본 발명의 실시 예에 따른 보상부(216)를 나타낸 도면이다.
도 7은 본 발명의 실시 예에 따라 발생한 보상 기준 신호(CREF), 및 보상 기준 신호(CREF)에 의해 스위칭 동작이 제어될 때 드레인 전압(Vd)을 나타낸 도면이다.
도 8에서는 본 발명의 다른 실시 예에 따른 기준 신호 생성부를 나타낸 도면이다.
도 9는 본 발명의 다른 실시 예에 따라 발생하는 기준 신호(SREF')를 나타낸 도면이다.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

이하 본 발명의 실시 예에 따른 컨버터, 컨버터 제어 장치 및 이를 포함하는 LED 발광 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.

도 2는 본 발명의 실시 예에 따른 컨버터(1) 및 컨버터(1)를 제어하는 제어장치(2)를 포함하는 LED 발광 장치(10)를 나타낸 도면이다.

도 2에 도시된 바와 같이, 컨버터(1)의 전력 스위치(M)는 제어 장치(2)로부터 전달되는 게이트 신호(VG)에 따라 스위칭 동작한다. 전력 스위치(M)는 NMOSFET(n-channel metal oxide semiconductor filed effect transistor)으로 구성되어 있다. 전력 스위치(M)의 드레인 전극에 드레인 전극이 연결되고, 게이트 신호(VG)에 따라 스위칭 동작하는 감지 트랜지스터(SFET)는 전력 스위치(M)에 흐르는 전류를 감지한다. 감지 트랜지스터(ST)에 흐르는 전류는 전력 스위치(M)에 흐르는 전류에 비해 매우 작은 값으로, 감지 트랜지스터(ST)에 흐르는 전류가 저항(R)에 흘러 감지 전압(Vsense)이 발생한다. 감지 트랜지스터(ST) 역시 NMOSFET이다.

컨버터(1)는 전력 스위치(M), 브릿지 다이오드(bridge diode)(110), 다이오드(FRD), 및 인덕터(L)를 포함한다.

브릿지 다이오드(110)는 4 개의 다이오드(111-114)로 구성되며, 입력 교류 전원(AC)을 전파 정류하여, 전파 정류 전압(Vrec)을 생성한다.

브릿지 다이오드(110)의 출력 단은 인덕터(L)의 일단에 연결되어 있다. 인덕터(L)의 일단에는 전파 정류 전압(Vrec)이 공급되고, 인덕터(L)의 타단은 LED 열(3)의 일단에 연결되어 있다. 다이오드(FRD)는 고속 회복 다이오드(fast recovery diode)로서, 전력 스위치(M)의 드레인 전극과 인덕터(L)의 일단에 연결되어 있다. 다이오드(FRD)는 전력 스위치(M)의 스위칭 동작에서 발생하는 역복구(reverse recovery) 전류가 흐르는 경로를 제공한다.

전력 스위치(M)의 드레인 전극은 LED 열(3)의 타단에 연결되어 있고, 소스 전극은 접지되며, 게이트 전극은 제어 장치(2)로부터 전달되는 게이트 신호(VG)가 입력된다. 전력 스위치(M)은 게이트 신호(VG)에 의해 스위칭 된다.

감지 트랜지스터(ST)는 전력 스위치(M)의 드레인 전극에 연결된 드레인 전극, 게이트 신호(VG)가 전달되는 게이트 전극 및 접지된 소스 전극을 포함한다. 감지 트랜지스터(ST)는 전력 스위치(M)에 흐르는 전류를 감지한다.

전력 스위치(M)가 턴 온 되고, 인덕터 전류(IL)가 LED 열(3) 및 전력 스위치(M)를 통해 흐른다. 전력 스위치(M)에 흐르는 전류(이하, 드레인 전류(Ids)라 함.)에 비해 소정 비율을 가지는 감지 전류(Is)가 감지 트랜지스터(SFET)에 흐른다. 전력 스위치(M)의 스위칭 동작에 따라 브릿지 다이오드(12)에 의해 정류된 전력이 LED 열에 공급된다. 전력 스위치(M)가 턴 온 되면, 인덕터(L)에 흐르는 인덕터 전류(IL)가 발생하고, 인덕터(IL)는 일정한 LED 열(3)에 전류가 공급되어 LED 열은 발광한다.

제어 장치(2)는 전력 스위치(M)의 입력단 즉, 실시 예에서는 전력 스위치(M)의 드레인 전극의 전압(이하, 드레인 전압(Vd)이라 함.)을 감지하여 드레인 전압(Vd) 파형에 따르는 기준 신호(SREF)를 생성하고, 보상된 기준 신호(CREF)와 감지 전류(Is)를 이용하여 전력 스위치(M)의 스위칭 동작을 제어한다. 이 때, 제어 장치(2)는 기준 신호(SREF)를 드레인 전압(Vd)이 영 전압이 되는 영 교차 시점을 검출하기 위해 드레인 전압(Vd)이 영 전압에 가까운 구간(이하, 블록킹(blocking) 구간)을 먼저 검출한다. 블록킹 구간은 영 교차 시점에 대응하는 구간이다. 제어 장치(2)는 블록킹 구간에서 기준 신호(SREF)를 영 전압 보다 높은 일정한 전압으로 유지하여 보상 기준 신호(CREF)를 생성한다. 그러면 전력 스위치(M)가 블록킹 구간 동안 턴 온 상태를 유지한다.

제어 장치(2)는 기준 신호 생성부(210) 및 PWM 제어부(220)를 포함한다.

기준 신호 생성부(210)는 전력 스위치(M)의 드레인 전압(Vd)을 감지하여, 감지된 드레인 전압(Vd)에 따르는 기준 신호(SREF)를 생성한다. 기준 신호 생성부(210)는 드레인 전압(Vd)이 0에 교차하는 시점을 검출하고, 검출된 시점 간의 간격을 주기로 하는 기준 신호(SREF)를 생성한다. 브릿지 다이오드의 노이즈에 드레인 전압(Vd)이 영향을 받으면, 드레인 전압(Vd)도 노이즈가 발생하고, 이 노이즈에 의해 블록킹 구간에서 드레인 전압(Vd)이 0에 교차하는 시점을 정확히 검출하기 힘들다. 그러면, 기준 신호(SREF)가 드레인 전압(Vd)에 따르지 않는다.

기준 신호(SREF)가 드레인 전압(Vd)에 따르지 않으면, 전파 정류 전압과 인덕터 전류간의 위상차가 증가하여 역률을 감소시킨다. 전파 정류 전압과 인덕터 전류의 위상차가 적을수록 역률이 향상되는데, 기준 신호(SREF)의 주기가 변동하면, 인덕터 전류의 주기도 변동한다. 드레인 전압(Vd)은 전파 정류 전압과 동일한 위상과 주기를 가지므로, 기준 신호(SREF)가 드레인 전압(Vd)을 따르지 않으면, 전파 정류 전압과 인덕터 전류간의 위상차가 증가한다. 결국, 컨버터(1)의 역률이 저하된다. 이런 문제를 방지하기 위해, 본원에서는 노이즈에 영향을 받지 않고, 드레인 전압(Vd)에 따르는 기준 신호(SREF)를 생성한다.

이하, 도 3을 참조하여 본 발명의 실시 예에 따른 기준 신호 생성부(210)의 그 동작을 상세히 설명한다.

도 3은 본 발명의 실시 예를 설명하기 위해서 전파 정류 전압, 드레인 전압, 검출 전압, 영 교차 검출 신호, 기준 클록 신호 및 기준 신호를 나타낸 도면이다. 도 3에 도시된 전파 정류 전압, 드레인 전압 및 검출 전압은 이상적으로 노이즈가 발생하지 않을 때 발생하는 파형으로 도시되어 있다.

도 3에 도시된 바와 같이, 드레인 전압(Vd)은 전력 스위치(M)가 턴 오프일 때, 전파 정류 전압(Vrec)에 따른다. 전력 스위치(M)가 턴 온 일 때, 드레인 전압(Vd)은 0이 된다.

기준 신호 생성부(210)는 전압 검출부(211), 영 교차 검출부(212)(zero crossing detector), 기준 클록 생성부(213), 디지털 정현파 생성부(214), 디지털-아날로그 변환기(digital-analog converter, 이하, "DAC"라 함.)(215) 및 보상부(216)를 포함한다.

전압 검출부(211)는 드레인 전압(Vd)을 입력 받아, 드레인 전압(Vd)에 대응하는 검출 전압(VDT)을 생성한다. 전압 검출부(211)는 감지된 드레인 전압(Vd)이 소정의 클램프 전압 이상인 경우, 클램프 전압으로 검출 전압(VDT)을 출력한다. 따라서 도 3에 도시된 바와 같은 검출 전압(VDT)이 생성된다. 전압 검출부(211)는 드레인 전압(Vd)에 따라 전류를 발생시키는 전압-전류 변환 수단을 포함하고, 전압-전류 변환 수단으로부터 발생한 검출 전류에 대응하는 전압을 검출 전압(VDT)으로 생성한다. 전압-전류 변환 수단은 드레인 전압(Vd)이 증가함에 따라 전류를 증가시키고, 드레인 전압(Vd)이 클램핑 전압 이상이 되면 일정한 전류를 생성한다. 구체적으로, 증가형 금속-산화 반도체 전계 효과 트랜지스터(enhancement metal-oxide semiconductor field effect transistor), JFET(junction gate field-effect transistor), 공핍형 MOSFET(depletion metal-oxide semiconductor field effect transistor) 및 BJT(bipolar junction transistor)등 중 어느 하나를 사용하여 구현할 수 있다. 위에서 언급한 트랜지스터들은 선형 영역에서는 드레인 전압(Vd)에 따라 증가하는 전류를 발생시키고, 포화 영역에서는 드레인 전압(Vd)에 관계 없이 일정한 전류를 발생시킨다. 본 발명의 실시 예에서는 전압-전류 변환 수단으로, JFET을 사용하였다.

도 4는 본 발명의 실시 예에 따른 전압 검출부(211)를 나타낸 도면이다. JFET(231)의 전류가 드레인 전압(Vd)에 대응하는 검출 전류이다.

전압 검출부(211)는 JFET(231), 저항(R1) 및 저항(R2)를 포함한다. JFET(231)의 게이트-소스 전압은 JFET의 문턱 전압 이상의 전압이고, JFET(231)의 드레인 전극은 드레인 전압(Vd)과 동일하다. 따라서, JFET(231)이 선형 영역에서 동작할 때, JFET(231)의 전류는 드레인 전압(Vd)에 비례하여 증가하고, 드레인 전압(Vd)이 증가하여 JFET(231)이 포화 영역에서 동작할 때, JFET(231)의 전류는 드레인 전압(Vd)에 관계없이 일정하게 유지된다. JFET(231)의 전류가 저항(R2)에 흘러 발생하는 전압이 검출 전압(VDT)이다.

영교차 검출부(212)는 검출 전압을 이용하여 드레인 전압(Vd)이 영 전압에 가까워지는 블록킹 기간을 감지하고, 블록킹 기간을 나타내는 영 교차 검출 신호(ZCD)를 생성한다. 검출 전압은 전력 스위치가 온 상태인 기간 동안 드레인 전압(Vd)은 0이므로, 전력 스위치가 오프 상태일 때 발생한다. 즉, 영 교차 검출부(212)는 전력 스위치가 오프 상태일 때만 검출 전압과 임계 전압을 비교한다. 앞서 설명한 블록킹 기간은 전력 스위치가 오프 상태일 때의 검출 전압이 소정의 임계 전압보다 작아지는 시점부터 다시 임계 전압에 도달하는 시점까지의 기간이다. 영교차 검출부는 검출 전압이 임계 전압보다 큰 기간 동안에는 하이 레벨을 가지고, 블록킹 기간 동안에 로우 레벨을 가지는 영교차 감지 신호(ZCD)를 생성한다. 본 발명의 실시 예에서는 블록킹 기간 중 어느 한 시점에 드레인 전압(Vd)이 0에 교차한다고 판단된다.

도 5는 드레인 전압(Vd)의 노이즈에 따라 검출 전압에 발생한 노이즈가 영 교차 검출 신호(ZCD)에 미치는 영향을 나타낸 도면이다.

도 5에서 실선은 드레인 전압(Vd)에 노이즈가 발생하지 않을 때, 드레인 전압(Vd), 검출 전압 및 영교차 검출 신호이고, 점선은 드레인 전압(Vd)에 노이즈가 발생할 때, 드레인 전압(Vd), 검출 전압 및 영교차 검출 신호이다. 도 5에 도시된 바와 같이, 기간 P1 및 기간 P2에 드레인 전압(Vd)에 노이즈가 발생한 것으로 가정한다.

노이즈가 발생하지 않을 때, 시점 T1에 검출 전압이 임계 전압까지 작아져 영 교차 검출 신호(ZCD1)는 로우 레벨로 하강한다. 그리고 시점 T2에 검출 전압이 임계 전압까지 상승하여 영 교차 검출 신호(ZCD2)는 하이 레벨로 상승한다.

기간 P1동안 중 일부 기간 P11 동안 노이즈에 의한 드레인 전압(Vd)은 JFET(231)을 포화 영역에서 동작시킨다. 그러면 점선으로 표시된 검출 전압(VDT')은 기간 P11 동안 일정하게 유지되고, 시점 T3에 검출 전압(VDT')이 임계 전압(Vth) 보다 작아진다. 즉, 시점 T3에 영 교차 검출 신호(ZCD2)가 로우 레벨로 하강한다.

노이즈에 의해 시점 T4에 검출 전압(VDT')이 임계 전압(Vth)보다 커지면, 영 교차 검출 신호(ZCD2)는 하이 레벨로 상승한다. 그 후, 시점 T5에 검출 전압이 임계 전압(Vth)보다 작아지면, 영 교차 검출 신호(ZCD2)는 로우 레벨로 하강한다.

그 후, 시점 T2에 검출 전압(VDT)이 임계 전압(Vth)까지 상승하면, 영 교차 검출 신호(ZCD2)는 하이 레벨로 상승한다.

이와 같이, 노이즈에 의한 영 교차 검출 신호(ZCD2)가 발생하면 드레인 전압(Vd) 영 교차 시점을 정확히 예측할 없다. 도 5는 노이즈에 의한 영향을 설명하기 위한 도면에 지나지 않으며, 실제 노이즈에 의해 임계 전압(Vth)보다 작은 검출 전압을 영 교차 검출부(212)가 인식하지 못하면, 영 교차 검출 신호(ZCD)의 주기는 드레인 전압(Vd)의 2배 이상이 될 수 있다.

기준 클록 생성부(213)는 소정의 클록 신호(CLK1) 및 영 교차 검출 신호(ZCD)를 입력 받고, 드레인 전압(Vd)에 동기된 기준 신호(SREF)를 생성하기 위한 기준 클록 신호(RCLK)를 생성한다. 이때, 기준 신호(SREF)는 드레인 전압(Vd)의 파형에 동기된 전파 정류된 정현파를 따른다. 소정의 클록 신호(CLK1)는 오실레이터(222)로부터 입력 받을 수 있다. 기준 클록 생성부(213)는 영 교차 검출 신호(ZCD)를 이용하여 연속되는 영 교차 시점을 추정하여, 추정된 영 교차 시점간의 간격을 기준 신호(SREF)의 한 주기로 하고, 클록 신호(CLK1)를 분주하여 그 주기 동안 소정의 기준 횟수 만큼 상승 및 하강 에지(edge)를 포함하는 기준 클록 신호(RCLK)를 생성한다. 여기서 영 교차 시점은 드레인 전압(Vd)이 영과 교차하는 시점이다. 본 발명의 실시 예에서는 블록킹 기간의 임의의 시점 중 가운데 시점을 영 교차 시점으로 추정할 수 있다. 이렇게 추정된 연속되는 두 개의 영 교차 시점 사이의 기간은 드레인 전압(Vd)의 한 주기에 대응하는 기간으로, 두 개의 영 교차 시점 중 두 번째 영 교차 시점 이후에 발생하는 기준 신호(SREF)의 한 주기이다.

기준 횟수는 일정한 값으로 고정되어 있다. 기준 횟수는 기준 신호(SREF)가 드레인 전압(Vd)을 따르는 파형으로 생성되기 위해 필요한 기준 신호(SREF)의 상승 횟수 및 하강 횟수에 따라 결정된다. 본 발명의 실시 예에서는 기준 신호(SREF)를 소정 기간 동안 점진적으로 상승시킨 후, 소정 기간 동안 점진적으로 하강시킨다. 이 때 상승시키는 횟수와 하강 시키는 횟수는 일정하게 고정되고, 증가시키는 횟수와 감소시키는 횟수의 합이 기준 횟수이다.

기준 클록 생성부(213)는 추정된 연속하는 영 교차 시점 사이의 기간(도 3에서 T11-T16)을 연속하는 영 교차 시점 중 두 번째 영 교차 시점(T16) 이후의 기준 신호(SREF)의 한 주기로 한다. 그리고 기준 클록 생성부(213)는 두 번째 영 교차 시점(T15)에 이어 추정되는 세번째 영 교차 시점(T16)과 두 번째 영 교차 시점 사이의 기간을 세 번째 영 교차 시점(T16) 이후의 기준 신호(SREF)의 한 주기로 한다. 연속하는 주기의 드레인 전압(Vd)은 서로 매우 유사하다. 따라서 직전 주기의 드레인 전압(Vd)에 따라 추정된 연속하는 영 교차 시점으로 결정되는 주기로 현재 주기의 드레인 전압(Vd)에 대응하는 기준 신호(SREF)를 생성하여도 그 오차는 무시할 수 있다.

이와 같은 동작을 반복하여 드레인 전압(Vd)에 따르는 기준 신호(SREF)의 주기를 추정하고, 기준 클록 신호(RCLK)를 생성한다.

디지털 정현파 발생부(214)는 영 교차 검출 신호(ZCD)와 기준 클록 신호(RCLK)를 입력 받고, 두 신호를 이용하여 드레인 전압(Vd)에 동기된 전파 정류 정현를 생성하기 위한 디지털 신호(DS)를 생성한다. 본 발명의 실시 예에 따른 디지털 신호(DS)는 n 비트의 디지털 값이 연속적으로 나열된 형태이며, 앞에서 추정된 기준 신호(SREF)의 한 주기 동안 기준 횟수와 동일한 개수의 n 비트 디지털 값이 나열된 형태이다. 디지털 정현파 생성부(214)는 영 교차 검출 신호(ZCD)를 이용해 기준 신호(SREF) 한 주기의 시작과 끝을 인지하고, 기준 클록 신호(RCLK)에 동기 되어 n 비트 단위의 디지털 신호(DS)를 DAC(215)로 전달한다.

디지털 신호(DS)는 추정된 기준 신호(SREF)의 한 주기 기간 중 반에 해당하는 기간에는 증가하고, 나머지 반에 해당하는 기간에는 감소한다. 이는 기준 횟수에 따라 제어된다. 예를 들면, 기준 횟수가 24인 경우, 연속되는 영 교차 시점 중 첫 번째 영 교차 시점(도 3의 T11) 이후, 기준 클록 신호(RCLK)의 첫번째 에지(edge)가 발생하는 시점 T12부터 12번째 에지가 발생하는 시점 T13까지는 디지털 신호(DS)를 증가되어, 기준 신호(SREF)가 순차적으로 증가한다. 에지는 상승 시점 및 하강 시점을 포함한다. 디지털 값의 증가 량은 전파 정류 정현파를 생성하기 위해 적절한 값으로 설정된다.

기준 클록 신호(RCLK)의 13번째 에지가 발생하는 시점 T14부터 24번째 에지가 발생하는 시점 T15까지는 디지털 신호(DS)가 감소되어, 기준 신호(SREF)가 순차적으로 감소한다. 디지털 신호(DS)의 감소 량은 전파 정류 정현파를 생성하기 위해 적절한 값으로 설정한다.

이와 같이, 도 3에 도시된 바대로 기준 클록 신호(RCLK)의 에지 시점에 동기되어, 기준 신호(SREF)가 상승 또는 하강되어 전파 정류 정현파가 된다.

지금까지 기준 클록 신호(RCLK)의 에지 시점에 디지털 값을 DAC(215)로 전달하는 것으로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 기준 클록 신호(RCLK)의 상승 시점 및 하강 시점 중 어느 한 시점에만 디지털 값을 DAC(215)로 전달할 수도 있다. 그러면 앞서 설명한 기준 클록 신호(RCLK)의 에지 시점에 디지털 값을 DAC(215)로 전달하는 것에 비해 기준 클록 신호(RCLK)의 주파수는 두 배가 된다.

DAC(215)는 입력된 디지털 신호(DS)를 실시간으로 아날로그 전압 신호로 변환하여 생성하여 출력한다. DAC(215)로부터 출력되는 전압 신호가 기준 신호(SREF)가 된다. 기준 신호(SREF)는 전파 정류 정현파와 유사한 형태가 된다.

보상부(216)는 기준 신호(SREF)와 영 교차 검출 신호(ZCD)를 입력 받아, 블록킹 기간 동안 하이 레벨을 가지는 보상 기준 신호(CREF)를 생성한다.

도 6은 본 발명의 실시 예에 따른 보상부(216)를 나타낸 도면이다.

도 6에 도시된 바와 같이, 보상부(216)는 논리 연산부(232) 및 인버터(233)를 포함한다.

인버터(233)는 영 교차 검출 신호(ZCD)를 반전시켜 논리 연산부(232)로 출력하고, 논리 연산부(232)는 반전 영 교차 검출 신호(/ZCD)가 하이 레벨이면 기준 신호(SREF)에 관계없이 하이 레벨의 신호를 가지는 보상 기준 신호(CREF)를 출력한다. 이 때 하이 레벨은 감지 전압보다 충분히 높은 전압이다. 논리 연산부(232)는 반전 영 교차 검출 신호(/ZCD)가 로우 레벨이면 기준 신호(SREF)를 그대로 출력한다.

PWM 제어부(220)는 PWM 비교기(221), 오실레이터(222), SR 래치(223) 및 게이트 구동부(224)를 포함한다.

PWM 비교기(221)는 감지 전압(Vsnese)이 입력되는 비반전 단자(+) 및 보상 기준 신호(CREF)가 입력되는 반전 단자(-)를 포함한다. PWM 비교기(221)는 비반전 단자(+)에 입력되는 신호가 반전 단자(-)에 입력되는 신호 이상이면 하이 레벨의 비교 신호(COM)를 출력하고, 그렇지 않으면 로우 레벨의 비교 신호(COM)를 출력한다. 오실레이터(222)는 전력 스위치(M)의 스위칭 주파수를 결정하는 클록 신호(CLK)를 생성한다.

SR 래치(223)는 비교 신호(COM) 및 클록 신호(CLK)에 따라 게이트 구동부 제어 신호(VGC)를 생성한다. SR 래치(223)는 클록 신호(CLK)가 입력되는 셋단(S), 비교 신호(COM)가 입력되는 리셋 단(R) 및 출력단(Q)를 포함한다. SR 래치(223)는 클록 신호가 상승하는 시점에 하이 레벨의 게이트 구동부 제어 신호(VGC)를 생성하여 유지하고, 비교 신호(COM)가 상승하는 시점에 로우 레벨의 게이트 구동부 제어 신호를 생성한다.

게이트 구동부(224)는 게이트 구동부 제어 신호(VGC)에 따라 전력 스위치의 스위칭 동작을 제어하는 게이트 신호(VG)를 생성한다. 게이트 신호(VG)가 하이 레벨이면 전력 스위치는 턴 온되고, 게이트 신호(VG)가 로우 레벨이면 전력 스위치는 턴 오프된다. 게이트 구동부(224)는 하이 레벨의 게이트 구동부 제어 신호(VGC)에 따라 하이 레벨의 게이트 신호(VG)를 생성하고, 로우 레벨의 게이트 구동부 제어 신호(VGC)에 따라 로우 레벨의 게이트 신호(VG)를 생성한다.

도 7은 본 발명의 실시 예에 따라 발생한 보상 기준 신호(CREF), 및 보상 기준 신호(CREF)에 의해 스위칭 동작이 제어될 때 드레인 전압(Vd)을 나타낸 도면이다.

도 7에 도시된 바와 같이, 반전 영 교차 검출 신호(/ZCD)가 하이 레벨인 P11, P12 및 P13 기간 동안 하이 레벨을 가지고, 반전 영 교차 검출 신호(/ZCD)가 로우 레벨인 P21 및 P22 동안 기준 신호(SREF)와 동일한 보상 기준 신호(CREF)가 생성된다.

감지 전압(Vsense)은 드레인 전류(Ids)에 소정의 비율을 가지는 감지 전류(Is)가 저항(R)에 흘러 발생하는 전압이다. 감지 전압(Vsense)이 보상 기준 신호(CREF)에 도달하면, PWM 비교기(221)는 하이 레벨의 비교 신호를 생성하고, 하이 레벨의 비교 신호(COM)는 리셋 단(R)에 입력된다. 그러면 게이트 구동부 제어 신호가 로우 레벨이 되어, 게이트 신호도 로우 레벨이 되고, 전력 스위치(M)은 턴 오프된다. 그리고 클록 신호(CLK)가 상승하는 시점에 게이트 구동부 제어 신호가 하이 레벨이 되어, 전력 스위치(M)가 턴 온 된다.

본 발명의 실시 예에서는 블록킹 기간(P11, P12, P13) 동안 보상 기준 신호(CREF)가 하이 레벨이고, 그 레벨이 감지 전압보다 높게 설정되므로, 비교 신호(COM)가 상승하는 시점은 발생하지 않는다. 그러면, SR 래치(223)는 하이 레벨의 게이트 구동부 제어 신호를 블록킹 기간 동안 유지한다. 따라서 전력 스위치(M)는 블록킹 기간 동안 턴 온 상태로 유지된다.

그러면 도 7에 도시된 바와 같이, 드레인 전압(Vd)이 블록킹 기간인 P11-13동안 영 전압을 가진다.

이와 같이, 블록킹 기간 동안 전력 스위치(M)가 온 상태이면, 드레인 전압(Vd)은 영 전압으로 유지되므로, 드레인 전압(Vd)의 노이즈에 의해 기준 신호(SREF)의 주기가 드레인 전압(Vd)과 달라지는 일을 방지할 수 있다.

이하, 도 8 및 9를 참조하여 본 발명의 다른 실시 예에 따른 제어 장치를 설명한다. 앞서 설명한 실시 예에서는 영 교차 검출 신호(ZCD)와 기준 신호(SREF)를 이용해 보상 기준 신호를 생성한다. 본 발명의 다른 실시 예에서는 기준 클록 신호(RCLK)에 따라 증가하는 디지털 신호(DS')가 블록킹 기간 동안 일정한 값을 가지게 하여, 블록킹 기간 동안 기준 신호가 일정한 값으로 유지된다. 도 8에서는 본 발명의 다른 실시 예에 따른 기준 신호 생성부만 도시되어 있다. 제어 장치 및 컨버터는 앞서 설명한 실시 예의 구성을 그대로 적용할 수 있다. 도 9는 본 발명의 다른 실시 예에 따라 발생하는 기준 신호(SREF')를 나타낸 도면이다.

도 8에 도시된 바와 같이, 기준 신호 생성부(250)는 전압 검출부(251), 영 교차 검출부(252), 기준 클록 생성부(253), 디지털 정현파 생성부(254), 및 DAC(255)를 포함한다. 전압 검출부(251), 기준 클록 생성부(253), 및 DAC(255) 각각은 앞서 설명한 실시 예에서 전압 검출부(211), 영 교차 검출부(212), 기준 클록 생성부(213), 및 DAC(215)와 동일하다. 이하 이에 대한 설명은 생략한다. 본 발명의 다른 실시 예에서는 앞서 설명한 실시 예에 비해, 디지털 정현파 생성부(214)의 구성이 상이하고, 보상부를 포함하지 않는다.

디지털 정현파 생성부(254)는 영 교차 검출 신호(ZCD)와 기준 클록 신호(RCLK)를 입력 받고, 두 신호를 이용하여 드레인 전압(Vd)에 동기된 전파 정류 정현를 생성하기 위한 디지털 신호(DS')를 생성한다. 이 때, 영 교차 검출 신호(ZCD)에 따라 블록킹 기간을 식별하고, 그 기간 동안 동일한 값을 가지는 n-비트 단위의 디지털 신호(DS')를 생성한다. 구체적으로, 디지털 정현파 생성부(254)는 앞서 설명한 실시 예와 같이, 추정된 기준 신호(SREF')의 한 주기 기간 중 반에 해당하는 기간에는 증가하고, 나머지 반에 해당하는 기간에는 감소하는 디지털 신호(DS')를 생성한다. 이 때, 블록킹 기간 동안은 증가 및 감소하지 않고 일정한 값을 가지는 디지털 신호(DS')를 생성한다.

예를 들어 기준 횟수가 20인 경우, 도 9에 도시된 바와 같이, 기준 신호(SREF') 한 주기 중 기준 클록 신호(RCLK)의 첫 번째 에지가 발생한 시점 T1은 블록킹 기간(P31)에 속하는 시점이므로, 디지털 신호(DS')가 일정하여 기준 신호(SREF')도 일정하게 유지된다. 두 번째 에지가 발생한 시점 T2부터 10번째 에지가 발생한 시점 T3까지는 디지털 신호(DS')를 증가시켜, 기준 신호(SREF')도 순차적으로 증가한다. 11 번째 에지가 발생한 시점 T4부터 19번째 에지가 발생한 시점 T5까지는 디지털 신호(DS')를 감소시켜, 기준 신호(SREF')도 순차적으로 감소한다. 20번째 에지가 발생한 시점은 T6는 블록킹 기간(P32)에 속하는 시점이므로, 디지털 신호(DS')가 19번째 에지 발생 시점과 동일하게 유지되므로, 기준 신호(SREF')도 일정하게 유지된다. 각 에지 시점마다 디지털 신호(DS')의 증가 또는 감소 량은 전파 정류 정현파를 생성하기 위해 적절한 값으로 설정한다.

기준 신호(SREF')가 블록킹 기간 동안 일정한 레벨로 유지되면, 감지 전압은 블록킹 기간 동안 기준 신호(SREF')보다 작은 값을 가지므로, 전력 스위치는 블록킹 기간 동안 온 상태이다. 따라서 드레인 전압(Vd)은 0 전압으로 유지된다.

이와 같이, 본 발명은 드레인 전압(Vd)에 동기된 기준 신호를 생성하여 전력 스위치의 스위칭 동작을 제어한다. 이 때, 본 발명은 드레인 전압(Vd)에 발생하는 노이즈에 의해 기준 신호가 영향을 받지 않도록, 블록킹 기간 동안 기준 신호를 하이 레벨로 상승 및 유지시켜, 전력 스위치를 온 상태로 유지시킨다.

이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

컨버터(1), 제어장치(2), LED 발광 장치(10), 전력 스위치(M)
브릿지 다이오드(110), 다이오드(FRD), 인덕터(L), LED 열(3),
기준 신호 생성부(210), PWM 제어부(220), 기준 신호(SREF)
전압 검출부(211, 251), 영 교차 검출부(212, 252)
기준 클록 생성부(213, 253), 디지털 정현파 생성부(214, 254)
디지털-아날로그 변환기(215, 255), 보상부(216), JFET(231), 저항(R1,R2)
논리 연산부(232), 인버터(233), 영 교차 검출 신호(ZCD)
보상 기준 신호(CREF), PWM 비교기(221), 오실레이터(222)
SR 래치(223), 게이트 구동부(224), 클록 신호(CLK)

Claims

전력 스위치의 스위칭 동작을 제어하기 위한 제어 장치에 있어서,
상기 전력 스위치의 입력단 전압이 영 전압이 되는 영 교차 시점을 검출하고, 검출된 영 교차 시점을 이용하여 상기 전력 스위치의 입력단 전압에 동기되는 기준 신호를 생성하며, 상기 영 교차 시점에 대응하는 블록킹 기간 동안 상기 생성된 기준 신호를 영 전압 보다 높은 제1 전압으로 보상하는 기준 신호 생성부; 및
상기 전력 스위치에 흐르는 전류에 대응하는 감지 전류와 상기 보상된 기준 신호를 비교하여 상기 전력 스위치의 스위칭 동작을 제어 및 스위칭 시키는 PWM 제어부를 포함하는 제어 장치.
제1항에 있어서,
상기 기준 신호 생성부는,
상기 전력 스위치의 입력단 전압에 대응하는 검출 전압을 생성하는 전압 검출부;
상기 검출 전압과 상기 블록킹 기간을 검출하기 위한 소정의 임계 전압을 비교하여, 상기 비교 결과에 따라 상기 블록킹 기간을 검출하고, 상기 블록킹 기간에 따라 변동하는 영 교차 검출 신호를 생성하는 영 교차 검출부;
상기 영 교차 검출 신호 및 소정의 클록 신호를 이용하여 상기 기준 신호가상기 전력 스위치의 입력단 전압에 동기 되게 하는 기준 클록 신호를 생성하는 기준 클록 생성부;
상기 기준 클록 신호와 상기 영 교차 검출 신호를 이용하여 상기 기준 신호의 한 주기 동안 상기 기준 클록 신호에 따라 순차적으로 증가한 후 감소하는 디지털 신호를 생성하는 디지털 정현파 생성부;
상기 디지털 신호를 아날로그 신호로 변환하여 상기 기준 신호를 생성하는 디지털-아날로그 변환부; 및
상기 영 교차 검출 신호 및 상기 기준 신호를 이용하여 상기 블록킹 기간 동안 상기 기준 신호를 제1 전압으로 유지하는 보상부를 포함하는 제어 장치.
제2항에 있어서,
상기 전압 검출부는,
상기 전력 스위치의 입력단 전압에 대응하는 검출 전류를 생성하는 전압-전류 변환 수단; 및
상기 검출 전류가 흐르는 저항을 포함하고,
상기 검출 전압은 상기 저항에 의해 발생하는 제어 장치.
제2항에 있어서,
상기 영 교차 검출 신호는, 상기 전력 스위치가 오프 상태일 때 발생하는 상기 검출 전압이 상기 임계 전압보다 작아지는 시점부터 상기 임계 전압보다 커지는 시점까지의 제1 기간 동안 제1 레벨이고, 상기 제1 기간 이외의 기간에서 제1 레벨과 다른 제2 레벨이며, 상기 제1 기간은 상기 블록킹 기간인 제어 장치.
제2항에 있어서,
상기 기준 클록 생성부는,
상기 영 교차 검출 신호를 이용하여 연속되는 영 교차 시점을 추정하고, 추정된 영 교차 시점간의 간격을 상기 기준 신호의 한 주기로 설정 하며, 상기 클록 신호를 분주하여 상기 기준 신호의 한 주기 동안 소정의 기준 횟수 만큼 상승 및 하강 에지(edge)를 포함하는 기준 클록 신호를 생성하는 제어 장치.
제5항에 있어서,
상기 추정된 영 교차 시점은 상기 블록킹 기간의 임의의 시점이고, 상기 기준 횟수는 상기 기준 신호를 상기 전력 스위치의 입력단 전압에 따르는 파형으로 생성하기 위해 설정되는 제어 장치.
제5항에 있어서,
상기 디지털 정현파 생성부는,
상기 기준 신호의 한 주기 기간 중 발생하는 상기 기준 클록 신호의 첫 번째 에지가 발생한 시점부터 상기 기준 횟수의 반에 대응하는 상기 기준 클록 신호의 n 번째 에지가 발생한 시점까지 상기 디지털 신호를 증가시키고, n+1 번째 에지가 발생한 시점부터 상기 기준 횟수에 대응하는 상기 기준 클록 신호의 에지가 발생한 시점까지 상기 디지털 신호를 감소시키는 제어 장치.
제1항에 있어서,
상기 기준 신호 생성부는,
상기 전력 스위치의 입력단 전압에 대응하는 검출 전압을 생성하는 전압 검출부;
상기 검출 전압과 상기 블록킹 기간을 검출하기 위한 소정의 임계 전압을 비교하여, 상기 비교 결과에 따라 상기 블록킹 기간을 검출하고, 상기 블록킹 기간에 따라 변동하는 영 교차 검출 신호를 생성하는 영 교차 검출부;
상기 영 교차 검출 신호 및 소정의 클록 신호를 이용하여 상기 기준 신호가상기 전력 스위치의 입력단 전압에 동기 되게 하는 기준 클록 신호를 생성하는 기준 클록 생성부;
상기 기준 클록 신호와 상기 영 교차 검출 신호를 이용하여 상기 기준 신호의 한 주기 동안 상기 기준 클록 신호에 따라 순차적으로 증가한 후 감소하는 디지털 신호를 생성하는 디지털 정현파 생성부; 및
상기 디지털 신호를 아날로그 신호로 변환하여 상기 기준 신호를 생성하는 디지털-아날로그 변환부를 포함하고,
상기 디지털 신호는 상기 블록킹 기간 동안 일정한 값으로 유지되는 제어 장치.
제8항에 있어서,
상기 전압 검출부는,
상기 전력 스위치의 입력단 전압에 대응하는 검출 전류를 생성하는 전압-전류 변환 수단; 및
상기 검출 전류가 흐르는 저항을 포함하고,
상기 검출 전압은 상기 저항에 의해 발생하는 제어 장치.
제8항에 있어서,
상기 영 교차 검출 신호는, 상기 전력 스위치가 오프 상태일 때 발생하는 상기 검출 전압이 상기 임계 전압보다 작아지는 시점부터 상기 임계 전압보다 커지는 시점까지의 제1 기간 동안 제1 레벨이고, 상기 제1 기간 이외의 기간에서 제1 레벨과 다른 제2 레벨이며, 상기 제1 기간은 상기 블록킹 기간인 제어 장치.
제8항에 있어서,
상기 기준 클록 생성부는,
상기 영 교차 검출 신호를 이용하여 연속되는 영 교차 시점을 추정하고, 추정된 영 교차 시점간의 간격을 상기 기준 신호의 한 주기로 설정 하며, 상기 클록 신호를 분주하여 상기 기준 신호의 한 주기 동안 소정의 기준 횟수만큼 상승 및 하강 에지(edge)를 포함하는 기준 클록 신호를 생성하는 제어 장치.
제11항에 있어서,
상기 추정된 영 교차 시점은 상기 블록킹 기간의 임의의 시점이고, 상기 기준 횟수는 상기 기준 신호를 상기 전력 스위치의 입력단 전압에 따르는 파형으로 생성하기 위해 설정되는 제어 장치.
전력 스위치의 스위칭 제어 방법에 있어서,
상기 전력 스위치의 입력단 전압이 영 전압이 되는 영 교차 시점을 검출하는단계;
상기 검출된 영 교차 시점을 이용하여 상기 전력 스위치의 입력단 전압에 동기되는 기준 신호를 생성하는 단계; 및
상기 영 교차 시점에 대응하는 블록킹 기간 동안 상기 생성된 기준 신호를 영 전압보다 높은 제1 전압으로 보상하는 단계를 포함하는 제어 방법.
제13항에 있어서,
상기 전력 스위치에 흐르는 전류에 대응하는 감지 전류와 상기 보상된 기준 신호를 비교하여 상기 전력 스위치의 스위칭 동작을 제어하는 단계를 더 포함하는 제어 방법.
제13항에 있어서,
상기 기준 신호 생성단계는,
상기 전력 스위치의 입력단 전압에 대응하는 검출 전압을 생성하는 단계;
상기 검출 전압과 상기 블록킹 기간을 검출하기 위한 소정의 임계 전압을 비교하여, 상기 비교 결과에 따라 상기 블록킹 기간을 검출하고, 상기 블록킹 기간에 따라 변동하는 영 교차 검출 신호를 생성하는 단계;
상기 영 교차 검출 신호 및 소정의 클록 신호를 이용하여 상기 기준 신호가 상기 전력 스위치의 입력단 전압에 동기 되게 하는 기준 클록 신호를 생성하는 단계;
상기 기준 클록 신호와 상기 영 교차 검출 신호를 이용하여 상기 기준 신호의 한 주기 동안 상기 기준 클록 신호에 따라 순차적으로 증가한 후 감소하는 디지털 신호를 생성하는 단계; 및
상기 디지털 신호를 아날로그 신호로 변환하여 상기 기준 신호를 생성하는 단계를 포함하는 제어 방법.
제15항에 있어서,
상기 디지털 신호는 상기 블록킹 기간 동안 일정한 값으로 유지되는 제어 장치.
복수의 LED를 포함하는 LED 열;
전력 스위치의 스위칭 동작에 따라 상기 LED 열에 전류를 공급하는 컨버터; 및
상기 전력 스위치의 입력단 전압이 영 전압이 되는 영 교차 시점을 검출하여, 검출된 영 교차 시점을 이용하여 상기 전력 스위치의 입력단 전압에 동기되는 기준 신호를 생성하고, 상기 영 교차 시점에 대응하는 블록킹 기간 동안 상기 생성된 기준 신호를 영 전압 보다 높은 제1 전압으로 보상하고, 상기 전력 스위치에 흐르는 전류에 대응하는 감지 전류와 상기 보상된 기준 신호를 비교하여 상기 전력 스위치의 스위칭 동작을 제어 및 스위칭 시키는 제어 장치를 포함하는 LED 발광 장치.
제17항에 있어서,
상기 제어 장치는,
상기 기준 신호를 생성 및 보상하는 기준 신호 생성부를 포함하고,
상기 기준 신호 생성부는,
상기 전력 스위치의 입력단 전압에 대응하는 검출 전압을 생성하는 전압 검출부;
상기 검출 전압과 상기 블록킹 기간을 검출하기 위한 소정의 임계 전압을 비교하여, 상기 비교 결과에 따라 상기 블록킹 기간을 검출하고, 상기 블록킹 기간에 따라 변동하는 영 교차 검출 신호를 생성하는 영 교차 검출부;
상기 영 교차 검출 신호 및 소정의 클록 신호를 이용하여 상기 기준 신호가상기 전력 스위치의 입력단 전압에 동기 되게 하는 기준 클록 신호를 생성하는 기준 클록 생성부;
상기 기준 클록 신호와 상기 영 교차 검출 신호를 이용하여 상기 기준 신호의 한 주기 동안 상기 기준 클록 신호에 따라 순차적으로 증가한 후 감소하는 디지털 신호를 생성하는 디지털 정현파 생성부;
상기 디지털 신호를 아날로그 신호로 변환하여 상기 기준 신호를 생성하는 디지털-아날로그 변환부; 및
상기 영 교차 검출 신호 및 상기 기준 신호를 이용하여 상기 블록킹 기간 동안 상기 기준 신호를 상기 제1 전압으로 유지하는 보상부를 포함하는 LED 발광 장치.
제17항에 있어서,
상기 제어 장치는,
상기 기준 신호를 생성 및 보상하는 기준 신호 생성부를 포함하고,
상기 기준 신호 생성부는,
상기 전력 스위치의 입력단 전압에 대응하는 검출 전압을 생성하는 전압 검출부;
상기 검출 전압과 상기 블록킹 기간을 검출하기 위한 소정의 임계 전압을 비교하여, 상기 비교 결과에 따라 상기 블록킹 기간을 검출하고, 상기 블록킹 기간에 따라 변동하는 영 교차 검출 신호를 생성하는 영 교차 검출부;
상기 영 교차 검출 신호 및 소정의 클록 신호를 이용하여 상기 기준 신호가상기 전력 스위치의 입력단 전압에 동기 되게 하는 기준 클록 신호를 생성하는 기준 클록 생성부;
상기 기준 클록 신호와 상기 영 교차 검출 신호를 이용하여 상기 기준 신호의 한 주기 동안 상기 기준 클록 신호에 따라 순차적으로 증가한 후 감소하는 디지털 신호를 생성하는 디지털 정현파 생성부; 및
상기 디지털 신호를 아날로그 신호로 변환하여 상기 기준 신호를 생성하는 디지털-아날로그 변환부를 포함하고,
상기 디지털 신호는 상기 블록킹 기간 동안 상기 제1 전압으로 유지되는 LED 발광 장치.