KR20160082039A - 전원 회로 - Google Patents

전원 회로 Download PDF

Info

Publication number
KR20160082039A
KR20160082039A KR1020140193791A KR20140193791A KR20160082039A KR 20160082039 A KR20160082039 A KR 20160082039A KR 1020140193791 A KR1020140193791 A KR 1020140193791A KR 20140193791 A KR20140193791 A KR 20140193791A KR 20160082039 A KR20160082039 A KR 20160082039A
Authority
KR
South Korea
Prior art keywords
signal
voltage
switching element
input
time
Prior art date
Application number
KR1020140193791A
Other languages
English (en)
Other versions
KR102335422B1 (ko
Inventor
홍주표
신창식
김해봉
김성환
이주현
Original Assignee
주식회사 실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘웍스 filed Critical 주식회사 실리콘웍스
Priority to KR1020140193791A priority Critical patent/KR102335422B1/ko
Publication of KR20160082039A publication Critical patent/KR20160082039A/ko
Application granted granted Critical
Publication of KR102335422B1 publication Critical patent/KR102335422B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
    • H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33515—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with digital control

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 디지털 방식으로 전력 변환을 제어하며 입력 전압의 변화에 대한 보상을 수행하는 전원 회로를 개시하며, 상기 전원 회로는 제어부를 포함하며, 상기 제어부는 스위칭 소자가 오프된 후 스위칭 소자의 턴오프 전압의 공진 주기의 기저점을 검출하여 스위칭 소자의 온 시점을 제어하고, 스위칭 소자가 온되면 상기 전력 변환 회로의 센싱 전압의 클램핑 레벨과 상기 입력 전압의 차를 이용하여 상기 입력 전압의 레벨 변화를 감지하여 입력 보상 신호를 생성한다.

Description

전원 회로{POWER CIRCUIT}
본 발명은 전원 회로에 관한 것으로서, 보다 상세하게는 디지털 방식으로 전력 변환을 제어하며 입력 전압의 변화에 대한 보상을 수행하는 전원 회로에 관한 것이다.
오디오 장치, 디스플레이 장치, 노트북 및 백색 가전 등 다양한 장치들에 전원 회로가 구비되며, 전원 회로는 직류 전원이나 교류 전원을 변환하기 위하여 플라이백 컨버팅 방식으로 구현될 수 있다.
플라이백 컨버팅 방식의 전원 회로는 트랜스포머를 포함하는 전력 변환 회로와 트랜스포머의 1차측을 구동하는 스위칭 소자를 포함할 수 있다. 스위칭 소자는 구동 펄스를 이용하여 트랜스포머의 1차측을 구동하는 스위칭 동작을 수행하며, 트랜스포머는 스위칭 소자의 스위칭 동작에 대응하여 1차측에서 2차측으로 전력을 변환하도록 구성된다.
전원 회로의 전력 변환은 전력 손실을 동반한다. 그러므로, 전원 회로는 전력 변환에 발생하는 전력 손실을 최소화할 수 있도록 설계되어야 한다.
전원 회로의 전력 손실은 다양한 원인으로 발생할 수 있다.
먼저, 스위칭 소자가 부하 변동에 상관없이 고정적인 온 시간을 갖도록 동작하면, 작은 부하에 대응하여 과다한 전력을 공급하는 경우가 발생할 수 있다. 이에 의하여 전력 손실이 불필요하게 발생할 수 있다. 이를 해소하기 위하여, 스위칭 소자의 온 시간이 부하의 변동에 대응하여 제어되어야 한다.
또한, 전력 변환 시 스위칭 소자에는 스위칭 로스(Loss)가 발생한다. 상기한 스위칭 로스는 턴온된 상태와 턴오프된 상태의 스위칭 소자에 인가되는 전압의 차에 의하여 발생한다.
상술한 바와 같이 다양한 관점에서 전원 회로의 전력 손실이 발생할 수 있으며, 상기한 전력 손실을 최소화 할 수 있도록 전원 회로를 설계할 필요성이 있다.
또한, 전원 회로는 다양한 전압 환경에서 이용될 수 있다. 즉, 지연이나 국가에 따라 110V 또는 220V와 같이 다양한 상용 전압이 이용될 수 있다. 전원 회로는 입력 전화의 변화에도 정상적으로 동작할 수 있도록 입력 전압의 변화에 대응한 보상 기능이 적용될 필요성이 있다.
본 발명의 목적은 전력 변환을 위한 스위칭 동작을 위한 구동 신호를 디지털 신호 처리 블록을 이용하여 출력 전압의 피드백에 대응하여 스위칭 소자의 구동을 제어할 수 있고, 오디오 장치, 디스플레이 장치, 노트북 및 백색 가전 등 다양한 장치들에 적용할 수 있는 전원 회로를 제공함에 있다.
본 발명의 다른 목적은 부하의 변동과 스위칭 소자의 스위칭 로스와 같은 요인에 의한 전력 손실을 줄일 수 있는 전원 회로를 제공함에 있다.
또한, 본 발명의 또다른 목적은 입력 전화의 변화에 대응하여 보상 동작을 수행할 수 있는 전원 회로를 제공함에 있다.
또한, 본 발명의 또다른 목적은 절감된 비트 수를 갖는 아날로그 디지털 컨버터를 이용할 수 있어서 패키지의 레이아웃 마진이 확보될 수 있고 칩 사이즈 측면에서 유리한 전원 회로를 제공함에 있다.
또한, 본 발명의 또다른 목적은 피드백 신호를 정확히 센싱할 수 있어서 안정적인 온 시간(ton)을 갖는 구동 신호 GD를 제공할 수 있는 전원 회로를 제공함에 있다.
본 발명의 스위칭 소자의 구동에 의하여 전력 변환 회로에서 전력 변환을 수행하는 전원 회로는, 상기 스위칭 소자가 오프된 후 상기 스위칭 소자의 턴오프 전압의 공진 주기의 기저점을 검출하여 상기 스위칭 소자의 온 시점을 제어하고, 상기 스위칭 소자가 온되면 상기 전력 변환 회로의 센싱 전압의 클램핑 레벨과 입력 전압의 차를 이용하여 상기 입력 전압의 레벨 변화를 감지하여 입력 보상 신호를 생성하며, 상기 입력 보상 신호를 이용한 입력 보상을 수행하는 제어부;를 포함함을 특징으로 한다.
또한, 본 발명의 스위칭 소자의 구동에 의하여 전력 변환 회로에서 전력 변환을 수행하는 전원 회로는, 상기 스위칭 소자의 구동을 위하여 제공되는 구동 신호의 생성을 제어하며, 상기 구동 신호에 포함된 구동 신호들에 의하여 상기 스위칭 소자가 스위칭되고, 상기 스위칭 소자가 오프된 후 상기 스위칭 소자의 턴오프 전압의 공진 주기의 기저점을 검출하여 상기 스위칭 소자의 온 시점을 제어하며, 부하에 대응하는 피드백 신호에 대응하는 디지털 코드를 수신하여 상기 구동 펄스의 온 시간을 제어하는 디지털 신호 처리 블록; 및 상기 피드백 신호를 센싱하여서 상기 디지털 코드를 제공하는 아날로그 디지털 컨버터를 포함하며, 상기 디지털 신호 처리 블록은 상기 아날로그 디지털 컨버터에서 제공되는 상기 디지털 코드의 범위를 둘 이상의 구분된 구간으로 인식하고 상기 구간 별로 상기 디지털 코드의 1bit에 해당하는 온 시간의 변화를 적용하여 상기 구동 펄스를 제어함을 특징으로 한다.
또한, 본 발명의 스위칭 소자의 구동에 의하여 전력 변환 회로에서 전력 변환을 수행하는 전원 회로는, 상기 스위칭 소자의 구동을 위하여 제공되는 구동 신호의 생성을 제어하며, 상기 구동 신호에 포함된 구동 신호들에 의하여 상기 스위칭 소자가 스위칭되고, 상기 스위칭 소자가 오프된 후 상기 스위칭 소자의 턴오프 전압의 공진 주기의 기저점을 검출하여 상기 스위칭 소자의 온 시점을 제어하며, 부하에 대응하는 피드백 신호에 대응하는 디지털 코드를 수신하여 상기 구동 펄스의 온 시간을 제어하는 디지털 신호 처리 블록; 및 상기 피드백 신호는 상기 스위칭 소자의 턴오프 시점부터 미리 정해진 시간까지 설정된 블랭크 시간이 경과한 후 상기 부하에 대응하여 제공되는 피드백 전압을 샘플링하여 상기 피드백 신호를 센싱하고, 상기 피드백 신호에 대응하는 상기 디지털 코드를 제공하는 아날로그 디지털 컨버터를 포함함을 특징으로 한다.
본 발명에 의하면, 오디오 장치, 디스플레이 장치, 노트북 및 백색 가전 등 다양한 장치들에 적용할 수 있는 전원 회로를 제공할 수 있다.
또한, 본 발명에 의하면 부하 변동과 스위칭 소자의 스위칭 로스와 같은 다양한 요인에 의한 전력 손실을 줄일 수 있는 효과가 있다.
또한, 본 발명에 의하면 입력 전압이 변화하여도 그에 따른 보상을 수행할 수 있어서 안정적으로 전력 변환을 수행할 수 있는 전원 회로를 제공할 수 있다.
또한, 본 발명에 의하면 절감된 비트 수를 갖는 아날로그 디지털 컨버터를 이용하여 최대 온 시간을 보장할 수 있으며, 그 결과 아날로그 디지털 컨버터를 패키지에 실장하는데 필요한 레이아웃 마진이 확보될 수 있고, 패키지가 칩 사이즈 측면에서 유리하게 구현될 수 있다.
또한, 본 발명에 의하면 블랭크 시간을 이용하여 아날로그 디지털 컨버터가 안정된 상태의 피드백 전압을 샘플링하고 피드백 신호를 정확히 센싱할 수 있다. 그러므로, 본 발명은 안정적인 온 시간(ton)을 갖는 구동 신호 GD를 제공할 수 있다.
도 1은 본 발명의 전원 회로의 실시예를 나타내는 블록도.
도 2는 도 1의 제어부의 상세 블록도.
도 3은 스위칭 소자의 턴온에 대응한 동작을 설명하기 위한 회로도.
도 4는 도 3의 스위칭 소자의 동작에 대응한 파형도.
도 5는 스위칭 소자의 턴오프에 대응한 동작을 설명하기 위한 회로도.
도 6은 도 5의 스위칭 소자의 동작에 대응한 파형도.
도 7은 공진 주기에 따른 온 시점 변경을 설명하는 파형도.
도 8은 도 2의 입력 보상 회로의 상세 회로도.
도 9는 도 8의 동작을 설명하기 위한 파형도.
도 10은 아날로그 디지털 컨버터의 bit 수를 개선하기 위한 방법을 설명하는 그래프.
도 11은 블랭크 시간을 적용하여 피드백 신호의 센싱을 제어하는 방법을 설명하는 파형도.
도 12는 블랭크 시간을 적용하여 피드백 신호의 센싱을 제어하는 다른 방법을 설명하는 파형도.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다. 본 명세서 및 특허청구범위에 사용된 용어는 통상적이거나 사전적 의미로 한정되어 해석되지 아니하며, 본 발명의 기술적 사항에 부합하는 의미와 개념으로 해석되어야 한다.
본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 실시예이며, 본 발명의 기술적 사상을 모두 대변하는 것이 아니므로, 본 출원 시점에서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있다.
도 1을 참조하면, 전원 회로는 전원부(10), 스타트-업 회로(12), 전력 변환 회로(14), 스위칭 소자(Q), 출력 회로(16), 피드백 회로(18), 제어부(20) 및 영 전류 감지 회로(22)를 포함할 수 있다. 도 1에서 RL은 부하이고, D는 역기전류의 흐름을 차단하기 위한 다이오드이며, C는 제어부(20)에 인가되는 동작 전압을 충전하기 위한 캐패시터이고, R은 저항이다.
도 1과 같이 실시되는 본 발명의 전원 회로는 오디오 장치, 디스플레이 장치, 노트북 및 백색 가전 등 다양한 장치들에 적용하도록 실시될 수 있다. 일례로, 오디오 장치에 적용되는 경우, 제어부(20)가 하나의 패키지로 구성될 수 있다. 그리고, 디스플레이 장치에 적용되는 경우, 제어부(20)와 스타트-업 회로(12)가 하나의 패키지에 포함될 수 있다. 그리고, 노트북 및 백색 가전에 적용되는 경우, 제어부(20), 스타트-업 회로(12) 및 스위칭 소자(Q)가 하나의 패키지에 포함될 수 있다.
도 1의 실시예로 구성된 각 부품들의 구성 및 동작을 살펴본다.
전원부(10)는 교류 전원이나 직류 전원을 제공할 수 있으며, 본 발명의 설명을 위하여 전원부(10)는 입력 전압 VIN과 입력 전류 iVIN를 제공하는 것으로 정의한다.
스타트-업 회로(12)는 전력 변환 회로(14)가 동작 전압 Vcc를 제공하지 않는 구간에 대응하여 전원부(10)의 입력 전압 VIN을 이용하여 제어부(20)의 동작을 위한 동작 전압 Vcc를 제공하기 위한 것이다.
전력 변환 회로(14)는 입력 전압 VIN을 변환하며 이를 위하여 트랜스포머를 포함하여 구성될 수 있다. 상기 입력 전압 VIN은 교류 전압이나 직류 전압일 수 있으나, 실시예의 설명을 위하여 교류 전압인 것으로 예시한다.
트랜스포머는 전압 변화에 대응한 전류 유도를 위한 다수의 코일을 포함하며, 다수의 코일은 1차측(NP)과 2차측(NS) 및 보조 코일(NA)로 구분될 수 있다. 전력 변환 회로(14)에 도시된 LM은 1차측(NP)의 인덕턴스 성분을 등가적으로 표현한 것이며, 이하, 인덕터(LM)라 한다. 인덕터(LM)에는 인덕터 전압 VLM과 인덕터 전류 iM가 적용될 수 있다. 전력 변환 회로(14)의 입력 전압 VIN에 대응하는 입력측 전류 iVIN와 구분을 위하여, 인덕터(LM)의 인덕터 전류 iM는 트랜스포머 즉 전력 변환 회로(14)의 1차측(NP) 전류로 설명될 수 있다.트랜스포머는 1차측(NP)과 2차측(NS)의 권선비에 따라 전력 변환을 수행한다. 그리고, 트랜스포머의 보조 코일(NA)은 1차측(NP) 전류의 변화를 권선비에 따라 센싱한다.
스위칭 소자(Q)는 트랜스포머의 1차측(NP)에 드레인이 연결되며 대개 전계 효과 트랜지스터(FET, Field Effect Transistor)를 이용하는 고전압용 NMOS 트랜지스터로 구성될 수 있다. 스위칭 소자(Q)의 소스는 저항(R)을 통하여 접지에 연결되고, 스위칭 소자(Q)의 게이트에 구동 신호(GD)가 제공된다.
스위칭 소자(Q)는 구동 신호(GD)에 의하여 스위칭 동작하며, 스위칭 소자(Q)의 턴온 및 턴오프에 연동하여 트랜스포머의 1차측(NP)이 구동될 수 있다. 구동 신호(GD)는 하이 레벨과 로우 레벨이 주기적으로 반복되는 펄스 파형으로 제공될 수 있다. 하이 레벨의 구동 신호(GD)에 의하여 스위칭 소자(Q)는 턴온되고, 이때 스위칭 소자(Q)의 드레인과 소스 간 전압 Vds은 턴온 전압으로 정의될 수 있다. 턴온 전압은 실시예에서 "0V”로 정의될 수 있다. 그리고, 로우 레벨의 구동 신호(GD)에 의하여 스위칭 소자(Q)는 턴오프되고, 이때 스위칭 소자(Q)의 드레인과 소스 간 전압 Vds은 턴오프 전압으로 정의될 수 있다. 턴오프 전압은 입력 전압 VIN과 2차측(NS)의 전압이 턴비에 의하여 1차측(NP)으로 전달되는 전압을 더한 값으로 정의될 수 있다.
스위칭 소자(Q)의 턴오프 전압은 전력 변환 회로(14)의 트랜스포머의 1차측(NP) 전류가 0(Zero)으로 되는 시점 이후 공진한다. 이때 공진은 입력 전압 VIN과 스위칭 소자(Q)에 인가되는 드레인과 소스 간 전압 Vds의 차로 인하여 발생하며 인덕터(LM)와 스위칭 소자의 드레인 소스 간 기생 캐패시터에 의한 LC 공진에 해당된다. 상기 공진은 입력 전압 VIN과 2차측(NS)의 전압이 턴비에 의하여 1차측(NP)으로 전달되는 전압을 더한 제1 값(VIN+(Np/Ns)Vo)과 입력 전압 VIN과 2차측(NS)의 전압이 턴비에 의하여 1차측(NP)으로 전달되는 전압을 뺀 제2 값(VIN-(Np/Ns)Vo)의 차에 의하여 발생하고 공진 주기를 가지며 입력 전압 VIN으로 수렴된다.
그리고, 스위칭 소자(Q)의 소스와 저항(R) 사이의 노드에서 센싱 신호 CS가 출력될 수 있으며, 센싱 신호 CS는 저항(R)에 인가되는 전압에 대응하는 값을 갖는 것으로 이해될 수 있다.
한편, 전력 변환 회로(14)의 트랜스포머의 2차측(NS)에 출력 회로(16)가 구성되며, 출력 회로(16)는 트랜스포머의 2차측(NS)의 전압을 부하(RL)로 전달한다. 이를 위하여 출력 회로(16)는 다이오드(Do)와 캐패시터(Co)를 포함하며, 다이오드(Do)를 경유하는 전류는 다이오드 전류 iD로 정의될 수 있으며, 캐패시터(Co)의 충방전에 의하여 부하(RL)로 제공되는 전류는 출력 전류(io)로 정의될 수 있다. 상기한 다이오드 전류 iD는 전력 변환 회로(14) 즉 트랜스포머의 2차측 전류에 해당한다.
피드백 회로(18)는 부하(RL)의 상태에 대응하는 피드백 신호 FB를 생성하고 피드백 신호 FB를 제어부(20)에 전달한다. 피드백 회로(18)는 부하에 제공되는 출력 전압 Vo 또는 출력 전류 io를 검출함으로써 피드백 신호 FB를 생성할 수 있다. 피드백 회로(18)는 제작자의 의도에 따라 다양하게 구성될 수 있으며 대표적으로 포토 커플러를 이용하여 구성될 수 있다.
한편, 영 전류 감지 회로(22)는 전력 변환 회로(14)의 트랜스포머의 보조 코일(NA)에서 출력되는 센싱 전압 VA을 감지하도록 구성된다.
센싱 전압 VA는 트랜스포머의 2차측(NS) 전류가 흐르는 동안 하이 레벨을 유지하며 트랜스포머의 2차측(NS) 전류인 다이오드 전류 iD가 영(Zero)이 되는 시점 즉 트랜스포머의 1차측(NP)의 전류가 영(Zero)이 되는 시점에 레벨이 떨어지기 시작하며, 이론적으로 스위칭 소자(Q)의 턴오프 전압의 공진을 따라 레벨이 떨어질 수 있다. 센싱 전압 VA는 트랜스포머의 2차측(NS)에 다이오드 전류 iD가 영(Zero)이 되는 시점 즉 트랜스포머의 1차측(NP)의 전류가 영(Zero)이 되는 영 전류 시점을 감지하기 위한 영 전류 감지 신호로서 이용될 수 있다.
영 전류 감지 회로(22)는 센싱 전압 VA가 하이 레벨에서 떨어지기 시작하는 영 전류 시점으로부터 일정 시간 지연시킨 감지 신호 VBD를 제어부(20)에 제공하도록 구성된다. 영 전류 감지 회로(22)는 지연을 위하여 캐패시턴스와 저항을 갖는 요소들을 포함할 수 있다.
스위칭 소자(Q)의 턴오프 전압의 공진 주기는 테스트에 의하여 미리 알 수 있다. 그러므로, 영 전류 감지 회로(22)는 감지 신호 VBD가 로우 레벨에 도달하는 시점을 스위칭 소자(Q)의 턴오프 전압이 공진 주기의 기저점과 일치시키기 위한 미리 설정된 지연 시간을 갖도록 구성될 수 있다.
한편, 제어부(20)는 도 2와 같이 디지털 신호 처리 블록(210), 게이트 드라이버(220), 오실레이터(230), 아날로그 디지털 컨버터(ADC : 240) 및 입력 보상 회로(250)를 포함할 수 있다. 게이트 드라이버(220)는 디지털 신호 처리 블록(210)에서 제공되는 펄스 신호(PWM)에 대응하는 구동 신호(GD)를 생성하고 출력한다. 아날로그 디지털 컨버터(240)는 피드백 신호 FB를 수신하고 피드백 신호에 대응하는 디지털 코드를 디지털 신호 처리 블록(210)에 제공한다. 오실레이터(230)는 디지털 신호 처리 블록(210)과 아날로그 디지털 컨버터(240)의 동작에 필요한 서로 다른 주파수의 펄스 신호를 제공할 수 있다.그리고, 입력 보상 회로(230)는 전력 변환 회로의 출력을 센싱한 센싱 전압 VA의 클램핑 레벨과 입력 전압 VIN의 차를 이용하여 입력 전압 VIN의 레벨 변화를 감지하여 입력 보상 신호를 생성한다. 여기에서, 입력 보상 회로(230)는 센싱 전압 VA의 클램핑 레벨을 판단하기 위하여 영 전류 감지 회로(22)의 감지 신호 VBD를 이용할 수 있다. 즉, 입력 보상 회로(230)는 감지 신호 VBD의 클램핑 레벨과 입력 전압 VIN의 차를 이용하여 입력 전압 VIN의 레벨 변화를 감지하도록 구성될 수 있다.
디지털 신호 처리 블록(210)은 센싱 신호 CS, 감지 신호 VBD 및 피드백 신호 FB에 대응하여 게이트 드라이버(220)의 구동 신호 GD의 생성 및 출력을 제어한다.
제어부(20)는 입력 전압 VIN이 인가되는 초기 즉 전력 변환 회로(14)가 구동되기 전에는 스타트-업 회로(12)에서 제공되는 동작 전압 VCC에 의하여 동작되고, 전력 변환 회로(14)가 구동된 후에는 보조 코일(NA)에서 제공되는 센싱 전압 VA를 동작 전압 VCC로서 이용하여 동작된다.
센싱 신호 CS, 감지 신호 VBD 및 피드백 신호 FB에 대응하여 구동 신호 GD를 제어하는 동작은 디지털 신호 처리 블록(210)에서 수행한다. 그러나, 설명의 편의를 위하여 본 발명은 디지털 신호 처리 블록(210)의 제어 동작을 제어부(20)가 수행하는 것으로 기재한다.
제어부(20)는 부하(RL)가 일정하게 유지되는 경우 센싱 신호 CS에 대응하여 출력 전류 io가 일정하게 유지될 수 있도록 구동 신호 GD의 생성 및 출력을 제어하는 동작을 수행할 수 있다.
그리고, 제어부(20)는 전력 변환 회로(14)의 1차측(NP) 전류의 영 전류 시점 이후 스위칭 소자(Q)의 턴오프 전압의 공진 주기의 기저점에 대응하는 스위칭 소자(Q)의 온 시점을 결정하고, 부하(RL)의 변화에 대응하여 스위칭 소자(Q)의 온 시점을 공진 주기 단위로 변경하며 하나의 공진 주기 내에서 점진적으로 변경하며, 온 시점을 적용한 구동 신호 GD를 스위칭 소자(Q))에 제공한다.
제어부(20)는 전력 변환 회로(14)의 1차측(NP) 전류의 영 전류 시점 이후 공진되는 스위칭 소자(Q)의 턴오프 전압의 공진 주기의 기저점에 대응하도록 스위칭 소자(Q)의 온 시점을 결정하기 위하여 영 전류 감지 회로(22)의 감지 신호 VBD를 이용한다.
그리고, 제어부(20)는 부하(RL)의 변화에 따라 스위칭 소자(Q)의 온 시간이 증가되거나 감소될 수 있도록 온 시점을 변경하기 위하여 피드백 신호 FB를 이용한다.
상술한 도 1 및 도 2와 같이 구성되는 전원 회로의 동작을 설명한다. 먼저, 도 3 및 도 4를 참조하여, 스위칭 소자(Q)가 턴온된 상태의 전원 회로의 동작을 설명하고, 도 5 및 도 6을 참조하여, 스위칭 소자(Q)가 턴오프된 상태의 전원 회로의 동작을 설명한다.
도 3 및 도 4를 참조하면, 구동 신호 GD가 하이 레벨로 제공되면 스위칭 소자(Q)는 턴온된다. 스위칭 소자(Q)는 역기전력의 흐름을 차단하는 다이오드 기능을 등가적으로 가질 수 있으며 드레인과 소스 간 전압 Vds 즉 턴온 전압은 낮게 형성될 수 있다.
스위칭 소자(Q)가 턴온된 후 입력 전류 iVIN은 점차 증가한다. 입력 전류 iVIN은 전력 변환 회로(14)의 인덕터(LM)와 스위칭 소자(Q)를 경유하여 흐르며, 스위칭 소자(Q)가 턴온된 이후 인덕터 전압 VLM은 입력 전압 VIN 레벨로 유지되며, 인덕터 전류 iM은 입력 전류 iVIN의 증가를 따라간다.
이때, 출력 회로(16)는 구동 신호 GD가 이전 주기에 턴오프한 것에 대응하여 캐패시터(Co)에 축적된 에너지를 부하(RL)에 방전할 수 있다. 그러므로, 출력 전압 Vo은 감소한다.
또한, 전력 변환 회로(14)의 1차측(NP)에서 2차측(NS)으로 에너지 전달은 이루어지지 않는다. 그러므로, 다이오드 전류 iD는 흐르지 않으며, 센싱 전압 VA와 감지 신호 VBD는 형성되지 않는다.
이후, 구동 신호 GD가 로우 레벨로 제공되면 스위칭 소자(Q)는 턴오프된다. 이에 대한 전원 회로의 동작은 도 5 및 도 6을 참조하여 설명한다.
스위칭 소자(Q)는 턴오프되면 입력 전류 iVIN의 흐름을 위한 경로를 제공하지 않으며 드레인과 소스 간 전압 Vds 즉 턴오프 전압이 높게 형성된다. 일례로, 턴오프 전압은 “입력 전압(VIN)+1차측(NP)과 2차측(NS)의 권선비(NP/NS)*출력 전압 Vo”로 정의될 수 있다. 즉, 입력 전류 iVIN은 흐르지 않으며, 인덕터 전압 VLM은 낮게 형성될 수 있다. 일례로, 인덕터 전압 VLM은 “1차측(NP)과 2차측(NS)의 권선비(NP/NS)*출력 전압 Vo”로 정의될 수 있다. 그리고, 스위칭 소자(Q)가 턴온된 시점에 턴오프 전압은 과도 특성을 가질 수 있다.
스위칭 소자(Q)가 턴오프되면 인덕터(LM)에 축적된 에너지에 의하여, 인덕터 전류 iM가 인덕터(LM)와 전력 변환 회로(14)의 1차측(NP)을 포함하는 폐루프에서 발생한다. 1차측(NP) 전류 흐름에 유도되어서 전류 변환 회로(14)의 2차측(NS)에 다이오드 전류 iD의 흐름이 개시된다. 다이오드 전류 iD의 양은 인덕터 전류 iM이 감소되는 양을 따른다.
이때, 출력 회로(16)는 다이오드 전류 iD에 의한 에너지를 캐패시터(Co)에 충전하면서 부하(RL)에 전달한다. 그러므로, 출력 전압 Vo은 증가한다.
전력 변환 회로(14)의 다이오드 전류 iD의 흐름은 보조 코일(NA)에서 센싱될 수 있다. 보조 코일(NA)은 다이오드 전류 iD의 흐름에 대응한 센싱 전압 VA을 하이 레벨로 출력하며, 영 전류 감지 회로(22)도 센싱 전압 VA에 대응한 하이 레벨의 감지 신호 VBD를 하이 레벨로 출력한다. 일례로, 하이 레벨의 센싱 전압 VA와 하이 레벨의 감지 신호 VBD는 “보조권선(NA)과 2차측(NS)의 권선비(NA/NS)*출력 전압 Vo”로 정의될 수 있다. 그리고, 로우 레벨의 센싱 전압 VA와 로우 레벨의 감지 신호 VBD는 이론적으로 “보조권선(NA)과 1차측(NP)의 권선비(NA/NP)*입력 전압 VIN”로 정의될 수 있으며 네가티브 값을 가질 수 있다. 그러나, 실제로 센싱 전압 VA와 로우 레벨의 감지 신호 VBD는 이론적으로 네가티브 값을 갖는 경우에 대하여 실질적인 "0" 레벨을 유지하는 것으로 설정될 수 있다.
상기와 같이 스위칭 소자(Q)의 턴오프 상태가 유지되면, 전력 변환 회로(14)의 2차측(NS)의 다이오드 전류 iD가 0(Zero)가 된다. 이때, 전력 변환 회로(14)의 1차측(NP) 전류인 인덕터 전류 iM도 0(Zero)가 된다.
턴오프 상태에서 스위칭 소자(Q)의 드레인과 소스 간 전압 Vds 즉 턴오프 전압이 높게 형성된다. 이 상태에서 스위칭 소자(Q)를 턴온하면, 드레인과 소스 간 전압 Vds의 차 즉 턴오프 전압과 턴온 전압의 차가 커서 스위칭 소자(Q)에서 스위칭 로스가 많이 발생할 수 있으며, 그 결과 전력 손실이 많이 발생할 수 있다.
상기한 전력 손실을 줄이기 위하여 본 발명은 디지털 신호 처리 블록(210)의 디지털 방식의 제어에 의하여 스위칭 소자(Q)의 온 시점을 조절할 수 있다. 스위칭 소자(Q)는 턴오프 전압과 턴온 전압의 차가 가장 낮은 시점에서 턴온될 수 있도록 제어될 수 있다.
상술한 바에서, 영 전류 감지 회로(22)는 전력 변환 회로(14)의 1차측(NP) 전류인 인덕터 전류 iM가 0(Zero)이 되는 영 전류 시점 이후 스위칭 소자(Q)의 턴오프 전압이 공진 주기의 기저점에 일치하는 시점에 감지 신호 VBD가 로우 레벨에 도달하도록 센싱 전압 VA에 대응한 지연 동작을 수행한다. 공진 주기의 기저점의 전압은 “입력 전압 VIN-1차측(NP)과 2차측(NS)의 권선비(NP/NS)*출력 전압 Vo”로 정의될 수 있다.
즉, 스위칭 소자(Q)는 턴오프 전압과 턴온 전압의 차가 가장 낮은 공진 주기의 기저점에서 턴온될 수 있다. 그 결과, 스위칭 소자(Q)의 스위칭 로스가 최소화될 수 있고, 스위칭 소자(Q)에 의한 전력 손실이 줄어들 수 있다.
도 4 및 도 6에서, 전력 변환 회로(14)의 1차측(NP) 전류인 인덕터 전류 iM가 0(Zero)이 되는 시점 즉 영 전류 시점은 T1으로 기재하고, 영 전류 감지 회로(22)에서 출력되는 감지 신호 VBD가 로우 레벨에 도달하는 시점은 T2로 기재한다. 이들을 대비하면, 센싱 전압 VA가 로우 레벨에 도달하는 시점에 비하여 감지 신호 VBD가 로우 레벨에 도달하는 시점이 지연되며, 감지 신호 VBD가 로우 레벨에 도달하는 시점이 스위칭 소자(Q)의 턴오프 전압의 공진 주기의 기저점에 일치됨을 이해할 수 있다.
제어부(20)는 상술한 바와 같이 영 전류 감지 회로(22)에서 출력되는 감지 신호 VBD를 이용하여 전력 변환 회로(14)의 출력 측의 영 전류 시점(T1) 이후 공진되는 스위칭 소자(Q)의 턴오프 전압의 공진 주기의 기저점에 대응하도록 스위칭 소자(Q)의 온 시점을 결정하고, 상기한 온 시점을 적용한 구동 신호 GD를 스위칭 소자(Q)에 제공할 수 있다.
또한, 제어부(20)는 카운팅을 수행하며, 카운트 값이 스위칭 소자(Q)의 턴오프 전압의 공진 주기들 중 원하는 공진 주기의 기저점에 대응하도록 설정되도록 미리 정해진 값과 일치하는 시점을 스위칭 소자(Q)의 온 시점으로 결정하고, 부하(RL)의 변화에 대응하여 스위칭 소자(Q)의 온 시점을 공진 주기 단위로 변경하며 하나의 공진 주기 내에서 점진적으로 변경하며 구동 신호 GD를 스위칭 소자(Q)에 제공할 수 있다.
보다 구체적으로 제어부(20)의 동작을 도 7을 참조하여 설명한다.
제어부(20)는 카운팅을 수행하며 카운팅을 이용하여 공진이 몇 번 이루어졌는지 알 수 있다. 제어부(20)는 공진 주기의 기저점에서 발생하는 공진 주기 펄스를 이용하여 카운팅할 수 있으며, 카운트 값이 미리 정해진 값과 일치하는지 판단한다.
제어부(20)는 감지 신호 VBD가 로우 레벨에 도달한 시점(T2)을 참조하여 각 공진 주기의 기저부에 대응하는 타이밍에 동기하는 공진 주기 펄스 BD를 생성한다. 제어부(20)는 카운트 값과 미리 정해진 값이 일치하면 스위칭 소자(Q)의 턴오프 전압의 공진 주기들 중 원하는 공진 주기의 기저점에 대응하도록 것으로 판단하여 온 시점을 결정한다.
제어부(20)는 전력 변환 회로(14)의 출력 측의 부하 상태에 대응하는 피드백 신호 FB를 수신하고, 피드백 신호 FB를 이용하여 부하의 변화를 감지할 수 있다.
제어부(20)는 피드백 신호 FB를 이용하여 부하의 변화를 감지한 경우 부하가 늘어나는 경우와 줄어드는 경우에 대응하여 스위칭 소자(Q)의 온 시간이 증가되거나 감소될 수 있도록 온 시점을 변경할 수 있다.
제어부(20)는 부하의 변화에 대응하여 공진 주기 단위로 온 시점을 변경할 수 있으며, 일례로 도 7과 같이 세번째 공진 주기와 네번째 공진 주기 사이에서 스위칭 소자(Q)의 온 시간이 점진적으로 감소하도록 구성될 수 있다.
제어부(20)는 부하의 변화에 대응하여 하나 또는 둘 이상의 공진 주기를 포함하는 인에이블 구간을 설정할 수 있으며, 도 7의 실시예는 인에이블 구간을 세번째 공진 주기와 네번째 공진 주기 사이로 예시한 것이다.
제어부(20)는 세번째 주기의 공진 주기 펄스 BD에 대응하여 인에이블 구간 동안 순차적으로 시프트되는 복수의 천이 제어 신호 BDS1~BDSn를 순차적으로 생성할 수 있으며, 제어부(20)는 각 천이 제어 신호 BDS1~BDSn에 대응하여 세번째 공진 주기의 기저부에서 네번째 공진 주기의 기저부로 순차적으로 온 시점이 변화되는 구동 신호 GD를 제공할 수 있다.
상기와 같이 온 시점이 변화되는 구동 신호 GD가 스위칭 소자(Q)에 제공되면, 스위칭 소자(Q)는 부하의 변화에 대응하여 온 시점이 변화된 구동 신호를 제공할 수 있다. 결과적으로 부하가 줄어든 경우에 전력 변환 회로(14)는 온 시간이 줄어든 구동 신호 GD에 의하여 구동될 수 있다.
상기와 같이 제어부(20)는 구동 신호 GD의 온 시간이 늘어나거나 줄어들도록 온 시점을 변경할 수 있다. 만약 제어부(20)가 아날로그 회로로 구현된 경우에는 온 시간을 줄이도록 설계하는 것이 용이하지 않을 수 있다. 그러나, 본 발명에서 구현된 제어부(20)는 디지털 신호 처리 블록을 이용한다. 그러므로 본 발명에서 구현된 제어부(20)는 디지털 연산을 이용하여 구동 신호 GD의 온 시간을 늘이거나 줄이는 것을 용이하게 구현할 수 있다.
본 발명의 제어부(20)는 상술한 바와 같이 스위칭 소자(Q)가 오프된 후 스위칭 소자(Q)의 턴오프 전압의 공진 주기의 기저점을 검출하여 스위칭 소자(Q)의 온 시점을 제어할 수 있다.
한편, 도 8 및 도 9와 같이, 본 발명의 제어부(20)는 스위칭 소자(Q)가 온되면 입력 보상 회로(250)에 의하여 전력 변환 회로(14)의 센싱 전압 VA의 클램핑 레벨과 입력 전압 VIN의 차를 이용하여 입력 전압 VIN의 레벨 변화를 감지하고, 감지된 결과를 이용하여 입력 보상 신호 INPUT_COMP를 생성하며, 입력 보상 신호 INPUT_COMP를 이용한 입력 보상을 수행할 수 있다.
도 8을 참조하면, 입력 보상 회로(250)는 센싱 전압 VA이 하이 레벨에서 떨어지기 시작하는 영 전류 시점으로부터 일정 시간 지연시킨 감지 신호 VBD를 이용하여 센싱 전압 VA의 클램핑 레벨을 판단하도록 구성되는 것으로 실시될 수 있다.
입력 전압 VIN은 하이 레벨(제1 레벨) 또는 로우 레벨(제2 레벨)로 변화하는 것으로 가정할 수 있으며, 하이 레벨은 220V로 예시되고, 로우 레벨은 110V로 예시될 수 있다.
그리고, 제어부(20)의 디지털 신호 처리 블록(210)은 구체적으로 도시되지 않았으나 상기한 입력 보상 신호 INPUT_COMP를 이용하여 스위칭 소자(Q)를 흐르는 전류를 센싱한 과전류 검출 신호의 조정을 포함한 입력 보상을 수행할 수 있다.
도 8의 입력 보상 회로(250)는 입력 검출 회로(300) 및 입력 보상 로직부(320)를 포함할 수 있다.
여기에서, 입력 검출 회로(300)는 전력 변환 회로(14)의 전력 변환을 센싱한 것에 대응하는 감지 신호 VBD의 클램핑 레벨과 입력 전압 VIN의 차를 입력 전압 VIN의 레벨에 따라 달라지는 기준 전압을 적용하여 보상 센싱 신호 INCOMP를 출력하도록 구성될 수 있다.
그리고, 입력 보상 로직부(320)는 보상 센싱 신호 INCOMP를 구동 신호 GD의 주기 단위로 수신하여 카운트하고, 미리 정해진 수 이상 보상 센싱 신호 INCOMP가 동일한 상태를 유지하는 것으로 카운트되면 입력 전압 VIN의 레벨이 변경된 것으로 판단하는 입력 보상 신호 INPUT_COMP를 제공하도록 구성될 수 있다.
이중, 입력 검출 회로(300)는 클램핑 회로(400), 커런트 미러 회로(420) 및 출력부(440)를 포함할 수 있다.
먼저, 클램핑 회로(400)는 감지 신호 VBD의 클램핑 레벨과 입력 전압 VIN의 차에 대응하는 제1 전류 IBD를 생성하도록 구성될 수 있다. 보다 구체적으로 클램핑 회로(400)는 정전류원이 게이트에 인가되는 NMOS 트랜지스터(Qc)와 NMOS 트랜지스터(Qc)의 소스에 공통으로 베이스가 커플링된 NON 바이폴라 트랜지스터들(Qd, Qs)를 포함한다. 클램핑 회로(400)는 스위칭 소자(Q)가 턴온된 상태에서 클램핑된 감지 신호 VBD의 레벨에 대응하는 제1 전류 IBD1를 생성한다.
그리고, 커런트 미러 회로(420)는 PMOS 트랜지스터들(M1, M2)의 베이스가 커플링된 미러 구조를 가지며, 제1 전류 IBD1를 복사한 제2 전류 IBD2를 PMOS 트랜지스터(M2)를 통하여 제공할 수 있다.
출력부(440)는 제2 전류 IBD2가 흘러서 입력 전압 INCOMP_IN이 형성되는 저항(R1)과 정전류원의 전류가 흐르는 직렬 연결된 저항(R2, R3)를 포함한다. 여기에서, 저항(R3)에는 스위치(SW)가 병렬로 연결되며, 스위치(SW)는 입력 로직부(320)에서 제공되는 스위칭 제어 신호 INCOMP_CTRL에 의하여 스위칭 동작하도록 구성된다.
현재의 입력 전압 VIN이 로우 레벨인 경우 스위치(SW)는 로우 레벨로 제공되는 스위칭 제어 신호 INCOMP_CTRL에 의하여 턴오프되고, 현재의 입력 전압 VIN이 하이 레벨인 경우 스위치(SW)는 하이 레벨로 제공되는 스위칭 제어 신호 INCOMP_CTRL에 의하여 턴온된다.
그리고, 출력부(440)는 에러 증폭기(442)를 포함하며, 에러 증폭기(442)의 포지티브 단자에는 저항(R1)이 인가되는 입력 전압 INCOMP_IN이 인가되고 네가티브 단자에는 저항(R2) 또는 직렬 연결된 저항(R2, R3)에 인가되는 기준 전압 INCOMP_REF가 인가된다. 에러 증폭기(442)는 포지티브 단자와 네가티브 단자의 전압 차가 일정 수준 이상 차이나면 하이 레벨의 보상 센싱 신호 INCOMP를 입력 보상 로직부(320)에 제공한다.
상술한 바와 같이 구성된 출력부(440)는 하이 레벨(제1 레벨)의 입력 전압 VIN을 검출하기 위하여 제1 기준 전압을 이용하며, 커런트 미러 회로(420)의 제2 전류 IBD2에 대응하는 보상 센싱 신호 INCOMP를 출력한다. 이때, 제1 기준 전압은 직렬 연결된 저항(R2, R3)에 인가되는 기준 전압 INCOMP_REF(H)에 해당된다. 그리고, 출력부(440)는 로우 레벨(제2 레벨)의 입력 전압 VIN을 검출하기 위하여 제2 기준 전압을 이용하며, 커런트 미러 회로(420)의 제2 전류 IBD2에 대응하는 보상 센싱 신호 INCOMP를 출력한다. 이때, 제2 기준 전압은 스위치(SW)가 턴온됨에 따라 저항(R2)에 인가되는 기준 전압 INCOMP_REF(L)에 해당된다.
그러므로, 하이 레벨의 입력 전압 VIN이 입력되면, 감지 신호 VBD의 클램핑 레벨과 입력 전압 VIN 간의 레벨 차가 커서 제1 전류 IBD1의 양이 많아지고, 그에 따라서 커런트 미러 회로(420)에서 제공되는 제2 전류 IBD2의 양도 많아진다.
이때, 에러 증폭기(442)의 네가티브 단자에는 높은 레벨의 제1 기준 전압 INCOMP_REF(H)이 인가된 상태이다.
일례로, 에러 증폭기(442)는 포지티브 단자에 제1 기준 전압 INCOMP_REF(H)보다 충분히 높은 전압이 인가되면 하이 레벨의 신호를 출력한다.
감지 신호 VBD는 디지털 신호 처리 블록(210)에서 게이트 드라이버(220)에 제공되는 펄스 신호(PWM)의 주기에 동기되어 주기적으로 클램핑된 레벨을 갖는다. 그러므로, 에러 증폭기(442)는 포지티브 단자에 제1 기준 전압 INCOMP_REF(H)보다 충분히 높은 전압이 인가되면 주기적인 펄스 형태의 보상 센싱 신호 ICOMP를 출력할 수 있다.
이와 반대로, 로우 레벨의 입력 전압 VIN이 입력되면, 감지 신호 VBD의 클램핑 레벨과 입력 전압 VIN 간의 레벨 차가 작아서 제1 전류 IBD1의 양이 적어지고, 그에 따라서 커런트 미러 회로(420)에서 제공되는 제2 전류 IBD2의 양도 적어진다.
이때, 에러 증폭기(442)의 네가티브 단자에는 낮은 레벨의 제2 기준 전압 INCOMP_REF(L)이 인가된 상태이다.
일례로, 에러 증폭기(442)는 포지티브 단자에 인가되는 입력 전압 INCOMP_IN이 제2 기준 전압 INCOMP_REF(L)보다 충분히 크지 않으면 로우 레벨의 신호를 출력한다.
입력 보상 로직부(320)는 구동 신호 GD의 주기 즉 디지털 신호 처리 블록(210)에서 게이트 드라이버(220)에 제공되는 펄스 신호(PWM)의 주기에 동기하여 보상 센싱 신호의 레벨 변화를 카운트한다.
입력 보상 로직부(320)는 연속하는 세 차례 이상 펄스 신호(PWM)가 제공되는 동안 보상 센싱 신호 INCOMP의 레벨이 하이 레벨을 유지하면 하이 레벨의 입력 전압 VIN이 입력되는 것으로 판단하고 그에 대응하는 입력 보상 신호 INPUT_COMP를 디지털 신호 처리 블록(210)에 제공한다.
또한, 입력 보상 로직부(320)는 연속하는 세 차례 이상 펄스 신호(PWM)가 제공되는 동안 보상 센싱 신호 INCOMP의 레벨이 로우 레벨을 유지하면 로우 레벨의 입력 전압 VIN이 입력되는 것으로 판단하고 그에 대응하는 입력 보상 신호 INPUT_COMP를 디지털 신호 처리 블록(210)에 제공한다.
그러므로, 디지털 신호 처리 블록(210)은 입력 보상 신호 INPUT_COMP를 이용하여 과전류 검출 신호의 조정과 같은 입력 보상을 수행할 수 있다.
입력 보상 로직부(320)의 카운트 회수는 제작자에 의하여 다양하게 변형될 수 있다.
본 발명은 상술한 입력 보상 회로(230)의 동작에 의하여 입력 전압 VIN의 변화를 감지할 수 있으며, 그에 대응하여 입력 전압 VIN에 대한 보상 동작을 수행할 수 있다. 그러므로, 다양한 전압 환경에서도 전원 회로는 안정적으로 동작할 수 있다.
또한편, 본 발명은 도 10과 같이 실시됨에 의하여 적은 비트 수의 아날로그 디지털 컨버터(240)를 이용하여 충분한 최대 온 시간(ton)을 확보할 수 있도록 구성될 수 있다.
아날로그 디지털 컨버터(240)는 피드백 신호 FB를 디지털 코드로 변경하여 디지털 신호 처리 블록(210)에 제공하며, 디지털 신호 처리 블록(210)은 디지털 코드에 대응하는 온 시간(ton)을 갖는 구동 펄스를 포함하도록 구동 신호 GD의 생성을 제어할 수 있다.
아날로그 디지털 컨버터(240)는 적은 비트 수로 설계되는 경우 패키지에 실장하는데 필요한 회로의 레이아웃 마진이 확보될 수 있다. 그러므로, 적은 비트 수의 아랄로그 디지털 컨버터(240)를 실장하는 경우 패키지는 칩 사이즈 측면에서 유리한 이점을 가질 수 있다.
아날로그 디지털 컨버터(240)는 적은 비트 수로 동일한 최대 온 시간(ton)을 구현하는 경우 상기와 같이 패키지에 실장하는데 필요한 회로의 레이아웃 마진이 확보될 수 있다.
일반적으로, 디지털 신호 처리 블록(210)이 아날로그 디지털 컨버터(240)의 디지털 코드 당 46.5ns 만큼 균일하게 구동 펄스의 온 시간(ton)을 변화하도록 설계된 경우, 30μs의 최대 온 시간(ton)을 구현하기 위하여 10bit의 아날로그 디지털 컨버터(240)가 필요하다.
실시예의 디지털 신호 처리 블록(210)은 9bit의 아날로그 디지털 컨버터(240)를 이용하여 30μs의 최대 온 시간(ton)을 구현할 수 있도록 설계되는 것으로 예시될 수 있다.
이를 위하여, 디지털 신호 처리 블록(210)은 피드백 신호 FB에 대응하여 제공되는 아날로그 디지털 컨버터(240)의 디지털 코드에 대응하여 둘 이상의 구분된 구간으로 인식하도록 구성될 수 있으며, 각 구간 별로 구동 펄스의 온 시간(ton) 변화를 다르게 적용될 수 있다. 상기한 구성에 의하여 디지털 신호 처리 블록(210)은 디지털 코드 변화에 대응하여 구간 별로 온 시간(ton)이 다르게 변화하는 구동 펄스를 생성하도록 제어할 수 있다.
도 10은 디지털 신호 처리 블록(210)이 아날로그 디지털 컨버터(240)의 디지털 코드에 대응하여 3개의 구간으로 구분하며, 각 구간 별로 구동 펄스의 온 시간(ton) 변화를 다르게 적용하도록 구성한 경우에 대응한 그래프이다.
도 10의 경우, 디지털 신호 처리 블록(210)은 디지털 코드가 1 비트씩 증가하는 것에 대응하여 구동 펄스의 온 시간(ton)이 미리 설정된 시간의 1 배씩 증가하는 구간(x1 구간), 디지털 코드가 1 비트씩 증가하는 것에 대응하여 구동 펄스의 온 시간(ton)이 미리 설정된 시간의 2 배씩 증가하는 구간(x2 구간), 및 디지털 코드가 1 비트씩 증가하는 것에 대응하여 구동 펄스의 온 시간(ton)이 미리 설정된 시간의 4 배씩 증가하는 구간(x4 구간)으로 구분하고, 피드백 신호 FB 신호의 변화에 대응하여 제공되는 디지털 코드에 대응하는 온 시간을 갖는 구동 펄스를 생성하도록 제어할 수 있다.
9bit의 아날로그 디지털 컨버터(240)를 이용하고 디지털 코드 당 46.5ns 만큼 균일하게 변화하도록 디지털 신호 처리 블록(210)이 설계된 경우, 구동 펄스의 최대 온 시간(ton)은 23μs 수준으로 구현될 수 있다.
도 10과 같이, 디지털 신호 처리 블록(210)이 디지털 코드의 변화에 대응하여 구간 별로 다르게 온 시간(ton)을 변경하는 경우, x1 구간에는 디지털 코드 당 46.5ns만큼 온 시간(ton)이 변화될 수 있고, x2 구간에는 디지털 코드 당 93ns만큼 온 시간(ton)이 변화될 수 있으며, x4 구간에는 디지털 코드 당 186ns만큼 온 시간(ton)이 변화될 수 있다.
9bit의 아날로그 디지털 컨버터(240)를 이용하여도 디지털 신호 처리 블록(210)는 30 μs 이상 최대 온 시간(ton)을 보장할 수 있다.
상기한 바와 같이 실시예의 디지털 신호 처리 블록(210)은 절감된 비트 수를 갖는 아날로그 디지털 컨버터를 이용하여 동작 할 수 있으며, 그 결과 아날로그 디지털 컨버터를 패키지에 실장하는데 필요한 레이아웃 마진이 확보될 수 있고, 패키지가 칩 사이즈 측면에서 유리하게 구현될 수 있다.
본 발명의 실시예는 제작자의 의도에 따라, x1 구간, x2 구간 및 x3 구간이 배치되는 순서를 변화할 수 있으며, 미세한 제어가 필요한 구간에 x1 구간을 적용할 수 있다.
한편, 상대적으로 높은 제1 전압과 상대적으로 낮은 제2 전압이 입력 전압 VIN으로 인가되는 경우, 온 시간을 제어하는 범위가 줄어든다. 결국, 제1 전압에 대응하여 요구되는 아날로그 디지털 컨버터(240)의 디지털 코드의 수는 제2 전압에 대응하여 요구되는 아날로그 디지털 컨버터(240)의 디지털 코드의 수보다 적어질 수 있다.
즉, 입력 전압 VIN이 높은 경우 적은 온 시간이 이용되고, 그에 따라 피드백 신호 FB의 레벨이 낮아진다. 그러므로, 입력 전압 VIN이 상기 제1 전압인 경우, 아날로그 디지털 컨버터(240)는 상대적으로 적은 bit로 온 시간을 표현할 수 있다.
따라서, 아날로그 디지털 컨버터(240)의 설계 상의 여유가 발생한다. 그러므로 입력 전압이 높은 경우에 대응하여 아날로그 디지털 컨버터(240)를 설계하면, 아날로그 디지털 컨버터(240)를 패키지에 실장하는데 필요한 레이아웃 마진이 확보될 수 있고, 패키지가 칩 사이즈 측면에서 유리하게 구현될 수 있다.
또한편, 본 발명은 도 11과 같이 아날로그 디지털 컨버터(240)가 피드백 신호 FB를 정확히 센싱하도록 구성될 수 있다.
피드백 신호 FB는 아날로그 디지털 컨버터(240)에서 센싱되고 디지털 코드로 변환된 후 디지털 신호 처리 블록(210)에 전달된다. 아날로그 디지털 컨버터(240)는 피드백 신호 FB를 센싱하기 위하여 피드백 전압 VFB을 수신한다.
아날로그 디지털 컨버터(240)는 안정화된 피드백 전압 VFB을 이용하여 정확하게 피드백 신호 FB를 센싱할 필요가 있다.
스위칭 소자(Q)의 턴온 시점과 턴오프 시점에 스위칭 소자(Q)의 드레인과 소스 간 전압 VDS에는 노이즈가 발생할 수 있다. 구동 신호 GD가 활성화되는 시점 즉 스위칭 소자(Q)가 턴온되는 시점에 전력 변환 회로(14)의 인덕터와 스위칭 소자(Q)의 캐패시턴스 성분에 의한 공진이 발생한다. 그리고, 구동 신호 GD가 비활성화되는 시점 즉 스위칭 소자(Q)가 턴오프되는 시점에 전력 변환 회로(14)의 기생 인덕터와 스위칭 소자(Q)의 캐패시턴스 성분에 의한 공진이 발생한다. 상기한 스위칭 소자(Q)의 턴온과 턴오프 시점의 공진들에 의하여 피드백 전압 VFB이 노이즈에 영향을 받을 수 있다. 이 경우 피드백 전압 VFB은 노이즈에 의하여 불안정해진다.
피드백 전압 VFB이 노이즈에 영향을 받아서 불안정한 상태에서, 아날로그 디지털 컨버터(240)가 피드백 신호 FB를 센싱하는 하면, 정확한 피드백 신호 FB를 센싱하는 것이 어렵다.
본 발명의 실시예는 도 11과 같이 정확한 피드백 신호 FB의 센싱을 위하여 블랭크 시간(Blank Time)(tBLK) 설정하고 이용한다. 블랭크 시간(Blank Time)(tBLK)은 스위칭 소자(Q)의 턴오프 시점부터 노이즈의 영향을 벗어난 미리 정해진 시간까지로 정의할 수 있다. 블랭크 시간(tBLK)은 노이즈에 영향을 받지 않을 정도의 충분한 시간으로 설정됨이 바람직하다.
아날로그 디지털 컨버터(240)는 블랭크 시간(tBLK)을 경과한 후 안정화된 피드백 전압 VFB를 이용하여 피드백 신호 FB를 센싱하도록 구성된다.
아날로그 디지털 컨버터(240)는 블랭크 시간(tBLK)이 경과된 것을 인식하기 위하여 샘플링 클럭 VSMPL을 이용할 수 있다.
샘플링 클럭 VSMPL은 스위칭 소자(Q)의 턴오프 주기에 대응하는 일정한 주기를 가질 수 있으며, 오실레이터(230)의 펄스를 이용하여 디지털 신호 처리 블록(210) 또는 아날로그 디지털 컨버터(240)에서 생성될 수 있다. 샘플링 클럭 VSMPL은 스위칭 소자(Q)가 턴오프되고 블랭크 시간(tBLK)이 경과된 후 발생하도록 생성함이 바람직하다.
아날로그 디지털 컨버터(240)는 블랭크 시간(Blank Time)(tBLK)을 경과한 후 발생하는 샘플링 클럭 VSMPL을 이용하여 피드백 전압 VFB를 샘플링할 수 있으며, 샘플링 클럭 VSMPL이 수신되면 피드백 전압 VFB을 샘플링하여 피드백 신호 FB를 센싱하고, 센싱된 피드백 신호 FB에 대응하는 디지털 코드를 생성할 수 있다. 아날로그 디지털 컨버터(240)는 피드백 전압 VFB을 샘플링하여 피드백 신호 FB를 센싱하는데 일정한 시간이 필요하며, 피드백 신호 FB를 센싱하는데 필요한 시간(tconv)은 도 11에 기재된 “DATA Load to Digital”에 해당한다.
디지털 신호 처리 블록(210)은 센싱된 피드백 신호 FB에 대응하는 아날로그 디지털 컨버터(240)의 디지털 코드가 수신되면 다음 주기의 스위칭 소자(Q)의 온 시간을 제어할 수 있다. 도 11에서 VDRV는 스위칭 소자(Q)에 제공되는 구동 신호 GD의 변화를 나타낸 것이다.
만약, 구동 신호 GD의 주기가 길거나, 샘플링 클럭 VSMPL의 주기가 짧으면, 도 12와 같이 구동 신호 GD의 한 주기 즉 하나의 스위칭 소자(Q)의 턴오프 주기 내에 여러 개의 샘플링 클럭 VSMPL이 포함될 수 있다.
이 경우, 아날로그 디지털 컨버터(240)는 각 샘플링 클럭 VSMPL에 대응하여 피드백 전압 VFB을 샘플링하고, 피드백 전압 VFB의 샘플링이 완료되면 이전 샘플링된 피드백 전압 VFB은 리프레쉬(Reflash)된다. 그리고, 아날로그 디지털 컨버터(240)는 피드백 전압 VFB을 샘플링이 완료된 마지막 샘플링 클럭 VSMPL에 대응하는 피드백 신호 FB를 이용하여 디지털 코드를 출력한다.
또한, 본 발명은 도 12와 같이 여러 번의 샘플링이 진행되는 경우 미리 정해진 순서의 샘플링 클럭 VSMPL에 의하여 샘플링된 피드백 전압 VFB을 이용하여 피드백 신호 FB를 센싱할 수 있다.
본 발명은 도 11 및 도 12와 같은 방법에 의하여 아날로그 디지털 컨버터(240)가 안정된 상태의 피드백 전압 VFB을 샘플링하고 샘플링 완료된 피드백 전압 VFB을 이용하여 피드백 신호 FB를 정확히 센싱하도록 구성될 수 있다. 그 결과, 본 발명은 안정적인 온 시간(ton)을 갖는 구동 신호 GD를 제공할 수 있다.

Claims (16)

  1. 스위칭 소자의 구동에 의하여 전력 변환 회로에서 전력 변환을 수행하는 전원 회로에 있어서,
    상기 스위칭 소자가 오프된 후 상기 스위칭 소자의 턴오프 전압의 공진 주기의 기저점을 검출하여 상기 스위칭 소자의 온 시점을 제어하고, 상기 스위칭 소자가 온되면 상기 전력 변환 회로의 센싱 전압의 클램핑 레벨과 입력 전압의 차를 이용하여 상기 입력 전압의 레벨 변화를 감지하여 입력 보상 신호를 생성하며, 상기 입력 보상 신호를 이용한 입력 보상을 수행하는 제어부;를 포함하는 전원 회로.
  2. 제1 항에 있어서,
    상기 제어부는 상기 센싱 전압이 하이 레벨에서 떨어지기 시작하는 영 전류 시점으로부터 일정 시간 지연시킨 감지 신호를 이용하여 상기 센싱 전압의 클램핑 레벨을 판단하는 전원 회로.
  3. 제1 항에 있어서,
    상기 제어부는 부하의 변화에 따라 상기 온 시점을 기 공진 주기 내에서 점진적으로 변화시켜서 제어하는 전원 회로.
  4. 제1 항에 있어서,
    상기 제어부는 상기 입력 전압이 제1 레벨과 제2 레벨 중 어느 하나인 것에 대응한 상기 입력 보상 신호를 생성하는 전원 회로.
  5. 제1 항에 있어서,
    상기 전력 변환 회로의 1차측의 전류가 영(Zero)에 도달하는 상기 영 전류 시점을 감지하고, 상기 영 전류 시점 시점부터 상기 공진 주기의 상기 기저점에 해당하는 시점까지 지연한 감지 신호를 상기 제어부에 제공하는 영 전류 감지 회로를 더 포함하는 전원 회로.
  6. 제1 항에 있어서, 상기 제어부는,
    상기 구동 신호를 출력하는 게이트 드라이버;
    상기 전력 변환 회로의 1차측의 전류를 센싱한 상기 센싱 전압의 상기 클램핑 레벨과 상기 입력 전압의 차를 이용하여 상기 입력 전압의 레벨 변화를 감지하여 상기 입력 보상 신호를 생성하는 입력 보상 회로; 및
    상기 스위칭 소자가 오프된 후 상기 스위칭 소자의 턴오프 전압의 공진 주기의 기저점을 검출하여 상기 스위칭 소자의 상기 온 시점을 제어하고, 상기 입력 보상 신호를 이용하여 입력 보상을 수행하는 디지털 신호 처리 블록;을 포함하는 전원 회로.
  7. 제6 항에 있어서,
    상기 디지털 신호 처리 블록은 상기 입력 보상 신호를 이용하여 상기 입력 전압의 변화에 따른 과전류 검출 신호의 조정을 포함한 상기 입력 보상을 수행하는 전원 회로.
  8. 제6 항에 있어서, 상기 입력 보상 회로는,
    상기 센싱 전압이 하이 레벨에서 떨어지기 시작하는 영 전류 시점으로부터 일정 시간 지연시킨 감지 신호의 클램핑 레벨과 상기 입력 전압의 차에 상기 입력 전압의 레벨에 따라 달라지는 기준 전압을 적용하여 보상 센싱 신호를 출력하는 입력 검출 회로; 및
    상기 보상 센싱 신호를 상기 구동 신호의 주기 단위로 수신하여 카운트하고, 미리 정해진 수 이상 상기 보상 센싱 신호가 동일한 상태를 유지하는 것으로 카운트되면 상기 입력 전압의 레벨이 변경된 것으로 판단하는 상기 입력 보상 신호를 제공하는 입력 보상 로직부;를 포함하는 전원 회로.
  9. 제8 항에 있어서, 상기 입력 검출 회로는,
    상기 영 전류 시점으로부터 일정 시간 지연시킨 상기 감지 신호의 상기 클램핑 레벨과 상기 입력 전압의 차에 대응하는 제1 전류를 생성하는 클팸핑 회로;
    상기 제1 전류를 복사한 제2 전류를 제공하는 커런트 미러 회로; 및
    제1 레벨의 상기 입력 전압에 대응하여 제1 기준 전압을 이용하여 상기 제2 전류에 대응하는 상기 보상 센싱 신호로 출력하고, 제2 레벨의 상기 입력 전압에 대응하여 제2 기준 전압을 이용하여 상기 제2 전류에 대응하는 상기 보상 센싱 신호를 출력하는 출력부;를 포함하는 전원 회로.
  10. 제8 항에 있어서, 상기 입력 보상 로직부는,
    상기 구동 신호의 주기에 동기하여 상기 보상 센싱 신호의 레벨 변화를 카운트하고, 연속하여 세 차례 상기 보상 센싱 신호의 레벨이 유지된 것으로 카운트되면 상기 입력 전압의 레벨이 변경된 것으로 판단하는 전원 회로.
  11. 제1 항에 있어서, 상기 제어부는,
    상기 구동 신호의 주기 중 상기 스위칭 소자가 온된 시점에 동기하여 상기 전력 변환 회로의 출력을 센싱한 상기 센싱 전압의 클램핑 레벨과 상기 입력 전압의 차를 이용하여 상기 입력 전압의 레벨 변화를 카운트하며 미리 정해진 수 이상 상기 입력 전압의 레벨이 유지되면 상기 입력 전압의 레벨이 변경된 것으로 판단하여 상기 입력 보상 신호를 생성하는 전원 회로.
  12. 스위칭 소자의 구동에 의하여 전력 변환 회로에서 전력 변환을 수행하는 전원 회로에 있어서,
    상기 스위칭 소자의 구동을 위하여 제공되는 구동 신호의 생성을 제어하며, 상기 구동 신호에 포함된 구동 신호들에 의하여 상기 스위칭 소자가 스위칭되고, 상기 스위칭 소자가 오프된 후 상기 스위칭 소자의 턴오프 전압의 공진 주기의 기저점을 검출하여 상기 스위칭 소자의 온 시점을 제어하며, 부하에 대응하는 피드백 신호에 대응하는 디지털 코드를 수신하여 상기 구동 펄스의 온 시간을 제어하는 디지털 신호 처리 블록; 및
    상기 피드백 신호를 센싱하여서 상기 디지털 코드를 제공하는 아날로그 디지털 컨버터를 포함하며,
    상기 디지털 신호 처리 블록은 상기 아날로그 디지털 컨버터에서 제공되는 상기 디지털 코드의 범위를 둘 이상의 구분된 구간으로 인식하고 상기 구간 별로 상기 디지털 코드의 1bit에 해당하는 온 시간의 변화를 적용하여 상기 구동 펄스를 제어하는 전원 회로.
  13. 제12 항에 있어서,
    상기 디지털 신호 처리 블록은 상기 디지털 코드가 변화하는 것에 대응하여 점차 큰 상기 온 시간을 갖도록 설정된 둘 이상의 구분된 상기 구간을 갖는 전원 회로.
  14. 스위칭 소자의 구동에 의하여 전력 변환 회로에서 전력 변환을 수행하는 전원 회로에 있어서,
    상기 스위칭 소자의 구동을 위하여 제공되는 구동 신호의 생성을 제어하며, 상기 구동 신호에 포함된 구동 신호들에 의하여 상기 스위칭 소자가 스위칭되고, 상기 스위칭 소자가 오프된 후 상기 스위칭 소자의 턴오프 전압의 공진 주기의 기저점을 검출하여 상기 스위칭 소자의 온 시점을 제어하며, 부하에 대응하는 피드백 신호에 대응하는 디지털 코드를 수신하여 상기 구동 펄스의 온 시간을 제어하는 디지털 신호 처리 블록; 및
    상기 피드백 신호는 상기 스위칭 소자의 턴오프 시점부터 미리 정해진 시간까지 설정된 블랭크 시간이 경과한 후 상기 부하에 대응하여 제공되는 피드백 전압을 샘플링하여 상기 피드백 신호를 센싱하고, 상기 피드백 신호에 대응하는 상기 디지털 코드를 제공하는 아날로그 디지털 컨버터를 포함함을 특징으로 하는 전원 회로.
  15. 제14 항에 있어서,
    상기 블랭크 시간은 상기 스위칭 소자의 턴오프 주기에 대응하는 일정한 주기를 갖는 샘플링 클럭에 의하여 결정될 수 있으며, 상기 샘플링 클럭은 오실레이터의 펄스를 이용하여 상기 디지털 신호 처리 블록 또는 상기 아날로그 디지털 컨버터에서 생성되는 전원 회로.
  16. 제15 항에 있어서,
    상기 아날로그 디지털 컨버터는 상기 샘플링 클럭은 하나의 상기 턴오프 주기 내에 여러 개 포함될 수 있으며, 특정 순서 또는 마지막 샘플링을 완료한 상기 샘플링 클럭에 대응하여 상기 피드백 전압의 샘플링을 수행하는 전원 회로.
KR1020140193791A 2014-12-30 2014-12-30 전원 회로 KR102335422B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140193791A KR102335422B1 (ko) 2014-12-30 2014-12-30 전원 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140193791A KR102335422B1 (ko) 2014-12-30 2014-12-30 전원 회로

Publications (2)

Publication Number Publication Date
KR20160082039A true KR20160082039A (ko) 2016-07-08
KR102335422B1 KR102335422B1 (ko) 2021-12-06

Family

ID=56504062

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140193791A KR102335422B1 (ko) 2014-12-30 2014-12-30 전원 회로

Country Status (1)

Country Link
KR (1) KR102335422B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05115177A (ja) * 1991-10-16 1993-05-07 Shindengen Archer Corp 零電圧、零電流スイツチング方式ｄｃ／ｄｃコンバータ
JP2002058240A (ja) * 2000-06-01 2002-02-22 Auto Network Gijutsu Kenkyusho:Kk Ｄｃ−ｄｃコンバータ回路
JP2002209377A (ja) * 2001-01-12 2002-07-26 Auto Network Gijutsu Kenkyusho:Kk Ｄｃ−ｄｃコンバータ回路
JP2004531195A (ja) * 2001-06-25 2004-10-07 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 不連続モードで本線高調波とスイッチング損失を減少させる方法、スイッチング電力変換器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05115177A (ja) * 1991-10-16 1993-05-07 Shindengen Archer Corp 零電圧、零電流スイツチング方式ｄｃ／ｄｃコンバータ
JP2002058240A (ja) * 2000-06-01 2002-02-22 Auto Network Gijutsu Kenkyusho:Kk Ｄｃ−ｄｃコンバータ回路
JP2002209377A (ja) * 2001-01-12 2002-07-26 Auto Network Gijutsu Kenkyusho:Kk Ｄｃ−ｄｃコンバータ回路
JP2004531195A (ja) * 2001-06-25 2004-10-07 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 不連続モードで本線高調波とスイッチング損失を減少させる方法、スイッチング電力変換器

Also Published As

Publication number Publication date
KR102335422B1 (ko) 2021-12-06

Similar Documents

Publication Publication Date Title
US11626871B2 (en) Control of secondary switches based on secondary winding voltage in a power converter
US8238123B2 (en) Frequency limitation method with time hysteresis used in quasi-resonant control
US8295062B2 (en) Switching power supply apparatus and semiconductor device
US9647562B2 (en) Power conversion with switch turn-off delay time compensation
US9093909B2 (en) Switching mode power supply and the method thereof
US9882494B2 (en) Switching-mode power supplies capable of operating at valley switching, and relevant control methods
US7636249B2 (en) Rectifier circuit
CN107086793B (zh) 一种用于同步整流功率变换器的动态补偿控制电路
US20180166993A1 (en) Alternating valley switching for power converter
US7701735B2 (en) Converter and driving method thereof
KR101727290B1 (ko) 컨버터 및 그 구동 방법
US6778417B2 (en) Electric-power supplying devices switching between a synchronous rectification and a diode rectification by gradually altering a switching pulse
CN108880259B (zh) 用于转换器的次级侧电流模式控制
US20200267812A1 (en) Series resonant converter, primary feedback control circuit and control method thereof
CN107359794B (zh) 开关电源装置
CN110994997A (zh) 开关电源装置的控制装置
US8749999B2 (en) Controller and power converter using the same for clamping maximum switching current of power converter
CN109510481B (zh) 一种同步整流控制电路及控制方法
US20110254537A1 (en) Method and Apparatus for Detecting CCM Operation of a Magnetic Device
KR102143254B1 (ko) 플라이백 컨버터의 pwm 제어장치
KR102335422B1 (ko) 전원 회로
KR102335419B1 (ko) 전원 회로
JP2020058213A (ja) スイッチング電源装置の制御装置
US20240186906A1 (en) Switching mode power supply, control circuit and control method thereof
KR102335448B1 (ko) 전원 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant