KR101938043B1 - 이중 샘플링 등화기 및 그 제어 방법 - Google Patents

이중 샘플링 등화기 및 그 제어 방법 Download PDF

Info

Publication number
KR101938043B1
KR101938043B1 KR1020170009083A KR20170009083A KR101938043B1 KR 101938043 B1 KR101938043 B1 KR 101938043B1 KR 1020170009083 A KR1020170009083 A KR 1020170009083A KR 20170009083 A KR20170009083 A KR 20170009083A KR 101938043 B1 KR101938043 B1 KR 101938043B1
Authority
KR
South Korea
Prior art keywords
signal value
output signal
sampling
value
previous
Prior art date
Application number
KR1020170009083A
Other languages
English (en)
Other versions
KR20180085495A (ko
Inventor
배현민
권경하
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020170009083A priority Critical patent/KR101938043B1/ko
Publication of KR20180085495A publication Critical patent/KR20180085495A/ko
Application granted granted Critical
Publication of KR101938043B1 publication Critical patent/KR101938043B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03248—Arrangements for operating in conjunction with other apparatus
    • H04L25/03254—Operation with other circuitry for removing intersymbol interference

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

본 발명은 이중 샘플링 등화기 및 그 제어 방법에 관한 것이다.
본 발명의 일 태양에 따르면, 이중 샘플링 등화기(double sampling equalizer)로서, 현재 샘플링 구간(present sampling interval)의 제1 샘플링 위상(sampling phase)에서 제1 입력 신호 값을 샘플링하고 상기 제1 입력 신호 값을 제1 기준(reference) 신호 값과 비교함으로써 제1 출력 신호 값을 출력하는 제1 샘플러, 및 상기 현재 샘플링 구간의 제2 샘플링 위상에서 제2 입력 신호 값을 샘플링하고 상기 제2 입력 신호 값을 제2 기준 신호 값과 비교함으로써 제2 출력 신호 값을 출력하는 제2 샘플러를 포함하는 샘플링부, 및 적어도 하나의 이전 샘플링 구간(previous sampling interval)에서 출력되는 적어도 하나의 이전 출력 신호 값에 기초하여, 상기 제1 출력 신호 값 및 상기 제2 출력 신호 값 중 어느 하나를 현재 출력 신호 값으로서 결정하는 등화부를 포함하는 이중 샘플링 등화기가 제공된다.

Description

이중 샘플링 등화기 및 그 제어 방법{DOUBLE SAMPLING EQUALIZER AND METHOD FOR CONTROLLING THE SAME}
본 발명은 이중 샘플링 등화기 및 그 제어 방법에 관한 것이다.
대용량 데이터의 전송이 필요한 멀티미디어 분야에서 고속 전송 시스템에 대한 수요가 증가함에 따라 대용량 데이터를 고속으로 전송하기 위해 필요한 기술에 대한 연구 개발이 지속적으로 이루어지고 있다.
대용량 데이터를 고속으로 전송하는 과정에서, 신호는 케이블(cable), 인쇄 회로 기판(PCB), 또는 광 섬유(optical fiber)와 같은 전송 채널을 통과하게 되는데, 이때 전송 채널에서의 손실(channel loss), 전송 채널의 대역폭 제한으로 인한 부호 간 간섭(ISI; Inter Symbol Interference), 기타 잡음(noise)에 의하여 신호가 왜곡될 수 있으며, 이러한 신호 왜곡은 비트 오류율(BER; Bit Error Rate)을 증가시키는 등의 문제점을 발생시킨다. 특히, 전송 속도가 높아지고 심볼 간격이 짧아질 경우에 위와 같은 문제점은 더욱 심해지게 된다.
도 1은 종래 기술에 따라 가장 기본적인 샘플러의 구성을 예시적으로 나타내는 도면이다.
도 2는 샘플러의 입력단으로 입력되는 입력 신호의 아이 다이어그램을 예시적으로 나타내는 도면이다.
도 1을 참조하면, 종래 기술에 따른 샘플러(10)는, 샘플링 구간 내의 특정 샘플링 위상(도 1의 φ)에서 샘플링되는 입력 신호 값(도 1의 DIN)을 기준 신호 값(도 1의 Vref)과 비교할 수 있고, 위의 샘플링된 입력 신호 값이 기준 신호 값보다 작은 경우에 0이라는 출력 신호 값(도 1의 DOUT)을 출력하고, 반대로 위의 샘플링된 입력 신호 값이 기준 신호 값보다 큰 경우에 1이라는 출력 신호 값을 출력할 수 있다. 하지만, 도 2에 도시된 입력 신호의 아이 다이어그램에서 아이 오프닝(eye opening)이 그다지 크지 않다는 점에서 확인할 수 있는 바와 같이, 채널 손실, 부호 간 간섭, 노이즈 등으로 인해 왜곡된 입력 신호가 샘플러(10)로 입력되면 잘못된 출력 신호 값이 출력될 수 있고, 이에 따라 비트 에러율이 높아지는 문제가 발생할 수 있다.
입력 신호의 왜곡 현상으로 인해 발생하는 위와 같은 문제점을 해결하기 위하여, 판정 궤환 등화기(DFE; Decision Feedback Equalizer)와 같은 다양한 등화 기술이 소개된 바 있지만, 대용량 데이터를 고속으로 전송함에 있어서 비트 에러율을 효과적으로 낮출 수 있는 등화 기술에 대한 요구는 여전히 존재한다.
이에, 본 발명자는, 이전 샘플링 구간에서의 출력 신호 값에 기초하여 현재 샘플링 구간에서의 샘플링 위상 및 기준 신호 값을 적응적으로 결정하는 기술을 제안하는 바이다.
본 발명은 상술한 문제점을 모두 해결하는 것을 그 목적으로 한다.
또한, 본 발명은, 이중 샘플링 등화기(double sampling equalizer)로서, 현재 샘플링 구간(present sampling interval)의 제1 샘플링 위상(sampling phase)에서 제1 입력 신호 값을 샘플링하고 제1 입력 신호 값을 제1 기준(reference) 신호 값과 비교함으로써 제1 출력 신호 값을 출력하는 제1 샘플러, 및 현재 샘플링 구간의 제2 샘플링 위상에서 제2 입력 신호 값을 샘플링하고 제2 입력 신호 값을 제2 기준 신호 값과 비교함으로써 제2 출력 신호 값을 출력하는 제2 샘플러를 포함하는 샘플링부, 및 적어도 하나의 이전 샘플링 구간(previous sampling interval)에서 출력되는 적어도 하나의 이전 출력 신호 값에 기초하여, 제1 출력 신호 값 및 상기 제2 출력 신호 값 중 어느 하나를 현재 출력 신호 값으로서 결정하는 등화부를 포함하는 이중 샘플링 등화기를 제공함으로써, 이전 샘플링 구간에서의 출력 신호 값에 기초하여 현재 샘플링 구간에서의 샘플링 위상 및 기준 신호 값을 적응적으로 결정하는 것을 다른 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 대표적인 구성은 다음과 같다.
본 발명의 일 태양에 따르면, 이중 샘플링 등화기(double sampling equalizer)로서, 현재 샘플링 구간(present sampling interval)의 제1 샘플링 위상(sampling phase)에서 제1 입력 신호 값을 샘플링하고 상기 제1 입력 신호 값을 제1 기준(reference) 신호 값과 비교함으로써 제1 출력 신호 값을 출력하는 제1 샘플러, 및 상기 현재 샘플링 구간의 제2 샘플링 위상에서 제2 입력 신호 값을 샘플링하고 상기 제2 입력 신호 값을 제2 기준 신호 값과 비교함으로써 제2 출력 신호 값을 출력하는 제2 샘플러를 포함하는 샘플링부, 및 적어도 하나의 이전 샘플링 구간(previous sampling interval)에서 출력되는 적어도 하나의 이전 출력 신호 값에 기초하여, 상기 제1 출력 신호 값 및 상기 제2 출력 신호 값 중 어느 하나를 현재 출력 신호 값으로서 결정하는 등화부를 포함하는 이중 샘플링 등화기가 제공된다.
본 발명의 다른 태양에 따르면, 이중 샘플링 등화기를 제어하기 위한 방법으로서, 적어도 하나의 이전 샘플링 구간(previous sampling interval)에서 출력되는 적어도 하나의 이전 출력 신호 값에 기초하여, 현재 샘플링 구간에서 제1 샘플러 및 제2 샘플러가 각각 제1 입력 신호 값 및 제2 입력 신호 값을 샘플링하는 시점에 해당하는 제1 샘플링 위상 및 제2 샘플링 위상을 각각 결정하고, 상기 제1 샘플러 및 상기 제2 샘플러가 각각 제1 출력 신호 값 및 제2 출력 신호 값을 출력하기 위하여 각각 상기 제1 입력 신호 값 및 제2 입력 신호 값과 비교하는 대상이 되는 제1 기준 신호 값 및 제2 기준 신호 값을 결정하는 단계, 및 상기 적어도 하나의 이전 샘플링 구간에서 출력되는 적어도 하나의 이전 출력 신호 값에 기초하여, 상기 제1 출력 신호 값 및 상기 제2 출력 신호 값 중 어느 하나를 현재 출력 신호 값으로서 선택하는 단계를 포함하는 방법이 제공된다.
이 외에도, 본 발명을 구현하기 위한 다른 이중 샘플링 등화기 및 그 제어 방법이 더 제공된다.
본 발명에 의하면, 이전 샘플링 구간에서의 출력 신호 값에 기초하여 현재 샘플링 구간에서의 샘플링 위상 및 기준 신호 값이 적응적으로 결정될 수 있으므로, 샘플링 과정에서 발생하는 비트 에러율을 획기적으로 낮출 수 있게 되는 효과가 달성된다.
또한, 본 발명에 의하면, 이전 샘플링 구간에서의 출력 신호 값에 기초하여 현재 샘플링 구간에서의 샘플링 위상 및 기준 신호 값이 적응적으로 결정될 수 있으므로, 포스트-탭 커서(post-tap cursor)를 발생시키는(즉, 이전 샘플링 구간의 신호(또는 데이터)가 현재 샘플링 구간의 신호에 영향을 끼치는) 통신 채널에서 부호 간 간섭(ISI)을 효과적으로 보상할 수 있게 되는 효과가 달성된다.
또한, 본 발명에 의하면, 비이상성(non-ideality)를 갖는 통신 채널을 통과한 신호, 아이 다이어그램에서 비대칭적인 아이(asymmetric eye)를 갖는 신호, 패턴-의존성(pattern-dependency)를 갖는 신호 등을 샘플링함에 있어서 비트 에러율을 효과적으로 낮출 수 있게 되는 효과가 달성된다.
또한, 본 발명에 의하면, 주파수 첩(frequency chirp)로 인한 신호 퍼짐(dispersion)이 발생함에 따라 해당 신호의 아이 다이어그램이 앞쪽으로 기울어지는(tilting) 현상이 나타나는 경우에도, 큰 SNR 이득을 얻을 수 있게 되는 효과가 달성된다.
도 1은 종래 기술에 따라 가장 기본적인 샘플러의 구성을 예시적으로 나타내는 도면이다.
도 2는 샘플러의 입력단으로 입력되는 입력 신호의 아이 다이어그램을 예시적으로 나타내는 도면이다.
도 3는 본 발명의 일 실시예에 따라 이중 샘플링 등화기의 구성을 예시적으로 나타내는 도면이다.
도 4는 본 발명의 일 실시예에 따라 아이 다이어그램을 이용하여 샘플링 위상 및 기준 신호 값을 결정하는 구성을 예시적으로 나타내는 도면이다.
도 5는 본 발명의 일 실시예에 따라 이중 샘플링 등화기의 성능을 실험한 결과를 예시적으로 나타내는 도면이다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
본 명세서에서, 이중 샘플링 등화기(100)에 포함되는 샘플러(111, 112)는, 샘플링된 입력 신호 값(DIN[n])이 기준 신호 값(Vref)보다 작으면 출력 신호 값(DOUT[n])으로서 0을 출력하고 샘플링된 입력 신호 값(DIN[n])이 기준 신호 값(Vref)보다 크면 출력 신호 값(DOUT[n])으로서 1을 출력하는 가장 기본적인 구조의 샘플러인 것으로 가정하였음을 밝혀 둔다. 다만, 본 발명에 따른 이중 샘플링 등화기(100)에 포함되는 샘플러(111, 112)의 구성이 반드시 위의 언급된 바에 한정되는 것은 아니며, 본 발명의 목적을 달성할 수 있는 범위 내에서 얼마든지 변경될 수 있음을 밝혀 둔다.
또한, 본 명세서에서, 이중 샘플링 등화기(100)에 포함되는 샘플러(111, 112)에 입력되는 입력 신호는 광통신을 위한 신호인 경우를 가정하였음을 밝혀 둔다. 다만, 본 발명에 따른 이중 샘플링 등화기(100)에 포함되는 샘플러(111, 112)의 구성이 반드시 위의 언급된 바에 한정되는 것은 아니며, 본 발명의 목적을 달성할 수 있는 범위 내에서 얼마든지 변경될 수 있음을 밝혀 둔다.
이중 샘플링 등화기의 구성
이하에서는, 본 발명의 구현을 위하여 중요한 기능을 수행하는 이중 샘플링 등화기의 내부 구성 및 각 구성요소의 기능에 대하여 살펴보기로 한다.
도 3은 본 발명의 일 실시예에 따라 이중 샘플링 등화기의 구성을 예시적으로 나타내는 도면이다.
먼저, 도 3을 참조하면, 본 발명의 일 실시예에 따른 이중 샘플링 등화기(100)는, 현재 샘플링 구간(present sampling interval)의 제1 샘플링 위상(sampling phase)(φ0)에서 제1 입력 신호 값을 샘플링하고 그 샘플링된 제1 입력 신호 값을 제1 기준(reference) 신호 값(Vref , 0)과 비교함으로써 제1 출력 신호 값을 출력하는 제1 샘플러(111), 및 현재 샘플링 구간의 제2 샘플링 위상(φ1)에서 제2 입력 신호 값을 샘플링하고 그 샘플링된 제2 입력 신호 값을 제2 기준 신호 값(Vref , 1)과 비교함으로써 제2 출력 신호 값을 출력하는 제2 샘플러(112)를 포함하는 샘플링부(110)를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 제1 샘플러(111)에 적용되는 제1 샘플링 위상 및 제1 기준 신호 값과 제2 샘플러(112)에 적용되는 제2 샘플링 위상 및 제2 기준 신호 값은, 적어도 하나의 이전 샘플링 구간(previous sampling interval)에서 출력되는 적어도 하나의 이전 출력 신호 값에 기초하여 적응적으로 결정될 수 있다.
구체적으로, 본 발명의 일 실시예에 따르면, 특정 이전 출력 신호 값에 대응하는 입력 신호의 아이 다이어그램(eye diagram)에서 아이 오프닝(eye opening)이 최대가 되는 시점에 해당하는 위상 및 해당 시점에서의 아이 오프닝의 중간점에 해당하는 신호 값이 각각 현재 샘플링 구간에서 특정 이전 출력 신호 값에 대응하는 입력 신호를 샘플링할 샘플러에 적용될 샘플링 위상 및 기준 신호 값으로서 결정될 수 있다.
도 4는 본 발명의 일 실시예에 따라 아이 다이어그램을 이용하여 샘플링 위상 및 기준 신호 값을 결정하는 구성을 예시적으로 나타내는 도면이다. 구체적으로, 도 4의 (a)는 이전 샘플링 구간에서의 출력 신호 값이 0인 경우에(DOUT[n-1] = 0) 대응하는 입력 신호의 아이 다이어그램을 나타내는 도면이고, 도 4의 (b)는 이전 샘플링 구간에서의 출력 신호 값이 1인 경우에(DOUT[n-1] = 1) 대응하는 입력 신호의 아이 다이어그램을 나타내는 도면이다.
먼저, 도 4의 (a)를 참조하면, 이전 샘플링 구간에서의 출력 신호 값이 0인 경우에(DOUT[n-1] = 0), 이에 대응하는 입력 신호의 아이 다이어그램에서 아이 오프닝이 최대가 되는 시점에 해당하는 위상(φ0) 및 해당 시점에서의 아이 오프닝의 중간점(410)에 해당하는 신호 값(Vref , 0)이, 현재 샘플링 구간에서 이전 샘플링 구간에서의 출력 신호 값이 0인 경우에 대응되는 입력 신호를 샘플링할 제1 샘플러(111)에 적용될 제1 샘플링 위상 및 제2 기준 신호 값으로서 각각 결정될 수 있다.
다음으로, 도 4의 (b)를 참조하면, 이전 샘플링 구간에서의 출력 신호 값이 1인 경우에(DOUT[n-1] = 1), 이에 대응하는 입력 신호의 아이 다이어그램에서 아이 오프닝이 최대가 되는 시점에 해당하는 위상(φ1) 및 해당 시점에서의 아이 오프닝의 중간점(420)에 해당하는 신호 값(Vref , 1)이, 현재 샘플링 구간에서 이전 샘플링 구간에서의 출력 신호 값이 1인 경우에 대응되는 입력 신호를 샘플링할 제2 샘플러(112)에 적용될 제2 샘플링 위상 및 제2 기준 신호 값으로서 각각 결정될 수 있다.
다만, 본 발명에서 샘플러에 적용될 샘플링 위상 및 기준 신호 값을 적응적으로 결정하는 구성이 반드시 도 4에 예시된 바에 한정되는 것은 아니며, 본 발명의 목적을 달성할 수 있는 범위 내에서 얼마든지 변경될 수 있음을 밝혀 둔다.
다음으로, 도 3을 참조하면, 본 발명의 일 실시예에 따른 이중 샘플링 등화기(100)는, 적어도 하나의 이전 샘플링 구간에서 출력되는 적어도 하나의 이전 출력 신호 값(DOUT[n-1])에 기초하여, 제1 샘플러(111)의 제1 출력 신호 값 및 제2 샘플러(112)의 제2 출력 신호 값 중 어느 하나를 현재 출력 신호 값(DOUT[n])으로서 결정하는 등화부(120)를 포함할 수 있다.
구체적으로, 본 발명의 일 실시예에 따른 등화부(120)는, 이전 샘플링 구간에서의 출력 신호 값이 0이면(DOUT[n-1] = 0) 제1 샘플링 위상 및 제1 기준 신호 값을 갖는 제1 샘플러(111)의 출력 신호 값을 현재 출력 신호 값(DOUT[n])으로서 선택하고, 반대로, 이전 샘플링 구간에서의 출력 신호 값이 1이면(DOUT[n-1] = 1) 제2 샘플링 위상 및 제2 기준 신호 값을 갖는 제2 샘플러(112)의 출력 신호 값을 현재 출력 신호 값(DOUT[n])으로서 선택하는 셀렉터(121)을 포함할 수 있다.
한편, 본 발명의 일 실시예에 따르면, 이중 샘플링 등화기(100)는, 적어도 하나의 이전 샘플링 구간에서 출력되는 적어도 하나의 이전 출력 신호 값에 기초하여, 현재 샘플링 구간에서 제1 샘플러(111) 및 제2 샘플러(112)가 각각 제1 입력 신호 값 및 제2 입력 신호 값을 샘플링하는 시점에 해당하는 제1 샘플링 위상 및 제2 샘플링 위상을 각각 적응적으로 결정하고, 제1 샘플러(111) 및 제2 샘플러(112)가 각각 제1 출력 신호 값 및 제2 출력 신호 값을 출력하기 위하여 상기 제1 입력 신호 값 및 제2 입력 신호 값과 비교하는 대상이 되는 제1 기준 신호 값 및 제2 기준 신호 값을 각각 적응적으로 결정하는 제어부(미도시됨)를 더 포함할 수 있다.
또한, 본 발명의 일 실시예에 따르면, 제어부(미도시됨)는, 적어도 하나의 이전 샘플링 구간에서 출력되는 적어도 하나의 이전 출력 신호 값에 기초하여, 제1 출력 신호 값 및 제2 출력 신호 값 중 어느 하나를 현재 출력 신호 값으로서 선택하는 셀렉터(121)의 동작을 제어할 수 있다.
한편, 본 발명의 일 실시예에 따르면, 제어부(미도시됨)는 그 중 적어도 일부가 외부 디바이스 또는 외부 시스템(미도시됨)과 통신하는 프로그램 모듈일 수 있다. 이러한 프로그램 모듈은 이중 샘플링 등화기(100)에 포함될 수 있으며, 물리적으로는 여러 가지 공지의 기억 장치 상에 저장될 수 있다. 또한, 이러한 프로그램 모듈은 이중 샘플링 등화기(100)과 통신 가능한 원격 기억 장치에 저장될 수도 있다. 한편, 이러한 프로그램 모듈은 본 발명에 따라 전술한 특정 업무를 수행하거나 특정 추상 데이터 유형을 실행하는 루틴, 서브루틴, 프로그램, 오브젝트, 컴포넌트, 데이터 구조 등을 포괄하지만, 이에 제한되지는 않는다.
실험예
도 5는 본 발명의 일 실시예에 따라 이중 샘플링 등화기의 성능을 실험한 결과를 예시적으로 나타내는 도면이다.
도 5의 실험예에서, 직접 구동된(DM; Direct Modulation) 분포 궤환형 레이저(DFB laser; Distributed FeedBack laser)를 이용하여 발생시킨 광 신호를 50km의 단일 모드 광섬유(SMF; Single Mode Fiber)를 통하여 전송시켰을 때 나타나는 신호 대 잡음 비율(SNR; Signal to Noise Ratio)과 비트 오류율(BER; Bit Error Rate) 사이의 관계를 시뮬레이션하였다.
도 5를 참조하면, 비트 에러율이 10-3인 수준에서, 본 발명에 따른 이중 샘플링 등화기를 사용한 경우(520)가 본 발명에 따른 이중 샘플링 등화기를 사용하지 않은 경우(510)에 비하여 약 3dB 의 SNR 이득을 더 얻는 것을 확인할 수 있다. 즉, 본 발명에 따른 이중 샘플링 등화기를 사용한 경우(520)에는, 본 발명에 따른 이중 샘플링 등화기를 사용하지 않은 경우(510)에 비하여 SNR을 훨씬 작게 설정하더라도, 본 발명에 따른 이중 샘플링 등화기를 사용하지 않은 경우(510)와 동일한 수준의 비트 에러율을 달성할 수 있다는 것을 확인할 수 있다.
특히, 직접 구동된(DM; Direct Modulation) 분포 궤환형 레이저(DFB laser; Distributed FeedBack laser)를 이용하여 발생시킨 광 신호를 전송시키는 경우에는 주파수 첩(frequency chirp)로 인한 퍼짐(dispersion)이 발생할 수 있는데, 이때, 도 2에 도시된 바와 같이, 해당 신호의 아이 다이어그램이 앞쪽으로 기울어지는(tilting) 현상이 나타날 수 있다. 본 발명에 따른 이중 샘플링 등화기에 의하면, 위와 같은 현상이 나타나는 경우에도 큰 SNR 이득을 얻을 수 있게 된다.
한편, 이상에서, 직전(즉, [n-1]) 샘플링 구간에서 출력되는 직전 출력 신호 값에 기초하여 현재(즉, [n]) 샘플링 구간에서 수행되는 샘플링에 적용되는 샘플링 위상 및 기준 신호 값을 적응적으로 결정하고 현재 출력 신호 값을 적응적으로 결정하는 실시예에 대하여 주로 설명되었지만, 본 발명에 따른 이중 샘플링 등화기의 구성이 반드시 앞서 설명된 바에 한정되는 것은 아님을 밝혀 둔다. 본 발명의 다른 실시예에 따르면, 이중 샘플링 등화기는 직전(즉, [n-1]) 샘플링 구간에서 출력되는 직전 출력 신호 값뿐만 아니라 그보다 앞선 이전(즉, [n-2], [n-3] 등) 샘플링 구간에서 출력되는 이전 출력 신호 값에 기초하여 현재(즉, [n]) 샘플링 구간에서 수행되는 샘플링에 적용되는 샘플링 위상 및 기준 신호 값을 적응적으로 결정하거나 현재 출력 신호 값을 적응적으로 결정할 수도 있다.
한편, 이상에서, 이중 샘플링 등화기가, 서로 다른 샘플링 위상 및 기준 신호 값을 갖는 두 샘플러로부터 각각 출력되는 두 출력 신호 값 중 어느 하나를 현재 출력 신호 값으로서 결정하는 실시예에 대하여 주로 설명되었지만, 본 발명에 따른 이중 샘플링 등화기의 구성이 반드시 앞서 설명된 바에 한정되는 것은 아님을 밝혀 둔다. 본 발명의 다른 실시예에 따르면, 서로 다른 샘플링 위상 및 기준 신호 값을 갖는 셋 이상의 샘플러로부터 각각 출력되는 셋 이상의 출력 신호 값 중 어느 하나를 현재 출력 신호 값으로서 결정할 수도 있다.
이상 설명된 본 발명에 따른 실시예들은 다양한 컴퓨터 구성요소를 통하여 수행될 수 있는 프로그램 명령어의 형태로 구현되어 비일시성의 컴퓨터 판독 가능한 기록 매체에 기록될 수 있다. 상기 비일시성의 컴퓨터 판독 가능한 기록 매체는 프로그램 명령어, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 비일시성의 컴퓨터 판독 가능한 기록 매체에 기록되는 프로그램 명령어는 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 분야의 당업자에게 공지되어 사용 가능한 것일 수도 있다. 비일시성의 컴퓨터 판독 가능한 기록 매체의 예에는, 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체, CD-ROM, DVD와 같은 광기록 매체, 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 ROM, RAM, 플래시 메모리 등과 같은 프로그램 명령어를 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령어의 예에는, 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드도 포함된다. 상기 하드웨어 장치는 본 발명에 따른 처리를 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상에서 본 발명이 구체적인 구성요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명이 상기 실시예들에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형을 꾀할 수 있다.
따라서, 본 발명의 사상은 상기 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등하게 또는 등가적으로 변형된 모든 것들은 본 발명의 사상의 범주에 속한다고 할 것이다.
10: 샘플러
100: 이중 샘플링 등화기
110: 샘플링부
111: 제1 샘플러
112: 제2 샘플러
120: 등화부
121: 셀렉터

Claims (6)

  1. 이중 샘플링 등화기(double sampling equalizer)로서,
    현재 샘플링 구간(present sampling interval)의 제1 샘플링 위상(sampling phase)에서 제1 입력 신호 값을 샘플링하고 상기 제1 입력 신호 값을 제1 기준(reference) 신호 값과 비교함으로써 제1 출력 신호 값을 출력하는 제1 샘플러, 및 상기 현재 샘플링 구간의 제2 샘플링 위상에서 제2 입력 신호 값을 샘플링하고 상기 제2 입력 신호 값을 제2 기준 신호 값과 비교함으로써 제2 출력 신호 값을 출력하는 제2 샘플러를 포함하는 샘플링부, 및
    적어도 하나의 이전 샘플링 구간(previous sampling interval)에서 출력되는 적어도 하나의 이전 출력 신호 값에 기초하여, 상기 제1 출력 신호 값 및 상기 제2 출력 신호 값 중 어느 하나를 현재 출력 신호 값으로서 결정하는 등화부
    를 포함하고,
    상기 등화부는,
    상기 적어도 하나의 이전 출력 신호 값이 제1 값이면 상기 제1 출력 신호 값을 상기 현재 출력 신호 값으로서 선택하고, 상기 적어도 하나의 이전 출력 신호 값이 제2 값이면 상기 제2 출력 신호 값을 상기 현재 출력 신호 값으로서 선택하는 셀렉터
    를 포함하는 이중 샘플링 등화기.
  2. 제1항에 있어서,
    상기 적어도 하나의 이전 출력 신호 값이 제1 값인 경우에 대응하는 입력 신호의 아이 다이어그램(eye diagram)에서 아이 오프닝(eye opening)이 최대가 되는 제1 시점에 해당하는 위상 및 상기 제1 시점에서의 아이 오프닝의 중간점에 해당하는 신호 값이 각각 상기 제1 샘플링 위상 및 상기 제1 기준 신호 값으로서 결정되고, 상기 적어도 하나의 이전 출력 신호 값이 제2 값인 경우에 대응하는 입력 신호의 아이 다이어그램(eye diagram)에서 아이 오프닝(eye opening)이 최대가 되는 제2 시점에 해당하는 위상 및 상기 제2 시점에서의 아이 오프닝의 중간점에 해당하는 신호 값이 각각 상기 제2 샘플링 위상 및 상기 제2 기준 신호 값으로서 결정되는 이중 샘플링 등화기.
  3. 삭제
  4. 이중 샘플링 등화기를 제어하기 위한 방법으로서,
    적어도 하나의 이전 샘플링 구간(previous sampling interval)에서 출력되는 적어도 하나의 이전 출력 신호 값에 기초하여, 현재 샘플링 구간에서 제1 샘플러 및 제2 샘플러가 각각 제1 입력 신호 값 및 제2 입력 신호 값을 샘플링하는 시점에 해당하는 제1 샘플링 위상 및 제2 샘플링 위상을 각각 결정하고, 상기 제1 샘플러 및 상기 제2 샘플러가 각각 제1 출력 신호 값 및 제2 출력 신호 값을 출력하기 위하여 각각 상기 제1 입력 신호 값 및 제2 입력 신호 값과 비교하는 대상이 되는 제1 기준 신호 값 및 제2 기준 신호 값을 각각 결정하는 단계, 및
    상기 적어도 하나의 이전 샘플링 구간에서 출력되는 적어도 하나의 이전 출력 신호 값에 기초하여, 상기 제1 출력 신호 값 및 상기 제2 출력 신호 값 중 어느 하나를 현재 출력 신호 값으로서 선택하는 단계
    를 포함하고,
    상기 선택 단계에서,
    상기 적어도 하나의 이전 출력 신호 값이 제1 값이면 상기 제1 출력 신호 값을 상기 현재 출력 신호 값으로서 선택하고, 상기 적어도 하나의 이전 출력 신호 값이 제2 값이면 상기 제2 출력 신호 값을 상기 현재 출력 신호 값으로서 선택하는 방법.
  5. 제4항에 있어서,
    상기 결정 단계에서,
    상기 적어도 하나의 이전 출력 신호 값이 제1 값인 경우에 대응하는 입력 신호의 아이 다이어그램(eye diagram)에서 아이 오프닝(eye opening)이 최대가 되는 제1 시점에 해당하는 위상 및 상기 제1 시점에서의 아이 오프닝의 중간점에 해당하는 신호 값을 각각 상기 제1 샘플링 위상 및 상기 제1 기준 신호 값으로서 결정하고, 상기 적어도 하나의 이전 출력 신호 값이 제2 값인 경우에 대응하는 입력 신호의 아이 다이어그램(eye diagram)에서 아이 오프닝(eye opening)이 최대가 되는 제2 시점에 해당하는 위상 및 상기 제2 시점에서의 아이 오프닝의 중간점에 해당하는 신호 값을 각각 상기 제2 샘플링 위상 및 상기 제2 기준 신호 값으로서 결정하는 방법.
  6. 삭제
KR1020170009083A 2017-01-19 2017-01-19 이중 샘플링 등화기 및 그 제어 방법 KR101938043B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170009083A KR101938043B1 (ko) 2017-01-19 2017-01-19 이중 샘플링 등화기 및 그 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170009083A KR101938043B1 (ko) 2017-01-19 2017-01-19 이중 샘플링 등화기 및 그 제어 방법

Publications (2)

Publication Number Publication Date
KR20180085495A KR20180085495A (ko) 2018-07-27
KR101938043B1 true KR101938043B1 (ko) 2019-01-14

Family

ID=63078543

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170009083A KR101938043B1 (ko) 2017-01-19 2017-01-19 이중 샘플링 등화기 및 그 제어 방법

Country Status (1)

Country Link
KR (1) KR101938043B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113114596A (zh) * 2020-01-13 2021-07-13 瑞昱半导体股份有限公司 信号均衡器和信号反馈方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9071481B2 (en) 2011-09-12 2015-06-30 Rambus Inc. Offset and decision feedback equalization calibration
US9215114B2 (en) 2012-05-04 2015-12-15 California Institute Of Technology Double-sampling receiver with dynamic offset modulation for optical and electrical signaling

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9071481B2 (en) 2011-09-12 2015-06-30 Rambus Inc. Offset and decision feedback equalization calibration
US9215114B2 (en) 2012-05-04 2015-12-15 California Institute Of Technology Double-sampling receiver with dynamic offset modulation for optical and electrical signaling

Also Published As

Publication number Publication date
KR20180085495A (ko) 2018-07-27

Similar Documents

Publication Publication Date Title
US7190721B2 (en) Error convergence measurement circuit for providing convergence of a filter
US7804894B2 (en) System and method for the adjustment of compensation applied to a signal using filter patterns
US7522663B2 (en) Burst error limiting feedback equalizer system and method for multidimensional modulation systems
US9985804B2 (en) Systems and methods for processing errors of a received signal
JP4516443B2 (ja) 適応等化回路
EP0644661B1 (en) Signal processing apparatus
US20190052488A1 (en) Equalizer circuit and control method of equalizer circuit
US9735879B2 (en) Near-threshold optical transmitter pre-distortion
US10938606B2 (en) Equalizer circuit
US10009195B2 (en) Nonlinear equalizer
US9215105B2 (en) Equalizer and signal receiver thereof
US8208529B2 (en) Equalization apparatus and method of compensating distorted signal and data receiving apparatus
KR20200057646A (ko) 수신기 그래디언트를 사용하는 전송기 튜닝
JP2014143683A (ja) ナイキスト周波数における分散通信チャネルのチャネル損失を決定するためのシステム及び方法
KR101938043B1 (ko) 이중 샘플링 등화기 및 그 제어 방법
US7567760B2 (en) Method and apparatus for providing diagnostic features for an optical transceiver
KR102367086B1 (ko) 이진 검색 방식 적응형 문턱전압 및 등화 제어 블록이 구현된 10Gbps PAM4 수신기
US8737461B2 (en) Receiving equalization device in communication system and receiving equalization method
CN112751552B (zh) 具有前光标消除的自适应接收器
US8432960B2 (en) Digital adaptive channel equalizer
US20230396406A1 (en) PAM4 Threshold Phase Engine
KR102032370B1 (ko) 데이터 리커버리 회로 및 이를 이용한 적응적 이퀄라이제이션 계수 조절 방법
KR20150034901A (ko) 적응형 등화기 및 그 제어 방법
US8934526B2 (en) Improvements relating to equalizers
JP2014033347A (ja) アダプティブイコライザ、イコライザ調整方法、それを用いた半導体装置および情報ネットワーク装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant