CN113114596A - 信号均衡器和信号反馈方法 - Google Patents

信号均衡器和信号反馈方法 Download PDF

Info

Publication number
CN113114596A
CN113114596A CN202010030578.7A CN202010030578A CN113114596A CN 113114596 A CN113114596 A CN 113114596A CN 202010030578 A CN202010030578 A CN 202010030578A CN 113114596 A CN113114596 A CN 113114596A
Authority
CN
China
Prior art keywords
signal
circuit
sampling
equalizer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010030578.7A
Other languages
English (en)
Inventor
刘曜嘉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN202010030578.7A priority Critical patent/CN113114596A/zh
Publication of CN113114596A publication Critical patent/CN113114596A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878Line equalisers; line build-out devices
    • H04L25/03885Line equalisers; line build-out devices adaptive
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

本发明涉及信号均衡器和信号反馈方法。一种信号均衡器,包含:一反馈系统,用以取得一输入信号的一边际区域之至少一信号值,并根据对应该边际区域的一眼图之一交错部分来调整该些信号值,使得该眼图的交错部分往零点收敛。

Description

信号均衡器和信号反馈方法
技术领域
本发明有关于信号均衡器,特别有关于可调整输入信号的转折区域以使对应眼图的交叉部分往零点收敛的信号均衡器。
背景技术
信号在传输时,可能因为信号信道(channel)的效应或其他噪声让信号的波形变得较差。而随着通信系统的进步,信号传输速度越来越快,此状况下信号波形会更容易被影响。为了得知信号波形的好坏,会根据信号的眼图(eye diagram)来判断。眼图是以取样频率信号来对信号不同部分进行多次取样后迭加而成的图形。眼图中的眼睛部分越清楚、线条部分分布越密集就表示信号波形越好。相反的,眼图中的眼睛部分越不清楚、线条部分分布越分散就表示信号波形越差。因此,可根据眼图来以信号均衡器调整信号,来让信号具有更好的波形。
传统的信号均衡器,例如DFE(Decision Feedback Equalizer,判决反馈均衡器),会以LMS(least mean square)来计算出上噪声区和下噪声区的平均标准电压,并据以调整信号。然而,此种方式可能会为了避免信号的饱和问题而限缩了信号的增益,而使信号整体振幅变小。
发明内容
本发明一目的为提供一种在不限制整体信号增益的情况下改善眼图的信号均衡器。
本发明另一目的为提供一种在不限制整体信号增益的情况下改善眼图的信号等化方法。
本发明一实施例提供了一种信号均衡器,包含:一反馈系统,用以取得一输入信号的一边际区域之至少一信号值,并根据对应该边际区域的一眼图之一交错部分来调整该些信号值,使得该眼图的交错部分往零点收敛。
根据前述实施例,本发明可让眼图的交叉部分往零点部分逼近,可在不限制整体信号增益的情况下改善眼图。
附图说明
图1绘示了根据本发明一实施例的信号均衡器的方框图。
图2绘示了图1所示的信号均衡器之动作的示意图。
图3、图4绘示了根据本发明不同实施例的反馈系统的较详细方框图。
图5绘示了图4所示的反馈系统之动作的示意图。
图6绘示了根据本发明另一实施例的反馈系统的较详细方框图。
图7绘示了根据本发明一实施例的图6之反馈系统的详细电路图。
图8绘示了根据本发明另一实施例的图6之反馈系统的详细电路图。
具体实施方式
图1绘示了根据本发明一实施例的信号均衡器100的方框图。图2绘示了图1所示的信号均衡器100之动作的示意图。请一并参考图1和图2来了解本发明的内容。如图1所示,信号均衡器100包含一反馈系统101,其用以取样输入信号IN的一边际区域ER之至少一信号值,并根据对应边际区域的一眼图之一交错部分来调整信号值以产生IN’,使得眼图的交错部分往零点收敛。输入信号IN是由1转0的波形。边际区域ER可指输入信号IN的信号转折处,或是信号转折处一预定范围内的区域。如图2所示,原本的输入信号IN所对应的眼图ED之上噪声区UN、下噪声部分LN以及交叉部分RP其波形分布均较疏,表示输入信号IN的波形较差。而眼图ED’之上噪声区UN、下噪声部分LN以及交叉部分RP其波形较集中(也就是交叉部分RP往零点收敛),表示调整过后的输入信号IN’的波形优选。
由于眼图ED的交叉部分RP对应于输入信号IN的边际区域ER,因此反馈系统101是针对输入信号IN的边际区域ER来调整,来让交叉部分RP往零点收敛。在图2的实施例中,输入信号IN的边际区域ER对应于眼图ED的交叉部分RP之图形部分EP。因此若要让图形部分EP往零点收敛,则输入信号IN的边际区域ER须往下调整,如输入信号IN’之边际区域ER的虚线所示。对应于交叉部分RP之其他边际区域ER也可依循相同规则调整,也就是说,在其他例子中,例如由0转1的波形,若要让图形部分EP往零点收敛,则输入信号IN的边际区域ER须往上调整而非往下调整。
以下将以不同实施例来描述本发明的内容,然请留意,这些实施例仅用以举例,并非用以限定本发明。图3、图4绘示了根据本发明不同实施例的反馈系统的较详细方框图。如图3所示,反馈系统101包含一第一反馈电路FB1,其包含一取样电路SP1、一调整值确定电路301以及一调整电路303。取样电路SP1以一取样频率信号CLK对前述边际区域ER以及非边际区域(数据区域)取样以得到前述信号值SV的至少一部分。调整值确定电路301用以根据信号值SV以及交错部分RP来确定一调整值AV。调整电路303用以根据调整值AV来调整信号值SV,使得眼图ED的交错部分RP往零点收敛。详细言之,根据取样电路SP1所取样到的信号值SV,可以得知输入信号IN发生转折的部分,进而得知边际区域ER对应那些信号值SV。调整值确定电路301可根据眼图ED的交错部分RP判断边际区域ER的波形要往上调整或是往下调整,进而确定调整值AV。
取样电路SP1可使用取样频率信号CLK对前述边际区域ER取样以得到全部的信号值SV,但也可使用取样频率信号CLK对前述边际区域ER取样以得到仅一部分的信号值SV。在图4的实施例中,第一反馈电路FB1除了取样电路SP1、调整值确定电路301以及调整电路303外,还包含另一取样电路SP2。在图4的实施例中,取样电路SP1以取样频率信号CLK的第一类边缘来对输入信号IN的边际区域取样,而取样电路SP2以取样频率信号CLK的第二类边缘来对输入信号IN的非边际区域取样。在一实施例中,第一类边缘为正缘而第二类边缘为负缘。
图5绘示了图4所示的反馈系统之动作的示意图。如图5所示,取样电路SP1以取样频率信号CLK的正缘PE来对输入信号IN的边际区域取样,而取样电路SP2以取样频率信号CLK的负缘NE来对输入信号IN的非边际区域取样。还请留意,为了图示的可读性,仅标示了其中一个边缘和负缘。这样做的好处在于,若仅使用其中一种边缘来对输入信号IN取样,则频率信号CLK须要相当高的频率才能取得所须的取样量。而且,仅使用其中一种边缘来对输入信号IN取样,每个取样到的信号值其相位差异会相当大,如此可能无法确定出正确的调整值AV。此外,若仅使用其中一类边缘来取样,则可能如图5所示般,由于频率信号CLK频率不够快,正缘PE都会取样在边际区域(例如010信号的01转折处和10转折处,要使用负缘NE才能取样在非边际区域(也可称为数据区域,例如010信号的1)。
图6绘示了根据本发明另一实施例的反馈系统的较详细方框图。在这实施例中,反馈系统101还包含一第二反馈电路,此第二反馈电路用以调整输入信号的至少一信号部分,使对应此信号部分的眼图部分分别往该眼图部分的一上噪声区平均电压(如图2中的UNV)以及一下噪声区平均电压(如图2中的LNV)收敛。在一实施例中,此信号部分为输入信号IN的非边际区域,例如图2中所示的B1,其为边际区域ER的前一个位。在图6的实施例中,反馈系统101包含一取样电路SP3,其与调整值确定电路301以及调整电路303构成前述第二反馈电路。也就是说,第二反馈电路可与第一反馈电路共享调整值确定电路301以及调整电路303。然而,第二反馈电路的调整值确定电路和调整电路也可独立于第一反馈电路的调整值确定电路和调整电路。
图7绘示了根据本发明实施例的图6之信号均衡器的详细电路图。然请留意,图7所示的电路图仅用以举例说明,其可因为所使用的算法不同而有不同的电路结构。此外,熟知此项技艺者也可根据前述之教示,而以其他电路结构达成相同的功能,此类变化均应在本发明所涵盖的范围内。如图7所示,取样电路SP1、SP2、SP3分别包含了串联的取样保持电路(sample/hold circuit)SH1、SH2、SH3…。在图7的实施例中,取样电路SP1用以取样非边际区域(数据区域),而取样电路SP2用以取样边际区域。图6中的调整值确定电路301包含了图7中的第一增益值确定电路G1以及第二增益值确定电路G2。此外,图6中的调整电路303包含了多个放大器AM1、AM2、AM3…以及加法器701。取样电路SP1、SP2、第一增益值确定电路G1以及放大器AM1、AM2形成了前述的第一反馈电路,而取样电路SP3、第二增益值确定电路G2以及放大器AM3形成了前述的第二反馈电路。由于第一反馈电路与第二反馈电路共享放大器AM3,因此放大器AM3可视为一共享放大器。第一增益值确定电路G1以及第二增益值确定电路G2可以各种方式来实现,举例来说,其可使微处理器执行预定程序来达成其功能。又例如,第一增益值确定电路G1以及第二增益值确定电路G2可为包含各种逻辑闸的电路,其可接收其他电路的输出,来以逻辑闸的组合来达成其功能。
取样电路SP1、SP2的取样保持电路SH1、SH2、SH3分别取样输入信号IN的不同位,且取样保持电路SH2、SH3的输出分别输出到放大器AM1、AM2。举例来说,取样电路SP1的取样保持电路SH1输出的是图2中的位B1、取样电路SP2的取样保持电路SH1输出的是图2中的位B2、而取样电路SP1的取样保持电路SH2输出的位B2的下一个位…依此类推。在图7的实施例中,取样电路SP1、SP2的取样保持电路SH4之输出会输出到第一增益值确定电路G1。第一增益值确定电路G1会根据取样保持电路SH4之输出确定出放大器AM1、AM2的增益值。然请留意,对应不同的算法,第一增益值确定电路G1可以接收取样电路SP1、SP2其他级的取样保持电路来确定增益值,而不限定于根据最后一级取样电路的输出。
如前所述,第二反馈电路用以让眼图部分分别往上噪声区平均电压UNV以及下噪声区平均电压LNV收敛。因此,在图7的实施例中取样电路SP3会接收上噪声区平均电压UNV以及下噪声区平均电压LNV,而其最后一级取样保持电路SH4的输出会被第二增益值确定电路G2所接收。放大器AM3会接收第二增益值确定电路G2的输出,并从取样电路SP1的第一级取样保持电路SH1接收其输出(图2中输入信号IN的位B1),据以对输入信号IN的位B1进行调整。也就是说,在一实施例中,第二反馈电路可针对输入信号IN第一个被取样的信号值进行调整。
经过放大器AM1、AM2以及AM3放大的信号值,会输出到加法器701与输入信号IN进行加总,也就是回馈至输入信号IN来形成前述的输入信号IN’。然请留意,图7实施例中的放大器数量不限于3个,取样保持电路的数量也不限于4个,熟知此项技艺者当可根据需求调整放大器或取样保持电路的数量。在一实施例中,输入至加法器701的输入信号会先经过一模拟均衡器的处理,让输入信号IN先经过初步的波形优化后,再由回馈系统101处理优化过后的输入信号IN。
图8绘示了根据本发明一实施例的图6之反馈系统的详细电路图。在图8的实施例中,取样电路SP1用以取样非边际区(数据区),而取样电路SP2用以边际区。图7所示的实施例与图8所示的实施例之差别在于,图8所示的实施例包含另一个加法器801。且图7所示的实施例中放大器AM3是输出到加法器801而非加法器701。这样做的好处在于,由于取样电路SP3取样的地方为非边际区域且第二反馈电路是用以让眼图部分分别往上噪声区平均电压UNV以及下噪声区平均电压LNV收敛,故放大器AM3的输出可能会影响到“使眼图的交叉部分往零点部分逼近”的动作。因此,让放大器AM1和AM2使用同一个加法器701而让放大器AM3使用另一个加法器801可让输入信号的调整更加的完善。
在一实施例中,图8的实施例还包含一时序匹配电路803,其耦接加法器701的输出以及取样电路SP2的输入,用以使取样电路SP1、SP2和SP3的输入时序得以匹配。由于取样电路SP1和SP3均取样非边际区且经过加法器701和801,而取样电路SP2取样边际区且只经过加法器701,因此取样电路SP1、SP2和SP3的输入之延迟状况可能会有所不同,故需要匹配电路803来让取样电路SP1、SP2和SP3的输入时序得以匹配。匹配电路803可以是一延迟电路或是具有和加法器701或801相同的电路结构的加法器。
根据前述实施例,可得到一信号等化方法,其包含一信号反馈方法,此信号回馈方法包含:取得输入信号IN的一边际区域ER(例如图2所示)之至少一信号值,并根据对应边际区域的一眼图之一交错部分来调整信号值,使得该眼图的交错部分往零点收敛。其他详细步骤已公开于前述实施例,故在此不再赘述。
根据前述实施例,本发明可让眼图的交叉部分往零点部分逼近,可在不限制整体信号增益的情况下改善眼图。
以上所述仅为本发明之优选实施例,凡依本发明申请专利范围所做之均等变化与修饰,皆应属本发明之涵盖范围。
【符号说明】
100 信号均衡器
101 反馈系统
103 眼图产生装置
301 调整值确定电路
303 调整电路
AM1、AM2、AM3 放大器
FB1 第一反馈电路
G1 第一增益值确定电路
G2 第二增益值确定电路
SP1、SP2、SP3 取样电路
SH1、SH2、SH3、SH4 取样维持电路
701 加法器。

Claims (10)

1.一种信号均衡器,包含:
一反馈系统,用以取得一输入信号的一边际区域之至少一信号值,并根据对应该边际区域的一眼图之一交错部分来调整该信号值,使得该眼图的交错部分往零点收敛。
2.根据权利要求1所述的信号均衡器,其中,该反馈系统包含一第一反馈电路,该第一反馈电路包含:
一第一取样电路,以一取样频率信号的第一类边缘对非边际区域取样以得到该信号值的至少一部分;
一调整值确定电路,用以根据该信号值以及该交错部分来确定至少一第一调整值;以及
一调整电路,用以根据该第一调整值来调整该边际区域,使得该眼图的该交错部分往该零点收敛。
3.根据权利要求2所述的信号均衡器,其中,该第一反馈电路还包含:
一第二取样电路,以该取样频率信号的第二类边缘对该输入信号的该边际区域取样以得到该信号值的其他部分。
4.根据权利要求2所述的信号均衡器,其中,该反馈系统还包含一第二反馈电路,该第二反馈电路用以调整该输入信号的至少一信号部分,使对应该信号部分的眼图部分分别往该眼图部分的一上噪声区平均电压以及一下噪声区平均电压收敛。
5.根据权利要求4所述的信号均衡器,其中,该信号部分为该输入信号被取样的第一个信号值。
6.根据权利要求4所述的信号均衡器,其中,该信号部分为该输入信号的非边际区域或该边际区域的前一个位。
7.根据权利要求4所述的信号均衡器,其中,该第一反馈电路包含一第一取样电路以及多个放大器,该第二反馈电路根据该上噪声区平均电压以及该下噪声区平均电压来产生一第二调整值,该第一取样电路包含多个串联的取样保持电路,该些放大器的其中一共享放大器接收该第二调整值以及该第一反馈电路的第一个该取样保持电路的输出来调整该信号部分。
8.根据权利要求7所述的信号均衡器,包含一加法器,该些放大器均输出到该加法器。
9.根据权利要求7所述的信号均衡器,包含两个加法器,该共享放大器输出到其中一加法器,非该共享放大器的其他该些放大器均输出到另一该加法器。
10.一种信号反馈方法,包含:
取得一输入信号的一边际区域之至少一信号值,并根据对应该边际区域的一眼图之一交错部分来调整该些信号值,使得该眼图的交错部分往零点收敛。
CN202010030578.7A 2020-01-13 2020-01-13 信号均衡器和信号反馈方法 Pending CN113114596A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010030578.7A CN113114596A (zh) 2020-01-13 2020-01-13 信号均衡器和信号反馈方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010030578.7A CN113114596A (zh) 2020-01-13 2020-01-13 信号均衡器和信号反馈方法

Publications (1)

Publication Number Publication Date
CN113114596A true CN113114596A (zh) 2021-07-13

Family

ID=76710046

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010030578.7A Pending CN113114596A (zh) 2020-01-13 2020-01-13 信号均衡器和信号反馈方法

Country Status (1)

Country Link
CN (1) CN113114596A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1531732A (zh) * 2001-07-02 2004-09-22 �ʼҷ����ֵ������޹�˾ 获得校正信号的波形均衡器和信息再现装置
US7301997B1 (en) * 2001-09-11 2007-11-27 Vitesse Semiconductor Corporation Method and apparatus for improved high-speed adaptive equalization
TW200807922A (en) * 2006-07-18 2008-02-01 Sunplus Technology Co Ltd Adaptive equalizer apparatus with digital eye-opening monitor unit and method thereof
CN101606365A (zh) * 2007-02-12 2009-12-16 拉姆伯斯公司 对过零点附近进行采样的电压偏移和时钟偏移的修正
EP2456070A1 (en) * 2010-11-17 2012-05-23 Freescale Semiconductor, Inc. Differential equalizers with source degeneration and feedback circuits
TW201528721A (zh) * 2014-01-13 2015-07-16 Univ Nat Taiwan 眼圖重建模組與眼圖重建方法
KR20180085495A (ko) * 2017-01-19 2018-07-27 한국과학기술원 이중 샘플링 등화기 및 그 제어 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1531732A (zh) * 2001-07-02 2004-09-22 �ʼҷ����ֵ������޹�˾ 获得校正信号的波形均衡器和信息再现装置
US7301997B1 (en) * 2001-09-11 2007-11-27 Vitesse Semiconductor Corporation Method and apparatus for improved high-speed adaptive equalization
TW200807922A (en) * 2006-07-18 2008-02-01 Sunplus Technology Co Ltd Adaptive equalizer apparatus with digital eye-opening monitor unit and method thereof
CN101606365A (zh) * 2007-02-12 2009-12-16 拉姆伯斯公司 对过零点附近进行采样的电压偏移和时钟偏移的修正
EP2456070A1 (en) * 2010-11-17 2012-05-23 Freescale Semiconductor, Inc. Differential equalizers with source degeneration and feedback circuits
TW201528721A (zh) * 2014-01-13 2015-07-16 Univ Nat Taiwan 眼圖重建模組與眼圖重建方法
KR20180085495A (ko) * 2017-01-19 2018-07-27 한국과학기술원 이중 샘플링 등화기 및 그 제어 방법

Similar Documents

Publication Publication Date Title
US7999589B2 (en) Circuits and methods for clock signal duty-cycle correction
US8599967B2 (en) Method and apparatus for training the reference voltage level and data sample timing in a receiver
US9762381B2 (en) Adaptation of crossing DFE tap weight
US7443913B2 (en) High speed decision feedback equalizer
US9391816B2 (en) Edge based partial response equalization
US9985804B2 (en) Systems and methods for processing errors of a received signal
US7526043B2 (en) High speed line equalizer and method thereof
WO2005086441A1 (en) Bit-edge zero forcing equalizer
CN113114596A (zh) 信号均衡器和信号反馈方法
US11451416B2 (en) Signal equalizer and signal equalizing method
US9628060B2 (en) Semiconductor device and operating method thereof
US9479365B2 (en) Method for performing loop unrolled decision feedback equalization in an electronic device with aid of voltage feedforward, and associated apparatus
CN107395127B (zh) 一种判决反馈均衡器自动时钟校准的方法
TWI739417B (zh) 記憶體控制器以及記憶體資料接收方法
US20050160327A1 (en) Input stage threshold adjustment for high speed data communications
US10715359B1 (en) Decision feedback equalizer
US11018845B1 (en) Quarter-rate serial-link receiver with low-aperture-delay samplers
JP2023508697A (ja) 等化回路、データ収集方法及びメモリ
KR102583000B1 (ko) 수신된 신호의 데이터 레벨을 판정하는 문턱 전압을 적응적으로 조절할 수 있는 pam-n 수신기 및 그 문턱 전압 조절 방법
US11569806B2 (en) Duty cycle adjustment circuit with independent range and step size control
KR20090011543A (ko) 위상 검출부의 출력을 이용한 고속 적응형 등화기 및 상기등화기를 제어하는 방법.
WO2023193588A1 (zh) 用于存储系统接口电路的信号处理方法和装置
KR101281985B1 (ko) 프리엠퍼시스를 수행하는 출력 드라이버 및 상기 출력 드라이버에서의 스큐 보정 방법
KR102589752B1 (ko) 트레이닝 데이터 패턴을 이용하여 적응적으로 pam-n 수신기의 등화기 시스템을 트레이닝하는 등화기 시스템 트레이닝 방법
US11031053B2 (en) Derivative receiver

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination