KR101934851B1 - 고 전자 이동도 트랜지스터 - Google Patents
고 전자 이동도 트랜지스터 Download PDFInfo
- Publication number
- KR101934851B1 KR101934851B1 KR1020120057472A KR20120057472A KR101934851B1 KR 101934851 B1 KR101934851 B1 KR 101934851B1 KR 1020120057472 A KR1020120057472 A KR 1020120057472A KR 20120057472 A KR20120057472 A KR 20120057472A KR 101934851 B1 KR101934851 B1 KR 101934851B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- layer
- semiconductor
- source
- drain
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 171
- 239000000463 material Substances 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 24
- 239000012535 impurity Substances 0.000 claims description 17
- 150000004767 nitrides Chemical class 0.000 claims description 17
- 229910002704 AlGaN Inorganic materials 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 15
- 150000001875 compounds Chemical class 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 183
- 229910002601 GaN Inorganic materials 0.000 description 13
- -1 gallium nitride compound Chemical class 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 108091006149 Electron carriers Proteins 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000012925 reference material Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
- H01L29/475—Schottky barrier electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
고 전자 이동도 트랜지스터가 개시된다. 개시된 고 전자 이동도 트랜지스터는 제 1반도체층과 상기 제 1반도체층 상에 형성된 제 2반도체층을 포함하며, 상기 제 2반도체층 상에는 공핍 구조(depletion structure)체를 포함하는 게이트 구조체를 형성함으로써 게이트 리키지(leakage)를 방지하고 문턱 전압(threshold voltage)를 향상시킬 수 있다.
Description
본 발명의 실시예는 반도체 소자에 관한 것으로, 보다 자세하게는 역방향 다이오드 게이트(reverse diode gate) 구조를 지닌 고 전자 이동도 트랜지스터(High Electron Mobility Transistor)(HEMT)에 관한 것이다.
통신 기술이 발달함에 따라 고주파 영역에서 사용되는 전자소자에 대한 연구가 진행되고 있다. 특히 고주파 영역에 사용되는 전력전자소자로 고전자 이동도 트랜지스터(High Electron Mobility Transistor : HEMT)와 같은 전계 효과형 반도체 소자가 주목 받고 있다.
고전자 이동도 트랜지스터는 밴드갭(band gap)이 서로 다른 반도체 물질층들이 인접하여 형성된 이종 접합구조를 포함하며, 밴드갭이 큰 반도체 물질층은 도너 역할을 한다. 서로 다른 밴드갭을 지닌 물질이 이종접합 구조로 형성됨에 따라, 밴드갭이 작은 반도체 물질층에 2차원 전자 가스층(2-Dimensional Electron Gas : 2DEG)이 유도되어 전자의 이동 속도 등이 향상될 수 있다.
고 전자 이동도 트랜지스터는 전자 캐리어의 이동도를 높이는데 사용될 수 있을 뿐만 아니라 전력전자소자의 하나로써 고내압 트랜지스터로도 사용될 수도 있다. 고전자 이동도 트랜지스터는 넓은 밴드 갭(wide band gap)을 갖는 반도체, 예컨대 화합물 반도체를 포함하며, 비교적 큰 절연파괴 전압(high breakdown voltage)을 가질 수 있어 높은 전압이 인가되는 분야에 사용될 수 있다.
일반적으로 반도체 소자에 많이 사용되는 재료인 실리콘의 경우 전자 이동도가 낮기 때문에 높은 소스 저항이 발생할 수 있어 현재 Ⅲ-Ⅴ족 반도체 화합물을 고전자 이동도 트랜지스터에 적용하기 위한 연구가 진행되고 있다. 특히 질화 갈륨계 화합물의 경우, 비교적 넓은 밴드갭(band gap)을 지니며, 전자포화속도(electron saturation velocity)가 높고 화학적으로 안정하기 때문에 고전자 이동도 트랜지스터의 재료로 각광을 받고 있다. 따라서, 질화 갈륨계 화합물을 이용한 고전자 이동도 트랜지스터는 고온, 고출력 그리고 고주파수 전자소자로 연구가 활발하게 진행되고 있다.
본 발명의 일측면에서는 역방향 다이오드 게이트 구조를 지닌 고 전자 이동도 트랜지스터를 제공하고자 한다.
본 발명의 다른 측면에서는 역방향 다이오드 게이트 구조를 지닌 고 전자 이동도 트랜지스터의 제조 방법을 제공하고자 한다.
개시된 실시예에서는,
기판;
상기 기판 상에 형성된 제 1반도체층;
상기 제 1반도체층 상에 형성된 제 2반도체층;
상기 제 1반도체층 또는 제 2반도체층 상에 형성된 소스와 드레인; 및
상기 소스 및 드레인 사이에 형성된 게이트 구조체;를 포함하며,
상기 게이트 구조체는 역방향 다이오드 구조체 및 게이트 전극;을 포함하는 고 전자 이동도 트랜지스터를 제공한다.
상기 역방향 다이오드 구조체는 p형 3족 질화물 반도체 물질로 형성된 제 층을 포함할 수 있다.
상기 제 1층은 p형 불순물이 도핑된 GaN, InGaN, AlGaN, AlInN 또는 AlGaInN으로 형성된 것일 수 있다.
상기 제 1층 상에 형성된 제 2층을 포함할 수 있다.
상기 제 2층은, n형 3족 질화물 반도체 물질층, 도핑되지 않은 3족 질화물 반도체 물질층 또는 p형 불순물로 저농도 도핑된 3족 질화물 반도체 물질층일 수 있다.
상기 제 2층은 GaN, InGaN, AlGaN, AlInN 또는 AlGaInN으로 형성된 것일 수 있다.
상기 제 2층은 GaN, InGaN, AlGaN, AlInN 또는 AlGaInN에 n형 불순물이 도핑된 물질로 형성된 것일 수 있다.
상기 제 2층은 GaN, InGaN, AlGaN, AlInN 또는 AlGaInN에 저농도 p형 불순물이 도핑된 물질로 형성된 것일 수 있다.
상기 제 2반도체층 및 상기 역방향 다이오드 구조체 사이에 형성된 중간층을 더 포함할 수 있다.
상기 중간층은 3족 질화물 반도체 물질로 형성된 것일 수 있다.
상기 제 1층은 상기 소스와 직접 접촉하도록 형성된 것일 수 있다.
상기 제 1반도체층 및 상기 제 2반도체층은 밴드갭 에너지가 서로 다른 반도체 물질로 각각 형성된 것일 수 있다.
상기 제 2반도체층은 상기 제 1반도체층 보다 밴드갭 에너지가 큰 반도체 물질로 형성된 것일 수 있다.
상기 제 1반도체층 및 상기 제 2반도체층은 서로 격자 상수가 다른 화합물 반도체층으로 형성된 것이며,
상기 제 1반도체층 및 상기 제 2반도체층 사이 계면에는 2차원 전자 가스층(2-Dimensional Electron Gas : 2DEG) 영역이 생성된 것일 수 있다.
상기 제 2반도체층 상면에는 함입부가 형성된 것일 수 있다.
상기 게이트 구조체는 상기 함입부가 형성된 영역의 제 2반도체층 상면에 형성된 것일 수 있다.
상기 게이트 전극은 4.5 eV 이하의 일함수를 지닌 금속을 포함하여 형성된 것일 수 있다.
또한, 개시된 실시예에서는,
기판;
상기 기판 상에 형성된 제 1반도체층;
상기 제 1반도체층 상에 형성된 제 2반도체층;
상기 제 1반도체층 또는 제 2반도체층 상에 형성된 소스와 드레인; 및
상기 소스 및 드레인 사이에 형성된 게이트 구조체;를 포함하며,
상기 게이트 구조체는 소스와 연결된 공핍층 및 게이트 전극;을 포함하는 고 전자 이동도 트랜지스터를 제공할 수 있다.
상기 공핍층은 질화물 반도체로 형성될 수 있으며, 상기 질화물 반도체는 GaN, InGaN, AlGaN, AlInN 또는 AlGaInN일 수 있다.
상기 공핍층은 p형 도핑된 것일 수 있다.
개시된 실시예에 따르면, 제 2반도체층 상에 공핍 구조(depletion structure)체를 포함하는 게이트 구조체를 형성함으로써 게이트 리키지(leakage)를 방지하고 문턱 전압(threshold voltage)를 향상시킨 고 전자 이동도 트랜지스터를 제공할 수 있다.또한, 게이트 전극 하부로 홀이 주입되는 현상을 방지할 수 있다.
도 1은 본 발명의 실시예에 의한 고 전자 이동도 트랜지스터를 나타낸 도면이다.
도 2는 본 발명의 실시예에 의한 고 전자 이동도 트랜지스터의 변형예를 나타낸 도면이다.
도 3은 본 발명의 실시예에 의한 고 전자 이동도 트랜지스터의 변형예를 나타낸 도면이다.
도 4는 본 발명의 실시예에 의한 고 전자 이동도 트랜지스터의 변형예를 나타낸 도면이다.
도 5a 내지 도 5d는 본 발명의 실시예에 의한 고 전자 이동도 트랜지스터의 제조 방법을 나타낸 도면이다.
도 6은 고 전자 이동도 트랜지스터의 다른 실시예를 나타낸 도면이다.
도 2는 본 발명의 실시예에 의한 고 전자 이동도 트랜지스터의 변형예를 나타낸 도면이다.
도 3은 본 발명의 실시예에 의한 고 전자 이동도 트랜지스터의 변형예를 나타낸 도면이다.
도 4는 본 발명의 실시예에 의한 고 전자 이동도 트랜지스터의 변형예를 나타낸 도면이다.
도 5a 내지 도 5d는 본 발명의 실시예에 의한 고 전자 이동도 트랜지스터의 제조 방법을 나타낸 도면이다.
도 6은 고 전자 이동도 트랜지스터의 다른 실시예를 나타낸 도면이다.
이하, 본 발명의 실시예에 의한 고 전자 이동도 트랜지스터 및 그 제조 방법을 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 다소 과장되게 도시된 것이다.
도 1은 본 발명의 실시예에 의한 고 전자 이동도 트랜지스터를 나타낸 도면이다.
도 1을 참조하면, 본 발명의 실시예에 의한 고 전자 이동도 트랜지스터는 기판(10), 기판(10)상에 형성된 제 1반도체층(11) 및 제 1반도체층(11) 상에 형성된 제 2반도체층(12)을 포함할 수 있다. 제 2반도체층(12) 상에는 소스(13a) 및 드레인(13b)이 형성될 수 있으며, 소스(13a) 및 드레인(13b) 사이의 제 2반도체층(12) 상에는 게이트 구조체(14, 15, 16)가 형성될 수 있다. 본 발명의 실시예에 의한 고 전자 이동도 트랜지스터에서는 제 2반도체층(12) 상에 공핍 구조체를 포함하는 게이트 구조체를 형성한 것으로, 도 1의 게이트 구조체(14, 15, 16)는 공핍 구조체인 역방향 다이오드 구조체(14, 15) 및 게이트 전극(16)을 포함할 수 있다.
역방향 다이오드 구조체(14, 15)를 게이트 전극(16) 및 제 2반도체층(12) 사이에 형성함으로써, 게이트 전극(16)으로부터 제 2반도체층(12)으로 홀(hole)이 주입되는 것을 방지하면서, 제 1반도체층(11)의 채널로부터의 전자(electron)가 베리어(barrier)를 넘어갈 수 있게 된다. 역방향 다이오드 구조체(14, 15)는 제 2반도체층(12) 상에 형성된 제 1층(14) 및 제 2층(15)을 포함할 수 있다.
선택적으로 기판(10) 및 제 1반도체층(11) 사이에는 버퍼층(미도시)를 더 포함할 수 있으며, 버퍼층은 예를 들어, AlN 또는 AlGaN층으로 형성된 것일 수 있다.
선택적으로 제 2반도체층(12) 상면의 일부 영역에는 함입부(recess)(미도시)가 형성될 수 있으며, 함입부가 형성된 영역의 제 2반도체층(12)의 두께는 함입부가 형성되지 않은 영역의 제 2반도체층(12)의 두께보다 얇을 수 있다. 제 2반도체층(12)의 일부 영역에 함입부가 형성된 경우 게이트 구조체(14, 15, 16)는 함입부가 형성된 영역의 제 2반도체층(12) 상에 형성된 것일 수 있다.
선택적으로 소스(13a) 및 드레인(13b)은 제 1반도체층(11) 상에 직접 접촉할 수 있도록 형성된 것일 수 있다.
또한, 선택적으로 소스(13a)와 제 2반도체층(12) 사이, 드레인(13b)과 제 2반도체층(12) 사이에는 콘택층(미도시)이 더 형성될 수 있다.
이하, 본 발명의 실시예에 따른 고 전자 이동도 트랜지스터를 구성하는 각 층의 물질을 기재하면 하기와 같다. 참고로, 명세서의 동일 명칭의 부재는 동일한 물질로 형성된 것일 수 있다.
기판(10)은, 예를 들면 실리콘 기판으로 형성할 수 있으며, 소정의 불순물 도펀트로 도핑된 것일 수 있으며, 기판(10)은 그라운드와 연결된 것일 수 있다.
제 1반도체층(11) 및 제 2반도체층(12)은 밴드갭 에너지(bandgap energy)가 서로 다른 반도체 물질로 각각 형성된 것일 수 있다. 제 2반도체층(12)은 제 1반도체층(11)보다 밴드갭 에너지가 큰 반도체 물질로 형성될 수 있으며 또한 분극율(polarizability)이 큰 반도체 물질로 형성된 것일 수 있다. 제 1반도체층(11) 및 제 2반도체층(12)은 서로 격자 상수가 다른 화합물 반도체층일 수 있으며, 제 1반도체층(11) 및 제 2반도체층(12) 사이 계면에는 제 1반도체층(11) 및 제 2반도체층(12)의 이종 접합 구조(heterostructure)에 의해 2차원 전자 가스층(2-Dimensional Electron Gas : 2DEG) 영역이 생성될 수 있다. 제 1반도체층(11)은 채널(channel) 영역일 수 있으며, 제 2반도체층(12)은 채널 공급층(channel supply layer)일 수 있다.
제 1반도체층(11)은 Ⅲ-Ⅴ족 반도체 화합물을 포함할 수 있으며, 예를 들어 GaN, GaAs, InN, InGaN 또는 AlGaN을 포함할 수 있다.
제 2반도체층(12)은 AlN, AlGaN, AlInN, AlGaInN 또는 AlGaAs으로 형성된 것일 수 있으며, n형 불순물이 도핑된 것일 수 있다. 또한 제 2반도체층(12)은 상기 물질들에서 Al 또는 In의 함량이 서로 다른 복수의 층들로 형성된 다층 구조일 수 있다.
소스(13a) 및 드레인(13b)은 전도성 물질로 형성될 수 있으며, 예를 들어 금속, 금속 합금, 전도성 금속 산화물 또는 전도성 금속 질화물 등으로 형성될 수 있다. 소스(13a) 및 드레인(13b)은 단층 또는 복층 구조로 형성된 것일 수 있다. 소스(13a) 및 드레인(13b)은 제 2반도체층(12) 상에 형성된 것일 수 있으나, 제 1반도체층(11) 상에 직접 형성된 것일 수 있다.
게이트 전극(16)은 전도성 물질로 형성된 것일 수 있으며, 금속, 금속 합금, 전도성 금속 산화물 또는 전도성 금속 질화물 등으로 형성된 것일 수 있다. 예를 들어, 게이트 전극(16)은 일함수(work function)가 4.5 eV 이하인 금속 물질을 포함하여 형성될 수 있으며 Hf, W 또는 Al 등으로 형성된 것일 수 있으며, 게이트 전극(16)이 제 2층(15) 상에 직접 형성되어 쇼트키 게이트(shottky gate) 구조를 형성할 수 있다. 그리고, 게이트 전극(16)은 전이금속 질화물로 형성될 수 있으며, TiN, TaN 또는 WN으로 형성된 것일 수 있다. 또한, 게이트 전극(16)은 n형 불순물이 도핑된 반도체 물질로 형성된 것일 수 있으며, n형 Si 또는 n형 Ge로 형성된 것일 수 있다.
역방향 다이오드 구조체(14, 15)의 제 1층(14)은 p형 3족 질화물 반도체 물질로 형성된 것일 수 있으며, 제 2층(15)은 n형 3족 질화물 반도체 물질층, 도핑되지 않은 3족 질화물 반도체 물질층 또는 p형 불순물로 저농도 도핑된 3족 질화물 반도체 물질층일 수 있다. 여기서 저농도 도핑이라 함은 제 1층(14)보다 p형 불순물의 도핑 농도가 낮은 것을 의미할 수 있다.
구체적으로 제 1층(14)은 p형 불순물이 도핑된 GaN, InGaN, AlGaN, AlInN 또는 AlGaInN으로 형성된 것일 수 있다. 제 2층(15)은 GaN, InGaN, AlGaN, AlInN 또는 AlGaInN으로 형성된 것일 수 있으며, 또한 제 2층(15)은 GaN, InGaN, AlGaN, AlInN 또는 AlGaInN에 n형 불순물이 도핑된 것이거나 GaN, InGaN, AlGaN, AlInN 또는 AlGaInN에 저농도 p형 불순물이 도핑된 것일 수 있다. 제 2층(15)을 단순히 절연층으로 형성하는 경우에는 게이트 전극(16)에서 홀(hole)이 주입되며, 제 1층(14) 내부에 채널(channel)이 형성될 수 있다.
본 발명의 실시예에 의한 고 전자 이동도 트랜지스터에서는 제 2반도체층(12) 상에 공핍구조체로 역방향 다이오드 구조체(14, 15)를 형성함으로써, 게이트 전극(16)으로부터 홀이 주입되는 현상을 방지할 수 있으며, 게이트 리키지(leakage)를 감소시키며, 문턱 전압(threshold voltage: Vth)를 증가시킬 수 있다.
도 2 내지 도 4는 본 발명의 실시예에 의한 고 전자 이동도 트랜지스터의 변형예를 나타낸 도면이다.
도 2를 참조하면, 고 전자 이동도 트랜지스터는 기판(20), 기판(20)상에 형성된 제 1반도체층(21) 및 제 1반도체층(21) 상에 형성된 제 2반도체층(22)을 포함할 수 있다. 제 2반도체층(22) 상에는 소스(23a) 및 드레인(23b)이 형성될 수 있으며, 소스(23a) 및 드레인(23b) 사이의 제 2반도체층(22) 상에는 역방향 다이오드 구조체(24, 25) 및 게이트 전극(26)이 형성될 수 있으며, 역방향 다이오드 구조체는 제 1층(24)과 제 2층(25)을 포함할 수 있으며, 제 1층(24)은 p형 3족 질화물 반도체로 형성될 수 있다. 제 2반도체층(22) 및 역방향 다이오드 구조체(24, 25) 사이에는 중간층(27)이 형성될 수 있다.
여기서 중간층(27)은 역방향 다이오드 구조체(24, 25)의 제 1층(24)으로부터 p형 불순물이 제 2반도체층(22)으로 확산(diffusion)되는 것을 방지하기 위해 삽입된 것이다. 중간층(27)은 불순물이 도핑되지 않은 3족 질화물 반도체 물질로 형성될 수 있다. 참고로 도 2에 나타낸 각 층들을 형성하는 물질은 상기 도 1에 나타낸 동일 명칭을 지닌 층들을 형성하는 물질을 그대로 사용할 수 있다.
도 3을 참조하면, 고 전자 이동도 트랜지스터는 기판(30), 기판(30)상에 형성된 제 1반도체층(31) 및 제 1반도체층(31) 상에 형성된 제 2반도체층(32)을 포함할 수 있다. 제 2반도체층(32) 상에는 소스(33a) 및 드레인(33b)이 형성될 수 있으며, 소스(33a) 및 드레인(33b) 사이의 제 2반도체층(32) 상에는 역방향 다이오드 구조체(34, 35) 및 게이트 전극(36)이 형성될 수 있으며, 역방향 다이오드 구조체는 제 1층(34)과 제 2층(35)을 포함할 수 있다.
여기서, 제 1층(34)은 p형 3족 질화물 반도체로 형성된 것일 수 있으며, 소스(33a)의 측부와 접촉하도록 브리지가 형성된 것일 수 있다. 제 1층(34)을 소스(33a)와 직접 접촉하도록 형성함으로써, 제 1층(34)에 축적될 수 있는 홀(hole)이 소스(33a)로 빠져 나가도록(depletion) 할 수 있다. 참고로 도 3에 나타낸 각 층들을 형성하는 물질은 상기 도 1에 나타낸 동일 명칭을 지닌 층들을 형성하는 물질을 그대로 사용할 수 있다.
도 4를 참조하면, 고 전자 이동도 트랜지스터는 기판(40), 기판(40)상에 형성된 제 1반도체층(41) 및 제 1반도체층(41) 상에 형성된 제 2반도체층(42)을 포함할 수 있다. 제 2반도체층(42) 상에는 소스(43a) 및 드레인(43b)이 형성될 수 있으며, 소스(43a) 및 드레인(43b) 사이의 제 2반도체층(42) 상에는 역방향 다이오드 구조체(44, 45) 및 게이트 전극(46)이 형성될 수 있으며, 역방향 다이오드 구조체는 제 1층(44)과 제 2층(45)을 포함할 수 있다. 제 2반도체층(42) 및 역방향 다이오드 구조체(44, 45)의 제 1층(44) 사이에는 중간층(47)이 형성될 수 있으며, 중간층(47)은 제 1층(44)으로부터 p형 불순물이 제 2반도체층(42)으로 확산하는 것을 방지하기 위해 삽입된 것이다.
여기서, 중간층(47)은 불순물이 도핑되지 않은 3족 질화물로 형성될 수 있다. 그리고, 역방향 다이오드 구조체(44, 45)의 제 1층(44)은 소스(43a)와 직접 접촉하도록 브리지가 형성된 것일 수 있으며, 제 1층(44)에 축적될 수 있는 홀이 소스(43a)를 통하여 빠져나가도록 할 수 있다. 참고로 도 4에 나타낸 각 층들을 형성하는 물질은 상기 도 1에 나타낸 동일 명칭을 지닌 층들을 형성하는 물질을 그대로 사용할 수 있다.
이하, 도면을 참조하여 본 발명의 실시예에 의한 고 전자 이동도 트랜지스터의 제조 방법에 대해 설명하고자 한다.
도 5a 내지 도 5d는 본 발명의 실시예에 의한 고 전자 이동도 트랜지스터의 제조 방법을 나타낸 도면이다.
도 5a를 참조하면, 기판(10) 상에 제 1반도체층(12) 및 제 2반도체층(13)을 순차적으로 형성시킨다. 여기서 기판(10)은 실리콘 기판으로 형성할 수 있으며, 소정의 불순물 도펀트로 도핑된 것일 수 있다.
도 5b를 참조하면, 제 1반도체층(11) 및 제 2반도체층(12) 상에 게이트 구조체(14, 15, 16)를 형성하기 위하여, 각 층에 해당하는 물질층을 형성한다. 게이트 구조체는 역방향 다이오드 구조체(14, 15) 및 게이트 전극(16)으로 형성된 것이며, 각 층의 물질은 상기 도 1에 관한 설명에서 기술한 바와 같다. 참고로, 게이트 구조체(14, 15, 16)를 형성하기 전에 선택적으로 제 2반도체층(12)의 일부 영역 표면에 함입부를 형성할 수 있다. 그리고, 도 5c에 나타낸 바와 같이, 게이트 구조체(14, 15, 16)가 소정의 폭을 지니도록 식각 공정을 실시한다.
도 5d를 참조하면, 게이트 구조체(14, 15, 16) 양쪽의 제 2반도체층(12) 상에 전도성 물질을 도포하고 패터닝함으로써 소스(13a) 및 드레인(13b)을 형성한다. 소스(13a) 및 드레인(13b)은 제 2반도체층(12) 상에 형성할 수 있으나, 콘택을 위하여 소스(13a) 및 드레인(13b)이 형성될 위치의 제 2반도체층(12)을 일부 제거하여 제 1반도체층(11)을 노출시킨 후, 그 노출면에 소스(13a) 및 드레인(13b)을 형성할 수 있다.
도 6은 본 발명의 다른 실시예에 의한 고 전자 이동도 트랜지스터를 나타낸 도면이다.
도 6을 참조하면, 고 전자 이동도 트랜지스터는 기판(60), 기판(60)상에 형성된 제 1반도체층(61) 및 제 1반도체층(61) 상에 형성된 제 2반도체층(62)을 포함할 수 있다. 제 2반도체층(62) 상에는 소스(63a) 및 드레인(63b)이 형성될 수 있으며, 소스(63a) 및 드레인(63b) 사이의 제 2반도체층(62) 상에는 게이트 구조체(64, 66)가 형성될 수 있다. 게이트 구조체(64, 66)는 공핍층(depletion layer)(64) 및 게이트 전극(66)을 포함하는 구조로 형성될 수 있다.
도 6의 경우, 제 2반도체층(62) 및 게이트 전극(66) 사이에 공핍구조체로서 공핍층(64)을 포함한 구조이며, 공핍층(64)과 소스(63a)는 브리지(64a)로 연결된 구조로 형성된 것일 수 있다. 공핍층(64)은 제 1반도체층(61) 및 제 2반도체층(62) 사이에 형성되는 채널을 공핍(depletion) 시키기 위해 형성된 것일 수 있다. 공핍층(64)이 형성된 구조에서 고전자 이동도 트랜지스터의 항복전압(breakdown voltage)이 감소될 수 있으나, 공핍층(64)과 소스(63a) 사이를 브리지(64a)를 통하여 직접 연결함으로써 항복전압 감소를 방지할 수 있다. 상기 공핍층(64)은 p형 질화물 반도체로 형성될 수 있으며, 예를들어 p형 도핑된 질화물 반도체로 형성될 수 있다. 여기서 질화물 반도체는 예를 들어 GaN, InGaN, AlGaN, AlInN 또는 AlGaInN일 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 실시예의 예시로서 해석되어야 한다. 따라서, 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
10, 20, 30, 40, 60... 기판
11, 21, 31, 41, 61... 제 1반도체층
12, 22, 32, 42, 62... 제 2반도체층
13a, 23a, 33a, 43a, 63a... 소스
13b, 23b, 33b, 43b, 63b... 드레인
14, 24, 34, 44... 제 1층
15, 25, 35, 45... 제 2층
16, 26, 36, 46, 66... 게이트 전극
27, 47... 중간층
64... 공핍층
64a... 브리지
11, 21, 31, 41, 61... 제 1반도체층
12, 22, 32, 42, 62... 제 2반도체층
13a, 23a, 33a, 43a, 63a... 소스
13b, 23b, 33b, 43b, 63b... 드레인
14, 24, 34, 44... 제 1층
15, 25, 35, 45... 제 2층
16, 26, 36, 46, 66... 게이트 전극
27, 47... 중간층
64... 공핍층
64a... 브리지
Claims (22)
- 기판;
상기 기판 상에 형성된 제 1반도체층;
상기 제 1반도체층 상에 형성된 제 2반도체층;
상기 제 1반도체층 또는 제 2반도체층 상에 형성된 소스와 드레인; 및
상기 소스 및 드레인 사이에 형성된 게이트 구조체;를 포함하며,
상기 게이트 구조체는 역방향 다이오드 구조체 및 게이트 전극;을 포함하고,
상기 역방향 다이오드 구조체는 제 1층 및 상기 제 1층 상에 형성된 제 2층을 포함하고,
상기 제 1층은 p형 3족 질화물 반도체 물질을 포함하고,
상기 제 2층은 GaN, InGaN, AlGaN, AlInN 및 AlGaInN 중 하나에 저농도 p형 불순물이 도핑된 물질로 형성된 고 전자 이동도 트랜지스터. - 삭제
- 제 1항에 있어서,
상기 제 1층은 p형 불순물이 도핑된 GaN, InGaN, AlGaN, AlInN 또는 AlGaInN으로 형성된 고 전자 이동도 트랜지스터. - 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 제 1항에 있어서,
상기 제 2반도체층 및 상기 역방향 다이오드 구조체 사이에 형성된 중간층을 더 포함하는 고 전자 이동도 트랜지스터. - 제 9항에 있어서,
상기 중간층은 3족 질화물 반도체 물질로 형성된 고 전자 이동도 트랜지스터. - 제 1항에 있어서,
상기 제 1층은 상기 소스와 직접 접촉하도록 형성된 고 전자 이동도 트랜지스터. - 제 1항에 있어서,
상기 제 1반도체층 및 상기 제 2반도체층은 밴드갭 에너지가 서로 다른 반도체 물질로 각각 형성된 고 전자 이동도 트랜지스터. - 제 12항에 있어서,
상기 제 2반도체층은 상기 제 1반도체층 보다 밴드갭 에너지가 큰 반도체 물질로 형성된 고 전자 이동도 트랜지스터. - 제 1항에 있어서,
상기 제 1반도체층 및 상기 제 2반도체층은 서로 격자 상수가 다른 화합물 반도체층으로 형성된 것이며,
상기 제 1반도체층 및 상기 제 2반도체층 사이 계면에는 2차원 전자 가스층(2-Dimensional Electron Gas : 2DEG) 영역이 생성된 고 전자 이동도 트랜지스터. - 제 1항에 있어서,
상기 제 2반도체층 상면에는 함입부가 형성된 고 전자 이동도 트랜지스터. - 제 15항에 있어서,
상기 게이트 구조체는 상기 함입부가 형성된 영역의 제 2반도체층 상면에 형성된 고 전자 이동도 트랜지스터. - 제 1항 또는 제 3항에 있어서,
상기 게이트 전극은 4.5 eV 이하의 일함수를 지닌 금속을 포함하여 형성된 고 전자 이동도 트랜지스터. - 기판;
상기 기판 상에 형성된 제 1반도체층;
상기 제 1반도체층 상에 형성된 제 2반도체층;
상기 제 1반도체층 또는 제 2반도체층 상에 형성된 소스와 드레인; 및
상기 소스 및 드레인 사이에 형성된 게이트 구조체;를 포함하며,
상기 게이트 구조체는 공핍층 및 게이트 전극;을 포함하고,
상기 공핍층은 상기 소스와 연결되고 상기 드레인과는 연결되지 않도록 구비된 고 전자 이동도 트랜지스터. - 제 18항에 있어서,
상기 공핍층은 질화물 반도체로 형성된 고 전자 이동도 트랜지스터. - 제 19항에 있어서,
상기 질화물 반도체는 GaN, InGaN, AlGaN, AlInN 또는 AlGaInN인 고 전자 이동도 트랜지스터. - 제 19항에 있어서,
상기 공핍층은 p형 도핑된 고전자 이동도 트랜지스터. - 기판;
상기 기판 상에 형성된 제 1반도체층;
상기 제 1반도체층 상에 형성된 제 2반도체층;
상기 제 1반도체층 또는 제 2반도체층 상에 형성된 소스와 드레인; 및
상기 소스 및 드레인 사이에 형성된 게이트 구조체;를 포함하며,
상기 게이트 구조체는 역방향 다이오드 구조체 및 게이트 전극;을 포함하고,
상기 역방향 다이오드 구조체는 제 1층 및 상기 제 1층 상에 형성된 제 2층을 포함하고,
상기 제 1층은 상기 소스와 직접 접촉하고 상기 드레인과는 직접 접촉하지 않도록 구비된 고 전자 이동도 트랜지스터.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/707,162 US8785944B2 (en) | 2011-12-07 | 2012-12-06 | High electron mobility transistor |
| CN201210526107.0A CN103151374B (zh) | 2011-12-07 | 2012-12-07 | 高电子迁移率晶体管 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20110130480 | 2011-12-07 | ||
| KR1020110130480 | 2011-12-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130063993A KR20130063993A (ko) | 2013-06-17 |
| KR101934851B1 true KR101934851B1 (ko) | 2019-01-04 |
Family
ID=48861143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120057472A KR101934851B1 (ko) | 2011-12-07 | 2012-05-30 | 고 전자 이동도 트랜지스터 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101934851B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080149965A1 (en) * | 2006-12-21 | 2008-06-26 | Kazuhiro Kaibara | Transistor and method for fabricating the same |
| JP2009076845A (ja) * | 2007-08-29 | 2009-04-09 | Sanken Electric Co Ltd | 電界効果半導体装置及びその製造方法 |
| WO2010118092A1 (en) * | 2009-04-08 | 2010-10-14 | Efficient Power Conversion Corporation | Back diffusion suppression structures |
-
2012
- 2012-05-30 KR KR1020120057472A patent/KR101934851B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080149965A1 (en) * | 2006-12-21 | 2008-06-26 | Kazuhiro Kaibara | Transistor and method for fabricating the same |
| JP2009076845A (ja) * | 2007-08-29 | 2009-04-09 | Sanken Electric Co Ltd | 電界効果半導体装置及びその製造方法 |
| WO2010118092A1 (en) * | 2009-04-08 | 2010-10-14 | Efficient Power Conversion Corporation | Back diffusion suppression structures |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20130063993A (ko) | 2013-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8785944B2 (en) | High electron mobility transistor | |
| US8076698B2 (en) | Transistor and method for operating the same | |
| EP2538445B1 (en) | Manufacturing method of a III-nitride device and associated III-nitride device | |
| US9337301B2 (en) | Aluminum nitride based semiconductor devices | |
| KR101946454B1 (ko) | 고 전자 이동도 트랜지스터 및 그 제조 방법 | |
| KR102114157B1 (ko) | 고전자이동도 트랜지스터 디바이스 | |
| US9076850B2 (en) | High electron mobility transistor | |
| KR101980197B1 (ko) | 고전자 이동도 트랜지스터 및 그 제조방법 | |
| US20150060861A1 (en) | GaN Misfets with Hybrid AI203 As Gate Dielectric | |
| Yu et al. | Normally Off Vertical 3-D GaN Nanowire MOSFETs With Inverted ${p} $-GaN Channel | |
| US8937002B2 (en) | Nitride electronic device and method for manufacturing the same | |
| JP2007201093A (ja) | 窒化物半導体装置 | |
| KR20150051822A (ko) | 고전자 이동도 트랜지스터 및 그 제조방법 | |
| JP2011029507A (ja) | 半導体装置 | |
| JP2010258313A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2011142358A (ja) | 窒化物半導体装置 | |
| US9450071B2 (en) | Field effect semiconductor devices and methods of manufacturing field effect semiconductor devices | |
| WO2021029183A1 (ja) | 半導体装置、半導体モジュールおよび電子機器 | |
| KR101934851B1 (ko) | 고 전자 이동도 트랜지스터 | |
| US9123799B2 (en) | Gallium nitride field effect transistor with buried field plate protected lateral channel | |
| CN112993010A (zh) | 氮化镓高电子迁移率晶体管及其制造方法 | |
| KR20140021110A (ko) | 고 전자 이동도 트랜지스터 및 그 제조 방법 | |
| KR102005451B1 (ko) | 고전자 이동도 트랜지스터 | |
| TWI567984B (zh) | 半導體元件及其製造方法 | |
| KR101622916B1 (ko) | 양성자 빔 조사에 의한 상시불통형 GaN계 트랜지스터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |