KR101932320B1 - 전계 효과 트랜지스터를 포함하는 스위치 및 집적 회로 - Google Patents

전계 효과 트랜지스터를 포함하는 스위치 및 집적 회로 Download PDF

Info

Publication number
KR101932320B1
KR101932320B1 KR1020160053140A KR20160053140A KR101932320B1 KR 101932320 B1 KR101932320 B1 KR 101932320B1 KR 1020160053140 A KR1020160053140 A KR 1020160053140A KR 20160053140 A KR20160053140 A KR 20160053140A KR 101932320 B1 KR101932320 B1 KR 101932320B1
Authority
KR
South Korea
Prior art keywords
region
contact
source
switch
body region
Prior art date
Application number
KR1020160053140A
Other languages
English (en)
Other versions
KR20160128933A (ko
Inventor
안드레아스 메이세르
틸 슐로에세르
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20160128933A publication Critical patent/KR20160128933A/ko
Application granted granted Critical
Publication of KR101932320B1 publication Critical patent/KR101932320B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H01L29/1008—Base region of bipolar transistors of lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6625—Lateral transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/40—Details of LED load circuits
    • H05B45/44—Details of LED load circuits with an active control inside an LED matrix
    • H05B45/48—Details of LED load circuits with an active control inside an LED matrix having LEDs organised in strings and incorporating parallel shunting devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

스위치(2)는 제 1 주표면(110)을 갖는 반도체 기판(100) 내에 전계 효과 트랜지스터(200)를 포함한다. 전계 효과 트랜지스터는 소스 영역(201)과, 드레인 영역(205)과, 본체 영역(220), 및 본체 영역(220)에 있는 게이트 전극(210)을 포함하고, 게이트 전극(210)은 본체 영역(220)에 형성된 채널의 전도도를 제어하도록 구성된다. 게이트 전극(210)은 게이트 트렌치(212) 내에 배치된다. 본체 영역(220)은 소스 영역(201)과 드레인 영역(205) 사이에 제 1 방향을 따라 배치되고, 제 1 방향은 제 1 주표면에 평행하다. 본체 영역(220)은 제 1 방향을 따라 연장하는 리지의 형상을 갖는다. 본체 영역은 소스 영역(201) 및 드레인 영역(205)에 인접한다. 스위치(2)는 소스 접점(202) 및 본체 접촉부(225)를 추가로 포함하고, 소스 접점(202)은 소스 단자(271)에 전기적으로 접속된다. 본체 접촉부(225)는 소스 접점(202)과 접촉하고 본체 영역(220)에 전기적으로 접속된다.

Description

전계 효과 트랜지스터를 포함하는 스위치 및 집적 회로{SWITCH COMPRISING A FIELD EFFECT TRANSISTOR AND INTEGRATED CIRCUIT}
자동차 및 산업용 전자 기기에 통상적으로 채용되는 전력 트랜지스터는 고전압 차단 능력을 보장하면서, 낮은 온상태 저항(on-state resistance)(Ron A)을 필요로 한다. 예를 들어, MOS("metal oxide semiconductor": 금속 산화물 반도체) 전력 트랜지스터는 적용 요건에 따라, 수십 내지 수백 또는 수천 볼트의 드레인-소스 전압(Vds)을 차단하는 것이 가능해야 한다. MOS 전력 트랜지스터는 통상적으로 약 2 내지 20 V의 전형적인 게이트-소스 전압에서 최대 수백 암페어일 수 있는 매우 큰 전류를 유도한다. 저전압 전력 트랜지스터는 10 볼트 미만의 드레인-소스 전압 범위(Vds)에서 적용된다.
전류 흐름이 주로 반도체 기판의 제 1 주표면에 평행하게 발생하는 횡형 전력 디바이스(lateral power devices)는 스위치, 브리지 및 제어 회로와 같은 다른 구성요소가 집적되어 있는 집적 회로에 유용하다. 일반적으로, 횡형 트랜지스터를 포함하는 스위치도 연구되고 있다. 특히, 드라이버 회로와 통합될 수도 있는 트랜지스터를 연구하는 것이 바람직하다.
이에 따라, 본 발명의 목적은 전술된 요구에 부합하는 개량된 스위치, 개량된 집적 회로 및 개량된 시스템을 제공하는 것이다.
본 발명에 따르면, 상기 목적은 독립항에 따른 청구된 요지에 의해 성취된다. 실시예는 종속항에 정의되어 있다.
실시예에 따르면, 스위치는 제 1 주표면을 갖는 반도체 기판 내에 전계 효과 트랜지스터를 포함한다. 트랜지스터는 소스 영역, 드레인 영역, 본체 영역, 및 본체 영역에 있는 게이트 전극을 포함한다. 게이트 전극은 본체 영역에 형성된 채널의 전도도를 제어하도록 구성된다. 게이트 전극은 게이트 트렌치 내에 배치된다. 본체 영역은 소스 영역과 드레인 영역 사이에 제 1 방향을 따라 배치되고, 제 1 방향은 제 1 주표면에 평행하다. 본체 영역은 제 1 방향을 따라 연장하는 리지의 형상을 갖는다. 본체 영역은 소스 영역 및 드레인 영역에 인접한다. 스위치는 소스 접점 및 본체 접촉부를 추가로 포함한다. 소스 접점은 소스 단자에 전기적으로 접속된다. 본체 접촉부는 소스 접점과 접촉하고 본체 영역에 전기적으로 접속된다.
실시예에 따르면, 집적 회로는 직렬로 접속된 복수의 스위치를 포함한다. 스위치 중 적어도 하나는 제 1 주표면을 갖는 반도체 기판 내에 전계 효과 트랜지스터를 포함한다. 전계 효과 트랜지스터는 소스 영역, 드레인 영역, 본체 영역, 및 본체 영역에 있는 게이트 전극을 포함한다. 게이트 전극은 본체 영역에 형성된 채널의 전도도를 제어하도록 구성된다. 게이트 전극은 게이트 트렌치 내에 배치된다. 본체 영역은 소스 영역과 드레인 영역 사이에 제 1 방향을 따라 배치되고, 제 1 방향은 제 1 주표면에 평행하다. 본체 영역은 제 1 방향을 따라 연장하는 리지의 형상을 갖는다. 본체 영역은 소스 영역 및 드레인 영역에 인접하다.
당 기술 분야의 숙련자들은 이하의 상세한 설명을 숙독할 때 그리고 첨부 도면의 고찰시에 부가의 특징 및 장점을 인식할 수 있을 것이다.
본 발명의 실시예의 추가의 이해를 제공하도록 첨부 도면이 포함되어 있으며, 이 도면은 본 명세서에 포함되어 그 일부를 이룬다. 도면은 본 발명의 실시예를 도시하고 있고, 상세한 설명과 함께 원리를 설명하는 역할을 한다. 본 발명의 다른 실시예 및 다수의 의도된 장점은 이들이 이하의 상세한 설명을 참조하여 더 양호하게 이해되게 됨에 따라 즉시 이해될 수 있을 것이다. 도면의 요소가 서로에 대해 반드시 실제 축적대로 도시되어 있는 것은 아니다. 같은 도면 부호는 대응하는 같은 부분을 나타내고 있다.
도 1a는 실시예에 따른 스위치의 수직 단면도,
도 1b는 실시예에 따른 스위치의 수평 단면도,
도 1c는 실시예의 다른 수직 단면도,
도 2는 실시예에 따른 집적 회로의 단면도,
도 3a는 실시예에 따른 시스템의 단면도,
도 3b는 실시예에 따른 시스템의 단면도,
도 4는 실시예에 따른 시스템의 등가 회로도,
도 5a는 다른 실시예에 따른 시스템의 단면도,
도 5b는 다른 실시예에 따른 시스템의 등가 회로도이다.
이하의 상세한 설명에서, 명세서의 부분을 형성하고 본 발명이 실시될 수 있는 특정 실시예가 예시로서 도시되어 있는 첨부 도면을 참조한다. 이와 관련하여, "상", "하", "전", "후", "선단", "후단" 등과 같은 방향성 용어는 설명되고 있는 도면의 배향을 참조하여 사용된다. 본 발명의 실시예의 구성요소는 다수의 상이한 배향으로 위치될 수 있기 때문에, 방향성 용어는 예시의 목적으로 사용되고, 결코 한정이 아니다. 다른 실시예가 이용될 수 있고, 구조적 또는 논리적 변화가 청구범위에 의해 규정된 범주로부터 벗어나지 않고 이루어질 수 있다는 것이 이해되어야 한다.
실시예의 설명은 한정적인 것은 아니다. 특히, 후술되는 실시예의 요소는 상이한 실시예의 요소와 조합될 수 있다.
이하의 상세한 설명에서 사용되는 용어 "웨이퍼", "기판" 또는 "반도체 기판"은 반도체 표면을 갖는 임의의 반도체 기반 구조체를 포함할 수 있다. 웨이퍼 및 구조체는 실리콘, 실리콘 온 절연체(silicon-on-insulator: SOI), 실리콘 온 사파이어(silicon-on sapphire: SOS), 도핑된 및 비도핑된 반도체, 베이스 반도체 기초에 의해 지지된 실리콘의 에피택셜층, 및 다른 반도체 구조체를 포함하는 것으로 이해되어야 한다. 반도체는 실리콘 기반일 필요는 없다. 반도체는 마찬가지로 실리콘-게르마늄, 게르마늄, 또는 갈륨 비소일 수 있다. 다른 실시예에 따르면, 실리콘 카바이드(SiC) 또는 갈륨 나이트라이드(GaN)가 반도체 기판 재료를 형성할 수 있다.
용어 "횡방향" 및 "수평"은 본 명세서에 사용될 때, 반도체 기판 또는 반도체 본체의 제 1 표면에 수평인 배향을 설명하는 것으로 의도된다. 이는 예를 들어, 웨이퍼 또는 다이의 표면일 수 있다.
용어 "수직"은 본 명세서에 사용될 때, 반도체 기판 또는 반도체 본체의 제 1 표면에 수직으로 배열된 배향을 설명하는 것으로 의도된다.
본 명세서에 사용될 때, 용어 "갖는", "함유하는", "구비하는", "포함하는" 등은 언급된 요소 또는 특징부의 존재를 지시하지만, 부가의 요소 또는 특징부를 배제하는 것은 아닌 개방형 용어이다. 단수 표현은, 문맥상 명백히 달리 지시되지 않으면, 복수 뿐만 아니라 단수를 포함하도록 의도된다.
도면 및 상세한 설명은 도핑형 "n" 또는 "p" 다음에 "-" 또는 "+"를 나타냄으로써 상대 도핑 농도를 예시한다. 예를 들어, "n-"는 "n"도핑 영역의 도핑 농도보다 낮은 도핑 농도를 의미하고, 반면에 "n+"도핑 영역은 "n"도핑 영역보다 높은 도핑 농도를 갖는다. 동일한 상대 도핑 농도의 도핑 영역은 반드시 동일한 절대 도핑 농도를 가질 필요는 없다. 예를 들어, 2개의 상이한 "n"도핑 영역은 동일한 또는 상이한 절대 도핑 농도를 가질 수 있다. 도면 및 상세한 설명에서, 더 양호한 이해를 위해, 종종 도핑된 부분은 "p" 또는 "n"도핑된 것으로서 지시된다. 명백히 이해되는 바와 같이, 이 지시는 결코 한정으로 의도된 것은 아니다. 도핑형은 설명된 기능성이 성취되는 한 임의적일 수 있다. 또한, 모든 실시예에서, 도핑형은 역전될 수 있다.
본 명세서는 반도체 부분이 도핑되는 "제 1" 및 "제 2" 도전형의 도펀트를 언급한다. 제 1 도전형은 p형일 수 있고, 제 2 도전형은 n형일 수 있고, 또는 그 반대도 마찬가지이다. 일반적으로 공지되어 있는 바와 같이, 소스 및 드레인 영역의 도핑형 또는 극성에 따라, 금속 산화물 반도체 전계 효과 트랜지스터(metal oxide semiconductor field effect transistors: MOSFETs)와 같은 절연 게이트 전계 효과 트랜지스터(insulated gate field effect transistors: IGFETs)는 n채널 또는 p채널 MOSFET일 수 있다. 예를 들어, n채널 MOSFET에서, 소스 및 드레인 영역은 n형 도펀트로 도핑된다. p채널 MOSFET에서, 소스 및 드레인 영역은 p형 도펀트로 도핑된다. 명백히 이해되는 바와 같이, 본 명세서의 문맥 내에서, 도핑형은 역전될 수도 있다. 특정 전류 경로가 방향성 언어를 사용하여 설명되면, 이 설명은 단지 전류 흐름의 극성이 아니라 경로만을 지시한다는 것, 즉 전류가 소스로부터 드레인으로 흐르는지 또는 그 반대인지를 지시하는 것으로 이해되어야 한다. 도면은 극성-민감성 구성요소, 예를 들어, 다이오드를 포함할 수 있다. 명백히 이해되는 바와 같이, 이들 극성-민감성 구성요소의 특정 구성은 예로서 제공된 것이고, 제 1 도전형이 n형 또는 p형을 의미하는지 여부에 따라, 설명된 기능성을 성취하기 위해 반전될 수도 있다.
본 명세서에서 이용될 때, 용어 "결합된" 및/또는 "전기적으로 결합된"은 요소들이 함께 직접 결합되어야 하는 것을 의미하도록 의도된 것은 아니고 - 개입 요소가 "결합된" 또는 "전기적으로 결합된" 요소들 사이에 제공될 수 있다. 용어 "전기적으로 접속된"은 전기적으로 함께 접속된 요소들 사이의 저저항 전기 접속을 설명하도록 의도된다.
도 1a는 반도체 디바이스의 수직 단면도를 도시한다. 본 명세서에 설명되는 바와 같이, 반도체 디바이스는 스위치의 구성요소일 수 있거나 또는 스위치를 구현할 수 있다. 또한, 반도체 디바이스는 다양한 용례에 사용될 수 있다. 스위치(2)는 제 1 주표면(110)을 갖는 반도체 기판(100)에 형성된 전계 효과 트랜지스터(200)를 포함한다. 전계 효과 트랜지스터는 소스 영역(201), 드레인 영역(205), 본체 영역(220), 및 본체 영역(220)에 있는 게이트 전극(210)을 포함한다. 게이트 전극(210)은 본체 영역(220)에 형성된 채널의 전도도를 제어하도록 구성된다. 게이트 전극(210)은 게이트 트렌치(212) 내에 배치된다. 게이트 트렌치(212)의 위치는 도 1a의 단면도에 점선에 의해 지시되어 있다. 게이트 트렌치(212)는 도면의 도시된 평면 앞뒤에 배치된다. 본체 영역(220)은 소스 영역(201)과 드레인 영역(205) 사이에서 제 1 방향, 예를 들어, x 방향을 따라 배치된다. 제 1 방향은 제 1 주표면(110)에 평행하다.
도 1c를 참조하여 더 상세히 설명되는 바와 같이, 본체 영역(220)은 제 1 방향을 따라 연장하는 리지의 형상을 갖는다. 본체 영역(220)은 소스 영역(201) 및 드레인 영역(205)에 인접한다. 본체 영역(220)은 소스 영역(201)에 접촉하고, 드레인 영역(205)에 접촉한다. 예를 들어, 드리프트 구역(drift zone)이 반도체 디바이스로부터 생략될 수도 있다. 특히, 드리프트 구역은 본체 영역과 드레인 영역(205) 사이에 배열되지 않을 수 있다. 반도체 디바이스(1)는 소스 접점(202) 및 본체 접촉부(225)를 추가로 포함한다. 소스 접점(202)은 소스 영역(201)에 전기적으로 접속된다. 본체 접촉부(225)는 소스 접점(202)에 인접하여 반도체 기판(100)에 배치될 수 있다. 본체 접촉부(225)는 소스 접점(202)에 그리고 본체 영역(220)에 전기적으로 접속된다.
본체 영역(220)은 제 1 도전형, 예를 들어 p형일 수 있다. 소스 영역(201) 및 드레인 영역(205)은 제 2 도전형, 예를 들어 n형일 수 있다.
반도체 기판(100)은 제 1 도전형의 제 1(저부) 층(130) 및 제 1 층(130) 위에 형성된 제 2 도전형의 에피택셜 성장된 제 2 층(140)을 포함할 수 있다. 제 2 도전형의 추가의 매립층(135)이 제 1 도전형의 제 1 층(130)과 제 2 도전형의 제 2 층(140) 사이에 배치될 수 있다. 매립층(135)은 제 2 도전형의 제 2 층(140)보다 높은 도핑 농도로 도핑될 수 있다.
전계 효과 트랜지스터(200)의 구성요소는 제 1 도전형, 예를 들어 p형의 우물 내에 형성될 수 있다. 제 1 우물 영역(150)이 제 2 도전형의 제 2 반도체층(140)에 형성될 수 있다.
제 2 도전형의 제 2 층(140)이 기판 접점(292)을 거쳐 접촉될 수 있다. 제 2 도전형의 도핑된 부분(291)이 기판 접점(292)과 제 2 도전형의 제 2 층(140) 사이에 배치될 수 있다. 기판 접점(292)은 접촉 단자(293)에 전기적으로 결합될 수 있다. 제 2 층(140)은 적합한 전압을 접촉 단자(293)에 인가함으로써 적절한 전위에 전기적으로 접속될 수 있다. 그 결과, 제 1 우물 영역(150)과 제 2 층(140) 사이에 형성된 pn 접합부가 매립층(135)으로부터 제 1 우물 영역(150)을 절연하기 위해 역바이어스될 것이다. 특히, 전계 효과 트랜지스터(200) 및 매립층(135)은 서로로부터 매우 효과적으로 절연될 수 있다.
도 1a에 도시된 바와 같이, 제 2 층(140)과 우물 영역(150) 사이의 pn 접합부는 반도체 기판(100)의 제 1 주표면(110)에 인접하여 배치될 수 있다. 이 부분은 절연층부(281)에 의해 커버될 수 있다. 필드 플레이트(280)가 절연층(281)에 인접하여 배치될 수 있다. 이에 의해, pn 접합부의 부근에서의 전기장이 적절하게 성형될 수 있다. 특히, 기판 표면 위의 구성요소들은 pn 접합부에 의해 발생된 전기장에 대해 보호될 수 있다. 더욱이, pn 접합부는 금속화층과 같은 기판 표면 위에 배치된 구성요소에 의해 전기장에 대해 보호된다. 특히, 파괴 전압(breakdown voltage)이 필드 플레이트(280)의 존재에 기인하여 시프트될 수 있다.
도 1b는 도 1a에 도시된 반도체 디바이스(1)의 수평 단면도를 도시한다. 수평도는 게이트 트렌치(212), 소스 접점(202), 드레인 접점(206) 및 기판 접점(292)을 교차하도록 취해진다. 도시된 바와 같이, 소스 접점(202), 드레인 접점(206) 및 기판 접점(292)은 제 1 방향에 수직인 제 2 방향(예를 들어, y 방향)을 따라 연장할 수 있는 각각의 트렌치 내에 형성될 수 있다. 소스 영역(201)은 소스 접점(202)이 배치되어 있는 소스 접점 트렌치(321)의 측벽에 인접하여 형성된다. 또한, 드레인 영역(205)은 드레인 접점(206)이 배치되어 있는 드레인 접점 트렌치(322)의 저부면과 측벽에 인접하여 배치될 수 있다. 기판 접점(292)은 또한 기판 접점 트렌치(323)에 형성된다. 기판 접점 트렌치(323)의 측벽 및 저부면은 도핑된 부분(291)을 형성하도록 도핑될 수 있다.
도 1c는 도 1b에 또한 도시된 바와 같이 II와 II' 사이에서 반도체 디바이스(1)의 단면도를 도시한다. 도 1c의 단면도는 복수의 게이트 트렌치(212)를 교차하도록 취해진다. 도시된 바와 같이, 제 1 도전형의 반도체 재료는 인접한 트렌치(212)에 의해 패터닝된다. 패터닝에 의해, 단일 리지를 형성하는 반도체 재료의 분리된 박층(lamella) 또는 부분이 형성될 수 있다. 리지는 상부면(220a) 및 측벽(220b)을 포함한다. 게이트 절연층(211)이 각각의 리지의 측벽(220b) 및 상부면(220a)에 인접하여 배치된다. 또한, 도전성 재료가 인접한 리지들 사이의 트렌치 내에 채워져서 게이트 전극(210)을 형성한다. 설명된 바와 같이, 본체 영역(220)은 제 1 방향으로 연장하는 리지 또는 핀(fin)의 형상을 갖는다. 더 구체적으로, 본체 영역(220)은 제 1 방향으로 연장하는 인접한 트렌치에 의해 리지 내로 패터닝된다. 측벽(220b)은 제 1 주표면(110)에 대해 수직으로 또는 75° 초과의 각도로 연장할 수 있다. 게이트 전극(210)은 리지의 2개의 측벽에 인접하여 배치될 수 있다. 더욱이, 리지의 상부면(220a) 및 측벽(220b)은 완전히 직선으로서 구현되지 않을 수 있다. 예를 들어, 상부면(220a)과 측벽(220b) 사이의 교점은 라운딩된 코너로서 구현될 수 있다. 마찬가지로, 게이트 트렌치(212)의 저부 부분은 리지의 측벽(220b)에 대해 라운딩된 코너를 형성할 수 있다.
실시예에 따르면, 리지의 폭(d1)은 d1 > 2×ld이고, 여기서 ld는 게이트 유전층(211)과 본체 영역(220) 사이의 계면에 형성된 공핍 구역(depletion zone)의 길이를 나타낸다. 일반적으로, 트랜지스터에서, 임계 전압에 대응하는 게이트 전압에서 공핍 구역의 길이는 공핍 구역의 최대폭에 대응하는 것으로 가정된다. 예를 들어, 공핍 구역의 폭은 이하와 같이 결정될 수 있고:
Figure 112016041604826-pat00001
여기서, εS는 반도체 재료의 투자율(실리콘에 대해 11.9 * ε0)을 나타내고, k는 볼츠만 상수(Boltzmann constant)(1.38066 * 10-23 J/K)를 나타내고, T는 온도를 나타내고, 예를 들어 293 K, ln은 자연 로그를 나타내고, NA는 반도체 본체의 불순물 농도를 나타내고, ni는 진성 캐리어 농도를 나타내고(27℃에서 실리콘에 대해 1.45 * 1010), q는 기본 전하(1.6 * 10-19 C)를 나타낸다.
특히, 리지의 대향 측벽(220b)에 형성된 채널 영역(215)은 서로 병합되지 않을 수도 있어 본체 영역(220)이 본체 영역(220)의 전체 길이를 따라 본체 접촉부(225)에 접속될 수 있게 된다. 예를 들어, 트렌치의 폭은 반도체 기판(100)의 제 1 주표면(110)을 따라 대략 20 내지 1000 nm, 예를 들어 200 nm 초과일 수 있다. 또한, 리지의 폭(d1)에 대응하는 인접한 트렌치들 사이의 거리는 100 nm 초과, 예를 들어 130 nm 초과, 예를 들어 심지어 200, 300, 400 또는 500 nm 초과일 수 있다. 다른 실시예에 따르면, 리지의 폭(d1)은 d1 < 2×ld이고, 여기서 ld는 게이트 유전층(211)과 본체 영역(220) 사이의 계면에 형성된 공핍 구역의 길이를 나타낸다. 이 경우, 리지의 대향 측벽(220b)에서 리지에 형성된 채널 영역은 예를 들어 임계 전압에 대응하는 전압이 게이트 단자에 인가될 때 서로 물리적으로 접촉하거나 병합할 수 있다.
실시예에 따르면, 본체 영역(220)은 게이트 전극이 적절한 전위로 설정될 때 완전히 공핍될 수 있다. 이러한 트랜지스터는 또한 "완전 공핍" 트랜지스터라 칭한다. 이러한 트랜지스터에서, 최적의 임계치 이하 전압(sub-threshold voltage)이 성취될 수 있고, 단채널 효과(short channel effects)가 효율적으로 억제될 수 있어, 향상된 디바이스 특성을 야기한다. 본 실시예에 따르면, 리지의 폭은 반도체 기판(100)의 제 1 주표면(110)에 평행하고 제 2 방향을 따라 대략 20 내지 130 nm, 예를 들어 40 내지 120 nm일 수 있다.
예를 들어 게이트 전극(210)에 적절한 전압을 인가함으로써 트랜지스터가 스위치 온 될 때, 도전성 반전층(215)(도전성 채널)이 본체 영역(220)과 게이트 유전층(211) 사이의 경계에 형성된다. 이에 따라, 트랜지스터는 소스 영역(201)으로부터 드레인 영역(205)으로 도통 상태에 있다. 스위칭 오프의 경우에, 어떠한 도전성 반전층도 형성되지 않고, 트랜지스터는 비도통 상태에 있다.
트랜지스터는 예를 들어, 오프 상태에서 소스 영역(201)과 드레인 영역(205) 사이에서 0.3 내지 10 V, 예를 들어 1.4 V 내지 대략 4 V의 범위의 차단 전압을 견딜 수 있다. 온 상태에서 흐르는 전류는 최대 대략 1.5 암페어 이상일 수 있다. 리지의 형상을 갖는 본체 영역의 특정 구성에 기인하여, 더 높은 유효 채널폭이 감소된 디바이스 면적에서 성취될 수 있다. 또한, 단채널 효과가 더 양호하게 억제될 수 있기 때문에, 누설 전류가 감소될 수 있다. 그 결과, 트랜지스터의 유효폭은 트랜지스터의 횡방향 범위를 증가시키지 않고 크게 증가될 수 있다.
실시예에 따르면, 소스 영역(201)은 게이트 트렌치(212)의 깊이의 적어도 0.5배로 연장할 수 있다. 그 결과, 본체 영역(220)은 큰 연장 깊이에 걸쳐 소스 영역(201)에 접속될 수 있다. 이에 의해, 유효 채널폭이 더 증가될 수 있다. 본체 접촉부(225)의 존재에 의해, 소스 접점(202)을 거친 소스 단자(271)로의 본체 영역(220)의 저저항 접촉이 성취되고, 기생 쌍극 트랜지스터가 열화되거나 억제될 수 있다.
그에 따라 반도체 디바이스가 제 2 도전형의 제 2 층(140) 내에 형성되어 있는 제 1 도전형, 예를 들어 p형 우물의 우물 영역(150) 내에 형성되어 있는 특정 구성에 기인하여, 누설 전류가 기판으로 흐르는 것이 방지될 수 있다. 매립층(135)의 존재에 기인하여, 제 1(p도핑된) 층(130)에 대한 더 높은 강인성(robustness)이 성취될 수 있다. 예를 들어, 정공이 기판으로부터 주입될 때, 매립층(135)은 정공의 주입에 대해 반도체 디바이스를 보호한다.
상이한 해석에 따르면, 도 1a 내지 도 1c에 도시된 스위치(2)는 제 1 주표면(110)을 갖는 반도체 기판(100) 내에 형성된 전계 효과 트랜지스터(200)를 포함하는 스위치(2)로서 이해될 수 있다. 전계 효과 트랜지스터(200)는 제 2 주표면에 평행한 제 2 방향으로 각각 연장하는 소스 접점 트렌치(321) 및 드레인 접점 트렌치(322)를 포함한다. 도전성 재료가 제 1 주표면에 각각 형성되어 있는 소스 접점 트렌치(321) 내에 그리고 드레인 접점 트렌치(322) 내에 형성된다. 전계 효과 트랜지스터(200)는 소스 접점 트렌치(321)와 드레인 접점 트렌치(322) 사이로 연장하는 본체 영역(220)과 게이트 전극 구조체(210)를 더 포함한다. 게이트 전극 구조체(210) 및 본체 영역(220)은 제 2 방향, 예를 들어 y 방향을 따라 교번 방식으로 배열된다. 전계 효과 트랜지스터(200)는 소스 접점 트렌치(321) 내에서 본체 영역(220)에 인접하여 소스 접점(202)에 전기적으로 접속된 소스 영역(201)을 추가로 포함한다. 전계 효과 트랜지스터(200)는 드레인 접점 트렌치(322) 내에서 본체 영역(220)에 인접하여 드레인 접점(206)에 전기적으로 접속된 드레인 영역을 추가로 포함한다. 전계 효과 트랜지스터는 소스 접점 홈에 인접하여 소스 접점 트렌치(321) 내의 소스 접점(202)에 전기적으로 접속된 본체 접촉부(225)를 추가로 포함한다.
도 1a 내지 도 1c에 도시된 반도체 디바이스는 횡형 저전압 전력 스위치 또는 트랜지스터로서, 예를 들어 저저항 저전압 스위치로서 적합하게 사용될 수 있다. 예를 들어, 용어 "저전압"은 대략 최대 15 V의 소스-드레인 전압을 칭할 수 있다.
도 2는 실시예에 따른 집적 회로의 단면도를 도시한다. 도시된 바와 같이, 집적 회로(3)는 직렬로 접속되어 있는 복수의 스위치(21, 22 ... 24)를 포함한다. 상호접속 라인(294)이 각각의 스위치(21) 사이에 배치될 수 있다. 예를 들어, 상호접속 라인(294)은 반도체 기판(100) 위에 배치될 수 있고 또는 반도체 기판(100) 내에 배치될 수도 있다. 임의의 스위치(21, ... 24)는 도 1a 내지 도 1c에 도시된 스위치(2)와 유사한 구성을 가질 수 있다. 예를 들어, 임의의 스위치(21, ... 24)는 소스 영역(201), 드레인 영역(205) 및 본체 영역(220)을 포함할 수 있다.
본체 영역(220)은 소스 영역(201)과 드레인 영역 사이에서 제 1 방향을 따라 배치된다. 제 1 방향은 제 1 주표면에 평행하다. 본체 영역(220)은 제 1 방향을 따라 연장하는 리지의 형상을 갖는다. 본체 영역(220)은 소스 영역(201)과 드레인 영역(205)에 인접한다. 각각의 스위치는 본체 영역(220)에 배치된 게이트 전극(210)을 추가로 포함한다. 게이트 전극(210)은 본체 영역(220)에 형성된 채널의 전도도를 제어하도록 구성될 수 있다.
게이트 전극(210)은 도 2에 파선으로 지시되어 있는 게이트 트렌치(212) 내에 배치된다. 단일 스위치(21, ... 24)의 각각의 게이트 전극(210)은 각각의 단자(2721, 2722, 2723, 2724)에 대응 전위를 인가함으로써 개별적으로 제어될 수 있다. 각각의 스위치는 본체 접촉부(225) 및 소스 접점(202)을 추가로 포함할 수 있다. 소스 접점(202)은 소스 단자(271)에 전기적으로 접속될 수 있고, 본체 접촉부(225)는 소스 접점(202)과 접촉할 수 있고, 본체 영역(220)에 전기적으로 접속될 수 있다. 제 1 스위치(21)의 소스 영역(201)은 접지 전위에 대응할 수 있는 소스 단자(271)에 소스 접점(202)을 거쳐 전기적으로 결합될 수 있다. 제 1 스위치(21), 제 2 스위치(22), 및 제 3 스위치(23)의 드레인 접점(206)은 후속의 또는 다음의 스위치(22, 23 또는 24)의 소스 접점(202)에 접속될 수 있다. 최종 스위치(24)의 시리즈의 드레인 접점(206)은 드레인 단자(273)에 접속될 수 있다.
반도체 기판(100)은 제 1 도전형의 제 1(저부) 층(130) 및 제 1 층(130) 위에 형성된 제 2 도전형의 에피택셜 성장된 제 2 층(140)을 포함할 수 있다. 제 2 도전형의 다른 매립층(135)이 제 1 도전형의 제 1 층(130)과 제 2 도전형의 제 2 층(140) 사이에 배치될 수 있다. 매립층(135)은 제 2 도전형의 제 2 층(140)보다 높은 도핑 농도로 도핑될 수 있다.
실시예에 따르면, 각각의 스위치는 각각의 반도체 기판부 내에 배치될 수 있고, 반도체 기판부는 서로로부터 절연될 수 있다. 예를 들어, 단일 스위치(21, 22, 23, 24)의 구성요소는 제 1 도전형, 예를 들어 p형의 격리된 제 1 우물 영역(150) 내에 형성될 수 있다. 제 1 우물 영역(150)은 제 2 도전형의 제 2 반도체층(140) 내에 형성될 수 있다. 제 2 도전형의 제 2 층(140)은 기판 접점(292)을 거쳐 접촉될 수 있다. 도 2의 집적 회로는 제 2 도전형의 제 2 층(140)을 접점 단자(293)에 전기적으로 결합할 수 있는 기판 접점(292)을 추가로 포함할 수 있다. 기판 접점(292)은 제 2 도전형의 도핑된 부분(291)을 거쳐 도전형의 제 2 반도체층(140)에 결합될 수 있다. 접점 단자(293)에 적절한 전위를 인가함으로써, 제 1 우물 영역(150)과 제 2 반도체층(140) 사이에 형성된 pn 접합부는 서로로부터 인접한 스위치들을 절연하기 위해 역바이어스될 수 있다. 또한, 각각의 스위치는 제 2 반도체층(140) 아래에 놓인 매립층(135) 및 구성요소로부터 절연된다.
그에 따라 각각의 스위치가 분리된 제 1 우물 영역(150) 내에 형성되어 있는 설명된 격리 방안은 예로서 제공된 것이다. 다른 실시예에 따르면, 이 격리는 절연 재료로 채워진 격리 트렌치를 사용하여 마찬가지로 성취될 수 있다.
또한, 집적 회로는 제 2 도전형의 제 2 층(140)과 제 1 도전형의 우물부(150) 사이에 형성된 pn 접합부 위에 형성된 절연층(281)에 인접하여 배치된 필드 플레이트(280)를 포함할 수 있다. 이에 의해, pn 접합부의 부근의 전기장은 적절하게 성형될 수 있다. 특히, 기판 표면 위에 배치된 구성요소는 pn 접합부에 의해 발생된 전기장에 대해 보호될 수 있다.
도 3a는 실시예에 따른 시스템의 단면도를 도시하고 있다. 도 3a의 시스템(4)은 도 2의 집적 회로와 유사한 구성요소를 포함하는 집적 회로(3)를 포함한다. 또한, 도 3a의 시스템은 스위치(21, 22, 23, 24) 중 임의의 하나에 병렬로 접속될 수 있는 적어도 하나의 부하(2951, 2952, 2953, 2954)를 포함한다. 특정 실시예에 따르면, 부하(2951, 2952, 2953, 2954)는 스위치(21, 22, 23, 24)의 각각에 각각 병렬로 접속될 수 있다. 예를 들어, 부하는 LED("light emitting diode": 발광 다이오드), 전구 등과 같은 발광 소자일 수 있다. 다른 실시예에 따르면, 부하는 가열 저항과 같은 저항 소자일 수 있다.
시스템의 특정 구성에 기인하여, 부하는 각각의 스위치(21, 22, 23, 24)를 온 상태로 설정함으로써 선택적으로 단락될 수 있다. 이는 각각의 스위치의 게이트 전극(210)을 선택적으로 활성화하고 게이트 단자(2721, 2722, 2723, 2724)에 적합한 전위를 인가함으로써 성취될 수 있다.
이 특정 구성에 기인하여, 활성화된 부하의 특정 패턴은 스위치(21, ... 24)의 직렬 접속을 적절하게 배열함으로써 그리고 각각의 스위치의 게이트 전극(210)을 적절하게 활성화함으로써 발생할 수 있다.
도 3a에 도시된 집적 회로는 모든 각각의 스위치의 소스 영역(201) 및 드레인 영역(205)에 인가된 전위가 고정되지 않고 이웃하는 스위치의 스위칭 상태에 의존할 수 있는 멀티-부유 스위치를 구현한다. 더 상세하게, 모든 스위치가 온 상태로 설정될 때, 소스 영역(201)에서의 그리고 드레인 영역(205)에서의 전위는 단지 스위치의 일부만이 온 상태로 설정되는 경우와는 상이할 수 있다.
도 3b는 그에 따라 각각의 부하가 LED(2961, 2962, 2963, 2964)에 의해 구현되는 다른 구현예를 도시하고 있다. 공지된 바와 같이, 고전류가 LED를 가로질러 흐를 수 있고, LED를 손상시킬 수 있다. 이에 따라, 일반적으로, LED가 배터리에 접속될 때, 저항은 전류를 감소시키기 위해 LED와 직렬로 접속된다. 실시예에 따르면, 임의의 LED에 인가된 전압을 감소시키는 대신에, 시스템 또는 집적 회로는 LED의 시리즈에 인가된 전압을 제어하기 위해 DC/DC 컨버터(297)를 더 포함한다. 저항 대신에 DC/DC 컨버터를 포함하는 이 구성에 기인하여, 에너지가 절약될 수 있고, 적은 전력이 소산된다. 또한, DC/DC 컨버터의 존재에 기인하여, 인가된 전압은 큰 범위로 변동될 수 있다. 그 결과, 부하의 체인 또는 시리즈, 예를 들어 다수의 부하를 포함하는 LED가 구동될 수 있다.
공급 전압 및 부하, 예를 들어 LED의 수 및 따라서 LED를 구동하도록 요구된 전압에 따라, DC/DC 컨버터는 부스트 컨버터(boost converter), 벅 컨버터(buck converter) 또는 벅/부스트 컨버터일 수 있다. 예를 들어, 컨버터(297)는 벅-부스트 컨버터일 수 있고, LED가 스위칭 오프될 때 인가된 전압을 감소시킬 수 있다(벅). 다른 측에서, 컨버터(297)는 복수의 LED가 스위칭 온될 때 전압을 증가시킬 수 있다(부스트).
예를 들어, 컨버터(297)는 배터리(299)와 직렬로 접속될 수 있다. 다른 실시예에 따르면, 컨버터(297)는 스위치의 직렬 접속을 포함하는 집적 회로가 형성되어 있는 동일한 반도체 기판(100) 내에 배열될 수 있다. 일반적으로, 컨버터는 고속으로 전압을 증가시키거나 감소시켜야 한다. 이에 따라, 컨버터와 스위치(21, ... 24) 사이의 고속 통신이 바람직하다. 예를 들어, 컨버터(297)는 하이측(high-side) 스위치(298), 예를 들어 ProFETTM를 거쳐 배터리(299)에 접속될 수 있다. 하이측 스위치는 보호 스위치로서 작용한다.
복수의 스위치(21, ... 24)가 직렬로 접속되어 있고 또한 LED(2961, ... 2964)가 각각의 스위치(21, ... 24)에 병렬로 접속되어 있는 도 3b에 도시된 특정 구성에 기인하여, 매우 작은 Ron A 및 매우 작은 면적을 갖는 동시에 낮은 누설 전류 및 높은 효율을 제공하는 시스템이 실현될 수 있다.
설명된 바와 같이, 집적 회로(3)는 컨버터(297)와, 선택적으로 하이측 스위치(298)를 포함할 수 있다. 본 실시예에 따르면, 이들 구성요소는 동일한 반도체 기판(100) 내에 집적된다. 다른 실시예에 따르면, 컨버터(297) 및/또는 하이측 스위치(298)는 상이한 기판에 형성될 수 있다. 예를 들어, 집적 회로(3), 컨버터(297) 및/또는 하이측 스위치(298)는 동일한 기판(300)에 실장될 수 있다.
예를 들어, 본 명세서에 설명된 시스템(4)은 자동차 용례에 사용될 수 있다. 특히, 도 3b의 시스템은 차량의 전방 조명 시스템을 구현할 수 있다. 더욱 더, LED 조명 해결책이 차량의 전방 영역에 사용된다. 적응성 조명 시스템은 원하는 조명 패턴을 생성하기 위해 특정 LED 패턴이 발생되는 것을 가능하게 한다. 이는 예를 들어, 길을 건너는 보행자를 조명하기 위해, 또는 다가오는 차량이 눈부시게 하는 것을 방지하기 위해 유용할 수 있다. 또한, 조명 패턴은 도로가 굽어질 때 동적으로 생성될 수도 있다. 차량용 조명 시스템의 경우에, 배터리의 통상의 공급 전압은 12 V일 수 있다. 실시예에 따르면, 복수의 스위치 및 DC/DC 컨버터를 포함하는 집적 회로는 0 V 내지 대략 70 내지 80 V 또는 심지어 그 이상의 범위의 전압을 공급할 수 있다.
집적 회로(3)는 조명 시스템과 같은 복수의 LED를 구동하기 위해 사용될 수 있다. 또한, 본 명세서에 설명된 시스템(4)은 이러한 조명 시스템을 구현할 수 있다. 명백하게 이해되는 바와 같이, 시스템 및 집적 회로의 사용은 차량용 조명 시스템에 한정되지는 않는다. 예를 들어, 집적 회로는 또한 임의의 조명 시스템에, 특히 조명 패턴이 발생되는 조명 시스템에 사용될 수 있다. 예는 특히 파이프 검사 시스템과 같은 검사 시스템, 특히 의료 용례를 위한 내시경, 임의의 종류의 디스플레이 및 조명식 광고를 포함한다.
도 4는 실시예에 따른 시스템(4)의 등가 회로 다이어그램을 도시하고 있다. 시스템은 직렬로 접속된 복수의 스위치(21, 2n)를 포함하는 집적 회로를 포함한다. 시스템, 도시된 회로 및 스위치는 도 1a 내지 도 3b를 참조하여 전술된 바와 같은 방식으로 구현될 수 있다. 시스템(4)은 복수의 부하(2951, ... 295n)를 포함한다. 예를 들어, 부하는 LED에 의해 구현될 수 있다. 각각의 LED는 스위치(21, ... 2n) 중 대응하는 것에 병렬로 접속된다. 이 회로는 DC/DC 컨버터(297), 예를 들어 벅-부스트 컨버터에 접속된다. 벅-부스트 컨버터(297)는 배터리(이 도면에는 도시되어 있지 않음)에 접속된다. DC/DC 컨버터(297) 및 집적 회로(3)는 동일한 기판(300)에 실장될 수 있다. 실시예에 따르면, DC/DC 컨버터(297)는 집적 회로(3)의 구성요소일 수 있다. 특히, 집적 회로(3)는 DC/DC 컨버터(297)를 포함할 수 있다. 부하의 체인은 임의의 방식으로 배열될 수 있다.
도 5a는 다른 실시예에 따른 시스템(5)의 수직 단면도를 도시하고 있다. 시스템(5)은 복수의 기본 시스템(511, 512, ... 51n)을 포함한다. 예를 들어, 기본 시스템(511, 512, ... 51n)은 서로 병렬로 접속될 수 있다. 각각의 기본 시스템은 도 1a 내지 도 1c를 참조하여 전술되어 있는 바와 같은 스위치 및 부하(2951, 2952, ... 295n)를 포함할 수 있다. 예를 들어, 부하는 LED("light emitting diode": 발광 다이오드), 전구 등과 같은 발광 소자일 수 있다. 다른 실시예에 따르면, 부하는 가열 저항과 같은 저항 소자일 수 있다. 스위치(21, 22, ... 2n)는 부하(2951, 2952, ... 295n)와 직렬로 접속될 수 있다. 스위치(21, 22, ... 2n)의 게이트 전극(210)에 인가된 게이트 전압을 제어함으로써, 직렬로 접속된 부하를 가로질러 흐르는 전류가 제어될 수 있다. 예를 들어, 부하가 발광 소자이면, 부하의 휘도(luminance)가 게이트 전압을 제어함으로써 제어될 수 있다. 그 결과, 과잉의 전압이 소산되지 않고 증가될 수 있기 때문에, 휘도가 비용 효율적인 방식으로 제어될 수 있다.
예를 들어, 시스템은 전술되어 있는 바와 같은 방식의 DC/DC 컨버터(297)를 추가로 포함할 수 있다. 실시예에 따르면, DC/DC 컨버터(97)는 스위칭 온되어 있는 부하의 수에 따라, 전압을 더 낮은 전압으로 변환하는 벅 컨버터를 구현할 수 있다. 실시예에 따르면, DC/DC 컨버터(297) 및 복수의 스위치는 동일한 반도체 기판(100) 내에 집적될 수 있다.
도 5b는 전술되어 있는 시스템(5)의 등가 회로 다이어그램을 도시하고 있다.
도 5a 및 도 5b를 참조하여 설명된 기본 시스템(511, 512, ... 51n) 또는 시스템(5)은 조명 시스템, 예를 들어, 자동차 조명 시스템에 사용될 수 있다. 명백하게 이해될 수 있는 바와 같이, 기본 시스템 또는 시스템은 다양한 상이한 용례에 사용될 수 있다.
본 발명의 실시예가 전술되었지만, 다른 실시예가 구현될 수 있다는 것이 명백하다. 예를 들어, 다른 실시예는 청구범위에 언급된 특징부들의 임의의 하위조합 또는 상기에 제공된 예에 설명된 요소의 임의의 하위조합을 포함할 수 있다. 이에 따라, 첨부된 청구범위의 이 사상 및 범주는 본 명세서에 포함된 실시예의 설명에 한정되어서는 안된다.
2: 스위치 100: 반도체 기판
130: 제 1 층 140: 제 2 층
110: 제 1 주표면 200: 전계 효과 트랜지스터
201: 소스 영역 205: 드레인 영역
210: 게이트 전극 212: 게이트 트렌치
220: 본체 영역 292: 기판 접점

Claims (25)

  1. 제 1 주표면(110)을 갖는 반도체 기판(100) 내에 전계 효과 트랜지스터(200)를 포함하는 스위치(2)를 포함하는 장치로서,
    상기 스위치(2)는
    소스 영역(201)과,
    드레인 영역(205)과,
    상기 제 1 주표면(110)에 형성된 드레인 접점 트렌치 내에 배열된 드레인 접점(206) - 상기 드레인 영역(205)은 상기 드레인 접점(206)에 직접 인접함 - 과,
    본체 영역(220)과,
    상기 본체 영역(220)에 있는 게이트 전극(210) - 상기 게이트 전극(210)은 상기 본체 영역(220)에 형성된 채널의 전도도를 제어하도록 구성되고, 상기 게이트 전극(210)은 게이트 트렌치(212) 내에 배치됨 - 을 포함하고,
    상기 본체 영역(220)은 상기 소스 영역(201)과 상기 드레인 영역(205) 사이에서 상기 제 1 주표면에 평행한 제 1 방향을 따라 배치되고, 상기 본체 영역(220)은 상기 제 1 방향을 따라 연장하는 리지(ridge)의 형상을 가지며, 상기 본체 영역은 상기 소스 영역(201)에 직접 인접하고 상기 드레인 영역(205)에 직접 인접하고,
    상기 스위치(2)는 상기 제 1 주표면(110)에 형성된 소스 접점 트렌치(321) 내에 배열된 소스 접점(202)과, 상기 제 1 주표면(110)에 형성된 기판 접점 트렌치(323) 내에 배열된 기판 접점(292), 및 본체 접촉부(225)를 더 포함하고, 상기 소스 접점(202)은 소스 단자(271)에 전기적으로 접속되고, 상기 본체 접촉부(225)는 상기 소스 접점(202)과 접촉하고 상기 본체 영역(220)에 전기적으로 접속되는
    장치.
  2. 제 1 항에 있어서,
    상기 장치는 집적 회로(3)로 형성되고, 복수의 스위치(21, 22, ... 2n)를 포함하되, 상기 스위치(21, 22, ... 2n)는 직렬로 접속되는
    장치.
  3. 제 2 항에 있어서,
    각각의 상기 스위치(21, 22, ... 2n)는 각각의 기판부에 배치되고, 상기 기판부는 서로 절연되어 있는
    장치.
  4. 제 2 항에 있어서,
    상기 반도체 기판(100)은 제 2 도전형의 도핑층(140) 및 상기 도핑층(140)에 배치된 제 1 도전형의 복수의 제 1 우물 영역(150)을 포함하고, 상기 복수의 제 1 우물 영역(150)은 서로 절연되는
    장치.
  5. 제 4 항에 있어서,
    상기 제 1 우물 영역(150)은 pn 접합부에 의해 서로 절연되는
    장치.
  6. 제 2 항에 있어서,
    DC/DC 컨버터를 더 포함하는
    장치.
  7. 제 6 항에 있어서,
    상기 DC/DC 컨버터는 벅 부스트 컨버터(buck-boost converter)인
    장치.
  8. 제 2 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 스위치(21, 22, ... 2n) 중 하나에 병렬로 접속된 부하(2951, 2952, ... 295n)를 더 포함하는 장치.
  9. 제 8 항에 있어서,
    상기 부하(2951, 2952, ... 295n)는 발광 소자, LED, 전구, 저항 소자 및 가열 저항으로 이루어진 그룹으로부터 선택되는
    장치.
  10. 제 8 항에 있어서,
    DC/DC 컨버터를 더 포함하는
    장치.
  11. 제 10 항에 있어서,
    상기 DC/DC 컨버터는 벅 부스트 컨버터(buck-boost converter)인
    장치.
  12. 제 10 항에 있어서,
    상기 복수의 스위치(21, 22, ... 2n) 및 상기 DC/DC 컨버터는 하나의 반도체 기판(100) 내에 집적되는
    장치.
  13. 집적 회로(3)를 포함하는 장치로서,
    상기 집적 회로(3)는
    직렬로 접속된 복수의 스위치(21, 22, ... 2n)를 포함하고, 상기 스위치(21, 22, ... 2n) 중 적어도 하나는 제 1 주표면(110)을 갖는 반도체 기판(100) 내에 전계 효과 트랜지스터(200)를 포함하고,
    상기 전계 효과 트랜지스터는
    소스 영역(201)과,
    상기 제 1 주표면(110)에 형성된 소스 접점 트렌치(321) 내에 배열된 소스 접점(202) 및 본체 접촉부(225) - 상기 소스 영역(201)은 상기 소스 접점(202)에 직접 인접함 - 와,
    드레인 영역(205)과,
    상기 제 1 주표면(110)에 형성된 드레인 접점 트렌치 내에 배열된 드레인 접점(206) - 상기 드레인 영역은 상기 드레인 접점에 직접 인접함 - 과,
    본체 영역(220)과,
    상기 제 1 주표면(110)에 형성된 기판 접점 트렌치(323) 내에 배열된 기판 접점(292)과,
    상기 본체 영역(220)에 있는 게이트 전극(210) - 상기 게이트 전극(210)은 상기 본체 영역(220)에 형성된 채널의 전도도를 제어하도록 구성되고, 상기 게이트 전극(210)은 상기 제 1 주표면에 평행한 제 1 방향으로 연장하는 게이트 트렌치(212) 내에 배치됨 -
    을 포함하고,
    상기 본체 영역(220)은 상기 소스 영역(201)과 상기 드레인 영역(205) 사이에서 상기 제 1 방향을 따라 배치되고, 상기 본체 영역(220)은 상기 게이트 트렌치에 의해 리지(ridge)로 패터닝되고, 상기 본체 영역은 상기 소스 영역(201)에 직접 인접하고 상기 드레인 영역(205)에 직접 인접하며,
    상기 본체 접촉부(225)는 상기 소스 접점(202)과 접촉하고 상기 본체 영역(220)에 전기적으로 접속되는
    장치.
  14. 제 13 항에 있어서,
    상기 반도체 기판(100)은 제 2 도전형의 도핑층(140) 및 상기 도핑층(140)에 배치된 제 1 도전형의 복수의 제 1 우물 영역(150)을 포함하고, 상기 복수의 제 1 우물 영역(150)은 서로 절연되는
    장치.
  15. 제 13 항에 있어서,
    DC/DC 컨버터를 더 포함하는
    장치.
  16. 제 15 항에 있어서,
    상기 DC/DC 컨버터는 벅 부스트 컨버터(buck-boost converter)인
    장치.
  17. 제 13 항에 있어서,
    상기 스위치(21, 22, ... 2n) 중 하나에 병렬로 접속된 부하(2951, 2952, ... 295n)를 더 포함하는 장치.
  18. 제 17 항에 있어서,
    상기 부하는 발광 소자, LED, 전구, 저항 소자 및 가열 저항으로 이루어진 그룹으로부터 선택되는
    장치.
  19. 제 2 항 내지 제 7 항 및 제 13 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 집적 회로는 자동차 조명 시스템의 부분으로서 형성되는
    장치.
  20. 제 1 항에 있어서,
    상기 스위치는 조명 시스템에 배치되는
    장치.
  21. 제 1 항에 있어서,
    상기 스위치(2)에 직렬로 접속된 부하(2951, 2952, ... 295n)를 더 포함하는
    장치.
  22. 제 21 항에 있어서,
    상기 부하(2951, 2952, ... 295n)는 발광 소자, LED, 전구, 저항 소자 및 가열 저항으로 이루어진 그룹으로부터 선택되는
    장치.
  23. 제 21 항 또는 제 22 항에 있어서,
    상기 스위치 및 상기 부하에 병렬로 접속된 하나의 추가적인 부하에 접속되는 적어도 하나의 추가적인 스위치를 더 포함하는
    장치.
  24. 제 23 항에 있어서,
    DC/DC 컨버터(297)를 더 포함하는
    장치.
  25. 제 24 항에 있어서,
    상기 DC/DC 컨버터(297) 및 상기 스위치와 상기 적어도 하나의 추가적인 스위치는 하나의 반도체 기판(100) 내에 집적되는
    장치.
KR1020160053140A 2015-04-29 2016-04-29 전계 효과 트랜지스터를 포함하는 스위치 및 집적 회로 KR101932320B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015106688.2 2015-04-29
DE102015106688.2A DE102015106688B4 (de) 2015-04-29 2015-04-29 Schalter mit einem feldeffekttransistor, insbesondere in einer integrierten schaltung zur verwendung in systemen mit lasten

Publications (2)

Publication Number Publication Date
KR20160128933A KR20160128933A (ko) 2016-11-08
KR101932320B1 true KR101932320B1 (ko) 2018-12-24

Family

ID=57135953

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160053140A KR101932320B1 (ko) 2015-04-29 2016-04-29 전계 효과 트랜지스터를 포함하는 스위치 및 집적 회로

Country Status (3)

Country Link
US (1) US10582580B2 (ko)
KR (1) KR101932320B1 (ko)
DE (1) DE102015106688B4 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016107714B4 (de) * 2015-08-14 2019-07-18 Infineon Technologies Dresden Gmbh Halbleitervorrichtung mit einer Transistorzelle, die einen Sourcekontakt in einem Graben umfasst, Verfahren zum Herstellen der Halbleitervorrichtung und integrierte Schaltung
JP7030734B2 (ja) * 2019-03-04 2022-03-07 株式会社日立製作所 半導体装置
US11557673B2 (en) * 2020-12-29 2023-01-17 Texas Instruments Incorporated Hybrid semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009541994A (ja) * 2006-06-29 2009-11-26 クリー インコーポレイテッド ｐ型チャネルを含む炭化シリコンスイッチングデバイスおよびその形成方法
US20140264573A1 (en) * 2001-01-30 2014-09-18 Fairchild Semiconductor Corporation Method for forming accumulation-mode field effect transistor with improved current capability

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4738936A (en) * 1983-07-01 1988-04-19 Acrian, Inc. Method of fabrication lateral FET structure having a substrate to source contact
US5559044A (en) * 1992-09-21 1996-09-24 Siliconix Incorporated BiCDMOS process technology
US5548150A (en) * 1993-03-10 1996-08-20 Kabushiki Kaisha Toshiba Field effect transistor
US5365102A (en) * 1993-07-06 1994-11-15 North Carolina State University Schottky barrier rectifier with MOS trench
US5378912A (en) * 1993-11-10 1995-01-03 Philips Electronics North America Corporation Lateral semiconductor-on-insulator (SOI) semiconductor device having a lateral drift region
US6118149A (en) * 1997-03-17 2000-09-12 Kabushiki Kaisha Toshiba Trench gate MOSFET
JP5188690B2 (ja) * 2006-08-29 2013-04-24 アバゴ・テクノロジーズ・イーシービーユー・アイピー（シンガポール）プライベート・リミテッド Ｌｅｄを駆動するための装置及び方法
US7612406B2 (en) 2006-09-08 2009-11-03 Infineon Technologies Ag Transistor, memory cell array and method of manufacturing a transistor
JP5165954B2 (ja) * 2007-07-27 2013-03-21 セイコーインスツル株式会社 半導体装置
JP2009081397A (ja) * 2007-09-27 2009-04-16 Fuji Electric Device Technology Co Ltd 半導体装置および半導体装置の製造方法
US8141285B2 (en) * 2008-07-01 2012-03-27 Adcor Industries, Inc. Firearm including improved hand guard
JP2010194291A (ja) * 2009-01-30 2010-09-09 Fujifilm Corp 内視鏡装置及びその駆動方法
US8569842B2 (en) * 2011-01-07 2013-10-29 Infineon Technologies Austria Ag Semiconductor device arrangement with a first semiconductor device and with a plurality of second semiconductor devices
US8455948B2 (en) * 2011-01-07 2013-06-04 Infineon Technologies Austria Ag Transistor arrangement with a first transistor and with a plurality of second transistors
WO2014022092A1 (en) 2012-07-31 2014-02-06 Io Semiconductor Inc. Power device integration on a common substrate
US8674440B2 (en) * 2012-07-31 2014-03-18 Io Semiconductor Inc. Power device integration on a common substrate
DE112013005770B4 (de) * 2012-12-03 2022-12-01 Infineon Technologies Ag Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
US9659929B2 (en) * 2014-10-31 2017-05-23 Infineon Technologies Dresden Gmbh Semiconductor device with enhancement and depletion FinFET cells
DE102015105632B4 (de) 2015-04-14 2016-09-01 Infineon Technologies Ag Halbleitervorrichtung mit einem transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140264573A1 (en) * 2001-01-30 2014-09-18 Fairchild Semiconductor Corporation Method for forming accumulation-mode field effect transistor with improved current capability
JP2009541994A (ja) * 2006-06-29 2009-11-26 クリー インコーポレイテッド ｐ型チャネルを含む炭化シリコンスイッチングデバイスおよびその形成方法

Also Published As

Publication number Publication date
US10582580B2 (en) 2020-03-03
KR20160128933A (ko) 2016-11-08
US20160322347A1 (en) 2016-11-03
DE102015106688B4 (de) 2020-03-12
DE102015106688A1 (de) 2016-11-03
CN106098773A (zh) 2016-11-09

Similar Documents

Publication Publication Date Title
TWI381525B (zh) 雙向電晶體及其形成方法
US9748378B2 (en) Semiconductor device, integrated circuit and method of manufacturing a semiconductor device
US9917163B2 (en) Semiconductor device comprising a field effect transistor and method of manufacturing the semiconductor device
US9419130B2 (en) Semiconductor device and integrated circuit
US9893178B2 (en) Semiconductor device having a channel separation trench
CN107026165A (zh) 包括含第一和第二晶体管的半导体器件和控制电路的电路
CN104183631B (zh) 半导体器件、制造半导体器件的方法以及集成电路
CN104979401B (zh) 半导体器件和集成电路
KR101932320B1 (ko) 전계 효과 트랜지스터를 포함하는 스위치 및 집적 회로
CN106057898B (zh) 包括晶体管的半导体器件
US20150287715A1 (en) Switching element and a diode being connected to a power source and an inductive load
US9985126B2 (en) Semiconductor device comprising a first gate electrode and a second gate electrode
US10629690B2 (en) Semiconductor device comprising a transistor including a first field plate and a second field plate
US10084441B2 (en) Electronic switching and reverse polarity protection circuit
US20160155802A1 (en) Semiconductor Device Having Ridges Running in Different Directions
CN106098773B (zh) 包括场效应晶体管的开关及集成电路
US9661707B2 (en) Method for manufacturing a semiconductor device using tilted ion implantation processes, semiconductor device and integrated circuit
US10068975B2 (en) Semiconductor device having field plate structures, source regions and gate electrode structures between the field plate structures

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant