KR101930006B1

KR101930006B1 - 발광소자

Info

Publication number: KR101930006B1
Application number: KR1020170124355A
Authority: KR
Inventors: 홍-체 첸; 치엔-후 센; 차오-싱 첸; 유-첸 양; 지아-근 왕; 치-난 린
Original assignee: 에피스타 코포레이션
Priority date: 2017-09-26
Filing date: 2017-09-26
Publication date: 2018-12-17
Also published as: KR20170116594A

Abstract

본 발명은 바닥부를 구비하는 오목홈 및 상부 표면을 구비하는 플랫폼을 포함하는 반도체적층; 상기 오목홈 및 상기 플랫폼 상부 표면의 일부 영역에 위치하는 제1 차단층; 제1 도전재료를 포함하고 상기 플랫폼의 상부 표면의 일부 영역에 위치하는 제1층, 및 제2 도전재료를 포함하고 상기 제1층의 위에 위치하는 제2층을 포함하는 제1 전극을 포함하는 발광소자 구조를 제공한다.

Description

발광소자{LIGHT-EMITTING DEVICE}

본 발명은 발광소자의 구조 및 그 제조 방법에 관한 것이며, 특히 전극이 제1층과 제2층을 구비하는 발광소자의 구조 및 그 제조방법에 관한 것이다.

발광다이오드는 반도체 소자 중에서 광범위하게 사용되는 광원이다. 종래의 백열등 또는 형광램프와 비교해보면, 발광다이오드는 전력 소모가 낮고 사용 수명이 긴 특성이 있으므로, 종래의 광원을 점차 대체하여 교통 신호, 백라이트 모듈, 가로등 조명, 의료 설비 등의 각종 분야의 산업에 응용되고 있다.

발광다이오드 광원의 응용과 발전에 따라 휘도에 대한 요구가 갈수록 높아지고 있으며, 발광 효율을 증가시켜 휘도를 높이는 것은 업계에서 공동으로 노력해야 할 중요 방향이 되었다.

*도 9는 종래의 LED 패키지(30)를 도시하였으며, 패키징 구조(31), 패키징 구조(31)에 의해 패키징된 반도체 LED 웨이퍼(32)를 포함하고, 반도체 LED 웨이퍼(32)는 p-n 접합면(33)을 구비하고, 패키징 구조(31)는 일반적으로 에폭시 수지 또는 열가소성 플라스틱 재료와 같은 열경화성 재료이다. 반도체 LED 웨이퍼(32)는 용접 와이어(34)를 통해 2개의 도전 프레임(35, 36)에 연결된다. 에폭시 수지는 고온에서 열화(degrading) 현상이 일어날 수 있으므로, 저온 환경에서 경화시켜야만 한다. 그밖에, 에폭시(epoxy) 수지는 매우 높은 열저항(thermal resistance)을 가지므로, 도 9의 구조는 반도체 LED 웨이퍼(32)에 고저항 방열 경로만을 제공하여, 저전력 소모를 위한 LED 패키지(1)의 응용을 제한한다.

본 발명은 전술한 문제점을 해결하기 위한 발광소자의 구조 및 그 제조방법을 제공한다.

본 발명은 바닥부를 구비하는 오목홈 및 상부 표면을 구비하는 플랫폼을 포함하는 반도체적층; 상기 오목홈 및 상기 플랫폼 상부 표면의 일부 영역에 위치하는 제1 차단층; 및, 제1층과 제2층을 포함하는 제1 전극을 포함하고, 상기 제1층은 제1 도전재료를 포함하고, 상기 플랫폼의 상부 표면의 일부 영역에 위치하고, 상기 제2층은 제2 도전재료를 포함하고, 상기 제1층 위에 위치하는 발광소자의 구조를 제공한다.

본 발명은 발광소자의 구조를 제공하며, 제1 전극의 제1층을 형성하는 제1 도전재료와 제1 전극의 제2층을 형성하는 도전재료는 서로 다르고, 발광소자가 발생하는 광선에 대한 제1 전극의 제1층의 반사율은 이 광선에 대한 제1 전극의 제2층의 반사율보다 크고, 또한 상기 광선에 대한 제2층의 반사율은 60%보다 크다.

도 1 내지 도 8은 본 발명의 제1 실시예에 따른 발광소자 구조의 평면도 및 단면도이다.
도 9는 종래의 발광소자 LED 패키지 구조도이다.
도 10은 본 발명의 다른 실시예에 따른 램프 분해도이다.

본 발명을 더욱 상세하고 완벽하게 이해하기 위하여, 아래 설명과 도 1 내지 도 8 및 도 10을 결합하여 참조하기 바란다. 도 1a는 본 발명의 제1 실시예에 따른 발광소자의 평면도이며, 도시한 바와 같이, 발광소자는 기판(미도시) 및 반도체적층을 포함한다. 반도체적층은 제1 도전형 반도체층(11), 및 제1 도전형 반도체층(11) 위에 형성된 활성층(미도시), 제2 도전형 반도체층(12)을 포함한다. 제2 도전형 반도체층(12)의 일부와 활성층을 식각하여 제1 도전형 반도체층(11)을 노출시킨다. 도 1b는 AA' 황단면선(cross section line)을 따라 절단한 단면도이며, 오목홈 및 플랫폼을 포함하고, 오목홈은 바닥부를 구비하고, 플랫폼은 상부 표면을 구비한다. 본 실시예에서, 플랫폼 상부 표면은 제2 도전형 반도체층(12)의 표면이다. 오목홈 바닥부는 제1 도전형 반도체층(11)을 노출시키고, 또한 오목홈은 활성층(21)을 관통한다. 또한 발광소자가 형성되면, 전압을 이용하여 상기 발광소자를 구동시켜, 제1 도전형 반도체층(11)은 전자를 제공하고, 제2 도전형 반도체층(12)은 정공을 제공한다. 전자와 정공은 활성층(21)에서 결합한 후 광선을 방출한다. 도 2a, 도 2b에 도시한 바와 같이, 오목홈 바닥부의 제1 도전형 반도체층(11) 위에 제2 전극(13)을 형성하고, 또한 상기 제2 전극(13)은 제1 도전형 반도체층(11)과 전기적으로 연결된다.

도 3a에 도시한 바와 같이, AA' 횡단면선 및 BB' 횡단면선에 따라 절단한 단면 영역은 후속 구조 및 제조 공정이 다르므로, 각각 다음과 같이 서술한다. 먼저, AA' 횡단면선에 따라 절단한 단면 영역을 보면 도 3b에 도시한 바와 같이, 오목홈 내부 및 플랫폼 상부 표면의 일부 영역에 위치하고, 제2 전극(13)을 덮는 제1 차단층(14)을 형성한다.

도 4a, 도 4b에 도시한 바와 같이, 플랫폼 상부 표면의 일부 영역 상에 제1 차단층(14)과 서로 분리되어 중첩되지 않는 제1 전극의 제1층(15)을 형성하다. 본 실시예에서, 제1 전극의 제1층(15)은 금속과 같은 제1 도전재료를 포함하고, 제1 도전재료는, 은, 백금, 및 금으로 이루어진 군에서 선택되는 1종 이상의 재료를 포함하며, 제1 전극의 제1층(15)의 두께는 500Å ~ 5000Å이다. 도 5a, 도 5b에 도시한 바와 같이 제1층(15) 위에 또 제1 전극의 제2층을 형성하고, 제1 전극의 제2층(16)은 제1층(15)과 적어도 일부의 제1 차단층(14)을 덮는다. 본 실시예에서, 제1 전극의 제2층(16)은 금속과 같은 제2 도전재료를 포함하고, 제2 도전재료는 니켈, 알루미늄, 구리, 크롬, 및 티타늄으로 이루어진 군에서 선택되는 1종 이상의 재료를 포함한다. 제1 전극의 제2층(16)의 두께는 2000Å ~ 1.5㎛이다. 다른 실시예에서, 제1층(15)을 형성하는 제1 도전재료와 제2층(16)을 형성하는 제2 도전재료는 다르다. 발광소자가 발생하는 광선에 대한 제1층(15)의 반사율은 이 광선에 대한 제2층(16)의 반사율보다 크다. 상기 광선에 대한 제2층(16)의 반사율은 60%보다 큰 것이 바람직하다.

도 6a, 도 6b에 도시한 바와 같이, 제1 전극의 제2층(16) 위에 제2 차단층(17)을 형성한다. 제2 차단층(17)의 간격 영역은 제1 전극의 제2층(16)의 상부 표면을 노출시킨다. 제2 차단층(17) 영역과 제1 차단층(14) 영역은 실질적으로 대응된다. 본 실시예에서, 발광소자 주위 에지의 제2 차단층(17)은 제1 차단층(14)과 직접 접촉될 수 있다. 제1 차단층(14)을 구성하는 재료와 제2 차단층(17)을 구성하는 재료는 동일하거나 다를 수 있으며, 양자의 구성 재료는 산화규석, 질화규소, 산화알루미늄, 산화지르코늄, 또는 산화티타늄일 수 있다. 도 7a, 도 7b에 도시한 바와 같이, 제2 차단층(17)의 위 및 제2 차단층(17)의 간격 영역에 제1 전극패드(18)를 더 형성한다. 상기 제1 전극패드(18)는 제1 전극의 제1층(15) 및 제2층(16)과 전기적으로 연결된다.

다음으로, 도 3c는 도 3a의 BB' 횡단면선을 따라 절단한 단면 영역을 나타내고, 오목홈 내부 및 플랫폼 상부 표면의 일부 영역에 위치하는 제1 차단층(14)을 형성한다. 본 실시예에서 제2 전극(13)의 일부 상부 표면은 제1 차단층(14)에 의해 덮혀지지 않은 영역에 채널(20)을 형성한다. 도 4a, 도 4c에 도시한 바와 같이, 플랫폼 상부 표면의 일부 영역에 제1 차단층(14)과 서로 분리되어 중첩되지 않는 제1 전극의 제1층(15)을 더 형성한다. 본 실시예에서, 제1 전극의 제1층(15)은 금속과 같은 제1 도전재료를 포함하고, 제1 도전재료는 은, 백금 및 금으로 이루어진 군에서 선택되는 1종 이상의 재료를 포함한다. 제1 전극의 제1층(15)의 두께는 500Å ~ 5000Å이다. 도 5a, 도 5c에 도시한 바와 같이, 제1층(15) 위에 제1 전극의 제2층(16)을 더 형성하고, 제1 전극의 제2층(16)은 제1층(15)과 적어도 일부의 제1 차단층(14)을 덮는다. 본 실시예에서, 제1 전극의 제1층(15) 및 제1 전극의 제2층(16)은 오목홈을 덮는다. 제1 전극의 제2층(16)은 금속과 같은 제2 도전재료를 포함하며, 제2 도전재료는 니켈, 알루미늄, 구리, 크롬, 및 티타늄으로 이루어진 군에서 선택되는 1종 이상의 재료를 포함한다. 제1 전극의 제2층(16)의 두께는 2000Å ~ 1.5㎛이다. 다른 실시예에서, 제1층(15)을 형성하는 제1 도전재료와 제2층(16)을 형성하는 제2 도전재료는 다르다. 발광소자가 발생하는 광선에 대한 제1층(15)의 반사율은 이 광선에 대한 제2층(16)의 반사율보다 크다. 상기 광선에 대한 제2층(16)의 반사율은 60%보다 큰 것이 바람직하다.

도 6a, 도 6c에 도시한 바와 같이, 제1 전극의 제2층(16) 위 및 복수의 제1 차단층(14) 위에 제2 차단층(17)을 형성한다. 제2 차단층(17)의 일부 영역은 제1 차단층(14)과 직접 접촉한다. 제1 차단층(14)을 구성하는 재료와 제2 차단층(17)을 구성하는 재료는 동일하거나 다르며, 양자의 구성 재료는 산화규소, 질화규소, 산화알루미늄, 산화지르코늄 또는 산화티타늄일 수 있다. 도 7a, 도 7c에 도시한 바와 같이, 제2 차단층(17) 위 및 채널(20) 영역에 제2 전극패드(19)를 더 형성한다. 또한 상기 제2 전극패드(19)는 제2 전극(13)과 전기적으로 연결된다. 도 8은 형성된 발광소자(10)의 평면도이다.

도 10은 본 발명의 다른 실시예에 따른 램프 분해도이다. 램프(40)는 램프 커버(41), 렌즈(42), 발광모듈(44), 램프 홀더(45), 방열 핀(46), 결합부(47) 및 전기 접속부(48)를 포함한다. 발광모듈(44)은 탑재판(43) 및 상기 탑재판(43)의 위에 위치하는 상기 실시예에 따른 복수의 발광소자(10)를 더 포함한다.

상기 제2 전극(13), 제1 전극패드(18) 및 제2 전극패드(19)의 재료는 크롬(Cr), 티타늄(Ti), 니켈(Ni), 백금(Pt), 구리(Cu), 금(Au), 알루미늄(Al), 텅스텐(W), 주석(Sn), 또는 은(Ag) 등의 금속재료로부터 선택할 수 있다. 기판(미도시)은 성장 및/또는 담지(擔持)의 기초이다. 후보 재료는 투명 기판을 포함한다. 투명 기판의 재료는 사파이어(Sapphire), 산화리튬알루미늄(LiAlO₂), 산화아연(ZnO), 질화갈륨(GaN), 질화알루미늄(AlN), 유리, 다이아몬드, CVD다이아몬드, 다이아몬드상 카본 필름 (Diamond Like Carbon, DLC), 첨정석(spinel, MgAl₂O₄), 산화규소(SiO_X), 및 산화리튬갈륨(LiGaO₂)일 수 있다.

상기 제1 도전형 반도체층(11) 및 제2 도전형 반도체층(12)은 적어도 2개 부분의 전기적 특성, 극성 또는 도핑물이 서로 상이하거나 또는 전자와 정공을 각각 제공하는 단일 또는 다중('다중'은 이중 또는 이중 이상을 가리키며, 이하 동일하다)의 반도체 재료이며, 그 전기적 특성은 p형, n형 및 i형 중 임의의 2개의 조합에서 선택할 수 있다. 활성층(21)은 제1 도전형 반도체층(11) 및 제2 도전형 반도체층(12) 사이에 위치하며, 전기에너지와 빛에너지의 상호 변환을 발생시키거나 또는 변환을 유발할 수 있는 영역이다. 전기에너지를 빛에너지로 변환 또는 유발시키는 것은 예를 들면 발광다이오드, 액정디스플레이, 유기 발광다이오드이다. 빛에너지를 전기에너지로 변환 또는 유발시키는 것은 예를 들면 태양에너지 건전지, 광전다이오드이다. 상기 제1 도전형 반도체층(11), 활성층(21) 및 제2 도전형 반도체층(12)의 재료는 갈륨(Ga), 알루미늄(Al), 인듐(In), 비소(As), 인(P), 질소(N), 및 규소(Si)로 이루어진 군에서 선택되는 1종 이상의 원소를 포함한다.

본 발명의 다른 실시예에 따른 발광소자는 발광다이오드이며, 그 발광 스펙트럼은 단일 또는 다중 반도체층의 물리적 또는 화학적 요소를 변화시켜 조절할 수 있다. 일반적으로 사용되는 재료는 인화알루미늄갈륨인듐(AlGaInP) 계열, 질화알루미늄갈륨인듐(AlGaInN）계열, 산화아연(ZnO）계열 등이다. 활성층(미도시)의 구조는 싱글 헤테로구조（single heterostructure；SH）, 더블 헤테로구조(double heterostructure；DH), 더블사이드 헤테로구조（double-side double heterostructure；DDH）, 또는 다중 양자우물구조（multi-quantum well；MQW）등이다. 그리고, 양자우물의 로그(log)를 조절하여 발광 파장을 변화시킬 수 있다.

본 발명의 일실시예에서, 제1 도전형 반도체층(11)과 기판(미도시) 사이에 완충층(buffer layer, 미도시)을 선택적으로 더 포함할 수 있다. 상기 완충층은 2가지 재료 시스템 사이에 개재되어 기판의 재료시스템을 반도체 시스템으로 "과도"시키는 재료시스템이다. 발광다이오드의 구조에 있어서, 완충층은 두 재료 사이의 격자 부정합을 감소시키는 재료층이다. 다른 한편으로 완충층은 두 가지 재료 또는 2개로 분리된 구조를 결합시키기 위한 단일 또는 다중 구조로서 완충층의 재료는 유기재료, 무기재료, 금속, 또는 반도체 등에서 선택될 수 있으며, 그 구조는 반사층, 열전도층, 도전층, 저항 접촉(ohmic contact)층, 변형 저항층, 응력 완화(stress realease)층, 응력 조절(stress adjustment)층, 본딩(bonding)층, 파장 변환층 및 기계적 고정 구조 등에서 선택될 수 있다. 일 실시예에서, 상기 완충층의 재료는 AlN, GaN일 수 있으며, 형성 방법은 스퍼터(Sputter) 또는 원자층 증착(Atomic Layer Deposition, ALD)일 수 있다.

제2 도전형 반도체층(12)은 선택적으로 제2 도전형 접촉층(미도시)을 더 형성할 수 있다. 접촉층은 활성층(21)에서 멀리 떨어진 제2 도전형 반도체층의 일측에 형성된다. 구체적으로, 제2 도전형 접촉층은 광학층, 전기층 또는 이들의 조합일 수 있다. 광학층은 활성층(21)으로부터 방출되거나 또는 활성층으로 진입하는 전자기 복사 또는 광선을 변화시킬 수 있다. 여기서 "변화"는 전자기 복사 또는 빛 중 적어도 어느 하나의 광학적 특성을 변화시키는 것을 가리키며, 상기 특성은 주파수, 파장, 강도, 플럭스량, 효율, 색온, 연색 지수(rendering index), 라이트 필드(light filed) 및 가시각도(angle of view)를 포함하나 이에 한정되지 않는다. 전기층은 제2 도전형 접촉층의 임의의 상대측 간의 전압, 저항, 전류, 전기용량 중 적어도 하나의 수치, 밀도, 분포 등이 변화가 발생하거나 변화가 발생할 추세를 가지도록 할 수 있다. 제2 도전형 접촉층의 구성 재료는 산화물, 도전 산화물, 투명 산화물, 50% 또는 그 이상의 투과율을 가진 산화물, 금속, 상대적으로 투광하는 금속, 50% 또는 그 이상의 투과율을 가진 금속, 유기질, 무기질, 형광체, 인광체, 세라믹스, 반도체, 도핑 반도체, 및 무도핑 반도체 중 적어도 하나를 포함한다. 일부 응용에서 제2 도전형 접촉층의 재료는 산화인듐주석, 산화카드뮴주석, 산화안티몬주석, 산화인듐아연, 산화아연알루미늄, 및 산화아연주석 중 적어도 하나이다. 상대적 투광하는 금속일 경우, 그 두께는 대략 0.005㎛ ~ 0.6㎛이다.

이상 각 도면과 설명은 각각 특정 실시예에 대응되나, 각 실시예에서 설명 또는 개시된 소자, 실시방식, 설계원칙 및 기술원리는 서로 명백하게 충돌, 모순 또는 공동으로 실시하기 어려운 것을 제외하고 필요에 따라 임의로 참고, 교체, 조합, 조율 또는 병합하여 실시할 수 있다.

본 발명은 위에서 설명한 바와 같으나 본 발명의 범위, 실시 순서 또는 사용되는 재료와 제조 공정은 이에 한정되지 않는다. 본 발명에 대한 각종 수정과 변경은 본 발명의 정신과 범위를 벗어나지 않는다.

10: 발광소자
11: 제1 도전형 반도체층
12: 제2 도전형 반도체층
13: 제3 전극
14: 제1 차단층
15: 제1 전극의 제1층
16: 제1 전극의 제2층
17: 제2 차단층
18: 제1 전극패드
19: 제2 전극패드
20: 채널
21: 활성층
30: LED 패키지
31: 패키징 구조
32: LED 웨이퍼
33: p-n 접합면
34: 용접 와이어
35, 36: 도전 프레임
40: 램프
41: 램프 커버
42: 렌즈
43: 탑재판
44: 발광 모듈
45: 램프 홀더
46: 방열 핀
47: 결합부
48: 전기 접속부

Claims

발광소자로서,
제1 도전형 반도체층, 활성층, 제2 도전형 반도체층, 오목홈 및 상부 표면을 구비하는 플랫폼을 포함하는 반도체 적층;
제1층과 제2층을 포함하는 제1 전극;
상기 제1 도전형 반도체층에 접촉함으로써 상기 오목홈의 저부에 위치하고, 복수 개의 서로 분리된 바형 전극을 구비하는 제2 전극;
상기 오목홈 및 상기 플랫폼의 상기 상부 표면의 일부분 상에 위치하고, 상기 제2 전극의 상기 복수 개의 바형 전극을 각각 노출시키는 통로를 포함하는, 제1 차단층;
상기 제1 차단층 상에 위치하고, 상기 제1 전극과 서로 접촉하는 제1 전극패드; 및
상기 제1 전극 및 상기 제2 전극의 상기 복수 개의 바형 전극 상에 위치하고, 상기 통로를 통해 상기 제2 전극의 상기 복수 개의 바형 전극과 각각 서로 접촉하는, 제2 전극패드
를 포함하고,
상기 오목홈은 상기 활성층을 관통하고, 상기 오목홈은 상기 제1 도전형 반도체층을 노출시키는 저부를 구비하고, 상기 오목홈은 상기 제2 도전형 반도체층을 에워싸면서 상기 발광소자의 가장자리에 위치하고;
상기 제1층은, 제1 도전재료를 포함하고, 상기 플랫폼의 상기 상부 표면 상에 위치하고, 또한 상기 제2층은, 제2 도전 재료를 포함하고, 상기 제1층 상에 위치하는,
발광소자.
제1항에 있어서,
상기 제2층은 상기 제1층 및 상기 제1 차단층을 피복하는, 발광소자.
제1항에 있어서,
상기 제2 도전형 반도체층 상에 위치하는 제2 도전형 접촉층을 더 포함하고,
상기 제2 도전형 접촉층은 산화인듐주석, 산화카드뮴주석, 산화안티몬주석, 산화인듐아연, 산화아연알루미늄, 산화아연주석 중의 적어도 하나를 포함하는, 발광소자.
제1항에 있어서,
상기 제1 전극과 상기 제1 전극패드 사이에 위치하는 제2 차단층을 더 포함하고,
상기 제2 차단층은 복수 개의 간격 구역을 포함하고, 상기 복수 개의 간격 구역 중의 하나는 상기 제1 전극의 상기 제2층을 노출시키고, 상기 복수 개의 간격 구역의 다른 하나는 상기 제1 차단층의 상기 통로 상에 위치하고, 상기 제2 전극패드는 상기 제2 차단층의 상기 복수 개의 간격 구역 중의 상기 다른 하나 및 상기 제1 차단층의 상기 통로를 피복하는, 발광소자.
제1항에 있어서,
상기 제1 전극과 상기 제1 전극패드 사이에 위치하는 제2 차단층을 더 포함하고,
상기 제2 차단층은 복수 개의 간격 구역을 포함하고, 상기 제1 전극패드는 상기 복수 개의 간격 구역을 피복하는, 발광소자.
제4항 또는 제5항에 있어서,
상기 제2 차단층과 상기 제1 차단층은 상기 발광소자의 상기 가장자리에 직접 접촉하는, 발광소자.
제1항에 있어서,
상기 제1 도전 재료와 상기 제2 도전 재료가 서로 다르고, 상기 제1 도전 재료 및/또는 상기 제2 도전 재료는 금속을 포함하는, 발광소자.
제1항에 있어서,
상기 제1 차단층을 피복하는 제2 차단층을 더 포함하고,
상기 제1 차단층의 재료와 상기 제2 차단층의 재료가 서로 다른, 발광소자.
제1항에 있어서,
한 개 이상의 오목홈을 더 포함하고, 상기 제2 도전형 반도체층은 상기 한 개 이상의 오목홈을 에워싸는, 발광소자.
제1항에 있어서,
상기 제1 전극의 상기 제1층과 상기 제1 차단층은 서로 분리되는, 발광소자.
제1항에 있어서,
상기 제1 전극패드의 영역은 상기 제2 전극패드의 영역보다 큰, 발광소자.