KR101926630B1 - Adaptive dead-time control apparatus - Google Patents

Adaptive dead-time control apparatus Download PDF

Info

Publication number
KR101926630B1
KR101926630B1 KR1020170136618A KR20170136618A KR101926630B1 KR 101926630 B1 KR101926630 B1 KR 101926630B1 KR 1020170136618 A KR1020170136618 A KR 1020170136618A KR 20170136618 A KR20170136618 A KR 20170136618A KR 101926630 B1 KR101926630 B1 KR 101926630B1
Authority
KR
South Korea
Prior art keywords
power switch
pulse
control signal
switch element
converter
Prior art date
Application number
KR1020170136618A
Other languages
Korean (ko)
Inventor
김경환
양대성
Original Assignee
주식회사 동운아나텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동운아나텍 filed Critical 주식회사 동운아나텍
Priority to KR1020170136618A priority Critical patent/KR101926630B1/en
Application granted granted Critical
Publication of KR101926630B1 publication Critical patent/KR101926630B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M2001/0054—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

The present invention relates to a control apparatus and method for optimizing a dead-time while suppressing EMI noise in a DC-DC converter. The method for optimizing a dead-time includes the steps of: simultaneously outputting a switch control signal for turning off a first power switch device connected to a voltage output terminal of a DC-DC converter in a predetermined order to a first port which is connected to a first switch driver; outputting first and second short pulses having different pulse widths to turn on a second power switch device in advance before alternately turning on the second power switch device after outputting the switch control signal through second and third ports which are connected to second and third switch drivers, respectively; and outputting a switch control signal for alternately turning on the second power switch devices to a fourth port connected to the fourth switch driver. Thus, the dead time period occurring when switching the two power switch devices alternately is minimized and only one short pulse (one switch driver) is applied after reaching the threshold voltage of the second power switch device to make the polling slope for the voltage drop slow (i.e., to have a double slope), thereby minimizing the switching noise.

Description

데드 타임 최적화 제어장치 및 그 방법{ADAPTIVE DEAD-TIME CONTROL APPARATUS}ADAPTIVE DEAD-TIME CONTROL APPARATUS < RTI ID = 0.0 >

본 발명은 DC-DC 컨버터에 관한 것으로, 특히 DC-DC 컨버터에서 EMI 노이즈를 억제하면서 데드 타임(dead-time)을 최적화한 제어장치 및 그 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a DC-DC converter, and more particularly, to a control apparatus and method in which a dead-time is optimized while suppressing EMI noise in a DC-DC converter.

DC-DC 컨버터는 스위칭(switching) 소자를 스위칭함으로써 입력 전압을 전압 변환한 출력 전압을 생성하는 전압 변환부와, 전압 변환부의 출력 전압을 안정화하기 위해서 스위칭 소자의 스위칭을 제어하는 제어부를 포함한다. 이러한 구성의 DC-DC 컨버터는 배터리를 전압원으로 사용하는 휴대용 전자 장치에 일반적으로 사용되는 구성요소이다.The DC-DC converter includes a voltage conversion unit for generating an output voltage obtained by voltage-converting an input voltage by switching a switching element, and a control unit for controlling switching of the switching element to stabilize the output voltage of the voltage conversion unit. A DC-DC converter of this configuration is a component commonly used in portable electronic devices that use a battery as a voltage source.

DC-DC 컨버터는 동기형(Synchronous)과 비동기형(Asynchronous)으로 구분 가능한데, 스위치와 다이오드를 사용하는 비동기형 방식에서 효율 개선을 위해 2개의 스위치를 사용하는 동기형 방식으로 전환되고 있다.The DC-DC converter can be classified into synchronous and asynchronous. In the asynchronous type using a switch and a diode, the DC-DC converter is switched to a synchronous method using two switches for efficiency improvement.

하지만 동기형 방식의 컨버터 설계시 2개의 스위치가 동시에 턴-온되는 조건이 발생한다면 큰 파워 손실이 발생하게 된다. 이에 동기형 방식으로 DC-DC 컨버터를 설계할 경우에는 스위치 간 동시 구동이 발생하지 않도록 턴-오프 해주어야 하는 구간을 만들어야 하는데, 이를 통상 데드 타임 구간이라고 한다.However, when a synchronous converter is designed to be turned on at the same time, a large power loss occurs. Therefore, when a DC-DC converter is designed in a synchronous manner, it is necessary to make an interval in which the DC-DC converter should be turned off so that simultaneous driving between the switches does not occur.

데드 타임 구간에서의 구동은 스위치의 기생 다이오드를 통해서 인덕터의 전류가 유지된다. 즉, 데드 타임 구간에서의 전력 손실은 기생 다이오드에 의해서 발생되며, 비동기형 DC-DC 컨버터와 마찬가지로 다이오드 패스를 통해서 발생하기 때문에 데드 타임이 커질수록 전력 손실 역시 증가하게 된다.During the dead time period, the inductor current is maintained through the parasitic diode of the switch. That is, the power loss in the dead time interval is generated by the parasitic diode, and since it occurs through the diode path like the asynchronous DC-DC converter, the power loss increases as the dead time increases.

이에 동기형 DC-DC 컨버터에서는 효율을 극대화시키기 위한 방안으로 데드 타임 구간을 줄여야 하는데, 이를 위해 데드 타임을 최소화할 수 있는 기술(적응형 데드 타임 제어)이 소개되기에 이르렀다.In order to maximize the efficiency of the synchronous DC-DC converter, the dead-time interval must be reduced. To this end, a technique (adaptive dead-time control) capable of minimizing the dead time has been introduced.

소개된 적응형 데드 타임 제어 방식은 기생 다이오드를 통해 인덕터 전류가 흐르는 신호를 감지하여 DC-DC 컨버터의 구성 스위치를 구동시키는 방식, 즉 스위치 드라이버를 채용한 방식이다. 데드 타임을 줄이기 위해서는 스위치 드라이버의 사이즈를 증가시켜야 하는데, 이러한 경우 하드-스위칭(hard-switching)이 발생하게 되어 EMI 노이즈가 상대적으로 크게 발생하여 외부 IC 또는 환경에 영향을 주게 된다. 따라서 소개되고 있는 '적응형 데드 타임 제어 방식'을 사용할 경우에는 데드 타임 구간과 EMI 노이즈 간의 트레이드-오프(trade-off) 관계에서 벗어나지 못하여 최소의 데드 타임 구간을 확보하지 못하게 된다.The adaptive dead-time control method adopts a method of driving a configuration switch of a DC-DC converter by sensing a signal of an inductor current flowing through a parasitic diode, that is, adopting a switch driver. In order to reduce the dead time, the size of the switch driver must be increased. In such a case, hard-switching occurs and EMI noise is relatively large, which affects the external IC or the environment. Therefore, when the adaptive dead time control scheme is used, the dead time interval can not be deviated from the trade-off relationship between the dead time interval and the EMI noise, so that the minimum dead time interval can not be secured.

대한민국 등록특허공보 제10-1367607호Korean Registered Patent No. 10-1367607 미국 등록특허 US6294954호US Patent No. 6,294,954

이에 본 발명은 상술한 문제점을 해결하기 위해 창안된 발명으로써, 본 발명의 목적은 데드 타임 구간을 최소화하면서 하드-스위칭이 일어나지 않도록 하여 EMI 노이즈를 최소화할 수 있는 데드 타임 최적화 제어장치 및 그 방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a dead time optimization control device capable of minimizing EMI noise by minimizing a dead time interval while preventing hard-switching, and a method thereof .

상술한 기술적 과제를 해결하기 위한 본 발명의 실시예에 따른 데드 타임 최적화 제어장치는 입력 전원에 연결된 인덕터와, 상기 인덕터에 병렬 연결된 제1 및 제2 전력스위치 소자를 포함하는 DC-DC 컨버터로서,According to an aspect of the present invention, there is provided a dead-time optimization control apparatus including a DC-DC converter including an inductor connected to an input power source and first and second power switch elements connected in parallel to the inductor,

상기 컨버터의 전압 출력단에 연결된 상기 제1전력 스위치 소자로 인가되는 스위치 제어신호의 턴오프 시점 검출시 상기 제2전력 스위치 소자를 턴온 시키기 위해 서로 다른 펄스 폭을 가지는 쇼트 펄스들을 동시 출력하는 펄스 생성기와;A pulse generator for simultaneously outputting short pulses having different pulse widths in order to turn on the second power switch element upon detection of the turn-off point of the switch control signal applied to the first power switch element connected to the voltage output terminal of the converter; ;

상기 펄스 생성기에서 출력되는 제1 쇼트 펄스의 펄스 폭 구간 동안 상기 제2전력 스위치 소자를 턴온 시키기 위한 스위치 제어신호를 출력하는 제1스위치 드라이버와;A first switch driver for outputting a switch control signal for turning on the second power switch element during a pulse width period of a first short pulse output from the pulse generator;

상기 펄스 생성기에서 출력되는 제2 쇼트 펄스의 펄스 폭 구간 동안 상기 제2전력 스위치 소자를 턴온 시키기 위한 스위치 제어신호를 출력하는 제2스위치 드라이버와;A second switch driver for outputting a switch control signal for turning on the second power switch element during a pulse width period of a second short pulse output from the pulse generator;

PWM 듀티에 따라 상기 제1 및 제2 전력 스위치 소자를 교대로 스위칭하여 상기 컨버터의 출력전압이 입력전압 레벨로부터 목표레벨까지 상승하도록 하는 PWM 컨트롤러;를 포함함을 특징으로 한다.And a PWM controller for alternately switching the first and second power switch elements according to PWM duty so that an output voltage of the converter rises from an input voltage level to a target level.

더 나아가 본 발명은 상술한 구성의 DC-DC 컨버터에 있어서, 상기 펄스 생성기는 상기 제1전력 스위치 소자로 인가되는 스위치 제어신호의 턴오프 시점 검출후 소정 시간 지연후 상기 제1 및 제2쇼트 펄스를 생성 출력하여 데드 타임 구간을 최소화함을 특징으로 하며,Further, the present invention provides a DC-DC converter having the above-described configuration, wherein the pulse generator generates the first and second short pulses after a predetermined time delay after detection of a turn-off time point of a switch control signal applied to the first power switch element, And the dead time interval is minimized,

상기 제1 쇼트 펄스와 동시 생성 출력되는 상기 제2 쇼트 펄스의 펄스 폭은 상기 제1 쇼트 펄스의 펄스 폭 보다 큰 값을 가짐을 또 다른 특징으로 한다.The pulse width of the second short pulse generated simultaneously with the first short pulse has a value larger than the pulse width of the first short pulse.

더 나아가 본 발명의 실시예에 따른 데드 타임 최적화 제어방법은 입력 전원에 연결된 인덕터와, 상기 인덕터에 병렬 연결된 제1 및 제2 전력스위치 소자와, PWM 듀티에 따라 상기 제1 및 제2 전력 스위치 소자를 교대로 스위칭하여 출력전압이 입력전압 레벨로부터 목표레벨까지 상승하도록 하는 PWM 컨트롤러를 포함하는 DC-DC 컨버터의 PWM 컨트롤러에서 실행 가능한 제어방법으로서,In addition, the dead time optimization control method according to an embodiment of the present invention includes an inductor connected to an input power supply, first and second power switch elements connected in parallel to the inductor, and first and second power switch elements And a PWM controller for causing an output voltage to rise from an input voltage level to a target level by alternately switching the input voltage level to a target level, the control method being executable in a PWM controller of a DC-

상기 컨버터의 전압 출력단에 연결된 상기 제1전력 스위치 소자를 정해진 순서에 따라 턴오프시키기 위한 스위치 제어신호를 제1포트로 출력하는 단계와;Outputting a switch control signal to the first port for turning off the first power switch element connected to the voltage output terminal of the converter in a predetermined order;

상기 스위치 제어신호 출력 후 상기 제2전력 스위치 소자를 교대로 턴온시키기 전에 상기 제2전력 스위치 소자를 미리 턴온 시키기 위해 서로 다른 펄스 폭을 가지는 제1 및 제2 쇼트 펄스를 동시 출력하되, 서로 다른 스위치 드라이버와 연결되는 제2 및 제3포트를 통해 출력하는 단계와;And simultaneously outputs first and second short pulses having different pulse widths in order to turn on the second power switch element before turning on the second power switch elements after the switch control signal is outputted, Outputting through the second and third ports connected to the driver;

상기 제2전력 스위치 소자를 교대로 턴온시키기 위한 스위치 제어신호를 또 다른 스위치 드라이버가 연결된 제4포트로 출력하는 단계;를 포함함을 특징으로 한다.And outputting a switch control signal for alternately turning on the second power switch elements to a fourth port to which another switch driver is connected.

이러한 제어방법에 있어서도 상기 제1 쇼트 펄스와 동시 생성 출력되는 상기 제2 쇼트 펄스의 펄스 폭은 상기 제1 쇼트 펄스의 펄스 폭 보다 큰 값을 가짐을 또 다른 특징으로 한다.Also in this control method, the pulse width of the second short pulse generated simultaneously with the first short pulse has a value larger than the pulse width of the first short pulse.

상술한 과제 해결 수단에 따르면, 본 발명은 두 개의 전력 스위치 소자를 교번적으로 스위칭함에 있어 발생하게 되는 데드 타임 구간을 최소화하며, 제2 전력 스위치 소자의 문턱 전압 도달 이후 1개의 쇼트 펄스(1개의 스위치 드라이버)만이 인가되도록 하여 인버터 출력단의 전압강하에 대한 폴링 슬로프를 완만하게 하여 스위칭 노이즈를 최소화함을 특징으로 한다.According to the above-mentioned problem solving means, the present invention minimizes the dead time period which occurs in switching the two power switch elements alternately, and after the threshold voltage of the second power switch element reaches one short pulse And the switching noise is minimized by making the polling slope with respect to the voltage drop of the inverter output terminal gentle.

도 1은 본 발명의 실시예에 따른 데드 타임 최적화 제어장치가 포함된 DC-DC 컨버터의 구성 예시도.
도 2는 본 발명의 실시예에 따른 데드 타임 최적화 제어장치의 동작을 부연 설명하기 위한 신호 타이밍 예시도.
도 3은 본 발명의 또 다른 실시예에 따른 데드 타임 최적화 제어방법을 설명하기 위한 신호 출력 흐름 예시도.1 is a diagram illustrating a configuration of a DC-DC converter including a dead time optimization control apparatus according to an embodiment of the present invention;
BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a dead time optimization control apparatus.
3 is a diagram illustrating a signal output flow for explaining a dead time optimization control method according to another embodiment of the present invention.

본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 또는 기능적 설명은 단지 본 발명의 개념에 따른 실시 예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시 예들은 다양한 형태들로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되지 않는다.It is to be understood that the specific structural or functional description of embodiments of the present invention disclosed herein is for illustrative purposes only and is not intended to limit the scope of the inventive concept But may be embodied in many different forms and is not limited to the embodiments set forth herein.

또한 본 발명의 개념에 따른 실시 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시 예들을 도면에 예시하고 본 명세서에서 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 또는 대체물을 포함한다.In addition, the embodiments according to the concept of the present invention can make various changes and have various forms, so that the embodiments are illustrated in the drawings and described in detail herein. It should be understood, however, that it is not intended to limit the embodiments according to the concepts of the present invention to the particular forms disclosed, but includes all modifications, equivalents, or alternatives falling within the spirit and scope of the invention.

아울러 본 발명의 실시예를 설명함에 있어 관련된 공지 기능 혹은 구성과 같은 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략하기로 한다.In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.

우선 도 1은 본 발명의 실시예에 따른 데드 타임 최적화 제어장치가 포함된 DC-DC 컨버터의 구성도를 예시한 것이다.1 is a block diagram illustrating a DC-DC converter including a dead time optimization control apparatus according to an embodiment of the present invention.

DC 전력을 일 전압에서 다른 전압으로 변환하는 DC-DC 컨버터는 도 1에 도시한 바와 같이, 입력 전원(Vin)에 연결된 인덕터(L)와, 상기 인덕터(L)에 병렬 연결된 제1 및 제2 전력스위치 소자(N1, N2)를 포함한다. 인덕터(L)의 일측과 상기 제1 및 제2 전력스위치 소자(N1,N2)가 접속된 노드를 하기에서는 설명의 편의상 노드 LX라 칭하기로 한다.1, a DC-DC converter for converting DC power from one voltage to another voltage includes an inductor L connected to the input power supply Vin and a first and a second inductor L connected in parallel to the inductor L, And power switch elements N1 and N2. A node to which one side of the inductor L and the first and second power switch elements N1 and N2 are connected will be referred to as a node LX for convenience of explanation.

상기 제1 전력 스위치 소자(N1)는 도시된 바와 같이 PMOS 트랜지스터가 사용될 수 있으며, 상기 제2 전력 스위치 소자(N2)는 NMOS 트랜지스터를 사용할 수 있다. 이들 전력 스위치 소자(N1,N2)는 게이트단에 인가되는 스위치 제어신호에 따라 턴온, 턴오프되며, 이들 스위치 소자들은 교번적(상보적)으로 턴온 또는 턴오프되어야 한다. 즉, 하나의 스위치 소자만이 후술하는 PWM 컨트롤러()에서 출력되는 스위치 제어신호에 의해 턴온될 수 있다. 참고적으로 상기 제1 전력 스위치 소자(N1)와 접지단 사이에는 충전 커패시터(C)가 접속되어 있다.The first power switch element N1 may be a PMOS transistor as shown, and the second power switch element N2 may be an NMOS transistor. These power switch elements N1 and N2 are turned on and off in accordance with a switch control signal applied to the gate terminal, and these switch elements must be turned on or turned off alternately (complementarily). That is, only one switch element can be turned on by a switch control signal output from a PWM controller (to be described later). For reference, a charging capacitor C is connected between the first power switching device N1 and the ground terminal.

제2 전력 스위치 소자(N2)가 온 상태에 있을 때 전류가 인덕터(L)를 통해서 시계 방향으로 흐르고 인덕터(L)는 에너지를 저장한다. 제2 전력 스위치 소자(N2)가 턴오프 상태에 있고 제1 전력 스위치 소자(N1)가 턴온 상태에 있을 때 인덕터(L)에 저장된 에너지 및 입력 직류 전압(VIN)은 제1 전력 스위치 소자(310)를 통해 커패시터(C)를 충전시킨다. 여기서, 스위칭 속도가 충분히 빠른 경우 커패시터(C) 충전시 인덕터(L)는 완전히 방전되지 않는다. 따라서, 제2 전력 스위치 소자(N2)가 턴오프 상태에 있고 제1 전력 스위치 소자(N1)가 턴온 상태에 있을 때, 커패시터(C)와 병렬 연결되는 부하단에 걸리는 출력 전압(VOUT)은 언제나 입력 전압(VIN)보다 크다.When the second power switch element N2 is in an on state, current flows clockwise through the inductor L and the inductor L stores energy. The energy stored in the inductor L and the input DC voltage VIN when the second power switch element N2 is in the turn-off state and the first power switch element N1 is in the turn-on state is supplied to the first power switch element 310 To charge the capacitor C. Here, when the switching speed is sufficiently fast, the inductor L is not completely discharged when the capacitor C is charged. Therefore, when the second power switch element N2 is in the turn-off state and the first power switch element N1 is in the turn-on state, the output voltage VOUT, which is connected in parallel with the capacitor C, Is greater than the input voltage (VIN).

상술한 바와 같이 제2 전력 스위치 소자(N2)가 턴오프 상태에 있을 때 인덕터(L)에 저장된 에너지 및 입력 직류 전압(VIN)이 결합되어 커패시터(C)가 충전되고, 이후 제2 전력 스위치 소자(N2)가 턴온 상태에 있고 제1 전력 스위치 소자(N1)가 턴오프 상태에 있을 때, 커패시터(C)는 축적된 전압과 에너지를 부하단에 제공할 수 있다. 즉, 제2 전력 스위치 소자(N2)가 턴오프 상태에 있고 제1 전력 스위치 소자(N1)가 턴온 상태에 있을 때 출력 전압(VOUT)은 증가하고, 제2 전력 스위치 소자(N2)가 턴온 상태에 있고 제1 전력 스위치 소자(N1)가 턴오프 상태에 있을 때 출력 전압(VOUT)은 감소한다.The energy stored in the inductor L and the input DC voltage VIN are combined to charge the capacitor C when the second power switch element N2 is in the turned off state as described above, When the first power switch element N2 is in a turn-on state and the first power switch element N1 is in a turn-off state, the capacitor C can provide the accumulated voltage and energy to the load stage. That is, when the second power switch element N2 is in the turn-off state and the first power switch element N1 is in the turn-on state, the output voltage VOUT increases, and when the second power switch element N2 is in the turn- And the output voltage VOUT decreases when the first power switch element N1 is in the turn-off state.

제1 및 제2전력 스위치 소자(N1,N2)의 게이트단에는 다수의 스위치 드라이버(SD1-SD4)를 포함하는 스위치 버퍼(40)가 연결되며, 스위치 버퍼(40)는 PWM 듀티에 따라 상기 제1 및 제2 전력 스위치 소자(N1,N2)를 교대로 스위칭하여 컨버터의 출력전압이 입력전압 레벨로부터 목표레벨까지 상승하도록 제어하는 PWM 컨트롤러(30)가 연결된다. 경우에 따라서 상기 스위치 버퍼(40)와 PWM 컨트롤러(30)를 PWM 드라이버라 칭하기도 한다.A switch buffer 40 including a plurality of switch drivers SD1 to SD4 is connected to the gate terminals of the first and second power switch elements N1 and N2. 1 and the second power switch elements N1 and N2 alternately so that the output voltage of the converter rises from the input voltage level to the target level. In some cases, the switch buffer 40 and the PWM controller 30 may be referred to as a PWM driver.

제1 및 제 2 전력 스위치 소자(N1,N2)를 교번적으로 스위칭 제어하기 위한 제1 스위치 제어신호는 PWM 컨트롤러(30)에서 출력되어 제1스위치 드라이버(SD1)를 통해 제1 전력 스위치 소자(N1)의 게이트단에 인가되며, 제2 스위치 제어신호 역시 PWM 컨트롤러(30)에서 출력되어 제2스위치 드라이버(SD4)를 통해 제2 전력 스위치 소자(N2)의 게이트단에 인가된다.The first switch control signal for alternately switching-controlling the first and second power switch elements N1 and N2 is output from the PWM controller 30 and is supplied to the first power switch element N1 and the second switch control signal is also outputted from the PWM controller 30 and applied to the gate terminal of the second power switch element N2 through the second switch driver SD4.

상기 제1스위치 드라이버(SD1)와 제2스위치 드라이버(SD4)는 PWM 루프에 의해 발생하는 셋(set), 리셋(reset) 신호를 받아 상기 제 1 및 제2 전력 스위치 소자를 구동시키는 스위치 드라이버로서, 후술할 쇼트 펄스를 인가받아 구동하는 스위치 드라이버(SD2,SD3) 보다 늦은 위상 신호를 인가받아 구동하며, 순간적으로 구동하는 스위치 드라이버(SD2,SD3)에 의해 하이/로우로 변화되는 전력 스위치 소자의 게이트단 위상을 풀-업 또는 풀-다운 해주는 역할을 한다.The first switch driver SD1 and the second switch driver SD4 are switch drivers for driving the first and second power switch elements in response to a set and reset signal generated by a PWM loop The switch driver SD2 or SD3 which is driven by a phase signal that is later than the switch driver SD2 or SD3 driven by a short pulse to be described later and is instantaneously driven, Up or pull-down of the gate-only phase.

상술한 구성 외에 DC-DC 컨버터는 리니어 모드에서 전류를 공급하여 DC-DC 컨버터의 출력전압을 선형적으로 상승시키고, 스위칭 모드에서 PWM 듀티에 따라 스위칭 동작을 수행하여 출력전압을 목표레벨까지 상승시키며, 리니어 모드에서 스위칭 모드로의 진입 여부를 결정하는 모드 전환 제어부를 더 포함할 수 있다.In addition to the above-described configuration, the DC-DC converter supplies current in the linear mode to linearly increase the output voltage of the DC-DC converter, performs a switching operation in accordance with the PWM duty in the switching mode, And a mode switching control unit for determining whether to enter the switching mode in the linear mode.

상기 모드 전환 제어부는 도시한 바와 같이 에러 증폭기(10), 램프 컨트롤러(도시하지 않았음), 비교기(20)를 포함한다. 이러한 모드 전환 제어부의 상세 구성 및 동작은 본원 출원인에 의해 선출원되어 등록된 등록특허 10-1642761호에 상세 게시되어 있으므로 그에 대한 상세 설명은 생략하기로 한다.The mode switching control unit includes an error amplifier 10, a lamp controller (not shown), and a comparator 20, as shown in the figure. The detailed configuration and operation of the mode switching control unit are described in detail in the registered patent application No. 10-1642761 filed by the applicant of the present application, and a detailed description thereof will be omitted.

상술한 구성 외에 데드 타임 구간을 최소화하면서 하드-스위칭이 일어나지 않도록 하기 위해 본 발명의 실시예에 따른 DC-DC 컨버터는,In addition to the above-described configuration, in order to minimize hard-switching while minimizing the dead time period, the DC-DC converter according to the embodiment of the present invention includes:

컨버터의 전압 출력단에 연결된 제1전력 스위치 소자(N1)의 게이트단으로 인가되는 스위치 제어신호의 턴오프 시점 검출시 제2전력 스위치 소자(N2)를 턴온 시키기 위해 서로 다른 펄스 폭을 가지는 쇼트 펄스들을 동시 출력하는 펄스 생성기(50)와,When detecting the turn-off point of the switch control signal applied to the gate terminal of the first power switch element N1 connected to the voltage output terminal of the converter, short pulses having different pulse widths to turn on the second power switch element N2 A pulse generator 50 for simultaneous output,

상기 펄스 생성기(50)에서 출력되는 제1 쇼트 펄스의 펄스 폭 구간 동안 상기 제2전력 스위치 소자(N2)를 턴온 시키기 위한 제3스위치 제어신호를 출력하는 제3스위치 드라이버(SD2)와,A third switch driver SD2 for outputting a third switch control signal for turning on the second power switch element N2 during a pulse width period of the first short pulse outputted from the pulse generator 50,

상기 펄스 생성기(50)에서 출력되는 제2 쇼트 펄스의 펄스 폭 구간 동안 상기 제2전력 스위치 소자(N2)를 턴온 시키기 위한 제4스위치 제어신호를 출력하는 제4스위치 드라이버(SD3)를 더 포함함을 특징으로 한다.And a fourth switch driver (SD3) for outputting a fourth switch control signal for turning on the second power switch element (N2) during a pulse width period of a second short pulse outputted from the pulse generator (50) .

상기 펄스 생성기(50)는 제1전력 스위치 소자(N1)로 인가되는 스위치 제어신호의 턴오프 시점 검출후 소정 시간 지연 후에 서로 다른 펄스 폭을 가지는 제1 및 제2쇼트 펄스를 동시 생성 출력하는데, 이와 같이 소정 시간 지연 후 제1 및 제2 쇼트 펄스를 출력하기 위해 상기 제1전력 스위치 소자(N1)의 게이트단으로 인가되는 제1스위치 제어신호를 반전시키는 반전 소자(도시하지 않았음)를 입력단에 더 포함한다.The pulse generator 50 simultaneously generates and outputs first and second short pulses having different pulse widths after a predetermined time delay after detection of the turn-off point of the switch control signal applied to the first power switch element N1, In order to output the first and second short pulses after a predetermined time delay, an inverting element (not shown) for inverting the first switch control signal applied to the gate terminal of the first power switch element N1 is connected to the input terminal .

상기 제1 쇼트 펄스 및 제2 쇼트 펄스는 나노 초(nano sec) 단위의 펄스 폭을 가지되, 상기 제1 쇼트 펄스와 동시 생성 출력되는 상기 제2 쇼트 펄스의 펄스 폭은 상기 제1 쇼트 펄스의 펄스 폭 보다 큰 값을 가진다. 이는 제2 전력 스위치 소자의 게이트단에 인가되는 스위치 제어신호의 수를 감소시켜 인덕터(L) 출력단인 LX 노드의 출력전압 변동 기울기를 완만하게 단계적으로 감소시켜 스위칭 노이즈를 감소시키기 위함이다.Wherein the first short pulse and the second short pulse have a pulse width in the unit of nano seconds and the pulse width of the second short pulse generated simultaneously with the first short pulse is a pulse width of the first short pulse And has a value larger than the pulse width. This is to reduce the number of switch control signals applied to the gate terminal of the second power switch element to gradually reduce the output voltage fluctuation slope of the LX node, which is the inductor (L) output terminal, to reduce the switching noise.

이하 상술한 구성을 가지는 DC-DC 컨버터의 동작을 도 2를 참조하여 보다 상세히 설명하기로 한다.Hereinafter, the operation of the DC-DC converter having the above-described configuration will be described in more detail with reference to FIG.

도 2는 본 발명의 실시예에 따른 데드 타임 최적화 제어장치의 동작을 부연 설명하기 위한 신호 타이밍도를 예시한 것이다.FIG. 2 illustrates a signal timing diagram for further illustrating the operation of the dead time optimization control apparatus according to the embodiment of the present invention. Referring to FIG.

도 2를 참조하면, 제1전력 스위치 소자(N1)와 제2 전력 스위치 소자(N2)를 교번적으로 제어하는 스위칭 모드에서 PWM 컨트롤러(30)는 턴온 중인 제1 전력 스위치 소자(N1)를 턴온프 제어하기 위한 제1스위치 제어신호를 도 2에 도시된 바와 같이 로우 레벨에서 하이 레벨로 출력한다. 이러한 제1스위치 제어신호는 포트 P1을 통해 스위치 버퍼(40) 내의 스위치 드라이버 SD1을 통해 제1 전력 스위치 소자(N1)의 게이트단에 인가되는 한편, 펄스 생성기(50)로 인가된다.2, in the switching mode in which the first power switch element N1 and the second power switch element N2 are alternately controlled, the PWM controller 30 turns on the first power switch element N1 that is turned on And outputs a first switch control signal for ON-state control from a low level to a high level as shown in FIG. This first switch control signal is applied to the gate of the first power switch element N1 through the switch driver SD1 in the switch buffer 40 via port P1 while being applied to the pulse generator 50. [

펄스 생성기(50)내의 전위에는 반전 소자가 위치하므로 로우 레벨에서 하이 레벨로 변화되는 상기 제1스위치 제어신호는 도 2에 도시된 바와 같이 소정 시간 지연 타이밍을 가지고 반전된다. 이를 도 2에서는 반전 신호로 표시하였다.Since the inversion element is located at the potential in the pulse generator 50, the first switch control signal, which is changed from the low level to the high level, is inverted with a predetermined time delay timing as shown in FIG. This is shown in FIG. 2 as an inverted signal.

이러한 반전 신호의 레벨 변화, 즉 하이 레벨에서 로우 레벨로 레벨 변화가 검출되면 이를 제1 전력 스위치 소자의 턴오프 명령으로 인지하여 펄스 생성기(50)는 상기 반전 신호의 레벨 변화시점에 동기된 제1 및 제2 쇼트 펄스를 동시 생성하여 출력하되, 상기 제1 쇼트 펄스 및 제2 쇼트 펄스는 나노 초(nano sec) 단위의 펄스 폭을 가지며, 상기 제2 쇼트 펄스의 펄스 폭이 상기 제1 쇼트 펄스의 펄스 폭 보다 큰 값을 가지는 펄스를 생성하여 출력한다.When the level change of the inversion signal, that is, the level change from the high level to the low level is detected, the pulse generator 50 recognizes the change in the level of the inversion signal as a turn-off command of the first power switch element, Wherein the first short pulse and the second short pulse have a pulse width in units of nano seconds and the pulse width of the second short pulse is equal to the pulse width of the first short pulse And outputs a pulse having a value larger than the pulse width of the pulse.

펄스 생성기(50)에서 생성되어 출력되는 각각의 제1쇼트 펄스와 제2쇼트 펄스는 스위치 버퍼(40) 내의 스위치 드라이버 SD2와 SD3를 통해 제2 전력 스위치 소자(N2)의 게이트단에 인가된다.Each of the first short pulse and the second short pulse generated and outputted by the pulse generator 50 is applied to the gate terminal of the second power switch element N2 through the switch drivers SD2 and SD3 in the switch buffer 40. [

이와 같이 스위치 드라이버 SD2와 SD3를 통해 제2 전력 스위치 소자(N2)를 턴온시키기 위한 제1쇼트 펄스와 제2쇼트 펄스가 동시에 게이트단에 인가되기 전까지는 인버터(L)의 출력노드인 LX에 도 2에 도시한 바와 같이 데드 타임 구간(①)이 나타나지만, 제2 전력 스위치 소자(N2)를 턴온시키기 위한 신호레벨이 인가되는 구간(②)에서는 게이트단의 전하량을 변화시키게 되어 LX 노드의 전압레벨이 급강하(구간 ②)하게 된다.As described above, until the first short pulse and the second short pulse for turning on the second power switch element N2 through the switch drivers SD2 and SD3 are simultaneously applied to the gate terminal, the output node LX of the inverter L (2) in which a signal level for turning on the second power switch element N2 is applied, the amount of charge at the gate terminal is changed and the voltage level of the LX node This is a dive (section ②).

한편 제1 쇼트 펄스는 제2 전력 스위치 소자(N2)를 턴온시키기 위한 펄스 폭이 제2 쇼트 펄스의 펄스 폭 보다 작기 때문에, 제1 쇼트 펄스의 턴온 구간이 종료되는 시점(구간 ③)에서는 LX 노드의 전압레벨 급강하 기울기가 상기 구간 ② 보다 완만하게 됨으로써, 종전에 비해 스위칭 노이즈를 감소시키는 효과를 얻을 수 있게 되는 것이다.On the other hand, since the pulse width for turning on the second power switch element N2 is smaller than the pulse width of the second short pulse, the first short pulse is generated at the end of the turn-on period of the first short pulse The slope of the voltage level damping is gentler than that of the section (2), so that the effect of reducing the switching noise compared with the previous one can be obtained.

참고적으로 LX 노드가 폴링 슬로프(falling slope)를 가지는 구간은 miller plateau 구간이며, 해당 구간은 제2 전력 스위치 소자의 게이트 커패시턴스에 전하를 충전시킴으로써 도달하게 된다. 초기 게이트가 0[V]에서 문턱 전압까지 상승하는 구간은 Cgs 값이 주를 이루고 있기 때문에, 제2 전력 스위치 소자(N2)의 사이즈를 통해 해당 값을 구할 수 있다. 그리고 스위치 드라이버의 사이즈를 통해 게이트단으로 인가되는 전류량을 구할 수 있으며, T=(C*V)/I 를 통해 문턱 전압까지 도달하는 시간을 알 수 있다. 이를 이용해 miller plateau 근방에 들어오는 시간을 알아내고, 제1 쇼트 펄스를 miller plateau 도달 이후에 바로 오프시키는 신호로 구현함으로써, 2단 구성으로 데드 타임 구간의 제어를 구현할 수 있다.For reference, the period in which the LX node has a falling slope is a miller plateau period, and the corresponding period is reached by charging the gate capacitance of the second power switch element. Since the Cgs value is dominant in the period in which the initial gate rises from 0 [V] to the threshold voltage, the corresponding value can be obtained through the size of the second power switch element N2. Then, the amount of current applied to the gate terminal can be obtained through the size of the switch driver, and the time required to reach the threshold voltage through T = (C * V) / I can be known. By using this, it is possible to find out the time coming in the vicinity of the miller plateau and realize the control of the dead time interval in a two-stage configuration by implementing the first short pulse as a signal to turn off immediately after reaching the miller plateau.

즉, 본 발명의 실시예에 따른 데드 타임 최적화 제어장치는 스위칭 모드에서 제1 전력 스위치 소자(N1)를 턴오프하는 시점을 검출하여 제2전력 스위치 소자를 교대로 턴온시키기 전에 제2전력 스위치 소자를 미리 턴온 시키기 위한 쇼트 펄스들을 신속히 출력(2개의 스위치 드라이버를 통해 제2 전력 스위치 소자의 게이트 전압을 문턱 전압까지 빠르게 도달하도록 함)함으로써, 제1 전력 스위치 소자와 제2 전력 스위치 소자를 교번적으로 스위칭함에 있어 발생하게 되는 데드 타임 구간을 최소화할 수 있으며,That is, the dead time optimization control apparatus according to the embodiment of the present invention detects the time point at which the first power switch element N1 is turned off in the switching mode, and turns on the second power switch element N1 before alternately turning on the second power switch element. (By causing the gate voltage of the second power switch element to quickly reach the threshold voltage through the two switch drivers) so that the first power switch element and the second power switch element are alternately turned on It is possible to minimize the dead time period that occurs in switching the switch to the < RTI ID = 0.0 >

제2 전력 스위치 소자의 문턱 전압 도달 이후에는 1개의 쇼트 펄스(1개의 스위치 드라이버)만이 인가되도록 하여 LX 노드의 전압강하에 대한 폴링 슬로프(falling slope)를 완만하게 하여 스위칭 노이즈를 최소화할 수 있는 것이다.Only one short pulse (one switch driver) is applied after reaching the threshold voltage of the second power switch element, so that the falling slope with respect to the voltage drop of the LX node is moderated to minimize the switching noise .

도 2에서 미설명된 제2스위치 제어신호는 스위칭 모드에서 제2 전력 스위치 소자(N2)를 교번적으로 턴온시키기 위해 PWM 컨트롤러(30)에서 출력되는 신호로서, 포트 P2를 통해 스위치 드라이버 SD4를 통해 제2 전력 스위치 소자(N2)의 게이트단으로 인가되는 신호를 나타낸 것이다.The second switch control signal not illustrated in FIG. 2 is a signal output from the PWM controller 30 to alternately turn on the second power switch element N2 in the switching mode, and is transmitted through the port P2 via the switch driver SD4 And the signal applied to the gate terminal of the second power switch element N2.

이상의 실시예에서는 별도의 펄스 생성기를 구비하여 데드 타임 및 스위칭 노이즈를 최소화하는 구체적인 실시예를 설명하였으나, 펄스 생성기 구비 없이 PWM 컨트롤러(30)에서 지정된 수순에 따라 제1 및 제2 쇼트 펄스를 출력하여 데드 타임 및 스위칭 노이즈를 최소화할 수도 있다. 이를 도 3을 참조하여 설명하면,In the above embodiment, a separate pulse generator is provided to minimize the dead time and the switching noise. However, the PWM controller 30 outputs the first and second short pulses in accordance with the designated procedure without the pulse generator It can also minimize dead time and switching noise. Referring to FIG. 3,

우선 도 3은 본 발명의 또 다른 실시예에 따른 데드 타임 최적화 제어방법을 설명하기 위한 신호 출력 흐름도를 예시한 것이다.3 illustrates a signal output flow chart for explaining a dead time optimization control method according to another embodiment of the present invention.

도 3에 도시한 바와 같이 PWM 듀티에 따라 제1 및 제2 전력 스위치 소자(N1,N2)를 교대로 스위칭하여 출력전압이 입력전압 레벨로부터 목표레벨까지 상승하도록 하는 PWM 컨트롤러(30)는 스위칭 모드에서 제1전력 스위치 소자(N1)를 정해진 순서에 따라 턴오프시키기 위한 스위치 제어신호를 제1스위치 드라이버(도 1의 SD1)가 연결된 제1포트(P1)로 출력(S10단계)한다.As shown in FIG. 3, the PWM controller 30, which alternately switches the first and second power switch elements N1 and N2 according to the PWM duty so that the output voltage rises from the input voltage level to the target level, The switch control signal for turning off the first power switch element N1 in a predetermined order is output to the first port P1 connected to the first switch driver SD1 in FIG. 1 (step S10).

상기 스위치 제어신호 출력 후 PWM 컨트롤러(30)는 제2전력 스위치 소자(N2)를 교대로 턴온시키기 전에 상기 제2전력 스위치 소자(N2)를 미리 턴온 시키기 위해 서로 다른 펄스 폭을 가지는 제1 및 제2 쇼트 펄스를 동시 출력하되, 서로 다른 제2 및 제3스위치 드라이버(SD2, SD3)와 각각 연결되는 제2 및 제3포트(도 1에 표기하지 않았음)를 통해 출력(S20단계)한다.After the output of the switch control signal, the PWM controller 30 controls the first and second power switch elements N1 and N2 having different pulse widths to turn on the second power switch element N2 before turning on the second power switch element N2 alternately. (Not shown in FIG. 1), which are connected to the second and third switch drivers SD2 and SD3, respectively, simultaneously outputting two short pulses.

참고적으로, 상기 제1 전력 스위칭 소자(N1)를 턴오프시키기 위해 반전되는 스위치 제어신호의 그 반전시점으로부터 상기 제1 및 제2 쇼트 펄스가 동시 출력되는 시점까지의 시간은 데드 타임을 최소화하기 위한 구간을 고려하여 설정되어야 할 것이다.For reference, the time from the reversal point of the switch control signal inverted to turn off the first power switching device N1 to the point in time when the first and second short pulses are output simultaneously is minimized by minimizing the dead time It should be set in consideration of the interval.

PWM 컨트롤러(30)에 의해 상술한 S10 단계와 S20단계가 수행되면, 이전의 실시예에서 설명한 것처럼 제2전력 스위치 소자를 교대로 턴온(S30단계)시키기 전에 제2전력 스위치 소자(N2)를 미리 턴온 시키기 위한 쇼트 펄스들을 신속히 출력(2개의 스위치 드라이버를 통해 제2 전력 스위치 소자의 게이트 전압을 문턱 전압까지 빠르게 도달하도록 함)함으로써, 제1 전력 스위치 소자(N1)와 제2 전력 스위치 소자(N2)를 교번적(S10 단계와 S30단계)으로 스위칭함에 있어 발생하게 되는 데드 타임 구간을 최소화할 수 있으며,When the above-described steps S10 and S20 are performed by the PWM controller 30, as described in the previous embodiment, the second power switch element N2 is set in advance before turning on the second power switch elements alternately (step S30) The first power switch element N1 and the second power switch element N2 are turned on by rapidly outputting short pulses for turning on the first power switch element N1 and the second power switch element N2 (S10 and S30), it is possible to minimize the dead time interval that occurs in switching the switching operation

제2 전력 스위치 소자(N2)의 문턱 전압 도달 이후 1개의 쇼트 펄스(1개의 스위치 드라이버)만이 인가되도록 하여 LX 노드의 전압강하에 대한 폴링 슬로프(falling slope)를 완만(즉, 이중 슬로프를 가지도록)하게 하여 스위칭 노이즈를 최소화할 수 있는 것이다.Only one short pulse (one switch driver) is applied after reaching the threshold voltage of the second power switch element N2, so that the falling slope of the voltage drop of the LX node is moderated (i.e., to have a double slope) So that the switching noise can be minimized.

따라서 본 발명은 도 1에 도시된 구체적인 회로 설계 내지는 스위치 드라이버의 구동 제어 프로그램 변경을 통해 본원 발명의 목적을 달성할 수 있다.Therefore, the present invention can accomplish the object of the present invention by changing the specific circuit design shown in FIG. 1 or changing the drive control program of the switch driver.

이상은 도면에 도시된 실시예들을 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 이에 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위에 의해서만 정해져야 할 것이다.While the invention has been shown and described with reference to certain embodiments thereof, it will be understood by those skilled in the art that various changes and modifications may be made without departing from the spirit and scope of the invention as defined by the appended claims. Accordingly, the true scope of the present invention should be determined only by the appended claims.

Claims (6)

입력 전원에 연결된 인덕터와, 상기 인덕터에 병렬 연결된 제1 및 제2 전력스위치 소자를 포함하는 DC-DC 컨버터의 데드 타임 최적화 제어장치에 있어서,
상기 컨버터의 전압 출력단에 연결된 상기 제1전력 스위치 소자로 인가되는 스위치 제어신호의 턴오프 시점 검출시 상기 제2전력 스위치 소자를 턴온 시키기 위해 서로 다른 펄스 폭을 가지는 쇼트 펄스들을 동시 출력하는 펄스 생성기와;
상기 펄스 생성기에서 출력되는 제1 쇼트 펄스의 펄스 폭 구간 동안 상기 제2전력 스위치 소자를 턴온 시키기 위한 스위치 제어신호를 출력하는 제1스위치 드라이버와;
상기 펄스 생성기에서 출력되는 제2 쇼트 펄스의 펄스 폭 구간 동안 상기 제2전력 스위치 소자를 턴온 시키기 위한 스위치 제어신호를 출력하는 제2스위치 드라이버와;
PWM 듀티에 따라 상기 제1 및 제2 전력 스위치 소자를 교대로 스위칭하여 상기 컨버터의 출력전압이 입력전압 레벨로부터 목표레벨까지 상승하도록 하는 PWM 컨트롤러;를 포함함을 특징으로 하는 DC-DC 컨버터의 데드 타임 최적화 제어장치.1. An apparatus for optimizing dead time of a DC-DC converter, comprising: an inductor connected to an input power source; and first and second power switch elements connected in parallel to the inductor,
A pulse generator for simultaneously outputting short pulses having different pulse widths in order to turn on the second power switch element upon detection of the turn-off point of the switch control signal applied to the first power switch element connected to the voltage output terminal of the converter; ;
A first switch driver for outputting a switch control signal for turning on the second power switch element during a pulse width period of a first short pulse output from the pulse generator;
A second switch driver for outputting a switch control signal for turning on the second power switch element during a pulse width period of a second short pulse output from the pulse generator;
And a PWM controller for alternately switching the first and second power switch elements according to PWM duty so that the output voltage of the converter rises from an input voltage level to a target level. Time optimization control device. 청구항 1에 있어서, 상기 펄스 생성기는 상기 제1전력 스위치 소자로 인가되는 스위치 제어신호의 턴오프 시점 검출후 소정 시간 지연후 상기 제1 및 제2쇼트 펄스를 생성 출력하여 데드 타임 구간을 최소화함을 특징으로 하는 DC-DC 컨버터의 데드 타임 최적화 제어장치.The pulse generator according to claim 1, wherein the pulse generator generates the first and second short pulses after a predetermined time delay after detecting the turn-off point of the switch control signal applied to the first power switch element to minimize the dead time period A dead-time optimization control device of a DC-DC converter. 청구항 1 또는 청구항 2에 있어서, 상기 펄스 생성기는,
상기 제1전력 스위치 소자로 인가되는 스위치 제어신호의 턴오프 시점 검출후 소정 시간 지연 후에 상기 제1 및 제2쇼트 펄스를 생성 출력하기 위해 상기 제1전력 스위치 소자로 인가되는 스위치 제어신호를 반전시키는 반전 소자;를 더 포함함을 특징으로 하는 DC-DC 컨버터의 데드 타임 최적화 제어장치.The pulse generator according to claim 1 or 2,
A switch control signal applied to the first power switch element is inverted to generate and output the first and second short pulses after a predetermined time delay after detection of the turn-off point of the switch control signal applied to the first power switch element Further comprising an inversion element for inverting the dead time of the DC-DC converter. 청구항 1 또는 청구항 2에 있어서, 상기 제1 쇼트 펄스와 동시 생성 출력되는 상기 제2 쇼트 펄스의 펄스 폭은 상기 제1 쇼트 펄스의 펄스 폭 보다 큰 값을 가짐을 특징으로 하는 DC-DC 컨버터의 데드 타임 최적화 제어장치.The DC-DC converter according to claim 1 or 2, wherein the pulse width of the second short pulse generated simultaneously with the first short pulse has a value greater than the pulse width of the first short pulse Time optimization control device. 입력 전원에 연결된 인덕터와, 상기 인덕터에 병렬 연결된 제1 및 제2 전력스위치 소자와, PWM 듀티에 따라 상기 제1 및 제2 전력 스위치 소자를 교대로 스위칭하여 출력전압이 입력전압 레벨로부터 목표레벨까지 상승하도록 하는 PWM 컨트롤러를 포함하는 DC-DC 컨버터의 데드 타임 최적화 제어방법에 있어서,
상기 컨버터의 전압 출력단에 연결된 상기 제1전력 스위치 소자를 정해진 순서에 따라 턴오프시키기 위한 스위치 제어신호를 제1스위치 드라이버가 연결된 제1포트로 출력하는 단계와;
상기 스위치 제어신호 출력 후 상기 제2전력 스위치 소자를 교대로 턴온시키기 전에 상기 제2전력 스위치 소자를 미리 턴온 시키기 위해 서로 다른 펄스 폭을 가지는 제1 및 제2 쇼트 펄스를 동시 출력하되, 서로 다른 제2 및 제3스위치 드라이버와 각각 연결되는 제2 및 제3포트를 통해 출력하는 단계와;
상기 제2전력 스위치 소자를 교대로 턴온시키기 위한 스위치 제어신호를 제4스위치 드라이버와 연결된 제4포트로 출력하는 단계;를 포함함을 특징으로 하는 DC-DC 컨버터의 데드 타임 최적화 제어방법.First and second power switch elements connected in parallel to the inductor, and first and second power switch elements alternately in accordance with the PWM duty so that the output voltage changes from an input voltage level to a target level The method comprising the steps of: (a)
Outputting a switch control signal for turning off the first power switch element connected to the voltage output terminal of the converter in a predetermined order to a first port connected to the first switch driver;
The first and second short pulses having different pulse widths are simultaneously output to turn on the second power switch element before the second power switch element is turned on after the switch control signal is output, 2 and the third switch driver, respectively;
And outputting a switch control signal for alternately turning on the second power switch elements to a fourth port connected to the fourth switch driver. 청구항 5에 있어서, 상기 제1 쇼트 펄스와 동시 생성 출력되는 상기 제2 쇼트 펄스의 펄스 폭은 상기 제1 쇼트 펄스의 펄스 폭 보다 큰 값을 가짐을 특징으로 하는 DC-DC 컨버터의 데드 타임 최적화 제어방법.The DC-DC converter according to claim 5, wherein a pulse width of the second short pulse generated simultaneously with the first short pulse has a value greater than a pulse width of the first short pulse, Way.
KR1020170136618A 2017-10-20 2017-10-20 Adaptive dead-time control apparatus KR101926630B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170136618A KR101926630B1 (en) 2017-10-20 2017-10-20 Adaptive dead-time control apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170136618A KR101926630B1 (en) 2017-10-20 2017-10-20 Adaptive dead-time control apparatus

Publications (1)

Publication Number Publication Date
KR101926630B1 true KR101926630B1 (en) 2018-12-11

Family

ID=64671723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170136618A KR101926630B1 (en) 2017-10-20 2017-10-20 Adaptive dead-time control apparatus

Country Status (1)

Country Link
KR (1) KR101926630B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111725998A (en) * 2019-03-21 2020-09-29 深圳卓运半导体有限公司 Dead time optimization control device and method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009232493A (en) 2008-03-19 2009-10-08 Tdk Corp Synchronous rectification type dc-dc converter
KR101367607B1 (en) 2012-12-17 2014-02-27 주식회사 하이딥 Synchronous dc-dc converter
JP2014103485A (en) 2012-11-19 2014-06-05 Rohm Co Ltd Switch drive circuit
KR101642761B1 (en) 2015-01-22 2016-08-10 주식회사 동운아나텍 Soft start apparatus and method for dc-dc converter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009232493A (en) 2008-03-19 2009-10-08 Tdk Corp Synchronous rectification type dc-dc converter
JP2014103485A (en) 2012-11-19 2014-06-05 Rohm Co Ltd Switch drive circuit
KR101367607B1 (en) 2012-12-17 2014-02-27 주식회사 하이딥 Synchronous dc-dc converter
KR101642761B1 (en) 2015-01-22 2016-08-10 주식회사 동운아나텍 Soft start apparatus and method for dc-dc converter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111725998A (en) * 2019-03-21 2020-09-29 深圳卓运半导体有限公司 Dead time optimization control device and method

Similar Documents

Publication Publication Date Title
KR100595447B1 (en) Dc-dc converter and method of controlling the same
CN106059304B (en) Switch with efficient voltage reduction using secondary switches
US10250145B2 (en) Device for avoiding hard switching in resonant converter and related method
US9172305B2 (en) DC-to-DC converter with adaptive dead-time control
US8552768B2 (en) Transistor switch control circuit
US20110012577A1 (en) Power converting system with function of reducing dead-time
JP5736243B2 (en) Power circuit
US10199919B2 (en) Zero dead time control circuit
US10490120B2 (en) Bias generation circuit and synchronous dual mode boost DC-DC converter therof
KR20100088527A (en) Dc-dc converter and switching control circuit
JP5456495B2 (en) Buck-boost switching power supply control circuit, buck-boost switching power supply, and buck-boost switching power supply control method
US20120242305A1 (en) Switching circuit and dc-to-dc converter
KR20120041789A (en) Dead-time generating circuit and motor control apparatus
EP2398135A2 (en) DC/DC power converter having active self driving synchronous rectification
US10523118B2 (en) Reverse recovery charge elimination in DC/DC power converters
KR101926630B1 (en) Adaptive dead-time control apparatus
JP2007282326A (en) Gate driving system
JP2015061406A (en) Power module
US20180331619A1 (en) Dc-to-dc controller and control method thereof
US10931278B2 (en) Driving circuit of switching transistor
JP5469228B1 (en) Switch element driving device
US8692524B2 (en) DC-to-DC conversion apparatus
JP2009153315A (en) Power conversion apparatus
TW201531001A (en) Circuits and methods for operating a switching regulator
JP2018085873A (en) Switching power supply device of zero-volt switching system

Legal Events

Date Code Title Description
GRNT Written decision to grant