KR101923778B1 - 듀얼 모듈러 리던던시 및 오류 예측을 이용한 고성능 컴퓨팅 장치 및 그 방법 - Google Patents

듀얼 모듈러 리던던시 및 오류 예측을 이용한 고성능 컴퓨팅 장치 및 그 방법 Download PDF

Info

Publication number
KR101923778B1
KR101923778B1 KR1020160155492A KR20160155492A KR101923778B1 KR 101923778 B1 KR101923778 B1 KR 101923778B1 KR 1020160155492 A KR1020160155492 A KR 1020160155492A KR 20160155492 A KR20160155492 A KR 20160155492A KR 101923778 B1 KR101923778 B1 KR 101923778B1
Authority
KR
South Korea
Prior art keywords
error
controller
dual
value
prediction
Prior art date
Application number
KR1020160155492A
Other languages
English (en)
Other versions
KR20180057172A (ko
Inventor
강성호
임현열
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020160155492A priority Critical patent/KR101923778B1/ko
Publication of KR20180057172A publication Critical patent/KR20180057172A/ko
Application granted granted Critical
Publication of KR101923778B1 publication Critical patent/KR101923778B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1608—Error detection by comparing the output signals of redundant hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Hardware Redundancy (AREA)

Abstract

일 실시예에 따른 듀얼 모듈러 리던던시 및 오류 예측을 이용한 고성능 컴퓨팅 장치는 쓰레드 스케쥴러에 배정된 인스트럭션의 순서로 동일한 작업을 수행하는 듀얼 모듈, 상기 듀얼 모듈의 모듈 별로 오류 예측 히스토리를 저장하는 저장부 및 오류 발생 시, 상기 히스토리에 기초하여 오류를 예측하고, 예측된 오류가 아닌 값으로 상기 오류 발생시 사용된 인스트럭션의 실행 결과에 기초하여 상기 작업의 중지 여부를 결정하는 컨트롤러를 포함한다.

Description

듀얼 모듈러 리던던시 및 오류 예측을 이용한 고성능 컴퓨팅 장치 및 그 방법{METHOD THEREOF AND APPARATUS FOR HIGH PERFORMANCE COMPUTING USING DUAL MODULAR REDUNDANCY AND ERROR PREDICTION}
일반 목적의 그래픽 프로세서(GPGPU, General Purpose Graphic Processing Unit)에서, 신뢰성을 높이면서도 고성능으로 동작시키는 컴퓨팅 구조 및 방법에 관한 것이다.
데이터 저장 기술의 발전과 싱글 프로세서 동작 속도의 한계로 인해 다수의 프로세서를 동시에 동작시켜 계산 속도를 증가시키는 기술이 발전하고 있다. 특히 GPU를 이용하여 계산 속도를 비약적으로 증가시키는 GPGPU 기술이 각광 받고 있다.
종래 GPU에서 계산 오류는 단지 픽셀에서의 출력 오류를 의미했지만 GPGPU에서의 계산 오류는 결과값의 오류로 연결되어 계산 동작의 신뢰성이 중요하다. 이러한 고장을 방지하기 위하여 동일한 작업을 동시에 여러 모듈에서 진행한 후 값을 비교하여 확인하는 모듈러 리던던시 시스템(modular redundancy system)이 고려되었다.
이러한 시스템에는 두 모듈에서 진행하여 비교하는 Dual-Modular Redundancy(DMR)과 세 모듈에서 진행하여 비교하는 Triple-Modular Redundancy(TMR) 두가지가 대표적인 예이다. DMR의 경우는 오류를 찾은 이후에 모듈의 상태를 오류 발생 이전으로 돌려서 작업을 재실행 하여 오류를 복구하는 방식이다. 하지만 이 방식의 경우 체크포인트(checkpoint)에 대한 추가적인 캐쉬 등 하드웨어 상 오버헤드가 필요하거나 재실행 시 필요한 성능 오버헤드가 요구된다. TMR은 vote logic이 추가적으로 삽입되어 값을 셋 중에 하나로 선택하여 복구하는 방식이다. 이 경우는 모든 thread에 대하여 작업을 세 번 실행해야 하기 때문에 실행하는 동안 높은 성능 오버헤드가 요구된다. 따라서 하드웨어에 큰 부담 없이 성능 향상을 효율적으로 구현할 수 있는 DMR 방식이 선호된다.
기존의 오류 회복 방법에서는 TMR을 사용하거나, 체크포인트(checkpoint)를 설정하여 롤백(roll-back)하거나 체크포인트 버퍼(checkpoint buffer)를 사용하여 이전의 상태(state)로 롤백(roll-back)하여 발생한 오류를 고치게 된다. 하지만 이 경우 모든 모듈을 멈추고 상태를 다시 돌려서 진행해야하기 때문에 높은 성능 오버헤드가 요구된다. 또한 체크포인트 버퍼를 사용하는 경우는 체크포인트 버퍼를 모든 프로세서에 배정해야하기 때문에 높은 공간 오버헤드(area overhead)가 요구된다.
미국 등록특허 US 7747932 B1(발명의 명칭: Reducing the uncorrectable error rate in a lock stepped dual-modular redundancy system)
논문: Mohammad Abdel-Majeed, Waleed Dweik, Hyeran Jeon, Murali Annavaram, "Warped-RE: Low-Cost Error Detection and Correction in GPUs", IEEE DSN, June. 2015
본 발명은 DMR 상에서 가장 빠르게 오류를 확인하고 오류를 복구하기 위하여 오류가 발생하였던 히스토리(history)를 이용하여 오류 예측 결정을 하고 예측에 의한 동작 진행 후에 예측 결과를 확인하여 하드웨어 상 높은 오버헤드의 부담 없이 오류 발생에 의한 성능 감소를 줄여주는 고성능 컴퓨팅 장치 및 방법을 제공하고자 한다.
일 실시예에 따른 듀얼 모듈러 리던던시 및 오류 예측을 이용한 고성능 컴퓨팅 장치는 쓰레드 스케쥴러에 배정된 인스트럭션의 순서로 동일한 작업을 수행하는 듀얼 모듈, 상기 듀얼 모듈의 모듈 별로 오류 예측 히스토리를 저장하는 저장부 및 오류 발생 시, 상기 히스토리에 기초하여 오류를 예측하고, 예측된 오류가 아닌 값으로 상기 오류 발생시 사용된 인스트럭션의 실행 결과에 기초하여 상기 작업의 중지 여부를 결정하는 컨트롤러를 포함한다.
다른 일 실시예에 따른 듀얼 모듈러 리던던시 및 오류 예측을 이용한 고성능 컴퓨팅 장치는 상기 듀얼 모듈 각각에서 수행된 작업의 제1 결과 값을 비교하는 비교부를 더 포함할 수 있다.
상기 컨트롤러는 상기 제1 결과 값이 서로 다르면, 오류 발생으로 판단하고 상기 오류 발생시 사용된 인스트럭션을 상기 쓰레드 스케쥴러에 최우선 순위로 배정할 수 있다.
상기 컨트롤러는 최우선 순위로 배정된 인스트럭션으로 상기 예측된 오류가 아닌 값이 실행된 제2 결과 값이 상기 제1 결과 값과 동일하면 상기 작업을 계속 진행시키고, 상기 제2 결과 값이 상기 제1 결과 값과 다르면 상기 작업을 중지시킬 수 있다.
상기 컨트롤러는 상기 제2 결과 값과 상기 제1 결과 값이 동일하면 예측이 성공한 것으로 판단하고 상기 예측된 오류가 아닌 값을 그대로 유지하고, 상기 제2 결과 값이 상기 제1 결과 값과 다르면 예측이 실패한 것으로 판단하고, 상기 예측된 오류가 아닌 값을 변경할 수 있다.
상기 컨트롤러는 상기 오류 예측이 실패한 경우 상기 오류가 영향을 미치는 캐시를 확인하고, 상기 쓰레드 스케쥴러에 입력된 오류 확인 목적의 쓰레드 전에 상기 캐시를 사용한 쓰레드를 확인하여, 상기 확인된 쓰레드를 데이터 해저드(data hazard)로 결정할 수 있다.
상기 컨트롤러는 상기 데이터 해저드로 결정된 쓰레드에 파이프라인 버블링을 수행할 수 있다.
일 실시예에 따른 듀얼 모듈러 리던던시 및 오류 예측을 이용한 고성능 컴퓨팅 방법은 듀얼 모듈에서 쓰레드 스케쥴러에 배정된 인스트럭션의 순서로 동일한 작업을 수행하는 단계, 오류 발생 시, 컨트롤러에서 저장부의 오류 예측 히스토리에 기초하여 오류를 예측하는 단계, 상기 컨트롤러에서 상기 예측된 오류가 아닌 값으로 상기 오류 발생시 사용된 인스트럭션을 다른 모듈에서 실행시키는 단계 및 상기 컨트롤러에서 상기 실행 결과에 기초하여 상기 작업의 중지 여부를 결정하는 단계를 포함한다.
다른 일 실시예에 따른 듀얼 모듈러 리던던시 및 오류 예측을 이용한 고성능 컴퓨팅 방법은 상기 듀얼 모듈 각각에서 수행된 작업의 제1 결과 값을 비교하는 단계를 더 포함할 수 있다.
다른 일 실시예에 따른 듀얼 모듈러 리던던시 및 오류 예측을 이용한 고성능 컴퓨팅 방법은 상기 컨트롤러에서 상기 제1 결과 값이 서로 다르면, 오류 발생으로 판단하고 상기 오류 발생시 사용된 인스트럭션을 상기 쓰레드 스케쥴러에 최우선 순위로 배정하는 단계를 더 포함할 수 있다.
상기 작업의 중지 여부를 결정하는 단계는 상기 최우선 순위로 배정된 인스트럭션으로 상기 예측된 오류가 아닌 값이 실행된 제2 결과 값이 상기 제1 결과 값과 동일하면 상기 작업을 계속 진행시키고, 상기 제2 결과 값이 상기 제1 결과 값과 다르면 상기 작업을 중지시킬 수 있다.
다른 일 실시예에 따른 듀얼 모듈러 리던던시 및 오류 예측을 이용한 고성능 컴퓨팅 방법은 상기 컨트롤러에서 상기 오류 예측이 실패한 경우 상기 오류가 영향을 미치는 캐시를 확인하고, 상기 쓰레드 스케쥴러에 입력된 오류 확인 목적의 쓰레드 전에 상기 캐시를 사용한 쓰레드를 확인하여, 상기 확인된 쓰레드를 데이터 해저드(data hazard)로 결정하는 단계를 더 포함할 수 있다.
다른 일 실시예에 따른 듀얼 모듈러 리던던시 및 오류 예측을 이용한 고성능 컴퓨팅 방법은 상기 컨트롤러에서 상기 데이터 해저드로 결정된 쓰레드에 파이프라인 버블링을 수행하는 단계를 더 포함할 수 있다.
본 발명은 오류가 발생하였던 히스토리(history)를 이용함으로써, DMR 시스템에 상대적으로 기존 기술 대비 적은 공간 오버헤드와 성능 오버헤드를 소비하여 오류를 검출하고 복원할 수 있다. 발생한 오류를 히스토리를 이용함으로써, 어느 쪽이 참값(right value)인지 결정하기 때문에 하드웨어 상 오류일 경우 높은 비율로 예측을 성공할 수 있고 소프트웨어 상 오류일 경우에도 이전의 값들을 이용하여 예측하기 때문에 높은 확률로 참값을 추측할 수 있다.
또한 예측한 값으로 진행하기 때문에 예측한 값이 맞으면, 성능 오버헤드는 발생하지 않으며, 예측이 틀렸을 경우에도 추가적인 디자인을 이용하여 적은 성능 오버헤드 만으로 값을 복구 할 수 있다.
본 발명에서는 GPGPU 같이 SIMT(single instruction multiple thread)를 구현하는 시스템에서 발생하는 오류를 최대한 적은 성능 오버헤드와 공간 오버헤드로 검출 및 복원할 수 있도록 하는 듀얼 모듈러 리던던시 및 오류 예측을 이용한 고성능 컴퓨팅 장치를 제공한다.
본 발명은 고신뢰성의 GPGPU를 구동하게 하는 기술로써, 기존의 어떤 DMR 시스템과도 호환이 가능하여 적은 오버헤드를 가진 DMR 시스템과 연계가 가능하다.
도 1은 일 실시예에 따른 듀얼 모듈러 리던던시 및 오류 예측을 이용한 고성능 컴퓨팅 장치의 블록도이다.
도 2는 일 실시예에 따른 듀얼 모듈러 리던던시 및 오류 예측을 이용한 고성능 컴퓨팅 방법의 흐름도이다.
도 3은 다른 일 실시예에 따른 듀얼 모듈러 리던던시 및 오류 예측을 이용한 고성능 컴퓨팅 방법의 흐름도이다.
도 4는 또 다른 일 실시예에 따른 듀얼 모듈러 리던던시 및 오류 예측을 이용한 고성능 컴퓨팅 방법의 흐름도이다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
본 명세서에서 사용되는 기술적 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명의 사상을 한정하려는 의도가 아님을 유의해야 한다. 또한, 본 명세서에서 사용되는 기술적 용어는 본 명세서에서 특별히 다른 의미로 정의되지 않는 한, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 의미로 해석되어야 하며, 과도하게 포괄적인 의미로 해석되거나, 과도하게 축소된 의미로 해석되지 않아야 한다.
또한, 본 명세서에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "구성된다." 또는 "포함한다." 등의 용어는 명세서상에 기재된 여러 구성 요소들, 또는 여러 단계를 반드시 모두 포함하는 것으로 해석되지 않아야 한다.
이하 본 발명의 바람직한 실시 예를 첨부된 도면을 참조하여 설명한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략할 것이다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 일 실시예에 따른 듀얼 모듈러 리던던시 및 오류 예측을 이용한 고성능 컴퓨팅 장치의 블록도이다.
일 실시예에 따른 듀얼 모듈러 리던던시 및 오류 예측을 이용한 고성능 컴퓨팅 장치(100)는 제1 모듈(110), 제2 모듈(120), 저장부(130, 140), 컨트롤러(150), 쓰레드 스케쥴러(160, 170) 및 비교부(180)를 포함한다.
제1 모듈(110) 및 제2 모듈(120)은 DMR 시스템 상의 듀얼 모듈을 구성한다. 제1 모듈(110) 및 제2 모듈(120)은 기존의 DMR 시스템의 동작 방식을 따라서 동작할 수 있다. 제1 모듈(110) 및 제2 모듈(120)은 쓰레드 스케쥴러(160,170)에 배정된 인스트럭션의 순서로 동일한 작업을 수행한다. 도 1에서는 쓰레드 스케쥴러(160,170)가 각 모듈 별로 배치되었지만, 다른 예로 하나의 쓰레드 스케쥴러가 듀얼 모듈 전체를 스케쥴링 하도록 배치될 수도 있다. 쓰레드 스케쥴러(160,170)의 예로 워프 스케쥴러(Warp Scheduler)가 사용될 수 있다.
저장부(130, 140)는 듀얼 모듈의 제1 모듈(110) 및 제2 모듈(120) 별로 오류 예측 히스토리를 저장한다. 오류 예측 히스토리는 그동안 각 모듈에서 정상적으로 동작한 작업의 값과, 비정상적으로 동작한 작업의 값을 포함한다. 저장부(130, 140)로는 래치(latch)가 사용될 수 있다.
비교부(180)는 제1 모듈(110)에서 수행된 작업의 결과 값과 제2 모듈(120)에서 수행된 작업의 결과 값을 비교한다. 비교부(180)는 통상의 DMR 시스템에서 체커(checker)가 동작하는 방식으로 동작할 수 있다. 컨트롤러(150)는 비교한 결과 값들이 서로 다르면, 오류 발생으로 판단한다. 컨트롤러(150)는 오류 발생시 사용된 인스트럭션을 쓰레드 스케쥴러(160, 170)에 최우선 순위로 배정한다.
컨트롤러(150)는 오류 발생 시, 저장부(130, 140)에 저장된 히스토리에 기초하여 오류를 예측한다. 컨트롤러(150)는 예측된 오류가 아닌 값으로 쓰레드 스케쥴러(160, 170)에 최우선 순위로 배정되고, 오류 발생시 사용된 인스트럭션을 다른 모듈에서 실행한다. 그 실행 결과에 기초하여 컨트롤러(150)는 작업의 중지 여부를 결정한다.
컨트롤러(150)는 예측된 오류가 아닌 값에 대해, 최우선 순위로 배정된 인스트럭션으로 실행된 결과 값(제2 결과 값)이 제1 모듈(110) 또는 제2 모듈(120)에서 수행된 작업의 결과 값(제1 결과 값)과 동일하면 작업을 계속 진행시키고, 값이 다르면 작업을 중지시킨다.
컨트롤러(150)는 제2 결과 값과 제1 결과 값이 동일하면 예측이 성공한 것으로 판단하고 예측된 오류가 아닌 값을 그대로 유지하고, 제2 결과 값이 제1 결과 값과 다르면 예측이 실패한 것으로 판단하고, 기존에 오류가 아닌 값으로 설정되어 있었던 것을 오류에 해당하는 것으로 변경한다.
컨트롤러(150)는 컨트롤러(150)는 오류 예측이 실패한 경우 오류가 영향을 미치는 캐시를 확인한다. 컨트롤러(150)는 쓰레드 스케쥴러(160, 170)에 입력된 오류 확인 목적의 쓰레드 전에 오류가 영향을 미치는 캐시를 사용한 쓰레드를 확인한다. 컨트롤러(150)는 확인된 쓰레드를 데이터 해저드(data hazard)로 결정한다. 컨트롤러(150)는 데이터 해저드로 결정된 쓰레드에 파이프라인 버블링을 수행하여, 오류가 캐시에 영향을 미치지 않도록 할 수 있다.
컨트롤러(150)는 저장부(130, 140)에 모듈 당 예측에 대한 히스토리를 저장하고 이 값을 이용하여 먼저 오류를 예측하고, 오류가 아닌 값을 이용함으로써 동작하고 있는 다른 모듈들을 멈추지 않고 계속 실행시킬 수 있다. 또한 오류 발생을 DMR로 진행하기 때문에 TMR에 비하여 정상 동작 시 드는 성능 오버헤드가 1개의 인스트럭션 만큼 덜 들게 된다. 따라서 이전의 방식들에 비하여 적은 성능 오버헤드를 이용하여 오류를 수정할 수 있다.
컨트롤러(150)는 오류가 발생하여 오류를 예측하여 계속 실행하는 도중에 오류 발생 인스트럭션을 쓰레드 스케쥴러(160,170)에 최우선으로 배정하여 모듈에서 재실행시키고, 출력 값을 확인하여 예측을 확인하고, 예측이 맞다면 그대로 진행하고 아니라면 이전 상태로 돌아가 작업을 재진행 한다.
도 2는 일 실시예에 따른 듀얼 모듈러 리던던시 및 오류 예측을 이용한 고성능 컴퓨팅 방법의 흐름도이다.
210단계에서, 듀얼 모듈에서 쓰레드 스케쥴러에 배정된 인스트럭션의 순서로 동일한 작업을 수행한다. 220단계에서, 오류 발생 시, 컨트롤러에서 저장부의 오류 예측 히스토리에 기초하여 오류를 예측한다. 230단계에서, 컨트롤러에서 예측된 오류가 아닌 값으로 오류 발생시 사용된 인스트럭션을 다른 모듈에서 실행시킨다. 240단계에서, 컨트롤러에서 실행 결과에 기초하여 모듈에서의 작업의 중지 여부를 결정한다.
쓰레드 스케쥴러에 최우선 배정된 인스트럭션이 모듈에서 실행되어 값을 출력하면 이 값은 컨트롤러에 입력되어 예측된 값과 비교된다. 컨트롤러는 만약 이 값이 다르다면 모든 작업을 중지시키고 체크포인트로 돌아가서 다시 실행하게 되고, 동일한 경우 실행시키던 동작들을 계속 진행시킨다.
도 3은 다른 일 실시예에 따른 듀얼 모듈러 리던던시 및 오류 예측을 이용한 고성능 컴퓨팅 방법의 흐름도이다.
310단계에서, 듀얼 모듈에서 쓰레드 스케쥴러에 배정된 인스트럭션의 순서로 동일한 작업을 수행한다.
320단계에서, 듀얼 모듈 각각에서 수행된 작업의 제1 결과 값을 비교한다.
330단계에서, 컨트롤러에서 각 모듈의 실행 결과 값이 서로 다르면, 오류 발생으로 판단한다. 실행 결과 값이 서로 동일하면 계속해서 모듈은 작업을 수행한다.
340단계에서, 컨트롤러는 오류 발생시 사용된 인스트럭션을 쓰레드 스케쥴러에 최우선 순위로 배정한다.
350단계에서, 컨트롤러는 저장부의 오류 예측 히스토리에 기초하여 오류를 예측한다.
360단계에서, 모듈은 예측된 오류가 아닌 값에 대해 쓰레드 스케쥴러에 최우선 순위로 배정된 인스트럭션을 실행한다. 여기서 모듈은 오류가 발생하지 않은 다른 모듈을 의미한다.
370단계에서, 컨트롤러는 최우선 순위로 배정된 인스트럭션으로 예측된 오류가 아닌 값이 실행된 제2 결과 값이 제1 결과 값과 동일하면 예측이 성공했다고 판단하여 작업을 계속 진행시키고, 제2 결과 값이 제1 결과 값과 다르면 380단계에서 컨트롤러는 작업을 중지시킨다.
컨트롤러는 예측이 성공했다면 저장부에서 사용된 값을 유지하고, 예측이 실패했다면 저장부에 신호를 주어 사용된 값을 변경한다. 위 동작은 모듈 당이 아니라 하나의 SM(Stream Multiprocessor) 당 하나씩 배치되어 수행될 수 있어서, 모듈 당 추가적인 하드웨어가 필요한 다른 방식들에 비해서 적은 하드웨어로 히스토리 기반 오류 예측이 가능하다.
도 4는 또 다른 일 실시예에 따른 듀얼 모듈러 리던던시 및 오류 예측을 이용한 고성능 컴퓨팅 방법의 흐름도이다.
410단계에서, 컨트롤러는 오류 예측이 실패한 경우 오류가 영향을 미치는 캐시를 확인한다. 420단계에서, 컨트롤러는 쓰레드 스케쥴러에 입력된 오류 확인 목적의 쓰레드 전에 오류가 영향을 미치는 캐시를 사용한 쓰레드를 확인한다. 430단계에서, 오류 예측이 실패한 것으로 결정되면 확인된 쓰레드를 데이터 해저드(data hazard)로 결정한다. 440단계에서, 컨트롤러는 데이터 해저드로 결정된 쓰레드에 파이프라인 버블링을 수행한다.
오류 예측이 실패했을 경우, 변경되었던 캐시가 다른 캐시에 영향을 주었다면 이 값을 재실행시켜 변경하기 위하여 저장 공간이 많이 필요하게 되고, 저장하기 위한 동작이 추가적으로 발생하게 되므로 이 값을 보존하기 위하여 데이터 해저드에 대한 결정이 필요하다.
이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPA(field programmable array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.
소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.
100: 듀얼 모듈러 리던던시 및 오류 예측을 이용한 고성능 컴퓨팅 장치
110: 제1 모듈
120: 제2 모듈
130, 140: 저장부
150: 컨트롤러
160, 170: 쓰레드 스케쥴러
180: 비교부

Claims (13)

  1. 쓰레드 스케쥴러에 배정된 인스트럭션의 순서로 동일한 작업을 수행하는 듀얼 모듈;
    상기 듀얼 모듈의 모듈 별로 오류 예측 히스토리를 저장하는 저장부; 및
    오류 발생 시, 상기 히스토리에 기초하여 오류를 예측하고, 예측된 오류가 아닌 값으로 오류 발생시 사용된 인스트럭션의 실행 결과에 기초하여 상기 작업의 중지 여부를 결정하는 컨트롤러
    를 포함하는 듀얼 모듈러 리던던시 및 오류 예측을 이용한 고성능 컴퓨팅 장치.
  2. 제1항에 있어서,
    상기 듀얼 모듈 각각에서 수행된 작업의 제1 결과 값을 비교하는 비교부
    를 더 포함하는 듀얼 모듈러 리던던시 및 오류 예측을 이용한 고성능 컴퓨팅 장치.
  3. 제2항에 있어서,
    상기 컨트롤러는
    상기 제1 결과 값이 서로 다르면, 오류 발생으로 판단하고 오류 발생시 사용된 인스트럭션을 상기 쓰레드 스케쥴러에 최우선 순위로 배정하는
    듀얼 모듈러 리던던시 및 오류 예측을 이용한 고성능 컴퓨팅 장치.
  4. 제3항에 있어서,
    상기 컨트롤러는
    최우선 순위로 배정된 인스트럭션으로 상기 예측된 오류가 아닌 값이 실행된 제2 결과 값이 상기 제1 결과 값과 동일하면 상기 작업을 계속 진행시키고, 상기 제2 결과 값이 상기 제1 결과 값과 다르면 상기 작업을 중지시키는
    듀얼 모듈러 리던던시 및 오류 예측을 이용한 고성능 컴퓨팅 장치.
  5. 제4항에 있어서,
    상기 컨트롤러는
    상기 제2 결과 값과 상기 제1 결과 값이 동일하면 예측이 성공한 것으로 판단하고 상기 예측된 오류가 아닌 값을 그대로 유지하고,
    상기 제2 결과 값이 상기 제1 결과 값과 다르면 예측이 실패한 것으로 판단하고, 상기 예측된 오류가 아닌 값을 변경하는
    듀얼 모듈러 리던던시 및 오류 예측을 이용한 고성능 컴퓨팅 장치.
  6. 제1항에 있어서,
    상기 컨트롤러는
    상기 오류 예측이 실패한 경우 상기 오류가 영향을 미치는 캐시를 확인하고, 상기 쓰레드 스케쥴러에 입력된 오류 확인 목적의 쓰레드 전에 상기 캐시를 사용한 쓰레드를 확인하여, 상기 확인된 쓰레드를 데이터 해저드(data hazard)로 결정하는
    듀얼 모듈러 리던던시 및 오류 예측을 이용한 고성능 컴퓨팅 장치.
  7. 제6항에 있어서,
    상기 컨트롤러는
    상기 데이터 해저드로 결정된 쓰레드에 파이프라인 버블링을 수행하는
    듀얼 모듈러 리던던시 및 오류 예측을 이용한 고성능 컴퓨팅 장치.
  8. 듀얼 모듈에서 쓰레드 스케쥴러에 배정된 인스트럭션의 순서로 동일한 작업을 수행하는 단계;
    오류 발생 시, 컨트롤러에서 저장부의 오류 예측 히스토리에 기초하여 오류를 예측하는 단계;
    상기 컨트롤러에서 상기 예측된 오류가 아닌 값으로 오류 발생시 사용된 인스트럭션을 다른 모듈에서 실행시키는 단계; 및
    상기 컨트롤러에서 상기 실행 결과에 기초하여 상기 작업의 중지 여부를 결정하는 단계
    를 포함하는 듀얼 모듈러 리던던시 및 오류 예측을 이용한 고성능 컴퓨팅 방법.
  9. 제8항에 있어서,
    상기 듀얼 모듈 각각에서 수행된 작업의 제1 결과 값을 비교하는 단계
    를 더 포함하는 듀얼 모듈러 리던던시 및 오류 예측을 이용한 고성능 컴퓨팅 방법.
  10. 제9항에 있어서,
    상기 컨트롤러에서 상기 제1 결과 값이 서로 다르면, 오류 발생으로 판단하고 오류 발생시 사용된 인스트럭션을 상기 쓰레드 스케쥴러에 최우선 순위로 배정하는 단계
    를 더 포함하는 듀얼 모듈러 리던던시 및 오류 예측을 이용한 고성능 컴퓨팅 방법.
  11. 제10항에 있어서,
    상기 작업의 중지 여부를 결정하는 단계는
    상기 최우선 순위로 배정된 인스트럭션으로 상기 예측된 오류가 아닌 값이 실행된 제2 결과 값이 상기 제1 결과 값과 동일하면 상기 작업을 계속 진행시키고, 상기 제2 결과 값이 상기 제1 결과 값과 다르면 상기 작업을 중지시키는
    듀얼 모듈러 리던던시 및 오류 예측을 이용한 고성능 컴퓨팅 방법.
  12. 제8항에 있어서,
    상기 컨트롤러에서 상기 오류 예측이 실패한 경우 상기 오류가 영향을 미치는 캐시를 확인하고, 상기 쓰레드 스케쥴러에 입력된 오류 확인 목적의 쓰레드 전에 상기 캐시를 사용한 쓰레드를 확인하여, 상기 확인된 쓰레드를 데이터 해저드(data hazard)로 결정하는 단계
    를 더 포함하는 듀얼 모듈러 리던던시 및 오류 예측을 이용한 고성능 컴퓨팅 방법.
  13. 제12항에 있어서,
    상기 컨트롤러에서 상기 데이터 해저드로 결정된 쓰레드에 파이프라인 버블링을 수행하는 단계
    를 더 포함하는 듀얼 모듈러 리던던시 및 오류 예측을 이용한 고성능 컴퓨팅 방법.
KR1020160155492A 2016-11-22 2016-11-22 듀얼 모듈러 리던던시 및 오류 예측을 이용한 고성능 컴퓨팅 장치 및 그 방법 KR101923778B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160155492A KR101923778B1 (ko) 2016-11-22 2016-11-22 듀얼 모듈러 리던던시 및 오류 예측을 이용한 고성능 컴퓨팅 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160155492A KR101923778B1 (ko) 2016-11-22 2016-11-22 듀얼 모듈러 리던던시 및 오류 예측을 이용한 고성능 컴퓨팅 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20180057172A KR20180057172A (ko) 2018-05-30
KR101923778B1 true KR101923778B1 (ko) 2018-11-29

Family

ID=62300308

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160155492A KR101923778B1 (ko) 2016-11-22 2016-11-22 듀얼 모듈러 리던던시 및 오류 예측을 이용한 고성능 컴퓨팅 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR101923778B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7747932B2 (en) 2005-06-30 2010-06-29 Intel Corporation Reducing the uncorrectable error rate in a lockstepped dual-modular redundancy system
JP2012220994A (ja) 2011-04-04 2012-11-12 Nippon Telegr & Teleph Corp <Ntt> 誤操作推定方法、誤操作推定装置及び誤操作推定プログラム
JP2014016865A (ja) 2012-07-10 2014-01-30 Canon Machinery Inc エラー情報表示装置およびエラー情報表示方法
JP2014134842A (ja) 2013-01-08 2014-07-24 Hitachi Ltd 検証装置及び検証方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7747932B2 (en) 2005-06-30 2010-06-29 Intel Corporation Reducing the uncorrectable error rate in a lockstepped dual-modular redundancy system
JP2012220994A (ja) 2011-04-04 2012-11-12 Nippon Telegr & Teleph Corp <Ntt> 誤操作推定方法、誤操作推定装置及び誤操作推定プログラム
JP2014016865A (ja) 2012-07-10 2014-01-30 Canon Machinery Inc エラー情報表示装置およびエラー情報表示方法
JP2014134842A (ja) 2013-01-08 2014-07-24 Hitachi Ltd 検証装置及び検証方法

Also Published As

Publication number Publication date
KR20180057172A (ko) 2018-05-30

Similar Documents

Publication Publication Date Title
CN111164578B (zh) 核内锁步模式的错误恢复
US9063906B2 (en) Thread sparing between cores in a multi-threaded processor
CN109891393B (zh) 使用检查器处理器的主处理器错误检测
US20010034824A1 (en) Simultaneous and redundantly threaded processor store instruction comparator
US8819485B2 (en) Method and system for fault containment
US8484508B2 (en) Data processing apparatus and method for providing fault tolerance when executing a sequence of data processing operations
US9032190B2 (en) Recovering from an error in a fault tolerant computer system
US9152510B2 (en) Hardware recovery in multi-threaded processor
US20060184770A1 (en) Method of implementing precise, localized hardware-error workarounds under centralized control
JP2009501367A (ja) ロックステップ式二重化モジュール冗長システムにおける訂正不能エラーレートの低減
US20180129573A1 (en) Error detection
US20140181594A1 (en) Signature-Based Store Checking Buffer
JP2005166057A (ja) 障害検出コンピュータシステム
CN108694094B (zh) 用于处理存储器访问操作的装置和方法
US7249358B2 (en) Method and apparatus for dynamically allocating processors
US20010037447A1 (en) Simultaneous and redundantly threaded processor branch outcome queue
US9594648B2 (en) Controlling non-redundant execution in a redundant multithreading (RMT) processor
US20190121689A1 (en) Apparatus and method for increasing resilience to faults
US6799285B2 (en) Self-checking multi-threaded processor
US9213608B2 (en) Hardware recovery in multi-threaded processor
KR101923778B1 (ko) 듀얼 모듈러 리던던시 및 오류 예측을 이용한 고성능 컴퓨팅 장치 및 그 방법
CN107423029B (zh) 计算单元
US11392385B2 (en) System and method for auto-recovery in lockstep processors
US20100088544A1 (en) Arithmetic device for concurrently processing a plurality of threads
US10289332B2 (en) Apparatus and method for increasing resilience to faults

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right