KR101911146B1 - 그래핀 표면의 잔여물 제거 방법 - Google Patents

그래핀 표면의 잔여물 제거 방법 Download PDF

Info

Publication number
KR101911146B1
KR101911146B1 KR1020160136179A KR20160136179A KR101911146B1 KR 101911146 B1 KR101911146 B1 KR 101911146B1 KR 1020160136179 A KR1020160136179 A KR 1020160136179A KR 20160136179 A KR20160136179 A KR 20160136179A KR 101911146 B1 KR101911146 B1 KR 101911146B1
Authority
KR
South Korea
Prior art keywords
graphene
electrochemical treatment
poly
voltage
electrochemical
Prior art date
Application number
KR1020160136179A
Other languages
English (en)
Other versions
KR20180043477A (ko
Inventor
박병주
Original Assignee
광운대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광운대학교 산학협력단 filed Critical 광운대학교 산학협력단
Priority to KR1020160136179A priority Critical patent/KR101911146B1/ko
Publication of KR20180043477A publication Critical patent/KR20180043477A/ko
Application granted granted Critical
Publication of KR101911146B1 publication Critical patent/KR101911146B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H01L21/32125—Planarisation by chemical mechanical polishing [CMP] by simultaneously passing an electrical current, i.e. electrochemical mechanical polishing, e.g. ECMP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

본 발명의 목적은 그래핀 소자의 그래핀 표면의 잔여물을 제거하는 방법을 제공하는 것이다. 구체적으로, 그래핀을 사용하여 소자를 제작하는 경우, 그래핀 소자를 전기화학 처리하는 단계를 포함한다.
그래핀 소자 제조 시에 전기화학 처리 방식을 적용하여 짧은 시간 동안에 그래핀 소자의 그래핀 상에 형성된 잔여 불순물 등을 효과적으로 제거할 수 있다.

Description

그래핀 표면의 잔여물 제거 방법{Method for removal of polymer residues on a graphene film}
본 발명은 그래핀 소자 제작 공정 후 남아 있는 고분자 레지듀(residue) 등의 잔여 불순물을 전기화학 방법으로 그래핀의 손상 또는 소실 없이 제거하는 방법에 관한 것이다.
그래핀은 2차원적으로 탄소 원자들이 육각형 형태로 배열된 얇은 단일 원자층 물질이며, 그 내부의 전하가 제로 유효 질량 입자(zero effective mass particle)로 작용하기 때문에, 새롭고 우수한 물성이 다양하게 발현하여 많은 주목을 받고 있다. 그래핀은 지금까지 알려진 물질 중에 가장 얇으면서도, 전자 이동 속도가 실리콘보다 빨라 매우 높은 전기 전도도를 가지며, 또한 높은 열전도도, 탄성 등을 가지는 것뿐만 아니라 다이아몬드에 준할 정도로 강하면서도 유연한 물질로 알려져 있다.
이와 같은 그래핀은 그 우수한 특성에 기반하여 새로운 구조 재료로써 사용되거나, 기존의 무기 반도체 전자 소재를 대체할 수 있는 신물질로 기대되고 있다. 그래핀은 플렉서블 디스플레이와 더불어 터치 패널 등 차세대 디스플레이 분야와 태양 전지 등의 에너지 산업분야, 스마트 윈도우, RFID 등 다양한 전자 산업 분야에서 신소재 측면에서 활용도가 계속 확대되고 있다.
그래핀의 생성방법은 기계적 박리법, 화학적 박리법, 화학기상증착법 (chemical vapor deposition: CVD) 또는 분자선에피탁시(MBE) 등이 있다. 기계적 박리법과 화학적 박리법은 전사가 필요 없는 과정이며, 전자잉크 또는 첨가제 등으로 기술개발이 이루어지고 있지만 대면적 및 고품질을 동시에 만족시키는 그래핀을 얻는데 문제점이 있다. CVD법은 고온에서 탄소를 잘 흡착하는 전이금속을 촉매 층으로 이용하여 그래핀을 합성하는 방법이다. 일반적 성장방법은 촉매 층으로 활용할 니켈(Ni) 또는 구리(Cu) 등을 챔버에 넣고 약 700-1000 ℃의 고온에서 메탄, 수소 혼합 가스와 반응시켜 흡착되도록 하고 이어, 급속히 냉각을 수행하여 탄소를 결정화시키는 방법으로 그래핀을 성장시키는 방법이다. CVD법의 일반적인 조건은 Nano Lett., 2009, 9(1), pp 30-35 and ACS Nano, 2012, 6 (3), pp 2319-2325 문헌에서 찾을 수 있다.
이렇게 합성된 그래핀은 촉매 층인 금속을 제거함으로써 그래핀을 촉매금속기판으로부터 분리시킨 후 원하는 용도에 맞게 사용할 수 있다. 그래핀의 층수는 촉매의 종류, 성장시간, 냉각속도 및 가스의 농도 등을 조절함으로써 선택적 성장이 가능하다. CVD법을 사용하여 성장한 그래핀은 수 제곱 미터 이상의 크기까지 그래핀을 성장시킬 수 있고, 성장 조건을 조절하여 수 마이크로미터의 크기를 가진 조각들로 구성되게 성장할 수도 있다. 그러나 금속박편 또는 금속박막에 성장한 그래핀은 소자 응용이나 품질검사를 위해서는 다른 타겟 기판에 전사해야 되기 때문에 그 응용에 제한이 있어 별도의 전사(Transfer)기술의 적용이 요구된다.
금속박편위에 성장된 그래핀의 전사방법은 그래핀이 형성된 시편 상부에 고분자 등의 지지막(층)을 형성한 후, 시편을 금속 식각용액에서 에칭하고, 증류수에 린스한 후 임의의 타겟 기판에 전사하고, 지지막을 제거하는 일반적인 방법으로부터, 그래핀이 증착된 금속박편을 롤에 감아 에칭하고 에칭된 그래핀을 롤에 수집하는 롤-투-롤 방법까지 다양하게 개발되었다. 그러나 금속박편 또는 금속박막의 전 영역에 성장된 그래핀을 고분자 등의 레지듀 등의 잔여 불순물 없이 전사하는 방법이 개발되지 않아 많은 응용분야가 있음에도 불구하고 그래핀의 응용에는 상당한 어려움이 있다. 특히, 그래핀 소자는 단일층 또는 수 층의 그래핀 채널로 이루어진 소자이기 때문에 제거되지 않은 수백 나노미터 이하의 고분자 등의 레지듀들도 그래핀의 전하 이동도에 큰 영향을 준다.
또한, 열을 가했을 때 접착력을 잃는 고분자 접착제를 지지막으로 이용하는 전사방법을 사용하는 경우, 대면적 전사에 유리하고 그래핀에서 거대 핀홀(pinhole) 없이 전사할 수 있다. 그러나 현재 고분자 지지막 또는 접착제로 사용되고 있는 고분자 또는 포토레지스트는 대부분이 유기물을 이용하므로, 소수성의 그래핀에서 잔여물들을 완전히 제거하기는 어려우며, 소자제조 공정 중에 여러 공정 반응을 이용해야 하므로, 불순물이 그래핀 위에 생성될 수도 있어서 잔여 불순물 없이 전사하기가 매우 어렵다는 단점이 있다.
따라서 상기 전사과정 중에서 그래핀 위에 형성되는 잔여 불순물들이 그래핀 박막의 고유 특성과 관련된 소자의 특성을 저하시키는 원인으로 작용하는 것을 방지하기 위해서는 그래핀들의 표면에 부착된 불순물을 제거하는 별도의 세정 공정이 요구된다.
기존의 대표적인 고분자 잔여물 제거 방법으로, 진공 중 열처리 방법(APPLIED PHYSICS LETTERS, Vol 99, 122108, 2011)이 있다. 고진공 중에서 고온으로(300 ℃, 3 hours) 열처리하여 그래핀 상부에 남아 있는 고분자 지지체 (PMMA: Polymethylmethacrylate, 폴리메틸메타크릴레이트) 잔여물을 열분해하여 제거하는 방법이다. 그러나, 이 방법은 제조비용이 상승하고, 공정이 복잡하고, 처리 시간이 길 뿐만 아니라, 완전한 PMMA 잔여물 제거가 어렵다는 단점으로 인하여, 상업적 이용가능성을 감소시킨다.
이에 대하여, 정전기를 띠는 러빙 천을 그래핀 표면에 문질러 그래핀 상에 남아있는 음('-')전하로 대전된 PMMA 레지듀를 제거하는 방법이 개발되었다.(ADVANCED MATERIALS, Vol. 26, 637-644, 2013). 그러나 이 방법은 러빙 천과 그래핀 사이에 역학적인 접촉 과정으로 인하여, 그래핀이 손상될 가능성이 매우 높고, 러빙천의 준비 등 처리 공정이 복잡하며 대면적을 균일하게 적용하기 어렵다는 단점으로 인하여, 상업적 이용가능성이 낮다.
본 발명이 해결하고자 하는 과제는 그래핀 소자 제조 시에 그래핀 상부에 생성될 수 있는 불순물 또는 잔여물을 효과적으로 제거하고 결함 등이 발생되지 않게 하기 위해, 그래핀 소자를 제작하는 과정 중 또는 후에 상온, 상압에서 짧은 시간 동안에 전기화학(Electrochemical, EC) 처리를 수행함으로서, 고분자 레지듀 등의 불순물 등을 그래핀에서 효과적으로 제거하는 방법을 제공하고자 하는 것이다.
상기 과제를 해결하기 위한 본 발명에 따른 그래핀 소자 표면의 잔여 불순물을 제거하는 방법은 그래핀을 사용하여 제작한 그래핀 소자를 전기화학 처리하는 단계를 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명은 전기화학 처리 방법으로 그래핀 소자의 표면에 형성된 잔여 불순물을 그래핀으로부터 분리, 제거하는 방법에 관한 것으로, 상기 방법은
a. N이 2 이상인 N-전극 전기화학 시스템을 제공하는 단계로서, 상기 N-전극 전기화학 시스템은, 예를 들어 N = 2인 경우,
- 적어도 하나는 잔여 불순물이 존재하는 그래핀 작업 전극(WE: working electrode), 및
- 적어도 하나의 대향 전극(CE: counter electrode),
또는, 예를 들어 N > 2인 경우
- 적어도 하나는 잔여 불순물이 존재하는 그래핀 작업 전극(WE: working electrode), 및
- 적어도 하나의 대향 전극(CE: counter electrode),
- 적어도 하나의 기준 전극(RE: reference electrode),
- 그리고 N 이 2 이상의 경우, 공통으로, 상기 전극들을 연결하는 적어도 1종의 전해질로서, 여기서 상기 잔여 불순물이 존재하는 그래핀 작업 전극은 액상 전해질과 접촉하는 것인, 적어도 1종의 전해질
을 포함하는 N-전극 전기화학 시스템을 제공하는 단계; 및
b. 적어도 하나의 상기 잔여 불순물이 형성된 그래핀 작업 전극(WE) 및 적어도 하나의 상기 대향 전극(CE) 사이에 전압을 인가하고, 상기 잔여 불순물이 형성된 그래핀 작업 전극(WE) 및 상기의 적어도 하나의 기준 전극(RE) (또는 대향 전극(CE), N = 2의 경우) 사이의 전압을 측정, 조절하여 그래핀 상의 잔여 불순물을 상기 전도성 그래핀으로부터 분리, 제거하는 단계를 포함한다.
본 발명의 추가적 측면은 이하의 설명, 도면, 실시예 및 청구항들로부터 더욱 명확해진다.
본 발명의 실시예들에 의하면 적어도 다음과 같은 효과가 있다.
즉, 본 발명의 실시예에 따른 그래핀 표면의 잔여물을 제거하는 방법은 그래핀을 사용하여 제작한 그래핀 소자의 그래핀 요소를 전기화학 처리하는 단계를 포함한다.
그래핀 소자에 전기화학 처리 방식을 적용하여 상온, 상압에서 짧은 시간 동안에 소자의 그래핀 상부에 형성되어 있는 잔여 불순물을 효과적으로 제거할 수 있어, 고품질의 그래핀 소자를 얻을 수 있을 것으로 기대되며, 다양한 전자소자 (터치 패널 등 차세대 디스플레이 분야와 태양 전지 등의 에너지 산업분야, 스마트 윈도우, RFID 등)와 같은 기기들에서 그 활용도가 확대될 것으로 기대된다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 기준예에 따른 그래핀 FET (Field Effect Transistor) 제작 과정에 대한 모식도이다.
도 2는 본 발명의 일 기준예에 따라 제작된 그래핀 FET에서 전기화학 처리 전에 관찰된 게이트 인가전압에 따른 소스-드레인 전류 특성 데이터 그래프 이다.
도 3은 (a) 본 발명의 그래핀의 잔여 불순물을 제거하기 위한 전기화학 시스템의 3-전극 버전의 사진이다. 왼쪽에 불순물이 남아있는 그래핀이 고정되어 있다(작업 전극: WE). 가운데에 상용 Ag/AgCl 기준 전극(RE)을, 오른쪽에 대향 전극(CE)으로서 Pt 와이어를 볼 수 있다. (b) 상기 설정의 개략도이다. (c) 본 발명의 일 실험예에 따라 그래핀 작업 전극 WE을 전기화학 처리 시, 삼각파 형태의 인가전압(+0.5 V ~ -0.5 V)에 따라 흐르는 그래핀 WE의 전류 Voltammogram 특성 그래프이다. (7 cycle 반복 scan)
도 4는 (a) 본 발명의 일 비교예에 따라 그래핀 활성층 작업전극을 전기화학 처리 시, 삼각파 형태의 인가 전압(+0.5 V ~ 0 V)에 따른 그래핀 WE의 Voltammogram 특성 그래프이다. (7 cycle 반복 scan) (b) 본 발명의 일 비교예에 따라 그래핀 FET의 그래핀 활성층을 WE로 사용하여 전기화학 처리한 후에 관찰한 그래핀 FET의 게이트 인가전압에 따른 소스-드레인 전류 특성 데이터 그래프 이다.
도 5는 (a) 본 발명의 일 실시예에 따라 그래핀 활성층 작업전극을 전기화학 처리 시, 삼각파 형태의 인가 전압(0 V ~ -0.5 V)에 따른 그래핀 WE의 Voltammogram 특성 그래프이다. (7 cycle 반복 scan) (b) 본 발명의 일 실시예에 따라 그래핀 FET의 그래핀 활성층을 WE로 사용하여 전기화학 처리한 후에 관찰한 그래핀 FET의 게이트 인가전압에 따른 소스-드레인 전류 특성 데이터 그래프 이다.
도 6은 본 발명의 일 실시예에 따라 전기화학 처리된 (0 V ~ -0.5 V) 그래핀 FET 소자의 그래핀의 저항 특성 그래프 이다. 비교를 위해, 비교예와 기준예 소자의 특성도 함께 도시되었다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
그래핀은 탄소로 구성된 단일 원자층의 물질로 여러 가지 생산방법이 있다. 기계적 박리법은 고품질로 생산 가능하나 대면적 및 대용량 생산이 어렵고 화학적 박리법은 대량생산이 가능하나 고품질을 얻기 어려운 측면이 있다. 따라서 상업적 목적의 그래핀의 생산은 대면적 및 대용량 생산에 적합한 화학기상증착 (CVD) 법이 일반적으로 사용된다. 사용가능한 촉매금속은 Cu, Ni, Co, Cr, Ag, Au, Al, Mg, Mn, Ir, Pt, Ru, Rh, Fe, W, Ta, Ti, U, V, Zr, 또는 이들의 합금 등의 금속 호일, 단결정 또는 스퍼터링된 금속 박막이며 고품질의 그래핀은 주로 Cu, Ni 등의 박편에서 얻어진다. 이 방법은 구리(Cu)와 같은 금속박편만 주어지면, 금속박편 표면과 같은 크기로 그래핀을 성장할 수 있는 장점이 있다. 본 발명에서 그래핀 전사방법은 CVD법으로 성장한 샘플을 사용하여 설명한다. 그러나 그래핀 샘플은 다른 성장방법의 샘플도 무방하다. 금속박편은 다양한 금속을 사용할 수 있으나 본 발명에서는 구리박편을 가지고 설명한다.
일예로, 그래핀 성장은 구리박편을 사용하여 CVD 시스템에서 수행한다. CVD 시스템에 삽입하기 전에, 구리 호일을 아세톤, 탈이온수, 이소프로판올로 씻은 다음, 질소 기류 하에 통풍 건조시킨다. 구리박편을 석영튜브에 넣고 600-1100 ℃의 고온에서 메탄, 수소 혼합가스와 반응시켜 흡착되도록 한다. 보다 상세하게 설명하면 구리박편은 석영튜브에 설치되며 진공펌프를 가동한 후 소량의 수소를 흘려주면서 히터를 가열한다. 온도상승 구간에서 시간은 성장온도까지 약 30-40 분 정도 소요되고, 진공도는 30-50 mTorr를 유지한다. 성장온도에 도달하기 전 1050 ℃에서 H2(1000 s.c.c.m.)/Ar(300 s.c.c.m.) 하에 2.5 mbar에서 3 시간 동안 어닐링(anneal)한다. 다음 절차는 성장온도까지 올리고 온도를 안정화한 후 메탄 전구체(1 s.c.c.m.)를 10 분 동안 주입하는 단계이다. 성장시간은 문헌의 방법을 따라 성장시킨다. (Journal of Physical Chemistry C. (2012), 116, 24068-24074); 성장한 후에는 메탄 공급을 중지하고 급속히 냉각을 해 주어야 한다. 이때 수소는 전 공정에서 흘려주어야 하며 질소, 아르곤 가스로 대체하여 사용할 수 있다. 본 발명에서 인용된 성장파라미터는 사용한 성장장치에 따라 다를 수 있으며 절대적인 것은 아니다. 메탄은 아세틸렌, 에틸렌 등으로 대치하여 사용할 수 있다.
구리박편 또는 구리박막에 성장된 그래핀 (구리기판-그래핀)은 그래핀의 품질검사 또는 전자소자, 생체감응소자, 센서 등을 제작하기 위해 산화막이 있는 실리콘 기판, 또는 연성기판 등으로 전사된다.
그래핀 전사는 그래핀이 성장되어 있는 금속(구리) 기판을 사용하여, 일반적으로 다음의 단계들에 의해 제조된다: 상기 (구리)기판-그래핀을 지지체층의 전구체로 코팅한 후, 선택적으로, (구리)기판-그래핀-지지체층 접합층을 제공하기 위하여 상기 지지체층 전구체를 처리하여 제조하는 단계. 여기서, 지지체층 전구체를 처리하는 단계는 경화되지 않은 고분자를 경화시키는 단계에 해당된다. UV 경화, 화학적 경화, 열경화, 또는 이들의 조합이 사용될 수 있다. 이러한 방법으로, (구리)기판-그래핀-지지체층 접합층이 형성된다.
(구리)기판-그래핀-지지체층 접합층은 다양한 기판에 전사될 수 있으며, 포토리소그래피 공정 후 소자로 제작될 수 있다.
일부예로서, 전사용 지지막(층)은 고분자 코팅층일 수 있다. 이 경우, 그래핀 상에 고분자 용액을 스핀코팅 또는 드롭 코팅(drop coating)한 후 굳히는 것으로 전사용 고분자 지지막을 형성할 수 있다. 전사용 고분자 지지막은 그래핀을 지지하여 타겟 기판에 전사하는 과정까지 처리가 용이하도록 도와주는 역할을 할 수 있다. 고분자로는 폴리메틸메타크릴레이트 (Polymethylmethacrylate:PMMA), 폴리아마이드 (polyamide:PA), 폴리부틸렌테레프탈레이트 (poly(butylenes terephtalate):PBT), 폴리카보네이트 (Polycarbonate:PC), 폴리에틸렌 (polyethylene:PE), 폴리옥시메틸렌 (poly(oxymethylene):POM), 폴리프로필렌 (polypropylene:PP), 폴리페닐에테르 (poly(phenylenether):PPE), 폴리스타이렌 (Polystylene:PS), 폴리설폰 (polysulfone:PSU), 액정성 고분자 (liquid crystal polymer:LCP), 폴리에테르에테르케톤 (poly(etheretherketone):PEEK), 폴리에테르이미드 (poly(etherimide):PEI), 폴리랙타이드 (polylactide:PLA), 폴리디메틸실록산 (poly(dimethylsiloxane:PDMS), poly(lactic acid) (PLA), poly(phthaldehyde) (PPA), 및 시클로올레핀코폴리머 (cycloolefin copolymer:COC), Su8, 포토리지스트(PR), poly(4-vinylpyridine) (P4VP), fluoropolymer (Cytop, Asahi Glass Co.) 중 적어도 하나를 사용할 수 있다. 또는 이들의 공중합체 또는 이들의 혼합물 중에서 선택된 것일 수 있다. 일 예로서 그래핀을 구리 박편위에 성장한 후, 기판 상에 2 ㎛ 두께의 PMMA 층(996k, 아니솔 중 20 %)을 스핀 코팅(1500 rpm, 60 s)한 다음, 80℃에서 10분 동안, 및 130℃에서 다시 10분 동안 경화하여 사용할 수 있다. 그러나, 전사용 고분자 지지막은 이에 한정되지 않는다. 예를 들어, 전사용 고분자 지지막은 그래핀을 전사 대상 타겟 기판에 이송하기 위하여 사용되는 것이라면 열박리 테이프(Thermal Release Tape) 또는 고분자 코팅 층 이외에도 실리콘 및 아크릴계 등의 다양한 필름이 사용될 수 있다. 참고로, 열박리 테이프는 상온에서 그 일면이 접착성을 가지지만, 소정 박리 온도 이상으로 가열되면 접착성을 잃는 성질을 가지는 것으로, 다양한 박리 온도를 구비한 제품을 선택할 수 있다. 또한, 전사 공정과정에서 포토리소그래피(Photolithography) 방식을 적용할 수 있다. 포토리소그래피는 기판 또는 그래핀 표면 위에 감광 성질이 있는 포토레지스트 (Photoresist)를 얇게 형성한 후, 원하는 마스크 패턴을 설치하고 빛을 가해 노광(Exposure) 및 패턴을 현상(Develop)하는 과정을 포함한다. 또한, 지지막은 다양한 재료 (Au 등)를 사용하여 제작할 수 있다. 그러나 본 발명에서는 이에 한정하지 않으며, 주로 PMMA 고분자를 가지고 설명한다.
다음으로 촉매금속한다. 금속기판은 습식 식각(에칭) 공정에 의해서 제거될 수 있다. 일부 실시예에서, 습식 식각 공정에 사용되는 식각액은 염화철(FeCl3), 질산철(Fe(NO3)3), 염화동(CuCl2), 암모늄퍼설페이트((NH4)2S2O8), 소듐퍼설페이트 (Na2S2O8) 용액 및 과수황산타입 용액 중 적어도 어느 하나를 이용할 수 있다. 예를 들어 시편을 지지막이 형성되지 않은 면을 식각용액에 향하게 하여 85℃에서 2시간 동안 용액에 떠있게 한다. 그런 다음, 시편을 신선한 에칭 용액으로 옮기고 실온에서 수 시간 반응시킨다.
다음으로, 식각이 완료되어 제조된 그래핀-지지체층 적층구조체를 세정하고 건조 한다. 세정 및 건조 공정에 의해서 그래핀에 잔류할 수 있는 식각액이 제거될 수 있다. 세정공정은 D.I. water로 불순물을 닦아내는 것으로 수행될 수 있다.
다음 단계에서, 분리된 그래핀-지지체층 적층 시료를 FET 용 SiO2(300 nm)/Si 기판 등의 다른 다양한 전기 분야에서 사용될 소자용 타겟 기판에 적용하여 접합, 정렬시키고, 건조할 수 있다. 본 발명의 일예로서, SiO2/Si 타겟 기판 위에 전사된 그래핀을 적용하여 그래핀 전사 소자를 제작하였으나 이에 한정되지 않은 것은 자명하다.
그래핀이 전사될 타겟 기판은, 예를 들어, 실리콘 기판, SOI(Silicon On Insulator) 기판, 갈륨비소 기판, 실리콘 게르마늄 기판, 세라믹 기판, 석영 기판, 또는 디스플레이용 유리 기판 등의 강성 기판이거나, 폴리이미드(Polyimide), 폴리 에틸렌 테레프탈레이트(PET: PolyEthylene Terephthalate), 폴리에틸렌 나프탈레이트(PEN: PolyEthylene Naphthalate), 폴리 메틸메타크릴레이트(PMMA: Poly Methyl MethAcrylate), 폴리카보네이트(PC: PolyCarbonate), 폴리에테르술폰(PES: PolyEtherSulfone), 폴리에스테르(Polyester) 등의 가요성 플라스틱 기판일 수 있다. 또한, 기판은 예를 들어, 빛을 투과시킬 수 있는 투명한 기판일 수 있다.
다음으로 타겟기판-그래핀-지지층 적층구조체에서 전사용 고분자 지지층을 제거하여 그래핀 전사 공정을 완료한다.
전사용 고분자 지지층이 열박리 테이프인 경우 소정의 열을 가하여 그래핀과 열박리 테이프를 분리한다. 한편, 전사용 고분자 지지막이 PMMA 등의 고분자 코팅 필름, 실리콘, 또는 아크릴 계열의 캐리어 필름인 경우 아세톤 또는 클로로포름 등과 같은 유기용매에 의해 지지체를 용해시키는 것과 같은 일반적인 방법에 의해, 또는 진공의 고온에서 지지체의 증발에 의해 제거될 수 있다.
전사용 지지막이 Au 증착막인 경우 Au를 에칭할 수 있는 식각 용액을 사용하여 그래핀에서 Au 지지막을 분리, 제거할 수 있다. (Scientific Reports 5, Article number: 17877,2015)
마지막으로 적층구조체에 도핑공정, 건조공정 및 분석공정이 더 진행될 수 있다. 그래핀의 도핑공정에 있어서, n형 그래핀은 n형 불순물이 도핑된 그래핀이며, n 형 불순물은 N, F, Mn로 구성된 군으로부터 선택된 하나 이상의 원소를 포함하며, 암모니아, 벤질 비올로겐(BV) 또는 이들의 혼합물로부터 선택될 수 있다. 반면에, p형 그래핀은 p형 불순물이 도핑된 그래핀이며, p 형 불순물은 O, Au, Bi로 구성된 군으로부터 선택된 하나 이상의 원소를 포함하며, CH3NO2, HNO3, HAuCl4, H2SO4, HCl, AuCl3, bis(trifluoromethanesulfonyl)amide (TFSA) 등으로 이루어진 그룹 중 적어도 하나의 화합물 또는 이들의 혼합물로부터 선택될 수 있다. 또한 그래핀은 불순물이 첨가되지 않은 프리스틴 그래핀일 수 있다. 그래핀의 형태는 단층 그래핀이거나 다층 그래핀을 모두 사용할 수 있다. 보다 바람직하게는 단층 그래핀을 이용할 수 있다.
이와 같이 전사된 그래핀층은 다양한 전기 소자 분야에서 사용될 준비가 된다. 일예로써, 그래핀 FET 소자 제작 방법으로, 광 또는 전자빔 리소그래피용 고분자 도포제를 스핀 코팅하여 고분자 지지막을 형성한 후, 구리박편을 에칭하고, 남겨진 그래핀-고분자 지지막 접합층을 산화막이 형성된 실리콘 타겟 기판에 정렬하고, 고분자 지지막을 아세톤 등의 유기 용제로 녹여내는 전사방법을 사용할 수 있다. 이와 같이, 전사된 그래핀은 플렉서블 디스플레이, 유기발광소자, 솔라셀, 터치스크린, 센서 등에 다양하게 사용될 수 있다.
상기의 그래핀 전사 공정에서, 전사용 지지막은 그래핀을 지지하여 타겟 기판에 전사하는 과정까지 처리가 용이하도록 도와주는 역할을 수행한다. 즉, 구리 에칭 용액 등의 에칭용액에 영향을 받지 않고, 증류수 린스과정에서는 그래핀을 보호하는 역할을 한다. 상기의 전사용 지지막으로 사용되는 고분자 등은 안정적인 전사에는 유용하나 고분자 등의 레지듀 없는 그래핀을 얻기 어렵고 전사 후 일반적인 세정 공정으로는 불순물을 제거하기가 어렵다.
상기의 불순물들은 지지막으로 사용된 고분자 또는 Au, 이외에도 금속 촉매 박편의 잔여물 또는 염화철(FeCl3), 질산철(Fe(NO3)3), 염화동(CuCl2), 암모늄퍼설페이트((NH4)2S2O8), 소듐퍼설페이트 (Na2S2O8) 과수황산물 등 에칭용으로 사용된 물질 및 이들의 화합물 등으로 구성될 수 있으나, 이에 한정되는 것은 아니다.
상기 과제를 해결하기 위한 일 실시예는 그래핀이 전사된 기판으로 제작하는 그래핀 소자를 전기화학 처리(Electrochemical Treatment)하는 단계를 포함한다. 즉, 본 발명의 전기화학 처리 과정으로 그래핀 표면의 잔여물을 제거하는 것이다.
본 발명의 전기화학 방법에서, N-전극 전기화학 시스템이 제공되는데, 여기서 N은 2 이상이다. 좋기로는 N은 3이지만, 필요에 따라 그 이상일 수도 있다.
도시한 특정 일 구현예에서, N = 3 으로, 전기화학 시스템은 도 3(a) 및 3(b)에 묘사되어 있으며, 다음을 포함한다:
- 적어도 하나는 잔여 불순물이 남은 그래핀인 것인 작업전극(WE),
- 적어도 하나의 대향 전극(CE), 및
- 적어도 하나의 기준 전극(RE).
상기 기준 전극은 전기화학에서 일반적으로 사용되는 기준 전극이면 어떠한 것이든 사용가능하다. 가장 좋기로는 SCE (Saturated Calomel Electrode), 또는 Ag/AgCl 기준 전극이다.
상기 대향 전극은 일반적으로 불활성 전극, 예컨대 Pt 또는 Au 전극과 같은 귀금속이다. 대안으로, 비금속 전극, 예를 들어 유리상 탄소, SiC이 대향 전극으로 사용될 수도 있다. 전위 가변기(Potentiostats)에서는, 전위가변기로부터 제어될 수 있는 다전극 시스템을 갖는 것이 사용 가능하다. 또한, 전기화학 시스템은, 상기 WE, RE 및 CE를 연결하는 적어도 하나의 전해질 용액을 포함한다. (도 3(a) 도 3(b) 참조)
본 발명의 전해질 용액은 전기화학에서 사용되는 전형적인 전해질이면 어떤 것이든 사용가능하다. 전해질(구체적으로 액체 전해질)은, 수용성 또는 유기 용매성 액체이다. 액체 전해질용 액체로는 좋기로는 계면활성제, 버퍼 및 염과 같은 전해질을 포함할 수 있는 acetonitrile (ACN), chloroform, dimethylformamide (DMF), N,N'-dimethylacetamide (DMAc), dimethylsulphoxide (DMSO), N-methylpyrrolidone (NMP), tetrahydrofuran (THF), dichloromethane (MC), 1,2-dichloroethane (DCE), 1,2-dichlorobenzene (DCB), hexamethylphosphoramide (HMPA), γ-butyrolactone (GBL), 1,3-dimethyl-2-imidazolidinone (DMEU) 또는 H2O, Methanol 등의 용액이다. 염, 예컨대 tetrabutylammonium tetrafluoroborate (TBABF4), tetrabutylammonium hexafluorophosphate (TBAPF6), tetraethylaxnmonium perchlorate (TEAP), tetrabutylammonium perchlorate (TBAP), tetrahexylammonium perchlorate (THAP), tetraheptylainmonium perchiorate (THpAP) 등이 보통 전기화학 반응을 위한 이온 투입을 위하여 상기 수용성 또는 유기 용제성 액체에 첨가될 수 있다. 특정 가스, 예컨대 건조 가스, 수소 또는 질소는, 특정 전기화학 반응을 촉진하거나 피하기 위한 목적으로 원하는 조건을 만들기 위하여, 액상 전해질에 첨가될 수 있다.
N-전극 전기화학 시스템은 상기 불순물이 남아있는 그래핀인 작업 전극(WE) 및 상기 대향 전극(CE) 사이에 전압을 인가한다. 이와 동시에, 상기 불순물이 남아있는 그래핀 작업 전극(WE) 및 상기 기준 전극(RE) 사이의 전압을 측정한다. 전류가 WE 및 CE 사이를 흐르는 동안, 전압은 RE 및 WE 사이에 일반적으로 고정된다. N = 2 인 전기화학 시스템에서는 상기 불순물이 남아있는 그래핀인 작업 전극(WE) 및 상기 대향 전극(CE), 두 전극 사이에 전압을 인가한다 (기준전극 없음). 이와 동시에, 상기 불순물이 남아있는 그래핀 작업 전극(WE) 및 상기 상대 전극(CE) 사이의 전압도 측정하여, 전류와 전압을 WE 및 CE 사이에서 조절하게 된다. 이 경우 (N = 2), 구조는 단순하지만, 전류 흐름에 의해 (iR drop) 정밀한 전압의 조절에 어려움이 발생할 수 있음을 감수해야 한다.
이러한 그래핀 표면 전기 화학 반응으로 인하여, 결과적으로, 상기 불순물이 남아있는 그래핀 전극에서 불순물들이 분리된다. 그런 다음, 고품질의 순수한 그래핀을 얻을 수 있다.
이때, 기준 전극에 의해, 전기화학 공정 (및 그 결과 상기 그래핀으로부터 불순물의 분리)은 조심스럽게 제어된다. 특히, 전기화학 공정을 조심스럽게 제어함으로써, 상기 불순물이 남아있는 그래핀 작업 전극(WE)에서 그래핀을 보호하기 위해 수소 (또는 산소) 기포의 생성이 방지될 수 있다. 기포 형성을 회피하기 위하여, WE 및 CE 사이에 인가되는 전압의 세기는 적합하게는 3.0 V 미만, 좋기로는 2.0 V 미만, 더욱 좋기로는 1.2V 미만이다. (본 명세에서는 작업전극에 인가되는 전압은 Ag/AgCl 기준전극을 기준으로 하여 상대적으로 표현한다: vs. VAg/AgCl)
상기 전기화학 처리는 1분 내지 60분 동안 전기화학 처리하도록 조절하여 그래핀 소자 표면의 잔여물을 제거할 수 있다. 보다 바람직하게는 5분 내지 30분 이내에 전기화학 처리를 완성시킬 수 있다. 상기 전기화학 처리에 있어서 처리 전압 조건을 달리하여 수행할 수도 있다. 또한 일정한 전압을 유지하며 전압 인가 시간을 조절하여 잔여물을 제거하는데 영향을 줄 수도 있으며, DC, AC, 사각파, 삼각파 등 다양한 전압 파형을 적용하여 처리를 수행할 수 있다. 보다 바람직하게는 5분 내지 30분 이내에서 전기화학 처리할 때 그래핀에 결함이 생성되지 않으면서도 잔여물 제거 처리를 효과적으로 진행시킬 수 있다.
전기화학 처리 방식은 용액 조건을 달리하여 수행할 수 있다. 용액의 종류, 전해질의 종류, 전해질의 농도 등 다양한 처리 조건하에서 반응을 수행할 수 있으나 반드시 이에 한정되는 것은 아니며, 안정한 비활성 용액 분위기 등에서도 수행할 수 있다. 예를 들어, 전기화학 처리를 0.1 M 농도의 TBAPF6 전해질의 acetonitrile (ACN) 에 용해시킨 용액에서 수행할 수 있다. 이때, 전위는 WE (고분자 잔여물이 남아 있는 그래핀) 및 Ag/AgCl 기준 전극 간에 +1.2 V ~ -1.2 V 이내로 고정한다(도 3 참조). 남아 있는 잔여물의 전하를 고려하여, 전위를 +0.5 V와 0 V 사이 또는 0V 와 -0.5 V 사이로 미리 설정하여 처리할 수 있다. 전기화학 처리 후에 고분자 등의 잔여물을 그래핀으로부터 완전히 떼어내는데 필요한 단계로 그래핀의 표면 상태에 따라 수차례 처리가 반복될 수 있다. 다음으로 그래핀을 순수한 ACN 또는 탈 이온수 배스로 옮기고, 린스한 후 건조하여 처리를 완료한다.
본 발명을 실시예 및 도면에서 묘사된 수개의 실험예를 참조하여 기술하지만, 그에 한정되는 것으로 해석되어서는 아니 된다. 당업자는 본 발명의 범위 내에 있는 한 본 발명의 측면들로부터 원하는 대로 특성을 조합할 수 있다. 본 발명의 전체 범위는 첨부된 청구항에 정의된 바와 같다.
1. 기준예 1: 그래핀이 전사된 FET 소자 제작 및 특성
도 1에 기재된 바와 같이, Cu 기판에 CVD 방법을 이용하여 그래핀을 제작하고, 앞서 언급한 공정에 기초하여 스핀 코팅 방법으로 PMMA를 그래핀 기판에 코팅하고 FeCl3 용액으로 식각 공정을 진행하여, 그래핀-PMMA 지지막 적층체를 제조한 후, 미리 소스 및 드레인 전극이 형성된 SiO2/Si 타겟 기판 위에 전사하고, 클로로포름 유기용매로 PMMA 지지막을 용해, 제거하여 그래핀 FET 소자를 제작하였다 (channel width: 50 μm, length: 1.6 mm). 본 발명의 일 기준예에 따라, 그래핀 전사 소자로 SiO2/Si 기판 위에 그래핀 FET 소자를 제작하였으나, 이에 한정되지 않은 것은 자명하다.
도 2는 상기의 기준예 1의 그래핀 FET 소자에서 관찰되는, 전기화학 처리 이전의, 게이트(Back Gate) 전압(VBG)에 따른 소스-드레인 간의 전류-전압 곡선을 나타낸다. 일반적으로, 이상적으로 순수한 프리스틴 그래핀을 적용한 소자의 경우, 그래핀 FET소자의 전류-전압 특성으로서, 게이트의 인가전압(VBG)이 0 V에서 전류의 최저점(Dirac point 전압)이 나타나며, V-shape 형의 곡선형을 그리게 된다. 즉, Dirac point의 출현 유, 무로도 사용한 그래핀의 순수한 정도(또는 오염에 의한 도핑 정도)를 판별할 수도 있다. 그러나 도 2에서 볼 수 있듯이, 전기화학 처리 이전의 소자에서는 전류의 최저점이 측정범위(VBG = +80 V ~ 80 V)에서 나타나지 않음을 확인할 수 있다. 이는 소자 제작 공정 중에, 그래핀의 표면에 흡착된 PMMA 고분자나 기타 Cu 또는 FeCl3 등의 화학물질들의 잔여 불순물들이 공정 후에 완벽하게 제거되지 않음을 나타낸다. 이에 따라, 그래핀에 흡착된 불순물들로 인하여 그래핀의 고유의 성질을 상실하거나, 그래핀의 특성이 충분히 발현되지 않았음이 분명하다.
2. 실험예 1: +0.5 V ~ -0.5 V 전압 범위에서 관찰한 (그래핀 FET 소자의) 그래핀의 전기화학 특성
TBAPF6 유기염을 0.1 M 농도로 acetonitrile (ACN) 용매에 섞어 제작한 전해 용액(ACN:TBAPF6(0.1 M)) 내에서, 상기 제조된 그래핀 FET 소자의 그래핀 활성층을 WE로 하고, Ag/AgCl 기준전극과, 백금 CE를 사용하여 전기화학 처리 시스템을 구성[도 3(a), (b)]하여 전기화학 처리를 수행하였다. 전기화학 처리 시, 인가전압 범위를 확정하기 위하여, +0.5 V ~ -0.5 V의 범위에서 삼각파형태로 전압을 인가하였다. 이때 WE에 인가한 전압의 sweep rate는 0.01 Hz 이었고, 처리 횟수는 7 cycle을 기본으로 다회 반복하여, 총 30분 이내에서 전기화학 처리하였으며, 이때 관측한 전압-전류 곡선 (Voltammogram)을 도 3(c)에 나타내었다. 도 3(c)에서 볼 수 있듯이, 인가한 전압 범위 내에서는 특정한 산화 환원 반응은 나타나지 않았으며, 미약한 충전전류(capacitance current) 흐름을 볼 수 있다. 한 가지 주의점은 '-' 전위 영역에서 흐르는 전류의 크기가 '+' 전위 영역에서 흐르는 전류의 크기에 비해 크다는 것이다. 이에 전기화학 처리 범위를 1) +0.5 V ~ 0 V 영역과 2) 0 V ~ -0.5 V 영역으로 구분하여 전기화학 처리를 아래와 같이 실험예를 수행하였다.
3. 비교예 1: +0.5 V ~ 0 V 전압 범위에서 전기화학 처리한 그래핀 FET 소자의 특성
도 4(a)는 본 발명의 일 비교예로써 기준예 1의 그래핀 FET 소자의 그래핀 층을 WE로 하고 Ag/AgCl 기준전극과, 백금 CE를 사용하여, ACN:TBAPF6(0.1 M) 용액 내에서 전기화학 방법으로 처리할 때의 WE의 인가전압에 따른 전류 곡선 (Voltammogram) 데이터이다. 이때 인가 전압은 +0.5 V에서 0 V 까지 한정하여 삼각파를 인가하였다. 인가 횟수는 7 cycle을 기본 단위로 하여 1 단위를 진행하였으며, 수행시간은 약 10분 이내로 처리 단계를 완료하였다.
도 4(b)는 본 발명의 일 비교예에 따른 전기화학 처리 (+0.5 V ~ 0 V) 후에, 그래핀 FET 소자에서 관찰한 인가 게이트 전압에 따른 소스-드레인 간의 전류-전압 특성을 나타내었다. 앞서 언급하였듯이, 이상적으로 순수한 프리스틴 그래핀인 경우에는 그래핀 FET의 전류-전압 곡선에서 전류의 최저점(Dirac point 전압)은 게이트의 인가전압(VBG)이 0 V에서 관찰되며, V-shape 형의 곡선형을 그리게 된다. 본 전기화학 처리된 그래핀 FET 소자의 경우, 도 4(b)에서 볼 수 있듯이, V-shape의 곡선형이 나타나지 않고, 측정 전압 범위 (VBG = +80 V ~ -80 V)에서도 최저 전류점이 나타나지 않음을 확인할 수 있었다. 이는 +0.5 V ~ 0 V 전압 범위에서 전기화학 처리한 경우, 그래핀에 존재하는 잔여물이 여전히 남아 있음을 의미한다.
4. 실시예 1: 0 V ~ -0.5 V 전압 범위에서 전기화학 처리한 그래핀 FET 소자의 특성
도 5(a)는 본 발명의 일 기준예 1의 그래핀 FET 소자의 그래핀 층을 WE로 하고 Ag/AgCl 기준전극과, 백금 CE를 사용하여, ACN:TBAPF6(0.1 M) 용액 내에서 전기화학 방법으로 처리할 때의 WE의 인가전압에 따른 전류 곡선 (Voltamogram) 데이터이다. 이때 인가 전압은 0 V에서 -0.5 V 까지 한정하여 삼각파를 인가하였다. 인가 횟수는 7 cycle을 기본 단위로 하여 3 단위를 진행하였으며, 수행시간은 약 30분 이내로 처리 단계를 완료하였다. 처리 횟수가 증가할수록 전류 최대치가 감소하다가 점차 수렴해가는 특징을 볼 수 있었다.
도 5(b)는 본 발명의 일 실시예에 따른 전기화학 처리 (0 V ~ -0.5 V) 후에, 그래핀 FET 소자에서 관찰한 인가 게이트 전압에 따른 소스-드레인 간의 전류-전압 특성을 나타내었다. 본 전기화학 처리된 그래핀 FET 소자의 경우, 도 5(b)에서 볼 수 있듯이, 전류의 최저점, 즉 Dirac point 전압은 약 VBG = +17 V 근처에서 관측되었고 V-shape 형의 곡선형을 그림을 확인할 수 있다. 이는 0 V ~ -0.5 V 영역에서 전기화학 처리한 경우, 그래핀 FET에 존재하는 잔여물이 최소가 되고 이로 인하여 그래핀 고유의 특성이 잘 나타남을 확인할 수 있다.
앞에서 언급 하였듯이, 이상적으로 깨끗한 프리스틴 그래핀에서는 전류-전압 곡선에서 전류의 최저점은 VBG = 0 V에서 나타나며 V-shape 형의 곡선형을 그리게 된다. 도 5의 (실시예 1) 0 V ~ -0.5 V 영역에서 전기화학 처리를 한 경우의 곡선형을 분석하여 보면, 최저점을 기준으로 전류-전압 곡선은 이상적인 프리스틴 그래핀의 전류-전압 곡선과 유사하게 나타난다. 반면에, 도 4의 (비교예 1) +0.5 V ~ 0 V 영역의 전압 처리에서는 V-shape의 곡선형이 나타나지 않고 VBG = +80 V 전압에서도 최저 전류점이 나타나지 않는 것으로부터, 상대적으로 실시예 1의 0 V ~ -0.5 V 영역에서 짧은 시간 (30분 이내)의 전기화학 처리 동안에도 잔여물이 효과적으로 제거되어 그래핀 고유의 특성이 나타남을 확인할 수 있었다. 이는, 촉매금속에서 남은 Cu 및 이의 화합물, 에칭 용액에서 남은 FeCl3 및 이의 화합물 등의 잔여 이온염 뿐만 아니라, 약간의 (음)전하를 띄고 있는 PMMA 고분자 (ADVANCED MATERIALS, Vol. 26, 637-644, 2013) 잔여물들에, 같은 극성의 전압을 그래핀 전극을 통하여 인가하면, 전기적 반발력이 유도되어, 보다 효율적으로 그래핀 위에 남아있는 잔여물들을 효과적으로 분리하여 제거할 수 있기 때문인 것으로 분석된다. 따라서 잔여물의 전하 특성을 분석하여 이에 적절한 전위를 그래핀에 인가하면, 그래핀 표면에서 불순물을 손쉽게 제거할 수 있음을 본 실시예로 입증하였다.
5. 실험예 2: 전기화학 처리 후의 그래핀 FET 소자의 전압에 따른 저항 및 전하 운반자 이동도 판단
도 6은 본 발명의 일 실시예 1에 따른 전기화학 처리 후의 그래핀의 저항 그래프이다. 도 6에 기재되어 있는 바와 같이, 처리후 그래핀 FET의 전류-전압 곡선(도 5)의 분석을 통해 도출된 저항을 표시하였다. 본 결과로부터 실시예 1에서 전기화학 처리에 의해 잔여물이 제거되어 그래핀 고유의 특성이 나타남을 확인할 수 있었다. 또한, 0 V ~ -0.5 V의 영역에서 전기화학 처리에 따른 그래핀 FET의 전하의 이동도 (mobility) 특성에서 확인할 수 있듯이, 전기화학 처리한 그래핀의 이동도는 약 866 cm2/Vs 으로 큰 mobility가 측정되었으며, 나머지 무처리 내지 0 V ~ +0.5 V 영역의 전기화학 처리 경우에는 mobility 수치가 크게 낮게 나타났다. 이로부터 전기화학 처리 전압 조건에 따라 mobility도 영향을 받으며, 0 V ~ -0.5 V 영역의 전기화학 처리에서 잔여물 및 결함이 최소가 되는 것을 확인할 수 있다.
상기 실험에서 0 V ~ -0.5 V를 인가한 전기화학 처리에서 인가전압은 0 V ~ -3.0 V에서 실시될 수 있으며, 순수 프리스틴 그래핀을 얻을 수 있다.
또한, 전기화학 처리 시간은 약 30분 이내로, 처리 시간은 매우 짧음도 입증하였다. 또한, 전기화학처리 시, 처리 온도와 압력은, 필요에 따라 다양한 조건으로 조절하여 조절할 수도 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
한편, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예는 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도면 부호 없음.

Claims (9)

  1. 불순물이 남아있는 그래핀에 대해 전기화학 처리(Electrochemical treatment)를 실시하되, 전기화학적 방법으로 조절된, 산화환원 반응이 일어나지 않는 충전 전류 (Capacitance current) 흐름 영역 내의 전위를 그래핀에 인가하여 그래핀에 결함이 생기지 않으면서 그래핀 표면에 남아있는 불순물을 제거하는 것을 특징으로 하는 그래핀 표면의 잔여 불순물을 제거하는 방법.
  2. 제 1항에 있어서,
    상기 전기화학 처리는 1분 내지 60분 이내에 처리하는 것이 특징인 그래핀 소자 표면의 잔여 불순물을 제거하는 방법.
  3. 제 1항에 있어서,
    상기 그래핀은 기계적 박리법, 화학기상증착법 또는 에피택시법에 의해 성장된 그래핀인 것이 특징인 그래핀 표면의 잔여 불순물을 제거하는 방법.
  4. 제1 내지 제3항 중 어느 한 항에 있어서, 상기 불순물은,
    폴리메틸메타크릴레이트 (Polymethylmethacrylate:PMMA), 폴리아마이드 (polyamide:PA), 폴리부틸렌테레프탈레이트 (poly(butylenes terephtalate):PBT), 폴리카보네이트 (Polycarbonate:PC), 폴리에틸렌 (polyethylene:PE), 폴리옥시메틸렌 (poly(oxymethylene):POM), 폴리프로필렌 (polypropylene:PP), 폴리페닐에테르 (poly(phenylenether):PPE), 폴리스타이렌 (Polystylene:PS), 폴리설폰 (polysulfone:PSU), 액정성 고분자 (liquid crystal polymer:LCP), 폴리에테르에테르케톤 (poly(etheretherketone):PEEK), 폴리에테르이미드 (poly(etherimide):PEI), 폴리랙타이드 (polylactide:PLA), 폴리디메틸실록산 (poly(dimethylsiloxane:PDMS), 폴리락틱산(poly(lactic acid)(PLA)), poly(phthaldehyde) (PPA), 및 시클로올레핀코폴리머 (cycloolefin copolymer:COC), 포토리지스트(PR), 폴리(4-비닐피리딘)(poly(4-vinylpyridine) (P4VP)), 플루오로폴리머(fluoropolymer (Cytop)) 또는 이들의 공중합체 또는 혼합물 중에서 선택되는 고분자 또는 Au 또는 Cu, Ni, Co, Cr, Ag, Au, Al, Mg, Mn, Ir, Pt, Ru, Rh, Fe, W, Ta, Ti, U, V, Zr, 또는 이들의 화합물 또는 염화철(FeCl3), 질산철(Fe(NO3)3), 염화동(CuCl2), 암모늄퍼설페이트((NH4)2S2O8), 소듐퍼설페이트 (Na2S2O8), 과수황산물 또는 이들의 화합물 중에서 선택되는 물질인 것을 특징으로 하는 그래핀 표면의 잔여 불순물을 제거하는 방법.
  5. 제 1항에 있어서,
    상기 그래핀은 그래핀 FET, 그래핀 OLED, 그래핀 솔라셀(Solar cell), 그래핀 센서(Sensor), 또는 그래핀 에너지 소자 제작용인 것이 특징인 그래핀 표면의 잔여 불순물을 제거하는 방법.
  6. 제1항에 있어서, 전기화학 처리시 사용되는 액상 전해질은 수용성 또는 유기 용매 액체인 것을 특징으로 하는 그래핀 표면의 잔여 불순물을 제거하는 방법.
  7. 제6항에 있어서, 전기화학 처리시 사용되는 전해질 용액은 수용성 용액 또는 유기용매 용액, 아세토니트릴(acetonitrile (ACN)), 클로로포름(chloroform), 디메틸포름아미드(dimethylformamide (DMF)), N,N'-디메틸아세트아미드 (DMAc)(N,N'-dimethylacetamide (DMAc)), 디메틸술폭시드(dimethylsulphoxide (DMSO)), N-메틸피롤리돈(N-methylpyrrolidone (NMP)), 테트라히드로푸란(tetrahydrofuran (THF)), 디클로로메탄(dichloromethane (MC)), 1,2-디클로로에탄(1,2-dichloroethane (DCE)), 1,2-디클로로벤젠 (1,2-dichlorobenzene (DCB)), 헥사메틸포스포아미드(hexamethylphosphoramide (HMPA)), γ-부티롤락톤(γ-butyrolactone (GBL)), 1,3-디메틸-2-이미다졸리디논 (DMEU)(1,3-dimethyl-2-imidazolidinone (DMEU)), 또는 H2O, 메탄올(Methanol) 또는 이들의 혼합물인 것을 특징으로 하는 그래핀 표면의 잔여 불순물을 제거하는 방법.
  8. 제7항에 있어서, 전기화학 처리시 사용되는 전해질 염은 수용성 용액 또는 유기용매에 잘 전해하는 염, 유기염 또는 무기염, 테트라부틸암모늄 테트라플루오로보레이트(tetrabutylammonium tetrafluoroborate (TBABF4)), 테트라부틸암모늄 헥사플루오로포스페이트(tetrabutylammonium hexafluorophosphate (TBAPF6)), 테트라에틸암모늄 퍼클로레이트(tetraethylaxnmonium perchlorate (TEAP)), 테트라부틸암모늄 퍼클로레이트(tetrabutylammonium perchlorate (TBAP)), 테트라헥실암모늄 퍼클로레이트(tetrahexylammonium perchlorate (THAP)), 테트라헵틸암모늄 퍼클로레이트(tetraheptylainmonium perchiorate (THpAP)), 또는 이들의 혼합물인 것을 특징으로 하는 그래핀 표면의 잔여 불순물을 제거하는 방법.
  9. 제1항에 있어서, 전기화학 처리시, 불순물을 포함하는 그래핀을 작업전극 WE로 하고 WE와 대향전극 CE 사이에 인가되는 전압은 3.0 V 미만인 것을 특징으로 하는 그래핀 표면의 잔여 불순물을 제거하는 방법.


KR1020160136179A 2016-10-20 2016-10-20 그래핀 표면의 잔여물 제거 방법 KR101911146B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160136179A KR101911146B1 (ko) 2016-10-20 2016-10-20 그래핀 표면의 잔여물 제거 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160136179A KR101911146B1 (ko) 2016-10-20 2016-10-20 그래핀 표면의 잔여물 제거 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020180122890A Division KR101999488B1 (ko) 2018-10-16 2018-10-16 그래핀 표면의 잔여물 제거 방법

Publications (2)

Publication Number Publication Date
KR20180043477A KR20180043477A (ko) 2018-04-30
KR101911146B1 true KR101911146B1 (ko) 2018-10-23

Family

ID=62081201

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160136179A KR101911146B1 (ko) 2016-10-20 2016-10-20 그래핀 표면의 잔여물 제거 방법

Country Status (1)

Country Link
KR (1) KR101911146B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150170906A1 (en) 2013-11-25 2015-06-18 Nutech Ventures Polymer on graphene

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150170906A1 (en) 2013-11-25 2015-06-18 Nutech Ventures Polymer on graphene

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Xiwen Yang. et al, "Clean and efficient transfer of CVD-grown graphene by electrochemical etching of metal substrate", Journal of Electroanalytical Chemistry 688, 2013, pp243-248*

Also Published As

Publication number Publication date
KR20180043477A (ko) 2018-04-30

Similar Documents

Publication Publication Date Title
US8722442B2 (en) Nitrogen-doped transparent graphene film and manufacturing method thereof
US8858776B2 (en) Preparation of graphene sheets
Sheng et al. Layer-by-layer assembly of graphene/polyaniline multilayer films and their application for electrochromic devices
Hong et al. Separation of Metallic and Semiconducting Single‐Walled Carbon Nanotube Arrays by “Scotch Tape”
KR101089066B1 (ko) 그라핀 옥사이드를 이용한 플렉서블 저항변화 메모리 소자 및 이의 제조방법
TWI544645B (zh) 薄膜電晶體及其製備方法
CN102270665A (zh) 场效应晶体管及其制造方法和半导体氧化石墨烯制造方法
Lee et al. Graphene transfer in vacuum yielding a high quality graphene
Su et al. Transfer printing of graphene strip from the graphene grown on copper wires
US10023469B2 (en) Method for producing graphene with controlled number of layers, and method for manufacturing electronic device using same
WO2014021344A1 (ja) 導電性薄膜の製造方法及び該方法により製造された導電性薄膜
WO2011050307A2 (en) Nanodevices for generating power from molecules and batteryless sensing
KR101999488B1 (ko) 그래핀 표면의 잔여물 제거 방법
Ho et al. Impedance spectroscopy analysis of the switching mechanism of reduced graphene oxide resistive switching memory
Lee et al. Highly selective ppb-level detection of NH3 and NO2 gas using patterned porous channels of ITO nanoparticles
KR101391968B1 (ko) 자기조립 단분자막과 큰 플레이크 그래핀 산화물의 이온 결합을 이용해 투명하면서도 전기적 특성을 향상시킨 그래핀 필름의 제조 방법
Wu et al. Screen printing of silver nanoparticles on the source/drain electrodes of organic thin-film transistors
Florica et al. Field effect transistor with electrodeposited ZnO nanowire channel
KR101592371B1 (ko) 고전도성 pedot:pss 기반 전극의 전사방법
KR101911146B1 (ko) 그래핀 표면의 잔여물 제거 방법
KR102072888B1 (ko) 산화 그래핀을 적용한 그래핀의 도핑 방법 및 그 도핑된 그래핀
Cui et al. Graphene-based hall effect biosensor for improved specificity and sensitivity of label-free DNA detection
KR101684578B1 (ko) 패턴의 형성방법, 및 상기 방법을 이용한 촉매 및 전자 소자
KR20200013010A (ko) 산화 그래핀을 적용한 그래핀의 도핑 방법 및 그 도핑된 그래핀
KR100954325B1 (ko) 탄소나노튜브를 이용한 전계효과소자용 투명 게이트 전극제조 방법 및 이에 의해 제조된 전계효과소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
A107 Divisional application of patent
GRNT Written decision to grant