KR101909453B1 - 상부 전극 및 이를 구비한 공정챔버 및 공정챔버에 의해 제조되는 기판 - Google Patents

상부 전극 및 이를 구비한 공정챔버 및 공정챔버에 의해 제조되는 기판 Download PDF

Info

Publication number
KR101909453B1
KR101909453B1 KR1020160084918A KR20160084918A KR101909453B1 KR 101909453 B1 KR101909453 B1 KR 101909453B1 KR 1020160084918 A KR1020160084918 A KR 1020160084918A KR 20160084918 A KR20160084918 A KR 20160084918A KR 101909453 B1 KR101909453 B1 KR 101909453B1
Authority
KR
South Korea
Prior art keywords
region
upper electrode
oxide film
process chamber
anodic oxide
Prior art date
Application number
KR1020160084918A
Other languages
English (en)
Other versions
KR20180005035A (ko
Inventor
안범모
Original Assignee
에이비엠 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이비엠 주식회사 filed Critical 에이비엠 주식회사
Priority to KR1020160084918A priority Critical patent/KR101909453B1/ko
Publication of KR20180005035A publication Critical patent/KR20180005035A/ko
Application granted granted Critical
Publication of KR101909453B1 publication Critical patent/KR101909453B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)

Abstract

본 발명은 상부 전극 및 이를 구비한 공정챔버 및 공정챔버에 의해 제조되는 기판에 관한 것으로서, 특히, 상부 전극에 형성된 양극산화막에 결손부위가 존재하더라도, 상기 결손부위로 전류가 집중적으로 흐르는 것을 방지하여 플라즈마 아킹에 의한 상부 전극의 표면 파손을 효과적으로 방지할 수 있는 상부 전극 및 이를 구비한 공정챔버와 상기 공정챔버에 의해 제조되는 기판에 관한 것이다.

Description

상부 전극 및 이를 구비한 공정챔버 및 공정챔버에 의해 제조되는 기판{UPPER ELECTRODE AND PROCESS CHAMBER AND SUBSTRATE MANUFACTURED BY THE PROCESS CHAMBER}
본 발명은 상부 전극 및 이를 구비한 공정챔버 및 공정챔버에 의해 제조되는 기판에 관한 것으로서, 특히, 기판의 제조 공정에 사용되는 공정챔버 내부에 설치되는 상부 전극과, 이러한 상부 전극을 구비한 공정챔버 및 공정챔버에 의해 제조되는 기판에 관한 것이다.
CVD 장치, PVD 장치, 드라이에칭 장치 등(이하, '공정챔버' 라 한다)은 공정챔버의 내부에 반응가스, 에칭가스, 또는 클리닝 가스(이하, '공정가스' 라 한다)를 플라즈마로 변환한 뒤, 웨이퍼(Wafer) 또는 글라스(Glass)등의 기판에 플라즈마 처리를 하여 반도체 또는 디스플레이를 제조한다. 이러한 공정가스로는 Cl, F 또는 Br 등의 부식성 가스를 주로 사용하므로, 부식에 따른 내식성이 중요하게 요구되었다.
따라서, 종래의 공정챔버들은 공정챔버의 내부면 및 공정챔버의 내부에 설치되는 내부 부품들의 표면에 양극산화막을 형성시킴으로써, 내식성을 상승시켰으며, 이러한 공정챔버들은 한국공개특허 제2004-0086479호, 한국공개특허 제2012-0126018호, 한국공개특허 제2014-0111997호에 기재된 것이 공개되어 있다.
그러나, 위와 같이, 공정챔버의 내부 부품에 양극산화막을 형성시킴에 따라 새로운 문제가 대두 되었다.
상세하게 설명하면, 전술한 양극산화막은 내식성 뿐만 아니라 내플라즈마성의 특성도 갖고 있기 때문에, 내부 부품의 표면에 플라즈마의 전하가 몰리게 되는 플라즈마 아킹(Plasma Arcing)에 의해 내부 부품의 표면이 파손되는 것을 방지하는 효과를 기대하였다.
그러나, 양극산화막을 형성하는 과정에서 내부 부품의 표면 전체에 균등하고 치밀하게 양극산화막을 형성시키는 것은 매우 어려우며, 설령 양극산화막이 내부 부품의 표면 전체에 균등하게 형성되어 있다 하더라도, 장기간 사용에 따라 양극산화막의 일부가 결손되는 경우가 빈번하게 일어나게 되었다.
위와 같은 양극산화막의 결손부위는 내부 부품의 표면이 그대로 노출되어 있기 때문에 그 부위로 전류가 집중되어 플라즈마 아킹이 발생하게 될 뿐만 아니라, 상기 결손부위의 넓이가 매우 협소하므로, 플라즈마 아킹으로 인한 파손이 더욱 심하게 일어나게 되었다. 따라서, 전술한 양극산화막의 결손부위의 문제로 인해, 내부 부품의 파손을 방지하기 위해 양극산화막을 형성시킨 것이 오히려 내부 부품의 파손을 더욱 가속화하는 모순적인 결과가 발생하게 되었다.
위와 같은 문제점은 플라즈마와 직접 접촉하는 상부 전극 및 하부 전극에서 더욱 두드러지게 발생하였다. 특히, 공정가스를 통과시키기 위해 상부 전극에 형성된 다수의 관통홀의 경우 그 크기가 상부 전극의 크기에 비해 현저하게 작으므로, 전류의 흐름이 집중적으로 일어날 수 있으며, 이로 인해, 다수의 관통홀의 내부면에 플라즈마 아킹이 더욱 빈번하게 발생되었다.
따라서, 다수의 관통홀의 양극산화막에 결손부위가 존재할 경우, 플라즈마 아킹에 의해 관통홀의 내부 표면이 파손되었으며, 이로 인해, 공정챔버에 의해 제조된 기판의 불량율이 높아지는 결과로 이어지게 되었다.
또한, 관통홀의 내부 표면의 파손은 육안으로 식별하기가 매우 어렵기 때문에 상부 전극을 교체할 시기를 판단하기가 어려우며, 이로 인해 관통홀의 내부 표면이 파손되어도 그대로 방치하게 되어 공정챔버의 수율 저하 및 불량율 상승으로 이어지게 되었다.
따라서, 공정챔버 내부에서 플라즈마와 직접적으로 접촉하는 상부 전극 등의 표면에 형성된 양극산화막에 결손부위가 존재하는 경우에도 플라즈마 아킹에 의한 표면 파손 문제를 최소화할 필요성이 대두되었다.
한국공개특허 제2004-0086479호. 한국공개특허 제2012-0126018호. 한국공개특허 제2014-0111997호.
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로서, 상부 전극의 양극산화막에 결손부위가 존재하더라도, 상기 결손부위로 전류가 집중적으로 흐르는 것을 방지하여 플라즈마 아킹에 의한 상부 전극의 표면 파손을 효과적으로 방지할 수 있는 상부 전극 및 이를 구비한 공정챔버와 상기 공정챔버에 의해 제조되는 기판을 제공하는 것을 목적으로 한다.
본 발명의 일 특징에 따른 상부 전극은 플라즈마 처리를 행하는 공정챔버의 내부에 설치되는 상부 전극에 있어서, 상기 상부 전극의 하면은, 상, 하면을 관통하여 형성되는 다수의 관통홀이 위치하는 제1영역과, 상기 관통홀이 없이 상기 제1영역의 주변부에 위치하는 제2영역으로 구분되고, 상기 제1영역에는 양극산화막이 형성되되, 상기 제2영역의 적어도 일부에는 양극산화막이 형성되지 않는 것을 특징으로 한다.
또한, 상기 제2영역은 상기 제1영역의 둘레를 감싸는 것을 특징으로 한다.
또한, 상기 제2영역의 주변부에 위치하며, 양극산화막이 형성된 제3영역을 더 포함하되, 상기 제2영역은 상기 제1영역의 둘레를 감싸고, 상기 제3영역은 상기 제2영역의 둘레를 감싸는 것을 특징으로 한다.
또한, 상기 상부 전극은 첨가성분이 함유된 금속 합금 재질로 이루어지되, 상기 상부 전극의 표면에서 상기 첨가성분 중 적어도 어느 한 종이 제거되어 있으며, 상기 양극산화막은 그 표면에 구멍(pore)이 없는 표면-비다공질 양극산화막인 것을 특징으로 한다.
본 발명의 일 특징에 따른 공정챔버는 그 하면이 다수의 관통홀이 위치한 제1영역과, 상기 관통홀이 없이 상기 제1영역의 주변부에 위치하는 제2영역으로 구분되며, 상기 제1영역에는 양극산화막이 형성되되, 상기 제2영역의 적어도 일부에는 양극산화막이 형성되지 않는 상부 전극; 및 상기 상부 전극의 하부에 위치하는 하부 전극;을 포함하되, 상기 상, 하부 전극 사이에 생성되는 플라즈마를 이용하여 화학 기상적 증착 처리 또는 드라이에칭 처리를 행하는 것을 특징으로 한다.
본 발명의 일 특징에 따른 공정챔버에 의해 제조되는 기판은 그 하면이 다수의 관통홀이 위치한 제1영역과, 상기 관통홀이 없이 상기 제1영역의 주변부에 위치하는 제2영역으로 구분되며, 상기 제1영역에는 양극산화막이 형성되되, 상기 제2영역의 적어도 일부에는 양극산화막이 형성되지 않는 상부 전극; 및 상기 상부 전극의 하부에 위치하는 하부 전극;을 포함하되, 상기 상, 하부 전극 사이에 생성되는 플라즈마를 이용하여 화학 기상적 증착 처리 또는 드라이에칭 처리를 행하는 공정챔버에 의해 제조되는 것을 특징으로 한다.
이상에서 설명한 바와 같은 본 발명의 상부 전극 및 이를 구비한 공정챔버 및 공정챔버에 의해 제조되는 기판에 따르면, 다음과 같은 효과가 있다.
상부 전극의 표면에 형성된 양극산화막의 일부가 결손되는 결손부위가 존재하더라도 플라즈마 아킹을 효과적으로 방지함으로써, 상부 전극의 파손을 방지하는 효과가 있다.
또한, 공정챔버의 상부 전극의 파손을 효과적으로 방지할 수 있으므로, 공정챔버의 공정 효율 상승 및 공정챔버에 의해 제조되는 기판의 신뢰성을 상승시키는 효과가 있다.
도 1은 본 발명의 바람직한 제1실시 예에 따른 상부 전극의 하면을 도시한 도.
도 2는 도 1의 상부 전극에 형성되는 양극산화막을 확대하여 도시한 도.
도 3은 본 발명의 바람직한 제1실시 예에 따른 상부 전극이 설치된 CVD 공정챔버를 도시한 도.
도 4는 본 발명의 바람직한 제1실시 예에 따른 상부 전극이 설치된 드라이에칭 공정챔버를 도시한 도.
도 5는 본 발명의 바람직한 제1실시 예에 따른 상부 전극의 변형 예를 도시한 도.
도 6은 본 발명의 바람직한 제2실시 예에 따른 상부 전극의 하면을 도시한 도.
도 7은 본 발명의 바람직한 제2실시 예에 따른 상부 전극이 설치된 CVD 공정챔버를 도시한 도.
도 8은 본 발명의 바람직한 제2실시 예에 따른 상부 전극의 변형 예를 도시한 도.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시 예들을 상세히 설명하기로 한다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부한 도면들과 함께 상세히 후술된 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 여기서 설명하는 실시 예들에 한정된 것이 아니라 서로 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예들은 개시된 내용이 철저하고 완전해질 수 있도록, 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 예시 도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시 도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
이하, 본 발명의 바람직한 실시 예들을 첨부도면을 참조하여 상세히 설명한다.
다양한 실시 예들을 설명함에 있어서, 동일한 기능을 수행하는 구성요소에 대해서는 실시 예가 다르더라도 편의상 동일한 명칭 및 동일한 참조번호를 부여하기로 한다. 또한, 이미 다른 실시 예에서 설명된 구성 및 작동에 대해서는 편의상 생략하기로 한다.
도 1은 본 발명의 바람직한 제1실시 예에 따른 상부 전극의 하면을 도시한 도이고, 도 2는 도 1의 상부 전극에 형성되는 양극산화막을 확대하여 도시한 도이고, 도 3은 본 발명의 바람직한 제1실시 예에 따른 상부 전극이 설치된 CVD 공정챔버를 도시한 도이고, 도 4는 본 발명의 바람직한 제1실시 예에 따른 상부 전극이 설치된 드라이에칭 공정챔버를 도시한 도이고, 도 5는 본 발명의 바람직한 제1실시 예에 따른 상부 전극의 변형 예를 도시한 도이고, 도 6은 본 발명의 바람직한 제2실시 예에 따른 상부 전극의 하면을 도시한 도이고, 도 7은 본 발명의 바람직한 제2실시 예에 따른 상부 전극이 설치된 CVD 공정챔버를 도시한 도이고, 도 8은 본 발명의 바람직한 제2실시 예에 따른 상부 전극의 변형 예를 도시한 도이다.
도 5는 본 발명의 바람직한 제1실시 예에 따른 상부 전극(10) 변형 예를 도시한 도로서, 도 1과 비교하여 상부 전극(10)의 형상과, 제1영역(11) 및 제2영역(12)의 형상 및 다수의 관통홀(15)의 배열 형상만 다를 뿐 그 기능 및 효과가 동일하므로 도 5에 표시된 도면 부호는 도 1과 동일하게 표시하였다.
도 9는 본 발명의 바람직한 제2실시 예에 따른 상부 전극(10') 변형 예를 도시한 도로서, 도 6과 비교하여 상부 전극(10')의 형상과, 제1영역(11), 제2영역(12), 제3영역(13)의 형상 및 다수의 관통홀(15)의 배열 형상만 다를 뿐 그 기능 및 효과가 동일하므로 도 9에 표시된 도면 부호는 도 6과 동일하게 표시하였다.
이하, 본 발명의 바람직한 제1실시 예에 따른 상부 전극(10)에 대해 설명한다.
도 1에 도시된 바와 같이, 본 발명의 바람직한 제1실시 예에 따른 상부 전극(10)은 상부 전극(10)의 상, 하면을 관통하여 형성되는 다수의 관통홀(15)과, 상부 전극(10)의 하면에서 다수의 관통홀(15)이 위치하는 제1영역(11)과, 상부 전극(10)의 하면에서 다수의 관통홀(15)이 위치하지 않으며, 제1영역(11)의 주변부에 위치하는 제2영역(12)과, 상부 전극(10)의 하면의 제2영역(12)을 제외한 표면에 형성되는 양극산화막(17)을 포함하여 구성된다.
따라서, 상부 전극(10)에는 상, 하면을 관통하여 형성되는 다수의 관통홀(15)이 구비되어 있으며, 상부 전극(10)의 하면은 다수의 관통홀(15)이 위치하는 제1영역(11)과, 관통홀(15)이 없이 제1영역(11)의 주변부에 위치하는 제2영역(12)으로 구분된다.
상부 전극(10)은 기판(S)에 플라즈마 처리를 행하는 공정챔버에 설치되는 부품으로서, 직사각형의 판형 형상을 갖고 있으며, 금속 재질로 이루어져 있다. 상부 전극(10)이 설치되는 공정챔버는 기판(S)에 화학적 기상 증착(CVD) 처리를 하는 CVD 공정챔버(100)와, 기판(S)에 드라이에칭 처리를 하는 드라이에칭 공정챔버(200)가 있으며, 이에 대한 설명은 후술한다.
다수의 관통홀(15)은 상부 전극(10)의 중앙부에 다수개 형성되어 있으며, 공정챔버에 유입되는 공정가스가 통과되는 통로 기능을 한다.
다수의 관통홀(15)의 내부면에는 다수의 관통홀(15)의 내부 표면, 즉, 상부 전극(10)의 표면을 양극산화시켜 형성된 양극산화막(17)이 형성되어 있다.
제1영역(11)은 상부 전극(10)의 하면에서 다수의 관통홀(15)이 위치하는 영역을 지칭한다. 다시 말해, 전술한 바와 같이, 다수의 관통홀(15)은 상부 전극(10)의 상, 하면을 관통하며, 상부 전극(10)의 중앙 영역에 위치하고 있으므로, 제1영역(11) 또한, 상부 전극(10)의 하면의 중앙 영역에 위치하게 된다. 이러한, 제1영역(11)에는 상부 전극(10)의 표면을 양극산화시켜 형성된 양극산화막(17)이 형성되어 있다.
제2영역(12)은 상부 전극(10)의 하면에서 다수의 관통홀(15)이 없는 영역을 지칭한다. 제2영역(12)은 제1영역(11)의 주변부에 위치하며, 제1영역(11) 등에 형성된 양극산화막(17)이 형성되어 있지 않다. 따라서, 상부 전극(10)의 표면이 그대로 외부로 노출되어 있다.
제2영역(12)은 상부 전극(10)의 하면의 중앙 영역에 위치하는 제1영역(11)의 둘레를 감싸고 있다. 따라서, 제2영역(12)은 상부 전극(10)의 하면의 가장자리 영역에 위치한다고 볼 수 있다.
제2영역(12)은 그 면적이 제1영역(11)의 면적보다 작은 것이 바람직하며, 이로 인해, 양극산화막(17)이 형성되지 않은 부분을 최소화할 수 있다. 이처럼 양극산화막(17)이 형성되지 않은 제2영역(12)을 최소화함으로써, 공정가스에 의해 부식되는 영역을 최소화할 수 있으며, 이로 인해, 상부 전극(10)의 사용 주기를 늘릴 수 있다.
상부 전극(10)의 상면, 측면의 표면 또한 양극산화막(17)이 형성되어 있다. 따라서, 상부 전극(10)의 표면 중 양극산화막(17)이 형성되어 있지 않은 부분은 제2영역(12)의 표면이다.
이 경우, 상부 전극(10)의 상면, 측면, 다수의 관통홀(15)의 내부면, 제1영역(11)에 형성되는 양극산화막(17)은 모두 연속적으로 이어지게 형성되어 있다. 즉, 상부 전극에 양극산화막(17)을 형성할 때, 제2영역(12)만을 마스킹 한 후, 양극산화막(17)을 형성하게 되므로, 마스킹이 되어 있지 않은 상부 전극(10)의 상면, 측면, 다수의 관통홀(15)의 내부면, 제1영역(11)의 표면은 모두 양극산화막(17)이 형성되는 것이다.
이하, 본 발명의 바람직한 제1실시 예에 따른 상부 전극(10)을 이루는 금속 재질에 대해 설명한다.
전술한 바와 같이, 상부 전극(10)은 금속 재질로 이루어져 있으며, 금속 재질은 순수 금속 재질과 금속 합금 재질을 모두 포함하는 개념이다.
이러한 상부 전극(10)의 재질은 경량이고, 가공이 용이하며, 열전도성이 우수하고, 중금속 오염의 우려가 없는 알루미늄 합금(Aluminium alloy) 재질인 것이 바람직하다.
알루미늄 합금을 제조함에 있어서는 각종 첨가성분을 첨가하여 알루미늄 합금이 제조되므로, 본 발명의 상세한 설명에서의 첨가성분은 금속 합금을 제조할 때 첨가되는 각종 원소(Mn, Si, Mg, Cu, Zn, Cr 등)를 의미한다.
위와 같은 알루미늄 합금 재질로 이루어진 상부 전극(10)은 상부 전극(10)의 표면에서 첨가성분(Mn, Si, Mg, Cu, Zn, Cr) 중 적어도 어느 하나가 제거된 것이 바람직하다. 이는 후술할 양극산화막(17)을 상부 전극(10)의 표면에 형성할 때, 상기 첨가성분으로 인해 양극산화막(17)이 상부 전극(10)의 표면에 균일하게 형성되지 못하는 것을 방지하기 위함이다.
상부 전극(10)의 표면에서 첨가성분을 제거함에 따라, 도 2에 도시된 바와 같이, 상부 전극(10)의 표면은 실질적으로 평면으로 형성된 평면영역과, 상부 전극(10)의 표면에 불규칙칙적으로 패인 다수의 오목영역이 형성되게 된다.
오목영역은 상부 전극(10)의 표면에서 불규칙적으로 존재하는 첨가성분 중 어느 한 종의 첨가성분이 제거된 영역이다. 다시 말해, 오목영역은 첨가성분이 점유하던 영역이 첨가성분을 제거하는 공정을 수행함에 따라 생겨난 영역이며, 이로 인해, 오목영역은 상부 전극(10)의 표면에서 내부 방향으로 오목하게 패인 형상을 갖는다.
양극산화막(17)은 위와 같은 상부 전극(10)의 평면영역의 표면과 오목영역의 표면 전체에 걸쳐 일정 두께로 연속적으로 형성되게 되며, 이 경우, 양극산화막(17)은 오목영역의 형상을 따라서도 형성되므로, 양극산화막(17)에는 오목영역과 대응되는 형상을 갖는 오목부(17a)가 다수개 형성되게 된다.
전술한, 상부 전극(10)의 재질을 이루는 알루미늄 합금은 5000계열의 알루미늄 합금 또는 6000계열의 알루미늄 합금일 수 있다.
5000계열의 알루미늄 합금의 경우, 첨가성분 중 마그네슘(Mg)이 주로 불순물로 작용하게 되어 양극산화막(17)이 상부 전극(10)의 표면에 형성되는 것을 방해하는 원인이 된다. 따라서, 상부 전극(10)의 표면에서 마그네슘(Mg)을 제거함으로써, 양극산화막(17)을 전체적으로 균일한 두께로 형성할 수 있다.
6000계열의 알루미늄 합금의 경우, 첨가성분 중 실리콘(Si)이 주로 불순물로 작용하게 되어 표면-비다공성 양극산화막(17)이 상부 전극(10)의 표면에 형성되는 것을 방해하는 원인이 된다. 따라서, 상부 전극(10)의 표면에서 실리콘(Si)을 제거함으로써, 전체적으로 균일한 두께로 형성할 수 있다.
위와 같은 상부 전극(10)의 표면에서 첨가성분을 제거하는 것은 불산처리를 통해 이루어질 수 있다.
불산처리는 상부 전극(10)의 표면에 불산(Nydrofluoric Acid) 용액, 불화암모늄(Ammouium Fluoride) 용액, 불산과 질산의 혼합용액, 불화암모늄과 질산의 혼합용액 중 어느 하나의 용액을 이용하여 첨가성분을 제거하게 되며, 이를 통해, 상부 전극(10)의 표면에 존재하는 첨가성분(예컨데, Mg 또는 Si)을 용이하게 제거할 수 있다.
이하, 본 발명의 바람직한 제1실시 예에 따른 상부 전극(10)의 표면에 형성되는 양극산화막(17)에 대해 설명한다.
양극산화막(17)은 금속 재질의 상부 전극(10)의 표면을 양극산화시켜 형성된 것이며, 전술한 바와 같이, 상부 전극(10)이 알루미늄 합금일 경우, 양극산화막(17)은 알루미늄(Al)을 양극산화 시킨 산화 알루미늄(Al2O3)으로 이루어진다.
양극산화막(17)은 구멍(pore)이 없는 배리어층과, 구멍(pore)을 갖는 다공질층으로 이루어진 표면-다공성 양극산화막 또는 구멍(pore)이 없는 배리어층만으로 이루어진 표면-비다공성 양극산화막일 수 있다.
그러나, 표면-다공성 양극산화막의 경우, 공정챔버를 장기간 사용함에 따라 다공질층의 구멍 내부에 이물질이 증착될 수 있으며, 상기 이물질이 아웃 가싱(Out-gasing)되어 기판(S)에 파티클을 형성함으로써, 기판(S) 불량의 원인이 된다. 따라서, 위와 같은 아웃 가싱의 문제를 해결하기 위해, 본 발명의 바람직한 제1실시 예에 따른 상부 전극(10)에 형성되는 양극산화막(17)은 배리어층만으로 이루어진 표면-비다공성 양극산화막인 것이 바람직하다.
표면-비다공성 양극산화막(17)은 높은 내식성 및 내전압성의 특성을 발휘하며, 그 내부와 표면에 구멍이 없으므로, 표면-다공성 양극산화막의 다공질층으로 인해 발생되는 이물질 등의 증착 및 아웃 가싱으로 인한 문제가 발생하지 않는다.
위와 같은 표면-비다공성 양극산화막은 전술한 상부 전극(10)의 오목 영역의 표면과 평면영역의 표면 전체에 걸쳐 일정 두께로 연속적으로 형성될 수 있으며, 이 경우, 표면-비다공성 양극산화막이 상부 전극(10)의 오목영역의 형상을 따라서도 형성되므로, 표면-비다공성 양극산화막에는 오목영역과 대응되는 형상을 갖는 오목부(17a)가 다수개 형성된다.
이하, 전술한 배리어층만으로 이루어진 표면-비다공성 양극산화막의 제조방법의 일례에 대해 설명한다.
표면-비다공성 양극산화막은 알루미늄 합금 재질의 상부 전극(10)을 양극산화시켜 형성된 양극산화 배리어층을 소정의 두께로 성장시켜 형성한 양극산화 배리어층일 수 있다.
위와 같은 양극산화 배리어층을 형성하는 과정에서 사용되는 전해액은 붕산 전해액이 바람직하다.
먼저, 상부 전극(10)의 하면에서 양극산화막을 형성하지 않을 제2영역(12)을 마스킹 한 후에, 상부 전극(10)을 붕산 전해액 조 안에서 상부 전극(10)에 전류를 흘러주게 되면, 상부 전극(10)의 표면(제2영역(12)의 표면을 제외한 영역)에 양극산화 배리어층이 형성된다. 그 후, 전류 밀도를 일정하게 유지하면서 전압을 증가시키되, 해당 전압이 소정의 전압에 도달할 때까지 양극산화 배리어층을 소정 두께로 성장시킨다. 시간이 지남에 따라 전압이 선형적으로 증가하는 동안, 전류 밀도를 일정하게 유지하기 위해 전기장 강도(Eletric field strength)가 일정하게 유지된다.
보다 구체적으로는, 상부 전극(10)에서 이온화된 Al3 + 이온들이 기형성된 양극산화 배리어층 방향, 즉, 상부 전극(10)의 바깥 방향으로 유입되고, 전해액에서 이온화된 O2 - 과 OH- 이온들 또한 기형성된 양극산화 배리어층 방향, 즉, 상부 전극(10)의 내부 방향으로 유입됨으로써, 양극산화 배리어층이 소정 두께로 계속 성장하는 것이다. 이로 인하여 상부 전극(10) 및 양극산화 배리어층의 결합 부분과 양극산화 배리어층 및 상기 전해액의 경계 부분, 즉, 양극산화 배리어층의 상부 표면은 구멍(pore)이 없는 상태가 유지되면서 성장하게 된다.
위와 같은 양극산화 배리어층은 종래 표면에 구멍(pore)이 형성된 다공질층이 존재하지 않는 비다공성 특성을 가지며, 그 표면 및 내부는 구멍(pore)이 없도록 형성되고, 양극산화 배리어층의 두께(t)는 공정가스에 대한 충분한 내식성, 내전압성 및 내플라즈마성을 갖도록 형성된다.
또한, 양극산화 배리어층의 두께(t)는, 바람직하게는, 수백 ㎚로 형성되며, 보다 바람직하게는 100㎚ 이상 ~ 1㎛ 미만 사이로 형성된다. 이러한 양극산화 배리어층의 두께는 종래 표면-다공성 양극산화막에 있어서의 양극산화 배리어층의 통상적인 두께(100㎚ 이하)보다 충분히 두껍게 형성될 수 있다.
전술한 바와 같이, 본 발명의 바람직한 실시 예에 따른 상부 전극(10)의 양극산화막(17)은 첨가성분이 제거된 상부 전극(10) 표면에 형성되므로, 상기 첨가성분이 파티클 형태로 떨어져 나가 불순물로 작용하는 것을 방지할 수 있다. 또한, 양극산화막(17)이 표면-비다공성 양극산화막인 경우, 다공질층에 의해 발생되는 아웃 가싱에 의한 문제점도 해결할 수 있다.
따라서, 본 발명의 바람직한 실시 예에 따른 상부 전극(10)의 양극산화막(17)은 내부식성, 내플라즈마성을 향상시켜 상부 전극(10)의 표면을 보호할 뿐만 아니라, 위와 같이 공정챔버 내에 불순물 등이 발생하는 것을 억제하여, 공정챔버 내의 청정한 환경을 도모하고, 이로 인해, 공정챔버에 의해 제조되는 기판(S)의 불량율을 낮추는 효과가 있는 것이다.
또한, 위와 같은 양극산화막(17)의 효과와 더불어 본 발명의 바람직한 실시 예에 따른 상부 전극(10)은 상부 전극(10)의 하면을 양극산화막(17)이 형성된 제1영역(11)과 양극산화막(17)이 형성되지 않은 제2영역(12)으로 구분함으로써, 양극산화막(17)의 일부가 결손되는 결손부위가 존재하는 경우에도 플라즈마 아킹을 효과적으로 방지할 수 있다. 이에 대한 상세한 설명은 후술한다.
이하, 도 3을 참조하여, 전술한 본 발명의 바람직한 제1실시 예에 따른 상부 전극(10)이 내부에 설치되는 CVD 공정챔버(Chemical Vapor Deposition process chamber)(100)에 대해 설명한다.
CVD 공정챔버(100)는 공정가스에 의한 화학적 기상 증착(CVD)이 일어날 수 있도록 반응 공간을 제공하며, 공정가스를 공급하는 공급라인(110)과, 공급라인(110)과 연통되며 CVD 공정챔버(100) 상부에 배치되는 백킹 플레이트(Backing plate)(120)와, 백킹 플레이트(120) 하부에 배치되어 공급라인(110)에서 공급된 공정가스를 기판(S)으로 공급하는 상부 전극(10)과, 상부 전극(10)의 하부에 위치하는 하부 전극(130)과, 상부 전극(10)과 하부 전극(130) 사이에 배치되어 기판(S)의 가장자리를 커버하는 쉐도우 프레임(Shadow frame)(150)과, CVD 공정챔버(100) 내부에 공급된 공정가스를 배기하는 배기라인(160)과, 공정가스의 유량을 제어하는 기체 유량 장치(MFC. Mass Flow Controller)(170)를 포함하여 구성된다.
공급라인(110)은 CVD 공정챔버(100) 상부에서 CVD 공정챔버(100)의 내부와 연통되며, CVD 공정챔버(100) 내부로 공정가스를 공급하는 역할을 한다.
백킹 플레이트(120)는 공급라인(110)과 연통되도록 CVD 공정챔버(100) 상부에 배치되며, 공급라인(110)에서 공급되는 공정가스를 상부 전극(10)의 상면으로 유동시킴으로써, 공정가스가 상부 전극(10)의 다수의 관통홀(15)을 통해 고르게 분사되는 것을 도와주는 역할을 한다.
상부 전극(10)은 백킹 플레이트(120)의 하부에 위치하도록 배치된다. 이 경우, 상부 전극(10)은 전술한 본 발명의 바람직한 제1실시 예에 따른 상부 전극(10)이다. 따라서, 상부 전극(10)은 그 하면이 다수의 관통홀(15)이 위치한 제1영역(11)과, 관통홀(15)이 없이 제1영역(11)의 주변부에 위치하는 제2영역(12)으로 구분되며, 제1영역(11)에는 양극산화막(17)이 형성되되, 제2영역(12)의 적어도 일부에는 양극산화막(17)이 형성되지 않는다.
하부 전극(130)은 상부 전극(10)의 하부에 위치하도록 CVD 공정챔버(100)의 하부 공간에 배치되며, 화학적 기상 증착 처리가 이루어지는 기판(S)을 지지하는 역할을 한다. 이 경우, 하부 전극(130)의 내부에는 공정 조건에 따라, 기판(S)을 가열하기 위한 히터(미도시)가 구비될 수 있다.
쉐도우 프레임(150)은 기판(S)의 가장자리 부분에 박막이 증착되는 것을 방지하는 역할을 하며, 하부 전극(130)과 상부 전극(10) 사이에 배치되도록 하부 전극(130)에 설치된다.
기체 유량 장치(170)는 CVD 공정챔버(100)의 내부 공간에서 유동하는 기체, 즉, 공정가스의 유량을 제어하는 역할을 한다.
이하, 전술한 구성을 갖는 CVD 공정챔버(100)가 기판(S)에 화학적 기상 증착 처리를 하여 기판(S)을 제조하는 과정에 대해 설명한다.
먼저, 공급라인(110)에서 공급된 공정가스가 백킹 플레이트(120)로 유입된 후, 백킹 플레이트(120)를 통해 상부 전극(10)의 상면에 고르게 공급된다.
그 후, 공정가스는 상부 전극(10)의 다수의 관통홀(15)을 통과하여 기판(S)이 위치하는 하부 전극(130)의 상부로 분사된다.
따라서, 공정가스는 상부 전극(10)과 하부 전극(130) 사이에 위치하게 되며, 이러한 공정가스는 상부 전극(10)과 하부 전극(130)의 전압차에 의해 플라즈마로 변환된다.
위와 같이, 공정가스가 변환된 플라즈마는 기판(S)에 화학적 기상 증착 처리를 행하게 되며, 이로 인해, 기판(S)에 화학적 기상 증착 처리가 완료된다.
이하, 도 4를 참조하여, 전술한 본 발명의 바람직한 제1실시 예에 따른 상부 전극(10)이 내부에 설치되는 드라이에칭 공정챔버(Dry etching process chamber)(200)에 대해 설명한다.
드라이에칭 공정챔버(200)는 공정가스에 의한 드라이에칭이 일어날 수 있도록 반응 공간을 제공하며, 공정가스를 공급하는 공급라인(210)과, 드라이에칭 공정챔버(200) 내부에 설치되어 공급라인(210)에서 공급된 공정가스를 기판(S)으로 공급하는 상부 전극(10)과, 상부 전극(10)의 하부에 위치하는 하부 전극(230)과, 드라이에칭 공정챔버(200)의 내벽에 설치되는 월 라이너(Wall liner)(240)와, 드라이에칭 공정챔버(200) 내부에 공급된 공정가스를 배기하는 배기라인(260)과, 공정가스의 유량을 제어하는 기체 유량 장치(MFC. Mass Flow Controller)(270)를 포함하여 구성된다.
공급라인(210)은 드라이에칭 공정챔버(200) 상부에서 드라이에칭 공정챔버(200)의 내부와 연통되며, 드라이에칭 공정챔버(200) 내부로 공정가스를 공급하는 역할을 한다.
상부 전극(10)은 하부 전극(230)의 상부에 위치하도록 드라이에칭 공정챔버(200) 내부에 설치된다. 이 경우, 상부 전극(10)은 전술한 본 발명의 바람직한 제1실시 예에 따른 상부 전극(10)이다. 따라서, 상부 전극(10)은 그 하면이 다수의 관통홀(15)이 위치한 제1영역(11)과, 관통홀(15)이 없이 제1영역(11)의 주변부에 위치하는 제2영역(12)으로 구분되며, 제1영역(11)에는 양극산화막(17)이 형성되되, 제2영역(12)의 적어도 일부에는 양극산화막(17)이 형성되지 않는다.
하부 전극(230)은 상부 전극(10)의 하부에 위치하도록 드라이에칭 공정챔버(200)의 하부 공간에 배치되며, 드라이에칭 처리가 이루어지는 기판(S)을 지지하는 역할을 한다. 이 경우, 하부 전극(230)에는 기판(S)의 정전기 발생을 최소화시키는 정전 척(ESC, Electrode Static Chuck)(미도시)과, 기판(S) 주위의 공정가스의 흐름을 일정하게 유지시켜 주는 배플(Baffle)(미도시)이 구비될 수 있으며, 이로 인해, 기판(S)에 균일한 에칭이 이루어질 수 있다.
월 라이너(240)는 드라이에칭 공정챔버(200)의 내벽에 착탈 가능하게 설치될 수 있으며, 드라이에칭 공정챔버(200)의 오염을 줄여주는 역할을 한다. 즉, 장기간 드라이에칭 공정을 수행함에 따라, 드라이에칭 공정챔버(200) 내부에 오염이 발생하게 되면, 월 라이너(240)를 분리하여 세정하거나, 새로운 월 라이너(240)를 설치함으로써 드라이에칭 공정챔버(200) 내부의 환경을 개선해 줄 수 있다.
기체 유량 장치(270)는 드라이에칭 공정챔버(200)의 내부 공간에서 유동하는 기체, 즉, 공정가스의 유량을 제어하는 역할을 한다.
이하, 전술한 구성을 갖는 드라이에칭 공정챔버(200)가 기판(S)에 드라이에칭 처리를 하여 기판(S)을 제조하는 과정에 대해 설명한다.
먼저, 공급라인(210)에서 공급된 공정가스가 드라이에칭 공정챔버 내부로 유입되면, 공정가스는 상부 전극(10)의 다수의 관통홀(15)을 통과하여 기판(S)이 위치하는 하부 전극(230)의 상부로 분사된다.
따라서, 공정가스는 상부 전극(10)과 하부 전극(230) 사이에 위치하게 되며, 이러한 공정가스는 상부 전극(10)과 하부 전극(230)의 전압차에 의해 플라즈마로 변환된다.
위와 같이, 공정가스가 변환된 플라즈마는 기판(S)에 드라이에칭 처리를 행하게 되며, 이로 인해, 기판(S)에 드라이에칭 처리가 완료된다.
이하, 본 발명의 바람직한 제1실시 예에 따른 상부 전극(10)이 CVD 공정챔버(100) 또는 드라이에칭 공정챔버(200)의 내부에 설치되는 경우, 발휘되는 효과에 대해 설명한다.
전술한 바와 같이, CVD 공정챔버(100)에서 화학적 기상 증착 처리가 행해지거나, 드라이에칭 공정챔버(200)의 내부에서 드라이에칭 처리가 행해질 경우, 상부 전극(10)의 하면에는 플라즈마가 직접적으로 접촉된다.
따라서, 상부 전극(10)의 양극산화막(17)이 일부가 결손된 결손부위가 존재할 경우, 플라즈마 전하가 상기 결손부위로 집중적으로 몰리는 플라즈마 아킹(Plasma Arcing)이 발생하게 되며 이로 인해, 상기 결손부위의 상부 전극(10)의 표면이 파손될 수 있다. 그러나, 본 발명의 바람직한 제1실시 예에 따른 상부 전극(10)의 경우 플라즈마 아킹의 발생율을 현저하게 낮출 수 있다.
상세하게 설명하면, 본 발명의 바람직한 제1실시 예에 따른 상부 전극(10)의 경우, 제2영역(12)에는 양극산화막이 형성되지 않은 채, 상부 전극(10)의 표면이 외부로 노출되어 있으므로, 플라즈마 전하가 제2영역(12)의 표면에 우선적으로 몰리게 된다. 따라서, 양극산화막이 형성된 제1영역(11)에는 플라즈마 전하가 몰리게 되는 것을 방지할 수 있으며, 이로 인해, 제1영역(11)에 플라즈마 아킹이 발생할 확률이 줄어든다. 즉, 제2영역(12)이 일종의 희생 전극의 역할을 함으로써, 제1영역(11)으로 플라즈마 전하가 몰리게 되는 것을 방지함으로써, 제1영역(11)에 플라즈마 아킹이 발생할 확률을 줄어들게 할 수 있다. 따라서, 제1영역(11) 및 관통홀(15)의 내부면의 표면에 형성된 양극산화막에 결손부위가 존재하더라도, 상기 결손부위로 플라즈마 아킹이 발생하는 것을 방지할 수 있으며, 이로 인해, 제1영역(11) 및 관통홀(15)의 내부면이 파손되는 것을 방지할 수 있다.
또한, 플라즈마 아킹의 경우 국소 부위에 집중적으로 플라즈마 전하가 몰리게 되면, 더욱 강한 전류로 금속 재질의 표면 등을 파손하게 되는데, 제2영역(12)은 그 넓이가 양극산화막(17)에 존재하게 되는 결손부위의 넓이에 비해 현저하게 넓으므로, 플라즈마 아킹 자체의 발생율이 현저히 낮아질 뿐 아니라, 플라즈마 아킹이 발생하더라도 플라즈마 아킹의 전류가 상대적으로 약해지게 되므로, 플라즈마 아킹에 의한 파손력이 약해진다. 따라서, 양극산화막이 형성되지 않은 제2영역(12)의 파손이 심하게 일어나지 않아, 종래의 양극산화막이 전혀 형성되지 않은 상부 전극에 비해 수명이 길게 유지될 수 있다. 또한, 플라즈마 아킹의 전류가 상대적으로 약하므로, 제1영역(11) 및 관통홀(15) 내부면의 표면에 형성된 양극산화막의 결손부위에 플라즈마 아킹이 발생하게 되더라도 상기 결손부위에서의 상부 전극(10) 표면의 파손은 미비하며, 이로 인해, 상부 전극(10)의 수명이 길게 유지될 수 있다.
더불어, 제2영역(12)은 관통홀(15)이 형성되어 있지 않고, 그 표면이 평탄하고 거칠기가 낮은 평탄면으로 형성된다. 따라서, 플라즈마 전하가 제2영역(12)으로 이동되더라도 상기 플라즈마 전하는 제2영역(12)의 전영역으로 분산되게 되며, 이로 인해, 상부 전극 전체의 플라즈마 아킹의 발생율을 낮출 수 있다.
전술한 바와 같이, 본 발명의 바람직한 제1실시 예에 따른 상부 전극(10)을 구비한 CVD 공정챔버(100) 및 드라이에칭 공정챔버(200)는 상부 전극(10)에 발생하는 플라즈마 아킹을 효과적으로 방지할 수 있으며, 이로 인해, CVD 공정챔버(100) 및 드라이에칭 공정챔버(200)의 공정 효율과 사용주기를 상승시킬 수 있는 효과가 있다.
또한, 이러한 CVD 공정챔버(100)에 의해 화학적 기상 증착 처리가 이루어진 기판(S) 및 드라이에칭 공정챔버(200)에 의해 드라이에칭 처리가 이루어진 기판(S)은 플라즈마 아킹으로 인한 문제점, 즉, 플라즈마 아킹에 의해 상부 전극(10)의 표면이 파손되어 불순물이 공정챔버 내부에 불순물이 존재하는 문제점이 해결되게 된다. 따라서, 기판(S) 전체에 걸쳐 화학적 기상 증착 처리 또는 드라이에칭 처리가 고르게 이루어질 수 있어, 기판(S)의 높은 품질을 보장할 수 있다.
전술한 CVD 공정챔버(100) 및 드라이에칭 공정챔버(200)에 의해 플라즈마 처리되어 제조되는 기판(S)은 글라스(Glass) 또는 웨이퍼(Wafer)일 수 있다.
다시 말해, 화학적 기상 증착 공정이 디스플레이를 제조하기 위한 공정일 경우, CVD 공정챔버(100)는 글라스에 플라즈마 처리, 즉, 화학적 기상 증착 처리를 하게 되며, 화학적 기상 증착 공정이 반도체를 제조하기 위한 공정일 경우, CVD 공정챔버(100)는 웨이퍼에 플라즈마 처리, 즉, 화학적 기상 증착 처리를 하게 된다.
CVD 공정챔버(100)의 화학적 기상 증착 처리가 글라스에 이루어질 경우, 글라스는 직사각형 형상을 갖으므로, CVD 공정챔버(100)의 내부에 설치되는 상부 전극(10)의 형상은 도 1에 도시된 바와 같이, 직사각형의 판형 형상을 갖는다. 또한, 다수의 관통홀(15)의 배열 형상은 직사각형 형상을 갖으며, 이로 인해, 제1영역(11)은 직사각형 형상으로 구획되고, 제2영역(12)은 이러한 직사각형 형상으로 구획된 제1영역(11)의 둘레를 감싸도록 구획된다.
CVD 공정챔버(100)의 화학적 기상 증착 처리가 웨이퍼에 이루어질 경우, 웨이퍼는 원형 형상을 갖으므로, CVD 공정챔버(100)의 내부에 설치되는 상부 전극(10)의 형상은 도 5에 도시된 바와 같이, 원형의 판형 형상을 갖을 수 있다. 또한, 다수의 관통홀(15)의 배열 형상 원형 형상을 갖으며, 이로 인해, 제1영역(11)은 원형 형상으로 구획되고, 제2영역(12)은 이러한 원형 형상으로 구획된 제1영역(11)의 둘레를 감싸도록 구획된다.
드라이에칭 공정챔버(200)의 드라이에칭 처리가 글라스에 이루어질 경우, 글라스는 직사각형 형상을 갖으므로, 드라이에칭 공정챔버(200)의 내부에 설치되는 상부 전극(10)의 형상은 도 1에 도시된 바와 같이, 직사각형의 판형 형상을 갖는다. 또한, 다수의 관통홀(15)의 배열 형상은 직사각형 형상을 갖으며, 이로 인해, 제1영역(11)은 직사각형 형상으로 구획되고, 제2영역(12)은 이러한 직사각형 형상으로 구획된 제1영역(11)의 둘레를 감싸도록 구획된다.
드라이에칭 공정챔버(200)의 드라이에칭 처리가 웨이퍼에 이루어질 경우, 웨이퍼는 원형 형상을 갖으므로, 드라이에칭 공정챔버(200)의 내부에 설치되는 상부 전극(10)의 형상은 도 5에 도시된 바와 같이, 원형의 판형 형상을 갖을 수 있다. 또한, 다수의 관통홀(15)의 배열 형상 원형 형상을 갖으며, 이로 인해, 제1영역(11)은 원형 형상으로 구획되고, 제2영역(12)은 이러한 원형 형상으로 구획된 제1영역(11)의 둘레를 감싸도록 구획된다.
이하, 본 발명의 바람직한 제2실시 예에 따른 상부 전극(10')에 대해 설명한다.
도 6에 도시된 바와 같이, 본 발명의 바람직한 제2실시 예에 따른 상부 전극(10')은 상, 하면을 관통하여 형성되는 다수의 관통홀(15)과, 상부 전극(10)의 하면에서 다수의 관통홀(15)이 위치하는 제1영역(11)과, 상부 전극(10)의 하면에서 다수의 관통홀(15)이 위치하지 않으며, 제1영역(11)의 주변부에 위치하는 제2영역(12)과, 상부 전극(10)의 하면에서 다수의 관통홀(15)이 위치하지 않으며, 제2영역(12)의 주변부에 위치하는 제3영역(13)과, 상부 전극(10)의 하면의 제2영역(12)을 제외한 표면에 형성되는 양극산화막(17)을 포함하여 구성된다.
따라서, 상부 전극(10')에는 상, 하면을 관통하여 형성되는 다수의 관통홀(15)이 구비되어 있으며, 상부 전극(10')의 하면은 다수의 관통홀(15)이 위치하는 제1영역(11)과, 관통홀(15)이 없이 제1영역(11)의 주변부에 위치하는 제2영역(12)과, 관통홀(15)이 없이 제2영역(12)의 주변부에 위치하는 제3영역(13)으로 구분된다.
다수의 관통홀(15)은 상부 전극(10')의 중앙부에 다수개 형성되어 있으며, 공정챔버에 유입되는 공정가스가 통과되는 통로 기능을 한다.
다수의 관통홀(15)의 내부면에는 다수의 관통홀(15)의 내부 표면, 즉, 상부 전극(10')의 표면을 양극산화시켜 형성된 양극산화막(17)이 형성되어 있다.
제1영역(11)은 상부 전극(10')의 하면에서 다수의 관통홀(15)이 위치하는 영역을 지칭한다. 다시 말해, 전술한 바와 같이, 다수의 관통홀(15)은 상부 전극(10')의 상, 하면을 관통하며, 상부 전극(10')의 중앙 영역에 위치하고 있으므로, 제1영역(11) 또한, 상부 전극(10')의 하면의 중앙 영역에 위치하게 된다. 이러한, 제1영역(11)에는 상부 전극(10')의 표면을 양극산화시켜 형성된 양극산화막(17)이 형성되어 있다.
제2영역(12)은 상부 전극(10')의 하면에서 다수의 관통홀(15)이 없으며, 제1영역(11)과 제3영역(13)의 사이에 위치하는 영역을 지칭한다. 제2영역(12)은 제1영역(11)의 주변부에서 제1영역(11)과 제3영역(13) 사이에 위치하며, 제1영역(11), 제3영역 등에 형성된 양극산화막(17)이 형성되어 있지 않다. 따라서, 상부 전극(10')의 표면이 그대로 외부로 노출되어 있다. 이러한, 제2영역(12)은 상부 전극(10')의 하면의 중앙 영역에 위치하는 제1영역(11)의 둘레를 감싸고 있다.
제3영역(13)은 상부 전극(10')의 하면에서 다수의 관통홀(15)이 없으며, 제2영역(12)의 주변부에 위치하는 영역을 지칭한다. 제3영역(13)에는 제1영역(11)과 마찬가지로 상부 전극(10')의 표면을 양극산화시켜 형성된 양극산화막(17)이 형성된다.
제3영역(13)은 제2영역(12)의 둘레를 감싸고 있다. 따라서, 제3영역(13)은 상부 전극(10')의 하면의 가장자리 영역에 위치한다고 볼 수 있다. 또한, 제2영역(12)은 제1영역(11)과 제3영역(13)의 사이에서 일종의 직사각형 띠 형상을 이루고 있다.
상부 전극(10')의 상면, 측면의 표면 또한 양극산화막(17)이 형성되어 있다. 따라서, 상부 전극(10')의 표면 중 양극산화막(17)이 형성되어 있지 않은 부분은 제2영역(12)의 표면이다.
이 경우, 상부 전극(10')의 상면, 측면, 다수의 관통홀(15)의 내부면, 제1영역(11), 제2영역(12)에 형성되는 양극산화막(17)은 모두 연속적으로 이어지게 형성되어 있다. 즉, 상부 전극에 양극산화막(17)을 형성할 때, 제2영역(12)만을 마스킹 한 후, 양극산화막(17)을 형성하게 되므로, 마스킹이 되어 있지 않은 상부 전극(10')의 상면, 측면, 다수의 관통홀(15)의 내부면, 제1영역(11), 제3영역(13)의 표면은 모두 양극산화막(17)이 형성되는 것이다.
위와 같이, 본 발명의 바람직한 제2실시 예에 따른 상부 전극(10')은 상부 전극(10')의 하면이 제1 내지 제3영역(11, 12, 13)으로 구분되어 있는 것을 제외하고 나머지 구성요소는 전술한 본 발명의 바람직한 제1실시 예에 따른 상부 전극(10)와 동일하다.
따라서, 전술한 본 발명의 바람직한 제1실시 예에 따른 상부 전극(10)의 재질, 양극산화막(17), 상부 전극(10)의 기능 및 효과 등에 대한 것이 모두 적용될 수 있다.
다시 말해, 본 발명의 바람직한 제2실시 예에 따른 상부 전극(10')의 경우에도, 상부 전극(10')의 재질은 금속 합금으로 이루어질 수 있으며, 상기 금속 합금은 그 표면에 첨가성분 중 어느 한 종이 제거된 금속 합금일 수 있다. 또한, 본 발명의 바람직한 제2실시 예에 따른 상부 전극(10')의 표면에 형성되는 양극산화막(17)은 표면 및 내부에 구멍(pore)이 없는 양극산화 배리어층만으로 이루어진 표면-비다공질 양극산화막일 수 있다.
본 발명의 바람직한 제2실시 예에 따른 상부 전극(10')은 양극산화막이 형성되지 않은 제2영역(12)이 제1영역(11)과 제3영역(13) 사이에서 일종의 직사각형 띠 형상으로 이루어져 있으므로, 본 발명의 바람직한 제1실시 예에 따른 상부 전극(10)에 비해 양극산화막(17)이 형성되지 않은 제2영역(12)의 넓이를 최소화할 수 있다는 효과가 있다.
다시 말해, 관통홀(15)이 위치하는 제1영역(11)의 주변부에 제2영역(12)을 위치시키고, 제2영역(12)의 주변부에 제3영역(13)을 위치시킴으로써. 양극산화막(17)이 형성되지 않은 영역, 즉, 제2영역(12)의 최소화를 달성하면서도, 플라즈마 전하를 제2영역(12)으로 유도함으로써, 제1영역(11)에 플라즈마 아킹이 발생하는 것을 방지할 수 있는 것을 동시에 달성할 수 있는 것이다.
위와 같은 구성을 갖는 본 발명의 바람직한 제2실시 예에 따른 상부 전극(10')은 본 발명의 바람직한 제1실시 예에 따른 상부 전극(10)과 마찬가지로, 도 7 및 도 8에 도시된 바와 같이, CVD 공정챔버(100') 및 드라이에칭 공정챔버(200')의 내부에 설치될 수 있다.
이 경우, 상부 전극(10')은 그 하면이 다수의 관통홀(15)이 위치한 제1영역(11)과, 관통홀(15)이 없이 제1영역(11)의 주변부에 위치하는 제2영역(12)과, 관통홀(15)이 없이 제2영역(12)의 주변부에 위치하는 제3영역(13)으로 구분되며, 제1영역(11) 및 제3영역(13)에는 양극산화막(17)이 형성되되, 제2영역(12)의 적어도 일부에는 양극산화막(17)이 형성되지 않는다.
이러한, 본 발명의 바람직한 제2실시 예에 따른 상부 전극(10')이 내부에 설치되는 CVD 공정챔버(100') 및 드라이에칭 공정챔버(200')는 상부 전극(10')의 하면의 형상을 제외하고, 본 발명의 바람직한 제1실시 예에 따른 상부 전극(10)이 내부에 설치되는 CVD 공정챔버(100) 및 드라이에칭 공정챔버(200)와 같으므로, 중복되는 설명은 생략한다.
또한, 전술한 본 발명의 바람직한 제2실시 예에 따른 상부 전극(10')이 내부에 설치되는 CVD 공정챔버(100') 및 드라이에칭 공정챔버(200')에 의해 플라즈마 처리되어 제조되는 기판(S)은 글라스(Glass) 또는 웨이퍼(Wafer)일 수 있다.
CVD 공정챔버(100')의 화학적 기상 증착 처리가 글라스에 이루어질 경우, 글라스는 직사각형 형상을 갖으므로, CVD 공정챔버(100')의 내부에 설치되는 상부 전극(10')의 형상은 도 6에 도시된 바와 같이, 직사각형의 판형 형상을 갖는다. 또한, 다수의 관통홀(15)의 배열 형상은 직사각형 형상을 갖으며, 이로 인해, 제1영역(11)은 직사각형 형상으로 구획되고, 제2영역(12)은 이러한 직사각형 형상으로 구획된 제1영역(11)의 둘레을 감싸도록 구획되며, 제3영역(13)은 제2영역(12)의 둘레를 감싸도록 구획된다. 따라서, 제2영역(12)은 제1영역(11)과 제3영역(13) 사이에서 일종의 직사각형 띠형 형상으로 구획되게 된다.
CVD 공정챔버(100')의 화학적 기상 증착 처리가 웨이퍼에 이루어질 경우, 웨이퍼는 원형 형상을 갖으므로, CVD 공정챔버(100')의 내부에 설치되는 상부 전극(10)의 형상은 도 9에 도시된 바와 같이, 원형의 판형 형상을 갖을 수 있다. 또한, 다수의 관통홀(15)의 배열 형상 원형 형상을 갖으며, 이로 인해, 제1영역(11)은 원형 형상으로 구획되고, 제2영역(12)은 이러한 원형 형상으로 구획된 제1영역(11)의 둘레를 감싸도록 구획되며, 제3영역(13)은 제2영역(12)의 둘레를 감싸도록 구획된다. 따라서, 제2영역(12)은 제1영역(11)과 제3영역(13) 사이에서 일종의 원형 띠형 형상으로 구획되게 된다.
드라이에칭 공정챔버(200')의 드라이에칭 처리가 글라스에 이루어질 경우, 글라스는 직사각형 형상을 갖으므로, 드라이에칭 공정챔버(200')의 내부에 설치되는 상부 전극(10')의 형상은 도 6에 도시된 바와 같이, 직사각형의 판형 형상을 갖는다. 또한, 다수의 관통홀(15)의 배열 형상은 직사각형 형상을 갖으며, 이로 인해, 제1영역(11)은 직사각형 형상으로 구획되고, 제2영역(12)은 이러한 직사각형 형상으로 구획된 제1영역(11)의 둘레을 감싸도록 구획되며, 제3영역(13)은 제2영역(12)의 둘레를 감싸도록 구획된다. 따라서, 제2영역(12)은 제1영역(11)과 제3영역(13) 사이에서 일종의 직사각형 띠형 형상으로 구획되게 된다.
드라이에칭 공정챔버(200')의 드라이에칭 처리가 웨이퍼에 이루어질 경우, 웨이퍼는 원형 형상을 갖으므로, 드라이에칭 공정챔버(200')의 내부에 설치되는 상부 전극(10')의 형상은 도 9에 도시된 바와 같이, 원형의 판형 형상을 갖을 수 있다. 또한, 다수의 관통홀(15)의 배열 형상 원형 형상을 갖으며, 이로 인해, 제1영역(11)은 원형 형상으로 구획되고, 제2영역(12)은 이러한 원형 형상으로 구획된 제1영역(11)의 둘레를 감싸도록 구획되며, 제3영역(13)은 제2영역(12)의 둘레를 감싸도록 구획된다. 따라서, 제2영역(12)은 제1영역(11)과 제3영역(13) 사이에서 일종의 원형 띠형 형상으로 구획되게 된다.
전술한 바와 같이, 본 발명의 바람직한 실시 예들을 참조하여 설명하였지만, 해당 기술분야의 통상의 기술자는 하기의 특허 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 또는 변형하여 실시할 수 있다.
10, 10': 상부 전극 11: 제1영역
12: 제2영역 13: 제3영역
15: 관통홀 17: 양극산화막
17a: 오목부
100, 100': CVD 공정챔버 110: 공급라인
120: 백킹 플레이트 130: 하부 전극
150: 쉐도우 프레임 160: 배기라인
170: 기체 유량 장치
200, 200': 드라이에칭 공정챔버 210: 공급라인
230: 하부 전극 240: 월 라이너
260: 배기라인 270: 기체 유량 장치

Claims (6)

  1. 플라즈마 처리를 행하는 공정챔버의 내부에 설치되는 상부 전극에 있어서,
    상기 상부 전극의 하면은, 상, 하면을 관통하여 형성되는 다수의 관통홀이 위치하는 제1영역과, 상기 관통홀이 없이 상기 제1영역의 주변부에 위치하는 제2영역으로 구분되고,
    상기 제1영역에는 양극산화막이 형성되되, 상기 제2영역의 적어도 일부에는 양극산화막이 형성되지 않으며,
    상기 제2영역의 주변부에 위치하며, 양극산화막이 형성된 제3영역을 더 포함하되,
    상기 제2영역은 상기 제1영역의 둘레를 감싸고, 상기 제3영역은 상기 제2영역의 둘레를 감싸는 것을 특징으로 하는 상부 전극.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 상부 전극은 첨가성분이 함유된 금속 합금 재질로 이루어지되, 상기 상부 전극의 표면에서 상기 첨가성분 중 적어도 어느 한 종이 제거되어 있으며,
    상기 양극산화막은 그 표면에 구멍(pore)이 없는 표면-비다공질 양극산화막인 것을 특징으로 하는 상부 전극.
  5. 그 하면이 다수의 관통홀이 위치한 제1영역과, 상기 관통홀이 없이 상기 제1영역의 주변부에 위치하는 제2영역으로 구분되며, 상기 제1영역에는 양극산화막이 형성되되, 상기 제2영역의 적어도 일부에는 양극산화막이 형성되지 않으며, 상기 제2영역의 주변부에 위치하며, 양극산화막이 형성된 제3영역을 더 포함하되, 상기 제2영역은 상기 제1영역의 둘레를 감싸고, 상기 제3영역은 상기 제2영역의 둘레를 감싸는 상부 전극; 및 상기 상부 전극의 하부에 위치하는 하부 전극;을 포함하되, 상기 상, 하부 전극 사이에 생성되는 플라즈마를 이용하여 화학 기상적 증착 처리 또는 드라이에칭 처리를 행하는 것을 특징으로 하는 공정챔버.
  6. 삭제
KR1020160084918A 2016-07-05 2016-07-05 상부 전극 및 이를 구비한 공정챔버 및 공정챔버에 의해 제조되는 기판 KR101909453B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160084918A KR101909453B1 (ko) 2016-07-05 2016-07-05 상부 전극 및 이를 구비한 공정챔버 및 공정챔버에 의해 제조되는 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160084918A KR101909453B1 (ko) 2016-07-05 2016-07-05 상부 전극 및 이를 구비한 공정챔버 및 공정챔버에 의해 제조되는 기판

Publications (2)

Publication Number Publication Date
KR20180005035A KR20180005035A (ko) 2018-01-15
KR101909453B1 true KR101909453B1 (ko) 2018-10-18

Family

ID=61001295

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160084918A KR101909453B1 (ko) 2016-07-05 2016-07-05 상부 전극 및 이를 구비한 공정챔버 및 공정챔버에 의해 제조되는 기판

Country Status (1)

Country Link
KR (1) KR101909453B1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02213480A (ja) * 1989-02-14 1990-08-24 Nippon Light Metal Co Ltd 高周波プラズマ発生用アルミニウム電極
KR100473691B1 (ko) 1994-11-16 2005-04-14 가부시키가이샤 고베 세이코쇼 Al또는Al합금제진공챔버부재
JP3559920B2 (ja) * 1996-07-29 2004-09-02 東京エレクトロン株式会社 プラズマ処理装置
JP5782293B2 (ja) 2011-05-10 2015-09-24 東京エレクトロン株式会社 プラズマ生成用電極およびプラズマ処理装置
US9337002B2 (en) 2013-03-12 2016-05-10 Lam Research Corporation Corrosion resistant aluminum coating on plasma chamber components

Also Published As

Publication number Publication date
KR20180005035A (ko) 2018-01-15

Similar Documents

Publication Publication Date Title
US8679252B2 (en) Actively heated aluminum baffle component having improved particle performance and methods of use and manufacture thereof
US9885117B2 (en) Conditioned semiconductor system parts
TWI476827B (zh) 半導體材料處理設備之鍍鋁元件及此元件之製造方法
US20060070884A1 (en) Electrochemical processing apparatus and method
TWI733836B (zh) 金屬構件及其製造方法以及具有該金屬構件的處理室
US20080289766A1 (en) Hot edge ring apparatus and method for increased etch rate uniformity and reduced polymer buildup
TWI541894B (zh) A plasma processing chamber, a gas sprinkler head and a method of manufacturing the same
KR20080083186A (ko) 초음파 교반 및 인가된 전계를 이용한 정전척의 세정
TW201830502A (zh) 具降低之金屬濃度的保護氧化物塗層
KR102464817B1 (ko) 금속부품 및 그 제조 방법 및 금속부품을 구비한 공정챔버
KR20230124520A (ko) 금속부품 및 이를 구비한 공정챔버
KR101909453B1 (ko) 상부 전극 및 이를 구비한 공정챔버 및 공정챔버에 의해 제조되는 기판
JP4751198B2 (ja) プラズマ処理装置用部材
KR20170055431A (ko) 금속부품 및 그 제조 방법 및 금속부품을 구비한 공정챔버
US20210343509A9 (en) Conditioned semiconductor system parts
KR102335438B1 (ko) 알루미늄 디퓨저의 양극산화피막 형성방법 및 그에 의해 제조된 산화피막이 형성된 알루미늄 디퓨저
US20240052516A1 (en) Metal part for process chamber and method of forming thin film layer of metal part for process chamber
KR100558536B1 (ko) 반도체 제조장치용 부품 표면에 보호막을 제조하는 방법및 표면 보호막이 형성된 반도체 제조장치용 부품
KR100785994B1 (ko) 반도체 소자 제조용 플라즈마 챔버의 제조 방법
WO2022060351A1 (en) Differentially anodized showerhead
JP2004231998A (ja) 平行平板型プラズマｃｖｄ装置
KR20070028098A (ko) 플라즈마 식각 설비의 어퍼링

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
X701 Decision to grant (after re-examination)