KR101900630B1 - 교차 도파관 - Google Patents

교차 도파관 Download PDF

Info

Publication number
KR101900630B1
KR101900630B1 KR1020177003887A KR20177003887A KR101900630B1 KR 101900630 B1 KR101900630 B1 KR 101900630B1 KR 1020177003887 A KR1020177003887 A KR 1020177003887A KR 20177003887 A KR20177003887 A KR 20177003887A KR 101900630 B1 KR101900630 B1 KR 101900630B1
Authority
KR
South Korea
Prior art keywords
waveguide
core layer
shallow
input
output
Prior art date
Application number
KR1020177003887A
Other languages
English (en)
Other versions
KR20170033344A (ko
Inventor
완위안 류
신 투
훙옌 푸
Original Assignee
후아웨이 테크놀러지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후아웨이 테크놀러지 컴퍼니 리미티드 filed Critical 후아웨이 테크놀러지 컴퍼니 리미티드
Publication of KR20170033344A publication Critical patent/KR20170033344A/ko
Application granted granted Critical
Publication of KR101900630B1 publication Critical patent/KR101900630B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/125—Bends, branchings or intersections
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/02—Optical fibres with cladding with or without a coating
    • G02B6/028—Optical fibres with cladding with or without a coating with core or cladding having graded refractive index
    • G02B6/0288—Multimode fibre, e.g. graded index core for compensating modal dispersion
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1228—Tapered waveguides, e.g. integrated spot-size transformers
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12061—Silicon

Abstract

교차 도파관은 제1 도파관과 제2 도파관을 포함한다. 제1 도파관과 제2 도파관은 서로 수직이고 교차식으로 배치되고, 제1 도파관과 제2 도파관의 교차 부분에 의해 형성된 영역은 교차 영역(101)이고, 제1 도파관 및 제2 도파관 양자 모두는 얕은 에칭부(103) 및 코어층(102)을 포함한다. 얕은 에칭부(103)는 코어층(102)의 축에 대해 길이 방향으로 코어층(102)의 2개의 측부 상에 대칭으로 분포된다. 코어층(102)의 폭이나 얕은 에칭부(103)의 폭을 적절히 조정함으로써, 교차 도파관에서의 광파를 전송하는 것의 에너지 손실이 효과적으로 감소될 수 있다.

Description

교차 도파관{CROSS WAVEGUIDE}
본 발명은 광통신 기술에 관한 것으로, 특히 교차 도파관에 관한 것이다.
최초의 레이저의 출현 이후, 인간의 의사 소통에 엄청난 개혁이 일어났다. 광은 높은 속도와 안정성을 특징으로 하기 때문에, 정보의 캐리어로서, 광은 인간의 의사 소통을 적시에 그리고 편리하게 할 수 있게 한다. 과학과 기술의 발달과 함께 전력 소비 및 듀티 사이클 측면에서의 단점들이 점차 종래의 모듈 광학에 나타난다. 광학 경로 설계에서 다수의 재료들의 통합이 시도되었지만 기술 제한으로 인해 개발이 제한적이다. 그러나, 실리콘 광학은 회로 기술과의 호환성 때문에 관심을 끌고 있다. 사람들은 집적 광학이 실리콘의 관점에서 전기와 동일한 경로를 가질 수 있을 것으로 기대한다.
실리콘 광은 고 굴절률 콘트라스트 비 때문에 대규모 및 고밀도 집적에 적용될 수 있다. 또한, 실리콘 광은 전기 칩의 성숙한 상보형 금속 산화물 반도체(CMOS) 기술을 추가로 사용할 수 있어, 실리콘 광은 고유한 이점을 갖는다. 그러나, 광학 경로는 회로의 유연성을 갖지 않는다. 대규모 스위치 매트릭스에서는 도파관의 교차를 방지할 수 없다. 실리콘 광 플랫폼에서 교차 도파관은 극히 핵심 디바이스이다. 하나의 교차 도파관의 손실 값이 0.3 dB이고 스위치 매트릭스의 교차 도파관의 수가 100개인 경우에, 교차 도파관만으로 발생한 손실은 30 dB이므로 큰 손실이다. 따라서, 교차 도파관 손실을 감소시키는 것이 극히 필요하다.
종래 기술에서, 교차 도파관 손실을 감소시키는 목적은 모드 확장에 기초한 교차 도파관을 사용함으로써 달성된다. 광파 모드의 확장은 도파관 구조체의 변화를 이용하여 구현되며, 즉 코어층의 폭이 교차 영역 쪽으로 넓어지고 얕은 에칭부가 증가하여, 광파 필드 분포의 변화가 달성되어서 교차 영역에서의 광학적 발산을 감소시킨다. 다중 모드 간섭에 기초한 교차 도파관은 종래 기술에서 또한 사용되는데, 즉 교차 도파관은 교차 영역에서 다중 모드 도파관이고, 입력 단부와 출력 단부에서 단일 모드 도파관이어서, 교차 도파관 손실을 감소시키는 목적이 달성된다. 즉, 교차 도파관의 입력 단부 및 출력 단부의 도파관은 단일 모드 도파관이며, 교차 영역의 도파관은 다중 모드 도파관이다. 다중 모드 간섭에 의해 생성된 이미지 포인트는 교차 영역에서 광파 손실을 감소시키는 데 사용된다. 그러나, 종래 기술에서는, 필드 분포의 변화 및 도파관 모드의 변화로 인해 추가 손실이 발생한다.
본 발명의 실시예는 종래 기술의 교차 도파관에서의 광파 전송 동안의 필드 분포의 변화 및 도파관 모드의 변화로 인한 여분의 손실을 감소시키기 위해 교차 도파관을 제공한다.
본 발명의 제1 양태는 제1 도파관 및 제2 도파관을 포함하는 교차 도파관을 제공하며,
제1 도파관과 제2 도파관은 서로 수직이고 교차식으로 배치되고, 제1 도파관과 제2 도파관의 교차 부분에 의해 형성된 영역은 교차 영역이고,
제1 도파관 및 제2 도파관은 얕은 에칭부 및 코어층을 각각 포함하고, 얕은 에칭부는 코어층의 축에 대해 길이 방향으로 코어층의 2개의 측부 상에 대칭으로 분포되고,
제1 도파관의 일 단부는 제1 입력 도파관이고, 다른 단부는 제1 출력 도파관이며, 제2 도파관의 일 단부는 제2 입력 도파관이고, 다른 단부는 제2 출력 도파관이고,
제1 입력 도파관의 코어층은 동일한 폭을 갖도록 배치되고, 제1 입력 도파관의 얕은 에칭부의 외측부들 사이의 거리들은 동일하고,
제2 입력 도파관의 코어층은 동일한 폭을 갖도록 배치되고, 제2 입력 도파관의 얕은 에칭부의 외측부들 사이의 거리들은 동일하고,
제1 출력 도파관의 그리고 교차 영역에 가까운 일 단부에서의 코어층은 제1 입력 도파관의 코어층보다 좁고, 제1 출력 도파관의 다른 단부에서의 코어층은 제1 입력 도파관의 코어층과 폭에 있어서 동일하고, 제1 출력 도파관의 얕은 에칭부의 외측부들 사이의 거리들이 동일하고, 제2 출력 도파관의 그리고 교차 영역에 가까운 일 단부에서의 코어층은 제2 입력 도파관의 코어층보다 좁고, 제2 출력 도파관의 다른 단부에서의 코어층은 제2 입력 도파관의 코어층과 폭에 있어서 동일하고, 제2 출력 도파관의 얕은 에칭부의 외측부들 사이의 거리들은 동일하거나,
제1 출력 도파관 내의 그리고 교차 영역에 가까운 일 단부에서의 얕은 에칭부의 외측부들 사이의 거리는 제1 입력 도파관의 얕은 에칭부의 외측부들 사이의 거리보다 작고, 제1 출력 도파관의 다른 단부에서의 얕은 에칭부의 외측부들 사이의 거리가 제1 입력 도파관의 얕은 에칭부의 외측부들 사이의 거리와 동일하고, 제2 출력 도파관 내의 그리고 교차 영역에 가까운 일 단부에서의 얕은 에칭부의 외측부들 사이의 거리는 제2 입력 도파관의 얕은 에칭부의 외측부들 사이의 거리보다 작고, 제2 출력 도파관의 다른 단부에서의 얕은 에칭부의 외측부들 사이의 거리는 제2 입력 도파관의 얕은 에칭부의 외측부들 사이의 거리와 동일하다.
제1 양태의 제1 가능한 구현 방식에서, 코어층은 얕은 에칭부보다 두껍다.
제1 양태의 제2 가능한 구현 방식에서, 제1 도파관 및 제2 도파관은 축들에 각각 평행하다.
제1 양태의 제3 가능한 구현 방식에서, 제1 출력 도파관은 점차 넓어지고 제2 출력 도파관은 점차 넓어진다.
제1 양태의 제4 가능한 구현 방식에서, 제1 출력 도파관의 얕은 에칭부는 점차 넓어지고, 제2 출력 도파관의 얕은 에칭부는 점차 넓어진다.
제1 양태, 또는 제1 양태의 제1 가능한 구현 방식 내지 제4 가능한 구현 방식 중 어느 하나를 참조하면, 제1 양태의 제5 가능한 구현 방식에서, 제1 도파관과 제2 도파관 양자 모두는 다중 모드 도파관들이다.
제1 양태, 또는 제1 양태의 제1 가능한 구현 방식 내지 제4 가능한 구현 방식 중 어느 하나를 참조하면, 제1 양태의 제6 가능한 구현 방식에서, 제1 도파관과 제2 도파관 양자 모두는 리지(ridge) 도파관들이다.
제1 양태의 제1 양태 또는 제1 가능한 구현 방식 내지 제4 가능한 구현 방식 중 어느 하나를 참조하면, 제1 양태의 제7 가능한 구현 방식에서, 얕은 에칭부는 재료에 있어서 코어층과 동일하다.
제1 양태, 또는 제1 양태의 제1 가능한 구현 방식 내지 제7 가능한 구현 방식 중 어느 하나를 참조하면, 제1 양태의 제8 가능한 구현 방식에서, 교차 영역의 중심과 제1 도파관의 2개의 단부 사이의 거리들은 동일하고,
교차 영역의 중심과 제2 도파관의 2개의 단부 사이의 거리들은 동일하다.
본 발명의 제2 양태는 제1 양태, 또는 제1 양태의 제1 구현 방식 내지 제8 구현 방식 중 어느 하나에 따른 적어도 하나의 교차 도파관을 포함하는 스위치 매트릭스를 제공한다.
본 발명의 이러한 실시예에서 제공되는 교차 도파관은 제1 도파관 및 제2 도파관을 포함하고, 제1 도파관과 제2 도파관은 서로 수직이고 교차식으로 배치되며, 제1 도파관과 제2 도파관의 교차 부분에 의해 형성된 영역은 교차 영역이고, 제1 도파관 및 제2 도파관은 얕은 에칭부 및 코어층을 각각 포함하고, 얕은 에칭부는 코어층의 축에 대해 길이 방향으로 코어층의 2개의 측부 상에 대칭으로 분포된다. 코어층의 폭이나 얕은 에칭부의 폭을 적절히 조정함으로써, 교차 도파관에서 광파 전송 동안 발생되는 에너지 손실이 효과적으로 감소될 수 있다.
본 발명의 실시예의 기술적 해결책을 보다 명확하게 설명하기 위해, 이하에서는 실시예 또는 종래 기술을 설명하기 위해 요구되는 첨부 도면을 간단히 설명한다. 명백하게, 이하의 설명에서의 첨부 도면은 본 발명의 일부 실시예를 도시하고, 본 기술분야의 통상의 기술자는 창조적인 노력 없이 이들 첨부 도면으로부터 다른 도면을 또한 도출할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 교차 도파관의 개략적인 구조도이다.
도 2는 본 발명의 제1 실시예에 따른 교차 도파관에서의 전계 분포 에뮬레이션(emulation) 결과의 도면이다.
도 3은 BPM을 이용한 수치 안정성 연구의 결과이다.
도 4는 FDTD를 이용하여 수행되는 수치 안정성 연구의 결과이다.
도 5는 본 발명의 제2 실시예에 따른 교차 도파관의 개략적인 구조도이다.
본 발명의 실시예들의 목적, 기술적 해결책 및 이점들을 보다 명확하게 하기 위해, 이하에서는 본 발명의 실시예들에서의 기술적 해결책을 본 발명의 실시예들에서의 첨부 도면들을 참조하여 보다 명확하게 설명한다. 명백하게, 설명된 실시예들은 본 발명의 실시예들의 일부이지만 전부는 아니다. 창의적인 노력 없이 본 발명의 실시예에 기초하여 본 기술분야의 통상의 기술자에 의해 획득된 다른 모든 실시예는 본 발명의 보호 범위 내에 속할 것이다.
본 발명의 실시예는 제1 도파관 및 제2 도파관을 포함하는 교차 도파관을 제공한다.
제1 도파관과 제2 도파관은 서로 수직이고 교차식으로 배치되고, 제1 도파관과 제2 도파관의 교차 부분에 의해 형성된 영역은 교차 영역이다.
제1 도파관 및 제2 도파관은 얕은 에칭부 및 코어층을 각각 포함하고, 얕은 에칭부는 코어층의 축에 대해 길이 방향으로 코어층의 2개의 측부 상에 대칭으로 분포된다.
제1 도파관의 일 단부는 제1 입력 도파관이고, 다른 단부는 제1 출력 도파관이다. 제2 도파관의 일 단부는 제2 입력 도파관이고, 다른 단부는 제2 출력 도파관이다.
제1 입력 도파관의 코어층은 동일한 폭을 갖도록 배치되고, 제1 입력 도파관의 얕은 에칭부의 외측부들 사이의 거리들은 동일하다.
제2 입력 도파관의 코어층은 동일한 폭을 갖도록 배치되고, 제2 입력 도파관의 얕은 에칭부의 외측부들 사이의 거리들은 동일하다.
제1 출력 도파관의 그리고 교차 영역에 가까운 일 단부에서의 코어층은 제1 입력 도파관의 코어층보다 좁고, 제1 출력 도파관의 다른 단부에서의 코어층은 제1 입력 도파관의 코어층과 폭에 있어서 동일하고, 제1 출력 도파관의 얕은 에칭부의 외측부들 사이의 거리들이 동일하고, 제2 출력 도파관의 그리고 교차 영역에 가까운 일 단부에서의 코어층은 제2 입력 도파관의 코어층보다 좁고, 제2 출력 도파관의 다른 단부에서의 코어층은 제2 입력 도파관의 코어층과 폭에 있어서 동일하고, 제2 출력 도파관의 얕은 에칭부의 외측부들 사이의 거리들은 동일하다.
대신에, 제1 출력 도파관 내의 그리고 교차 영역에 가까운 일 단부에서의 얕은 에칭부의 외측부들 사이의 거리는 제1 입력 도파관의 얕은 에칭부의 외측부들 사이의 거리보다 작고, 제1 출력 도파관의 다른 단부에서의 얕은 에칭부의 외측부들 사이의 거리가 제1 입력 도파관의 얕은 에칭부의 외측부들 사이의 거리와 동일하고, 제2 출력 도파관 내의 그리고 교차 영역에 가까운 일 단부에서의 얕은 에칭부의 외측부들 사이의 거리는 제2 입력 도파관의 얕은 에칭부의 외측부들 사이의 거리보다 작고, 제2 출력 도파관의 다른 단부에서의 얕은 에칭부의 외측부들 사이의 거리는 제2 입력 도파관의 얕은 에칭부의 외측부들 사이의 거리와 동일하다.
본 발명의 실시예에 제공된 교차 도파관은 제1 도파관과 제2 도파관을 포함하고, 제1 도파관과 제2 도파관은 서로 수직이고 교차식으로 배치되며, 제1 도파관과 제2 도파관의 교차 부분에 의해 형성된 영역은 교차 영역이고, 제1 도파관 및 제2 도파관은 얕은 에칭부 및 코어층을 각각 포함하고, 얕은 에칭부는 코어층의 축에 대해 길이 방향으로 코어층의 2개의 측부 상에 대칭으로 분포된다. 코어층의 폭이나 얕은 에칭부의 폭을 적절히 조정함으로써, 교차 도파관에서의 광파 전송 동안 발생되는 에너지 손실이 효과적으로 감소될 수 있다.
도 1은 본 발명의 제1 실시예에 따른 교차 도파관의 개략적인 구조도이다. 본 발명의 이러한 실시예에서 제공되는 교차 도파관은 출력 도파관에서 코어층의 폭을 변화시키는 시나리오에 적용된다. 도 1에 도시된 바와 같이, 이러한 실시예에서 제공된 교차 도파관은 제1 도파관 및 제2 도파관을 포함한다.
제1 도파관과 제2 도파관은 서로 수직이고 교차식으로 배치되고, 제1 도파관과 제2 도파관의 교차 부분에 의해 형성된 영역은 교차 영역(101)이고, 제1 도파관과 제2 도파관은 얕은 에칭부(103) 및 코어층(102)을 각각 포함하며, 얕은 에칭부는 코어층의 축에 대해 길이 방향으로 코어층의 2개의 측부 상에 대칭으로 분포된다.
얕은 에칭부는 코어층과 재료가 실리콘이라는 점에서 동일하다. 도파관 제조의 초기 단계에서 원래의 도파관은 실리콘 기판이다. 우선, 도파관 내에서 제1 도파관의 영역 및 제2 도파관의 영역이 결정되고, 도파관의 이 부분에 대해서는 어떠한 처리도 행하지 않는다. 그 후, 얕은 에칭부의 영역이 제1 도파관 및 제2 도파관 주위에서 결정되고, 도파관의 이 부분은 균일하게 에칭된다. 에칭된 도파관은 제1 도파관 및 제2 도파관보다 얇고, 에칭 후에 얕은 에칭부가 형성된다. 또한, 제1 도파관의 영역, 제2 도파관의 영역 및 얕은 에칭부 이외의 실리콘 기판 내의 다른 부분은 제거된다. 최종적으로, 처리된 실리콘 기판은 실리콘 이산화물을 사용하여 피복되어서 피복층을 형성, 즉, 이러한 실시예에서 교차 도파관을 형성한다.
또한, 제1 도파관 및 제2 도파관은 축에 각각 평행하다.
제1 도파관의 일 단부는 제1 입력 도파관(104)이고, 제1 도파관의 다른 단부는 제1 출력 도파관(105)이며, 즉 제1 도파관은 제1 입력 도파관(104), 교차 영역(101) 및 제1 출력 도파관(105)을 포함한다.
도 1에 도시된 바와 같이, 제1 입력 도파관(104)의 코어층은 동일한 폭을 갖도록 배치된다. 제1 출력 도파관(105)의 그리고 교차 영역(101)에 가까운 일 단부에서의 코어층은 제1 입력 도파관(104)의 코어층보다 좁다. 제1 출력 도파관(105)의 다른 단부에서의 코어층, 즉 교차 영역(101)으로부터 먼쪽으로 향하는 단부의 코어층은 폭에 있어서 제1 입력 도파관(104)의 코어층과 동일하다. 제1 입력 도파관(104)의 코어층 주위에 대칭적으로 분포된 얕은 에칭부의 외측부들 사이의 거리들은 동일하고, 제1 출력 도파관(105)의 코어층 주위에 대칭적으로 분포된 얕은 에칭부의 외측부들 사이의 거리들 또한 동일하고, 즉 도 1에 도시된 바와 같이, 얕은 에칭부는 코어층의 길이 방향으로 2개의 측부 상에 균일하게 분포되고, 2개의 측부 상에서의 얕은 에칭부의 최외각 측부들 사이의 거리들은 동일하다.
제1 도파관에 수직인 제2 도파관은 제1 도파관과 동일한 구조, 즉 제2 도파관의 일 단부는 제2 입력 도파관이고, 제2 도파관의 다른 단부는 제2 출력 도파관이고, 제2 도파관의 코어층 및 얕은 에칭부는 구조 및 폭에 있어서 제1 도파관의 코어층 및 얕은 에칭부와 동일하다. 상세 사항들은 다시 설명하지 않는다.
구체적으로, 도 1에 도시된 바와 같이, 제1 도파관은 도 1에서 수평으로 배치된 도파관이고, 제2 도파관은 도 1에서 수직으로 배치된 도파관이고, 제1 도파관과 제2 도파관은 수직 및 교차식으로 배치된다. 제1 도파관과 제2 도파관이 수직 및 교차식으로 배치되기 때문에, 교차 영역(101)이 형성된다. 또한, 교차 영역(101)의 중심과 제1 도파관의 2개의 단부 사이의 거리들은 동일하고, 교차 영역(101)의 중심과 제2 도파관의 2개의 단부 사이의 거리들도 동일하고, 제1 도파관은 제2 도파관과 길이가 동일하다. 도 1에 도시된 교차 도파관은 피복층을 추가로 포함한다. 피복층은 제1 도파관에 대응하는 코어층 및 얕은 에칭부와, 제2 도파관에 대응하는 코어층 및 얕은 에칭부를 감싸는 데 사용된다. 피복층은 구체적으로 광파 전송 프로세스에서, 전송 동안 코어층 내에 광파를 유지하는 데 사용된다.
또한, 제1 도파관 및 제2 도파관 양자 모두는 다중 모드 도파관들, 즉 동시에 (통상적으로 3개 모드보다 많은) 다중 모드들로 전송하는 데 사용될 수 있는 도파관들이다. 제1 도파관의 제1 입력 도파관(104)에서 광파가 전송되는 경우에, 광파는 스트립 도파관에서 전송되는 것과 동등하고, 광파가 스트립 도파관에서 전송되는 경우에, 스트립 도파관은 3차원 도파관과 동등하다, 즉 스트립 도파관은 x 방향, y 방향 및 z 방향을 갖는다. 광파는 z 방향으로 전파되고 z 방향에 수직인 x-y 평면 상에서 x 방향 및 y 방향으로 제한된다. 따라서, 광파는 2차원적인 제한을 갖는 3차원 도파관에서 전송되는 것으로 간주될 수 있다.
제1 입력 도파관(104)으로부터 교차 영역(101)으로 광파가 전송되는 경우에, 도파관 구조체가 변하기 때문에, 즉 광파 전송 방향에 수직인 방향에서의 도파관이 급격히 넓어지기 때문에, 이 경우 광파가 스트립 도파관에서 슬래브 도파관으로 전송되는 것과 동등하다. 광파가 슬래브 도파관에서 전송되는 경우에, 슬래브 도파관은 2차원 도파관과 동등하며, 즉 슬래브 도파관은 x 방향과 y 방향을 갖는다. 광파는 x 방향으로 전파되며 x 방향에 수직인 y 방향으로만 제한된다. 따라서, 광파는 1차원적인 제한을 갖는 2차원 도파관에서 전송되는 것으로 간주될 수 있다. 이 경우에, 2차원적인 제한을 갖는 3차원 도파관으로부터 1차원적인 제한을 갖는 2차원 도파관으로 광파가 전송되는 것은 동등하며, 불가피하게 광파의 발산, 즉 일부 광파의 확장 도파관으로의 발산이 발생하여, 광파 손실을 일으킨다.
종래 기술에서, 교차 영역에서 광파 발산을 감소시키기 위해 다중 모드 간섭(MMI)에 기초한 교차 도파관이 일반적으로 사용된다. 구체적으로, MMI 교차 도파관의 입력 단부 및 출력 단부에서의 도파관들은 단일 모드 도파관들이고, 교차 영역의 도파관은 다중 모드 도파관이고, 다중 모드 간섭에 의해 생성된 이미지 포인트는 교차 영역에서의 광파 손실을 감소시키는 데 사용된다. 광파가 입력 단부에서 교차 도파관으로 입력될 때, 먼저, 광파는 단일 모드 도파관을 통과한 다음 다중 모드 도파관에 입사하고, 다중 모드 도파관에서 다중 모드들을 유도한다. 모드들 사이에 간섭이 발생하고, 입사 도파관에서 이미지 포인트들의 주기적인 분포가 형성된다. 입력 도파관의 이미지 포인트들은 정확히 교차 영역에 있다. 이 경우에, 빔은 집속되고 발산은 감소된다. 교차 영역을 통과한 후에, 다중 모드 도파관 내의 광파는 단일 모드 도파관을 통해 출력된다. MMI 기반 교차 도파관의 구조체는 다중 모드 간섭 이미징 방법을 사용하여 설계된다. 그러나, MMI 기반 교차 도파관이고 교차 영역에서 생성된 이미지 포인트의 크기는 입력 도파관에서 광파의 크기와 완전히 동일하지 않으며, 일부 광파는 교차 영역에서 도파관 유형의 급격한 변화로 인해 여전히 발산될 수 있다. 또한, 광파가 단일 모드 도파관에서 다중 모드 도파관으로 전송되는 경우에 손실이 또한 존재한다.
도 1에 도시된 본 발명의 이러한 실시예에서 제공된 교차 도파관에서, 먼저, 도파관 엔티티의 물리적 폭에 대한, 다중 모드 도파관에서의 광파 전송 동안 모드 필드의 폭의 비가 감소되기 때문에, 다중 모드 도파관에 의해 형성된 교차 영역에서 광파 전송 동안 발생되는 손실은 단일 모드 도파관에 의해 형성된 교차 영역에서의 광파 전송 동안 발생되는 손실보다 작다. 따라서, 본 발명의 이러한 실시예에서 제1 도파관과 제2 도파관 양자 모두는 다중 모드 도파관들이다. 둘째, 코어층 및 피복층을 포함하고 얕은 에칭부를 제외한 도파관에서, 코어층의 재료는 실리콘이고, 피복층의 재료는 실리콘 이산화물이고, 실리콘의 굴절률은 3.42이고, 실리콘 이산화물의 굴절률은 1.4이며, 광파가 도파관에서 전송되고 교차 도파관 영역에 입사할 때, 재료의 굴절률은 도파관 구조체의 급격한 변화로 인해 상대적으로 큰 변화를 가져서, 광파 발산이 일어난다. 따라서, 본 발명의 이러한 실시예에서는 도파관의 코어층 주위에 분포된 얕은 에칭부가 존재하고, 얕은 에칭부는 코어층과 동일한 재료를 갖는다. 이러한 방식으로, 코어층을 제외한 도파관 내의 다른 부분의 굴절률이 증가되어서, 광파가 도파관에서 전송되어 교차 도파관 영역으로 입사할 때, 재료의 굴절률은 상대적으로 작은 변화를 가져서, 광파의 발산 및 광파 손실을 감소시키는 목적이 달성될 수 있다.
구체적으로, 제1 도파관이 다중 모드 도파관이기 때문에, 단일 모드 도파관으로부터 다중 모드 도파관으로 광파가 전송될 때 야기되는 광파 에너지의 손실이 초래되지 않는다. 광파가 2차원적인 제한을 갖는 3차원 도파관에서 전송될 때, 즉 광파가 제1 입력 도파관(104)에서 전송될 때, 코어층과 동일한 재료를 갖는 상대적으로 넓은 얕은 에칭부는 제1 입력 도파관(104)의 코어층 주위에 분포되기 때문에 코어층을 제외한 부분의 굴절률이 상대적으로 증가되어 광파가 코어층에서 보다 제한되어 전송될 수 있다. 또한, 단일 모드 도파관과 비교하여, 제1 입력 도파관(104)으로부터 교차 영역(101)으로 광파가 전송될 때, 교차 영역(101)에서의 광파 발산은, 도파관 엔티티의 물리적 폭에 대한, 광파 전송 동안 모드 필드의 폭의 비의 변화로 인해 감소된다. 또한, 제1 입력 도파관(104)에서, 코어층이 동일한 폭을 갖도록 배치되고, 얕은 에칭부도 동일한 폭을 갖도록 배치되어서, 코어층 폭의 변화로 인한, 광파 전송 동안의 모드 필드 변화에 의해 초래되는 에너지 손실은 방지될 수 있다.
교차 영역(101)으로부터 제1 출력 도파관(105)으로 광파가 출력되는 경우에, 1차원적인 제한을 갖는 2차원 도파관으로부터 2차원적인 제한을 갖는 3차원 도파관으로 광파가 전송되는 것이 동등하다. 이 경우에, 광파 모드 필드는 다시 변한다. 따라서, 제1 출력 도파관(105)의 그리고 교차 영역(101)에 가까운 단부에서의 코어층은 제1 입력 도파관(104)의 코어층보다 좁게 설정되고, 제1 출력 도파관(105)의 다른 단부에서의 코어층은 폭에 있어서 제1 입력 도파관(104)의 코어층과 동일하고, 제1 출력 도파관(105)의 코어층의 폭은 점차 변한다. 이 구조체는 교차 영역(101)으로부터 제1 출력 도파관(105)으로 광파가 전송될 때 야기되는 발산을 감소시킬 수 있어서, 교차 도파관에서의 광파 전송 동안 발생되는 손실이 더욱 감소될 수 있다. 또한, 제1 출력 도파관(105)의 코어층 주위에 얕은 에칭부가 배치되어, 광파가 제1 출력 도파관(105)의 코어층에서 보다 제한되어 전송될 수 있어서, 광파 전송 동안 발생되는 에너지 손실을 감소시킬 수 있다.
제2 도파관에서 광파를 전송하는 경우에, 제2 도파관의 구조체 및 광파 손실을 감소시키는 원리는 제1 도파관의 원리와 동일하며, 상세 사항들은 본 명세서에서 다시 설명하지 않는다.
또한, 제1 도파관은 리지 도파관일 수 있고, 제2 도파관은 또한 리지 도파관일 수 있다.
또한, 본 발명의 이러한 실시예에서 제공되는 교차 도파관에 있는 코어층 및 얕은 에칭부의 재료들은 실리콘이고, 피복층의 재료는 실리콘 이산화물이다.
또한, 본 발명의 교차 도파관의 손실 감소 효과를 종래 기술의 교차 도파관의 손실 감소 효과와 보다 명확히 비교하기 위해, 이하에서는 본 발명에 제공되는 교차 도파관의 에너지 손실 성능에 대한 에뮬레이션 테스트를 수행한다. 본 발명의 이러한 실시예에서 제공되는 교차 도파관의 전계 분포 에뮬레이션 결과는 도 2에 도시된다.
에뮬레이션 데이터에서, 도파관은 코어층 두께가 220 nm인 얇은 실리콘이고, 입사 단부에서의 도파관 코어층의 폭이 10 ㎛이고, 얕은 에칭부의 폭이 14 ㎛이고, 기본 모드 광파가 교차 도파관을 통과하는 데 사용된다. 가로축은 광파의 전파 방향이고, 세로축은 광파의 전파 방향에 수직인 방향이다. 교차 도파관의 교차 영역은 15 ㎛에서 25 ㎛까지의 범위이다. 교차 도파관에서 광파가 전송되는 경우에, 광파에 의해 생성된 전계의 교차 도파관 전체에서의 발산 정도가 단일 모드 도파관의 교차 영역에서의 전계와 비교하여 명백하게 감소되고, 특히 교차 영역에서의 발산이 거의 없기 때문에, 즉 도 2의 전계에서는 왼쪽에서 오른쪽으로 변경되지 않은 채로 있는 것을 도 2로부터 알 수 있다. 이는 디바이스의 손실이 매우 작다는 것을 나타낸다.
디바이스의 손실이 매우 작기 때문에, 획득된 결과가 안정적이고 신뢰성이 있음을 보장하기 위해 안정성 연구가 수치 에뮬레이션 결과에 대해 수행될 필요가 있다. 도 3은 빔 전파 방법(BPM)을 이용하여 수행된 수치 안정성 연구의 결과이다. 도 4는 유한 차분 시간 도메인(FDTD) 방법을 사용하여 수행된 수치 안정성 연구의 결과이다.
세로축은 교차 도파관의 입력 단부로부터 교차 도파관의 출력 단부까지의 광파 전송 동안 발생되는 손실이고, 가로축은 선택된 그리드의 크기이다. 그리드는 에뮬레이션 이미지의 정밀도를 반영한다. 그리드가 상대적으로 작게 설정되면 에뮬레이션 정밀도가 상대적으로 높다. 교차 도파관에서의 광파 전송 프로세스에서, BPM을 이용하여 수행된 수치 안정성 분석의 결과는 FDTD를 이용하여 수행된 수치 안정성 분석의 결과와 잘 일치한다는 것을 도 3 및 도 4로부터 알 수 있다. 이는 획득된 결과가 신뢰할 수 있음을 나타낸다. 또한, 교차 도파관의 손실은 0.023 dB임을 도 3 및 도 4의 에뮬레이션 결과들로부터 알 수 있다.
본 발명의 이러한 실시예에서 제공되는 교차 도파관은 제1 도파관 및 제2 도파관을 포함하고, 제1 도파관과 제2 도파관은 서로 수직이고 교차식으로 배치되며, 제1 도파관과 제2 도파관의 교차 부분에 의해 형성된 영역은 교차 영역이고, 제1 도파관 및 제2 도파관은 얕은 에칭부 및 코어층을 각각 포함하고, 얕은 에칭부는 코어층의 축에 대해 길이 방향으로 코어층의 2개의 측부 상에 대칭으로 분포된다. 입력 단부는 동일한 폭을 갖도록 배치되고, 출력 단부에서의 코어층의 폭은 적절하게 조정되어, 교차 도파관에서 광파 전송 동안 발생되는 에너지 손실이 효과적으로 감소될 수 있다.
도 5는 본 발명의 제2 실시예에 따른 교차 도파관의 개략적인 구조도이다. 본 발명의 이러한 실시예에서 제공되는 교차 도파관은 출력 도파관에서 얕은 에칭부의 폭을 변화시키는 시나리오에 적용된다. 도 5에 도시된 바와 같이, 본 발명의 이러한 실시예에서 제공되는 교차 도파관은 제1 도파관 및 제2 도파관을 포함한다. 제1 도파관 및 제2 도파관은 수직으로 그리고 교차식으로 배치되어 교차 영역(201)을 형성하고, 제1 도파관 및 제2 도파관은 얕은 에칭부 및 코어층을 각각 포함한다. 제1 도파관 및 제2 도파관의 조성물은 도 1에 도시된 교차 도파관의 조성물과 동일하다. 또한, 본 발명의 이러한 실시예에서 제공되는 교차 도파관에 의한 광파 손실을 감소시키는 원리는 도 1에 도시된 교차 도파관에 의한 광파 손실을 감소시키는 원리와 동일하고, 상세 사항들은 본 명세서에서 다시 설명하지 않는다.
제1 도파관의 일 단부는 제1 입력 도파관(202)이고, 제1 도파관의 다른 단부는 제1 출력 도파관(203)이다. 제2 도파관의 일 단부는 제2 입력 도파관이고, 제2 도파관의 다른 단부는 제2 출력 도파관이다.
도 5에 도시된 바와 같이, 본 발명의 이러한 실시예에서 제공된 교차 도파관에서의 제1 도파관 및 제2 도파관의 코어층의 폭은 동일하다. 전체 구조체에서, 코어층의 폭은 변하지 않은 채로 있고, 제1 출력 도파관(203)의 얕은 에칭부의 폭과 제2 출력 도파관의 얕은 에칭부의 폭만이 변경된다. 즉, 제1 출력 도파관(203) 내의 그리고 교차 영역(201)에 가까운 일 단부에서의 얕은 에칭부의 외측부들 사이의 거리는 제1 입력 도파관(202)의 얕은 에칭부의 외측부들 사이의 거리보다 작고, 제1 출력 도파관(203)의 다른 단부에서의 얕은 에칭부의 외측부들 사이의 거리는 제1 입력 도파관(202)의 얕은 에칭부의 외측부들 사이의 거리와 동일하고, 얕은 에칭부들 사이의 거리는 점차 넓어진다. 제2 도파관은 제1 도파관과 동일한 구조체를 갖는다, 즉 제2 출력 도파관 내의 그리고 교차 영역에 가까운 일 단부에서의 얕은 에칭부의 외측부들 사이의 거리는 제2 입력 도파관의 얕은 에칭부의 외측부들 사이의 거리보다 작고, 제2 출력 도파관의 다른 단부에서의 얕은 에칭부의 외측부들 사이의 거리는 제2 입력 도파관의 얕은 에칭부의 외측부들 사이의 거리와 동일하다. 얕은 에칭부의 폭이 피복층의 상대 굴절률에 직접 영향을 주기 때문에, 이러한 구조체를 사용하는 것에 의해, 제1 출력 도파관(203) 및 제2 출력 도파관에서의 얕은 에칭부의 폭들이 최적화되어서, 광파가 교차 영역을 통과한 후에 출력 도파관에 입사하는 경우에 발생되는 발산 손실이 감소될 수 있다.
또한, 본 발명의 교차 도파관의 손실 감소 효과를 종래 기술의 교차 도파관의 손실 감소 효과와 보다 명확히 비교하기 위해, 이하에서는 본 발명에 제공된 교차 도파관의 에너지 손실 성능에 대한 에뮬레이션 테스트를 수행한다. 에뮬레이션에서, 코어층 두께가 220 nm인 도파관이 사용되고, 도파관의 재료는 실리콘이고, 입사 단부에서의 코어층의 폭은 10 ㎛이고, 출력 단부에서의 코어층의 폭은 10 ㎛이고, 입력 단부에서의 얕은 에칭부의 외측부들 사이의 거리는 14 ㎛이다. 또한, 기본 모드 광파가 교차 도파관을 통과하는 데 사용된다. 가로축은 광파의 전파 방향이고, 세로축은 광파의 전파 방향에 수직인 방향이다. 교차 도파관에서 광파가 전송되는 경우에, 광파에 의해 생성된 전계의, 교차 도파관 전체에서의 발산 정도는 종래 기술의 발산 정도에 비해 명백하게 감소되고, 특히 교차 영역에서의 발산은 거의 발생하지 않는다, 즉 전계는 변하지 않은 채로 있다. 이는 디바이스의 손실이 매우 작다는 것을 나타낸다.
본 발명의 이러한 실시예에 제공된 교차 도파관은 제1 도파관과 제2 도파관을 포함하고, 제1 도파관과 제2 도파관은 서로 수직이고 교차식으로 배치되며, 제1 도파관과 제2 도파관의 교차 부분에 의해 형성된 영역은 교차 영역이고, 제1 도파관 및 제2 도파관은 얕은 에칭부 및 코어층을 각각 포함하고, 얕은 에칭부는 코어층의 축에 대해 길이 방향으로 코어층의 2개의 측부 상에 대칭으로 분포된다. 입력 단부는 동일한 폭을 갖도록 배치되고, 출력 단부에서의 얕은 에칭부의 폭은 적절하게 조정되어, 교차 도파관에서 광파 전송 동안 발생되는 에너지 손실이 효과적으로 감소될 수 있다.
본 발명의 다른 실시예는 도 1 또는 도 5에 도시된 적어도 하나의 교차 도파관을 포함하는 스위치 매트릭스를 제공한다. 교차 도파관의 구현 원리 및 기술적 효과는 유사하며, 상세 사항들은 본 명세서에서 다시 설명하지 않는다.
마지막으로, 전술한 실시예들은 본 발명을 제한하기 위해서가 아니라, 본 발명의 기술적 해결책들을 설명하기 위해서 의도되는 것일 뿐이라는 점이 주목되어야 한다. 본 발명이 전술한 실시예들을 참조하여 상세히 설명되지만, 본 기술분야의 통상의 기술자들은, 본 발명의 실시예들의 기술적 해결책들의 범위로부터 벗어나지 않고도, 전술한 실시예들에서 설명되는 기술적 해결책들에 수정들을 또한 가할 수 있거나, 또는 그 일부 또는 전부의 기술적 특징들에 대해 등가의 치환들을 행할 수 있다는 점을 이해해야 한다.

Claims (10)

  1. 교차 도파관으로서,
    제1 도파관 및 제2 도파관을 포함하고,
    상기 제1 도파관과 상기 제2 도파관은 서로 수직이고 교차식으로 배치되고, 상기 제1 도파관과 상기 제2 도파관의 교차 부분에 의해 형성된 영역은 교차 영역이고,
    상기 제1 도파관 및 상기 제2 도파관은 얕은 에칭부 및 코어층을 각각 포함하고, 상기 얕은 에칭부는 상기 코어층의 축에 대해 길이 방향으로 상기 코어층의 2개의 측부 상에 대칭으로 분포되고,
    상기 제1 도파관의 일 단부는 제1 입력 도파관이고, 다른 단부는 제1 출력 도파관이며, 상기 제2 도파관의 일 단부는 제2 입력 도파관이고, 다른 단부는 제2 출력 도파관이고,
    상기 제1 입력 도파관의 코어층은 동일한 폭을 갖도록 배치되고, 상기 제1 입력 도파관의 상기 얕은 에칭부의 외측부들 사이의 거리들은 동일하고,
    상기 제2 입력 도파관의 코어층은 동일한 폭을 갖도록 배치되고, 상기 제2 입력 도파관의 상기 얕은 에칭부의 외측부들 사이의 거리들은 동일하고,
    상기 제1 출력 도파관의 그리고 상기 교차 영역에 가까운 일 단부에서의 코어층은 상기 제1 입력 도파관의 상기 코어층보다 좁고, 상기 제1 출력 도파관의 다른 단부에서의 코어층은 상기 제1 입력 도파관의 상기 코어층과 폭에 있어서 동일하고, 상기 제1 출력 도파관의 얕은 에칭부의 외측부들 사이의 거리들이 동일하고, 상기 제2 출력 도파관의 그리고 상기 교차 영역에 가까운 일 단부에서의 코어층은 상기 제2 입력 도파관의 상기 코어층보다 좁고, 상기 제2 출력 도파관의 다른 단부에서의 코어층은 상기 제2 입력 도파관의 상기 코어층과 폭에 있어서 동일하고, 상기 제2 출력 도파관의 얕은 에칭부의 외측부들 사이의 거리들은 동일하거나,
    상기 제1 출력 도파관 내의 그리고 상기 교차 영역에 가까운 일 단부에서의 얕은 에칭부의 외측부들 사이의 거리는 상기 제1 입력 도파관의 상기 얕은 에칭부의 상기 외측부들 사이의 상기 거리보다 작고, 상기 제1 출력 도파관의 다른 단부에서의 얕은 에칭부의 외측부들 사이의 거리가 상기 제1 입력 도파관의 상기 얕은 에칭부의 상기 외측부들 사이의 상기 거리와 동일하고, 상기 제2 출력 도파관 내의 그리고 상기 교차 영역에 가까운 일 단부에서의 얕은 에칭부의 외측부들 사이의 거리는 상기 제2 입력 도파관의 상기 얕은 에칭부의 상기 외측부들 사이의 상기 거리보다 작고, 상기 제2 출력 도파관의 다른 단부에서의 얕은 에칭부의 외측부들 사이의 거리는 상기 제2 입력 도파관의 상기 얕은 에칭부의 상기 외측부들 사이의 상기 거리와 동일한, 교차 도파관.
  2. 제1항에 있어서,
    상기 코어층은 상기 얕은 에칭부보다 두꺼운, 교차 도파관.
  3. 제1항에 있어서,
    상기 제1 도파관 및 상기 제2 도파관은 상기 축에 각각 평행한, 교차 도파관.
  4. 제1항에 있어서,
    상기 제1 출력 도파관은 점차 넓어지고, 상기 제2 출력 도파관은 점차 넓어지는, 교차 도파관.
  5. 제1항에 있어서,
    상기 제1 출력 도파관의 상기 얕은 에칭부는 점차 넓어지고, 상기 제2 출력 도파관의 상기 얕은 에칭부는 점차 넓어지는, 교차 도파관.
  6. 제1항에 있어서,
    상기 제1 도파관과 상기 제2 도파관 양자 모두는 다중 모드 도파관들인, 교차 도파관.
  7. 제1항에 있어서,
    상기 제1 도파관 및 상기 제2 도파관 양자 모두는 리지(ridge) 도파관들인, 교차 도파관.
  8. 제1항에 있어서,
    상기 얕은 에칭부는 상기 코어층과 재료에 있어서 동일한, 교차 도파관.
  9. 제1항에 있어서,
    상기 교차 영역의 중심과 상기 제1 도파관의 상기 2개의 단부 사이의 거리들은 동일하고,
    상기 교차 영역의 상기 중심과 상기 제2 도파관의 상기 2개의 단부 사이의 거리들은 동일한, 교차 도파관.
  10. 제1항 내지 제9항 중 어느 한 항에 따른 적어도 하나의 교차 도파관을 포함하는 스위치 매트릭스.
KR1020177003887A 2014-07-16 2014-07-16 교차 도파관 KR101900630B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2014/082325 WO2016008116A1 (zh) 2014-07-16 2014-07-16 交叉波导

Publications (2)

Publication Number Publication Date
KR20170033344A KR20170033344A (ko) 2017-03-24
KR101900630B1 true KR101900630B1 (ko) 2018-09-19

Family

ID=55077814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177003887A KR101900630B1 (ko) 2014-07-16 2014-07-16 교차 도파관

Country Status (4)

Country Link
US (1) US9766399B2 (ko)
KR (1) KR101900630B1 (ko)
CN (1) CN106537199B (ko)
WO (1) WO2016008116A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9709738B1 (en) * 2016-03-11 2017-07-18 Huawei Technologies Co., Ltd. Waveguide crossing
CN107505674B (zh) * 2017-10-18 2020-03-31 西安奇芯光电科技有限公司 一种低散射损耗交叉波导及其制造方法
CN110031934B (zh) * 2019-04-24 2020-07-14 清华-伯克利深圳学院筹备办公室 基于硅基波导亚波长光栅和多模干涉原理的十字交叉波导
CN110658584B (zh) * 2019-10-08 2020-08-14 浙江大学 一种超大带宽硅基波导mems光开关
CN111025470B (zh) * 2019-12-30 2021-06-04 浙江大学绍兴微电子研究中心 一种基于抛物线型mmi的超紧凑硅基波导交叉结构
EP4350403A1 (en) * 2021-05-24 2024-04-10 Nanjing Lycore Technologies Co., Ltd. Photonic device, crossed waveguide, waveguide layer and manufacturing method therefor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002023264A1 (fr) * 2000-09-18 2002-03-21 Ngk Insulators, Ltd. Dispositif optique
JP2011090223A (ja) * 2009-10-23 2011-05-06 Yokohama National Univ 交差光導波路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5263111A (en) * 1991-04-15 1993-11-16 Raychem Corporation Optical waveguide structures and formation methods
JPH0560929A (ja) * 1991-09-02 1993-03-12 Nippon Telegr & Teleph Corp <Ntt> 交差形光導波路
JPH07230013A (ja) * 1994-02-21 1995-08-29 Oki Electric Ind Co Ltd 交差導波路構造及びこれを用いた光スイッチ
GB2367904B (en) * 2000-10-09 2004-08-04 Marconi Caswell Ltd Guided wave spatial filter
WO2003038478A2 (en) * 2001-10-26 2003-05-08 Little Brent E Low loss lateral optical waveguide intersections
US6853792B2 (en) * 2003-05-16 2005-02-08 Metrophotonics Inc. Planar waveguide structure with segmented trenches and closely spaced, optically isolated waveguides
WO2005094530A2 (en) * 2004-03-24 2005-10-13 Sioptical, Inc. Optical crossover in thin silicon
US8655124B2 (en) * 2008-09-04 2014-02-18 Hewlett-Packard Development Company, L.P. Dielectric waveguide intersection with reduced losses
CN202256758U (zh) * 2011-07-05 2012-05-30 上海圭光科技有限公司 脊波导耦合的y型分支器和由其构成的1×n分支器
EP2549311B1 (en) * 2011-07-19 2014-09-03 Huawei Technologies Co., Ltd. Deep-shallow optical radiation filters
CN102749676B (zh) * 2012-06-15 2014-08-06 浙江工业大学 一种基于线性锥形多模干涉原理的十字交叉波导
US9372381B2 (en) * 2012-10-18 2016-06-21 Acacia Communications, Inc. Robust modulator circuits using lateral doping junctions
CN103513333B (zh) * 2013-10-25 2016-01-13 东南大学 一种硅基纳米线混合十字交叉器
WO2015092064A1 (en) * 2013-12-20 2015-06-25 Universiteit Gent Adiabatic coupler

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002023264A1 (fr) * 2000-09-18 2002-03-21 Ngk Insulators, Ltd. Dispositif optique
JP2011090223A (ja) * 2009-10-23 2011-05-06 Yokohama National Univ 交差光導波路

Also Published As

Publication number Publication date
WO2016008116A1 (zh) 2016-01-21
US9766399B2 (en) 2017-09-19
CN106537199B (zh) 2019-06-11
KR20170033344A (ko) 2017-03-24
US20170123155A1 (en) 2017-05-04
CN106537199A (zh) 2017-03-22

Similar Documents

Publication Publication Date Title
KR101900630B1 (ko) 교차 도파관
JP6198091B2 (ja) 導波路偏光スプリッタ兼偏光回転子
RU2664754C2 (ru) Устройство и способ для волноводного поляризатора, содержащего последовательность изгибов
US8494314B2 (en) Fabrication tolerant polarization converter
KR101591847B1 (ko) 효율적인 실리콘-온-인슐레이터 격자 결합기
CN103901563B (zh) 一种折射率可调的光栅耦合器及其制作方法
JP6289401B2 (ja) スポットサイズ変換器
US9696486B2 (en) Surface-normal coupler for silicon-on-insulator platforms
US8078021B2 (en) Waveguide connecting structure
WO2007074876A1 (ja) 導波路の結合構造
Atsumi et al. Design of compact surface optical coupler based on vertically curved silicon waveguide for high-numerical-aperture single-mode optical fiber
Guo et al. Ultra‐Broadband Multimode Waveguide Crossing via Subwavelength Transmitarray with Bound State
Gao et al. Low-loss millimeter-length waveguides and grating couplers in single-crystal diamond
CN112230337A (zh) 一种基于反射效应的片上模分复用器件
CN207924188U (zh) 一种片上衰减器
US20110243516A1 (en) Optical waveguide device, electronic device, and manufacturing method of optical waveguide device
JP2010085564A (ja) 光導波路回路及び光回路装置
JP2015191029A (ja) スポットサイズ変換器
CN117518302A (zh) 一种无相位误差的量子行走系统及设计方法
Gupta et al. Improving splitting efficiency in photonic crystal waveguide
JP2022117842A (ja) トポロジカル垂直結合器
CN117764185A (zh) 一种无相位误差的量子逻辑门结构及设计方法
JPWO2014156959A1 (ja) 端面光結合型シリコン光集積回路
Le Trung et al. Arbitrary Power Splitting Couplers Based on 5x5 Multimode Interference Structures for VLSI Photonic Integrated Circuits
Eldada et al. Laser rapid prototyping of photonic integrated circuits

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant