KR101900485B1 - 산업분야의 감시 제어용 통신 시스템 - Google Patents

산업분야의 감시 제어용 통신 시스템 Download PDF

Info

Publication number
KR101900485B1
KR101900485B1 KR1020170042150A KR20170042150A KR101900485B1 KR 101900485 B1 KR101900485 B1 KR 101900485B1 KR 1020170042150 A KR1020170042150 A KR 1020170042150A KR 20170042150 A KR20170042150 A KR 20170042150A KR 101900485 B1 KR101900485 B1 KR 101900485B1
Authority
KR
South Korea
Prior art keywords
communication
master
module
data
priority
Prior art date
Application number
KR1020170042150A
Other languages
English (en)
Inventor
함성식
Original Assignee
엘에스산전 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스산전 주식회사 filed Critical 엘에스산전 주식회사
Priority to KR1020170042150A priority Critical patent/KR101900485B1/ko
Application granted granted Critical
Publication of KR101900485B1 publication Critical patent/KR101900485B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40091—Bus bridging
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/40—Constructional details, e.g. power supply, mechanical construction or backplane

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Programmable Controllers (AREA)

Abstract

본 발명은 2대의 마스터 모듈과 단일의 슬레이브 모듈을 포함하는 산업분야의 감시 제어용 통신 시스템에 있어서 구성 소요비용이 경제적이고 효율적인 감시 제어용 통신 시스템을 제공하려는 것으로서, 본 발명에 따른 통신 시스템은 복수의 마스터 모듈; 감시 대상 외부기기와 직렬 데이터 통신을 위한 범용 비동기 송수신기와, 복수의 마스터 모듈 중 어느 하나와 선택적 데이터 통신을 위한 듀얼 입출력 억세스 조정기와, 마스터 모듈로부터의 데이터를 감시 대상 외부기기에 전송하거나 감시 대상 외부기기로부터의 데이터를 수신하여 마스터 모듈에게 송신하도록 처리하는 중앙처리장치를 구비하는 슬레이브 모듈; 및 마스터 모듈 및 슬레이브 모듈을 접속할 수 있는 복수의 접속 슬롯을 가지며, 병렬 데이터 통신을 위한 통신 경로를 제공하는 백플레인 병렬 버스;를 포함한다.

Description

산업분야의 감시 제어용 통신 시스템{COMMUNICATION SYSTEM FOR MONITORING AND CONTROLLING IN INDUSTRIAL FIELD}
본 발명은 감시 제어용 통신 시스템에 관한 것으로 특히 산업분야에 있어서 감시 제어용 통신 시스템에 관한 것이다.
한편 종래기술에 따른 산업분야의 감시 제어용 통신 시스템의 일 예를 도 1을 참조하여 설명하면 다음과 같다.
종래기술에 따른 감시 제어용 통신 시스템은 2개의 마스터 모듈(10a, 10b), 하나의 슬레이브 모듈(20) 및 백플레인 병렬 버스{일명 VME(Versa Module Eurocard) 버스}(30)를 포함하게 구성된다.
마스터 모듈(10a, 10b)은 각각 마이크로 프로세서 유닛(Micro-Processor Unit)으로 구성된다.
제 1 마스터 모듈(10a)은 중앙처리장치(10a1)와, VME 마스터 인터페이스 회로 부/버스 제어기(10a2)를 포함한다.
제 2 마스터 모듈(10b)은 중앙처리장치(10b1)와 VME 마스터 인터페이스 회로부(10b2)를 포함한다.
마스터 모듈(10a, 10b)에 있어서 상기 중앙처리장치(10a1)는 슬레이브 모듈(20)과 통신할 데이터를 출력하거나 수신한 데이터를 처리한다.
여기서 데이터의 처리는 미 도시한 메모리에 수신한 데이터를 저장하거나 미 도시한 예컨대 원방 감시 장치(SCADA 시스템)과 같은 상위 감시장치에 수신한 데이터를 전송하는 것을 포함할 수 있다.
마스터 모듈(10a, 10b)에 있어서 상기 VME 마스터 인터페이스 회로 부는 상기 중앙처리장치가 출력한 예컨대 슬레이브 모듈(20)에 데이터의 송신을 요청하는 것과 같은 송신 데이터를 백플레인 병렬 버스(30)가 요구하는 형태의 데이터{예컨대 데이터 패킷(data packet)}으로 변환하거나 슬레이브 모듈(20)로부터 백플레인 병렬 버스(30)를 통해 수신한 수신 데이터를 상기 중앙처리장치가 처리할 수 있는 형태의 데이터로 변환하여 제공한다.
2개의 마스터 모듈(10a, 10b) 중 제 1 마스터 모듈(10a)은 백플레인 병렬 버스(30)의 버스 조정기(bus arbiter) 역할을 수행하도록 VME 마스터 인터페이스 회로 부/버스 제어기(10a2) 내에 버스 제어기(VME bus controller)를 포함한다.
하나의 슬레이브 모듈(20)은 VME 슬레이브 인터페이스 회로 부(20a), 듀얼 포트 메모리(20b), 중앙처리장치(20c) 및 범용 비 동기화 송수신기(Universal Asynchronous Receiver/Transmitter, 통상 UART로 약칭됨)(20d)를 포함한다.
하나의 슬레이브 모듈(20)은 미 도시한 외부기기와는 직렬 통신 방식에 따라서 통신하도록 구성되어 있어서 직렬 링크 모듈(Serial Link Module)로도 부를 수 있다.
VME 슬레이브 인터페이스 회로 부(20a)는 듀얼 포트 메모리(20b)로부터 2개의 마스터 모듈(10a, 10b)이 읽어가는 데이터를 백플레인 병렬 버스(30)가 요구하는 형태의 데이터으로 변환하거나 마스터 모듈(10a, 10b)이 백플레인 병렬 버스(30)를 통해 송신하여 듀얼 포트 메모리(20b)에 써넣는 데이터를 듀얼 포트 메모리(20b)가 저장할 수 있는 형태의 데이터로 변환한다.
듀얼 포트 메모리(20b)는 동시에 데이터를 써넣거나 읽어가는 것이 가능한 메모리로서 2개의 마스터 모듈(10a, 10b)과 하나의 슬레이브 모듈(20) 간에 동시에 데이터를 주고 받을 수 있는 수단으로 제공된다.
중앙처리장치(20c)는 범용 비 동기화 송수신기(20d)에 의해서 직렬 통신 선로를 통해 접속된 외부기기(미 도시)로 데이터를 송신하거나 상기 외부기기로부터 데이터를 수신할 수 있다. 또한 중앙처리장치(20c)는 마스터 모듈(10a, 10b)이 요청한 데이터를 듀얼 포트 메모리(20b)에 써넣거나 듀얼 포트 메모리(20b)로부터 데이터를 읽어올 수 있다.
범용 비 동기화 송수신기(20d)는 상기 외부기기와의 직렬 통신을 위한 직렬 통신 부를 제공한다.
상술한 바와 같이 구성되는 종래기술에 따른 감시 제어용 통신 시스템의 동작을 간략히 설명한다.
마스터 모듈(10a, 10b)의 중앙처리장치(10a1, 10b1)는 VME 마스터 인터페이스 회로 부/버스 제어기(10a2) 또는 VME 마스터 인터페이스 회로 부(10b2)와, 백플레인 병렬 버스(30) 및 슬레이브 인터페이스 회로 부(20a)를 통해서 슬레이브 모듈(20)의 듀얼 포트 메모리(20b)에 데이터를 써넣거나 듀얼 포트 메모리(20b)로부터 데이터를 읽어간다.
슬레이브 모듈(20)의 중앙처리장치(20c)는 듀얼 포트 메모리(20b)로부터 데이터를 읽어와서 범용 비 동기화 송수신기(20d)의 전송 레지스터(register)로 이동시킴으로써 상기 외부기기로 데이터를 전송한다.
또한 슬레이브 모듈(20)의 중앙처리장치(20c)는 범용 비 동기화 송수신기(20d)를 통해 수신한 상기 외부 기기로부터의 데이터를 듀얼 포트 메모리(20b)로 이동(써넣음)할 수 있고, 마스터 모듈(10a, 10b)의 중앙처리장치(10a1, 10b1)는 듀얼 포트 메모리(20b)로 이동된 해당 데이터를 읽어가고 처리할 수 있다.
한편, 제 1 마스터 모듈(10a)과 제 2 마스터 모듈(10b)의 중앙처리장치(10a1, 10b1)가 동시에 슬레이브 모듈(20)에 접근하더라도, 제 1 마스터 모듈(10a)의 상기 버스 제어기가 데이터를 가진 두 버스 신호를 조정함에 의해서 충돌을 회피할 수 있다.
그러나 상술한 종래기술에 따른 감시 제어용 통신 시스템은 각각의 상기 마스터 모듈과 슬레이브 모듈에 고가의 VME 인터페이스 회로 부가 구비되어야 하고 상기 슬레이브 모듈에 고가의 상기 듀얼 포트 메모리가 마련되는바, 전체 시스템 구성에 소요되는 비용이 고가인 문제점이 있다.
또한 종래기술에 따른 감시 제어용 통신 시스템은 상기 마스터 모듈과 슬레이브 모듈이 모두 복수인 경우에는 효율적인 데이터 통신 시스템으로서 활용 가능하지만, 슬레이브 모듈이 하나뿐인 단일 슬레이브 모듈의 시스템에서는 효율적이고 경제적인 데이터 통신 시스템이 될 수 없는 문제점이 있다.
따라서 본 발명은 상술한 종래기술의 문제점을 해소하는 것으로서, 본 발명의 목적은 복수의 마스터 모듈과 단일의 슬레이브 모듈을 포함하는 산업분야의 감시 제어용 통신 시스템에 있어서 구성 소요비용이 경제적이고 효율적인 감시 제어용 통신 시스템을 제공하는 것이다.
상술한 본 발명의 목적은 감시 제어용 통신 시스템에 있어서, 각각 하나의 중앙처리장치를 갖는 복수의 마스터 모듈(MASTER MODULE); 감시 대상 외부기기와 직렬 데이터 통신을 위한 범용 비동기 송수신기와, 상기 복수의 마스터 모듈 중 어느 하나와 선택적 데이터 통신을 위한 듀얼 입출력 억세스 조정기(Dual Input/Output Access Arbiter)와, 상기 마스터 모듈로부터의 데이터를 상기 감시 대상 외부기기에 전송하거나 상기 감시 대상 외부기기로부터의 데이터를 수신하여 상기 마스터 모듈에게 송신하도록 처리하는 중앙처리장치를 구비하는 슬레이브 모듈; 및 상기 마스터 모듈 및 상기 슬레이브 모듈을 접속할 수 있는 복수의 접속 슬롯(SLOT)을 가지며, 병렬 데이터 통신을 위한 통신 경로를 제공하는 백플레인 병렬 버스(BACKPLANE PARALLEL BUS);를 포함하는 본 발명에 따른 감시 제어용 통신 시스템을 제공함으로써 달성될 수 있다.
본 발명의 바람직한 일 양상에 따라서, 상기 듀얼 입출력 억세스 조정기는, 상기 복수의 마스터 모듈 중 어느 하나에게 먼저 상기 슬레이브 모듈과 데이터 통신할 우선권을 부여하는 통신 우선권 결정 부로 구성된다.
본 발명의 바람직한 다른 일 양상에 따라서, 상기 통신 우선권 결정 부는, 상기 복수의 마스터 모듈 중 먼저 칩 셀렉트 신호(CHIP SELECT SIGNAL)을 송신한 마스터 모듈에게 상기 슬레이브 모듈과 먼저 데이터 통신할 우선권을 부여하도록 구성된다.
본 발명의 바람직한 또 다른 일 양상에 따라서, 상기 통신 우선권 결정 부는 상기 복수의 마스터 모듈 중 데이터 통신할 우선권을 부여받지 못한 마스터 모듈에게 대기 신호를 출력하도록 구성된다.
본 발명의 바람직한 또 다른 일 양상에 따라서, 우선권을 부여받은 마스터 모듈의 데이터 통신이 종료되면, 상기 통신 우선권 결정 부는 상기 대기 신호의 출력을 중지하게 구성된다.
본 발명의 바람직한 또 다른 일 양상에 따라서, 상기 통신 우선권 결정 부는, 상기 복수의 마스터 모듈 중 상기 슬레이브 모듈과 데이터 통신할 우선권을부여받은 어느 하나의 마스터 모듈을 나타내는 통신 우선권 결정신호를 발출하고, 우선권을 부여받지 못한 마스터 모듈에게 대기 신호를 출력하도록 구성되는 통신 우선권 제어부; 및 상기 통신 우선권 제어부와 상기 슬레이브 모듈의 범용 비동기 송수신기 사이에 접속되어, 상기 통신 우선권 결정신호에 따라서 상기 복수의 마스터 모듈 중 통신 우선권을 부여받은 마스터 모듈을 선택적으로 상기 범용 비동기 송수신기에 통신 접속하는 신호 선택기;를 포함한다.
본 발명의 바람직한 또 다른 일 양상에 따라서, 상기 신호 선택기는 멀티 플렉서(multiplexer) 회로 부로 구성된다.
본 발명의 바람직한 또 다른 일 양상에 따라서, 상기 신호 선택기는 CPLD(Complex Programmable Logic Device), PAL(Programmable Array Logic), FPGA(Field Programmable Gate Array)중 어느 하나를 포함하는 논리 집적회로 디바이스(Logic IC Device)로 구성된다.
본 발명의 바람직한 또 다른 일 양상에 따라서, 상기 복수의 마스터 모듈은 각각 상기 슬레이브 모듈의 범용 비동기 송수신기에 접근할 수 있도록 범용 데이터 버스 체계를 지원하는 통신 인터페이스 부로서 입출력 디코더(Input/Output Decoder)를 포함한다.
본 발명의 바람직한 또 다른 일 양상에 따라서, 상기 백플레인 병렬 버스는 상기 복수의 마스터 모듈에 대응하게 제 1 백플레인 병렬 버스와 제 2 백플레인 병렬 버스를 포함하게 구성된다.
본 발명의 바람직한 또 다른 일 양상에 따라서, 상기 백플레인 병렬 버스는 범용 입출력 버스로 구성된다.
본 발명에 따른 감시 제어용 통신 시스템은, 단일 슬레이브 모듈이 복수의 마스터 모듈 중 어느 하나와 선택적 데이터 통신을 위한 듀얼 입출력 억세스 조정기를 구비하므로, 슬레이브 모듈의 듀얼 입출력 억세스 조정기에 의해서 복수의 마스터 모듈 중 어느 하나를 선택하여 통신할 수 있어 복수의 마스터 모듈과 단일 슬레이브 모듈 사이에서 효율적이고 고속의 통신이 가능한 효과를 얻을 수 있다.
본 발명에 따른 감시 제어용 통신 시스템에 있어서, 상기 듀얼 입출력 억세스 조정기는, 상기 복수의 마스터 모듈 중 어느 하나에게 먼저 상기 슬레이브 모듈과 데이터 통신할 우선권을 부여하는 통신 우선권 결정 부로 구성되므로, 단일 슬레이브 모듈을 복수의 마스터 모듈이 동시에 접근해도 통신 우선권을 부여받은 마스터 모듈부터 순차적으로 슬레이브 모듈과 데이터 통신이 가능한 효과를 얻을 수 있다.
본 발명에 따른 감시 제어용 통신 시스템에 있어서, 상기 통신 우선권 결정 부는, 상기 복수의 마스터 모듈 중 먼저 칩 셀렉트 신호를 송신한 마스터 모듈에게 상기 슬레이브 모듈과 먼저 데이터 통신할 우선권을 부여하도록 구성되므로, 단일 슬레이브 모듈을 복수의 마스터 모듈이 동시에 접근해도 먼저 칩 셀렉트 신호를 송신한 마스터 모듈이 먼저 슬레이브 모듈과 통신할 수 있게 통신 우선권이 부여될 수 있는 효과를 얻을 수 있다.
본 발명에 따른 감시 제어용 통신 시스템에 있어서, 상기 통신 우선권 결정 부는 상기 복수의 마스터 모듈 중 데이터 통신할 우선권을 부여받지 못한 마스터 모듈에게 대기 신호를 출력하도록 구성되므로, 통신할 우선권을 부여받지 못한 마스터 모듈은 대기할 수 있는 효과를 얻을 수 있다.
본 발명에 따른 감시 제어용 통신 시스템에 있어서, 우선권을 부여받은 마스터 모듈의 데이터 통신이 종료되면, 상기 통신 우선권 결정 부는 상기 대기 신호의 출력을 중지하게 구성되므로, 대기 신호의 수신이 중단됨에 따라 통신할 우선권을 부여받지 못한 마스터 모듈이 슬레이브 모듈과 통신을 개시할 수 있는 효과를 얻을 수 있다.
본 발명에 따른 감시 제어용 통신 시스템에 있어서, 상기 통신 우선권 결정 부는, 상기 복수의 마스터 모듈 중 상기 슬레이브 모듈과 데이터 통신할 우선권을부여받은 어느 하나의 마스터 모듈을 나타내는 통신 우선권 결정신호를 발출하고, 우선권을 부여받지 못한 마스터 모듈에게 대기 신호를 출력하도록 구성되는 통신 우선권 제어부 및 상기 통신 우선권 결정신호에 따라서 상기 복수의 마스터 모듈 중 통신 우선권을 부여받은 마스터 모듈을 선택적으로 상기 범용 비동기 송수신기에 통신 접속하는 신호 선택기를 포함하므로, 통신 우선권 제어부의 통신 우선권 결정신호에 따라서 선택된 마스터 모듈이 슬레이브 모듈의 범용 비동기 송수신기에 통신 접속하여 통신할 수 있는 효과를 얻을 수 있다.
본 발명에 따른 감시 제어용 통신 시스템에 있어서, 상기 신호 선택기는 멀티 플렉서 회로 부로 구성되므로, 통신 우선권 제어부가 제공하는 상기 통신 우선권 결정신호에 따라서 상기 복수의 마스터 모듈 중 통신 우선권을 부여받은 마스터 모듈을 선택할 수 있는 효과를 얻을 수 있다.
본 발명에 따른 감시 제어용 통신 시스템에 있어서, 상기 통신 우선권 제어부 및 상기 신호 선택기는 CPLD(Complex Programmable Logic Device), PAL(Programmable Array Logic), FPGA(Field Programmable Gate Array)중 어느 하나를 포함하는 논리 집적회로 디바이스(Logic IC Device)로 구성되므로, 통신 우선권 제어부 및 신호 선택기의 기능을 로직을 구현하는 집적회로(IC CHIP)로 구성함으로써 슬레이브 모듈에 간편하게 장착할 수 있고, 슬레이브 모듈 및 통신 시스템의 크기를 증대시킴이 없이 통신 우선권 제어부 및 신호 선택기의 기능 구현이 가능하며, 같은 기능을 처리프로그램과 프로세서에 의해 구성하는 것 대비하여 기능의 동작 처리를 고속으로 수행할 수 있는 잇점이 있다.
본 발명에 따른 감시 제어용 통신 시스템에 있어서, 상기 복수의 마스터 모듈은 각각 상기 슬레이브 모듈의 범용 비동기 송수신기에 접근할 수 있도록 범용 데이터 버스 체계를 지원하는 통신 인터페이스 부로서 입출력 디코더(Input/Output Decoder)를 포함하므로, 종래기술에 사용되었던 고가의 VME 인터페이스 회로 부 대신 저렴한 범용 입출력 디코더를 구비함에 의해 감시 제어용 통신 시스템의 구성하는데 소요되는 비용을 절감할 수 있는 효과가 있다.
본 발명에 따른 감시 제어용 통신 시스템에 있어서, 상기 백플레인 병렬 버스는 상기 복수의 마스터 모듈에 대응하게 제 1 백플레인 병렬 버스와 제 2 백플레인 병렬 버스를 포함하게 구성되므로, 마스터 모듈과 백플레인 병렬 버스가 일대일 대응되게 구성되어 슬레이브 모듈이 상기 듀얼 입출력 억세스 조정기에 의해서 제 1 백플레인 병렬 버스와 제 2 백플레인 병렬 버스중 어느 하나를 선택하면 대응되는 마스터 모듈이 자동 선택되어 선택된 마스터 모듈과 데이터 통신이 가능해지는 효과를 얻을 수 있다.
본 발명에 따른 감시 제어용 통신 시스템에 있어서, 상기 백플레인 병렬 버스는 범용 입출력 버스로 구성되므로, 백플레인 병렬 버스로서 VME 버스를 사용하는 종래기술 대비하여 감시 제어용 통신 시스템의 구성하는데 소요되는 비용을 절감할 수 있는 효과가 있다.
도 1은 종래기술에 따른 산업분야의 감시 제어용 통신 시스템의 구성을 보여주는 블록 도이고,
도 2는 본 발명의 바람직한 일 실시 예에 따른 산업분야의 감시 제어용 통신 시스템의 구성을 보여주는 블록 도이며,
도 3은 본 발명의 바람직한 일 실시 예에 있어서 듀얼 입출력 억세스 조정기의 구성을 더욱 상세하게 도시하는 듀얼 입출력 억세스 조정기의 구성 블록 도이다.
상술한 본 발명의 목적과 이를 달성하는 본 발명의 구성 및 그의 작용효과는 첨부한 도면을 참조한 본 발명의 바람직한 실시 예에 대한 이하의 설명에 의해서 좀 더 명확히 이해될 수 있을 것이다.
먼저 본 발명의 바람직한 일 실시 예에 따른 산업분야의 감시 제어용 통신 시스템의 구성을 보여주는 블록 도인 도 2를 참조해서 설명한다.
도 2를 참조할 수 있는 바와 같이, 본 발명의 바람직한 일 실시 예에 따른 산업분야의 감시 제어용 통신 시스템은 복수의 마스터 모듈(10a, 10b), 하나의(단일의) 슬레이브 모듈(20) 및 백플레인 병렬 버스(30-1)을 포함하게 구성된다.
복수의 마스터 모듈(10a, 10b)은 각각 백플레인 병렬 버스(30-1)에 대한 통신 주도권을 가지므로 일명 버스 마스터라고 부를 수도 있다.
복수의 마스터 모듈(10a, 10b)은 슬레이브 모듈(20)에 데이터를 요청하는 데이터 신호를 송신하거나 슬레이브 모듈(20)로부터 데이터를 읽어올 수 있다.
복수의 마스터 모듈(10a, 10b)이 송신하는 신호 또는 통신 패킷에는 데이터를 저장하거나 데이터가 저장된 주소를 표시하는 어드레스(예컨대 4비트), 데이터(8비트), 칩 셀렉트 신호(chip select signal), 데이터를 읽어오려는 것인지 써넣으려는 것인지를 표시하는 데이터가 포함될 수 있다.
여기서 본 발명의 바람직한 일 특징에 따라서 상기 칩 셀렉트 신호는 슬레이브 모듈(20)에 대한 통신을 신청하는 신호로서 슬레이브 모듈(20)이 복수의 마스터 모듈(10a, 10b) 중 통신 우선권을 부여할 하나의 마스터 모듈을 결정하는 데 기초가 될 수 있다.
복수의 마스터 모듈(10a, 10b)은 제 1 마스터 모듈(10a)과 제 2 마스터 모듈(10b)을 포함하며 각각의 마스터 모듈은 송신할 데이터를 생성하거나 수신한 데이터를 처리하는 중앙처리장치를 포함한다.
즉, 제 1 마스터 모듈(10a)은 중앙처리장치(10a1)를 포함하고, 제 2 마스터 모듈(10b)은 중앙처리장치(10b1)를 포함한다.
상기 복수의 마스터 모듈(10a, 10b)은 각각 상기 슬레이브 모듈(20)의 범용 비동기 송수신기(도 2의 부호 20b 참조)에 접근할 수 있도록 범용 데이터 버스 체계를 지원하는 통신 인터페이스 부로서 입출력 디코더를 포함한다. 즉, 제 1 마스터 모듈(10a)은 범용 통신 인터페이스 부로서 입출력 디코더(10a2-1)를 포함하고, 제 2 마스터 모듈(10b)은 범용 통신 인터페이스 부로서 입출력 디코더(10b2-1)를 포함한다.
단일의 슬레이브 모듈(20)은 복수의 마스터 모듈(10a, 10b)에 공통적인 통신 상대자로서 마련되며, 본 발명의 바람직한 실시 예에 따라서 듀얼 입출력 억세스 조정기(20a-1), 범용 비동기 송수신기(UART)(20b) 및 중앙처리장치(20c)를 포함하게 구성된다.
범용 비동기 송수신기(UART)(20b)는 감시 대상 외부기기와 직렬 데이터 통신을 위한 통신 수단으로서 기능을 수행하도록 마련된다.
듀얼 입출력 억세스 조정기(20a-1)는 상기 복수의 마스터 모듈(10a, 10b) 중 어느 하나와 선택적으로 데이터 통신하기 위한 구성요소로서 마련되며, 듀얼 입출력 억세스 조정기(20a-1)에 대한 더욱 상세한 구성과 작용에 대해서 도 3을 참조하여 후술하기로 한다.
중앙처리장치(20c)는 상기 마스터 모듈(10a, 10b)로부터의 데이터를 상기 감시 대상 외부기기에 전송하거나 상기 감시 대상 외부기기로부터의 데이터를 수신하여 상기 마스터 모듈(10a, 10b)에게 송신하도록 처리한다.
백플레인 병렬 버스(30-1)는 상기 마스터 모듈(10a, 10b) 및 상기 슬레이브 모듈(20)을 접속할 수 있는 복수의 접속 슬롯(SLOT)을 가지며, 병렬 데이터 통신을 위한 통신 경로를 제공한다. 여기서 접속 슬롯은 잘 알려진 바와 같은 핀(pin)과 홀(hole) 접속구조의 커넥터로 구성될 수 있으며, 상대적으로 복수의 마스터 모듈(10a, 10b) 및 슬레이브 모듈(20)은 회로기판과 전면 인터페이스 부 및 후면 커넥터부를 갖는 카드형 구조를 가지며 상기 후면 커넥터부가 상기 접속 슬롯에 상대적으로 마련되어 접속될 수 있다.
백플레인 병렬 버스(30-1)가 통신하는 신호 또는 통신 패킷에는 칩 셀렉트 신호(chip select signal), 데이터를 읽어오려는 것인지 써넣으려는 것인지를 표시하는 데이터, 데이터를 저장하거나 데이터가 저장된 주소를 표시하는 어드레스(예컨대 4비트), 데이터(8비트), 대기 신호가 포함될 수 있다.
상기 백플레인 병렬 버스(30-1)는 도 3을 참조할 수 있는 바와 같이 상기 복수의 마스터 모듈(10a, 10b)에 대응하게 제 1 백플레인 병렬 버스(30-1a)와 제 2 백플레인 병렬 버스(30-1b)를 포함하게 구성될 수 있다.
본 발명의 바람직한 일 양상에 따라서, 상기 백플레인 병렬 버스(30-1)는 VME 병렬 버스로 구성되었던 종래기술과 달리 저렴한 범용 입출력 버스로 구성될 수 있다.
한편, 도 3을 주로 참조하고 도 2를 보조적으로 참조하여 단일의 슬레이브 모듈(20)의 상세 구성을 설명하면 다음과 같다.
도 2에 도시한 상기 듀얼 입출력 억세스 조정기(20a-1)는, 상기 복수의 마스터 모듈(10a, 10b) 중 어느 하나에게 먼저 슬레이브 모듈(20)과 데이터 통신할 우선권을 부여하는 통신 우선권 결정 부로 구성된다.
이러한 통신 우선권 결정 부는 논리 집적회로(logic IC), CPLD(Complex Programmable Logic Device), PAL(Programmable Array Logic), FPGA(Field Programmable Gate Array)와 같이 논리적 프로그램을 실행하는 논리 회로 디바이스로 구성될 수 있다. 또한 통신 우선권 결정 부는 미리 메모리에 저장한 처리프로그램과 이를 근거로 데이터를 처리하거나 프로그램을 실행하는 중앙처리장치(20c)에 의해 구성될 수도 있다.
상기 통신 우선권 결정 부는, 상기 복수의 마스터 모듈(10a, 10b) 중 먼저 칩 셀렉트 신호를 송신한 마스터 모듈에게 슬레이브 모듈(20)과 먼저 데이터 통신할 우선권을 부여하도록 구성될 수 있다. 여기서 구성된다는 의미는 해당 논리 동작이 실행될 수 있도록 논리 회로 디바이스로 구성되거나 처리 프로그램과 처리 수단(예컨대 중앙처리장치)에 의해 구현될 수 있는 것을 의미할 수 있으며, 이하에서도 구성된다는 의미가 이와 같은 의미할 수 있다.
상기 통신 우선권 결정 부는 복수의 마스터 모듈(10a, 10b) 중 데이터 통신할 우선권을 부여받지 못한 마스터 모듈에게 대기 신호를 출력하도록 구성될 수 있다.
또한 우선권을 부여받은 마스터 모듈의 데이터 통신이 종료되면, 상기 통신 우선권 결정 부는 상기 대기 신호의 출력을 중지하게 구성될 수 있다.
이러한 상기 통신 우선권 결정 부는, 도 3을 참조할 수 있는 바와 같이, 통신 우선권 제어부(20a-1a)와 신호 선택기(20a-1b)를 포함하게 구성될 수 있다.
상기 통신 우선권 제어부(20a-1a)와 상기 신호 선택기(20a-1b)는 본 발명의 바람직한 일 양상에 따라서 CPLD(Complex Programmable Logic Device), PAL(Programmable Array Logic), FPGA(Field Programmable Gate Array)중 어느 하나를 포함하는 논리 집적회로 디바이스(Logic IC Device)로 구성될 수 있다.
통신 우선권 제어부(20a-1a)는 복수의 마스터 모듈(10a, 10b) 중 슬레이브 모듈(20)과 데이터 통신할 우선권을 부여받은 어느 하나의 마스터 모듈을 나타내는 통신 우선권 결정신호를 발출할 수 있다.
또한 통신 우선권 제어부(20a-1a)는 본 발명의 바람직한 일 양상에 따라서 복수의 마스터 모듈(10a, 10b) 중 우선권을 부여받지 못한 마스터 모듈에게 대기 신호(/WAIT#1, /WAIT#2)를 출력하도록 구성될 수 있다.
신호 선택기(20a-1b)는 통신 우선권 제어부(20a-1a)와 슬레이브 모듈(20)의 범용 비동기 송수신기(20b) 사이에 접속된다.
신호 선택기(20a-1b)는 상기 통신 우선권 결정신호에 따라서 복수의 마스터 모듈(10a, 10b) 중 통신 우선권을 부여받은 마스터 모듈을 선택적으로 범용 비동기 송수신기(20b)에 통신 접속한다.
신호 선택기(20a-1b)는 복수의 마스터 모듈(10a, 10b)에 대응되게 마련되어 복수의 마스터 모듈(10a, 10b)로부터의 데이터 신호를 선택적으로 통과시킬 수 있는 2개의 신호 게이트(signal gate), 일명 2개의 신호 통신 단을 구비할 수 있다.
즉, 예를 들어 2개의 신호 게이트 중 제 1 마스터 모듈(10a)에 대응되게 마련된 제 1 신호 게이트(제 1 신호 통신 단)를 개방하면, 제 1 마스터 모듈(10a)로부터의 데이터 신호가 신호 선택기(20a-1b)를 통해서 범용 비동기 송수신기(20b)에 전달될 수 있다.
2개의 신호 게이트 중 제 2 마스터 모듈(10b)에 대응되게 마련된 제 2 신호 게이트(제 2 신호 통신 단)를 개방하면, 제 2 마스터 모듈(10b)로부터의 데이터 신호가 신호 선택기(20a-1b)를 통해서 범용 비동기 송수신기(20b)에 전달될 수 있다.
일 실시 예에 따라서 신호 선택기(20a-1b)는 멀티 플렉서 회로 부로 구성될 수 있다.
한편 상술한 바와 같이 구성되는 본 발명의 바람직한 실시 예에 따른 감시 제어용 통신 시스템의 동작을 도 2 내지 도 3을 참조하여 설명한다.
복수의 마스터 모듈(10a, 10b)이 모두 슬레이브 모듈(20)과 데이터 통신을 원하는 상황을 가정한다.
슬레이브 모듈(20)과 데이터 통신을 원하는 경우 마스터 모듈(10a, 10b)은 칩 셀렉트 신호(/CS#1, /CS#2)를 슬레이브 모듈(20)의 통신 우선권 제어부(20a-1a)에 전송해야 한다.
이때 복수의 마스터 모듈(10a, 10b) 중 제 2 마스터 모듈(10b)로부터의 칩 셀렉트 신호(/CS#2)가 제 1 마스터 모듈(10a)로부터의 칩 셀렉트 신호(/CS#1)보다 먼저 통신 우선권 제어부(20a-1a)에 도착했다고 가정한다.
통신 우선권 제어부(20a-1a)는, 먼저 칩 셀렉트 신호를 송신한 마스터 모듈에게 슬레이브 모듈(20)과 먼저 데이터 통신할 우선권을 부여하도록 구성된 논리 구성에 따라서, 통신 우선권을 부여한 마스터 모듈로서 제 2 마스터 모듈(10b)을 나타내는 상기 통신 우선권 결정신호를 신호 선택기(20a-1b)에게 송신한다.
이와 함께 우선권 제어부(20a-1a)는 제 1 마스터 모듈(10a)에게 대기 신호(/WAIT#1)를 송신한다.
상기 통신 우선권 결정신호에 응답하여, 신호 선택기(20a-1b)는 제 2 신호 게이트(제 2 신호 통신 단)를 개방하면, 제 2 마스터 모듈(10b)로부터의 데이터 신호가 신호 선택기(20a-1b)를 통해서 범용 비동기 송수신기(20b)에 전달되거나 범용 비동기 송수신기(20b)로부터 읽어오는 데이터의 신호가 신호 선택기(20a-1b)를 통해서 제 2 마스터 모듈(10b)에 전달될 수 있다.
제 2 마스터 모듈(10b)이 범용 비동기 송수신기(20b)로부터 데이터를 읽어오는 경우, 도 2를 참조할 수 있는 바와 같이 해당 데이터의 신호는 제 2 마스터 모듈(10b)의 입출력 디코더(10b2-1)에 의해 수신처리되어 중앙처리장치(10b1)에 의해서 처리 즉, 예컨대 메모리에 저장되거나, 미리 저장된 처리 프로그램에 의해서 처리되거나 원방 감시 장치와 같은 상위 감시장치로 보고될 수 있다.
우선권을 부여받은 제 2 마스터 모듈(10b)의 데이터 통신이 종료되면, 상기 통신 우선권 결정 부의 우선권 제어부(20a-1a)는 상기 대기 신호(/WAIT#1)의 출력을 중지할 수 있다.
데이터 통신의 종료는 제 2 마스터 모듈(10b)이 슬레이브 모듈(20)에 전송하는 통신 종료를 나타내는 데이터 신호에 의해서 슬레이브 모듈(20)이 결정할 수 있다.
슬레이브 모듈(20)이 위와 같이 데이터 통신의 종료를 결정하면, 슬레이브 모듈(20)의 신호 선택기(20a-1b)는 제 1 신호 게이트(제 1 신호 통신 단)를 개방하고, 제 1 마스터 모듈(10a)로부터의 데이터 신호가 신호 선택기(20a-1b)를 통해서 범용 비동기 송수신기(20b)에 데이터를 써넣도록 전달되거나 범용 비동기 송수신기(20b)로부터 읽어오는 데이터의 신호가 신호 선택기(20a-1b)를 통해서 제 1 마스터 모듈(10a)에 전달될 수 있다.
제 1 마스터 모듈(10a)이 범용 비동기 송수신기(20b)로부터 데이터를 읽어오는 경우, 도 2를 참조할 수 있는 바와 같이 해당 데이터의 신호는 제 1 마스터 모듈(10a)의 입출력 디코더(10a2-1)에 의해 수신처리되어 중앙처리장치(10a1)에 의해서 처리 즉, 예컨대 메모리에 저장되거나, 미리 저장된 처리 프로그램에 의해서 처리되거나 원방 감시 장치와 같은 상위 감시장치로 보고될 수 있다.
이로써 복수의 마스터 모듈(10a, 10b)과 슬레이브 모듈(20)간의 1 사이클(cycle)의 데이터 통신이 완료될 수 있다.
상술한 바와 같이, 본 발명에 따른 감시 제어용 통신 시스템은, 단일 슬레이브 모듈이 복수의 마스터 모듈 중 어느 하나와 선택적 데이터 통신을 위한 듀얼 입출력 억세스 조정기를 구비하므로, 슬레이브 모듈의 듀얼 입출력 억세스 조정기에 의해서 복수의 마스터 모듈 중 어느 하나를 선택하여 통신할 수 있어 복수의 마스터 모듈과 단일 슬레이브 모듈 사이에서 효율적이고 고속의 통신이 가능한 효과를 얻을 수 있다.
10a: 제 1 마스터 모듈 10b: 제 2 마스터 모듈
10a1, 10b1: 중앙처리장치 10a2-1, 10b2-1: 입출력 디코더
20: 슬레이브 모듈(시리얼 링크 모듈)
20a-1: 듀얼 입출력 억세스 조정기
20b: 범용 비동기 송수신기 20c: 중앙처리장치
30: 백플레인 병렬 버스(VME 버스) 30-1: 백플레인 병렬 버스(범용 입출력 버스)

Claims (11)

  1. 감시 제어용 통신 시스템에 있어서,
    각각 하나의 중앙처리장치를 갖는 복수의 마스터 모듈(MASTER MODULE);
    감시 대상 외부기기와 직렬 데이터 통신을 위한 범용 비동기 송수신기와, 상기 복수의 마스터 모듈 중 어느 하나와 선택적 데이터 통신을 위한 듀얼 입출력 억세스 조정기(Dual Input/Output Access Arbiter)와, 상기 마스터 모듈로부터의 데이터를 상기 감시 대상 외부기기에 전송하거나 상기 감시 대상 외부기기로부터의 데이터를 수신하여 상기 마스터 모듈에게 송신하도록 처리하는 중앙처리장치를 구비하며, 상기 복수의 마스터 모듈에 공통적인 통신 상대자로서 마련되는 단일의 슬레이브 모듈; 및
    상기 마스터 모듈 및 상기 슬레이브 모듈을 접속할 수 있는 복수의 접속 슬롯(SLOT)을 가지며, 병렬 데이터 통신을 위한 통신 경로를 제공하는 백플레인 병렬 버스(BACKPLANE PARALLEL BUS);를 포함하는 감시 제어용 통신 시스템.
  2. 제1항에 있어서,
    상기 듀얼 입출력 억세스 조정기는,
    상기 복수의 마스터 모듈 중 어느 하나에게 먼저 상기 슬레이브 모듈과 데이터 통신할 우선권을 부여하는 통신 우선권 결정 부로 구성되는 것을 특징으로 하는 감시 제어용 통신 시스템.
  3. 제2항에 있어서,
    상기 통신 우선권 결정 부는,
    상기 복수의 마스터 모듈 중 먼저 칩 셀렉트 신호(CHIP SELECT SIGNAL)를 송신한 마스터 모듈에게 상기 슬레이브 모듈과 먼저 데이터 통신할 우선권을 부여하도록 구성된 것을 특징으로 하는 감시 제어용 통신 시스템.
  4. 제2항에 있어서,
    상기 통신 우선권 결정 부는 상기 복수의 마스터 모듈 중 데이터 통신할 우선권을 부여받지 못한 마스터 모듈에게 대기 신호를 출력하도록 구성된 것을 특징으로 하는 감시 제어용 통신 시스템.
  5. 제4항에 있어서,
    우선권을 부여받은 마스터 모듈의 데이터 통신이 종료되면, 상기 통신 우선권 결정 부는 상기 대기 신호의 출력을 중지하게 구성된 것을 특징으로 하는 감시 제어용 통신 시스템.
  6. 제2항에 있어서,
    상기 통신 우선권 결정 부는,
    상기 복수의 마스터 모듈 중 상기 슬레이브 모듈과 데이터 통신할 우선권을부여받은 어느 하나의 마스터 모듈을 나타내는 통신 우선권 결정신호를 발출하고, 우선권을 부여받지 못한 마스터 모듈에게 대기 신호를 출력하도록 구성되는 통신 우선권 제어부; 및
    상기 통신 우선권 제어부와 상기 슬레이브 모듈의 범용 비동기 송수신기 사이에 접속되어, 상기 통신 우선권 결정신호에 따라서 상기 복수의 마스터 모듈 중 통신 우선권을 부여받은 마스터 모듈을 선택적으로 상기 범용 비동기 송수신기에 통신 접속하는 신호 선택기;를 포함하는 것을 특징으로 하는 감시 제어용 통신 시스템.
  7. 제6항에 있어서,
    상기 신호 선택기는 멀티 플렉서(multiplexer) 회로 부로 구성되는 것을 특징으로 하는 감시 제어용 통신 시스템.
  8. 제6항에 있어서,
    상기 통신 우선권 제어부와 상기 신호 선택기는 CPLD(Complex Programmable Logic Device), PAL(Programmable Array Logic), FPGA(Field Programmable Gate Array)중 어느 하나를 포함하는 논리 집적회로 디바이스(Logic IC Device)로 구성되는 것을 특징으로 하는 감시 제어용 통신 시스템.
  9. 제1항에 있어서,
    상기 복수의 마스터 모듈은 각각 상기 슬레이브 모듈의 범용 비동기 송수신기에 접근할 수 있도록 범용 데이터 버스 체계를 지원하는 통신 인터페이스 부로서 입출력 디코더(Input/Output Decoder)를 포함하는 것을 특징으로 하는 감시 제어용 통신 시스템.
  10. 제1항에 있어서,
    상기 백플레인 병렬 버스는 상기 복수의 마스터 모듈에 대응하게 제 1 백플레인 병렬 버스와 제 2 백플레인 병렬 버스를 포함하게 구성되는 것을 특징으로 하는 감시 제어용 통신 시스템.
  11. 제9항에 있어서,
    상기 백플레인 병렬 버스는 범용 입출력 버스로 구성되는 것을 특징으로 하는 감시 제어용 통신 시스템.
KR1020170042150A 2017-03-31 2017-03-31 산업분야의 감시 제어용 통신 시스템 KR101900485B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170042150A KR101900485B1 (ko) 2017-03-31 2017-03-31 산업분야의 감시 제어용 통신 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170042150A KR101900485B1 (ko) 2017-03-31 2017-03-31 산업분야의 감시 제어용 통신 시스템

Publications (1)

Publication Number Publication Date
KR101900485B1 true KR101900485B1 (ko) 2018-09-20

Family

ID=63719831

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170042150A KR101900485B1 (ko) 2017-03-31 2017-03-31 산업분야의 감시 제어용 통신 시스템

Country Status (1)

Country Link
KR (1) KR101900485B1 (ko)

Similar Documents

Publication Publication Date Title
US7243175B2 (en) I/O and memory bus system for DFPs and units with two-or multi-dimensional programmable cell architectures
US6725313B1 (en) Communications system and method with multilevel connection identification
US20050188144A1 (en) Protocol conversion and arbitration circuit, system having the same, and method for converting and arbitrating signals
CN105323131B (zh) 网络、首用户及数据传输方法
US7299098B2 (en) Method and device for programming a control unit
US20150012677A1 (en) Back channel support for systems with split lane swap
US20160196232A1 (en) Commissioning Method, Master Control Board, and Service Board
CN101082896A (zh) 一种主从模块间的控制方法和装置
CN110557285A (zh) 一种探测器数据采集系统架构及通讯方法
CN102081586A (zh) 多i2c插槽电路系统及传送i2c信号的方法
US4554657A (en) Multiplexed multiplex bus
CN104657297A (zh) 计算设备扩展系统及扩展方法
KR101900485B1 (ko) 산업분야의 감시 제어용 통신 시스템
US5668716A (en) Controller for two-way serial transmission and adapter for serial port
CN109522251A (zh) 一种基于PXIe总线的高速同步串口卡及其工作方法
KR101857088B1 (ko) 리턴 회로를 갖는 리모트 입출력 장치 및 그의 내부 버스 통신 방법
CN106559299A (zh) 串行通信设备、串行通信系统以及串行通信方法
US20050027891A1 (en) Integrated circuit with a scalable high-bandwidth architecture
KR910005063A (ko) 시스템 스캔 경로 구조물 및 방법
US7032061B2 (en) Multimaster bus system
US7519848B2 (en) Data transfer apparatus
JP4033707B2 (ja) Ｉｃカード及びその制御方法
US20110149984A1 (en) Configuration memory apparatus in fpga and router system using the same
CN114968874B (zh) 一种适用于多传感器系统快速并行中断检测电路
CN116680205B (zh) 一种ddr内存数据通道接口扩展电路、系统及方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant