KR101895285B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR101895285B1
KR101895285B1 KR1020120056119A KR20120056119A KR101895285B1 KR 101895285 B1 KR101895285 B1 KR 101895285B1 KR 1020120056119 A KR1020120056119 A KR 1020120056119A KR 20120056119 A KR20120056119 A KR 20120056119A KR 101895285 B1 KR101895285 B1 KR 101895285B1
Authority
KR
South Korea
Prior art keywords
test
signal
data
line driver
output
Prior art date
Application number
KR1020120056119A
Other languages
English (en)
Other versions
KR20130132047A (ko
Inventor
김기업
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120056119A priority Critical patent/KR101895285B1/ko
Publication of KR20130132047A publication Critical patent/KR20130132047A/ko
Application granted granted Critical
Publication of KR101895285B1 publication Critical patent/KR101895285B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

복수개의 데이터 버퍼, 테스트시 라이트 신호에 따라 테스트 패턴을 생성하여 상기 복수개의 데이터 버퍼에 제공하며, 비테스트시 복수개의 데이터 패드를 통해 인가되는 데이터를 상기 복수개의 데이터 버퍼에 제공하는 테스트 패턴 제공부, 및 상기 복수개의 데이터 버퍼의 출력 신호들을 동시에 메모리 영역으로 전달시키는 데이터 전달부를 포함한다.

Description

반도체 장치{Semiconductor Apparatus}
본 발명은 반도체 집적 회로에 관한 것으로, 보다 구체적으로는 반도체 장치에 관련한 에 관한 것이다.
일반적으로 반도체 장치는 외부로부터 데이터를 입력 받아 저장하고, 저장된 데이터를 외부로 출력한다.
반도체 장치는 도 1에 도시된 바와 같이, 제 1 내지 제 8 데이터 패드(11~18), 제 1 내지 제 8 데이터 버퍼(21~28), 제 1 내지 제 4 데이터 멀티 플렉서(31~34), 데이터 라인 드라이버(41~48), 워드라인 드라이버 제어부(50), 제 1 내지 제 8 워드라인 드라이버(61~68), 및 메모리 영역(70)을 포함한다.
상기 제 1 내지 제 8 데이터 패드(11~18)는 각각 외부에서 데이터를 입력 받아 반도체 장치 내부(상기 제 1 내지 제 8 데이터 버퍼(21~28))로 전달한다.
상기 제 1 내지 제 8 데이터 버퍼(21~28) 각각은 상기 제 1 내지 제 8 데이터 패드(11~18)로부터 전달받은 각 데이터를 버퍼링하여 출력한다.
상기 제 1 데이터 멀티 플렉서(31)는 테스트 모드 신호(TM_mode)에 응답하여 상기 제 1 데이터 버퍼(21)의 출력 신호 또는 상기 제 5 데이터 버퍼(25)의 출력 신호를 출력한다.
상기 제 2 데이터 멀티 플렉서(32)는 상기 테스트 모드 신호(TM_mode)에 응답하여 상기 제 2 데이터 버퍼(22)의 출력 신호 또는 상기 제 6 데이터 버퍼(26)의 출력 신호를 출력한다.
상기 제 3 데이터 멀티 플렉서(33)는 상기 테스트 모드 신호(TM_mode)에 응답하여 상기 제 3 데이터 버퍼(23)의 출력 신호 또는 상기 제 7 데이터 버퍼(27)의 출력 신호를 출력한다.
상기 제 4 데이터 멀티 플렉서(34)는 상기 테스트 모드 신호(TM_mode)에 응답하여 상기 제 4 데이터 버퍼(24)의 출력 신호 또는 상기 제 8 데이터 버퍼(28)의 출력 신호를 출력한다.
상기 제 1 데이터 라인 드라이버(41)는 상기 제 1 데이터 버퍼(21)의 출력 신호를 드라이빙하여 제 1 데이터 입출력 라인(GIO_0)으로 출력한다.
상기 제 2 데이터 라인 드라이버(42)는 상기 제 2 데이터 버퍼(22)의 출력 신호를 드라이빙하여 제 2 데이터 입출력 라인(GIO_1)으로 출력한다.
상기 제 3 데이터 라인 드라이버(43)는 상기 제 3 데이터 버퍼(23)의 출력 신호를 드라이빙하여 제 3 데이터 입출력 라인(GIO_2)으로 출력한다.
상기 제 4 데이터 라인 드라이버(44)는 상기 제 4 데이터 버퍼(24)의 출력 신호를 드라이빙하여 제 4 데이터 입출력 라인(GIO_3)으로 출력한다.
상기 제 5 데이터 라인 드라이버(45)는 상기 제 1 데이터 멀티 플렉서(31)의 출력 신호를 드라이빙하여 제 5 데이터 입출력 라인(GIO_4)으로 출력한다.
상기 제 6 데이터 라인 드라이버(46)는 상기 제 2 데이터 멀티 플렉서(32)의 출력 신호를 드라이빙하여 제 6 데이터 입출력 라인(GIO_5)으로 출력한다.
상기 제 7 데이터 라인 드라이버(47)는 상기 제 3 데이터 멀티 플렉서(33)의 출력 신호를 드라이빙하여 제 7 데이터 입출력 라인(GIO_6)으로 출력한다.
상기 제 8 데이터 라인 드라이버(48)는 상기 제 4 데이터 멀티 플렉서(34)의 출력 신호를 드라이빙하여 제 8 데이터 입출력 라인(GIO_7)으로 출력한다.
상기 워드라인 드라이버 제어부(50)는 제 1 및 제 2 선택 신호(SEL<0:1>), 및 상기 테스트 모드 신호(TM_mode)에 응답하여 제 1 및 제 2 드라이버 선택 신호(SELD<0:1>)를 인에이블시킨다. 예를 들어, 상기 워드라인 드라이버 제어부(50)는 상기 테스트 모드 신호(TM_mode)가 인에이블되면 상기 제 1 및 제 2 선택 신호(SEL<0:1>)에 응답하여 상기 제 1 및 제 2 드라이버 선택 신호(SELD<0:1>)를 선택적으로 인에이블시키고, 상기 테스트 모드 신호(TM_mode)가 디스에이블되면 상기 제 1 및 제 2 드라이버 선택 신호(SELD<0:1>)를 모두 인에이블시킨다.
상기 제 1 워드라인 드라이버(61)는 상기 제 1 드라이버 선택 신호(SELD<0>)에 응답하여 활성화되며, 활성화되면 상기 제 1 데이터 입출력 라인(GIO_0)의 신호를 드라이빙하여 상기 메모리 영역(70)에 전달한다.
상기 제 2 워드라인 드라이버(62)는 상기 제 1 드라이버 선택 신호(SELD<0>)에 응답하여 활성화되며, 활성화되면 상기 제 2 데이터 입출력 라인(GIO_1)의 신호를 드라이빙하여 상기 메모리 영역(70)에 전달한다.
상기 제 3 워드라인 드라이버(63)는 상기 제 1 드라이버 선택 신호(SELD<0>)에 응답하여 활성화되며, 활성화되면 상기 제 3 데이터 입출력 라인(GIO_2)의 신호를 드라이빙하여 상기 메모리 영역(70)에 전달한다.
상기 제 4 워드라인 드라이버(64)는 상기 제 1 드라이버 선택 신호(SELD<0>)에 응답하여 활성화되며, 활성화되면 상기 제 4 데이터 입출력 라인(GIO_3)의 신호를 드라이빙하여 상기 메모리 영역(70)에 전달한다.
상기 제 5 워드라인 드라이버(65)는 상기 제 2 드라이버 선택 신호(SELD<1>)에 응답하여 활성화되며, 활성화되면 상기 제 5 데이터 입출력 라인(GIO_4)의 신호를 드라이빙하여 상기 메모리 영역(70)에 전달한다.
상기 제 6 워드라인 드라이버(66)는 상기 제 2 드라이버 선택 신호(SELD<1>)에 응답하여 활성화되며, 활성화되면 상기 제 6 데이터 입출력 라인(GIO_5)의 신호를 드라이빙하여 상기 메모리 영역(70)에 전달한다.
상기 제 7 워드라인 드라이버(67)는 상기 제 2 드라이버 선택 신호(SELD<1>)에 응답하여 활성화되며, 활성화되면 상기 제 7 데이터 입출력 라인(GIO_6)의 신호를 드라이빙하여 상기 메모리 영역(70)에 전달한다.
상기 제 8 워드라인 드라이버(68)는 상기 제 2 드라이버 선택 신호(SELD<1>)에 응답하여 활성화되며, 활성화되면 상기 제 8 데이터 라인(GIO_7)의 신호를 드라이빙하여 상기 메모리 영역(70)에 전달한다.
이와 같이 구성된 일반적인 반도체 장치는 상기 제 1 내지 제 8 데이터 패드(11~18) 중 상기 제 1 내지 제 4 데이터 패드(11~14)만을 이용하여, 외부에서 데이터를 입력할 경우, 데이터가 메모리 영역에 저장되기까지 얼마만큼의 전류 소모가 있는지 테스트를 수행하게 된다. 상기 제 1 내지 제 8 데이터 패드(11~18)를 모두 사용할지 못하는 이유는 테스트 장비의 채널(channel) 수가 한정되어 있어 한번에 테스트할 수 있는 반도체 장치의 개수를 늘리기 위함이다. 이로서, 반도체 장치의 양산성을 증가시킬 수 있다.
테스트 장비에서 상기 제 1 내지 제 4 데이터 패드(11~14)에 데이터 신호가 입력된다. 상기 제 1 내지 제 4 데이터 패드(11~14)를 통해 입력된 데이터는 상기 제 1 내지 제 4 데이터 버퍼(21~24)에 입력된다. 데이터를 입력 받은 상기 제 1 내지 제 4 데이터 버퍼(21~24)는 입력 받은 데이터를 버퍼링하여 출력한다. 상기 테스트 모드 신호(TM_mode)는 인에이블되어 상기 제 1 내지 제 4 데이터 멀티 플렉서(31~34)에 입력된다. 인에이블된 상기 테스트 모드 신호(TM_mode)를 입력 받은 상기 제 1 내지 제 4 데이터 멀티 플렉서(31~34)는 상기 제 1 내지 제 4 데이터 버퍼(21~24)의 출력 신호를 상기 제 5 내지 제 8 데이터 라인 드라이버(45~48)에 출력한다. 이때, 상기 제 1 내지 제 4 데이터 버퍼(21~24)의 출력 신호는 상기 제 1 내지 제 4 데이터 라인 드라이버(41~44)에 입력된다. 즉, 상 제 1 내지 제 4 데이터 패드(11~14)를 통해 입력된 데이터가 상기 제 1 내지 제 8 데이터 라인 드라이버(41~48)에 입력된다.
상기 제 1 내지 제 8 데이터 라인 드라이버(41~48) 각각은 입력 받은 데이터를 드라이빙하여 자신과 연결된 각 데이터 입출력 라인(GIO_0~GIO_7)으로 출력한다.
상기 제 1 내지 제 8 데이터 입출력 라인(GIO_0~GIO_7)은 상기 제 1 내지 제 8 데이터 라인 드라이버(41~48)에서 입력 받은 데이터를 상기 제 1 내지 제 8 워드라인 드라이버(61~68)로 전달한다.
상기 워드라인 드라이버 제어부(50)는 인에이블된 상기 테스트 모드 신호(TM_mode)를 입력 받아 상기 제 1 및 제 2 선택 신호(SEL<0:1>)에 응답하여 상기 제 1 및 제 2 드라이버 선택 신호(SELD<0:1>)를 선택적으로 인에이블시킨다.
상기 제 1 드라이버 선택 신호(SELD<0>)가 인에이블되면 상기 제 1 내지 제 4 워드라인 드라이버(61~64)가 활성화되고, 활성화된 상기 제 1 내지 제 4 워드라인 드라이버(61~64)는 입력 받은 데이터를 드라이빙하여 상기 메모리 영역(70)에 전달한다.
한편, 상기 제 2 드라이버 선택 신호(SELD<1>)가 인에이블되면 상기 제 5 내지 제 8 워드라인 드라이버(65~68)가 활성화되고, 활성화된 상기 제 5 내지 제 8 워드라인 드라이버(61~64)는 입력 받은 데이터를 드라이빙하여 상기 메모리 영역(70)에 전달한다.
외부로부터 입력되는 데이터가 상기 메모리 영역(70)까지 전달되는 데 소모되는 전류의 양을 측정하기 위한 테스트를 수행하는 데 있어서, 도 1에 도시된 반도체 장치의 모든 구성요소들이 모두 동작하여야 함에도 불구하고, 동작하지 않는 구성들(제 5 내지 제 8 데이터 버퍼(25~28))이 존재한다. 또한, 상기 제 1 내지 제 8 워드라인 드라이버(61~68)는 동시에 드라이빙 동작을 수행하여야 하지만, 상기 제 1 내지 제 4 워드라인 드라이버(61~64)와 상기 제 5 내지 제 8 워드라인 드라이버(65~68)는 따로 드라이빙 동작을 수행하여, 외부로부터 입력되는 데이터가 상기 메모리 영역(70)까지 전달되는 데 소모되는 전류의 전체 양을 테스트하기 어렵다.
본 발명은 외부로부터 입력되는 데이터가 메모리 영역까지 전달되는 데 소모되는 전류의 양을 보다 더 정확하게 테스트할 수 있는 반도체 장치를 제공한다.
본 발명의 실시예에 따른 반도체 장치는 복수개의 데이터 버퍼, 테스트시 라이트 신호에 따라 테스트 패턴을 생성하여 상기 복수개의 데이터 버퍼에 제공하며, 비테스트시 복수개의 데이터 패드를 통해 인가되는 데이터를 상기 복수개의 데이터 버퍼에 제공하는 테스트 패턴 제공부, 및 상기 복수개의 데이터 버퍼의 출력 신호들을 동시에 메모리 영역으로 전달시키는 데이터 전달부를 포함한다.
본 발명에 따른 반도체 장치는 외부로부터 입력되는 데이터가 메모리 영역까지 전달되는데 소모되는 전류의 양을 정확하게 테스트할 수 있다.
도 1은 일반적인 반도체 장치의 구성도,
도 2는 본 발명의 실시예에 따른 반도체 장치의 구성도,
도 3은 도 2의 테스트 패턴 생성부의 구성도,
도 4는 도 3의 테스트 패턴 생성부의 타이밍도,
도 5는 도 2의 테스트 제어부의 구성도,
도 6은 도 2의 워드라인 드라이버 제어부의 구성도이다.
본 발명의 실시예에 따른 반도체 장치는 도 2에 도시된 바와 같이, 제 1 내지 제 8 데이터 패드(11~18), 테스트 패턴 제공부(100), 제 1 내지 제 8 데이터 버퍼(21~28), 데이터 전달부(200), 및 메모리 영역(70)을 포함한다.
상기 제 1 내지 제 8 데이터 패드(11~18)는 각각 외부에서 데이터를 입력 받아 반도체 장치 내부로 전달한다.
상기 테스트 패턴 제공부(100)는 테스트시 라이트 신호(WT), 및 내부 라이트 펄스(IWT)에 응답하여 테스트 패턴(IDQ)를 생성하고, 상기 제 1 내지 제 8 데이터 버퍼(21~28)에 상기 테스트 패턴(IDQ)을 제공하며, 비테스트시 상기 제 1 내지 제 8 데이터 패드(11~18)를 통해 인가되는 데이터를 상기 제 1 내지 제 8 데이터 버퍼(21~28)에 제공한다.
상기 테스트 패턴 제공부(100)는 테스트 패턴 생성부(110), 및 제 1 내지 제 8 테스트 멀티 플렉서(101~108)를 포함한다.
상기 테스트 패턴 생성부(110)는 상기 라이트 신호(WT) 및 내부 라이트 펄스(IWT)에 응답하여 상기 테스트 패턴(IDQ)을 생성한다. 이때, 상기 내부 라이트 펄스(IWT)는 상기 라이트 신호(WT)가 인에이블된 이후 반도체 장치의 버스트 랭스(burst length)에 따라 생성되는 회수가 결정된다.
상기 테스트 패턴 생성부(110)는 도 3에 도시된 바와 같이, 패턴 출력부(111), 및 쉬프터(112)를 포함한다.
상기 패턴 출력부(111)는 상기 라이트 신호(WT) 및 상기 내부 라이트 펄스(IWT)에 응답하여 하이 레벨과 로우 레벨을 반복적으로 천이하는 프리 테스트 패턴(IPDQ)을 출력한다. 예를 들어, 상기 패턴 출력부(111)는 상기 라이트 신호(WT)가 하이 레벨로 인에이블되면 하이 레벨로 천이하는 프리 테스트 패턴(IPDQ)을 출력하고, 이후 상기 내부 라이트 펄스(IWT)가 하이 레벨로 천이할 때마다 상기 프리 테스트 패턴(IPDQ)의 레벨을 천이시킨다.
상기 패턴 출력부(111)는 제 1 내지 제 5 인버터(IV11~IV15), 제 1 내지 제 3 제어 인버터(IVC11~IVC13), 패스 게이트(PG11), 및 트랜지스터(N11)를 포함한다. 상기 제 1 인버터(IV11)는 상기 내부 라이트 펄스(IWT)를 입력 받는다. 상기 제 2 인버터(IV12)는 상기 제 1 인버터(IV11)의 출력 신호를 입력 받는다. 상기 제 1 제어 인버터(IVC11)는 상기 제 4 인버터(IV14)의 출력 신호를 입력 받고, 제 1 제어단에 상기 제 1 인버터(IV11)의 출력 신호를 입력 받으며, 제 2 제어단에 상기 제 2 인버터(IV12)의 출력 신호를 입력 받는다. 상기 제 3 인버터(IV13)는 상기 제 1 제어 인버터(IVC11)의 출력 신호를 입력 받는다. 상기 제 2 제어 인버터(IVC12)는 상기 제 3 인버터(IV13)의 출력 신호를 입력 받아 상기 제 3 인버터(IV13)의 입력 신호로 출력하고, 제 1 제어단에 상기 제 2 인버터(IV12)의 출력 신호를 입력 받으며, 제 2 제어단에 상기 제 1 인버터(IV11)의 출력 신호를 입력 받는다. 상기 트랜지스터(N11)는 드레인에 상기 제 3 인버터(IV13)의 입력단과 상기 제 2 제어 인버터(IVC12)의 출력단이 연결된 노드가 연결되고, 게이트에 상기 라이트 신호(WT)를 입력 받으며, 소오스에 접지단(VSS)이 연결된다. 상기 패스 게이트(PG11)는 상기 제 3 인버터(IV13)의 출력 신호를 입력 받으며 제 1 제어단에 상기 제 2 인버터(IV12)의 출력 신호를 입력 받고 제 2 제어단에 상기 제 1 인버터(IV11)의 출력 신호를 입력 받는다. 상기 제 4 인버터(IV14)는 상기 패스 게이트(PG11)의 출력 신호를 입력 받는다. 상기 제 3 제어 인버터(IVC13)는 입력 단에 상기 제 4 인버터(IV14)의 출력 신호를 입력 받고 제 1 제어단에 상기 제 1 인버터(IV11)의 출력 신호를 입력 받으며 제 2 제어단에 상기 제 2 인버터(IV12)의 출력 신호를 입력 받는다. 사익 제 5 인버터(IV15)는 상기 제 4 인버터(IV14)의 출력 신호를 입력 받아 상기 프리 테스트 패턴(IPDQ)으로서 출력한다.
상기 쉬프터(112)는 상기 프리 테스트 패턴(IPDQ)을 쉬프팅시켜 상기 테스트 패턴(IDQ)으로서 출력한다. 예를 들어, 상기 쉬프터(112)는 반도체 장치에 이용되는 클럭의 1/4 주기만큼 상기 프리 테스트 패턴(IPDQ)을 쉬프팅시켜 상기 테스트 패턴(IDQ)으로서 출력한다.
이와 같이 구성된 상기 테스트 패턴 생성부(110)의 동작을 도 4의 타이밍도를 참조하여 설명하면 다음과 같다.
도 4는 버스트 랭스가 4일 때를 도시한 것으로, 상기 라이트 신호(WT)가 입력된 이후 클럭(CLK)이 하이로 천이할 때마다 3번의 상기 내부 라이트 펄스(IWT)가 생성되는 경우를 도시한다.
상기 라이트 신호(WT)가 입력되면 상기 프리 테스트 패턴(IPDQ)는 하이 레벨로 천이한다. 이후 클럭(CLK)이 하이 레벨로 천이할 때마다 상기 내부 라이트 펄스(IWT)가 생성된다. 상기 내부 라이트 펄스(IWT)가 하이 레벨로 천이할 때마다 상기 프리 테스트 패턴(IPDQ)의 레벨은 하이 레벨에서 로우 레벨로, 로우 레벨에서 하이 레벨로 다시 로우 레벨로 천이한다.
이러한 상기 프리 테스트 패턴(IPDQ)은 상기 쉬프터(112)에 의해 상기 클럭(CLK)의 1/4주기 즉, 90도 쉬프팅되어 상기 테스트 패턴(IDQ)으로서 출력된다.
상기 제 1 테스트 멀티 플렉서(101)는 상기 전류량 테스트 신호(TM_IDD)에 응답하여 상기 제 1 데이터 패드(11)의 출력 신호 및 상기 테스트 패턴(IDQ) 중 하나를 출력한다. 예를 들어, 상기 제 1 테스트 멀티 플렉서(101)는 상기 전류량 테스트 신호(TM_IDD)가 인에이블되면 상기 제 1 데이터 패드(11)의 출력 신호 및 상기 테스트 패턴(IDQ) 중 상기 테스트 패턴(IDQ)을 출력한다. 한편, 상기 제 1 테스트 멀티 플렉서(101)는 상기 전류량 테스트 신호(TM_IDD)가 디스에이블되면 상기 제 1 데이터 패드(11)의 출력 신호 및 상기 테스트 패턴(IDQ) 중 상기 제 1 데이터 패드(11)의 출력 신호를 출력한다.
상기 제 2 테스트 멀티 플렉서(102)는 상기 전류량 테스트 신호(TM_IDD)에 응답하여 상기 제 2 데이터 패드(12)의 출력 신호 및 상기 테스트 패턴(IDQ) 중 하나를 출력한다. 예를 들어, 상기 제 2 테스트 멀티 플렉서(102)는 상기 전류량 테스트 신호(TM_IDD)가 인에이블되면 상기 제 2 데이터 패드(12)의 출력 신호 및 상기 테스트 패턴(IDQ) 중 상기 테스트 패턴(IDQ)을 출력한다. 한편, 상기 제 2 테스트 멀티 플렉서(102)는 상기 전류량 테스트 신호(TM_IDD)가 디스에이블되면 상기 제 2 데이터 패드(12)의 출력 신호 및 상기 테스트 패턴(IDQ) 중 상기 제 2 데이터 패드(12)의 출력 신호를 출력한다.
상기 제 3 테스트 멀티 플렉서(103)는 상기 전류량 테스트 신호(TM_IDD)에 응답하여 상기 제 3 데이터 패드(13)의 출력 신호 및 상기 테스트 패턴(IDQ) 중 하나를 출력한다. 예를 들어, 상기 제 3 테스트 멀티 플렉서(103)는 상기 전류량 테스트 신호(TM_IDD)가 인에이블되면 상기 제 3 데이터 패드(13)의 출력 신호 및 상기 테스트 패턴(IDQ) 중 상기 테스트 패턴(IDQ)을 출력한다. 한편, 상기 제 3 테스트 멀티 플렉서(103)는 상기 전류량 테스트 신호(TM_IDD)가 디스에이블되면 상기 제 3 데이터 패드(13)의 출력 신호 및 상기 테스트 패턴(IDQ) 중 상기 제 3 데이터 패드(13)의 출력 신호를 출력한다.
상기 제 4 테스트 멀티 플렉서(104)는 상기 전류량 테스트 신호(TM_IDD)에 응답하여 상기 제 4 데이터 패드(14)의 출력 신호 및 상기 테스트 패턴(IDQ) 중 하나를 출력한다. 예를 들어, 상기 제 4 테스트 멀티 플렉서(104)는 상기 전류량 테스트 신호(TM_IDD)가 인에이블되면 상기 제 4 데이터 패드(14)의 출력 신호 및 상기 테스트 패턴(IDQ) 중 상기 테스트 패턴(IDQ)을 출력한다. 한편, 상기 제 4 테스트 멀티 플렉서(104)는 상기 전류량 테스트 신호(TM_IDD)가 디스에이블되면 상기 제 4 데이터 패드(14)의 출력 신호 및 상기 테스트 패턴(IDQ) 중 상기 제 4 데이터 패드(14)의 출력 신호를 출력한다.
상기 제 5 테스트 멀티 플렉서(105)는 상기 전류량 테스트 신호(TM_IDD)에 응답하여 상기 제 5 데이터 패드(15)의 출력 신호 및 상기 테스트 패턴(IDQ) 중 하나를 출력한다. 예를 들어, 상기 제 5 테스트 멀티 플렉서(105)는 상기 전류량 테스트 신호(TM_IDD)가 인에이블되면 상기 제 5 데이터 패드(15)의 출력 신호 및 상기 테스트 패턴(IDQ) 중 상기 테스트 패턴(IDQ)을 출력한다. 한편, 상기 제 5 테스트 멀티 플렉서(105)는 상기 전류량 테스트 신호(TM_IDD)가 디스에이블되면 상기 제 5 데이터 패드(15)의 출력 신호 및 상기 테스트 패턴(IDQ) 중 상기 제 5 데이터 패드(15)의 출력 신호를 출력한다.
상기 제 6 테스트 멀티 플렉서(106)는 상기 전류량 테스트 신호(TM_IDD)에 응답하여 상기 제 6 데이터 패드(16)의 출력 신호 및 상기 테스트 패턴(IDQ) 중 하나를 출력한다. 예를 들어, 상기 제 6 테스트 멀티 플렉서(106)는 상기 전류량 테스트 신호(TM_IDD)가 인에이블되면 상기 제 6 데이터 패드(16)의 출력 신호 및 상기 테스트 패턴(IDQ) 중 상기 테스트 패턴(IDQ)을 출력한다. 한편, 상기 제 6 테스트 멀티 플렉서(106)는 상기 전류량 테스트 신호(TM_IDD)가 디스에이블되면 상기 제 6 데이터 패드(16)의 출력 신호 및 상기 테스트 패턴(IDQ) 중 상기 제 6 데이터 패드(16)의 출력 신호를 출력한다.
상기 제 7 테스트 멀티 플렉서(107)는 상기 전류량 테스트 신호(TM_IDD)에 응답하여 상기 제 7 데이터 패드(17)의 출력 신호 및 상기 테스트 패턴(IDQ) 중 하나를 출력한다. 예를 들어, 상기 제 7 테스트 멀티 플렉서(107)는 상기 전류량 테스트 신호(TM_IDD)가 인에이블되면 상기 제 7 데이터 패드(17)의 출력 신호 및 상기 테스트 패턴(IDQ) 중 상기 테스트 패턴(IDQ)을 출력한다. 한편, 상기 제 7 테스트 멀티 플렉서(107)는 상기 전류량 테스트 신호(TM_IDD)가 디스에이블되면 상기 제 7데이터 패드(17)의 출력 신호 및 상기 테스트 패턴(IDQ) 중 상기 제 7 데이터 패드(17)의 출력 신호를 출력한다.
상기 제 8 테스트 멀티 플렉서(108)는 상기 전류량 테스트 신호(TM_IDD)에 응답하여 상기 제 8 데이터 패드(18)의 출력 신호 및 상기 테스트 패턴(IDQ) 중 하나를 출력한다. 예를 들어, 상기 제 8 테스트 멀티 플렉서(108)는 상기 전류량 테스트 신호(TM_IDD)가 인에이블되면 상기 제 8 데이터 패드(18)의 출력 신호 및 상기 테스트 패턴(IDQ) 중 상기 테스트 패턴(IDQ)을 출력한다. 한편, 상기 제 8테스트 멀티 플렉서(108)는 상기 전류량 테스트 신호(TM_IDD)가 디스에이블되면 상기 제 8 데이터 패드(18)의 출력 신호 및 상기 테스트 패턴(IDQ) 중 상기 제 8 데이터 패드(18)의 출력 신호를 출력한다.
상기 제 1 데이터 버퍼(21)는 상기 제 1 테스트 멀티 플렉서(101)의 출력 신호를 버퍼링하여 출력한다.
상기 제 2 데이터 버퍼(22)는 상기 제 2 테스트 멀티 플렉서(102)의 출력 신호를 버퍼링하여 출력한다.
상기 제 3 데이터 버퍼(23)는 상기 제 3 테스트 멀티 플렉서(103)의 출력 신호를 버퍼링하여 출력한다.
상기 제 4 데이터 버퍼(24)는 상기 제 4 테스트 멀티 플렉서(104)의 출력 신호를 버퍼링하여 출력한다.
상기 제 5 데이터 버퍼(25)는 상기 제 5 테스트 멀티 플렉서(105)의 출력 신호를 버퍼링하여 출력한다.
상기 제 6 데이터 버퍼(26)는 상기 제 6 테스트 멀티 플렉서(106)의 출력 신호를 버퍼링하여 출력한다.
상기 제 7 데이터 버퍼(27)는 상기 제 7 테스트 멀티 플렉서(107)의 출력 신호를 버퍼링하여 출력한다.
상기 제 8 데이터 버퍼(28)는 상기 제 8 테스트 멀티 플렉서(108)의 출력 신호를 버퍼링하여 출력한다.
상기 데이터 전달부(200)는 상기 테스트시 상기 제 1 내지 제 8 데이터 버퍼(21~28)의 출력 신호들을 동시에 메모리 영역(70)에 전달시킨다.
상기 데이터 전달부(200)는 제 1 내지 제 4 데이터 멀티 플렉서(31~34), 제 1 내지 제 8 데이터 라인 드라이버(41~48), 제 1 내지 제 8 워드라인 드라이버(61~68), 테스트 제어부(210), 및 워드라인 드라이버 제어부(220)를 포함한다.
상기 제 1 데이터 멀티 플렉서(31)는 테스트 제어 신호(T_ctrl)에 응답하여 상기 제 1 데이터 버퍼(21) 및 상기 제 5 데이터 버퍼(25)의 출력 신호들 중 하나를 선택적으로 출력한다. 예를 들어, 상기 제 1 데이터 멀티 플렉서(31)는 상기 테스트 제어 신호(T_ctrl)가 디스에이블되면 상기 제 1 및 제 5 데이터 버퍼(21, 25)의 출력 신호들 중 상기 제 5 데이터 버퍼(25)의 출력 신호를 출력한다. 한편, 상기 제 1 데이터 멀티 플렉서(31)는 상기 테스트 제어 신호(T_ctrl)가 인에이블되면 상기 제 1 및 제 5 데이터 버퍼(21, 25)의 출력 신호들 중 상기 제 1 데이터 버퍼(21)의 출력 신호를 출력한다.
상기 제 2 데이터 멀티 플렉서(32)는 상기 테스트 제어 신호(T_ctrl)에 응답하여 상기 제 2 데이터 버퍼(22) 및 상기 제 6 데이터 버퍼(26)의 출력 신호들 중 하나를 선택적으로 출력한다. 예를 들어, 상기 제 2 데이터 멀티 플렉서(32)는 상기 테스트 제어 신호(T_ctrl)가 디스에이블되면 상기 제 2 및 제 6 데이터 버퍼(22, 26)의 출력 신호들 중 상기 제 6 데이터 버퍼(26)의 출력 신호를 출력한다. 한편, 상기 제 2 데이터 멀티 플렉서(32)는 상기 테스트 제어 신호(T_ctrl)가 인에이블되면 상기 제 2 및 제 6 데이터 버퍼(21, 25)의 출력 신호들 중 상기 제 2 데이터 버퍼(22)의 출력 신호를 출력한다.
상기 제 3 데이터 멀티 플렉서(33)는 상기 테스트 제어 신호(T_ctrl)에 응답하여 상기 제 3 데이터 버퍼(23) 및 상기 제 7 데이터 버퍼(27)의 출력 신호들 중 하나를 선택적으로 출력한다. 예를 들어, 상기 제 3 데이터 멀티 플렉서(33)는 상기 테스트 제어 신호(T_ctrl)가 디스에이블되면 상기 제 3 및 제 7 데이터 버퍼(23, 27)의 출력 신호들 중 상기 제 7 데이터 버퍼(27)의 출력 신호를 출력한다. 한편, 상기 제 3 데이터 멀티 플렉서(33)는 상기 테스트 제어 신호(T_ctrl)가 인에이블되면 상기 제 3 및 제 7 데이터 버퍼(23, 27)의 출력 신호들 중 상기 제 7 데이터 버퍼(27)의 출력 신호를 출력한다.
상기 제 4 데이터 멀티 플렉서(34)는 상기 테스트 제어 신호(T_ctrl)에 응답하여 상기 제 4 데이터 버퍼(24) 및 상기 제 8 데이터 버퍼(28)의 출력 신호들 중 하나를 선택적으로 출력한다. 예를 들어, 상기 제 4 데이터 멀티 플렉서(34)는 상기 테스트 제어 신호(T_ctrl)가 디스에이블되면 상기 제 4 및 제 8 데이터 버퍼(24, 28)의 출력 신호들 중 상기 제 8 데이터 버퍼(28)의 출력 신호를 출력한다. 한편, 상기 제 4 데이터 멀티 플렉서(34)는 상기 테스트 제어 신호(T_ctrl)가 인에이블되면 상기 제 4 및 제 8 데이터 버퍼(24, 28)의 출력 신호들 중 상기 제 4 데이터 버퍼(24)의 출력 신호를 출력한다.
상기 제 1 데이터 라인 드라이버(41)는 상기 제 1 데이터 버퍼(21)의 출력 신호를 드라이빙하여 출력한다.
상기 제 2 데이터 라인 드라이버(42)는 상기 제 2 데이터 버퍼(22)의 출력 신호를 드라이빙하여 출력한다.
상기 제 3 데이터 라인 드라이버(43)는 상기 제 3 데이터 버퍼(23)의 출력 신호를 드라이빙하여 출력한다.
상기 제 4 데이터 라인 드라이버(44)는 상기 제 4 데이터 버퍼(24)의 출력 신호를 드라이빙하여 출력한다.
상기 제 5 데이터 라인 드라이버(45)는 상기 제 1 데이터 멀티 플렉서(31)의 출력 신호를 드라이빙하여 출력한다.
상기 제 6 데이터 라인 드라이버(46)는 상기 제 2 데이터 멀티 플렉서(32)의 출력 신호를 드라이빙하여 출력한다.
상기 제 7 데이터 라인 드라이버(47)는 상기 제 3 데이터 멀티 플렉서(33)의 출력 신호를 드라이빙하여 출력한다.
상기 제 8 데이터 라인 드라이버(48)는 상기 제 4 데이터 멀티 플렉서(34)의 출력 신호를 드라이빙하여 출력한다.
상기 제 1 워드라인 드라이버(61)는 제 1 드라이버 선택 신호(SELD<0>)에 응답하여 활성화되며, 활성화되면 상기 제 1 데이터 라인 드라이버(41)의 출력 신호를 드라이빙하여 상기 메모리 영역(70)에 전달한다.
상기 제 2 워드라인 드라이버(62)는 상기 제 1 드라이버 선택 신호(SELD<0>)에 응답하여 활성화되며, 활성화되면 상기 제 2 데이터 라인 드라이버(42)의 출력 신호를 드라이빙하여 상기 메모리 영역(70)에 전달한다.
상기 제 3 워드라인 드라이버(63)는 상기 제 1 드라이버 선택 신호(SELD<0>)에 응답하여 활성화되며, 활성화되면 상기 제 3 데이터 라인 드라이버(43)의 출력 신호를 드라이빙하여 상기 메모리 영역(70)에 전달한다.
상기 제 4 워드라인 드라이버(64)는 상기 제 1 드라이버 선택 신호(SELD<0>)에 응답하여 활성화되며, 활성화되면 상기 제 4 데이터 라인 드라이버(44)의 출력 신호를 드라이빙하여 상기 메모리 영역(70)에 전달한다.
상기 제 5 워드라인 드라이버(65)는 상기 제 2 드라이버 선택 신호(SELD<1>)에 응답하여 활성화되며, 활성화되면 상기 제 5 데이터 라인 드라이버(45)의 출력 신호를 드라이빙하여 상기 메모리 영역(70)에 전달한다.
상기 제 6 워드라인 드라이버(66)는 상기 제 2 드라이버 선택 신호(SELD<1>)에 응답하여 활성화되며, 활성화되면 상기 제 6 데이터 라인 드라이버(46)의 출력 신호를 드라이빙하여 상기 메모리 영역(70)에 전달한다.
상기 제 7 워드라인 드라이버(67)는 상기 제 2 드라이버 선택 신호(SELD<1>)에 응답하여 활성화되며, 활성화되면 상기 제 7 데이터 라인 드라이버(47)의 출력 신호를 드라이빙하여 상기 메모리 영역(70)에 전달한다.
상기 제 8 워드라인 드라이버(68)는 상기 제 2 드라이버 선택 신호(SELD<1>)에 응답하여 활성화되며, 활성화되면 상기 제 8 데이터 라인 드라이버(48)의 출력 신호를 드라이빙하여 상기 메모리 영역(70)에 전달한다.
상기 테스트 제어부(210)는 상기 테스트 모드 신호(TM_mode), 및 상기 전류량 테스트 신호(TM_IDD)에 응답하여 상기 테스트 제어 신호(T_ctrl)를 생성한다. 예를 들어, 상기 테스트 제어 신호(210)는 상기 전류량 테스트 신호(TM_IDD)가 인에이블되면 상기 테스트 모드 신호(TM_mode)와는 무관하게 상기 테스트 제어 신호(T_ctrl)를 디스에이블시키며, 상기 전류량 테스트 제어 신호(TM_IDD)가 디스에이블되면 상기 테스트 모드 신호(TM_mode)에 응답하여 상기 테스트 제어 신호(TM_mode)를 생성한다. 상기 테스트 제어부(210)는 상기 전류량 테스트 신호(TM_IDD)가 디스에이블되면, 상기 테스트 모드 신호(TM_mode)가 인에이블될 때 상기 테스트 제어 신호(T_ctrl)를 인에이블시키고, 상기 테스트 모드 신호(TM_mode)가 디스에이블될 때 상기 테스트 제어 신호(T_ctrl)를 디스에이블시킨다.
상기 테스트 제어부(210)는 도 5에 도시된 바와 같이, 제 6 및 제 7 인버터(IV21, IV22), 및 제 1 낸드 게이트(ND21)를 포함한다. 상기 제 6 인버터(IV21)는 상기 전류량 테스트 신호(TM_IDD)를 입력 받는다. 상기 제 1 낸드 게이트(ND21)는 상기 제 6 인버터(IV21)의 출력 신호, 및 상기 테스트 모드 신호(TM_mode)를 입력 받는다. 상기 제 7 인버터(IV22)는 상기 제 1 낸드 게이트(ND21)의 출력 신호를 입력 받아 상기 테스트 제어 신호(T_ctrl)로서 출력한다.
상기 워드라인 드라이버 제어부(220)는 상기 테스트 모드 신호(TM_mode), 상기 전류량 테스트 신호(TM_IDD), 및 제 1 및 제 2 선택 신호(SEL<0:1>)에 응답하여 상기 제 1 및 제 2 드라이버 선택 신호(SELD<0:1>)를 생성한다. 예를 들어, 상기 워드라인 드라이버 제어부(220)는 상기 전류량 테스트 신호(TM_IDD)가 인에이블되면 상기 제 1 및 제 2 드라이버 선택 신호(SELD<0:1>)를 모두 인에이블시킨다. 상기 워드라인 드라이버 제어부(220)는 상기 전류량 테스트 신호(TM_IDD)가 디스에이블되고 상기 테스트 모드 신호(TM_mode)가 인에이블될 경우, 상기 제 1 선택 신호(SEL<0>)가 인에이블되면 상기 제 1 드라이버 선택 신호(SELD<0>)를 인에이블시키고, 상기 제 2 선택 신호(SEL<1>)가 인에이블되면 상기 제 2 드라이버 선택 신호(SELD<1>)를 인에이블시킨다.
상기 워드라인 드라이버 제어부(220)는 제 8 인버터(IV31), 및 제 2 내지 5 낸드 게이트(ND31~ ND34)를 포함한다. 상기 제 8 인버터(IV31)는 상기 전류량 테스트 신호(TM_IDD)를 입력 받는다. 상기 제 2 낸드 게이트(ND31)는 상기 제 1 선택 신호(SEL<0>), 및 상기 테스트 모드 신호(TM_mode)를 입력 받는다. 상기 제 3 낸드 게이트(ND32)는 상기 제 2 선택 신호(SEL<1>), 및 상기 테스트 모드 신호(TM_mode)를 입력 받는다. 상기 제 4 낸드 게이트(ND33)는 상기 제 8 인버터(IV31)의 출력 신호, 상기 제 제 2 낸드 게이트(ND31)의 출력 신호, 및 상기 테스트 모드 신호(TM_mode)를 입력 받아 상기 제 1 드라이버 선택 신호(SELD<0>)를 출력한다. 상기 제 5 낸드 게이트(ND34)는 상기 제 8 인버터(IV31)의 출력 신호, 상기 제 3 낸드 게이트(ND32)의 출력 신호, 및 상기 테스트 모드 신호(TM_mode)를 입력 받아 상기 제 2 드라이버 선택 신호(SELD<1>)를 출력한다.
이와 같이 구성된 본 발명의 실시예에 따른 반도체 장치는 다음과 같이 동작한다.
반도체 장치는 테스트 동작을 수행한다. 이때, 테스트 모드 신호(TM_mode) 및 전류량 테스트 신호(TM_IDD)는 인에이블되고, 라이트 신호(WT)가 반도체 장치에 입력된다. 상기 라이트 신호(WT)가 입력된 이후, 도 4에 도시된 바와 같이, 내부 라이트 펄스(IWT)는 반도체 장치의 설정된 버스트 랭스에 따라 3번 생성된다.
도 4에 도시된 바와 같이, 테스트시 테스트 패턴(IDQ)이 생성되어 제 1 내지 제 8 테스트 멀티 플렉서(101~108)에 입력된다.
상기 제 1 내지 제 8 테스트 멀티 플렉서(101~108)는 상기 전류량 테스트 신호(TM_IDD)가 인에이블되면 상기 제 1 내지 제 8 데이터 패드(11~18)의 출력 신호 대신 상기 테스트 패턴(IDQ)을 출력한다.
상기 제 1 내지 제 8 데이터 버퍼(21~28)는 상기 제 1 테스트 멀티 플렉서(101~108)의 출력 신호 즉, 상기 테스트 패턴(IDQ)을 버퍼링하여 출력한다.
테스트 제어부(210)는 상기 전류량 테스트 신호(TM_IDD)가 인에이블되어, 상기 테스트 모드 신호(TM_mode)와는 무관하게 테스트 제어 신호(T_ctrl)를 디스에이블시킨다.
상기 제 1 데이터 멀티 플렉서(31)는 디스에이블된 상기 테스트 제어 신호(T_ctrl)를 입력 받아 상기 제 1 및 제 5 데이터 버퍼(21, 25)의 출력 신호들 중 상기 제 5 데이터 버퍼(25)의 출력 신호를 출력한다.
상기 제 2 데이터 멀티 플렉서(32)는 디스에이블된 상기 테스트 제어 신호(T_ctrl)를 입력 받아 상기 제 2 및 제 6 데이터 버퍼(22, 26)의 출력 신호들 중 상기 제 6 데이터 버퍼(26)의 출력 신호를 출력한다.
상기 제 3 데이터 멀티 플렉서(33)는 디스에이블된 상기 테스트 제어 신호(T_ctrl)를 입력 받아 상기 제 3 및 제 7 데이터 버퍼(23, 27)의 출력 신호들 중 상기 제 7 데이터 버퍼(27)의 출력 신호를 출력한다.
상기 제 4 데이터 멀티 플렉서(34)는 디스에이블된 상기 테스트 제어 신호(T_ctrl)를 입력 받아 상기 제 4 및 제 8 데이터 버퍼(24, 28)의 출력 신호들 중 상기 제 8 데이터 버퍼(28)의 출력 신호를 출력한다.
상기 제 1 데이터 라인 드라이버(41)는 상기 제 1 데이터 버퍼(21)의 출력 신호를 입력 받아 드라이빙한다.
상기 제 2 데이터 라인 드라이버(42)는 상기 제 2 데이터 버퍼(22)의 출력 신호를 입력 받아 드라이빙한다.
상기 제 3 데이터 라인 드라이버(43)는 상기 제 3 데이터 버퍼(23)의 출력 신호를 입력 받아 드라이빙한다.
상기 제 4 데이터 라인 드라이버(44)는 상기 제 4 데이터 버퍼(24)의 출력 신호를 입력 받아 드라이빙한다.
상기 제 5 데이터 라인 드라이버(45)는 상기 제 1 데이터 멀티 플렉서(31)의 출력 신호 즉, 상기 제 5 데이터 버퍼(25)의 출력 신호를 입력 받아 드라이빙한다.
상기 제 6 데이터 라인 드라이버(46)는 상기 제 2 데이터 멀티 플렉서(32)의 출력 신호 즉, 상기 제 6 데이터 버퍼(26)의 출력 신호를 입력 받아 드라이빙한다.
상기 제 7 데이터 라인 드라이버(47)는 상기 제 3 데이터 멀티 플렉서(33)의 출력 신호 즉, 상기 제 7 데이터 버퍼(27)의 출력 신호를 입력 받아 드라이빙한다.
상기 제 8 데이터 라인 드라이버(48)는 상기 제 4 데이터 멀티 플렉서(34)의 출력 신호 즉, 상기 제 8 데이터 버퍼(28)의 출력 신호를 입력 받아 드라이빙한다.
상기 워드라인 드라이버 제어부(220)는 인에이블된 상기 전류량 테스트 신호(TM_IDD)를 입력 받아 제 1 및 제 2 선택 신호(SEL<0:1>), 및 상기 테스트 모드 신호(TM_mode)와는 무관하게 제 1 및 제 2 드라이버 선택 신호(SELD<0:1>)를 모두 인에이블시킨다.
상기 제1 워드라인 드라이버(61)는 인에이블된 상기 제 1 드라이버 선택 신호(SELD<0>)를 입력 받아 활성화된다. 활성화된 상기 제 1 워드라인 드라이버(61)는 상기 제 1 데이터 라인 드라이버(41)의 출력 신호를 드라이빙하여 메모리 영역(70)에 전달한다.
상기 제 2 워드라인 드라이버(62)는 인에이블된 상기 제 1 드라이버 선택 신호(SELD<0>)를 입력 받아 활성화된다. 활성화된 상기 제 2 워드라인 드라이버(62)는 상기 제 2 데이터 라인 드라이버(42)의 출력 신호를 드라이빙하여 상기 메모리 영역(70)에 전달한다.
상기 제 3 워드라인 드라이버(63)는 인에이블된 상기 제 1 드라이버 선택 신호(SELD<0>)를 입력 받아 활성화된다. 활성화된 상기 제 3 워드라인 드라이버(63)는 상기 제 3 데이터 라인 드라이버(43)의 출력 신호를 드라이빙하여 상기 메모리 영역(70)에 전달한다.
상기 제 4 워드라인 드라이버(64)는 인에이블된 상기 제 1 드라이버 선택 신호(SELD<0>)를 입력 받아 활성화된다. 활성화된 상기 제 4 워드라인 드라이버(64)는 상기 제 4 데이터 라인 드라이버(44)의 출력 신호를 드라이빙하여 상기 메모리 영역(70)에 전달한다.
상기 제 5 워드라인 드라이버(65)는 인에이블된 상기 제 2 드라이버 선택 신호(SELD<1>)를 입력 받아 활성화된다. 활성화된 상기 제 5 워드라인 드라이버(65)는 상기 제 5 데이터 라인 드라이버(45)의 출력 신호를 드라이빙하여 상기 메모리 영역(70)에 전달한다.
상기 제 6 워드라인 드라이버(66)는 인에이블된 상기 제 2 드라이버 선택 신호(SELD<1>)를 입력 받아 활성화된다. 활성화된 상기 제 6 워드라인 드라이버(66)는 상기 제 6 데이터 라인 드라이버(46)의 출력 신호를 드라이빙하여 상기 메모리 영역(70)에 전달한다.
상기 제 7 워드라인 드라이버(67)는 인에이블된 상기 제 2 드라이버 선택 신호(SELD<1>)를 입력 받아 활성화된다. 활성화된 상기 제 7 워드라인 드라이버(67)는 상기 제 7 데이터 라인 드라이버(47)의 출력 신호를 드라이빙하여 상기 메모리 영역(70)에 전달한다.
상기 제 8 워드라인 드라이버(68)는 인에이블된 상기 제 2 드라이버 선택 신호(SELD<1>)를 입력 받아 활성화된다. 활성화된 상기 제 8 워드라인 드라이버(68)는 상기 제 8 데이터 라인 드라이버(48)의 출력 신호를 드라이빙하여 상기 메모리 영역(70)에 전달한다.
이와 같이 본 발명의 실시예에 따른 반도체 장치는 데이터 입력에 따른 전류 소모량 테스트를 수행함에 있어서, 복수개의 데이터 버퍼(21~28), 복수개의 데이터 라인 드라이버(41~48), 및 복수개의 워드라인 드라이버(61~68)들을 모두 이용하여 테스트를 수행할 수 있다. 따라서, 일반적인 반도체 장치보다 더욱 정확한 전류량 테스트를 수행할 수 있다. 또한, 일반적인 반도체 장치는 외부에서 데이터를 입력 받아 테스트를 수행함으로, 한정된 테스트 장비의 채널(channel) 개수에 따라 한번에 테스트할 수 있는 반도체 장치의 개수가 적다. 하지만 본 발명의 실시예에 따른 반도체 장치는 내부에서 테스트 패턴을 생성하여 테스트를 수행하므로, 테스트 장비에서 반도체 장치에 인가시키는 데이터 채널 개수를 줄일 수 있어, 일반적인 반도체 장치에 비해 더 많은 개수의 반도체 장치를 한번에 테스트할 수 있다.
한편, 본 발명에 따른 반도체 장치는 일반적인 반도체 장치보다 데이터 입력에 따른 전류량을 정확히 테스트할 수 있을 뿐만 아니라, 전류량 테스트 신호가 디스에이블된 상태에서는 기존의 반도체 장치의 테스트 기능을 모두 수행할 수 있다. 예를 들어, 전류량 테스트 신호(TM_IDD)가 디스에이블된 경우 도 2에 도시된 제 1 내지 제 8 테스트 멀티 플렉서(101~108)는 각각 해당하는 데이터 패드(11~18)의 출력 신호를 출력한다. 또한 테스트 제어부(210)는 테스트 모드 신호(TM_mode)에 따라 제 1 내지 제 4 데이터 멀티 플렉서(31~34)의 출력을 제어할 수 있고, 워드라인 드라이버 제어부(220)는 테스트 모드 신호(TM_mode), 및 제 1 및 제 2 선택 신호(SEL<0:1>)에 따라 제 1 및 제 2 드라이버 선택 신호(SELD<0:1>)를 제어할 수 있다. 그러므로 본 발명의 실시예에 따른 반도체 장치는 기존의 반도체 장치가 수행하는 테스트 기능을 모두 수행할 수 있을 뿐만 아니라, 기존의 반도체 장치보다 더욱 정확한 전류량 테스트를 수행할 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (6)

  1. 복수개의 데이터 버퍼;
    테스트시 라이트 신호에 따라 테스트 패턴을 생성하여 상기 복수개의 데이터 버퍼에 제공하며, 비테스트시 복수개의 데이터 패드를 통해 인가되는 데이터를 상기 복수개의 데이터 버퍼에 제공하는 테스트 패턴 제공부; 및
    상기 복수개의 데이터 버퍼의 출력 신호들을 동시에 메모리 영역으로 전달시키는 데이터 전달부를 포함하는 것을 특징으로 하는 반도체 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 테스트 패턴 제공부는
    상기 라이트 신호에 응답하여 상기 테스트 패턴을 생성하는 테스트 패턴 생성부, 및
    전류량 테스트 신호에 응답하여 상기 복수개의 데이터 패드를 통해 인가되는 데이터를 상기 복수개의 데이터 버퍼에 제공하거나, 상기 테스트 패턴을 상기 복수개의 데이터 버퍼에 제공하는 복수개의 테스트 멀티 플렉서를 포함하는 것을 특징으로 하는 반도체 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 2 항에 있어서,
    상기 테스트 패턴 생성부는
    상기 라이트 신호에 응답하여 하이 레벨과 로우 레벨을 반복적으로 천이하는 프리 테스트 패턴을 출력하는 패턴 출력부, 및
    상기 프리 테스트 패턴을 기설정된 시간만큼 쉬프팅시켜 상기 테스트 패턴으로서 출력하는 쉬프터를 포함하는 것을 특징으로 하는 반도체 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 2 항에 있어서,
    상기 데이터 전달부는
    상기 복수개의 데이터 버퍼와 동일한 개수의 데이터 라인 드라이버,
    상기 복수개의 데이터 버퍼와 동일한 개수의 워드라인 드라이버,
    테스트 모드 신호 및 상기 전류량 테스트 신호에 응답하여 테스트 제어 신호를 생성하는 테스트 제어부,
    상기 테스트 제어 신호에 응답하여 상기 복수개의 데이터 버퍼의 출력 신호를 상기 데이터 라인 드라이버에 전달하는 복수개의 데이터 멀티 플렉서, 및
    상기 테스트 모드 신호, 상기 전류량 테스트 신호, 및 제 1 선택 신호에 응답하여 복수개의 드라이버 선택 신호를 생성하며, 상기 전류량 테스트 신호가 인에이블되면 상기 복수개의 드라이버 선택 신호를 모두 인에이블시키는 워드라인 드라이버 제어부를 포함하며,
    상기 워드라인 드라이버는 상기 복수개의 드라이버 선택 신호가 인에이블되면 활성화되며, 상기 데이터 라인 드라이버의 출력 신호를 상기 메모리 영역에 전달하는 것을 특징으로 하는 반도체 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 4 항에 있어서,
    상기 테스트 제어부는
    상기 전류량 테스트 신호가 인에이블되면 상기 테스트 모드 신호와는 무관하게 상기 테스트 제어 신호를 디스에이블시키며,
    상기 전류량 테스트 신호가 디스에이블되면 상기 테스트 모드 신호에 응답하여 상기 테스트 제어 신호를 생성하는 것을 특징으로 하는 반도체 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 4 항에 있어서,
    상기 워드라인 드라이버 제어부는
    상기 전류량 테스트 신호가 인에이블되면 상기 복수개의 드라이버 선택 신호를 모두 인에이블시키고,
    상기 전류량 테스트 신호가 디스에이블되고, 상기 테스트 모드 신호가 인에이블되면 상기 제 1 선택 신호에 따라 상기 복수개의 드라이버 선택 신호를 선택적으로 인에이블시키는 것을 특징으로 하는 반도체 장치.
KR1020120056119A 2012-05-25 2012-05-25 반도체 장치 KR101895285B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120056119A KR101895285B1 (ko) 2012-05-25 2012-05-25 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120056119A KR101895285B1 (ko) 2012-05-25 2012-05-25 반도체 장치

Publications (2)

Publication Number Publication Date
KR20130132047A KR20130132047A (ko) 2013-12-04
KR101895285B1 true KR101895285B1 (ko) 2018-09-05

Family

ID=49981044

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120056119A KR101895285B1 (ko) 2012-05-25 2012-05-25 반도체 장치

Country Status (1)

Country Link
KR (1) KR101895285B1 (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100825776B1 (ko) * 2006-08-28 2008-04-28 삼성전자주식회사 메모리 장치 및 그 테스트 방법

Also Published As

Publication number Publication date
KR20130132047A (ko) 2013-12-04

Similar Documents

Publication Publication Date Title
US8436641B2 (en) Circuit and method for generating on-die termination signal and semiconductor apparatus using the same
US8823426B2 (en) Deserializers
US8902682B2 (en) Semiconductor memory device
KR102130494B1 (ko) 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
KR20100001828A (ko) 셋업/홀드 타임 측정 장치
KR20130046767A (ko) 테스트회로를 포함하는 반도체장치 및 번인테스트 방법
CN102592653A (zh) 存储器接口电路、存储器接口方法和电子设备
KR100920843B1 (ko) 반도체 메모리 장치의 오토리프레쉬 동작 제어회로
US9136016B2 (en) Semiconductor memory apparatus
US9013935B2 (en) Data input circuits
KR20150142851A (ko) 동작 타이밍 마진을 개선할 수 있는 반도체 장치
KR20150002129A (ko) 반도체 장치, 그를 포함하는 반도체 시스템 및 그 반도체 시스템의 테스트 방법
CN102568563B (zh) 内部电压发生电路和半导体集成电路
KR102538991B1 (ko) 반도체 테스트 장치 및 반도체 테스트 방법
KR101895285B1 (ko) 반도체 장치
KR100958806B1 (ko) 데이터 송수신 회로 및 제어 방법
KR20130070335A (ko) 반도체 메모리 장치
US9291673B2 (en) Semiconductor apparatus
US9761288B2 (en) Memory circuit and stack type memory system including the same
US20150035575A1 (en) Data output circuits
US8797814B2 (en) Multi-test apparatus and method for testing a plurailty of semiconductor chips
KR100911199B1 (ko) 반도체 메모리 장치의 프리차지 제어 회로
KR100728569B1 (ko) 반도체 메모리 장치의 데이터 출력 회로
US7911853B2 (en) Clock path control circuit and semiconductor memory device using the same
KR100915827B1 (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant