KR101894736B1 - Stack coil of actuator and method for manufacturing the same - Google Patents

Stack coil of actuator and method for manufacturing the same Download PDF

Info

Publication number
KR101894736B1
KR101894736B1 KR1020160180308A KR20160180308A KR101894736B1 KR 101894736 B1 KR101894736 B1 KR 101894736B1 KR 1020160180308 A KR1020160180308 A KR 1020160180308A KR 20160180308 A KR20160180308 A KR 20160180308A KR 101894736 B1 KR101894736 B1 KR 101894736B1
Authority
KR
South Korea
Prior art keywords
bump
base
providing
coil pattern
insulating film
Prior art date
Application number
KR1020160180308A
Other languages
Korean (ko)
Other versions
KR20180076155A (en
Inventor
오유진
박민수
Original Assignee
주식회사 에스에프에이반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에스에프에이반도체 filed Critical 주식회사 에스에프에이반도체
Priority to KR1020160180308A priority Critical patent/KR101894736B1/en
Publication of KR20180076155A publication Critical patent/KR20180076155A/en
Application granted granted Critical
Publication of KR101894736B1 publication Critical patent/KR101894736B1/en

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

엑추에이터의 적층 코일 및 그 제조방법이 개시된다. 본 발명의 일 실시 예에 따른 엑추에이터의 적층 코일의 제조방법은, 제1 코일패턴이 형성된 제1 베이스를 마련하는 단계; 제1 베이스 상면에 제1 베이스를 덮도록 제1 절연막을 마련하는 단계; 제1 절연막의 미리 결정된 제1 범프영역을 제거하고 제1 커넥티드 범프를 마련하는 단계; 제1 절연막과 다른 재질의 제2 절연막을 제1 절연막 상에 마련하는 단계; 제2 절연막의 미리 결정된 제2 범프영역을 제거하고 제1 커넥티드 범프와 전기적으로 연결되는 제2 커넥티드 범프를 마련하는 단계; 제2 코일패턴이 형성된 제2 베이스를 마련하는 단계; 및 제2 커넥티드 범프에 제2 코일패턴이 전기적으로 연결되도록 제1 베이스에 제2 베이스를 적층하는 단계를 포함한다. A laminated coil of an actuator and a manufacturing method thereof are disclosed. According to an aspect of the present invention, there is provided a method of manufacturing a laminated coil of an actuator, comprising: providing a first base having a first coil pattern; Providing a first insulating film on the upper surface of the first base to cover the first base; Removing a predetermined first bump region of the first insulating film and providing a first connected bump; Providing a second insulating film of a material different from that of the first insulating film on the first insulating film; Removing a predetermined second bump region of the second insulating film and providing a second connected bump electrically connected to the first connected bump; Providing a second base on which a second coil pattern is formed; And laminating the second base to the first base such that the second coil pattern is electrically connected to the second connected bump.

Description

엑추에이터의 적층 코일 및 그 제조방법{Stack coil of actuator and method for manufacturing the same}Technical Field The present invention relates to a stacked coil of an actuator,

본 발명은, 엑추에이터의 적층 코일 및 그 제조방법에 관한 것으로서, 보다 상세하게는, 웨이버 레벨 패키지 상에서 코일패턴을 적층 형성할 수 있는 엑추에이터의 적층 코일 및 그 제조방법에 관한 것이다.The present invention relates to a laminated coil of an actuator and a method of manufacturing the same, and more particularly, to a laminated coil of an actuator capable of forming a coil pattern on a wafer level package.

VCM(Voice Coil Motor) 타입의 카메라 모듈에서 VCM(Voice Coil Motor)은 영구자석 자계의 자속 밀도와 코일(Coil)에 흐르는 전류에 비례하는 힘이 자장 및 전류에 직각 방향으로 발생하도록 하여 렌즈를 최적의 위치로 이동시킨다.In the VCM (Voice Coil Motor) type camera module, VCM (Voice Coil Motor) generates the force proportional to the magnetic flux density of the permanent magnet magnetic field and the current flowing in the coil in a direction perpendicular to the magnetic field and current, .

또한, 대형 디스플레이장치에서 레이저빔을 편향시키는 엑추에이터로 사용되는 VCM(Voice Coil Motor) 타입의 스캐너는 적어도 하나 이상의 영구자석, 가동판과 가동판에 마련되어 광로를 변경시키는 미러를 구비한다. 가동판에는 전류가 인가되는 코일이 마련되어 있다. 따라서, 코일에 전류를 인가함으로써 발생되는 전기력과 영구자석에 의해 형성되는 자기력이 상호작용 되면서 가동판이 회동되면서 미러의 각도가 조정된다.In addition, a VCM (Voice Coil Motor) type scanner used as an actuator for deflecting a laser beam in a large display device includes at least one or more permanent magnets, a movable plate, and a mirror provided on the movable plate to change the optical path. The moving plate is provided with a coil to which a current is applied. Accordingly, the movable plate is rotated while the electric force generated by applying the electric current to the coil and the magnetic force formed by the permanent magnet interact with each other, thereby adjusting the angle of the mirror.

이와 같이, VCM(Voice Coil Motor)과 같은 엑추에이터에 적용되는 코일(Coil)은 반도체공정을 이용하여 하나의 웨이퍼 상에 다수를 형성하는 방식으로 대량생산하고 있다.As described above, a coil applied to an actuator such as a voice coil motor (VCM) is mass-produced in a manner that a plurality of coils are formed on one wafer using a semiconductor process.

한편, 반도체 장치의 고집적화에 따라 웨이퍼 상에 도전 패턴들이 형성될 수 있는 면적은 줄어든다. 따라서, 고집적 반도체 장치는 넓은 영역에 도전 패턴을 형성하기 위해 웨이퍼 상에 수직으로 패턴들을 적층한다. 그리고 적층된 패턴들이 도전층일 경우 그 사이에 절연막이 형성된다.On the other hand, as the semiconductor device is highly integrated, the area where the conductive patterns can be formed on the wafer is reduced. Thus, a highly integrated semiconductor device stacks patterns vertically on a wafer to form a conductive pattern over a wide area. When the stacked patterns are conductive layers, an insulating film is formed therebetween.

그러나, 종래 기술에 있어서는, 엑추에이터 등에 적용되는 권선 코일일 경우 두께가 두껍고 제작 방식의 한계로 미세 선폭 구현이 어려운 문제점이 있다. 또한, 이로 인한 집적도의 효율성이 떨어지는 단점을 가지고 있다.However, in the prior art, there is a problem that it is difficult to realize a fine line width due to a thickness of a winding coil applied to an actuator or the like and a limitation of a manufacturing method. Also, it has a disadvantage in that the efficiency of integration due to this is inferior.

이러한, 문제점을 고려하여, VCM(Voice Coil Motor)과 같은 엑추에이터에 적용되는 코일(Coil)을 제조함에 있어서 관통 실리콘 전극(Through Silicon Via: TSV) 방식을 이용하여 제조하는 방법이 고려될 수 있다.Considering such a problem, a method of manufacturing a coil applied to an actuator such as a VCM (Voice Coil Motor) using a through silicon via (TSV) method may be considered.

그런데, 관통 실리콘 전극(Through Silicon Via: TSV) 방식의 종래 기술을 적용하여 두껍고 미세한 피치의 코일 구조를 제조하게 되면 절연막에 보이드(void)가 형성되거나 도전 패턴들이 연결되는 브릿지 현상이 발생하는 문제점이 있다. However, when a thick and fine pitch coil structure is manufactured by applying the conventional technique of the through silicon vias (TSV) method, voids are formed in the insulating film or a bridge phenomenon in which conductive patterns are connected is generated have.

또한, 오버 도금(over plating)된 부분의 절삭(grinding)에 의해 발생되는 휨(warpage) 문제로 인하여 웨이퍼가 파손될 위험을 내포하고 있는 문제점이 있다. In addition, there is a problem that the wafer is damaged due to a warpage problem caused by grinding of the over-plated portion.

대한민국 특허등록번호 제10-0818288호(2008. 03. 25.)Korean Patent Registration No. 10-0818288 (2008. 03. 25.)

따라서 본 발명이 이루고자 하는 기술적 과제는, 액추에이터에 적용되는 적층 코일을 관통 실리콘 전극(Through Silicon Via: TSV) 방식을 사용하여 제조함에 있어서 종래 발생하는, 절연막에 보이드(void)가 형성되는 문제, 코일패턴들이 연결되는 브릿지(bridge) 현상, 그리고 휨(warpage) 문제를 종래 보다 개선할 수 있는 엑추에이터의 적층 코일 및 그 제조방법을 제공하는 것이다.SUMMARY OF THE INVENTION Accordingly, the present invention has been made in view of the above-mentioned problems occurring in the prior art, in which a void is formed in an insulating film when a laminated coil applied to an actuator is manufactured using a through silicon via (TSV) A bridge phenomenon in which patterns are connected to each other, and a warpage problem, compared to the prior art, and a method of manufacturing the same.

본 발명의 일 측면에 따르면, 제1 코일패턴이 형성된 제1 베이스를 마련하는 단계; 상기 제1 베이스 상면에 상기 제1 베이스를 덮도록 제1 절연막을 마련하는 단계; 상기 제1 절연막의 미리 결정된 제1 범프영역을 제거하고 제1 커넥티드 범프를 마련하는 단계; 상기 제1 절연막과 다른 재질의 제2 절연막을 상기 제1 절연막 상에 마련하는 단계; 상기 제2 절연막의 미리 결정된 제2 범프영역을 제거하고 상기 제1 커넥티드 범프와 전기적으로 연결되는 제2 커넥티드 범프를 마련하는 단계; 제2 코일패턴이 형성된 제2 베이스를 마련하는 단계; 및 상기 제2 커넥티드 범프에 상기 제2 코일패턴이 전기적으로 연결되도록 상기 제1 베이스에 상기 제2 베이스를 적층하는 단계를 포함하는 것을 특징으로 하는 엑추에이터의 적층 코일의 제조방법이 제공될 수 있다.According to an aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: providing a first base on which a first coil pattern is formed; Providing a first insulating layer on the upper surface of the first base to cover the first base; Removing a predetermined first bump region of the first insulating film and providing a first connected bump; Providing a second insulating layer of a material different from the first insulating layer on the first insulating layer; Removing a predetermined second bump region of the second insulating film and providing a second connected bump electrically connected to the first connected bump; Providing a second base on which a second coil pattern is formed; And laminating the second base on the first base so that the second coil pattern is electrically connected to the second connected bump. .

본 발명의 다른 측면에 따르면, 코일패턴이 형성된 제1 베이스를 마련하는 단계; 상기 제1 베이스 상면에서 미리 결정된 높이를 갖되 상기 제1 코일패턴 상부의 미리 결정된 제1 범프영역에 제1 커넥티드 범프를 마련하는 단계; 상기 제1 커넥티드 범프는 노출되되 상기 제1 베이스 상면을 덮도록 상기 제1 베이스 상에 제1 절연막을 마련하는 단계; 상기 제1 절연막과 다른 재질의 제2 절연막을 상기 제1 절연막 상면에 마련하는 단계; 상기 제2 절연막의 미리 결정된 제2 범프영역을 제거하고 상기 제1 커넥티드 범프와 전기적으로 연결되는 제2 커넥티드 범프를 마련하는 단계; 제2 코일패턴이 형성된 제2 베이스를 마련하는 단계; 및 상기 제2 커넥티드 범프에 상기 제2 코일패턴이 전기적으로 연결되도록 상기 제1 베이스에 상기 제2 베이스를 적층하는 단계를 포함하는 것을 특징으로 하는 엑추에이터의 적층 코일의 제조방법이 제공될 수 있다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: providing a first base on which a coil pattern is formed; Providing a first connected bump in a predetermined first bump region above the first coil pattern, the first connected bump having a predetermined height on an upper surface of the first base; Providing a first insulating film on the first base to cover the top surface of the first base, the first connected bump being exposed; Providing a second insulating layer of a material different from the first insulating layer on the first insulating layer; Removing a predetermined second bump region of the second insulating film and providing a second connected bump electrically connected to the first connected bump; Providing a second base on which a second coil pattern is formed; And laminating the second base on the first base so that the second coil pattern is electrically connected to the second connected bump. .

상기 제2 코일패턴이 형성된 상기 제2 베이스를 마련하는 단계는, 웨이퍼(Wafer)에 상기 제2 코일패턴을 형성하는 단계; 캐리어 웨이퍼(Carrier Wafer)에 부착필름(DAF, Die Attach Film)을 통해 상기 웨이퍼를 부착하는 단계; 상기 웨이퍼의 후면을 그라인딩(Grinding)하는 단계; 및 상기 캐리어 웨이퍼를 제거하는 단계를 포함할 수 있다. The step of providing the second base on which the second coil pattern is formed may include: forming the second coil pattern on a wafer; Attaching the wafer to a carrier wafer through a DAF (Die Attach Film); Grinding the back surface of the wafer; And removing the carrier wafer.

상기 제1 절연막은 상기 제2 절연막 보다 경도가 낮을 수 있다.The first insulating layer may have a hardness lower than that of the second insulating layer.

상기 제1 절연막은 인캡슐런트(encapsulant)에 의하여 마련되는 인캡슐런트(encapsulant)층이고, 상기 제2 절연막은 패시베이션(passivation)층일 수 있다.The first insulating layer may be an encapsulant layer provided by encapsulant, and the second insulating layer may be a passivation layer.

상기 제1 절연막은, 제1 인캡슐런트(encapsulant)층; 및 상기 제1 인캡슐런트(encapsulant)층에 마련되는 제2 인캡슐런트(encapsulant)층을 포함할 수 있다.The first insulating film may include: a first encapsulant layer; And a second encapsulant layer provided on the first encapsulant layer.

상기 제1 절연막의 미리 결정된 제1 범프영역을 제거하고 제1 커넥티드 범프를 마련하는 단계는, 상기 제1 절연막의 상기 제1 범프영역을 관통하는 제1 관통 비아를 형성하는 단계; 및 상기 제1 관통 비아에 금속물질을 도금하거나 충진하는 단계를 포함하며, 상기 제2 절연막의 미리 결정된 제2 범프영역을 제거하고 상기 제1 커넥티드 범프와 전기적으로 연결되는 제2 커넥티드 범프를 마련하는 단계는, 상기 제2 절연막의 상기 제2 범프영역을 관통하는 제2 관통 비아를 형성하는 단계; 및 상기 제2 관통 비아에 금속물질을 도금하거나 충진하는 단계를 포함할 수 있다.Removing the predetermined first bump region of the first insulating film and providing the first connected bump includes: forming a first through-hole via the first bump region of the first insulating film; And plating or filling a metal material on the first through vias, removing a predetermined second bump region of the second insulating film and electrically connecting a second connected bump electrically connected to the first connected bump, Forming a second via hole through the second bump region of the second insulating film; And plating or filling the second through vias with a metal material.

상기 제2 커넥티드 범프는 상기 제1 커넥티드 범프보다 넓은 면적을 가질 수 있다.The second connected bump may have a larger area than the first connected bump.

상기 베이스는 웨이퍼 및 PCB(Printed Circuit Board, 인쇄회로기판) 중 어느 하나 일 수 있다.The base may be any one of a wafer and a PCB (Printed Circuit Board).

본 발명의 또 다른 측면에 따르면, 제1 코일패턴이 형성된 제1 베이스; 상기 제1 베이스 상에 마련되는 제1 절연막; 상기 제1 절연막과 다른 재질로 상기 제1 절연막 상에 마련되는 제2 절연막; 상기 제1 절연막의 미리 결정된 제1 범프영역 및 상기 제2 절연막의 미리 결정된 제2 범프영역을 관통하도록 마련되어 상기 제1 코일패턴과 전기적으로 연결되는 커넥티드 범프; 및 제2 코일패턴이 형성되어 상기 커넥티드 범프와 전기적으로 연결되도록 상기 제1 베이스에 적층되는 제2 베이스를 포함하는 것을 특징으로 하는 엑추에이터의 적층 코일이 제공될 수 있다. According to another aspect of the present invention, there is provided a magnetic sensor comprising: a first base on which a first coil pattern is formed; A first insulating layer provided on the first base; A second insulating layer provided on the first insulating layer in a material different from the first insulating layer; A connected bump provided to penetrate through a predetermined first bump region of the first insulating film and a predetermined second bump region of the second insulating film and electrically connected to the first coil pattern; And a second base formed on the first base so that a second coil pattern is formed and electrically connected to the connected bumps.

상기 커넥티드 범프는, 상기 제1 범프영역에 형성되되 상기 제1 코일패턴과 전기적으로 연결되는 제1 커넥티드 범프; 및 상기 제1 커넥티드 범프와 전기적으로 연결되되 상기 제2 범프영역에 형성되어 상기 제2 코일패턴과 전기적으로 연결되는 제2 커넥티드 범프를 포함할 수 있다.The connected bump includes: a first connected bump formed in the first bump region and electrically connected to the first coil pattern; And a second connected bump electrically connected to the first connected bump and electrically connected to the second coil pattern, the second connected bump being formed in the second bump area.

상기 제2 절연막은 상기 제1 절연막 보다 경도가 높을 수 있다.The second insulating layer may have a hardness higher than that of the first insulating layer.

상기 제1 절연막은 인캡슐런트(encapsulant)에 의하여 마련되는 인캡슐런트(encapsulant)층이고, 상기 제1 커넥티드 범프는 상기 인캡슐런트층의 상기 제1 범프영역을 관통하는 제1 관통 비아에 형성되며, 상기 제2 절연막은 패시베이션(passivation)층이고, 상기 제2 커넥티드 범프는 상기 인캡슐런트(encapsulant)층의 상기 제2 범프영역을 관통하는 제2 관통 비아에 형성될 수 있다.Wherein the first insulating layer is an encapsulant layer provided by an encapsulant and the first connected bump is formed in a first through vias through the first bump region of the encapsulant layer The second insulating layer is a passivation layer and the second connected bump may be formed in a second through vias through the second bump region of the encapsulant layer.

상기 제1 절연막은, 제1 인캡슐런트(encapsulant)층; 및 상기 제1 인캡슐런트(encapsulant)층에 마련되는 제2 인캡슐런트(encapsulant)층을 포함하며, 상기 제1 범프영역은, 상기 제1 인캡슐런트(encapsulant)층에 마련되는 제2 하부 범프영역; 및 상기 제2 인캡슐런트(encapsulant)층에 마련되는 제2 상부 범프영역을 포함하며, 상기 제1 커넥티드 범프는, 상기 제1 인캡슐런트(encapsulant)층의 상기 제1 하부 범프영역을 관통하는 제1 하부 관통 비아에 형성되는 제1 하부 커넥티드 범프; 및 상기 제2 인캡슐런트(encapsulant)층의 상기 제1 상부 범프영역을 관통하는 제1 상부 관통 비아에 형성되는 제1 상부 커넥티드 범프를 포함할 수 있다.The first insulating film may include: a first encapsulant layer; And a second encapsulant layer provided on the first encapsulant layer, wherein the first bump area comprises a second encapsulant layer provided on the first encapsulant layer, Bump area; And a second upper bump region provided in the second encapsulant layer, wherein the first connected bump penetrates the first lower bump region of the first encapsulant layer A first lower connected via formed in the first lower through vias; And a first upper connected bump formed in a first upper through vias extending through the first upper bump region of the second encapsulant layer.

상기 제1 베이스 및 상기 제2 베이스는 각각 웨이퍼 및 PCB(Printed Circuit Board, 인쇄회로기판) 중 어느 하나일 수 있다.The first base and the second base may be any one of a wafer and a PCB (Printed Circuit Board).

본 발명에 따르면, 액추에이터에 적용되는 적층 코일을 관통 실리콘 전극(Through Silicon Via: TSV) 방식을 사용하여 제조함에 있어서 종래 발생하는, 절연막에 보이드(void)가 형성되는 문제, 코일패턴들이 연결되는 브릿지(bridge) 현상, 그리고 휨(warpage) 문제를 종래 보다 개선할 수 있다. According to the present invention, there is a problem that a void is formed in an insulating film which is conventionally generated when a laminated coil applied to an actuator is manufactured by using a through silicon vias (TSV) method, a bridge phenomenon, and a warpage problem can be improved as compared with the prior art.

도 1은 본 발명의 제1 실시예에 따른 엑추에이터의 적층 코일의 개략적인 단면 구조도이다.
도 2a 내지 도 2j는 본 발명의 제1 실시예에 따른 엑추에이터의 적층 코일 제조 방법의 공정 순서도이다.
도 3a 내지 도 3c는 본 발명의 제2 실시예에 따른 엑추에이터의 적층 코일 제조 방법의 일부 공정 순서도이다.
도 4는 본 발명의 제2 실시예에 따른 엑추에이터의 적층 코일의 개략적인 단면 구조도이다.
도 5는 본 발명의 제3 실시예에 따른 엑추에이터의 적층 코일의 개략적인 단면 구조도이다.
도 6은 본 발명의 제4 실시예에 따른 엑추에이터의 적층 코일의 개략적인 단면 구조도이다.
도 7은 본 발명의 제5 실시예에 따른 엑추에이터의 적층 코일의 개략적인 단면 구조도이다.1 is a schematic cross-sectional structural view of a laminated coil of an actuator according to a first embodiment of the present invention.
2A to 2J are flowcharts of a method of manufacturing a laminated coil of an actuator according to a first embodiment of the present invention.
3A to 3C are partial flow charts of a method of manufacturing a laminated coil of an actuator according to a second embodiment of the present invention.
4 is a schematic cross-sectional structural view of a laminated coil of an actuator according to a second embodiment of the present invention.
5 is a schematic cross-sectional structural view of a laminated coil of an actuator according to a third embodiment of the present invention.
6 is a schematic cross-sectional structural view of a laminated coil of an actuator according to a fourth embodiment of the present invention.
7 is a schematic cross-sectional structural view of a laminated coil of an actuator according to a fifth embodiment of the present invention.

본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시예들에 대해서 특정한 구조적 또는 기능적 설명은 단지 본 발명의 개념에 따른 실시예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시예들은 다양한 형태들로 실시될 수 있으며 본 명세서에 설명된 실시예들에 한정되지 않는다.It is to be understood that the specific structural or functional description of embodiments of the present invention disclosed herein is for illustrative purposes only and is not intended to limit the scope of the inventive concept May be embodied in various forms and are not limited to the embodiments described herein.

본 발명의 개념에 따른 실시예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시예들을 도면에 예시하고 본 명세서에서 상세하게 설명하고자 한다. 그러나 이는 본 발명의 개념에 따른 실시예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 또는 대체물을 포함한다.The embodiments according to the concept of the present invention can make various changes and can take various forms, so that the embodiments are illustrated in the drawings and described in detail herein. It is not intended to be exhaustive or to limit the invention to the particular forms disclosed, but on the contrary, is intended to cover all modifications, equivalents, or alternatives falling within the spirit and scope of the invention.

제1 또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 벗어나지 않은 채, 제1구성 요소는 제2구성 요소로 명명될 수 있고 유사하게 제2구성 요소는 제1구성 요소로도 명명될 수 있다.The terms first, second, etc. may be used to describe various elements, but the elements should not be limited by the terms. The terms may be named for the purpose of distinguishing one element from another, for example, without departing from the scope of the right according to the concept of the present invention, the first element may be referred to as a second element, The component may also be referred to as a first component.

어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는 중간에 다른 구성 요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.It is to be understood that when an element is referred to as being "connected" or "connected" to another element, it may be directly connected or connected to the other element, . On the other hand, when an element is referred to as being "directly connected" or "directly connected" to another element, it should be understood that no other element exists in between. Other expressions that describe the relationship between components, such as "between" and "between" or "neighboring to" and "directly adjacent to" should be interpreted as well.

본 명세서에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로서, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 본 명세서에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In this specification, the terms "comprises" or "having" and the like are used to specify that there are features, numbers, steps, operations, elements, parts or combinations thereof described herein, But do not preclude the presence or addition of one or more other features, integers, steps, operations, components, parts, or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 나타낸다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless otherwise defined, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries are to be interpreted as having a meaning consistent with the meaning of the context in the relevant art and, unless explicitly defined herein, are to be interpreted as ideal or overly formal Do not.

이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like reference symbols in the drawings denote like elements.

도 1은 본 발명의 제1 실시예에 따른 엑추에이터의 적층 코일의 개략적인 단면 구조도이다.1 is a schematic cross-sectional structural view of a laminated coil of an actuator according to a first embodiment of the present invention.

본 실시예에 따른 엑추에이터의 적층 코일은 웨이퍼 레벨에서 제조되는 VCM(Voice Coil Motor)의 적층 코일이다. 그러나 본 발명의 권리범위가 이에 한정되지 않으며, 웨이퍼 레벨에서 적층 코일을 제조하는 것이라면 VCM(Voice Coil Motor)의 적층 코일 외에도 다양한 적층 코일에 적용될 수도 있을 것이다. The laminated coil of the actuator according to the present embodiment is a laminated coil of a VCM (Voice Coil Motor) manufactured at a wafer level. However, the scope of the present invention is not limited thereto, and it may be applied to various laminated coils other than the VCM (Voice Coil Motor) laminated coil as long as the laminated coil is manufactured at the wafer level.

도 1을 참조하면, 본 실시예에 따른 VCM(Voice Coil Motor)의 적층 코일(10)은, 제1 베이스(100)와, 제1 절연막(200)과, 제2 절연막(400)과, 커넥티드 범프(Connected Bump, 300, 500)와, 제2 베이스(600)를 포함한다.1, a laminated coil 10 of a voice coil motor (VCM) according to the present embodiment includes a first base 100, a first insulating film 200, a second insulating film 400, Connected bumps 300 and 500, and a second base 600.

제1 베이스(100)에는 제1 코일패턴(110)이 형성된다. 제1 베이스(100)는 웨이퍼 및 PCB(Printed Circuit Board, 인쇄회로기판) 중 어느 하나일 수 있는데, 본 실시 예에서 제1 베이스(100)는 규소 웨이퍼(Si bare wafer)이다. A first coil pattern 110 is formed on the first base 100. The first base 100 may be any one of a wafer and a printed circuit board (PCB). In this embodiment, the first base 100 is a silicon wafer.

제1 절연막(200)은 제1 베이스(100) 상에 마련된다. 본 실시 예에서 제1 절연막(200)은 제2 절연막(400)보다 경도가 낮다. 본 실시 예에서 제1 절연막(200)은 인캡슐런트(encapsulant)에 의하여 마련되는 인캡슐런트(encapsulant)층(200)이다. 본 실시 예에 따른 인캡슐런트(encapsulant)는 액상봉지재를 의미한다.The first insulating film 200 is provided on the first base 100. In this embodiment, the hardness of the first insulating layer 200 is lower than that of the second insulating layer 400. In this embodiment, the first insulating layer 200 is an encapsulant layer 200 provided by encapsulant. The encapsulant according to this embodiment means a liquid encapsulant.

인캡슐런트(encapsulant)층(200)을 형성하는 방법은 몰딩(molding), 프린팅(printing), 스핀 코팅(spin coating), 제팅(jetting) 중에서 선택된 하나의 방법으로 형성할 수 있다. 위 방법들 중 몰딩 방식을 사용할 경우, 에폭시 몰드 컴파운드(EMC: Epoxy Mold Compound)를 인캡슐런트(encapsulant)층(200)의 재질로 사용할 수 있다.The method of forming the encapsulant layer 200 can be formed by one method selected from molding, printing, spin coating, and jetting. When the molding method is used, an epoxy mold compound (EMC) can be used as the material of the encapsulant layer 200.

이러한 인캡슐런트(encapsulant)층(200)은 제2 절연막(400)에 보이드(void)가 형성되는 문제, 코일패턴들이 연결되는 브릿지 현상, 그리고 휨(warpage) 문제를 종래 보다 개선할 수 있는 역활을 할 수 있다. This encapsulant layer 200 is a function of improving the problem of void formation in the second insulating layer 400, the bridge phenomenon in which the coil patterns are connected, and the warpage problem can do.

즉, 제2 절연막(400)을 도포하기 전에 인캡슐런트(encapsulant)층(200)을 형성함으로써 종래보다 제2 절연막(400)에 보이드(void)가 적게 발생하게 된다. 또한, 인캡슐런트(encapsulant)층(200)을 제1 코일패턴(110)들의 상부에 도포함으로써 상호 인접한 제1 코일패턴(110)들이 연결되는 브릿지(bridge) 현상을 종래보다 감소시킬 수 있게 된다.That is, when the encapsulant layer 200 is formed before the second insulating layer 400 is coated, voids are less generated in the second insulating layer 400 than in the prior art. In addition, by coating the encapsulant layer 200 on the first coil patterns 110, it is possible to reduce the bridge phenomenon in which the adjacent first coil patterns 110 are connected to each other .

게다가 인캡슐런트(encapsulant)층(200)은 제2 베이스(600)가 결합된 경우 열적 응력 해소에 기여할 수 있으며 제2 절연막(400)보다 경도가 낮아 완충 역할을 할 수 있다. In addition, the encapsulant layer 200 may contribute to dissipation of thermal stress when the second base 600 is coupled, and may have a hardness lower than that of the second insulating layer 400 to function as a buffer.

한편, 제2 절연막(400)은 제1 절연막(200)과 다른 재질로 마련되되 제1 절연막(200) 상에 마련된다. 본 실시 예에서 제2 절연막(400)은 제1 절연막(200)보다 경도가 높은 재질이 적용되는데, 본 실시 예에서 제2 절연막(400)은 패시베이션(passivation)층(400)이다.On the other hand, the second insulating layer 400 is formed of a different material from the first insulating layer 200, and is provided on the first insulating layer 200. In this embodiment, the second insulating layer 400 is made of a material having a hardness higher than that of the first insulating layer 200. In this embodiment, the second insulating layer 400 is a passivation layer 400.

패시베이션(passivation)층(400)의 재질로 사용될 수 있는 물질의 예로서, 폴리이미드(PolyImide, PI), BCB(Benzo Cyclo Butene), PBO(Poly Benz Oxazole), BT(BismaleimideTriazine), 페놀 수지(phenolic resin), 에폭시(epoxy), 실리콘(silicone), 산화막(SiO2), 질화막(Si3N4) 및 그 등가물 중 선택된 어느 하나의 재질 등이 있을 수 있는데, 이들 물질이 단독 또는 혼합되어 사용될 수 있다.Examples of materials that can be used as the material of the passivation layer 400 include polyimide (PI), benzocyclobutene (BCB), polybenzoxazole (PBO), bismaleimide triazine (BT), phenolic (SiO 2 ), a nitride film (Si 3 N 4 ), and equivalents thereof. These materials may be used alone or in combination. have.

이러한 패시베이션층(400)은 공기 중에 노출된 제1 코일패턴(110)이 산화되는 것을 방지할 수 있는데, 본 실시 예에서는 패시베이션층(400)이 인캡슐런트(encapsulant)층(200) 상면에 도포되므로 패시베이션층(400)은 인캡슐런트(encapsulant)층(200)과 함께 제1 코일패턴(110)이 산화되는 것을 방지한다. 또한 이와 같이 인캡슐런트(encapsulant)층(200) 상면에 도포됨으로써 패시베이션층(400)에는 제1 코일패턴(110) 상면으로 바로 도포될 때보다 보이드(void)가 적게 발생하게 된다.The passivation layer 400 may prevent the first coil pattern 110 exposed in the air from being oxidized. In this embodiment, the passivation layer 400 is formed on the top surface of the encapsulant layer 200 So that the passivation layer 400 prevents the first coil pattern 110 from oxidizing together with the encapsulant layer 200. Also, since the passivation layer 400 is coated on the upper surface of the encapsulant layer 200, voids are less generated in the passivation layer 400 than when the passivation layer 400 is directly applied to the upper surface of the first coil pattern 110.

커넥티드 범프(Connected Bump, 300, 500)는 제1 절연막(200) 즉 본 실시 예에서 인캡슐런트층(200)의 미리 결정된 제1 범프영역(210, 도 2b 참조)과, 제2 절연막(400) 즉 본 실시 예에서 패시베이션층(400)의 미리 결정된 제2 범프영역(410, 도 2e 참조)을 관통하도록 마련되는데, 커넥티드 범프(Connected Bump, 300, 500)는 제1 코일패턴(110)과 전기적으로 연결되어 있다. Connected bumps 300 and 500 are formed on the first insulating layer 200, that is, the first bump region 210 (see FIG. 2B) of the encapsulant layer 200 in this embodiment, Connected bumps 300 and 500 are provided to pass through the first bump region 410 of the passivation layer 400 in the present embodiment, As shown in Fig.

이러한 커넥티드 범프(Connected Bump, 300, 500)는, 제1 범프영역(210, 도 2b 참조)에 형성되되 제1 코일패턴(110)과 전기적으로 연결되는 제1 커넥티드 범프(300)와, 제1 커넥티드 범프(300)와 전기적으로 연결되되 제2 범프영역(410, 도 2e 참조)에 형성되어 제2 베이스(600)의 제2 코일패턴(610)과 전기적으로 연결되는 제2 커넥티드 범프(500)를 포함한다.These connected bumps 300 and 500 include a first connected bump 300 formed in the first bump region 210 (see FIG. 2B) and electrically connected to the first coil pattern 110, A second connected electrode electrically connected to the first connected bump 300 and formed in the second bump region 410 (see FIG. 2E) and electrically connected to the second coil pattern 610 of the second base 600, Bump 500 as shown in FIG.

보다 상세하게는, 제1 커넥티드 범프(300)는, 제1 코일패턴(110) 보다 높게 인캡슐런트(encapsulant)층(200) 높이까지 제1 코일패턴(110) 상의 제1 범프영역(210)에 인캡슐런트(encapsulant)층(200)을 형성하기 전에 미리 형성하거나, 인캡슐런트(encapsulant)층(200)을 형성한 후 인캡슐런트(encapsulant)층(200)의 제1 범프영역(210)을 제거하여 제1 범프영역(210)을 관통하는 제1 관통 비아(212, 도 2b 참조)를 형성한 후 제1 관통 비아(212, 도 2b 참조)에 금속 물질을 도금하거나 충진하여 형성할 수 있다. More specifically, the first connected bump 300 may include a first bump region 210 on the first coil pattern 110 to a height of the encapsulant layer 200 higher than the first coil pattern 110, The encapsulant layer 200 may be formed before the encapsulant layer 200 is formed or after the encapsulant layer 200 is formed in the first bump region 200 of the encapsulant layer 200 (See FIG. 2B) passing through the first bump region 210 and then plating or filling the first through vias 212 (see FIG. 2B) with a metal material by removing the first through vias 212 can do.

그리고, 제2 커넥티드 범프(500)는, 패시베이션(passivation)층(400)의 제2 범프영역(410)을 관통하는 제2 관통 비아(412, 도 2e 참조)를 형성하고 제2 관통 비아(412)에 금속 물질을 도금하거나 충진하여 형성할 수 있다. The second connected bump 500 is formed by forming a second through via 412 (see FIG. 2E) through the second bump region 410 of the passivation layer 400 and forming a second through via 412 may be formed by plating or filling a metal material.

제1 커넥티드 범프(300)와 제2 커넥티드 범프(500)의 재질은 제1 코일패턴(110)과 동일한 재질이 사용될 수 있다.The material of the first connected bump 300 and the second connected bump 500 may be the same material as the first coil pattern 110.

한편, 제2 베이스(600)는 제2 코일패턴(610)이 형성되어 있으며, 제2 커넥티드 범프(500)와 전기적으로 연결되도록 제1 베이스(100)에 적층된다. 제2 베이스(600)는 웨이퍼 및 PCB(Printed Circuit Board, 인쇄회로기판) 중 어느 하나일 수 있는데, 본 실시 예에서 제1 베이스(100)는 규소 웨이퍼(Si bare wafer)이다. The second base 600 has a second coil pattern 610 formed thereon and is stacked on the first base 100 so as to be electrically connected to the second connected bumps 500. The second base 600 may be a wafer or a printed circuit board (PCB). In this embodiment, the first base 100 is a silicon wafer.

제1 베이스(100)와 제2 베이스(600)가 적층되면 제1 코일패턴(110)과 제2 코일패턴(610)이 제2 커넥티드 범프(500)를 통하여 상호 전기적으로 연결된 상태에서 적층된다. 이때, 제1 코일패턴(110)과 제2 코일패턴(610) 사이에는 경도가 상호 다른 인캡슐런트(encapsulant)층(200)과 패시베이션(passivation)층(400)이 순차로 게재되어 있다. When the first base 100 and the second base 600 are stacked, the first coil pattern 110 and the second coil pattern 610 are stacked while being electrically connected to each other via the second connected bumps 500 . An encapsulant layer 200 and a passivation layer 400 having different hardnesses are sequentially disposed between the first coil pattern 110 and the second coil pattern 610.

이와 같이 제1 코일패턴(110)을 덮는 인캡슐런트(encapsulant)층(200)과 패시베이션(passivation)층(400)이 제1 코일패턴(110)과 제2 코일패턴(610) 사이에 게재됨으로써 상호 인접한 제1 코일패턴(110)들이 연결되는 브릿지(bridge) 현상을 종래보다 현저히 감소시킬 수 있고, 휨(warpage) 문제를 종래 보다 개선할 수 있으며, 또한 열적 응력 해소에 기여할 수 있다. The encapsulant layer 200 covering the first coil pattern 110 and the passivation layer 400 are disposed between the first coil pattern 110 and the second coil pattern 610 The bridge phenomenon in which the first coil patterns 110 adjacent to each other are connected can be remarkably reduced, warpage problems can be more improved than before, and the thermal stress can be solved.

또한, 인캡슐런트(encapsulant)층(200) 상면에 도포되는 패시베이션층(400)에는 종래 보다 보이드(void)가 적게 발생할 수 있다.In addition, few voids may occur in the passivation layer 400 applied to the top surface of the encapsulant layer 200 than in the prior art.

한편, 이하에서는 본 실시예에 따른 엑추에이터의 적층 코일에 적용될 수 있는 엑추에이터의 적층 코일 제조 방법에 대해 도 2a 내지 도 2j을 참조하여 설명하도록 한다. 도 2a 내지 도 2j는 본 발명의 제1 실시예에 따른 엑추에이터의 적층 코일 제조 방법의 공정 순서도이다.Hereinafter, a method of manufacturing a laminated coil of an actuator applicable to a laminated coil of an actuator according to the present embodiment will be described with reference to FIGS. 2A to 2J. 2A to 2J are flowcharts of a method of manufacturing a laminated coil of an actuator according to a first embodiment of the present invention.

본 실시예에 따른 엑추에이터의 적층 코일 제조 방법은, 관통 실리콘 전극(Through Silicon Via: TSV) 방식을 이용하여 VCM(Voice Coil Motor) 코일을 제조하는 방법으로서, 제1 코일패턴(110)이 형성된 제1 베이스(100)를 마련하는 단계와, 제1 베이스(100) 상면에 상기 제1 베이스(100)를 덮도록 제1 절연막(200)을 마련하는 단계와, 제1 절연막(200)의 미리 결정된 제1 범프영역(210)을 제거하고 제1 커넥티드 범프(300)를 마련하는 단계와, 제1 절연막(200)과 다른 재질의 제2 절연막(400)을 제1 절연막(200) 상에 마련하는 단계와, 제2 절연막(400)의 미리 결정된 제2 범프영역(410)을 제거하고 제1 커넥티드 범프(300)와 전기적으로 연결되는 제2 커넥티드 범프(500)를 마련하는 단계와, 제2 코일패턴(610)이 형성된 제2 베이스(600)를 마련하는 단계와, 제2 커넥티드 범프(500)에 제2 코일패턴(610)이 전기적으로 연결되도록 상기 제1 베이스(100)에 상기 제2 베이스(600)를 적층하는 단계를 포함한다.A method of manufacturing a VCM (Voice Coil Motor) coil using a through silicon via (TSV) method is a method for manufacturing a coiled coil of an actuator according to the present embodiment, The method of manufacturing a semiconductor device according to the present invention includes the steps of providing a first base 100 and a first insulating layer 200 on the first base 100 so as to cover the first base 100, Removing the first bump region 210 and providing a first connected bump 300 and forming a second insulating film 400 of a material different from that of the first insulating film 200 on the first insulating film 200 Removing the predetermined second bump region (410) of the second insulating film (400) and providing a second connected bump (500) electrically connected to the first connected bump (300) A step of providing a second base 600 on which a second coil pattern 610 is formed and a step of forming a second coil pattern 610 on the second connected bump 500 And laminating the second base 600 on the first base 100 so as to be electrically connected.

먼저, 제1 베이스(100), 즉 본 실시 예에서 규소 웨이퍼(Si bare wafer)에 제1 코일패턴(110)을 형성하여 제1 코일패턴(110)이 형성된 웨이퍼를 마련하는 단계가 수행된다. 제1 코일패턴(110)을 형성하기 위해, 제1 베이스(100)에 패턴 홈(미도시)을 형성하는데 패턴 홈은 통상의 포토 공정을 이용할 수 있다. 이와 같이 형성된 패턴 홈에 통상의 도금공정을 통해 제1 코일패턴(110)을 형성할 수 있다. First, a step of forming a first coil pattern 110 on a first base 100, that is, a silicon wafer (Si bare wafer) to form a first coil pattern 110 is performed. In order to form the first coil pattern 110, pattern grooves (not shown) are formed in the first base 100, and a typical photo process can be used for the pattern grooves. The first coil pattern 110 can be formed in the pattern groove thus formed through a general plating process.

그런 다음에, 도 2a에 도시된 바와 같이, 제1 베이스(100) 상에 제1 절연막(200)을 마련하는 단계가 수행된다. 제1 절연막(200)은 제2 절연막(400) 보다 경도가 낮은 것이 선택되는데, 본 실시 예에서 제1 절연막(200)은 인캡슐런트(encapsulant)에 의하여 마련되는 인캡슐런트(encapsulant)층(200)이다. 제1 절연막(200)을 마련하는 방법, 즉 본 실시 예에서 인캡슐런트(encapsulant)층(200)을 형성하는 방법은 몰딩(molding), 프린팅(printing), 스핀 코팅(spin coating), 제팅(jetting) 중에서 선택된 하나의 방법으로 형성할 수 있다. 위 방법들 중 몰딩 방식을 사용할 경우, 에폭시 몰드 컴파운드(EMC: Epoxy Mold Compound)를 인캡슐런트(encapsulant)층(200)의 재질로 사용할 수 있다.Then, as shown in FIG. 2A, a step of providing the first insulating film 200 on the first base 100 is performed. The first insulating layer 200 may be selected to have a hardness lower than that of the second insulating layer 400. In this embodiment, the first insulating layer 200 may include an encapsulant layer provided by encapsulant 200). The method of forming the first insulating layer 200, that is, the method of forming the encapsulant layer 200 in the present embodiment, may be performed by molding, printing, spin coating, jetting jetting). When the molding method is used, an epoxy mold compound (EMC) can be used as the material of the encapsulant layer 200.

이러한 인캡슐런트(encapsulant)층(200)은 전술한 바와 같이, 제2 절연막(400)에 보이드(void)가 형성되는 문제, 코일패턴들이 연결되는 브릿지 현상, 그리고 휨(warpage) 문제를 종래 보다 개선할 수 있는 역활을 할 수 있다. As described above, the encapsulant layer 200 has a problem in that a void is formed in the second insulating layer 400, a bridge phenomenon in which coil patterns are connected, and a warpage problem, It can play a role of improvement.

즉, 제2 절연막(400)을 도포하기 전에 인캡슐런트(encapsulant)층(200)을 형성함으로써 종래보다 제2 절연막(400)에 보이드(void)가 적게 발생되고, 인캡슐런트(encapsulant)층(200)을 제1 코일패턴(110)들의 상부에 도포함으로써 상호 인접한 제1 코일패턴(110)들이 연결되는 브릿지 현상을 종래보다 감소시킬 수 있게 되며, 열적 응력 해소에 기여할 수 있으며 그 재질 특성 상 완충 역할을 할 수 있다.That is, by forming the encapsulant layer 200 before applying the second insulating film 400, voids are less generated in the second insulating film 400 than in the prior art, and an encapsulant layer The bridge phenomenon in which the first coil patterns 110 adjacent to each other are connected can be reduced as compared with the prior art by applying the first coil patterns 200 on the first coil patterns 110, It can serve as a buffer.

그리고 나서, 제1 절연막(200)의 미리 결정된 제1 범프영역(210)에 제1 커넥티드 범프(300)를 마련하는 단계가 수행된다.Then, a step of providing the first connected bump 300 in the predetermined first bump region 210 of the first insulating film 200 is performed.

제1 절연막(200)의 미리 결정된 제1 범프영역(210)에 제1 커넥티드 범프(300)를 마련하는 단계는, 도 2b에 도시된 바와 같이, 제1 절연막(200)의 미리 결정된 제1 범프영역(210)에서 제1 절연막(200)을 제거하는 단계와, 도 2c에 도시된 바와 같이, 제1 절연막(200)이 제거된 제1 범프영역(210)에 제1 커넥티드 범프(300)를 형성하는 단계를 포함한다. The step of providing the first connected bump 300 in the predetermined first bump region 210 of the first insulating film 200 may include the step of forming the first connected bump region 300 in the first insulating film 200, Removing the first insulating film 200 in the bump region 210 and removing the first connected bump 300 in the first bump region 210 from which the first insulating film 200 is removed, ). ≪ / RTI >

제1 절연막(200)의 제1 범프영역(210)에서 제1 절연막(200)을 제거하는 단계에서는, 인캡슐런트층(200)의 제1 범프영역(210)을 관통하는 제1 관통 비아(212)를 형성하며, 제1 절연막(200)이 제거된 제1 범프영역(210)에 제1 커넥티드 범프(300)를 형성하기 위하여 제1 관통 비아(212)에 금속물질을 도금하거나 충진한다.In the step of removing the first insulating layer 200 from the first bump region 210 of the first insulating layer 200, the first through-hole via hole (not shown) passing through the first bump region 210 of the encapsulant layer 200 The first through vias 212 are formed by plating or filling a metal material to form the first connected bumps 300 in the first bump region 210 where the first insulating layer 200 is removed .

즉, 인캡슐런트(encapsulant)층(200)의 일부 영역 즉 제1 범프영역(210)을 제거하여 제1 코일패턴(110)의 일부 영역을 제1 관통 비아(212)를 통하여 노출한다. 그리고 나서 노출된 제1 코일패턴(110)이 상부로 연장될 수 있도록 제1 코일패턴(110) 상부로 금속 물질을 도금하거나 충진하여 제1 커넥티드 범프(300)를 생성한다. That is, a portion of the encapsulant layer 200, that is, the first bump region 210, is removed to expose a portion of the first coil pattern 110 through the first through vias 212. The first coil pattern 110 is then plated or filled with a metal material to form the first connected bump 300 so that the exposed first coil pattern 110 may extend upward.

그런 다음에, 도 2d에 도시된 바와 같이, 제1 절연막(200)과 다른 재질로 마련되는 제2 절연막(400)을 제1 절연막(200) 상에 마련하는 단계가 수행된다. Then, as shown in FIG. 2D, a step of providing a second insulating layer 400, which is made of a material different from that of the first insulating layer 200, on the first insulating layer 200 is performed.

본 실시 예에서 제2 절연막(400)은 패시베이션층(400)이다. 패시베이션층(400)으로 사용될 수 있는 물질의 예로서, 폴리이미드(PolyImide, PI), BCB(Benzo Cyclo Butene), PBO(Poly Benz Oxazole), BT(BismaleimideTriazine), 페놀 수지(phenolic resin), 에폭시(epoxy), 실리콘(silicone), 산화막(SiO2), 질화막(Si3N4) 및 그 등가물 중 선택된 어느 하나의 재질 등이 있을 수 있는데, 이들 물질이 단독 또는 혼합되어 사용될 수 있다.In this embodiment, the second insulating layer 400 is the passivation layer 400. Examples of materials that can be used for the passivation layer 400 include polyimide (PI), benzocyclobutene (BCB), polybenzoxazole (PBO), bismaleimide triazine (BT), phenolic resin, epoxy silicon, silicon oxide, SiO2, nitride film (Si3N4), and the like, and these materials may be used alone or in combination.

본 실시예에서는 패시베이션층(400)이 인캡슐런트(encapsulant)층(200) 상면에 도포됨으로써 패시베이션층(400)에는 제1 코일패턴(110) 상면으로 바로 도포될 때보다 보이드(void)가 적게 발생하게 된다. The passivation layer 400 is applied to the upper surface of the encapsulant layer 200 so that less void is formed in the passivation layer 400 than when the passivation layer 400 is directly applied to the upper surface of the first coil pattern 110 .

그런 다음에, 제2 절연막(400)의 미리 결정된 제2 범프영역(410)을 제거하고 제1 커넥티드 범프(300)와 전기적으로 연결되는 제2 커넥티드 범프(500)를 마련하는 단계가 수행된다. Next, a step of removing a predetermined second bump region 410 of the second insulating film 400 and providing a second connected bump 500 electrically connected to the first connected bump 300 is performed do.

제2 절연막(400)의 미리 결정된 제2 범프영역(410)에 제2 커넥티드 범프(500)를 마련하는 단계는, 도 2e에 도시된 바와 같이, 제2 절연막(400)의 미리 결정된 제2 범프영역(410)에서 제2 절연막(400)을 제거하는 단계와, 도 2f에 도시된 바와 같이, 제2 절연막(400)이 제거된 제2 범프영역(410)에 제2 커넥티드 범프(500)를 형성하는 단계를 포함한다. The step of providing the second connected bump 500 in the predetermined second bump region 410 of the second insulating film 400 may be the same as the second connecting bump 500 of the second insulating film 400, Removing the second insulating film 400 in the bump region 410 and removing the second connected bump 500 in the second bump region 410 from which the second insulating film 400 is removed, ). ≪ / RTI >

제2 절연막(400)의 제2 범프영역(410)에서 제2 절연막(400)을 제거하는 단계에서는 패시베이션(passivation)층(400)의 제2 범프영역(410)을 관통하는 제2 관통 비아(412)를 형성하며, 이 제2 관통 비아(412)에 금속물질을 도금하거나 충진하여 제2 커넥티드 범프(500)를 생성한다. The step of removing the second insulating layer 400 from the second bump region 410 of the second insulating layer 400 may include forming a second via region 410 through the second bump region 410 of the passivation layer 400, 412, and the second through vias 412 are plated or filled with a metal material to create a second connected bump 500.

즉, 패시베이션층(400)의 일부 영역 즉 제2 범프영역(410)을 제거하여 제2 관통 비아(412)를 형성하고 제1 커넥티드 범프(300)의 상부에서 제2 관통 비아(412)에 금속 물질을 도금하거나 충진하여 제2 커넥티드 범프(500)를 노출시킨다. That is, a portion of the passivation layer 400, that is, the second bump region 410, is removed to form the second through vias 412, and the second through vias 412 are formed at the upper portion of the first connected bumps 300 The metal material is plated or filled to expose the second connected bump 500.

그런 다음에, 도 2j에 도시된 바와 같이, 제2 커넥티드 범프(500)에 제2 코일패턴(610)이 전기적으로 연결되도록 제1 베이스(100)에 제2 코일패턴(610)이 형성된 제2 베이스(600)를 적층하는 단계가 수행된다. 2J, a second coil pattern 610 is formed on the first base 100 so that the second coil pattern 610 is electrically connected to the second connected bump 500. In this case, 2 base 600 are stacked.

한편, 제2 코일패턴(610)이 형성된 제2 베이스(600)를 제1 베이스(100)에 적층하기 위해서는 그 전에 제2 코일패턴(610)이 형성된 제2 베이스(600)가 마련되어야 한다.In order to stack the second base 600 on which the second coil pattern 610 is formed on the first base 100, the second base 600 on which the second coil pattern 610 is formed must be provided.

제2 코일패턴(610)이 형성된 제2 베이스(600)를 마련하는 단계는, 제2 베이스(600) 즉 본 실시 예에서 제2 웨이퍼(600)에 제2 코일패턴(610)을 형성하는 단계와, 도 2g에 도시된 바와 같이, 캐리어 웨이퍼(Carrier Wafer, 700)에 부착필름(DAF, Die Attach Film, 710)을 통해 제2 웨이퍼(600)를 부착하는 단계와, 도 2h에 도시된 바와 같이, 제2 웨이퍼(600)의 후면을 그라인딩하는 단계와, 도 2i에 도시된 바와 같이, 캐리어 웨이퍼(700)를 제거하는 단계를 포함한다.The step of forming the second base 600 on which the second coil pattern 610 is formed may include the step of forming the second coil pattern 610 on the second base 600, , Attaching a second wafer 600 to a carrier wafer 700 through a deposition film (DAF) 710, as shown in FIG. 2G, Similarly, grinding the backside of the second wafer 600 and removing the carrier wafer 700, as shown in Figure 2i.

이와 같이 마련된 제2 베이스(600)는 제1 베이스(100)와 적층되는데, 이러한 적층의 수는 제품에 따라 적절히 선택될 수 있다. 그리고 필요에 따라 적층이 완료된 후 후면을 그라인딩(grinding)하는 단계가 수행될 수 있다.The second base 600 thus prepared is laminated with the first base 100, and the number of such laminations can be appropriately selected depending on the product. Then, as needed, a step of grinding the rear surface may be performed after the lamination is completed.

이상과 같이, 제1 코일패턴(110)이 형성된 제1 웨이퍼(100)와, 제2 코일패턴(610)이 형성된 제2 웨이퍼(600)를 상호 전기적으로 연결되도록 적층함에 있어서, 제1 코일패턴(110)과 제2 코일패턴(610) 사이에 인캡슐런트(encapsulant)층(200)과 패시베이션(passivation)층(400)을 도포하는 공정을 추가함으로써 상호 인접한 제1 코일패턴(110)들이 연결되는 브릿지 현상을 종래보다 현저히 감소시킬 수 있고, 휨(warpage) 문제를 종래 보다 개선할 수 있으며, 또한 열적 응력 해소에 기여할 수 있다. As described above, when the first wafer 100 on which the first coil pattern 110 is formed and the second wafer 600 on which the second coil pattern 610 are formed are laminated so as to be electrically connected to each other, A process of applying an encapsulant layer 200 and a passivation layer 400 between the first coil patterns 110 and the second coil patterns 610 is added to the first coil patterns 110, The bridge phenomenon can be remarkably reduced as compared with the prior art, the warpage problem can be improved more than the conventional case, and the thermal stress can be solved.

본 발명의 제1 실시예에 따른 엑추에이터의 적층 코일에 적용될 수 있는 제1 실시 예에 따른 엑추에이터의 적층 코일 제조 방법과 다른 엑추에이터의 적층 코일 제조 방법에 대해 도 3a 내지 도 3c를 참조하여 설명하도록 한다. 도 3a 내지 도 3c는 본 발명의 제2 실시예에 따른 엑추에이터의 적층 코일 제조 방법의 일부 공정 순서도이다.A method of manufacturing a laminated coil of an actuator according to a first embodiment applicable to a laminated coil of an actuator according to a first embodiment of the present invention will now be described with reference to FIGS. 3A to 3C . 3A to 3C are partial flow charts of a method of manufacturing a laminated coil of an actuator according to a second embodiment of the present invention.

본 실시예는 제1 실시예의 제조 방법과 비교할 때에 제1 커넥티드 범프(300a)를 형성하는 방법만이 다르다. 이 부분에 대해서만 도 3a 내지 도 3c를 참조하여 상세히 설명하고, 이하 상세한 설명은 제1 실시예의 제조방법의 설명과 중복되므로 생략하기로 한다.The present embodiment differs from the manufacturing method of the first embodiment only in the method of forming the first connected bumps 300a. 3A to 3C, and the detailed description below will be omitted because it is redundant with the description of the manufacturing method of the first embodiment.

제1 실시 예의 제조방법에서는, 제1 베이스(100) 상면에 제1 베이스(100)를 덮도록 제1 절연막(200) 즉 인캡슐런트(encapsulant)층(200)을 도포하고, 인캡슐런트(encapsulant)층(200)의 제1 범프영역(210)을 제거하고 제1 커넥티드 범프(300)를 형성하였으나, 본 실시 예의 제조방법에서는, 도 3a에 도시된 바와 같이, 제1 베이스(100a) 상면에서 미리 결정된 높이를 갖되 제1 코일패턴(110a) 상부의 미리 결정된 제1 범프영역(210a)에 제1 커넥티드 범프(300a)를 형성하고, 도 3b에 도시된 바와 같이, 제1 커넥티드 범프(300a)는 노출되되 제1 베이스(100a) 상면을 덮도록 제1 베이스(100a) 상에 인캡슐런트(encapsulant)층(200a)을 도포한다. 그리고 나서, 도 3c에 도시된 바와 같이, 제1 절연막(200a)과 다른 재질로 마련되는 제2 절연막(400a)을 제1 절연막(200a) 상에 마련하는 단계가 수행되며, 이하 공정은 제1 실시 예와 동일하다. The first insulating layer 200 or the encapsulant layer 200 is coated on the upper surface of the first base 100 to cover the first base 100 and the encapsulant the first bump region 210 of the encapsulant layer 200 is removed to form the first connected bump 300. However, in the manufacturing method of this embodiment, the first base 100a, A first connected bump 300a is formed in a predetermined first bump region 210a on the first coil pattern 110a having a predetermined height on the upper surface and the first connected bump 300a is formed on the first connected bump region 210a, The bump 300a is coated with an encapsulant layer 200a on the first base 100a so as to cover the upper surface of the first base 100a. Then, as shown in FIG. 3C, a step of providing a second insulating layer 400a, which is made of a material different from that of the first insulating layer 200a, on the first insulating layer 200a is performed. Which is the same as the embodiment.

즉, 본 실시예에서는 인캡슐런트(encapsulant)층(200a)을 도포하기 전에 제1 커넥티드 범프(300a)를 형성하는 점이 전술한 제1 실시 예와 다르며, 본 실시 예의 경우 제1 커넥티드 범프(300a)를 형성하는 단계와, 제1 코일패턴(110a)을 형성하는 단계가 동시에 수행될 수도 있다.That is, in this embodiment, the first connected bump 300a is formed before the encapsulant layer 200a is applied, which is different from the first embodiment described above. In this embodiment, The step of forming the first coil pattern 300a and the step of forming the first coil pattern 110a may be performed simultaneously.

도 4는 본 발명의 제2 실시예에 따른 엑추에이터의 적층 코일의 개략적인 단면 구조도이다.4 is a schematic cross-sectional structural view of a laminated coil of an actuator according to a second embodiment of the present invention.

본 실시예는 제1 실시예의 적층 코일과 비교할 때에, 제1 커넥티드 범프(300b)보다 제2 커넥티드 범프(500b)가 더 넓게 형성된 점만 다르다. 이하 상세한 설명은 제1 실시예의 설명과 중복되므로 생략하기로 한다.This embodiment differs from the laminated coil of the first embodiment only in that the second connected bump 500b is wider than the first connected bump 300b. The detailed description below will be omitted since it is redundant with the description of the first embodiment.

도 5는 본 발명의 제3 실시예에 따른 엑추에이터의 적층 코일의 개략적인 단면 구조도이다.5 is a schematic cross-sectional structural view of a laminated coil of an actuator according to a third embodiment of the present invention.

본 실시예는 제1 실시예와 비교할 때에 제1 절연막(200c)이 두 개의 인캡슐런트(encapsulant)층(200c)으로 점만 다르다. 따라서 이 부분에 대해서만 설명하기로 하고 그 외 상세한 설명은 제1 실시예의 설명과 중복되므로 생략하기로 한다. The present embodiment differs from the first embodiment only in that the first insulating film 200c is divided into two encapsulant layers 200c. Therefore, only this portion will be described, and other detailed descriptions will be omitted because they are duplicated in the description of the first embodiment.

본 실시 예에서 제1 절연막(200c)은, 제1 인캡슐런트(encapsulant)층(220)과, 제1 인캡슐런트(encapsulant)층(220)에 마련되는 제2 인캡슐런트(encapsulant)층(230)을 포함한다. 그리고 제1 범프영역(미도시)은, 제1 인캡슐런트(encapsulant)층(230)에 마련되는 제1 하부 범프영역(미도시)과, 제2 인캡슐런트(encapsulant)층(230)에 마련되는 제1 상부 범프영역(미도시)을 포함한다.In this embodiment, the first insulating layer 200c includes a first encapsulant layer 220 and a second encapsulant layer 220 provided on the first encapsulant layer 220 (230). The first bump region (not shown) may include a first lower bump region (not shown) provided in the first encapsulant layer 230 and a second lower bump region (not shown) provided in the second encapsulant layer 230 And a first upper bump region (not shown) provided.

따라서 제1 커넥티드 범프(300c)는, 제1 인캡슐런트(encapsulant)층(220)의 제1 하부 범프영역(미도시)을 관통하는 제1 하부 관통 비아(미도시)와, 제2 인캡슐런트(encapsulant)층(230)의 제1 상부 범프영역(미도시)을 관통하는 제2 상부 관통 비아(미도시)에 금속물질을 도금하거나 충진함으로써 마련된다. Thus, the first connected bump 300c includes a first lower through vias (not shown) through a first lower bump region (not shown) of the first encapsulant layer 220, (Not shown) through a first upper bump region (not shown) of the encapsulant layer 230 by plating or filling a metal material.

도 6은 본 발명의 제4 실시예에 따른 엑추에이터의 적층 코일의 개략적인 단면 구조도이다.6 is a schematic cross-sectional structural view of a laminated coil of an actuator according to a fourth embodiment of the present invention.

본 실시예는 제1 실시예와 비교할 때에 제1 베이스(100d)가 규소 웨이퍼가 아니라 PCB(Printed Circuit Board, 인쇄회로기판)인 점만 다르다. 즉 제 1 실시 예에서는 제1 베이스(100)와 제2 베이스(600)가 모두 규소 웨이퍼였지만 본 실시 예에서는 제1 베이스(100d)는 PCB(Printed Circuit Board, 인쇄회로기판)이고 제2 베이스(600d)는 규소 웨이퍼이다. 이하 상세한 설명은 제1 실시예의 설명과 중복되므로 생략하기로 한다.The present embodiment differs from the first embodiment only in that the first base 100d is not a silicon wafer but a PCB (Printed Circuit Board). That is, in the first embodiment, the first base 100 and the second base 600 are both silicon wafers, but in this embodiment, the first base 100d is a printed circuit board (PCB) 600d are silicon wafers. The detailed description below will be omitted since it is redundant with the description of the first embodiment.

도 7은 본 발명의 제5 실시예에 따른 엑추에이터의 적층 코일의 개략적인 단면 구조도이다.7 is a schematic cross-sectional structural view of a laminated coil of an actuator according to a fifth embodiment of the present invention.

본 실시예는 제1 실시예와 비교할 때에 제1 베이스(100e) 및 제2 베이스(600e)가 규소 웨이퍼가 아니라 PCB(Printed Circuit Board, 인쇄회로기판)인 점만 다르다. 즉 제 1 실시 예에서는 제1 베이스(100)와 제2 베이스(600)가 모두 규소 웨이퍼였지만 본 실시 예에서는 제1 베이스(100e) 및 제2 베이스(600e)가 모두 PCB(Printed Circuit Board, 인쇄회로기판)이다. 이하 상세한 설명은 제1 실시예의 설명과 중복되므로 생략하기로 한다.This embodiment differs from the first embodiment only in that the first base 100e and the second base 600e are PCBs (Printed Circuit Boards) rather than silicon wafers. That is, in the first embodiment, both the first base 100 and the second base 600 are silicon wafers. However, in the present embodiment, the first base 100e and the second base 600e are all printed by PCB Circuit board). The detailed description below will be omitted since it is redundant with the description of the first embodiment.

전술한 실시 예들에서는 경도가 높은 제2 절연막(400, 400a, 400b, 400c, 400d, 400e)이 이보다 경도가 낮은 제1 절연막(200, 200a, 200b, 200c, 200d, 200e)의 상면에 도포되는 것에 대하여 상술하였으나, 필요한 경우 경도가 낮은 제1 절연막(200, 200a, 200b, 200c, 200d, 200e)이 제2 절연막(400, 400a, 400b, 400c, 400d, 400e)의 상면에 도포될 수도 있을 것이다.In the above embodiments, the second insulating films 400, 400a, 400b, 400c, 400d, and 400e having high hardness are applied to the upper surfaces of the first insulating films 200, 200a, 200b, 200c, 200d, The first insulating films 200, 200a, 200b, 200c, 200d, and 200e having a lower hardness may be applied to the upper surfaces of the second insulating films 400, 400a, 400b, 400c, 400d, and 400e will be.

이와 같이 본 발명은 기재된 실시 예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형할 수 있음은 이 기술의 분야에서 통상의 지식을 가진 자에게 자명하다. 따라서 그러한 수정예 또는 변형예들은 본 발명의 청구범위에 속한다 하여야 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. It is therefore intended that such modifications or alterations be within the scope of the claims appended hereto.

10 : 엑추에이터의 적층 코일 100 : 제1 베이스
110 : 제1 코일패턴 200 : 제1 절연막
210 : 제1 범프영역 300 : 제1 커넥티드 범프
400 : 제2 절연막 410 : 제2 범프영역
500 : 제2 커넥티드 범프 600 : 제2 베이스
610 : 제2 코일패턴 700 : 캐리어 웨이퍼
710 : 부착필름 800 : 인쇄회로기판(PCB)10: laminated coil of an actuator 100: first base
110: first coil pattern 200: first insulating film
210: first bump region 300: first connected bump
400: second insulating film 410: second bump region
500: second connected bump 600: second base
610: second coil pattern 700: carrier wafer
710: Attachment film 800: Printed circuit board (PCB)

Claims (15)

제1 코일패턴이 형성된 제1 베이스를 마련하는 단계;
상기 제1 베이스 상면에 상기 제1 베이스를 덮도록 제1 절연막을 마련하는 단계;
상기 제1 절연막의 미리 결정된 제1 범프영역을 제거하고 제1 커넥티드 범프를 마련하는 단계;
상기 제1 절연막과 다른 재질의 제2 절연막을 상기 제1 절연막 상에 마련하는 단계;
상기 제2 절연막의 미리 결정된 제2 범프영역을 제거하고 상기 제1 커넥티드 범프와 전기적으로 연결되는 제2 커넥티드 범프를 마련하는 단계;
제2 코일패턴이 형성된 제2 베이스를 마련하는 단계; 및
상기 제2 커넥티드 범프에 상기 제2 코일패턴이 전기적으로 연결되도록 상기 제1 베이스에 상기 제2 베이스를 적층하는 단계를 포함하며,
상기 제2 코일패턴이 형성된 상기 제2 베이스를 마련하는 단계는,
웨이퍼(Wafer)에 상기 제2 코일패턴을 형성하는 단계;
캐리어 웨이퍼(Carrier Wafer)에 부착필름(DAF, Die Attach Film)을 통해 상기 웨이퍼를 부착하는 단계;
상기 웨이퍼의 후면을 그라인딩(Grinding)하는 단계; 및
상기 캐리어 웨이퍼를 제거하는 단계를 포함하는 것을 특징으로 하는 엑추에이터의 적층 코일의 제조방법. Providing a first base on which a first coil pattern is formed;
Providing a first insulating layer on the upper surface of the first base to cover the first base;
Removing a predetermined first bump region of the first insulating film and providing a first connected bump;
Providing a second insulating layer of a material different from the first insulating layer on the first insulating layer;
Removing a predetermined second bump region of the second insulating film and providing a second connected bump electrically connected to the first connected bump;
Providing a second base on which a second coil pattern is formed; And
And laminating the second base on the first base such that the second coil pattern is electrically connected to the second connected bump,
The step of providing the second base, on which the second coil pattern is formed,
Forming the second coil pattern on a wafer;
Attaching the wafer to a carrier wafer through a DAF (Die Attach Film);
Grinding the back surface of the wafer; And
And removing the carrier wafer. ≪ Desc / Clms Page number 20 > 제1 코일패턴이 형성된 제1 베이스를 마련하는 단계;
상기 제1 베이스 상면에서 미리 결정된 높이를 갖되 상기 제1 코일패턴 상부의 미리 결정된 제1 범프영역에 제1 커넥티드 범프를 마련하는 단계;
상기 제1 커넥티드 범프는 노출되되 상기 제1 베이스 상면을 덮도록 상기 제1 베이스 상에 제1 절연막을 마련하는 단계;
상기 제1 절연막과 다른 재질의 제2 절연막을 상기 제1 절연막 상면에 마련하는 단계;
상기 제2 절연막의 미리 결정된 제2 범프영역을 제거하고 상기 제1 커넥티드 범프와 전기적으로 연결되는 제2 커넥티드 범프를 마련하는 단계;
제2 코일패턴이 형성된 제2 베이스를 마련하는 단계; 및
상기 제2 커넥티드 범프에 상기 제2 코일패턴이 전기적으로 연결되도록 상기 제1 베이스에 상기 제2 베이스를 적층하는 단계를 포함하며,
상기 제2 코일패턴이 형성된 상기 제2 베이스를 마련하는 단계는,
웨이퍼(Wafer)에 상기 제2 코일패턴을 형성하는 단계;
캐리어 웨이퍼(Carrier Wafer)에 부착필름(DAF, Die Attach Film)을 통해 상기 웨이퍼를 부착하는 단계;
상기 웨이퍼의 후면을 그라인딩(Grinding)하는 단계; 및
상기 캐리어 웨이퍼를 제거하는 단계를 포함하는 것을 특징으로 하는 엑추에이터의 적층 코일의 제조방법. Providing a first base on which a first coil pattern is formed;
Providing a first connected bump in a predetermined first bump region above the first coil pattern, the first connected bump having a predetermined height on an upper surface of the first base;
Providing a first insulating film on the first base to cover the top surface of the first base, the first connected bump being exposed;
Providing a second insulating layer of a material different from the first insulating layer on the first insulating layer;
Removing a predetermined second bump region of the second insulating film and providing a second connected bump electrically connected to the first connected bump;
Providing a second base on which a second coil pattern is formed; And
And laminating the second base on the first base such that the second coil pattern is electrically connected to the second connected bump,
The step of providing the second base, on which the second coil pattern is formed,
Forming the second coil pattern on a wafer;
Attaching the wafer to a carrier wafer through a DAF (Die Attach Film);
Grinding the back surface of the wafer; And
And removing the carrier wafer. ≪ Desc / Clms Page number 20 > 삭제delete 제1항 또는 제2항에 있어서,
상기 제1 절연막은 상기 제2 절연막 보다 경도가 낮은 것을 특징으로 하는 엑추에이터의 적층 코일의 제조방법.3. The method according to claim 1 or 2,
Wherein the first insulating film has a hardness lower than that of the second insulating film. 제4항에 있어서,
상기 제1 절연막은 인캡슐런트(encapsulant)에 의하여 마련되는 인캡슐런트(encapsulant)층이고, 상기 제2 절연막은 패시베이션(passivation)층인 것을 특징으로 하는 엑추에이터의 적층 코일의 제조방법.5. The method of claim 4,
Wherein the first insulating layer is an encapsulant layer provided by an encapsulant and the second insulating layer is a passivation layer. ≪ Desc / Clms Page number 20 > 제5항에 있어서,
상기 제1 절연막은,
제1 인캡슐런트(encapsulant)층; 및
상기 제1 인캡슐런트(encapsulant)층에 마련되는 제2 인캡슐런트(encapsulant)층을 포함하는 것을 특징으로 하는 엑추에이터의 적층 코일의 제조방법.6. The method of claim 5,
Wherein:
A first encapsulant layer; And
And a second encapsulant layer provided on the first encapsulant layer. ≪ Desc / Clms Page number 13 > 제1항에 있어서,
상기 제1 절연막의 미리 결정된 제1 범프영역을 제거하고 제1 커넥티드 범프를 마련하는 단계는,
상기 제1 절연막의 상기 제1 범프영역을 관통하는 제1 관통 비아를 형성하는 단계; 및
상기 제1 관통 비아에 금속물질을 도금하거나 충진하는 단계를 포함하며,
상기 제2 절연막의 미리 결정된 제2 범프영역을 제거하고 상기 제1 커넥티드 범프와 전기적으로 연결되는 제2 커넥티드 범프를 마련하는 단계는,
상기 제2 절연막의 상기 제2 범프영역을 관통하는 제2 관통 비아를 형성하는 단계; 및
상기 제2 관통 비아에 금속물질을 도금하거나 충진하는 단계를 포함하는 것을 특징으로 하는 엑추에이터의 적층 코일의 제조방법.The method according to claim 1,
Removing the predetermined first bump region of the first insulating film and providing the first connected bump,
Forming a first via hole through the first bump region of the first insulating film; And
And plating or filling a metal material on the first through vias,
The step of removing a predetermined second bump region of the second insulating film and providing a second connected bump electrically connected to the first connected bump,
Forming a second via hole through the second bump region of the second insulating film; And
And plating or filling a metal material on the second through vias. ≪ RTI ID = 0.0 > 11. < / RTI > 제1항 또는 제2항에 있어서,
상기 제2 커넥티드 범프는 상기 제1 커넥티드 범프보다 넓은 면적을 갖는 것을 특징으로 하는 엑추에이터의 적층 코일의 제조방법.3. The method according to claim 1 or 2,
Wherein the second connected bump has a larger area than the first connected bump. ≪ RTI ID = 0.0 > 11. < / RTI > 제1항 또는 제2항에 있어서,
상기 베이스는 웨이퍼 및 PCB(Printed Circuit Board, 인쇄회로기판) 중 어느 하나 인 것을 특징으로 하는 엑추에이터의 적층 코일의 제조방법.3. The method according to claim 1 or 2,
Wherein the base is one of a wafer and a printed circuit board (PCB). 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020160180308A 2016-12-27 2016-12-27 Stack coil of actuator and method for manufacturing the same KR101894736B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160180308A KR101894736B1 (en) 2016-12-27 2016-12-27 Stack coil of actuator and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160180308A KR101894736B1 (en) 2016-12-27 2016-12-27 Stack coil of actuator and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20180076155A KR20180076155A (en) 2018-07-05
KR101894736B1 true KR101894736B1 (en) 2018-09-04

Family

ID=62920057

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160180308A KR101894736B1 (en) 2016-12-27 2016-12-27 Stack coil of actuator and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101894736B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200132005A (en) * 2019-05-15 2020-11-25 주식회사 옵티맥 Lens driving apparatus

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115966548B (en) * 2021-09-17 2024-03-12 上海玻芯成微电子科技有限公司 Inductor and chip

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007559A (en) 2001-06-25 2003-01-10 Murata Mfg Co Ltd Laminated electronic component and method of manufacturing
JP2004047717A (en) * 2002-07-11 2004-02-12 Murata Mfg Co Ltd Chip component and its manufacturing method
KR100818288B1 (en) 2006-10-17 2008-03-31 삼성전자주식회사 Method for manufacturing coil of micro actuator

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101973410B1 (en) * 2013-08-14 2019-09-02 삼성전기주식회사 Coil unit for thin film inductor, manufacturing method of coil unit for thin film inductor, thin film inductor and manufacturing method of thin film inductor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007559A (en) 2001-06-25 2003-01-10 Murata Mfg Co Ltd Laminated electronic component and method of manufacturing
JP2004047717A (en) * 2002-07-11 2004-02-12 Murata Mfg Co Ltd Chip component and its manufacturing method
KR100818288B1 (en) 2006-10-17 2008-03-31 삼성전자주식회사 Method for manufacturing coil of micro actuator

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200132005A (en) * 2019-05-15 2020-11-25 주식회사 옵티맥 Lens driving apparatus
KR102189884B1 (en) * 2019-05-15 2020-12-11 주식회사 옵티맥 Lens driving apparatus

Also Published As

Publication number Publication date
KR20180076155A (en) 2018-07-05

Similar Documents

Publication Publication Date Title
TWI640067B (en) New embedded package
CN101499445B (en) Semiconductor device and manufacturing method thereof
US9911687B2 (en) Molding compound structure
Keser et al. Advances in embedded and fan-out wafer level packaging technologies
KR101531097B1 (en) Interposer substrate and method of manufacturing the same
US10796975B2 (en) Semiconductor package with supported stacked die
JP2005327984A (en) Electronic component and method of manufacturing electronic-component mounting structure
CN103715166A (en) Apparatus and method for a component package
TW201301466A (en) Bumpless build-up layer package warpage reduction
KR20060028748A (en) Semiconductor device and method of fabricating the same
CN106233462A (en) Semiconductor device and the manufacture method of semiconductor device
TWI594382B (en) Electronic package and method of manufacture
KR101894736B1 (en) Stack coil of actuator and method for manufacturing the same
JP2009516369A (en) Chip assembly and method of manufacturing the chip assembly
JP2006310839A (en) Electron device mounting structure
EP1187211A2 (en) Stacked Semiconductor Device
US10978417B2 (en) Wiring structure and method for manufacturing the same
JP2010080781A (en) Electronic device and method of manufacturing the same
JPH11176639A (en) Planar inductor and planar transformer
JP4046568B2 (en) Semiconductor device, stacked semiconductor device, and manufacturing method thereof
US20090127665A1 (en) Semiconductor device and manufacturing method thereof
US20130087921A1 (en) Semiconductor Arrangement for Galvanically Isolated Signal Transmission and Method for Producing Such an Arrangement
KR101060120B1 (en) Chip scale semiconductor package and manufacturing method thereof
US20210098268A1 (en) Method of fabricating carrier for wafer level package by using lead frame
US10418316B1 (en) Semiconductor substrate, semiconductor package structure and method of manufacturing a semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant