KR101893498B1

KR101893498B1 - 무선 수신기에서의 온-더-플라이, 프레임단위 에어 데이터 전송 속도 검출을 위한 프리앰블 설계 및 처리 방법

Info

Publication number: KR101893498B1
Application number: KR1020137020005A
Authority: KR
Inventors: 요세프 지이. 네메스; 피터 스질베스쳐 코박스
Original assignee: 마이크로칩 테크놀로지 인코포레이티드
Priority date: 2010-12-27
Filing date: 2011-12-21
Publication date: 2018-08-30
Also published as: CN103329449A; US20120163480A1; CN103329449B; US9712206B2; EP2659594A1; TW201233077A; EP2659594B1; TWI526002B; WO2012092070A1; KR20140005224A

Abstract

송신기 및 수신기를 갖는 무선 통신 시스템을 위한 시스템 및 방법에 있어서, 송신기는 변조 포맷을 사용하여 복수의 데이터 전송 속도로 수신기에 디지털 정보를 무선으로 송신하도록 동작가능하며, 상기 디지털 정보는, 헤더 부 및 페이로드 부를 포함하는 전송 프레임을 사용하여 전송되고, 상기 헤더 부는 프리앰블을 포함하고, 상기 변조 포맷은 모든 데이터 전송 속도에 대해 동일하고 상기 데이터 전송 속도는 적어도 프레임의 프리앰블로 부호화되며, 상기 수신기는 프리앰블을 수신할 때 데이터 전송 속도를 결정하도록 구성된다.

Description

무선 수신기에서의 온-더-플라이, 프레임단위 에어 데이터 전송 속도 검출을 위한 프리앰블 설계 및 처리 방법{PREAMBLE DESIGN AND PROCESSING METHOD FOR ON-THE-FLY, FRAME-BY-FRAME AIR DATA RATE DETECTION IN WIRELESS RECEIVERS}

본 출원은 2010년 12월 27일자 출원되고 발명의 명칭이 "무선 수신기에서의 온-더-플라이, 프레임 단위 에어 데이터(air data; 대기 데이터) 전송 속도 검출을 위한 프리앰블 설계 및 처리 방법(PREAMBLE DESIGN AND PROCESSING METHOD FOR ON-THE-FLY, FRAME-BY-FRAME AIR DATA RATE DETECTION IN WIRELESS RECEIVERS)"인 미국 가특허 출원 제61/427/265호를 우선권 주장하여 출원한 것으로, 상기 출원은 본 명세서에 전체적으로 언급되어 있다.

본 발명은 프레임 기반 무선 데이터 전송을 위한 시스템, 방법, 송신기 및 수신기에 관한 것이다.

프레임단위 또는 패킷 기반 데이터 전송은 매우 다양한 프로토콜들에 사용된다. IEEE 802.15.4는, 다양한 반송 주파수들이 물리적 계층에 사용될 수 있는 DSSS(Direct Sequence Spread Spectrum) 변조를 사용하여, 250kbps까지의 데이터 전송 속도를 갖는 무선 전송을 위한 표준을 규정하고 있다. 예컨대 상기 표준의 가장 널리 사용되는 변형 예는 250 kb/s의 고정된 데이터 전송 속도로 전송하기 위해 2.4 GHz 대역을 사용한다. 그러나, 이 고정된 데이터 전송 속도는 모든 응용 분야에 대해 적절하지 않을 수도 있다. 따라서 표준 적용 동작 모드이외에, 다양한 제조자들은 125 kbps, 500 kbps, 1 Mbps 및 2 Mbps 또는 그들의 서브세트의 속도를 가능케 하는 독점적 모드들을 제공한다.

모바일 장치들에 있어서 배터리 수명 및 그에 따른 전력 소모는 중요한 고려 사항이다. 무선 송수신기에 있어서, 전송시의 무선통신은 임의의 다른 동작 상태들에서의 시스템의 휴지기보다 매우 많은 전력을 소비한다. 그에 따라 무선 송신기는 일반적으로 깊은 파워 다운(전원이 거의 꺼진) 상태로 유지되고 데이터를 전송할 때에만 ON 상태로 전환된다. 다중 전송 속도(multi-rate) 무선 송수신기에 있어서, 데이터 프레임을 전송하기 위해 필요한 전원은, 동작 중에 있는 시간에 비례하고 전송 속도와는 무관하다. 이는, 외부의 제한 인자들(시스템 구성, 응용 분야의 요구 사항, 채널 특성 등)에 의해 허용가능한 최고 전송 속도는 각각의 개별적인 전송 동작으로 선택되도록 한다. 그러나, 만일 그 결정이 송신 장치에 의해 독립적으로 행해지는 경우, 도 1에 도시된 간단한 무선 네트워크 구성으로 예시된 경우는 수신 장치(110)가 수신된 프레임 그 자체로부터 전송 속도를 알아야 한다. 도 1에 도시된 바와 같이, 제1 송신기(120) 및 제2 송신기(130)는 각각, 전송 전력을 절감하기 위해 그의 링크 품질에 의해 허용되는 최고 가용 데이터 전송 속도를 사용하는 저 전력(low power) 모드를 구성한다. 코디네이터 또는 수신기(110)는, 입력 프레임 데이터 전송 속도의 사전 지식 없이 자체적으로 동기화할 필요가 있다.

일반적으로 채용되는 해법에 있어서, 프레임의 앞 부분은 항상 최저 가용 전송 속도로 변조되며 변조 직후에만 전송 속도의 전환이 야기된다. 도 2를 참조하면, 다시 송신기(210)는 수신기(240)에 무선 전송(220,230)을 보낸다. 전송 속도의 전환은 수신기(240)가 이미 프레임(220)을 해독했을 때 헤더부(230)에서 행해진다. 무선 네트워크에 있어서, 예컨대, 어떤 장치들은 일반적으로 데이터 패킷들의 거의 대부분이 수십 바이트의 페이로드를 수반하는 IEEE 802.15.4 표준에 의거하며, 이는 도 3에 도시된 비교들과 같이 매우 비능률적으로 된다.

한 세트의 프리앰블 및 관련된 프리앰블 처리 방법의 개선된 시스템에 대한 필요성이 존재한다.

일 실시예에 따르면, 무선 통신을 위한 시스템은 송신기 및 수신기를 포함할 수 있고, 상기 송신기는 변조 포맷을 사용하여 복수의 데이터 전송 속도로 수신기에 디지털 정보를 무선으로 송신하도록 동작가능하고, 상기 디지털 정보는, 헤더부 및 페이로드부를 포함하는 전송 프레임을 사용하여 전송되고, 상기 헤더부는 프리앰블을 포함하고, 상기 변조 포맷은 모든 데이터 전송 속도에 대해 동일하고 상기 데이터 전송 속도는 적어도 프레임의 프리앰블로 부호화되고, 상기 수신기는 프리앰블을 수신했을 때 상기 데이터 전송 속도를 결정하도록 구성된다.

추가의 실시예에 따르면, 상기 헤더부는 프리앰블 및 시작 프레임 구분자(delimiter)를 포함할 수 있다. 추가의 실시예에 따르면, 상기 프리앰블은 복수의 데이터 전송 속도 그룹들 중 하나를 규정할 수 있고 상기 시작 프레임 구분자는 각 데이터 그룹 내에 다른 데이터 전송 속도를 더 규정하도록 구성될 수 있다. 추가의 실시예에 따르면, 상기 각각의 데이터 전송 속도 그룹들에서의 프리앰블은, 수신기에서의 프리앰블 검출을 제공하기 위해, 수신된 프리앰블과 상호관련될 수 있다. 추가의 실시예에 따르면, 각각의 데이터 전송 속도 그룹에서의 프리앰블 및 시작 프레임 구분자에 대한 전송 시간은 상이한 길이를 가질 수 있고 또한 데이터 신호를 부호화하는 칩 시퀀스의 반복에 의해 규정되고, 상기 칩 시퀀스는 각각의 데이터 전송 속도 그룹에 대해 미리규정된 칩 패턴을 포함한다. 추가의 실시예에 따르면, 상기 프리앰블은 직류(DC-free)성분이 없도록 부호화(encoding)될 수 있다. 추가의 실시예에 따르면, 상기 시스템은 높은 데이터 전송 속도 그룹, 중간 데이터 전송 속도 그룹 및 낮은 데이터 전송 속도 그룹을 포함할 수 있다. 추가의 실시예에 따르면, 상기 높은 데이터 전송 속도 그룹은 제1 및 제2 데이터 전송 속도를 포함할 수 있고, 상기 중간 데이터 전송 속도 그룹은 제3 데이터 전송 속도를 포함할 수 있고, 상기 낮은 데이터 전송 속도 그룹은 제4 및 제5 데이터 전송 속도를 포함할 수 있다. 추가의 실시예에 따르면, 상기 높은 데이터 전송 속도 그룹에서의 프리앰블은, 8회 반복되는 8 칩들로 구성되는 프리앰블 패턴을 포함할 수 있고, 상기 중간 데이터 전송 속도 그룹에서의 프리앰블은, 8회 반복되는 16 칩들로 구성되는 프리앰블 패턴을 포함하고, 상기 낮은 데이터 전송 속도 그룹에서의 프리앰블은, 8 또는 16회 반복되는 32 칩들로 구성되는 프리앰블 패턴을 포함한다. 추가의 실시예에 따르면, 상기 높은 데이터 전송 속도 그룹에서의 8 칩들의 각 칩은 '11110000'으로 될 수 있고; 상기 중간 데이터 전송 속도 그룹에서의 16 칩들의 두 개의 연속적 칩들은 '11001011_01101000' 이고 상기 낮은 데이터 전송 속도 그룹에서의 32 칩들의 4 연속적 칩들은, '11100000_01110111_10101110_01101100'이다. 추가의 실시예에 따르면, 상기 시작 프레임 구분자는, 상기 높은 데이터 전송 속도 그룹 및 상기 낮은 데이터 전송 속도 그룹에서의 각 데이터 전송 속도에 대해 두 개의 별개의 패턴들 둥 하나를 포함할 수 있다. 추가의 실시예에 따르면, 상기 높은 데이터 전송 속도 그룹에서의 제1 시작 프레임 구분자 패턴은 16 칩들을 포함할 수 있고, 상기 중간 데이터 전송 속도 그룹에서의 제2 시작 프레임 구분자 패턴은 32 칩들을 포함하고 상기 낮은 데이터 전송 속도 그룹에서의 제3 시작 프레임 구분자 패턴은 64 또는 128 칩들을 포함한다. 추가의 실시예에 따르면, 상기 제1 시작 프레임 구분자 패턴은 2 Mbps 또는 1 Mbps의 데이터 전송 속도를 규정할 수 있고, 상기 제2 시작 프레임 구분자 패턴은 500 kbps의 데이터 전송 속도를 규정할 수 있고, 상기 제3 시작 프레임 구분자 패턴은 250 kbps 또는 125 kbps의 데이터 전송 속도를 규정할 수 있다. 추가의 실시예에 따르면, 상기 수신기는 자동 이득(gain) 제어 장치를 포함할 수 있다. 추가의 실시예에 따르면, 모든 데이터 전송 속도들에서의 변조 포맷은 2 MBaud MSK 변조일 수 있다. 추가의 실시예에 따르면, 상기 낮은 데이터 전송 속도 그룹에서의 데이터 전송 속도들에서의 프리앰블은 IEEE 802.15.4에 따를 수 있다.

또 하나의 실시예에 따르면, 무선 통신을 위한 방법은, 변조 포맷을 사용하여 복수의 선택가능한 데이터 전송 속도들로 디지털 정보를 무선으로 전송하는 단계를 포함하고, 상기 디지털 정보는, 헤더부 및 페이로드부를 포함하는 전송 프레임을 사용하여 전송되고, 상기 헤더부는 프리앰블을 포함하고, 상기 변조 포맷은 모든 데이터 전송 속도에 대해 동일하고 상기 데이터 전송 속도는 적어도 프레임의 프리앰블로 부호화된다.

상기 방법의 추가의 실시예에 따르면, 상기 헤더부는 프리앰블 및 시작 프레임 구분자를 포함할 수 있다. 상기 방법의 추가의 실시예에 따르면, 상기 프리앰블은 복수의 데이터 전송 속도 그룹들 중 하나를 규정할 수 있고 상기 시작 프레임 구분자는 각 데이터 그룹 내에 다른 데이터 전송 속도를 더 규정하도록 구성될 수 있다. 상기 방법의 추가의 실시예에 따르면, 상기 방법은, 수신기에서 프리앰블의 검출을 제공하기 위해 상기 각각의 데이터 전송 속도 그룹들에서 프리앰블을 수신된 프리앰블과 상호관련시키기 위한 단계를 더 포함한다. 상기 방법의 추가의 실시예에 따르면, 각각의 데이터 전송 속도 그룹에서 프리앰블 및 시작 프레임 구분자에 대한 전송 시간은 다른 길이를 가질 수 있고 또한 데이터 신호를 부호화하는 칩 시퀀스의 반복에 의해 규정되고, 상기 칩 시퀀스는 각각의 데이터 전송 속도 그룹에 대해 미리 규정된 칩 패턴을 포함한다. 상기 방법의 추가의 실시예에 따르면, 상기 프리앰블은 직류(DC-free)성분이 없도록 부호화될 수 있다. 상기 방법의 추가의 실시예에 따르면, 높은 데이터 전송 속도 그룹, 중간 데이터 전송 속도 그룹 및 낮은 데이터 전송 속도 그룹이 사용될 수 있다. 상기 방법의 추가의 실시예에 따르면, 상기 높은 데이터 전송 속도 그룹은 제1 및 제2 데이터 전송 속도를 포함할 수 있고, 상기 중간 데이터 전송 속도 그룹은 제3 데이터 전송 속도를 포함할 수 있고, 상기 낮은 데이터 전송 속도 그룹은 제4 및 제5 데이터 전송 속도를 포함할 수 있다. 상기 방법의 추가의 실시예에 따르면, 상기 높은 데이터 전송 속도 그룹에서의 프리앰블은, 8회 반복되는 8 칩들로 구성되는 프리앰블 패턴을 포함할 수 있고, 상기 중간 데이터 전송 속도 그룹에서의 프리앰블은, 8회 반복되는 16 칩들로 구성되는 프리앰블 패턴을 포함할 수 있고, 상기 낮은 데이터 전송 속도 그룹에서의 프리앰블은, 8 또는 16회 반복되는 32 칩들로 구성되는 프리앰블 패턴을 포함할 수 있다. 상기 방법의 추가의 실시예에 따르면, 상기 높은 데이터 전송 속도 그룹에서의 8 칩들의 각 칩은, '11110000'으로 될 수 있고; 상기 중간 데이터 전송 속도 그룹에서의 16 칩들의 두 개의 연속적 칩들은 '11001011_01101000' 일 수 있고, 상기 낮은 데이터 전송 속도 그룹에서의 32 칩들의 4 연속적 칩들은, '11100000_01110111_10101110_01101100'으로 될 수 있다. 상기 방법의 추가의 실시예에 따르면, 상기 시작 프레임 구분자는, 상기 높은 데이터 전송 속도 그룹 및 상기 낮은 데이터 전송 속도 그룹에서의 각 데이터 전송 속도에 대해 두 개의 별개의 패턴들 중 하나를 포함할 수 있다. 상기 방법의 추가의 실시예에 따르면, 상기 높은 데이터 전송 속도 그룹에서의 제1 시작 프레임 구분자 패턴은 16 칩들을 포함할 수 있고, 상기 중간 데이터 전송 속도 그룹에서의 제2 시작 프레임 구분자 패턴은 32 칩들을 포함할 수 있고, 상기 낮은 데이터 전송 속도 그룹에서의 제3 시작 프레임 구분자 패턴은 64 또는 128 칩들을 포함할 수 있다. 상기 방법의 추가의 실시예에 따르면, 상기 제1 시작 프레임 구분자 패턴은 2Mbps 또는 1Mbps의 데이터 전송 속도를 규정할 수 있고, 상기 제2 시작 프레임 구분자 패턴은 500 kbps의 데이터 전송 속도를 규정할 수 있고, 상기 제3 시작 프레임 구분자 패턴은 250 kbps 또는 125 kbps의 데이터 전송 속도를 규정할 수 있다. 상기 방법의 추가의 실시예에 따르면, 모든 데이터 전송 속도들에서의 변조 포맷은 2 MBaud MSK 변조일 수 있다. 상기 방법의 추가의 실시예에 따르면, 상기 낮은 데이터 전송 속도 그룹에서의 데이터 전송 속도들에서의 프리앰블은 IEEE 802.15.4를 기반으로 할 수 있다.

또 추가의 실시예에 따르면, 무선 통신을 위한 수신기는 변조 포맷을 사용하여 복수의 데이터 전송 속도로 디지털 정보를 무선으로 전송하도록 동작가능하고, 상기 수신된 디지털 정보는, 프리앰블 및 페이로드부를 구비하는 헤더부를 포함하는 전송 프레임을 구비하고, 상기 수신기는 프리앰블을 수신했을 때의 데이터 전송 속도를 결정하도록 구성되고, 상기 변조 포맷은 모든 데이터 전송 속도에 대해 동일하고 상기 데이터 전송 속도는 적어도 프레임의 프리앰블로 부호화된다.

또 하나의 실시예에 따르면, 무선 통신을 위한 송신기는 공통 변조 포맷을 사용하여 복수의 데이터 전송 속도로 디지털 정보를 무선으로 수신하도록 동작가능하고, 상기 디지털 정보는, 헤더부 및 페이로드부를 포함하는 전송 프레임을 사용하여 전송되고, 상기 헤더부는 프리앰블을 포함하고, 상기 데이터 전송 속도는 적어도 프레임의 프리앰블로 부호화된다.

또 하나의 실시예에 따르면, 송신기가 공통 변조 포맷을 사용하여 복수의 데이터 전송 속도로 디지털 정보를 무선으로 전송하는 무선 통신 시스템에 사용하기 위한 프리앰블은, 헤더부 및 페이로드부를 포함하는 전송 프레임의 일부이고, 상기 헤더부는 프리앰블을 포함하고, 상기 프리앰블은 복수의 데이터 전송 속도들의 각 데이터 전송 속도에 대해 그 데이터 전송 속도를 부호화하도록 설계된다.

상기 프리앰블의 추가의 실시예에 따르면, 2 Mbit 및 1 Mbit 데이터 전송 속도에 대해, 상기 프리앰블은 패턴 '11110000'을 8회 반복할 수 있고, 500 kbit 데이터 전송 속도에 대해, 상기 프리앰블은 패턴 '1100101101101000'을 8회 반복할 수 있고, 250 kbit 데이터 전송 속도에 대해, 상기 프리앰블은 패턴 '11100000 01110111 10101110 01101100'을 8회 반복할 수 있고, 125 kbit 데이터 전송 속도에 대해, 상기 프리앰블은 패턴 '11110000 01110111 10101110 01101100'을 16회 반복할 수 있다

본 발명의 완전한 이해 및 그의 특징을 첨부 도면을 참조하여 이하에 상세히 설명한다.
도 1은, 에어 데이터 전송 속도의 동적 결정이 요구되는 간단한 무선 네트워크 구성을 도시한다.
도 2는, 종래 시스템의 전송 속도의 전환이 최저 허용가능한 에어 레이트로 전송되는 초기 부분 후에만 일어나는 것을 도시한다.
도 3은, 짧은 페이로드들에서의 표준 에어 레이트 전환의 비효율 및 이 비효율을 동일한 에어 레이트로 전체 프레임을 전송하는 최적 해법과 비교한 것을 도시한다.
도 4는, 다른 에어 데이터 전송 속도로 MSK 심볼들을 전파할 때 사용되는 한 세트의 표준 DSSS32 시퀀스들을 도시한다.
도 5는, 500 kbps 에어 데이터 전송 속도로 MSK 심볼들을 전파할 때 사용되는 독점적 DSSS16 시퀀스들의 세트를 도시한다.
도 6은, 표준 및 다른 독점적 에어 데이터 전송 속도에서 프레임들과 함께 사용되는 시작 프레임 구분자(start frame delimiters; SFD) 및 프리앰블 패턴을 명시한다.
도 7은, 다른 에어 데이터 전송 속도들에 따라 다른 프레임 포맷들을 도표화하고 프리앰블들이 데이터 전송 속도로 스케일링 되는 방법을 나타낸다.
도 8은, 프레임 프리앰블로부터 상기 에어 데이터 전송 속도의 결정이 프리앰블 에어 데이터 전송 속도들에서 있을 수 있는 것보다 많은 프리앰블 검색들이 병렬로 실행될 것을 필요로 함을 나타낸다.
도 9는, 여러 실시예들에 따른 데이터 전송 속도 선택의 흐름도이다.
도 10은, 여러 실시예들에 따른 전체 프레임 검출/포착의 보다 일반적인 흐름도이다.
도 11은. 허용 제어 예의 타이밍도이다.
도 12는 프리앰블 처리에 수반되는 블록들의 체인을 나타낸다.
도 13은, 프리앰블 및 페이로드가 상이한 전송 속도로 처리되고 SFD가 페이로드 데이터 전송 속도를 선택할 때 역활을 수행하는 것을 나타낸다.
본 발명의 실시예들은 명세서의 예시적 실시예들을 참조하여 표현되고, 기술되고 정의되었으나, 이러한 참조들은 본 발명을 제한하기 위한 것이 아니며, 이러한 제한은 전혀 가정되지 않는다. 기술된 요지는 형태에서의 변형, 개조, 및 등가물 및 기능을 고려할 수 있으며, 이는 관련 분야의 당업자 및 본 발명의 이익을 향유하는 자들에 명백할 것이다. 본 발명의 상기와 같이 표현되고 기술된 실시예는 단지 예시적인 것으로 발명의 관점을 모두 포괄하는 것이 아니다.

여러 실시예에 의하면, 한 세트의 프리앰블들의 시스템 및 관련된 프리앰블 처리 방법은 다음과 같이 제공될 수 있다:

● 페이로드의 전송 속도로 프리앰블 및 프레임의 시작 구분자(start-of-frame delimiter: SFD)의 전송; 및

● 상기 프리앰블 및 SFD로부터의 입력 프레임의 데이터 전송 속도의 온-더-플라이(on-the-fly) 검출.

추가의 실시예에 의하면, 상기 시스템 및 방법은:

● 2 MHz 칩 레이트로 설계된 레거시, IEEE 802.15.4 표준의 무선 장치에 적용가능해야 하고;

● 제로-IF 수신기에 적합해야 하며;

● 표준 IEEE 802.15.4 프레임 포맷을 지원해야 한다.

본 명세서에 기술된 여러 실시예에 다른 시스템 및 방법은 상기 모든 요구사항들을 충족할 수 있고, 또한, 부가적으로,

● 2 Mbaud MSK 변조를 사용하고;

● 표준 및 독점적 스펙트럼 확산은 물론 산업 표준 디지털 데이터 인코딩을 적용함으로써 데이터 비트 전송 속도를 변경하고;

● 다음과 같이 되도록 일련의 프리앰블들을 특정하고;

○ 각 프리앰블이 데이터 전송 속도들의 하나에서 특정적으로 설계 및 최적화된다.

○ 모든 프리앰블 패턴들은 직류(DC-free)성분이 없고, 그에 따라 MSK 시그널링이 사용되더라도, 제로-IF 수신기에 사용될 수 있다:

○ 프리앰블들은, 송신기와 수신기 간의 반송 주파수 오프셋의 존재시 에도, 신속한 선택을 용이하게 하도록 양호한 상호 상관(cross-correlation) 특성들을 갖는다.

● 입력 프레임의 프리앰블 처리 시, 프레임 검출 및 온-더-플라이 데이터 전송 속도의 선택을 위한 프리앰블 세트(suite)의 특성을 이용하는 프리앰블 처리 방법을 규정한다.

다중 데이터 전송 속도의 동시 사용을 지원하는 네트워크에 있어서 패킷들의 프레이밍 효율을 향상시키기 위해, 프레임의 헤더부는 페이로드와 함께 스케일링되어야 하며, 즉 전체 프레임이 동일한 비트율로 전송되어야 한다. 이는, 데이터 전송 속도가 프레임의 프리앰블로 부호화되고 그로부터 결정되도록 한다. 다중 전송 속도의 수신기에 있어서 데이터 전송 속도의 선택은 "온-더-플라이"를 야기하며, 이는 프레임 포착 과정의 필수 부분(integral part)이다.

네트워크에서의 다중 전송 속도의 장치들은 하기 표준: 본 출원의 경우는 IEEE 802.15.4에 따르는 장치와 공존하고 상호작용하여야 한다.

본 발명에 기술된 다중 전송 속도의 시스템은, IEEE 802.15.4에 표준화된 2 Mbaud MSK 변조 포맷을 사용하고, 스펙트럼 마스크를 충족하고 동일한 채널 점유 및 중심 주파수 선택들을 제공한다. 이는 또한, 일련의 규정된 프레임 포맷들에서의 표준 250 kbps 프레임 포맷을 포함한다. 직접 시퀀스 스펙트럼 확산(Direct Sequence Spectrum Spreading; DSSS) 및 1/2 레이트 돌림형 인코딩(rate convolutional encoding)이 다른 데이터 전송 속도들을 설정하기 위한 조합에 적용된다.

DSSS는, 데이터 비트들로부터 "칩"으로 불리는 작은 유닛의 시퀀스로 매핑된다. 본 발명의 경우에 있어서, MSK 심볼은 하나의 칩을 구성하고, 따라서 적절하다고 판단되는 경우 용어 "MSK 칩(또는 간단히 "칩")이 후에 사용될 것이다.

두 개의 DSSS 매핑들이 규정되는 데: 도 4의 표준 32칩 DSSS32 및 도 5의 독점적 16칩 DSSS16이다. 이들 모두는 데이터의 4비트 니블을 그 니블에 의해 선택된 대응하는 칩 시퀀스로 매핑한다. 전송된 제1 MSK 칩은 (C0 xor X)로서 얻어지며, 이때 X는 전송의 개시에 0으로 초기화된 이진 상태 변수의 내용이고; 칩들 C1, C2, ...가 MSK 변조에 대한 입력으로서 직접 적용된다. 마지막 칩 다음에, 테이블(X)의 마지막 열의 값이 다음의 DSSS 심볼(즉, 칩 시퀀스) 전에 상태 변수 X를 갱신하기 위해 사용된다.

DSSS32는, IEEE 802.15.4 표준에 의해 2.4 GHz ISM-대역 동작에 대해 특정된 DSSS-OQPSK 변조의 것들과 동일한 파형들로 되도록 구성된다. 4비트를 32 칩들로 매핑하기 때문에, 확산 인자는 32/4=8이고, 이에 따라 2MCps 칩 레이트는 250 kbps 비트 레이트에 대응한다.

DSSS16은 신규하고 독점적인 것으로, 수신기에서의 500 kbps 에어 데이터 전송 속도와 다른 데이터 전송 속도들 간의 신뢰성 구별을 지원하도록 구성된다. 4비트를 16 칩들로 매핑하기 때문에, 확산 인자는 16/4=4이고, 이에 따라 2MCps 칩 레이트는 500 kbps 비트 레이트에 대응한다.

본 명세서에 기술된 시스템에 대해 규정된 프리앰블들의 세트(프리앰블 패턴들 + SFD)는 도 6에 특정된다.

네트워크들(위의 설명 참조)과의 호환성 외에, 상기 세트에서의 프리앰블들은 또한 다음의 필수적인 특성들을 갖는다:

● 도 7에 도시된 바와 같이, 비록 MSK baud 레이트가 일정하더라도, 헤더 지속 기간은 선택된 에어 데이터 레이트로 스케일링된다.

● 비록 파형들이 반송 주파수 오프셋에 의해 왜곡되더라도, 임의의 두 개의 상이한 프리앰블 파형들 간의 상호 상관이 낮다.

● MSK 시그널링이 사용되더라도, 모든 프리앰블 패턴들이 직류(DC-free)성분이 없기 때문에, 제로-IF 수신기에 사용될 수 있다.

1 Mbps 데이터는 (산업 표준) 1/2 레이트 콘벌루션 코드로 부호화되고 그 결과가 2 Mbps로 전송된다. 동일한 부호화가 125 kbps 데이터에 적용되고 그 결과는 250 kbps로 전송된다. 이에 따라, 상기 세트에 있어서 3개의 상이한 프리앰블 패턴만 존재하며: 각각 2 Mbps, 500 kbps 및 250 kbps(도 6)의 경우에, 모호함은 각 데이터 전송 속도로 할당된 고유 SFD 패턴에 의해 해소된다.

상기 세트에서의 250 kbps 프리앰블 패턴 및 SFD는 IEEE 802.15.4 PHY 표준으로부터 취해진다. 상기 표준에 따른 장치들은 이 프리앰블을 갖는 프레임들을 성공적으로 복조할 것이기 때문에, 페이로드는 공존을 보장하기 위해 표준 기반의 MAC 프레임을 포함한다. 만일 MAC 프로토콜이 독점적인 경우, PHY 포맷은 또한 상기 표준에 규정된 것과 달라야 하며, 이에 따라 표준 기반 장치들이 그 프레임을 파싱(parsing)하기 전에 그 프레임을 암묵적으로 폐기할 수 있도록 한다. 이는 표준 패턴_250을 소프트웨어 구성가능한 것으로 교체함으로써 얻어진다.

다음의 선택 규정들이, 소프트웨어 구성가능한 SFD 패턴에 적용된다:

● 패턴_2000 및 패턴_1000은, 적어도 4비트에 있어서 서로 다르고 또한 1111_0000 프리앰블 패턴과 달라야 한다.

● 패턴_125는, 먼저 전송된 두 개의 DSSS 심볼들이 선택된(표준 또는 독점적) 패턴_250과 다르도록 선택되어야 한다.

● 패턴_125 및 패턴_250에 있어서 먼저 전송된 DSSS 심볼들은, DSSS32 테이블(도 4)의 행 #1 내지 #15로부터 선택되어야 한다.

● 패턴_500에서 먼저 전송된 DSSS 심볼은, DSSS16 테이블(도 5)의 행 #1 내지 #15로부터 선택되어야 한다.

상기 세트의 규정된 프리앰블(도 6)을 사용하여, 에어 데이터 전송 속도는 두 단계로 검출될 수 있다:

1 도 8에 도시된 바와 같이, 입력은, 이들 중 하나의 존재가 충분한 신뢰도로 검출될 수 있을 때까지, 2 Mbps, 500 kbps, 250 kbps 프리앰블의 존재시 동시적으로 모니터된다.;

2 밸리드 프리앰블이 위치된후, 에어 데이터 전송 속도들 간의 보다 확실한 구별을 행할 수 있는 시작 프레임 구분자(Start Frame Delimiter)에 대해 심볼 경계 검색이 개시된다.

헤더 처리는 적어도 복조와 마찬가지로 신뢰성 있게 실행하도록 하는 것이 요구된다. 이 요구를 충족시키기 위해, 페이로드 데이터 전송 속도가 소정의 신호 대 잡음비로 프리앰블의 에어 데이터 전송 속도 및 SFD보다 느린 프레임들에 있어서 보다 긴 프리앰블 및 16비트 SFD가 규정되고, 비트 에러 가능성은 두 개의 전송 속도들에서 상이하다. 이는 125 kbps 및 1 Mbps 페이로드 전송 속도들을 갖는 경우이다. 예를 들면, 2 Mbps SFD는, 동일한 프레임에 대해, 1 Mbps 페이로드가 1/10000의 BER(Bit-Error-Rate)로 복조될 수 있을 때 3% 비트 에러율 가능성으로 수신된다.

비교적 높은 비트 에러율 가능성을 수용하기 위한 공지의 기술은 SFD 매칭에있어서 임의의 다수의 비트 에러율을 융통성 있게 처리하는 것이다.

● 125 kbps 데이터 전송 속도에 대해, 마지막 디코딩된 4개의 니블들과 패턴_125의 니블들은 적어도 3개의 니블 위치에서 일치해야 한다.

● 1 Mbps에서, 매칭은 마지막 수신된 16비트와 패턴_125의 비교에 있어 싱글 비트 또는 최대 2개의 불연속적인 2비트 버스트들을 수용한다.(패턴의 양단에서의 동시 분리된 싱글 비트 미스 매칭은 단일의 2비트 미스 매칭 버스트를 구성한다).

상기 SFD 패턴에 대한 검색은 일단 헤더 데이터가 결정된 다음 개시된다. 상기 과정의 논리적 흐름은 도9에 제시된다. 그 방법은 스텝 610에서 시작하고 스텝 620에서 2Mb/s 프리앰블에 대한 테스트가 먼저 시작된다. 만약 발견되지 않으면, 루틴은 500 kp/s 프리앰블을 체크하기 위해 스텝 630으로 진행하고 250 kp/s 프리앰블을 발견하기 위해 스텝 640으로 진행한다. 이들 프리앰블 중의 하나가 발견된 경우, 루틴은, 2 Ms/s 프리앰블에 대해 스텝 622, 624, 626, 628로, 500 kb/s 프리앰블에 대해 스텝 632, 634, 636으로, 250 kb/s 프리앰블에 대해 스텝 642, 644, 646, 648 및 650으로 진행한다. 스텝 626 및 628에서, 2 Mb/s와 1 Mb/s 시작 프레임 구분자간을 구별하는 패턴들 간의 테스트가 행해지고 루틴은 스텝 660 또는 665로 분기한다. 500 kb/s에서는, 단순히 확인 테스트만 스텝 636에서 행해진다. 250 kb/s 분기에서, 스텝 646, 648 및 650은 표준 프레임, 독점적 250 kb/s 프레임 및 125 kb/s 프레임들 간을 구별하도록 사용된다. 이에 따라, 이 루틴은 스텝 675, 680 또는 685의 3개 분기들 중 하나로 분기한다. 루틴은 스텝 690의 LENGTH 필드 및 스텝 695의 페이로드 바이트의 공동 수신으로 끝난다.

신호 처리 경로의 동작 모드는, SFD가 검출된 후, 일단 프리앰블이 검출된 다음 전환되고 다시 전환될 수도 있다. 이는 SFD 검색을 위한 타임 아웃 기구를 규정하는 것을 필요로 하며, 그렇지 않으면 유효 SFD를 위치시키는 것에 대한 실패는, 수신기가, 가비지(garbage) 프레임을 스톨(stall) 또는 수집하도록 야기한다. 상기 타임 아웃 기구는 도 10에 전체적인 검출/포착 흐름의 일부로 도시했다. 루틴은 스텝 710에서 시작하고 스텝 714에서 자동 이득 제어를 개시한다. 스텝 716에서, 디지털 복조기가 동작하고, 스텝 718에서 프리앰블이 포착되었는지를 체크한다. 포착된 경우, 루틴은 스텝 722로 진행한다. 포착되지 않은 경우, 스텝 720 및 712에서 AGC 이득(gain)이 변경되고 루틴은 스텝 716으로 다시 이동한다. 스텝 722에서, 신호 흐름이, 검출된 프리앰블 에어 데이터 전송 속도로 비트 및 바이트 할당 복조로 전환되고, 시작 프레임 구분자 검출기가 작동되고 전류 이득(gain)을 유지하도록 AGC가 제어된다. 스텝 724에서, 프리앰블 손실이 야기되었는지 테스트되고 만약 손실이 야기되었다면 스텝 726에서 타임 아웃이 개시된다. 스텝 728에서, 시작 프레임 구분자가 검출되었는지가 체크되고 만약 검출되었다면 루틴은 스텝 732로 이동한다. 검출되지 않은 경우는, 스텝 730에서 타임 아웃이 개시되고 루틴은 이득을 조정하기 위해 스텝 712로 돌아간다. 스텝 732에서, 신호 경로는 검출된 페이로드 데이터 전송 속도로 전환되고 스텝 734에서, 바이트들이 MAC 계층으로 전환된다. 다음, 루틴은, 마지막 바이트가 전달되었는지를 체크하고, 전달된 경우는 스텝 712로 진행하고 그렇지 않은 경우 스텝 734에서 전환을 반복한다.

상기 프리앰블들은, 각각, 2 Mbps, 500 kps 및 250 kbps에 대해, 3개의 구별되는 MSK 칩 시퀀스:

∥11110000∥ ∥11001011 01101000∥ ∥11100000 10101110 01101100∥

를 반복함으로써 구성된다.

비동기식(non-coherent) MSK 복조기로부터의 바이폴라 스칼라 출력은 칩-타임(chip time)에서 두 번 슬라이딩 타임 윈도우에서의 기대되는 프리앰블 칩 패턴들에 대해 상관관계에 있다. 그 상호관계들은 매칭된 필터들에 의해 평가된다. 이들은 각각의 에어 데이터 전송 속도에 대해 동시에 계산되고 그와 동시에 몇몇의 다른 길이로 계산된다. 매칭된 필터들로부터의 출력들은, 그들이 공유된 하드웨어 자원과 대비할 때 그 출력들을 비교가능하게 하도록 가중치가 부여된다.

프리앰블 포착은, 성능에 대한 제한 요인들로 되지 않도록 하기 위해, 페이로드 복조의 응용성을 이루도록 충분히 민감하고 신뢰성이 있을 필요가 있다.

여러 실시예들은 최단의 프리앰블 길이 및 최선의 하드웨어 효율을 목적으로 한 것으로, 종래의 비동기식 프리앰블 검출기는 오검출 가능성 및 오경보 가능성에 대한 요구들을 동시에 충족할 수 없다.

보다 양호한 검출 성능은 동기식(coherent) 또는 블록-비동기식 프리앰블 복조기에 의해 얻어질 수 있다. 그러나, 이는 AFC가 반송 주파수 오프셋을 보상한 후에만 가능하다. 각각의 에어 데이터 전송 속도마다 동시에 행해지는) 프리-러닝 보상은 허용불가능한 하드웨어 요구로 귀결되고 또한 전력 소모도 증대시킨다. 반면에, AFC는 상이한 데이터 전송 속도들 간의 공유 자원이어야 하며, 그의 동작은 공지의 심볼 경계 및 공지의 에어 데이터 전송 속도에 기초하여 단발 실시로 트리거되어야 한다. 이 정보는 후의 검출에서 이용할 수 있을 뿐이므로, 해법은 최악의 사이클로부터 차단을 위해 제공되어야 한다.

이 문제에 대한 해법은, 매우 낮은 트리거 임계치 레벨을 설정하고, CFO 보상이 이루어지고 코히어런트 또는 블록 코히어런트 상관이 정확한 해답을 제공하는 것이 가능한 후에 검출 동작이 거절 또는 혀용되는지를 AFC가 결정하도록 함으로써, 검출기에 대해 비교적 높은 오 경보 비율을 허용하는 것이다.

도 12를 참조하면, "임시적인 검출기"(1010)는 250 kbps 및 500 kbps 프리앰블의 모두에 대해 가변된 상관 길이로 얻어지는 상관 크기들을 수신한다. 최대 값은 SURVIVOR로서 선택되고 "어드미션 콘트롤" 유닛(1020)으로 진행한다. SURVIVOR 는 4 MSps 레이트로 갱신된다.

"어드미션 콘트롤" 유닛(1020)은, SURVIVOR가 임의의 이전에 나타난 SURVIVOR 보다 큰지 및 AFC ₂₅₀ _/500(1030)을 (다시) 개시함으로써 반송 주파수 오프셋 추정을 트리거해야 하는 지를 결정한다. 이는 RESTART 동작으로 불린다.

RESTART 상에 AFC ₂₅₀ _/500(1030)은, 4 DSSS 심볼 시간들을 취하는 단 한번의(one-shot) 계산을 행한다. 임의의 계속 진행 중인 AFC 계산은 RESTART가 야기된 경우 취소된다.

AFC ₂₅₀ _/500(1030)이 완료되었을 때, 임시적 검출기(1010)에 피드백하여 밸리드 프리앰블의 지시로서 상관 피크를 허용(ACCEPT) 또는 거절(REJECT)할지 여부가 제공된다.

상세한 동작은 하기와 같다.

도 6을 참조하면, 상이한 프레임 포맷에 사용되는 3개의 상이한 프리앰블 패턴들이 있다. 상기 프리앰블들에서 반복되는 칩 패턴들은 다음과 같은 전송 순서로 된다:

{b_2M(m)}_m=0...7 = 11110000 : 2 Mbps 및 1 Mbps 데이터 전송 속도

{b₅₀₀(m)}_m=0...15 = 11001011 01101000 : 500 kbps 데이터 전송 속도

{b₂₅₀(m)}_m=0...31 = 11100000 01110111 10101110 01101100 : 250kbps 및 125 kbps 데이터 전송 속도

설명의 편의를 위해, 동일한 시퀀스의 바이폴라 표시도 규정된다:

[I/Q] 스트림은 다음과 같이 계산될 수 있다:

이때,

오버샘플링 팩터

= 2MSps 샘플링에 대해 1이다.

코히어런트 MSK 복조기로부터 출력되는 바이폴라 스칼라 값 s(n)은 칩 타임에 있어서 두 번 슬라이딩 타임 윈도우에서 기대되는 프리앰블 칩 패턴에 대해 상관관계에 있다. 그 상관관계들은 매칭 필터들에 의해 평가된다. 이들은 각 에어 데이터 전송 속도에 대해 동시에 계산됨과 동시에 상이한 길이들에 대해 계산된다. 그 결과, 6개의 필터링 동작들이 동시에 진행된다:

이때, 지수 2M, 500, 250은 2 Mbps, 500 kbps 및 250 kbps 프리앰블에 각각 대응하고;

, (이때 M = 32)은 4 반복들(즉, 4 옥텟들)을 포함하는 시간 반전된 2 Mbps 프리앰블 패턴이고;

(이때 M = 32 또는 48)은 2 또는 3 반복들(즉, 2 또는 3 니블들)을 갖는 시간 반전된 500 kbps 프리앰블패턴이고;

(이때 M = 64 또는 76 또는 160)은 2 또는 3 또는 5 반복들(즉, 2, 3 또는 5 니블들)을 갖는 시간 반전된 250kbps이고;

및

는 최저 복잡성의 하드웨어 구현을 위해 적절히 선택된 스케일링 팩터들이다.

길이 의존성 스케일링 팩터들은 양

및

의 표준 편차를 균일하게 하기 위해 필요하다. 그에 따라, 이들은 이들이 소정의 하드웨어 자원에 대해 경합할 때 서로에 대해 비교된다.

프레임을 허용하기 위해, CFO 보상되어 수신된 파형과 상기 기대되는 DSSS 파형 간의 다음의 상호관계에 의해 정의되는 양 R의 절대치는 미리 규정된 절대 임계치를 초과해야 한다:

상기 식에서,

는, R을 최대화하기 위한 목적의 반송 주파수 오프셋 추정이다. 이는 AFC가 라디안/초로 종료시 이용가능하다.

T는 샘플링 기간이다.

은, RESTART 동작으로부터 시작하는, 4 MSps로 수신되는 I+jQ 복소 샘플들의 시퀀스이다.

(m = 0, 1...),

이고

는 각각 500 kbps 및 250 kbps에서의 프리앰블 기간의 바이폴라 표시이다.

어드미션 콘트롤(1020)의 상세 내용은 다음과 같이 된다. 이들 정의들을 사용하면:

SURVIVOR 4 MSps로 갱신된, "임시적 검출기"(1010)에 의해 선택된 최대 상 관 진폭 값

RATE 상관기에서 생성 SURVIVOR에 따라, "250 kbps" 또는 "500 kbps"의 값을 취함

AFCBUSY AFC 추정이 계속 동작 중인 경우 TRUE, AFC 추정이 동작하지 않 는 경우 FALSE(예컨대, REJECTDP 의해 종료)

THRDFLT AFCBUSY = FALSE인 경우 THR에 의해 취해지는 디폴트 값

THR 최근의 SURVIVOR에 기초하여 동적으로 조정된 임계치

L 4 MSps 샘플들의 DSSS 심볼 길이. L = 250 kbps에 대해 64,

L = 500 kbps에 대해 32이다.

SAMPCNT 샘플 카운터는 RESTART상에 개시되는 모듈로 L 카운터이고, AFCBUSY=TRUE인 동안 각각의 새로운 샘플들상에 증분된다.

DSSSCNT RESTART 상에 개시되는 DSSS 심볼 카운터

어드미션 콘트롤(1020)은 다음과 같이 규정된다.

동작은 도 11의 예시적 시나리오에 의해 제시된다. 제2 밸리드 피크는 INHIBIT 신호에 기인한 RESTART를 야기하지 않음을 주목해야 한다. 한편, 제1 밸리드 피크의 최고 샘플은 리스타트를 야기할 수 있으며, 이는 최적의 심볼 레벨 동기화를 위해 필요하다.

도 13은 온-더-플라이 데이터 전송 속도 검출의 개략도를 도시한다. 디지털 프론트엔드(1310)의 출력에서 얻어질 수 있는 MSK 변조된 I-Q 포맷 신호는, 신호에 존재하는 CFO(반송 주파수 오프셋)의 추정을 되돌리는 개 루프 AFC 유닛(1320)들에 직접 공급되며, 상기 신호는 그 신호로부터 CFO의 영향을 제거하기 위해 사용된다.

디지털 프론트엔드(1310)의 출력은 또한, 프리앰블 검출기들에 직접 공급된다. 상기한 바와 같이, 프리앰블 검출기들의 뱅크는 칩(비트) 타이밍을 결정하고, 또한 프리앰블에 존재하는 확산 시퀀스를 식별하고, 그에 따라 일차 데이터 전송 속도(250 kbps, 500 kbps, 또는 2 Mbps)를 결정하고 DSSS 심볼 경계(바이트 타이밍)를 설정한다. 이 데이터에 따라, 프리앰블 데이터 전송 속도 의존성 복조기(1350)는, 입력 신호를 비트들(칩들)의 스트림으로 전환하고 SFD 검출기들(1360)의 뱅크는 페이로드의 시작을 위치시킴과 동시에 그 검출된 데이터 전송 속도를 데이터 전송 속도 의존성 복조기(1370)로 통과시킨다.

Claims

송신기 및 수신기를 포함하는 무선 통신을 위한 시스템으로서,
상기 송신기는 선택된 데이터 송신 속도로 상기 수신기에 디지털 정보를 무선으로 송신하도록 동작 가능하고, 상기 데이터 송신 속도는 변조 포맷을 사용하여 소정의 복수의 데이터 송신 속도들로부터 선택될 수 있고, 상기 디지털 정보는 헤더부(header part)와 페이로드부(payload part)를 포함하는 송신 프레임을 사용하여 송신되고, 상기 헤더부는 프리앰블을 포함하고, 상기 프리앰블은 상기 송신 프레임 내에서 먼저 송신되고, 상기 변조 포맷은 모든 데이터 송신 속도들에 대해 동일하고, 상기 헤더 및 페이로드부는 상기 선택된 데이터 송신 속도들 중 임의의 데이터 송신 속도에 대해 동일한 데이터 속도로 송신되고, 상기 선택된 데이터 송신 속도는 상기 프레임의 프리앰블로 적어도 부분적으로 부호화되고, 그리고 상기 수신기는 상기 프리앰블을 수신할 때 데이터 송신 속도를 적어도 부분적으로 결정하도록 구성되는, 시스템.
제1항에 있어서,
상기 헤더부는 프리앰블 및 시작 프레임 구분자(delimiter)를 포함하는, 시스템.
제2항에 있어서,
상기 프리앰블은 복수의 데이터 송신 속도 그룹들 중 하나의 그룹을 정의하고, 상기 시작 프레임 구분자는 각각의 데이터 그룹 내에 서로 다른 데이터 송신 속도들을 추가로 정의하도록 구성될 수 있는, 시스템.
제3항에 있어서,
상기 각각의 데이터 속도 그룹들에 대한 프리앰블들은 수신기에서 프리앰블 검출을 제공하기 위해, 수신된 프리앰블과 상호 관련되는, 시스템.
제2항에 있어서,
각각의 데이터 속도 그룹의 상기 프리앰블 및 시작 프레임 구분자에 대한 송신 시간은 상이한 길이를 갖고 또한 데이터 신호를 부호화하는 칩 시퀀스의 반복에 의해 정의되고, 상기 칩 시퀀스는 각각의 데이터 속도 그룹에 대한 소정의 칩 패턴을 포함하는, 시스템.
제2항에 있어서,
상기 프리앰블들은 직류 성분이 없도록(DC-free) 부호화되는, 시스템.
제4항에 있어서,
높은 데이터 속도 그룹, 중간 데이터 속도 그룹 및 낮은 데이터 속도 그룹을 포함하는 시스템.
제7항에 있어서,
상기 높은 데이터 속도 그룹은 제1 및 제2 데이터 송신 속도를 포함하고, 상기 중간 데이터 속도 그룹은 제3 데이터 송신 속도를 포함하고, 상기 낮은 데이터 속도 그룹은 제4 및 제5 데이터 송신 속도를 포함하는, 시스템.
제7항에 있어서,
상기 높은 데이터 속도 그룹의 프리앰블은 8회 반복되는 8개의 칩들로 이루어진 프리앰블 패턴을 포함하고, 상기 중간 데이터 속도 그룹의 프리앰블은 8회 반복되는 16개의 칩들로 이루어진 프리앰블 패턴을 포함하고, 상기 낮은 데이터 속도 그룹의 프리앰블은 8회 또는 16회 반복되는 32개의 칩들로 이루어진 프리앰블 패턴을 포함하는, 시스템.
제7항에 있어서,
상기 높은 데이터 속도 그룹의 8개의 칩들의 각 칩은 '11110000'이고; 상기 중간 데이터 속도 그룹의 16개의 칩들의 두 개의 연속적인 칩들은 '11001011_01101000'이고, 상기 낮은 데이터 속도 그룹의 32개의 칩들의 4개의 연속적인 칩들은 '11100000_01110111_10101110_01101100'인, 시스템.
제7항에 있어서,
상기 시작 프레임 구분자는 상기 높은 데이터 속도 그룹 및 상기 낮은 데이터 속도 그룹에서의 각각의 데이터 송신 속도에 대해 두 개의 별개의 패턴들 중 하나를 포함하는, 시스템.
제7항에 있어서,
상기 높은 데이터 속도 그룹에서의 제1 시작 프레임 구분자 패턴은 16 칩들을 포함하고, 상기 중간 데이터 속도 그룹에서의 제2 시작 프레임 구분자 패턴은 32 칩들을 포함하고, 상기 낮은 데이터 속도 그룹에서의 제3 시작 프레임 구분자 패턴은 64 칩들과 128 칩들 중 어느 하나를 포함하는, 시스템.
제12항에 있어서,
상기 제1 시작 프레임 구분자 패턴은 2 Mbps 또는 1 Mbps의 데이터 송신 속도를 정의하고, 상기 제2 시작 프레임 구분자 패턴은 500 kbps의 데이터 송신 속도를 정의하고, 상기 제3 시작 프레임 구분자 패턴은 250 kbps와 125 kbps 중 어느 하나의 데이터 송신 속도를 정의하는, 시스템.
제1항에 있어서,
상기 수신기는 자동 이득 제어 장치를 포함하는, 시스템.
제7항에 있어서,
모든 데이터 송신 속도들에 대한 상기 변조 포맷은 2 MBaud MSK 변조인, 시스템.
제8항에 있어서,
상기 낮은 데이터 속도 그룹에서의 데이터 송신 속도들에 대한 프리앰블은 IEEE 802.15.4에 따르는, 시스템.
무선 통신을 위한 방법으로서,
선택된 데이터 송신 속도로 디지털 정보를 무선으로 송신하는 것을 포함하고,
상기 데이터 송신 속도는 변조 포맷을 사용하여 복수의 선택 가능한 데이터 송신 속도들로부터 선택될 수 있고, 상기 디지털 정보는 헤더부와 페이로드부를 포함하는 송신 프레임을 사용하여 송신되고, 상기 헤더부는 프리앰블을 포함하고, 상기 프리앰블은 상기 송신 프레임 내에서 먼저 송신되고, 상기 변조 포맷은 모든 데이터 송신 속도들에 대해 동일하고, 상기 헤더 및 페이로드부는 모든 데이터 송신 속도들에 대해 동일한 데이터 속도로 송신되고, 그리고 상기 선택된 데이터 송신 속도는 상기 프레임의 프리앰블로 적어도 부분적으로 부호화되는, 방법.
제17항에 있어서,
상기 헤더부는 프리앰블 및 시작 프레임 구분자를 포함하는, 방법.
제18항에 있어서,
상기 프리앰블은 복수의 데이터 속도 그룹들 중 하나의 그룹을 정의하고, 상기 시작 프레임 구분자는 각각의 데이터 그룹 내에 서로 다른 데이터 송신 속도들을 추가로 정의하도록 구성될 수 있는, 방법.
제19항에 있어서,
수신기에서의 프리앰블 검출을 제공하기 위해 상기 각각의 데이터 속도 그룹들에 대한 프리앰블들을 수신된 프리앰블과 상호관련시키는 것을 포함하는 방법.
제19항에 있어서,
각각의 데이터 속도 그룹에 대한 상기 프리앰블 및 시작 프레임 구분자에 대한 송신 시간은 상이한 길이를 갖고 또한 데이터 신호를 부호화하는 칩 시퀀스의 반복에 의해 정의되고, 상기 칩 시퀀스는 각각의 데이터 속도 그룹에 대해 소정의 칩 패턴을 포함하는, 방법.
제18항에 있어서,
상기 프리앰블들은 직류 성분이 없도록 부호화되는, 방법.
제20항에 있어서,
높은 데이터 속도 그룹, 중간 데이터 속도 그룹 및 낮은 데이터 속도 그룹을 포함하는 방법.
제23항에 있어서,
상기 높은 데이터 속도 그룹은 제1 및 제2 데이터 송신 속도를 포함하고, 상기 중간 데이터 속도 그룹은 제3 데이터 송신 속도를 포함하고, 상기 낮은 데이터 속도 그룹은 제4 및 제5 데이터 송신 속도를 포함하는, 방법.
제23항에 있어서,
상기 높은 데이터 속도 그룹에서의 프리앰블은 8회 반복되는 8 칩들로 이루어진 프리앰블 패턴을 포함하고, 상기 중간 데이터 속도 그룹에서의 프리앰블은 8회 반복되는 16 칩들로 이루어진 프리앰블 패턴을 포함하고, 상기 낮은 데이터 속도 그룹에서의 프리앰블은 8회 또는 16회 반복되는 32 칩들로 이루어진 프리앰블 패턴을 포함하는, 방법.
제23항에 있어서,
상기 높은 데이터 속도 그룹에서의 8 칩들의 각 칩은 '11110000'이고; 상기 중간 데이터 속도 그룹에서의 16 칩들의 두 개의 연속적인 칩들은 '11001011_01101000'이고, 상기 낮은 데이터 속도 그룹에서의 32 칩들의 4개의 연속적인 칩들은 '11100000_01110111_10101110_01101100'인, 방법.
제23항에 있어서,
상기 시작 프레임 구분자는 상기 높은 데이터 속도 그룹 및 상기 낮은 데이터 속도 그룹에서의 각각의 데이터 송신 속도에 대해 두 개의 별개의 패턴들 중 하나를 포함하는, 방법.
제23항에 있어서,
상기 높은 데이터 속도 그룹에서의 제1 시작 프레임 구분자 패턴은 16 칩들을 포함하고, 상기 중간 데이터 속도 그룹에서의 제2 시작 프레임 구분자 패턴은 32 칩들을 포함하고, 상기 낮은 데이터 속도 그룹에서의 제3 시작 프레임 구분자 패턴은 64 칩들과 128 칩들 중 어느 하나를 포함하는, 방법.
제28항에 있어서,
상기 제1 시작 프레임 구분자 패턴은 2 Mbps 또는 1 Mbps의 데이터 송신 속도를 정의하고, 상기 제2 시작 프레임 구분자 패턴은 500 kbps의 데이터 송신 속도를 정의하고, 상기 제3 시작 프레임 구분자 패턴은 250 kbps와 125 kbps 중 어느 하나의 데이터 송신 속도를 정의하는, 방법.
제23항에 있어서,
모든 데이터 송신 속도들에 대한 상기 변조 포맷은 2 MBaud MSK 변조인, 방법.
제24항에 있어서,
상기 낮은 데이터 속도 그룹에서의 데이터 송신 속도들에 대한 프리앰블은 IEEE 802.15.4에 따르는, 방법.
무선 통신을 위한 수신기로서,
상기 수신기는 무선 주파수 신호를 수신하도록 동작 가능한 무선 유닛, 상기 무선 주파수 신호를 데이터 스트림으로 변환하기 위한 샘플링 유닛, 및 프로세싱 유닛을 포함하고,
상기 무선 주파수 신호는 선택된 데이터 송신 속도로 변조 포맷을 사용하여 디지털 정보를 부호화하고, 상기 선택된 데이터 송신 속도는 복수의 데이터 송신 속도들로부터 선택될 수 있고, 상기 수신된 데이터 스트림은 프리앰블을 포함하는 헤더부와 페이로드부를 포함하는 송신 프레임을 포함하고, 상기 프리앰블은 상기 송신 프레임 내에서 먼저 수신되고, 상기 수신기는 상기 프리앰블을 수신할 때 데이터 송신 속도를 적어도 부분적으로 결정하도록 구성되고, 상기 변조 포맷은 모든 데이터 송신 속도들에 대해 동일하고, 상기 헤더 및 페이로드부는 모든 데이터 송신 속도들에 대해 동일한 데이터 속도로 송신되고, 그리고 상기 선택된 데이터 송신 속도는 상기 프레임의 프리앰블로 적어도 부분적으로 부호화되는, 수신기.
무선 통신을 위한 송신기로서,
상기 송신기는 데이터 처리 유닛, 및 디지털 정보를 무선으로 송신하기 위한 안테나를 포함하고,
상기 디지털 정보는 선택된 데이터 송신 속도로 공통 변조 포맷을 사용하여 송신되고, 상기 선택된 데이터 송신 속도는 복수의 데이터 송신 속도들로부터 선택될 수 있고, 상기 디지털 정보는 헤더부와 페이로드부를 포함하는 송신 프레임을 사용하여 송신되고, 상기 헤더부는 프리앰블을 포함하고, 상기 프리앰블은 상기 송신 프레임 내에서 먼저 송신되고, 상기 헤더 및 페이로드부는 모든 데이터 송신 속도들에 대해 동일한 데이터 속도로 송신되고, 그리고 상기 선택된 데이터 송신 속도는 상기 프레임의 프리앰블로 적어도 부분적으로 부호화되는, 송신기.
송신기가 공통 변조 포맷을 사용하여 복수의 데이터 송신 속도들로 디지털 정보를 무선으로 송신하는 무선 통신 시스템에 사용하기 위한 프리앰블을 생성하기 위한 방법으로서,
복수의 이용 가능한 데이터 송신 속도들 중에서 데이터 송신 속도를 선택하는 단계;
헤더부와 페이로드부를 포함하는 송신 프레임의 제 1 부분으로서 상기 프리앰블을 제공하는 단계 - 상기 헤더부는 상기 프리앰블을 포함함 -;
상기 선택된 데이터 송신 속도에 대한 데이터 송신 속도를 상기 프리앰블로 적어도 부분적으로 부호화하는 단계; 및
모든 데이터 송신 속도들에 대해 상기 페이로드부와 동일한 데이터 송신 속도로 상기 헤더부를 송신하는 단계를 포함하는, 방법.
제34항에 있어서,
2 Mbit 및 1 Mbit 데이터 송신 속도에 대해, 상기 프리앰블은 패턴 '11110000'을 8회 반복하고, 500 kbit 데이터 송신 속도에 대해, 상기 프리앰블은 패턴 '1100101101101000'을 8회 반복하고, 250 kBit 데이터 송신 속도에 대해, 상기 프리앰블은 패턴 '11100000 01110111 10101110 01101100'을 8회 반복하고, 125 kBit 데이터 송신 속도에 대해, 상기 프리앰블은 패턴 '11100000 01110111 10101110 01101100'을 16회 반복하는, 방법.