KR101886303B1 - 나노구조의 미세패턴을 갖는 실리카 박막 제조방법 - Google Patents

나노구조의 미세패턴을 갖는 실리카 박막 제조방법 Download PDF

Info

Publication number
KR101886303B1
KR101886303B1 KR1020120048326A KR20120048326A KR101886303B1 KR 101886303 B1 KR101886303 B1 KR 101886303B1 KR 1020120048326 A KR1020120048326 A KR 1020120048326A KR 20120048326 A KR20120048326 A KR 20120048326A KR 101886303 B1 KR101886303 B1 KR 101886303B1
Authority
KR
South Korea
Prior art keywords
thin film
metal paste
silica thin
silica
organic solvent
Prior art date
Application number
KR1020120048326A
Other languages
English (en)
Other versions
KR20130124864A (ko
Inventor
이재익
전태환
고유선
김길석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120048326A priority Critical patent/KR101886303B1/ko
Publication of KR20130124864A publication Critical patent/KR20130124864A/ko
Application granted granted Critical
Publication of KR101886303B1 publication Critical patent/KR101886303B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

본 발명은, 기판 상에 TEOS(Tetraethoxysilane)와 고분자 물질인 PEDOT:PSS(Poly(3,4-ethylenedioxythiophene):poly(styrenesulfonate))와 순수와 제 1 유기용매가 혼합된 용매를 포함하는 실리카 전구체 용액을 코팅하여 상기 고분자 물질이 분산된 실리카 박막을 형성하는 단계와; 상기 실리카 박막 위로 금속 페이스트를 도포하여 금속 페이스트층을 형성하는 단계와; 상기 실리카 박막과 상기 금속 페이스트층이 반응하도록 열처리하는 단계와; 반응이 완료된 상기 금속 페이스트층을 제 2 유기용매를 이용하여 제거하는 단계를 포함하며, 상기 실리카 박막의 표면에는 나노 크기의 미세패턴이 형성된 것을 특징으로 하는 미세패턴을 구비한 실리카 박막의 제조 방법을 제공한다.

Description

나노구조의 미세패턴을 갖는 실리카 박막 제조방법{Method of forming silica thin film layer having nano-structure patterns}
본 발명은 나노구조의 미세패턴을 갖는 실리카 박막 제조방법에 관한 것으로, 특히, 증착 등의 고가의 증착장비의 사용없이 고점도의 금속 페이스트를 이용한 미세 나노구조의 패턴을 갖는 실리카 박막을 제조하는 방법에 관한 것이다.
최근 화상 표시장치는 대면적화 고선명화 되고 있으며, 액정표시장치(Liquid crystal display : LCD), 플라즈마 디스플레이 패널(Plasma display panel : PDP) 등과 같은 다양한 평판 디스플레이 장치(Flat panel device : FPD)에 대한 수요가 급증하고 있다.
상기와 같이 평판 디스플레이 패널은 기판에 패턴을 형성시키기 위하여 포토레지스트의 도포, 노광 마스크를 이용한 노광, 노광된 포토레지스트의 현상 및 식각 각 등의 여러 단위 공정를 포함하는 마스크 공정을 진행하여 작업하게 됨으로 그 공정이 매우 복잡하다.
최근에는 평판 디스플레이 패널이 대면적화 및 고선명화 추세로 보다 정밀한 가공이 요구되고 있으며, 각 화소영역이 점점 더 작아지며 이러한 화소영역 내에 형성되어야 할 구성요소는 더욱더 작아지고 있는 실정이다.
앞서 설명한 바와같이 일반적으로 이용되는 마스크 공정에 따른 패터닝 기술에 의해서는 2㎛ 정도의 선폭을 갖는 패턴이 한계이며, 이보다 더 작은 폭 또는 크기를 갖는 미세패턴을 형성하는 것은 무리가 있는 실정이다.
더욱이, 평판 디스플레이 중 하나인 액정표시장치의 경우, 특히 반사형 또는 반사투과형 액정표시장치의 제조에는 반사효율을 높이기 위해 반사판의 표면에 요철을 형성하고 있는데, 이를 위해서는 절연층 표면에 요철을 형성하는 것이 필수적이며 이러한 요철은 일반적인 마스크 공정을 진행하여 형성되고 있다.
하지만, 대면적화 및 고선명화 추세에 따르는 경우 화소영역의 면적이 매우 줄어들게 됨에 따라 ㎛ 단위의 크기를 갖는 요철은 한계가 있으며, 따라서 이보다 더 작은 나노 수준의 크기를 갖는 요철이 필요로 되고 있지만, 마스크 공정을 통해서는 2㎛ 정도가 현 한계치가 되므로 새로운 미세패턴 형성방법에 요구되고 있는 실정이다.
본 발명은 이러한 종래의 문제점을 해결하기 위해 안출된 것으로, 복잡한 마스크 공정진행 없이 상대적으로 간단한 방법에 의해 나노 수준의 미세패턴을 구비한 실리카 박막을 제조하는 방법을 제안하는 것을 그 목적으로 한다.
전술한 바와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 미세패턴을 구비한 실리카 박막의 제조 방법은, 기판 상에 TEOS(Tetraethoxysilane)와 고분자 물질인 PEDOT:PSS(Poly(3,4-ethylenedioxythiophene):poly(styrenesulfonate))와 순수와 제 1 유기용매가 혼합된 용매를 포함하는 실리카 전구체 용액을 코팅하여 상기 고분자 물질이 분산된 실리카 박막을 형성하는 단계와; 상기 실리카 박막 위로 금속 페이스트를 도포하여 금속 페이스트층을 형성하는 단계와; 상기 실리카 박막과 상기 금속 페이스트층이 반응하도록 열처리하는 단계와; 반응이 완료된 상기 금속 페이스트층을 제 2 유기용매를 이용하여 제거하는 단계를 포함하며, 상기 실리카 박막의 표면에는 나노 크기의 미세패턴이 형성된 것을 특징으로 한다.
이때, 상기 실리카 전구체 용액은. 상기 TEOS(Tetraethoxysilane)와 고분자 물질인 PEDOT:PSS(Poly(3,4-ethylenedioxythiophene):poly(styrenesulfonate))이 각각 5 - 15wt% 와 0.2 - 1.0 wt%가 포함된 것이 특징이며, 이때, 상기 제 1 유기용매는 에탄올이며, 상기 용매는 상기 에탄올과 순수가 1:1 내지 1:10의 비율을 가지는 것이 특징이다.
또한, 상기 실리카 전구체 용액의 코팅은 스핀 코팅(Spin coating) 장치, 슬릿 코팅(Slit coating) 장치, 바 코팅(Bar coating) 장치, 잉크 젯 프린팅(Inkjet printing) 장치, 드롭 캐스팅(Drop casting) 장치 중 어느 하나를 이용하여 이루어지는 것이 특징이다.
그리고, 상기 실리카 전구체 용액을 코팅하여 상기 고분자 물질이 분산된 실리카 박막을 형성하는 단계는, 열처리 단계를 포함하며, 상기 열처리 단계는 상기 전구체 및 고분자물질이 파괴되지 않는 범위 내의 온도 및 시간에서 진행하는 것이 특징이며, 이때, 상기 전구체 및 고분자물질이 파괴되지 않는 열처리 범위 내의 온도 및 시간은 50℃ 내지 120℃의 온도에서 1분 내지 30분인 것이 특징이다.
또한, 상기 실리카 박막의 두께는 수 십 nm 내지 수십 ㎛ 인 것이 특징이다.
그리고, 상기 금속 페이스트는, 칼슘(Ca), 마그네슘(Mg), 금(Au), 은(Ag) 중에서 선택된 어느 하나 또는 둘 이상의 물질로 이루어지며 수 ㎛ 내지 수 십 ㎛ 의 직경을 갖는 마이크로 크기의 금속 입자와 제 3 유기용매와 결합제 및 계명활성제를 포함하며, 이때, 상기 결합제는 폴리우레탄 또는 아크릴수지인 것이 특징이다.
또한, 상기 금속 페이스트는 상기 금속 입자가 40 - 70 wt%가 되며, 점도는 3 - 20cp인 것이 특징이며, 이때, 상기 금속 페이스트는 닥터블레이드법, 인쇄법, 잉크 제팅법 중 어느 하나에 의해 도포됨으로써 상기 금속 페이스트층을 형성하는 것이 특징이다.
그리고, 상기 금속 페이스트를 도포하여 상기 금속 페이스트층을 형성한 후에는 상기 금속 페이스트층을 상온(20±15℃)에서 1분 내지 30분간 건조시키는 단계를 진행하는 것이 특징이다.
또한, 상기 실리카 박막과 상기 금속 페이스트층이 반응하도록 하는 열처리는, 50 - 120℃ 의 온도 분위기에서 1 - 24 시간 진행하며, 이때, 상기 열처리는 오븐, 퍼나스, 핫플레이트 중 어느 하나를 이용하여 진행하는 것이 특징이다.
또한, 상기 제 2 유기용매는 아세톤인 것이 특징이며, 상기 초음파 세척은 상온(20±15℃)에서 1분 내지 20분간 진행하는 것이 특징이다.
본 발명에 따른 나노구조 미세패턴을 갖는 실리카 박막의 제조 방법은 미세패턴 형성을 위해 포토레지스트의 도포, 노광 마스크를 이용한 노광, 현상 및 식각을 포함하는 마스크 공정을 진행할 필요가 없으므로 상대적으로 단순한 공정에 의해 제조됨으로써 공정 시간을 단축시키고, 제조 비용을 저감시키는 효과가 있다.
나아가 본 발명에 의해 제조되는 미세패턴은 그 크기 또는 폭이 ㎛보다 작은 나노미터 수준이 됨으로써 대면적화 및 고선명도화 추세를 따르는 상대적으로 작은 크기의 화소영역을 갖는 평판 디스플레이의 미세패턴 구현에 적용될 수 있는 장점을 갖는다.
도 1은 본 발명의 실시예에 따른 미세패턴을 구비한 실리카 박막의 제조 단계를 나타낸 순서도.
도 2a 내지 2d는 본 발명의 실시예에 따른 미세패턴을 구비한 실리카 박막의 제조 단계별 평면도.
도 3a 내지 3h는 본 발명의 실시예에 따른 미세패턴을 구비한 실리카 박막의 제조 단계별 공정 단면도.
도 4와 도 5는 각각 본 발명의 실시예에 따른 나노수준의 미세패턴을 갖는 실리카 박막을 전자 현미경을 이용하여 확대하여 찍은 AFM 사진.
본 발명은 고분자가 분산된 실리카 박막에 고점도(3 - 20CP)의 금속 페이스트를 도포하여 미세패턴을 형성하는 방법에 관한 것으로서, 고점도의 페이스트를 도포하는 면적 및 열처리 시간에 따라 원하는 부위에 원하는 정도의 실리카 미세패턴을 형성할 수 있는 것을 특징으로 한다.
또한, 본 발명의 실시예에 따른 미세패턴을 포함하는 실리카 박막의 제조는 크게 4단계로 이루어지는 것이 특징이다. 즉, 고분자 물질이 분산된 실리카 박막을 형성하는 단계와, 실리카 박막에 금속 페이스트를 도포하는 단계와, 금속 페이스트가 도포된 부분을 열처리하는 단계 및 유기용매를 사용하여 금속 페이스트를 제거하는 단계로 구성된다. 이때, 더욱 세부적으로는 상기 고분자 물질이 분산된 실리카 박막을 형성하기 전 2단계의 단계를 더 포함하여 총 6단계가 된다.
전술한 바와같이 크게 분리한 4단계에 있어서, 금속 페이스트를 도포하는 면적 및 위치를 조절함에 따라 원하는 부분에 미세패턴이 구비된 실리카 박막을 얻을 수 있고, 나아가 고분자가 차지하는 비율 및 열처리 온도 및 시간에 따라 미세패턴의 형태를 조절 할 수 있는 것이 특징이다.
이러한 4단계를 진행하는 본 발명에 따른 미세패턴을 포함하는 실리카 박막의 제조 방법에 따르면 기존의 공정에 비하여 공정수가 저감되어 제조 시간이 짧고 공정이 단순화되며, 열처리 공정 및 세정공정 의해 수십 나노미터 크기 수준으로 미세패턴의 크기 및 형태를 제어할 수 있는 장점이 있다.
또한 고점도의 금속 페이스트를 도포하여 원하는 부분에만 반응을 일으켜 선택적으로 원하는 부분에 대해선만 나노 수준의 미세패턴을 형성할 수 있는 장점을 갖는다.
한편, 본 발명에 따른 나노수준의 미세패턴을 갖는 실리카 박막을 제조하기 위해 사용되는 TEOS(Tetraethoxysilane) 전구체와 고분자물질의 배합비, 열처리 온도 및 시간에 따라 미세패턴의 형상이 달라지며, 바람직하게는 전구체 용액에서 용매는 물과 유기용매 비율을 1:1 내지 1:10 수준을 사용하여 원하는 미세패턴의 형상에 따라 비율은 임의로 변경 가능하고, 전체 전구체 용액에서 상기 TEOS가 차지하는 비율은 임의로 변경 가능하되 상기 고분자가 차지하는 비율보다 큰 것을 특징으로 한다.
또한 열처리 온도 및 시간은 전구체 및 고분자물질이 파괴되지 않는 범위내에서 원하는 미세패턴 형상에 따라 조절 가능한 것을 특징으로 한다.
한편, 제조된 전구체 용액은 유리재질 또는 플라스틱 재질의 기판 상에 코팅장치(190) 예를들면 스핀 코팅(Spin coating) 장치, 슬릿 코팅(Slit coating) 장치, 바 코팅(Bar coating) 장치, 잉크 젯 프린팅(Inkjet printing) 장치, 드롭 캐스팅(Drop casting) 장치 중 어느 하나를 이용하여 코팅되어 핫 플레이트, 오븐 또는 퍼나스에서 건조되고, 졸-겔 반응을 통해 실리카 박막을 형성하게 되는 것이 특징이며, 이때 생성되는 실리카 박막의 두께는 공정 조건에 따라 수 십 nm 내지 수 십 ㎛까지 조절될 수 있다.
또한, 본 발명에 따른 나노수준의 미세패턴을 갖는 실리카 박막의 제조에 이용되는 금속 페이스트는 칼슘(Ca), 마그네슘(Mg), 금(Au), 은(Ag) 등의 금속 중에서 선택된 어느 하나 또는 둘 이상의 물질로 이루어진 수 ㎛ 내지 수 십 ㎛ 크기의 금속 입자를 주성분으로 하여 유기용매 예를들면 알코올, 에스테르, 톨루엔, 벤젠, 케톤류 중 선택된 어느 하나 단독 또는 둘 이상이 혼합된 것을 특징으로 하는 유기용매와 결합제 예를들면 폴리우레탄 또는 아크릴수지가 포함되며, 선택적으로 하나 또는 둘 이상의 계면활성제 성분이 첨가됨으로써 제조할 수 있다.
이때, 전술한 구성물질로 이루어지는 상기 금속 페이스트에 있어서, 상기 금속 입자가 차지하는 비율은 40 ~ 70 wt% 인 것이 바람직하다. 이러한 금속 입자의 함량비에 의해 상기 금속 페이스트는 3 - 20cp의 점도를 갖게 되는 것이 특징이다.
한편, 이러한 구성을 갖는 상기 금속 페이스트는 상기 실리카 박막 상에 나노 미세패턴을 형성고자 하는 위치에 선택적으로 일례로 닥터블레이드법을 이용하여 도포되며, 도포되는 금속 페이스트의 양은 조건에 따라 변경 가능하다.
그리고, 상기 금속 페이스트가 도포된 실리카 박막은 열처리 장치 예를들면 오븐, 퍼나스 또는 핫플레이트 중 어느 하나를 이용하여 상기 실리카 박막 및 상기 금속 페이스트 내의 고분자 물질이 파괴되지 않는 범위에서 적절한 온도 및 적정 시간 동안 열처리 단계가 진행된다. 이때, 상기 열처리 단계에서 열처리 온도 및 열처리 시간은 제조하고자 하는 나노수준의 미세패턴의 형상에 따라 적절히 조절 가능하다.
한편, 상기 열처리 단계를 거친 실리카 박막은 아세톤과 같은 유기용매가 담긴 용기에 담군 후 초음파 세척을 통해 도포된 금속 페이스트를 제거함으로써 최종적으로 표면에 나노수준의 미세패턴이 형성된 실리카 박막을 형성하게 된다.
이때 사용되는 상기 유기용매는 상기 금속 페이스트와 금속 페이스트와 반응한 고분자 물질만을 선택적으로 제거할 수 있는 용매를 사용하되 조건에 따라 물 또는 염산, 황산과 같은 무기용매와 혼합된 용액이 될 수 있다.
이러한 방식에 의해 표면에 나노수준의 미세패턴이 형성된 실리카 박막은 전자재료 산업 등 나노수준의 미세패턴이 요구되는 전자재료소재 산업 분야 및 평판 디스플레이서 분야에서 탬플레이트 등으로 유용하게 사용될 수 있으며, 나노수준의 미세패턴을 구비한 박막 제조의 원천기술로 활용될 수 있는 것이 특징이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 따른 미세패턴을 갖는 실리카 박막의 제조 방법에 대해 조금 더 구체적으로 설명한다.
[실시예]
표면에 요철모양의 나노수준의 미세패턴이 형성된 실리카 박막을 세부적으로 6단계에 의해 제조한 것을 일례로 설명하였다.
도 1은 본 발명의 실시예에 따른 미세패턴을 구비한 실리카 박막의 제조 단계를 나타낸 순서도이며, 도 2a 내지 2d는 본 발명의 실시예에 따른 미세패턴을 구비한 실리카 박막의 제조 단계별 공정 평면도이며, 도 3a 내지 3h는 본 발명의 실시예에 따른 미세패턴을 구비한 실리카 박막의 제조 단계별 공정 단면도이다.
우선, 도 1과 도 3a에 도시한 바와같이, 본 발명의 실시예에 따른 미세패턴을 구비한 실리카 박막의 제조의 첫 번째 단계(st1)로서 고분자가 분산된 실리카 박막을 제조한다.
즉, 플라스틱 또는 유리재질의 용기(102)에 실리카 박막의 제조를 위해 전구체인 TEOS(Tetraethoxysilane)와 고분자 물질인 PEDOT:PSS(Poly(3,4-ethylenedioxythiophene):poly(styrenesulfonate))를 순수와 유기용매 예를들면 에탄올을 1:1 ~1:10 비율로 혼합된 용매에 각각 5 - 15wt% 및 0.2 - 1.0 wt%가 되도록 혼합하여 실리카 전구체 용액(103)을 제조한다.
다음, 도 1과 도 2a 및 도 3b에 도시한 바와같이, 두 번째 단계(st2)로서, 유리재질 또는 플라스틱 재질의 기판(101) 상에 상기 전구체 용액을 코팅장치(190) 예를들면 스핀 코팅(Spin coating) 장치, 슬릿 코팅(Slit coating) 장치, 바 코팅(Bar coating) 장치, 잉크 젯 프린팅(Inkjet printing) 장치, 드롭 캐스팅(Drop casting) 장치 중 어느 하나를 이용하여 코팅하여 실리카 전구체 물질층(105)을 형성한다.
다음, 도 1과 도 2a 및 도 3c에 도시한 바와같이, 세 번째 단계(st3)로서, 열처리 장치(191) 예를들면 오븐, 퍼나스, 핫 플레이트 중 어느 하나를 이용하여 소정의 온도에서 소정시간 열처리함으로써 상기 전구체 물질층(도 3b의 105) 내에서 졸-겔 반응을 유도하는 동시에 상기 실리카 전구체 물질층(도 3b의 105)을 건조 및 경화시켜 상기 기판(101) 상에 실리카 박막(107)을 형성한다.
이때, 상기 실리카 박막(107)을 형성하기 위한 열처리 온도 및 시간은 전구체 및 고분자물질이 파괴되지 않는 범위로서 조금 더 구체적으로는 50℃ 내지 120℃의 온도와 1분 내지 30분 정도의 시간인 것이 바람직하다.
한편, 상기 실리카 박막(107)의 두께는 수 십 nm 내지 수십 ㎛ 정도의 범위에서 선택적으로 형성할 수 있다.
도면에 있어서는 일례로 상기 기판(101) 상의 전면에 상기 실리카 박막(107)이 형성된 것을 일례로 보이고 있지만, 이러한 실리카 박막(107)은 기판 상에 선택적인 부분에만 형성될 수도 있다.
다음, 도 1과 도 2b 및 도 3d에 도시한 바와같이, 네 번째 단계(st4)로서, 상기 실리카 박막(107) 위로 원하는 부분에 대해서 선택적으로 금속 페이스트의 도포하여 금속 페이스트층(110)을 형성한다.
이때, 상기 금속 페이스트는 금속물질 예를들면 칼슘(Ca), 마그네슘(Mg), 금(Au), 은(Ag) 중에서 선택된 어느 하나 또는 둘 이상의 물질로 이루어지며 수 ㎛ 내지 수 십 ㎛ 의 직경을 갖는 마이크로 크기의 입자와 유기용매 예를들면 알코올, 에스테르, 톨루엔, 벤젠, 케톤류 중 선택된 어느 하나 단독 또는 둘 이상이 혼합된 것을 특징으로 하는 유기용매와 결합제 예를들면 폴리우레탄 또는 아크릴수지와 소량의 계면활성제가 혼합되어 이루어진 것이 특징이다.
이때, 상기 금속 페이스트의 함량비에 있어서 상기 금속 입자는 40 - 70 wt%가 됨으로써 상기 금속 페이스트의 점도는 3-20cp 정도가 되는 것이 특징이다.
전술한 바와같은 함량을 갖는 금속 페이스트를 상기 실리카 박막(107) 위로 닥터블레이드법, 인쇄법, 잉크 제팅법 중 어느 하나를 이용하여 특정 위치에 선택적으로 도포하여 금속 페이스트층(110)을 형성한다.
도면에 있어서는 일례로 닥터블레이드를 이용한 닥터블레이드법(코팅하려는 물질 용액을 기판 상에 소정량 도포한 후, 닥터블레이드(192)를 원하는 두께만큼 이격시킨 후 직진 운동시켜 상기 도포된 물질 용액을 얇게 코팅함으로서 일정한 두께의 물질층을 코팅하는 방법)을 진행하여 금속 페이스트층(110)을 형성하는 것을 일례로 나타내었다.
다음, 도 1과 도 2b 및 도 3e에 도시한 바와같이, 상기 금속 페이스트층을 건조시킨다.
상기 금속 페이스트층의 건조는 상온(20±15℃)에서 이루어지는 것이 바람직하며, 건조 시간은 1분 내지 30분 정도인 것이 바람직하다. 실험적으로 상기 금속 페이스트는 20℃의 상온의 분위기에서 15분간 방치 시 건조됨을 알 수 있었다.
다음, 도 1과 도 2c 및 도 3f에 도시한 바와같이, 다섯 번째 단계(st5)로서, 건조된 상태의 상기 금속 페이스트층(110)이 형성된 기판(101)을 열처리 장치(193) 예를들면 오븐, 퍼나스 또는 핫플레이트 중 어느 하나의 내부 또는 상부에 위치시킨 후 상기 기판(101)에 대해 열처리 공정을 진행하여 상기 실리카 박막(107)과 금속 페이스트층(110)의 반응을 유도한다.
이때, 상기 실리카 박막(107)과 금속 페이스트층(110)의 반응을 위한 열처리 온도는 상기 실리카 박막(107) 및 상기 금속 실리카 박막(107) 내부의 고분자 물질이 파괴되지 않는 범위 즉 50 - 120℃ 이며, 열처리 시간은 1 - 24시간인 것이 바람직하다.
다음, 도 1과 도 2d 및 도 3g와 도 3h에 도시한 바와같이, 여섯 번째 단계로. 상기 실리카 박막(107)과 금속 페이스트층(110)이 충분한 반응이 이루어지도록 열처리 공정을 완료한 기판(101)을 용기(195) 내부에 채워진 유기용매 예를들면 아세톤 용액(196)에 담그고, 상온(20±15℃)에서 초음파 세척기(미도시)를 사용하여 1분 내지 20분간 세척함으로써 상기 금속 페이스트층(110)을 제거한다.
이때, 상기 초음파 세척 단계에서 상기 실리카 박막(107)에 있어 상기 금속 페이스트층(110)과 반응한 고분자 물질로 이루어진 부분은 상기 금속 페이스트층(110) 함께 제거되며, 상기 금속 페이스트층(110)과 반응하지 않은 실리카층만 선택적으로 남아 도면에 있어서는 뾰족한 돌기 형상의 나노수준의 미세패턴(115)을 구조를 그 표면에 형성하게 됨으로써 본 발명의 실시예에 따른 나노수준의 미세패턴을 갖는 실리카 박막(107)을 완성한다.
도 4와 도 5는 각각 본 발명의 실시예에 따른 나노수준의 미세패턴을 갖는 실리카 박막을 전자 현미경을 이용하여 확대하여 찍은 AFM 사진이다.
도시한 바와같이, 본 발명의 실시예에 따라 제조된 나노수준의 미세패턴을 갖는 실리카 박막은 그 평균적인 표면 거칠기 값(Ra)이 1.3 nm 정도가 됨을 알 수 있으며, 미세패턴은 4 - 10nm 정도의 높이를 갖는 뽀쪽한 형태를 이룸을 알 수 있다.
이러한 구조를 갖는 나노수준의 미세패턴을 갖는 실리카 박막은 일례로 평판 디스플레이 중 반사형 또는 반사투과형 액정표시장치에 있어서는 미세 요철구조를 갖는 반사판을 형성하기 위한 베이스로 이용될 수 있으며, 나아가 나노 수준의 표면 거칠기를 가짐으로써 이의 상부에 형성되는 금속층 또는 절연층과의 접합력을 향상시키는 효과를 얻을 수 있으며, 평판 디스플레이 분야와 전자재료소재 산업 분야에 탬플레이트로 유용하게 사용될 수 있을 것이다.
101 : 기판
107 : 실리카 박막
115 : 미세패턴

Claims (16)

  1. 기판 상에 TEOS(Tetraethoxysilane)와 고분자 물질인 PEDOT:PSS(Poly(3,4-ethylenedioxythiophene):poly(styrenesulfonate)) 및 순수와 제 1 유기용매가 혼합된 용매를 포함하는 실리카 전구체 용액을 코팅하여 상기 고분자 물질이 분산된 실리카 박막을 형성하는 단계와;
    상기 실리카 박막 위로 금속 페이스트를 도포하여 금속 페이스트층을 형성하는 단계와;
    상기 실리카 박막과 상기 금속 페이스트층이 반응하도록 열처리하는 단계와;
    반응이 완료된 상기 금속 페이스트층을 제 2 유기용매를 이용하여 제거하여, 상기 실리카 박막의 표면에 나노 크기의 미세패턴을 형성하는 단계
    를 포함하는 것을 특징으로 하는 미세패턴을 구비한 실리카 박막의 제조 방법.

  2. 제 1 항에 있어서,
    상기 실리카 전구체 용액은 상기 TEOS(Tetraethoxysilane)와 고분자 물질인 PEDOT:PSS(Poly(3,4-ethylenedioxythiophene):poly(styrenesulfonate))이 각각 5 - 15wt% 와 0.2 - 1.0 wt%가 포함된 것이 특징인 미세패턴을 구비한 실리카 박막의 제조 방법.
  3. 제 2 항에 있어서,
    상기 순수와 상기 제 1 유기용매는
    1:1 내지 1:10의 비율로 혼합되며, 상기 제 1 유기용매는 에탄올인 것이 특징인 미세패턴을 구비한 실리카 박막의 제조 방법.

  4. 제 1 항에 있어서,
    상기 실리카 전구체 용액의 코팅은 스핀 코팅(Spin coating) 장치, 슬릿 코팅(Slit coating) 장치, 바 코팅(Bar coating) 장치, 잉크 젯 프린팅(Inkjet printing) 장치, 드롭 캐스팅(Drop casting) 장치 중 어느 하나를 이용하여 이루어지는 것이 특징인 미세패턴을 구비한 실리카 박막의 제조 방법.
  5. 제 1 항에 있어서,
    상기 실리카 전구체 용액을 코팅하여 상기 고분자 물질이 분산된 실리카 박막을 형성하는 단계는,
    상기 전구체 및 고분자물질이 파괴되지 않는 범위 내의 온도 및 시간에서 열처리를 진행하는 단계를 더 포함하는 것이 특징인 미세패턴을 구비한 실리카 박막의 제조 방법.

  6. 제 5 항에 있어서,
    상기 전구체 및 고분자물질이 파괴되지 않는 열처리 범위 내의 온도 및 시간은 50℃ 내지 120℃의 온도에서 1분 내지 30분인 것이 특징인 미세패턴을 구비한 실리카 박막의 제조 방법.
  7. 제 1 항에 있어서,
    상기 실리카 박막의 두께는 수 십 nm 내지 수십 ㎛ 인 것이 특징인 미세패턴을 구비한 실리카 박막의 제조 방법.
  8. 제 1 항에 있어서,
    상기 금속 페이스트는, 칼슘(Ca), 마그네슘(Mg), 금(Au), 은(Ag) 중에서 선택된 어느 하나 또는 둘 이상의 물질로 이루어지며 수 ㎛ 내지 수 십 ㎛ 의 직경을 갖는 마이크로 크기의 금속 입자와 제 3 유기용매와 결합제 및 계명활성제를 포함하는 것이 특징인 미세패턴을 구비한 실리카 박막의 제조 방법.
  9. 제 8 항에 있어서,
    상기 결합제는 폴리우레탄 또는 아크릴수지인 것이 특징인 미세패턴을 구비한 실리카 박막의 제조 방법.
  10. 제 8 항에 있어서,
    상기 금속 페이스트는 상기 금속 입자가 40 - 70 wt%가 되며, 점도는 3-20cp인 것이 특징인 미세패턴을 구비한 실리카 박막의 제조 방법.
  11. 제 10 항에 있어서,
    상기 금속 페이스트는 닥터블레이드법, 인쇄법, 잉크 제팅법 중 어느 하나에 의해 도포됨으로써 상기 금속 페이스트층을 형성하는 것이 특징인 미세패턴을 구비한 실리카 박막의 제조 방법.
  12. 제 1 항에 있어서,
    상기 금속 페이스트를 도포하여 상기 금속 페이스트층을 형성한 후에는 상기 금속 페이스트층을 상온(20±15℃)에서 1분 내지 30분간 건조시키는 단계를 진행하는 것이 특징인 미세패턴을 구비한 실리카 박막의 제조 방법.
  13. 제 1 항에 있어서,
    상기 실리카 박막과 상기 금속 페이스트층이 반응하도록 하는 열처리는,
    50 - 120℃ 의 온도 분위기에서 1 - 24 시간 진행하는 것이 특징인 미세패턴을 구비한 실리카 박막의 제조 방법.
  14. 제 13 항에 있어서,
    상기 열처리는 오븐, 퍼나스, 핫플레이트 중 어느 하나를 이용하여 진행하는 것이 특징인 미세패턴을 구비한 실리카 박막의 제조 방법.
  15. 제 1 항에 있어서,
    상기 제 2 유기용매는 아세톤인 것이 특징인 미세패턴을 구비한 실리카 박막의 제조 방법.
  16. 제 1 항에 있어서,
    상기 반응이 완료된 상기 금속 페이스트층을 제 2 유기용매를 이용하여 제거하여, 상기 실리카 박막의 표면에 나노 크기의 미세패턴을 형성하는 단계는,
    상기 반응이 완료된 상기 실리카 박막 및 상기 금속 페이스트층을 제 2 유기용매가 담긴 용기에 담근 후 초음파 세척을 진행하는 단계를 더 포함하며,
    상기 초음파 세척은 상온(20±15℃)에서 1분 내지 20분간 진행하는 것이 특징인 미세패턴을 구비한 실리카 박막의 제조 방법.
KR1020120048326A 2012-05-07 2012-05-07 나노구조의 미세패턴을 갖는 실리카 박막 제조방법 KR101886303B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120048326A KR101886303B1 (ko) 2012-05-07 2012-05-07 나노구조의 미세패턴을 갖는 실리카 박막 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120048326A KR101886303B1 (ko) 2012-05-07 2012-05-07 나노구조의 미세패턴을 갖는 실리카 박막 제조방법

Publications (2)

Publication Number Publication Date
KR20130124864A KR20130124864A (ko) 2013-11-15
KR101886303B1 true KR101886303B1 (ko) 2018-08-07

Family

ID=49853514

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120048326A KR101886303B1 (ko) 2012-05-07 2012-05-07 나노구조의 미세패턴을 갖는 실리카 박막 제조방법

Country Status (1)

Country Link
KR (1) KR101886303B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102046293B1 (ko) * 2012-05-07 2019-11-19 엘지디스플레이 주식회사 투명 도전막의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294364A (ja) 2005-04-08 2006-10-26 Seiko Epson Corp 有機エレクトロルミネッセンス装置の製造方法、有機エレクトロルミネッセンス装置、電子機器
JP2007035441A (ja) 2005-07-27 2007-02-08 Seiko Epson Corp 電気光学装置の製造方法、および電気光学装置
JP2009076282A (ja) 2007-09-19 2009-04-09 Seiko Epson Corp 吐出液、吐出液セット、薄膜パターン形成方法、薄膜、発光素子、画像表示装置、および、電子機器
WO2012133414A1 (ja) 2011-03-28 2012-10-04 Ｊｘ日鉱日石エネルギー株式会社 凹凸構造を有する基板の製造方法及びそれを用いた有機ｅｌ素子の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294364A (ja) 2005-04-08 2006-10-26 Seiko Epson Corp 有機エレクトロルミネッセンス装置の製造方法、有機エレクトロルミネッセンス装置、電子機器
JP2007035441A (ja) 2005-07-27 2007-02-08 Seiko Epson Corp 電気光学装置の製造方法、および電気光学装置
JP2009076282A (ja) 2007-09-19 2009-04-09 Seiko Epson Corp 吐出液、吐出液セット、薄膜パターン形成方法、薄膜、発光素子、画像表示装置、および、電子機器
WO2012133414A1 (ja) 2011-03-28 2012-10-04 Ｊｘ日鉱日石エネルギー株式会社 凹凸構造を有する基板の製造方法及びそれを用いた有機ｅｌ素子の製造方法

Also Published As

Publication number Publication date
KR20130124864A (ko) 2013-11-15

Similar Documents

Publication Publication Date Title
US10782804B2 (en) Method of forming a composite conductive film
JP4326190B2 (ja) 可とう性成形型及びその製造方法
CN101641219B (zh) 使用掩模材料在基底上形成功能性材料的图案的方法
US20070066078A1 (en) Method of producing a substrate having areas of different hydrophilicity and/or oleophilicity on the same surface
KR101324104B1 (ko) 그라핀 필름 및 패턴 제조 방법
US10583677B2 (en) Nanoporous stamp printing of nanoparticulate inks
US20130126468A1 (en) Method for manufacturing nano wire grid polarizer
CN1773340A (zh) 制造平板显示器的方法和设备
US20180155567A1 (en) Ink composition for printing, and printing method using same
CN105140393B (zh) 一种复合膜结构聚合物柔性基板及其制作方法
JP2013531808A (ja) 基板のハイスループット、ミクロンスケールエッチングのためのステンシルならびにその製造方法および使用方法
KR101886303B1 (ko) 나노구조의 미세패턴을 갖는 실리카 박막 제조방법
KR101291727B1 (ko) 임프린트 레진의 제조방법 및 임프린팅 방법
Choi et al. Reverse offset printing of transparent metal mesh electrodes using an imprinted disposable cliché
Liang et al. Femtosecond Laser Patterning Wettability‐Assisted PDMS for Fabrication of Flexible Silver Nanowires Electrodes
TW200417783A (en) Glass substrate for flat panel display and manufacturing method thereof
CN109428007B (zh) 一种显示基板的制备方法、显示基板及显示装置
CN105242493A (zh) 一种紫外光固化纳米压印光刻胶及其制备方法
KR20060112863A (ko) 비기공성 몰드를 이용한 초미세 그레이팅 제조 방법
JP2011014829A (ja) パターン化膜およびその形成方法
CN103503114A (zh) 具有纳米图案的透明衬底及其制造方法
KR20080001029A (ko) 패턴 형성방법 및 이를 이용한 컬러필터기판 제조방법
KR20130076366A (ko) 금속 나노 입자를 함유한 전도성 고분자 전극 형성 방법 및 에칭액
KR101431225B1 (ko) 잉크 전사를 통한 패턴 형성방법
TWI479512B (zh) 製備一具有一預定圖案奈米碳管膜的導電板的方法及具有一預定圖案奈米碳管膜的導電板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant