KR101884238B1 - 연마 시스템 및 이를 이용한 평탄화 방법 - Google Patents

연마 시스템 및 이를 이용한 평탄화 방법 Download PDF

Info

Publication number
KR101884238B1
KR101884238B1 KR1020170009549A KR20170009549A KR101884238B1 KR 101884238 B1 KR101884238 B1 KR 101884238B1 KR 1020170009549 A KR1020170009549 A KR 1020170009549A KR 20170009549 A KR20170009549 A KR 20170009549A KR 101884238 B1 KR101884238 B1 KR 101884238B1
Authority
KR
South Korea
Prior art keywords
polishing
polishing pad
porous layer
slurry
semiconductor substrate
Prior art date
Application number
KR1020170009549A
Other languages
English (en)
Other versions
KR20180085901A (ko
Inventor
강현구
임성진
송기철
김성민
장수진
Original Assignee
에스케이하이닉스 주식회사
주식회사 리온에스엠아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사, 주식회사 리온에스엠아이 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170009549A priority Critical patent/KR101884238B1/ko
Publication of KR20180085901A publication Critical patent/KR20180085901A/ko
Application granted granted Critical
Publication of KR101884238B1 publication Critical patent/KR101884238B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/11Lapping tools
    • B24B37/20Lapping pads for working plane surfaces
    • B24B37/22Lapping pads for working plane surfaces characterised by a multi-layered structure
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/11Lapping tools
    • B24B37/20Lapping pads for working plane surfaces
    • B24B37/26Lapping pads for working plane surfaces characterised by the shape of the lapping pad surface, e.g. grooved
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B57/00Devices for feeding, applying, grading or recovering grinding, polishing or lapping agents
    • B24B57/02Devices for feeding, applying, grading or recovering grinding, polishing or lapping agents for feeding of fluid, sprayed, pulverised, or liquefied grinding, polishing or lapping agents
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/0206Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02065Cleaning during device manufacture during, before or after processing of insulating layers the processing being a planarization of insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

연마 시스템 및 이를 이용한 평탄화 방법에 관한 기술이다. 본 실시예의 연마 시스템은 고단차 영역, 단차 에지 영역 및 저단차 영역을 가지며 층간 절연막 및 패시베이션막이 순차적으로 적층된 반도체 기판을 평탄화시키기 위한 연마 시스템으로서, 제 1 압력하에서, 상기 반도체 기판의 고단차 영역상의 패시베이션막을 제거하기 위한 제 1 연마 패드, 및 상기 제 1 압력보다 높은 제 2 압력하에서, 상기 고단차 영역의 상기 층간 절연막을 제거하기 위한 제 2 연마 패드를 포함한다. 이때, 상기 제 1 연마 패드와 상기 제 2 연마 패드는 서로 상이한 물질로 구성되며, 상기 제 2 연마 패드는 제 1 비다공층, 및 상기 제 1 비다공층 상에 형성되며 상기 반도체 기판과 대응하는 면에 복수의 마이크로 홀 또는 복수의 그루브가 형성된 제 2 비다공층을 포함한다.

Description

연마 시스템 및 이를 이용한 평탄화 방법{Polishing System And Method of Planarization Using the Same}
본 발명은 반도체 집적 회로 장치 및 그 제조방법에 관한 것으로, 보다 구체적으로는 연마 시스템 및 이를 이용한 평탄화 방법에 관한 것이다.
반도체 소자의 고집적화 및 고밀도화에 따라, 와이어(wire) 패턴 또는 배선(interconnection)의 소형화가 요구되고 있다. 이에 따라, 반도체 소자의 배선 수 역시 기하급수적으로 증대되고 있다. 이에 따라, 반도체 소자의 기판 결과물에 평탄화막을 해결할 수 없는 고단차가 발생될 수 있다.
특히, 반도체 메모리 소자, 특히, 낸드 플래시 메모리 소자의 경우, 집적 밀도를 개선하기 위하여, 수십 층에 달하는 메모리 셀들이 적층되어 구성될 수 있다. 이로 인해, 수십 층의 메모리 셀들이 적층된 셀 영역과 제어 회로들이 형성되는 주변 영역간에 상기 적층된 셀들의 높이 수준의 고단차가 발생될 수 있다.
종래에는 고단차 영역과 저단차 영역을 평탄화시키기 위하여, 층간 절연막을 형성한 다음, 셀 영역 상의 층간 절연막을 포토리소그라피 공정에 의해 일정 두께만큼 제거한 후에, 잔류하는 층간 절연막을 CMP(chemical mechanical polishing) 공정으로 제거하였다.
상기 고단차 제거 공정은 포토리소그래피 공정을 수반하기 때문에 공정이 복잡해지는 문제점이 있다.
본 발명은 포토 리소그라피 공정 없이 CMP 공정만으로 고단차를 제거할 수 있는 연마 시스템 및 이를 이용한 평탄화 방법을 제공하는 것이다.
상기한 본 발명의 일 실시예에 따른 평탄화 방법은 고 단차 영역, 단차 에지 영역 및 저단차 영역을 갖는 반도체 기판 상에 층간 절연막을 형성하는 단계, 및 상기 고단차 영역 및 상기 단차 에지 영역의 상기 층간 절연막을 적층형 비다공성 연마 패드 및 고제거율 슬러리를 이용하여 연마하는 단계를 포함한다. 상기 비공성 연마 패드는 제 1 비다공층, 및 상기 제 1 비다공층 상에 형성되며 상기 반도체 기판과 대응하는 면에 복수의 마이크로 홀 또는 복수의 그루브가 형성된 제 2 비다공층을 포함한다.
또한, 본 발명의 일 실시예에 따른 연마 시스템은 고단차 영역, 단차 에지 영역 및 저단차 영역을 가지며 층간 절연막 및 패시베이션막이 순차적으로 적층된 반도체 기판을 평탄화시키기 위한 연마 시스템으로서, 제 1 압력하에서, 상기 반도체 기판의 고단차 영역상의 패시베이션막을 제거하기 위한 제 1 연마 패드, 및 상기 제 1 압력보다 높은 제 2 압력하에서, 상기 고단차 영역의 상기 층간 절연막을 제거하기 위한 제 2 연마 패드를 포함한다. 이때, 상기 제 1 연마 패드와 상기 제 2 연마 패드는 서로 상이한 물질로 구성되며, 상기 제 2 연마 패드는 제 1 비다공층, 및 상기 제 1 비다공층 상에 형성되며 상기 반도체 기판과 대응하는 면에 복수의 마이크로 홀 또는 복수의 그루브가 형성된 제 2 비다공층을 포함한다.
본 발명에 의하면, 경도가 높은 적층형 비다공성 연마 패드 및 고제거율 슬러리를 이용하여, 고단차 영역상의 층간 절연막을 제거한다. 이에 따라, 포토리소그라피 공정 도입 없이, 고단차 영역상의 층간 절연막을 연마 균일도를 유지하며 제거할 수 있다.
1은 본 발명의 일 실시예에 따른 연마 패드 및 연마 방법을 설명하기 위한 연마 시스템을 보여주는 단면도이다.
도 2 내지 도 6는 본 발명의 다양한 실시예에 따른 연마 패드 구조를 설명하기 위한 도면들이다.
도 7은 본 발명의 슬러리 특성을 보여주는 그래프이다.
도 8 및 도 9는 본 발명의 일 실시예에 따른 반도체 소자의 평탄화 방법을 설명하기 위한 각 공정별 단면도이다.
도 10은 본 발명의 다른 실시예에 따른 연마 시스템을 개략적으로 나타낸 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도 1은 본 발명의 일 실시예에 따른 연마 패드 및 연마 방법을 설명하기 위한 연마 시스템을 보여주는 단면도이다.
도 1을 참조하면, 연마 시스템(100)은 연마 패드(150) 및 연마 용액(160)을 포함할 수 있다. 또한, 연마 시스템(100)은 연마될 개체, 즉, 웨이퍼(110: 혹은 반도체 기판), 연마 테이블(140) 및 연마 헤드(130) 중 하나 이상을 추가로 포함할 수 있다. 또한, 연마 패드(150)를 연마 테이블(140)에 부착하기 위해 접착층(170)이 추가로 사용될 수 있다.
연마 용액(160, 이하, 슬러리)는 연마 패드(150)의 주 표면에 위치될 수 있다. 예를 들어, 상기 슬러리(160)는 웨이퍼(110)와 연마 패드(150) 사이의 계면에 위치될 수 있다. 본 발명의 실시예에 따른 슬러리(160)는 이하에서 보다 자세히 후술될 것이다.
웨이퍼(110)는 웨이퍼 헤드(130)에 의해 지지될 수 있다. 웨이퍼(110)의 주 표면을 연마하기 위하여, 연마 헤드(130)는 연마 패드(150)의 연마 표면에 대해 웨이퍼(110)를 가압할 수 있다. 이어서, 연마 패드(150)가 장착된 연마 테이블(140) 및/또는 연마 헤드(130)를 상호 회전하고, 웨이퍼(110)가 연마 패드(150)의 연마 표면을 가로 질러 병진 이동하므로써, 웨이퍼(110)의 주 표면을 평탄화시킬 수 있다.
본 실시예의 연마 패드(150)는 도 2에 도시된 바와 같이, 적층된 복수의 비다공층들(152,154)로 구성될 수 있다. 예를 들어, 본 실시예의 연마 패드(150)는 제 1 비다공층(152) 및 제 2 비다공층(154)의 적층 구조로 구성될 수 있다. 상기 연마 패드(150)를 구성하는 제 1 및 제 2 비다공층(152,154)은 중합체 수지를 포함할 수 있다. 중합체 수지는 임의의 적합한 중합체 수지일 수 있다. 전형적으로, 중합체 수지는 열경화성 수지, 열가소성 엘라스토머, 열가소성 폴리우레탄, 폴리올레핀, 폴리카르보네이트, 폴리비닐알콜, 나일론, 엘라스토머성 고무, 스티렌계 중합체, 폴리방향족 화합물, 플루오로중합체, 폴리이미드, 가교된 폴리우레탄, 가교된 폴리올레핀, 폴리에테르, 폴리에스테르, 폴리아크릴레이트, 엘라스토머성 폴리에틸렌, 폴리테트라플루오로에틸렌, 폴리에틸렌테레프탈레이트, 폴리이미드, 폴리아라미드, 폴리아릴렌, 폴리스티렌, 폴리메틸메타크릴레이트, 그의 공중합체 및 블록 공중합체, 및 그의 혼합물 및 블렌드로 이루어진 군으로부터 선택될 수 있다.
또한, 중합체 수지는 전형적으로 예비 성형된 중합체 수지일 수 있다. 예를 들어, 열가소성 폴리우레탄은 우레탄 예비중합체, 예컨대 이소시아네이트, 디-이소시아네이트, 및 트리-이소시아네이트 예비중합체와 이소시아네이트 반응성 모이어티를 함유한 예비중합체와의 반응에 의해 형성될 수 있다. 적절한 이소시아네이트 반응성 모이어티는 아민 및 폴리올을 포함할 수 있다.
또한, 연마 패드(150)를 형성하는데 사용되는 중합체 수지 또는 다른 물질은, 예를 들어, 관련 기술분야에 공지된 바와 같은, 임의의 적합한 경도를 가질 수 있다. 본 실시예에의 제 1 및 제 2 비다공층(152,154)으로는 예를 들어 폴리우레탄을 이용할 수 있다.
또한, 상기 제 1 비다공층(152) 및 제 2 비다공층(154) 모두는 그 이름에서 나타내는 바와 같이 고경도를 갖도록 막 내부에 어떠한 기공도 포함하지 않는다. 또한, 제 1 비다공층(152) 및 제 2 비다공층(154)은 동일한 경도를 갖거나, 서로 다른 경도를 가질 수 있다. 또한, 제 1 비다공층(152)은 제 2 비다공층(154)보다 더 큰 경도를 갖도록 구성될 수 있다.
예를 들어, 제 1 비다공층(152)은 53 내지 90 쇼어(shore) A의 고경도를 가질 수 있고, 0.48 내지 1.0 g/㎤의 밀도(density)를 가지며, 0.8 내지 2.0mm 두께로 형성될 수 있다. 제 2 비다공층(154)은 60 내지 75 쇼어 D의 고경도를 가질 수 있고, 1.0 내지 1.2 g/㎤의 밀도를 가지며, 1.0 내지 1.2mm 두께로 형성될 수 있다.
당업자에게 잘 알려진 바와 같이, 일반적인 연마 패드는 그 내부에 기공을 포함하고 있었다. 연마 패드 내부의 기공은 연마 패드를 연성화시킴과 더불어, 슬러리를 수용(收容)하는 기능을 갖는다. 이에 따라, 상기 기공에 포함된 슬러리에 의해 웨이퍼 표면 반응을 보다 활성화시킬 수 있었다. 반면, 상기 기공으로 인해 소프트해진 상기 연마 패드는 CMP 공정을 위한 가압시 단차의 에지 부분을 커버링하게 되어, 단차의 에지 부분의 마모량을 상대적으로 증대시킨다. 이로 인해 단차 에지 부분의 마모량이 증대되어 연마 균일도가 현격히 저하되는 문제점이 있었다.
하지만, 본 실시예의 경우, 기공을 포함하지 않는 비다공성 물질로서 연마 패드를 구성하기 때문에, CMP 공정을 위해 가압하더라도, 연마 패드(150)는 단차 에지 부분이 감싸여지도록 휘어지지 않는다. 이에 따라, 고단차 영역의 중심부(셀 영역 중심부)의 층간 절연막의 연마 속도와 거의 비슷하게 단차 에지 부분의 층간 절연막이 제거될 수 있다.
대신, 기공의 부재로 인한 표면 반응 저하를 보상하기 위하여, 웨이퍼(110) 표면과 대치되는 제 2 물질층(154)의 표면에 도 3에 도시된 바와 같이, 복수의 마이크로 홀(H)을 형성할 수 있다. 복수의 마이크로 홀(H)은 스퀘어(square) 또는 벌집 구조로 형성될 수 있다. 예를 들어, 마이크로 홀(H)은 160 내지 180 ㎛의 선폭(직경)을 가질 수 있고, 0.1 내지 750㎛의 깊이를 가질 수 있다. 또한, 상기 마이크로 홀(H)들은 250 내지 1000㎛ 피치(pitch)를 가지고 배열될 수 있다.
또한, 제 2 물질층(154)은 도 4에 도시된 바와 같이, 마이크로 홀(H) 대신 복수의 그루브(groove :g)를 포함하도록 형성될 수 있다. 상기 그루브는 웨이브(wave) 형태를 갖도록 형성될 수 있다. 상기 그루브(g)는 500㎛의 폭과, 10 내지 800㎛의 깊이, 및 1500 내지 3000㎛의 피치를 가지고 배열될 수 있다.
또한, 도 5 및 도 6에 도시된 바와 같이, 제 2 물질층(154b)의 상부 표면에 복수의 마이크로 홀(H) 및 복수의 그루브(g)가 동시에 형성될 수 있다. 예를 들어, 그루브(g) 사이에 복수의 마이크로 홀(H)들이 배열될 수 있으며, 이들 그루브(g) 및 마이크로 홀(H)은 동심원 형태로 배열될 수 있다.
이와 같은 마이크로 홀(H) 및/또는 그루브(g)는 예를 들어, 레이저 빔 처리에 의해 형성될 수 있고, 마이크로 홀(H) 및/또는 그루브(g)는 슬러리를 수용하여 계면 활성화를 촉진시킬 수 있다.
또한, 본 발명의 실시예에 따른 슬러리는 예를 들어 산화막 연마율이 8,000 Å/min 이상인 콜로이달 세리아(colloidal ceria) 성분을 포함하는 고제거율(High removal rate) 슬러리가 이용될 수 있다. 특히, 본 발명의 슬러리는 PH 3 내지 4 수준을 가질 수 있으며, 산화막 표면과의 친화력을 개선하면서 CMP 반응의 활성화를 위하여, 제타 포텐셜(Zeta-potential)이 약 35 내지 45mV 보다 구체적으로는 40 mV가 되는 물질이 이용될 수 있다. 예를 들어, 본 실시예의 고제거율 슬러리로는 국제공개번호 WO 2013-1385598에 개시된 슬러리들이 이용될 수 있을 것이다.
상기와 같은 제타 포텐셜 값은 도 7에 도시된 바와 같이 일반적인 산화막 및 산화막 제거 슬러리 대비 상당히 큰 값에 해당하기 때문에, 산화막과의 CMP 제거율을 크게 개선할 수 있다.
본 실시예의 연마 패드 및 슬러리를 이용하여 반도체 기판을 평탄화하는 방법에 대해 도 8 및 도 9를 참조하여 설명하도록 한다.
도 8을 참조하면, 고단차 영역에 해당하는 셀 영역(A) 및 저단차 영역에 해당하는 주변 영역(B)을 포함하는 반도체 기판(100) 상부에 층간 절연막(220) 및 패시베이션막(230)이 순차적으로 형성된다. 이때, 상기 고단차는 셀 영역(A)상에 적층 메모리 셀(210)이 형성됨에 따라 발생될 수 있다. 층간 절연막(220)은 예를 들어, 실리콘 산화막을 포함할 수 있고, 패시베이션막(230)은 실리콘 질화막을 포함할 수 있다. 또한, 패시베이션막(230)은 층간 절연막(220)보다 박막으로 형성될 수 있다.
셀 영역(A)의 패시베이션막(230) 및 층간 절연막(220)을 상술한 비다공성 적층형 연마 패드(150) 및 고제거율 슬러리를 이용하여 별도의 포토리소그라피 공정 요구 없이 CMP 공정만으로 제거한다.
종래의 다공성 연마 패드를 이용하는 경우, 다공성 연마 패드는 그것의 소프트한 특성으로 인해, CMP 공정을 위한 가압시, 층간 절연막(220)의 단차 에지 부분(E)에서 심하게 휘어지게 된다. 이에 따라, 단차 에지 부분(E)의 상면 및 측면은 상기 다공성 연마 패드에 의해 감싸진 상태로 연마가 진행될 수 있다. 이로 인해, 단차 에지 부분(E)은 연마에 필요한 기본 압력(P0, 셀 영역 중심의 인가 압력) 외에, 측면에서 인가되는 추가 압력(2δp)을 더 인가받게 되어, 단차 에지 부분(E)의 연마율이 급격히 증대되었다.
한편, 본 실시예와 같이 비다공성 적층형 연마 패드(150)를 이용하여 층간 절연막(220)을 연마하는 경우, 비다공성 적층형 연마 패드(150)는 일정 압력(P0)을 가하면서 층간 절연막(220)과 접촉된다. 이때, 상기 비다공성 적층형 연마 패드(150)는 상술한 바와 같이, 기공을 포함하고 있지 않으므로, 종래 연마 패드 대비 매우 단단한 물성을 가질 수 있다. 이에 따라, 일정 압력(P0)을 가하면서 층간 절연막(220)과 접촉시, 단차 에지 부분(E)에서 낮은 단차 지역으로 휘어지는 특성(예컨대, 단차 에지를 감싸는 현상)이 종래에 비해 덜하다. 이에 따라, 단차 에지 부분에 압력(P0+δp)은 종래 연마 패드를 이용하였을 때의 압력(P0+2δp)보다 감소되므로, 단차 에지 부분(E)의 연마율이 낮아진다.
또한, 본 실시예의 슬러리는 산화막에 대한 연마율이 8,000 Å/min 수준의 고제거율 슬러리를 이용함에 따라, 셀 영역(A) 중심의 층간 절연막(220)이 빠른 속도로 연마될 수 있다.
이에 따라, 도 9에 도시된 바와 같이, 단차 에지 부분(E)의 층간 절연막(220)의 연마 속도는 늦추는 대신 셀 중심 영역의 층간 절연막(220)의 연마 속도는 증대시켜, 셀 영역(A) 상의 층간 절연막(220)을 포토리소그라피 공정 없이 고르게 평탄화시킬 수 있다.
또한, 본 발명의 연마 시스템(100a)은 도 10에 도시된 바와 같이, 연마 테이블(140) 상에 제 1 연마 패드(150a), 제 2 연마 패드(150b) 및 제 3 연마 패드(150c)를 포함할 수 있다. 또한, 연마 시스템(100a)는 제 1 연마 패드(150a)에 대응되는 제 1 연마 헤드(130a), 제 2 연마 패드(150b)에 대응되는 제 2 연마 헤드(130b) 및 제 3 연마 패드(150c)에 대응되는 제 3 연마 헤드(130c)를 포함할 수 있다.
여기서, 제 1 및 제 3 연마 패드(150a, 150c)는 다공성 물질층, 비다공성 물질층, 또는 복수의 비다공성 물질층등 상기 제 2 연마 패드(150b)와 동일하거나 상이한 물질로 구성될 수 있다.
제 2 연마 패드(130b)는 도 2 내지 도 6에 제시된 적어도 하나의 형태를 갖는 적층형 비다공성 물질층으로 구성될 수 있다.
또한, 제 1 및 제 3 연마 헤드(130a,130c)는 50 내지 150 rpm으로 회전될 수 있고, 제 2 연마 헤드(130b)는 120 내지 150 rpm으로 회전될 수 있다.
이와 같은 연마 시스템(100a)에 의해, 상기 도 8에 도시된 고단차를 갖는 반도체 기판이 효과적으로 평탄화될 수 있다.
먼저, 셀 영역(A) 상의 패시베이션막(230)이 제거될 수 있도록 반도체 기판(200)은 제 1 연마 헤드(130a)에 장착된 후, 제 1 연마 패드(150a)와의 기계적 마찰을 통해 상기 셀 영역(A)상의 패시베이션막(230)을 연마, 제거한다. 이때, 슬러리는 일반 슬러리를 이용할 수 있다. 이때, 제 1 연마 패드(130a)에 1 내지 3 psi 압력, 보다 자세하게는 1 내지 2 psi 압력이 인가될 수 있다.
다음, 반도체 기판(200)은 제 2 연마 헤드(130b)에 장착되고, 제 2 연마 패드(150b)와의 기계적 마찰을 통해, 상기 셀 영역(A)상의 층간 절연막(220)을 연마, 제거한다. 이때, 슬러리는 상술한 고제거율 슬러리가 이용될 수 있으며, 제 2 연마 패드(130b)에 2 내지 4 psi 압력, 보다 자세하게는 3 내지 4 psi 압력이 인가될 수 있다.
이어서, 반도체 기판(200)은 제 3 연마 헤드(130c)에 장착된 후, 제 3 연마 패드(150c)와의 기계적 마찰을 통해, 상기 주변 영역(B) 상의 패시베이션막(230)을 연마, 제거한다. 이때, 슬러리는 일반 슬러리를 이용할 수 있으며, 2 내지 4 psi 압력하에서 진행될 수 있다.
즉, 본 실시예에 따르면, 연마 테이블 상에 재질 및 인가 압력이 상이한 복수의 연마 패드를 설치한다. 상대적으로 연성의 연마 패드상에서는 박막의 패시베이션막을 제거하고, 상대적으로 경성의 연마 패드 상에서는 고압하에서 후막의 층간 절연막을 제거한다.
또한, 경성의 연마 패드상에서 후막의 층간 절연막 제거시, 연마 헤드의 회전 속도 및 압력을 상대적으로 증대시켜 연마 효율을 개선할 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
130 : 연마 헤드 150 : 연마 패드
152 : 제 1 비다공층 154 : 제 2 비다공층

Claims (16)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 고단차 영역, 단차 에지 영역 및 저단차 영역을 가지며 층간 절연막 및 패시베이션막이 순차적으로 적층된 반도체 기판을 평탄화시키기 위한 연마 시스템으로,
    제 1 압력하에서, 상기 반도체 기판의 고단차 영역상의 패시베이션막을 제거하기 위한 제 1 연마 패드; 및
    상기 제 1 압력보다 높은 제 2 압력하에서, 상기 고단차 영역의 상기 층간 절연막을 제거하기 위한 제 2 연마 패드를 포함하며,
    상기 제 1 연마 패드와 상기 제 2 연마 패드는 서로 상이한 물질로 구성되며,
    상기 제 2 연마 패드는
    제 1 비다공층, 및
    상기 제 1 비다공층 상에 형성되며 상기 반도체 기판과 대응하는 면에 복수의 마이크로 홀 또는 복수의 그루브가 형성된 제 2 비다공층을 포함하는 연마 시스템.
  9. 제 8 항에 있어서,
    상기 제 1 연마 패드 상부에 상기 반도체 기판을 지지 및 회전시키기 위한 제 1 연마 헤드가 더 설치되고,
    상기 제 2 연마 패드 상부에 상기 반도체 기판을 지지 및 회전시키기 위한 제 2 연마 헤드가 더 설치되는 연마 시스템.
  10. 제 9 항에 있어서,
    상기 제 2 연마 헤드는 상기 1 연마 헤드보다 빠른 속도로 회전하는 연마 시스템.
  11. 제 10 항에 있어서,
    상기 제 1 연마 헤드는 50 내지 150 rpm으로 회전하고,
    상기 제 2 연마 헤드는 120 내지 150 rpm으로 회전하는 연마 시스템.
  12. 제 8 항에 있어서,
    상기 제 1 압력은 1 내지 2 psi 이고,
    상기 제 2 압력은 3 내지 4 psi인 연마 시스템.
  13. 제 9 항에 있어서,
    상기 제 1 연마 패드와 상기 제 1 연마 헤드 사이에 제 1 슬러리가 주입되고,
    상기 제 2 연마 패드와 상기 제 2 연마 헤드 사이에 제 2 슬러리가 주입되는 연마 시스템.
  14. 제 13 항에 있어서,
    상기 제 2 슬러리는 상기 제 1 슬러리보다 실리콘 산화막 연마율이 더 높은 연마 시스템.
  15. 제 14 항에 있어서,
    상기 제 2 슬러리는 제타 포텐셜(zeta potential)이 35 내지 45 mV이고, PH가 3 내지 4인 콜로이달 세리아(colloidal ceria) 물질을 포함하는 연마 시스템.
  16. 제 8 항에 있어서,
    상기 제 1 비다공층 및 제 2 비다공층 중 적어도 하나는, 열경화성 수지, 열가소성 엘라스토머, 열가소성 폴리우레탄, 폴리올레핀, 폴리카르보네이트, 폴리비닐알콜, 나일론, 엘라스토머성 고무, 스티렌계 중합체, 폴리방향족 화합물, 플루오로중합체, 폴리이미드, 가교된 폴리우레탄, 가교된 폴리올레핀, 폴리에테르, 폴리에스테르, 폴리아크릴레이트, 엘라스토머성 폴리에틸렌, 폴리테트라플루오로에틸렌, 폴리에틸렌테레프탈레이트, 폴리이미드, 폴리아라미드, 폴리아릴렌, 폴리스티렌, 폴리메틸메타크릴레이트, 그의 공중합체 및 블록 공중합체, 및 그의 혼합물 및 블렌드로 이루어진 군으로부터 선택되는 연마 시스템.
KR1020170009549A 2017-01-20 2017-01-20 연마 시스템 및 이를 이용한 평탄화 방법 KR101884238B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170009549A KR101884238B1 (ko) 2017-01-20 2017-01-20 연마 시스템 및 이를 이용한 평탄화 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170009549A KR101884238B1 (ko) 2017-01-20 2017-01-20 연마 시스템 및 이를 이용한 평탄화 방법

Publications (2)

Publication Number Publication Date
KR20180085901A KR20180085901A (ko) 2018-07-30
KR101884238B1 true KR101884238B1 (ko) 2018-08-02

Family

ID=63048412

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170009549A KR101884238B1 (ko) 2017-01-20 2017-01-20 연마 시스템 및 이를 이용한 평탄화 방법

Country Status (1)

Country Link
KR (1) KR101884238B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210092376A (ko) * 2020-01-15 2021-07-26 오씨아이 주식회사 연마제 및 이를 이용한 평탄화 방법
KR102526513B1 (ko) * 2021-05-26 2023-04-26 에스케이엔펄스 주식회사 연마패드 접착필름, 이를 포함하는 연마패드 적층체 및 웨이퍼의 연마방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100465649B1 (ko) * 2002-09-17 2005-01-13 한국포리올 주식회사 일체형 연마 패드 및 그 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07111962B2 (ja) * 1992-11-27 1995-11-29 日本電気株式会社 選択平坦化ポリッシング方法
EP2785496B1 (en) * 2011-11-29 2021-11-24 CMC Materials, Inc. Polishing pad with foundation layer and polishing surface layer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100465649B1 (ko) * 2002-09-17 2005-01-13 한국포리올 주식회사 일체형 연마 패드 및 그 제조 방법

Also Published As

Publication number Publication date
KR20180085901A (ko) 2018-07-30

Similar Documents

Publication Publication Date Title
TWI500480B (zh) 具有粒子於聚合基質內之cmp多孔墊及藉其拋光基板之方法
US6964604B2 (en) Fiber embedded polishing pad
US20160375546A1 (en) Polishing layer of polishing pad and method of forming the same and polishing method
KR100770852B1 (ko) 화학 기계적 평탄화용 그루브형 연마 패드
US7101501B2 (en) Single-layer polishing pad and method producing the same
KR100509659B1 (ko) 반도체장치기판연마공정
US6908366B2 (en) Method of using a soft subpad for chemical mechanical polishing
KR100638289B1 (ko) 구조화된 웨이퍼의 표면 변형 방법
CN101352844B (zh) 用于化学机械抛光的抛光垫及应用其的化学机械抛光方法
KR101884238B1 (ko) 연마 시스템 및 이를 이용한 평탄화 방법
US6989117B2 (en) Polishing pads with polymer filled fibrous web, and methods for fabricating and using same
JP2018171702A (ja) ケミカルメカニカル研磨パッド
WO2006026315A1 (en) A stacked polyuretahane polishing pad
US20040097174A1 (en) Method for polishing semiconductor wafer and polishing pad for the same
JP6067481B2 (ja) 研磨パッド、研磨方法、および研磨パッドの製造方法
CN113039041B (zh) 抛光层用聚氨酯、抛光层及抛光垫
WO2006095643A1 (ja) 研磨パッド
JP7220130B2 (ja) 研磨パッド及び研磨パッドの製造方法
WO2002100593A2 (en) Polishing pads with polymer filled fibrous web, and methods for fabricating and using same
US20230219191A1 (en) Polishing pad, chemical mechanical polishing apparatus including the same, and method for manufacturing semiconductor device using the same
TW202112495A (zh) 具有葉狀突出結構之cmp拋光墊
US20230398659A1 (en) Polishing Pad for Chemical Mechanical Polishing and Method
US20240181597A1 (en) Dual-layer cmp polishing subpad
James CMP polishing pads
KR20210119896A (ko) 지지체 상에 폴리싱 요소를 갖는 cmp 폴리싱 패드

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant