KR101875045B1 - 반도체 웨이퍼 처리장치용 면상 발열체 및 그 제조방법 - Google Patents

반도체 웨이퍼 처리장치용 면상 발열체 및 그 제조방법 Download PDF

Info

Publication number
KR101875045B1
KR101875045B1 KR1020150111769A KR20150111769A KR101875045B1 KR 101875045 B1 KR101875045 B1 KR 101875045B1 KR 1020150111769 A KR1020150111769 A KR 1020150111769A KR 20150111769 A KR20150111769 A KR 20150111769A KR 101875045 B1 KR101875045 B1 KR 101875045B1
Authority
KR
South Korea
Prior art keywords
refractory metal
base material
heating element
layer
metal base
Prior art date
Application number
KR1020150111769A
Other languages
English (en)
Other versions
KR20170017601A (ko
Inventor
황규태
Original Assignee
주식회사 밸류엔지니어링
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 밸류엔지니어링 filed Critical 주식회사 밸류엔지니어링
Priority to KR1020150111769A priority Critical patent/KR101875045B1/ko
Publication of KR20170017601A publication Critical patent/KR20170017601A/ko
Application granted granted Critical
Publication of KR101875045B1 publication Critical patent/KR101875045B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 반도체 웨이퍼 처리장치용 면상 발열체 및 그 제조방법에 관한 것으로서, 반도체 웨이퍼 처리장치 용도의 면상 발열체를 내화금속 모재로 준비하고, 상기 내화금속 모재의 결정립 크기와 방사율을 측정하는 단계; 상기 면상 발열체의 코팅층을 형성하도록, 상기 내화금속 모재를 고체 침탄 혹은 용사 코팅하고, 상기 내화금속 모재의 결정립 크기와 방사율을 측정하여 결정립 크기와 방사율의 변화를 측정하는 단계; 및 상기 결정립 크기 변화와 방사율 변화가 모두 증가하는 고체 침탄, 혹은 용사 코팅 조건을 선택하여 고체 침탄 혹은 용사 코팅을 수행하는 단계;를 포함하는 반도체 웨이퍼 처리장치용 면상 발열체의 제조방법을 제공한다.

Description

반도체 웨이퍼 처리장치용 면상 발열체 및 그 제조방법 {Planner shape heater for semiconductor wafer treatment apparatus and method for preparing the same}
본 발명은 반도체 웨이퍼 처리장치용 면상 발열체 및 그 제조방법에 관한 것이다.
발광 다이오드(LED)가 널리 보급될 수 있었던 것은 핵심 생산 기계의 일종인 MOCVD(Metal Organic Chemical Vapor Deposition) 장비 개선이 일조를 하고 있다. 막 성분을 내포하고 있는 가스 혹은 화합물을 화학적으로 반응(열이나 빛 에너지)시켜 기판 표면에 증착하는 방법을 CVD라고 하는데, 금속(Ga)과 유기물(NH3)을 CVD 기법으로 증착하기 때문에 ‘MOCVD’라고 부르는 것이다.
청색 LED를 예로 들면, 주재료인 질화갈륨(GaN) 막(N형, 빛 생성층, P형을 차례로)을 2, 4, 6, 8인치 사파이어 또는 실리콘 웨이퍼 위로 증착하는 공정을 의미한다. 상기 공정을 담당하는 증착 기계가 상기 금속유기물화학증착(Metal Organic Chemical Vapor Deposition, MOCVD) 장비이다.
MOCVD 장비의 작동 원리를 간단하게 살펴보면, 진공 챔버 혹은 반응로(Reactor) 속으로 웨이퍼를 삽입한다. 이 웨이퍼는 고열로 가열된다. 이런 가운데 일례로 가스 상태인 트리메틸갈륨(TriMethylGallium, TMGa)과 암모니아(NH3)를 챔버 속으로 주입하면 두 가스가 반응, 기판 표면에 GaN 성분의 막이 씌워진다.
MOCVD는 LED 뿐 아니라 일반 반도체나 디스플레이 박막트랜지스터(TFT) 생산 공정에서 금속 산화막을 증착할 때도 활용되고 있다. 고성능 시스템 반도체나 메모리를 생산할 때는 회로 패턴을 그리는 노광(露光)이 핵심이지만 LED 분야에선 MOCVD를 통한 에피 성장 단계가 가장 중요하다. 이 단계에서 LED 칩의 성능이 결정되기 때문이다.
반도체 제조 장비의 일반적 평가 기준으로는 빠른 공정 처리 속도, 생산량 증대, 낮은 차지 면적 등을 통한 장비의 소유비용 감소, 수율 향상, 편리한 사용법이 거론된다. MOCVD도 예외는 아니다. 특히 LED 칩은 가격 하락 속도가 다른 반도체 칩과 비교해 상당히 빠른 편이어서 생산 장비의 소유비용을 낮추고 부품의 교체 수명을 늘리는 것이 무엇보다 중요하다.
상기 부품의 교체 수명을 늘리는 관점에서 웨이퍼를 가열하는 발열체의 개선이 요구된다.
따라서, 본 발명이 해결하고자 하는 첫 번째 과제는 부품의 교체 수명을 늘릴 수 있는 반도체 웨이퍼 처리장치용 면상 발열체의 제조방법을 제공하는 것이다.
본 발명이 해결하고자 하는 두 번째 과제는 상기 반도체 웨이퍼 처리장치용 면상 발열체 및 이를 포함한 반도체 웨이퍼 처리장치를 제공하는 것이다.
본 발명은 상기 첫 번째 과제를 달성하기 위하여, 반도체 웨이퍼 처리장치 용도의 면상 발열체를 내화금속 모재로 준비하고, 상기 내화금속 모재의 결정립 크기와 방사율을 측정하는 단계; 상기 면상 발열체의 코팅층을 형성하도록, 상기 내화금속 모재를 고체 침탄 혹은 용사 코팅하고, 상기 내화금속 모재의 결정립 크기와 방사율을 측정하여 결정립 크기와 방사율의 변화를 측정하는 단계; 및 상기 결정립 크기 변화와 방사율 변화가 모두 증가하는 고체 침탄, 혹은 용사 코팅 조건을 선택하여 고체 침탄 혹은 용사 코팅을 수행하는 단계;를 포함하는 반도체 웨이퍼 처리장치용 면상 발열체의 제조방법을 제공한다.
본 발명은 상기 두 번째 과제를 달성하기 위하여, 반도체 웨이퍼 처리장치용 내화금속 모재를 사용한 면상 발열체로서, 상기 내화금속 모재의 코팅층을 포함하되, 상기 코팅층 포함 내화금속 모재의 결정립 크기(grain size)는 코팅층-미포함 내화금속 모재의 결정립 크기(grain size) 대비 1.1∼5배 범위 내이고,
상기 코팅층의 방사율(1600∼2600℃ 기준)은 상기 내화금속 모재의 방사율(1600∼2600℃) 대비 1.1∼5배 범위 내인 것을 특징으로 하는 반도체 웨이퍼 처리장치용 면상 발열체를 제공한다.
나아가 본 발명은 상기 면상 발열체를 포함하는 반도체 웨이퍼 처리장치를 제공한다.
본 발명의 반도체 처리 장치의 면상 발열체로서 종래 사용되던 내화금속 모재 소재들을 장비의 개질, 대체 없이 그대로 적용하면서 부품의 교체 수명을 현저하게 개선시키는 효과를 제공한다.
이하 본 발명을 상세하게 설명하면 다음과 같다.
본 발명은 반도체 처리 장치의 면상 발열체로서 종래 사용되던 내화금속 모재 소재들을 그대로 적용하면서 부품의 교체 수명을 현저하게 개선시킬 수 있는 면상 발열체의 제조방법 및 이로부터 수득된 면상 발열체와 이를 포함하는 반도체 처리장치에 관한 것이다.
본 발명의 면상 발열체 제조방법은 일례로 다음과 같은 방식에 따라 수행될 수 있다:
우선, 면상 반도체 웨이퍼 처리장치 용도의 면상 발열체를 내화금속 모재로 준비하고, 상기 내화금속 모재의 결정립 크기와 방사율을 측정한다(이하 제1 단계라 함).
그런 다음 상기 면상 발열체의 코팅층을 형성하도록, 상기 내화금속 모재를 고체 침탄 혹은 용사 코팅하고, 상기 내화금속 모재의 결정립 크기와 방사율을 측정하여 결정립 크기와 방사율의 변화를 측정한다(이하 제2 단계라 함).
마지막으로 상기 결정립 크기 변화와 방사율 변화가 모두 증가하는 고체 침탄, 혹은 용사 코팅 조건을 선택하여 고체 침탄 혹은 용사 코팅을 수행한다(이하 제3 단계라 함).
여기서 상기 제1 단계와 제2 단계는 순차적으로 수행되거나 동시에 수행되는 것일 수 있다.
또한, 상기 제2 단계에서 상기 고체 침탄, 혹은 용사 코팅은 1600∼2600℃ 하에 수행하는 것을 특징으로 하는 반도체 웨이퍼 처리장치용 면상 발열체의 제조방법을 제공할 수 있다.
상기 제3 단계에서 선택되는 결정립 크기 변화와 방사율 변화가 모두 증가하는 고체 침탄, 혹은 용사 코팅 조건은 일례로, 상기 결정립 크기 변화가 1.1∼5배 범위 내 증가하고, 동시에 상기 방사율 변화가 1.1∼5배 범위 내 증가하는 조건일 수 있다.
상기 면상 발열체는 웨이퍼 캐리어(wafer carrier) 혹은 서셉터(susceptor)를 가열하기 위한 필라멘트로서, 상기 필라멘트는 면상 발열체를 구성하는 아우터 필라멘트, 미들 필라멘트 및 이너 필라멘트의 3중 구조 중 미들 필라멘트일 수 있고, 필요에 따라서는 아우터 필라멘트, 및 이너 필라멘트 중 1종 이상을 더 포함할 수 있다.
참고로, 상기 면상 발열체는 직접 가열방식에 특화된 것이나, 본 발명을 이같은 직접 가열방식에 한정하는 것은 아니며 간접 가열방식에까지 확장하여 적용할 수 있다.
상기 코팅층은 일례로, 내화금속 모재 상에 내화금속의 세미카바이드 연속 또는 불연속 층, 및 내화금속의 모노카바이드 연속 또는 불연속 층 중에서 선택된 1종 이상의 층이 적층된 내화금속 카바이드 구조를 포함하는 것일 수 있다.
상기 코팅층은 다른 예로, 내화금속 모재 상에 상기 내화금속의 엡실론상(ε-Fe2N형) 결정구조 및 베타상(PbO2형, Mo2C형, 또는 C6형) 결정구조로 이루어진 그룹 중에서 선택된 1종 이상의 결정구조를 갖는 연속 또는 불연속 층, 및 상기 내화금속의 헥사고날상 결정구조를 갖는 연속 또는 불연속 층중 선택된 1종 이상의 층이 적층된 내화금속의 카바이드 구조를 포함하는 것일 수 있다.
상기 코팅층은 또 다른 예로, 최소 층 두께가 2㎛ 이상이고 최대 층 두께가 300㎛ 이하인 것일 수 있다.
나아가, 본 발명은 반도체 웨이퍼 처리장치용 내화금속 모재를 사용한 면상 발열체로서, 상기 내화금속 모재의 코팅층을 포함하되, 상기 코팅층 포함 내화금속 모재의 결정립 크기(grain size)는 코팅층-미포함 내화금속 모재의 결정립 크기(grain size) 대비 1.1∼5배 범위 내이고 상기 코팅층의 방사율(1600∼2600℃)은 상기 내화금속 모재의 방사율(1600∼2600℃) 대비 1.1∼5배 범위 내인 것을 특징으로 하는 반도체 웨이퍼 처리장치용 면상 발열체를 제공할 수 있다.
상술한 바와 같이, 면상 발열체는 웨이퍼 캐리어(wafer carrier) 혹은 서셉터(susceptor)를 가열하기 위한 필라멘트로서, 상기 필라멘트는 면상 발열체를 구성하는 아우터 필라멘트, 미들 필라멘트 및 이너 필라멘트의 3중 구조 중 미들 필라멘트일 수 있다.
또한, 상기 코팅층은 내화금속 모재 상에 내화금속의 세미카바이드 연속 또는 불연속 층, 및 내화금속의 모노카바이드 연속 또는 불연속 층 중에서 선택된 1종 이상의 층이 적층된 내화금속 카바이드 구조를 포함하는 것일 수 있다.
나아가 상기 코팅층은 내화금속 모재 상에 상기 내화금속의 엡실론상(ε-Fe2N형) 결정구조 및 베타상(PbO2형, Mo2C형, 또는 C6형) 결정구조로 이루어진 그룹 중에서 선택된 1종 이상의 결정구조를 갖는 연속 또는 불연속 층, 및 상기 내화금속의 헥사고날상 결정구조를 갖는 연속 또는 불연속 층중 선택된 1종 이상의 층이 적층된 내화금속의 카바이드 구조를 포함하는 것일 수 있다.
더 나아가 상기 코팅층은 최소 층 두께가 2㎛ 이상이고 최대 층 두께가 300㎛ 이하인 것일 수 있다.
본 발명은 상기 면상 발열체를 포함하는 반도체 웨이퍼 처리장치를 제공할 수 있는 것으로, 상기 반도체 웨이퍼 처리장치는 일례로, 가스상 트리메틸금속(여기서 금속은 갈륨, 인듐, 혹은 알루미늄(TMG, TMI, TMA)이다) 및 암모니아를 사용한 MOCVD인 것을 특징으로 하는 반도체 웨이퍼 처리장치일 수 있다.
아래에서 실시예를 이용하여 본 발명의 다양한 구현예와 그 효과를 설명한다. 하기 실시예는 본 발명을 예시하는 것일 뿐 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다.
<실험 1>
우선, 면상 발열체로서 아우터 필라멘트(레늄 재질), 미들 필라멘트(텅스텐 모재 재질) 및 이너 필라멘트(레늄 재질)의 3중 구조를 갖는 발열체를 준비하였고 MOCVD 내에 장착한 다음 가스상 트리메틸갈륨(TrimethylGallium) 및 암모니아 가스를 도입하면서 LED 칩 제작을 수행하였다.
26회, 96회, 120회 반복 작업 후 변형 발생 정도를 육안으로 확인한 결과, 120회 반복 작업 후 미들 필라멘트에 심각한 변형을 확인할 수 있었다.
이와는 별개로 부품 교체가 필요한 시기를 측정한 결과, 짧으면 3개월 내지 길어야 6개월인 것을 확인할 수 있었다.
<실험 2>
상기 실험 1에 부가하여, 상기 미들 필라멘트(텅스텐 모재 재질) 상에 텅스텐 파우더를 용사코팅하여(1600∼2600℃) 코팅층을 형성한 발열체를 준비하였고 MOCVD 내에 장착한 다음 가스상 트리메틸갈륨(TrimethylGallium) 및 암모니아 가스를 도입하면서 LED 칩 제작을 수행하였다.
140회, 150회, 200회 반복 작업 후 변형 발생 정도를 육안으로 확인한 결과, 200회 반복 작업 후 미들 필라멘트에 현저한 변형을 확인할 수 있었다.
여기서 TSS-5X 장비(Japan Sensor 사 제작, 정밀도 ±1% of Full Scale)로 방사율을 측정한 결과, 텅스턴 모재 재질의 방사율은 상온에서 0.18 내지 0.19 수준이고, 텅스텐 파우더를 용사코팅하여 코팅층을 형성시 방사율은 상온에서 0.44 내지 0.49 수준인 것을 확인하였다.
이와는 별개로 부품 교체가 필요한 시기를 측정한 결과, 짧으면 6개월 내지 길어야 1년인 것을 확인할 수 있었다.
<실험 3>
이들 실험 1,2의 결과를 개선하도록, 우선 반도체 웨이퍼 처리장치 용도의 면상 발열체를 내화금속 모재로 준비하고, 상기 내화금속 모재의 결정립 크기와 방사율을 측정하였다. 그런 다음 상기 면상 발열체의 코팅층을 형성하도록, 상기 내화금속 모재를 고체 침탄하고(1600∼2600℃), 상기 내화금속 모재의 결정립 크기와 방사율을 측정하여 결정립 크기와 방사율의 변화를 측정하였다.
상기 결정립 크기 변화와 방사율 변화가 모두 증가하는 고체 침탄 조건을 선택하여 고체 침탄을 수행하였다. 구체적으로는 상기 결정립 크기 변화가 1.1∼5배 범위 내 증가하고, 동시에 상기 방사율 변화가 1.1∼5배 범위 내 증가하는 조건을 선택하였다.
이같이 하여 미들 필라멘트(텅스텐 모재 재질) 상에 코팅층이 형성된 발열체를 준비하였고 MOCVD 내에 장착한 다음 가스상 트리메틸갈륨(TrimethylGallium) 및 암모니아 가스를 도입하면서 LED 칩 제작을 수행하고 부품 교체가 필요한 시기를 측정한 결과, 1년을 훨씬 넘기는 결과를 확인할 수 있었다.
여기서 TSS-5X 장비(Japan Sensor 사 제작, 정밀도 ±1% of Full Scale)로 방사율을 측정한 결과, 상기 코팅층은 일례로 내화금속 모재 상에 내화금속의 세미카바이드 연속 또는 불연속 층, 및 내화금속의 모노카바이드 연속 또는 불연속 층 중에서 선택된 1종 이상의 층이 적층된 내화금속 카바이드 구조를 포함하는 것으로, 텅스턴 모재 재질의 방사율은 상온에서 0.18 내지 0.19 수준이고, 텅스텐 모노카바이드층을 형성시 방사율은 0.85 수준이었고, 텅스텐 세미카바이드층을 형성시 방사율은 0.455 수준이었다. 여기서 상기 코팅층의 층 두께는 최소 층 두께가 2㎛ 이상이고 최대 층 두께가 300㎛ 이하 범위 내이었다.
구체적인 예로, 상기 코팅층은 내화금속 모재 상에 상기 내화금속의 엡실론상(ε-Fe2N형) 결정구조 및 베타상(PbO2형, Mo2C형, 또는 C6형) 결정구조로 이루어진 그룹 중에서 선택된 1종 이상의 결정구조를 갖는 연속 또는 불연속 층, 및 상기 내화금속의 헥사고날상 결정구조를 갖는 연속 또는 불연속 층중 선택된 1종 이상의 층이 적층된 내화금속의 카바이드 구조를 포함하는 것일 수 있다.
참고로, 텅스텐 세미카바이드층의 형성시 방사율은 상술한 실험 2의 방사율과 비슷하거나 낮은 수준이었으나, 앞서 제시한 바와 같이, 코팅시 고온에 의해 모재의 결정립 크기 변화와 종합적으로 작용하여 부품의 교체 수명을 연장시키는 것으로 유추할 수 있다.
이상의 설명은 본 발명의 기술 사상을 일 구현 예를 이용하여 설명한 것으로써, 본 발명이 속하는 기술 분야에서 통상의 지식을 갖는 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에서 설명된 구현 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이런 구현 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 한다.

Claims (14)

  1. 반도체 웨이퍼 처리장치 용도의 면상 발열체를 내화금속 모재로 준비하고, 상기 내화금속 모재의 결정립 크기와 방사율을 측정하는 단계;
    상기 면상 발열체의 코팅층을 형성하도록, 상기 내화금속 모재를 고체 침탄 혹은 용사 코팅하고, 상기 내화금속 모재의 결정립 크기와 방사율을 측정하여 결정립 크기와 방사율의 변화를 측정하는 단계; 및
    상기 결정립 크기 변화와 방사율 변화가 모두 증가하는 고체 침탄, 혹은 용사 코팅 조건을 선택하여 고체 침탄 혹은 용사 코팅을 수행하는 단계;를 포함하는 반도체 웨이퍼 처리장치용 면상 발열체의 제조방법.
  2. 청구항 1에 있어서,
    상기 결정립 크기 변화가 1.1∼5배 범위 내 증가하고, 동시에 상기 방사율 변화가 1.1∼5배 범위 내 증가하는 조건을 선택하는 것을 특징으로 하는 반도체 웨이퍼 처리장치용 면상 발열체의 제조방법.
  3. 청구항 1에 있어서,
    상기 고체 침탄, 혹은 용사 코팅은 1600∼2600℃ 하에 수행하는 것을 특징으로 하는 반도체 웨이퍼 처리장치용 면상 발열체의 제조방법.
  4. 청구항 1에 있어서,
    상기 면상 발열체는 웨이퍼 캐리어(wafer carrier) 혹은 서셉터(susceptor)를 가열하기 위한 필라멘트로서, 상기 필라멘트는 면상 발열체를 구성하는 아우터 필라멘트, 미들 필라멘트 및 이너 필라멘트의 3중 구조 중 미들 필라멘트인 것을 특징으로 하는 반도체 웨이퍼 처리장치용 면상 발열체의 제조방법.
  5. 청구항 1에 있어서,
    상기 코팅층은 내화금속 모재 상에 내화금속의 세미카바이드 연속 또는 불연속 층, 및 내화금속의 모노카바이드 연속 또는 불연속 층 중에서 선택된 1종 이상의 층이 적층된 내화금속 카바이드 구조를 포함하는 것을 특징으로 하는 반도체 웨이퍼 처리장치용 면상 발열체의 제조방법.
  6. 청구항 1에 있어서,
    상기 코팅층은 내화금속 모재 상에 상기 내화금속의 엡실론상(ε-Fe2N형) 결정구조 및 베타상(PbO2형, Mo2C형, 또는 C6형) 결정구조로 이루어진 그룹 중에서 선택된 1종 이상의 결정구조를 갖는 연속 또는 불연속 층, 및 상기 내화금속의 헥사고날상 결정구조를 갖는 연속 또는 불연속 층 중 선택된 1종 이상의 층이 적층된 내화금속의 카바이드 구조를 포함하는 것을 특징으로 하는 반도체 웨이퍼 처리장치용 면상 발열체의 제조방법.
  7. 청구항 1에 있어서,
    상기 코팅층은 최소 층 두께가 2㎛ 이상이고 최대 층 두께가 300㎛ 이하인 것을 특징으로 하는 반도체 웨이퍼 처리장치용 면상 발열체의 제조방법.
  8. 반도체 웨이퍼 처리장치용 내화금속 모재를 사용한 면상 발열체로서, 상기 내화금속 모재의 코팅층을 포함하되,
    상기 코팅층 포함 내화금속 모재의 결정립 크기(grain size)는 코팅층-미포함 내화금속 모재의 결정립 크기(grain size) 대비 1.1∼5배 범위 내이고,
    상기 코팅층의 방사율(1600∼2600℃ 하에 측정)은 상기 내화금속 모재의 방사율(1600∼2600℃ 하에 측정) 대비 1.1∼5배 범위 내인 것을 특징으로 하는 반도체 웨이퍼 처리장치용 면상 발열체.
  9. 청구항 8에 있어서,
    상기 면상 발열체는 웨이퍼 캐리어(wafer carrier) 혹은 서셉터(susceptor)를 가열하기 위한 필라멘트로서, 상기 필라멘트는 면상 발열체를 구성하는 아우터 필라멘트, 미들 필라멘트 및 이너 필라멘트의 3중 구조 중 미들 필라멘트인 것을 특징으로 하는 반도체 웨이퍼 처리장치용 면상 발열체.
  10. 청구항 8에 있어서,
    상기 코팅층은 내화금속 모재 상에 내화금속의 세미카바이드 연속 또는 불연속 층, 및 내화금속의 모노카바이드 연속 또는 불연속 층 중에서 선택된 1종 이상의 층이 적층된 내화금속 카바이드 구조를 포함하는 것을 특징으로 하는 반도체 웨이퍼 처리장치용 면상 발열체.
  11. 청구항 8에 있어서,
    상기 코팅층은 내화금속 모재 상에 상기 내화금속의 엡실론상(ε-Fe2N형) 결정구조 및 베타상(PbO2형, Mo2C형, 또는 C6형) 결정구조로 이루어진 그룹 중에서 선택된 1종 이상의 결정구조를 갖는 연속 또는 불연속 층, 및 상기 내화금속의 헥사고날상 결정구조를 갖는 연속 또는 불연속 층중 선택된 1종 이상의 층이 적층된 내화금속의 카바이드 구조를 포함하는 것을 특징으로 하는 반도체 웨이퍼 처리장치용 면상 발열체.
  12. 청구항 8에 있어서,
    상기 코팅층은 최소 층 두께가 2㎛ 이상이고 최대 층 두께가 300㎛ 이하인 것을 특징으로 하는 반도체 웨이퍼 처리장치용 면상 발열체.
  13. 청구항 8 내지 청구항 12 중 어느 한 항의 면상 발열체를 포함하는 반도체 웨이퍼 처리장치.
  14. 청구항 13에 있어서,
    상기 반도체 웨이퍼 처리장치는 가스상 트리메틸금속(여기서 금속은 갈륨, 인듐, 혹은 알루미늄(TMG, TMI, TMA)이다) 및 암모니아를 사용한 MOCVD인 것을 특징으로 하는 반도체 웨이퍼 처리장치.
KR1020150111769A 2015-08-07 2015-08-07 반도체 웨이퍼 처리장치용 면상 발열체 및 그 제조방법 KR101875045B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150111769A KR101875045B1 (ko) 2015-08-07 2015-08-07 반도체 웨이퍼 처리장치용 면상 발열체 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150111769A KR101875045B1 (ko) 2015-08-07 2015-08-07 반도체 웨이퍼 처리장치용 면상 발열체 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20170017601A KR20170017601A (ko) 2017-02-15
KR101875045B1 true KR101875045B1 (ko) 2018-07-05

Family

ID=58112335

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150111769A KR101875045B1 (ko) 2015-08-07 2015-08-07 반도체 웨이퍼 처리장치용 면상 발열체 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101875045B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100836183B1 (ko) 2007-01-16 2008-06-09 (주)나노테크 히터 조립체 및 그 설치구조

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100836183B1 (ko) 2007-01-16 2008-06-09 (주)나노테크 히터 조립체 및 그 설치구조

Also Published As

Publication number Publication date
KR20170017601A (ko) 2017-02-15

Similar Documents

Publication Publication Date Title
KR101617491B1 (ko) 기판 캐리어의 성능을 향상시키기 위한 방법 및 기판 캐리어
WO2009099776A1 (en) Closed loop mocvd deposition control
CN105745366B (zh) GaN模板基板和器件基板
US20130171350A1 (en) High Throughput Processing Using Metal Organic Chemical Vapor Deposition
WO2013059102A1 (en) Multiple complementary gas distribution assemblies
SG157279A1 (en) Method for producing an epitaxially coated semiconductor wafer
US20150017790A1 (en) Method for manufacturing semiconductor device
US20160020086A1 (en) Doping control methods and related systems
Liu et al. Interfacial tailoring for the suppression of impurities in GaN by in situ plasma pretreatment via atomic layer deposition
KR101875045B1 (ko) 반도체 웨이퍼 처리장치용 면상 발열체 및 그 제조방법
KR100413709B1 (ko) 반도체제조장치용부재
CN113029070B (zh) 一种监测原子层沉积薄膜生长厚度的方法
CN110383425A (zh) 外延硅晶片的制造方法
CN205313713U (zh) 一种mocvd中用于放置硅衬底的石墨盘
US20140319544A1 (en) Apparatus and method for fabricating epi wafer and epi wafer
JP2022510159A (ja) ダイヤモンド基板の製造方法
JP4497170B2 (ja) エピタキシャル基板の製造方法
JP2011074436A (ja) 炭化ケイ素材料
KR100809243B1 (ko) 질화물막 제조방법 및 질화물 구조
CN103123947B (zh) 一种改善各种衬底外延底层长晶质量的方法
KR101336489B1 (ko) 화학 기상 증착 장치
KR20120092984A (ko) 기상 증착 테스트용 서셉터 및 이를 포함하는 기상 증착 장치
JPH10284425A (ja) 半導体装置の製法
CN109545920A (zh) 一种发光二极管外延片制备方法
JP2015103652A (ja) 気相成長装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right