KR101872135B1 - 강화된 패드 영역을 갖는 플렉서블 디스플레이들 - Google Patents

강화된 패드 영역을 갖는 플렉서블 디스플레이들 Download PDF

Info

Publication number
KR101872135B1
KR101872135B1 KR1020167020957A KR20167020957A KR101872135B1 KR 101872135 B1 KR101872135 B1 KR 101872135B1 KR 1020167020957 A KR1020167020957 A KR 1020167020957A KR 20167020957 A KR20167020957 A KR 20167020957A KR 101872135 B1 KR101872135 B1 KR 101872135B1
Authority
KR
South Korea
Prior art keywords
substrate
display
bonding
layers
region
Prior art date
Application number
KR1020167020957A
Other languages
English (en)
Other versions
KR20160105493A (ko
Inventor
다 유
재 원 최
상 하 김
바수다 굽타
영 배 박
Original Assignee
애플 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 애플 인크. filed Critical 애플 인크.
Publication of KR20160105493A publication Critical patent/KR20160105493A/ko
Application granted granted Critical
Publication of KR101872135B1 publication Critical patent/KR101872135B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H01L27/3276—
    • H01L51/0097—
    • H01L51/5237—
    • H01L51/5246—
    • H01L51/5253—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H01L2251/5338—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)

Abstract

전자 디바이스는, 휘어질 수 있는 부분들을 갖는 플렉서블 디스플레이를 가질 수 있다. 디스플레이는, 활성 영역에서 디스플레이 픽셀들의 어레이를 포함할 수 있다. 접촉 패드들은 디스플레이의 비활성 영역에 형성될 수 있다. 활성 영역의 디스플레이 회로는 주어진 스택 높이를 나타낼 수 있는 한편, 비활성 영역의 디스플레이 회로는, 주어진 스택 높이보다 작은 스택 높이를 나타낼 수 있다. 특히, 접촉 패드들은, 플렉서블 디스플레이 기판 바로 위에 안착되는 멀티-버퍼 층 바로 위에 형성될 수 있다. 패시베이션 재료는, 멀티-버퍼 층들 상의 결합 패드의 오직 엣지들에서만 선택적으로 형성될 수 있다. 멀티-버퍼 층에서 크래킹을 최소화하기 위해, 멀티-버퍼 층은, 플렉서블 디스플레이 기판의 엣지로부터 떨어진 거리에 형성될 수 있다.

Description

강화된 패드 영역을 갖는 플렉서블 디스플레이들{FLEXIBLE DISPLAYS WITH STRENGTHENED PAD AREA}
본 출원은 여기서 전체적으로 참조로서 통합되는, 2014년 9월 25일에 출원된 미국 특허 출원 제 14/497,086 호 및 2014년 3월 21일에 출원된 미국 가특허 출원 제 61/968,777 호에 대한 우선권을 주장한다.
본 발명은 일반적으로 전자 디바이스에 관한 것으로, 보다 구체적으로는 디스플레이를 갖는 전자 디바이스에 관한 것이다.
전자 디바이스들은 종종 디스플레이를 포함한다. 예를 들면, 셀룰러 전화기 및 휴대용 컴퓨터는 종종 사용자에게 정보를 제시하기 위한 디스플레이를 포함한다.
전자 디바이스들을 위한 디스플레이들을 형성하는 것은 곤란할 수 있다. 디스플레이들은 디스플레이 픽셀들의 어레이들로부터 형성되는 활성 영역들을 갖는다. 비활성 경계 구역들이 활성 구역들을 둘러싼다. 디스플레이의 비활성 경계 구역은, 신호 라인들 및 박막 트랜지스터 회로와 같은 지원 회로를 포함하지만, 사용자에게 이미지들을 제공하기 위한 활성 픽셀들을 포함하지는 않는다. 비활성 경계 구역의 명백한 크기를 감소시키기 위해, 디스플레이를 형성할 때 플렉서블 기판을 이용하는 것이 바람직할 수 있다. 이것은, 비활성 경계 구역의 부분들이 시야 밖으로 휘어지도록 허용하여, 가시적인 비활성 디스플레이 경계의 크기를 감소시키고 디스플레이의 외관을 향상시킨다.
디스플레이 픽셀들에 대한 데이터 및 제어 신호들을 생성하기 위해 이용되는 디스플레이 드라이버 집적 회로(DIC)는 별개의 DIC 기판 상에 형성될 수 있다. 그 다음, 디스플레이 드라이버 집적 회로가 형성되는 별개의 기판은, 대응하는 결합 패드들을 통해 디스플레이 플렉서블 기판에 커플링될 수 있다. 특히, 디스플레이 플렉서블 기판이 DIC 기판과 메이팅(mate)하는 결합 구역들 사이에 접착 재료가 퇴적될 수 있다. 접착 재료는 열 사이클링 프로세스를 통해 활성화될 수 있다. 접착 재료가 열 사이클링을 겪게 하는 것은, 메이팅 접합부의 재료들이 팽창 및 수축하게 하여, 플렉서블 디스플레이 기판 상의 박막 트랜지스터 층들이 조립 프로세스 동안 플렉서블 기판으로부터 디라미네이트되게(delaminated) 할 수 있는 인장 응력을 도출한다.
따라서, 결합 구역에서 더 견고한 개선된 디스플레이들을 제공할 수 있는 것이 바람직할 것이다.
전자 디바이스에 플렉서블 디스플레이가 제공될 수 있다. 디스플레이는 휘어지는 부분들을 가질 수 있다. 예를 들어, 디스플레이의 엣지들은, 전자 디바이스의 사용자에 의한 뷰(view)를 위해 비활성 디스플레이 컴포넌트들을 숨기는 것을 돕도록 휘어질 수 있다.
디스플레이는, 디스플레이의 활성 영역의 디스플레이 픽셀들의 어레이와 같은 디스플레이 회로를 가질 수 있다. 활성 영역은, 예를 들어, 직사각형 형상을 가질 수 있다. 디스플레이 픽셀들은, 디스플레이의 비활성 영역(본원에서 때때로 결합 영역으로 지칭됨)에 형성되는 결합 패드들과 같은 접촉 패드들에 커플링될 수 있다. 별개의 기판 상에 형성되는 디스플레이 드라이버 집적 회로(DIC)는, 결합 패드들을 통해 디스플레이 픽셀들에 전달되는 데이터 및 제어 신호들을 생성하도록 기능할 수 있다.
특히, 때때로 총괄적으로 멀티-버퍼 층으로 지칭되는 버퍼 층들이 플렉서블 디스플레이 기판(예를 들어, 폴리이미드 기판) 상에 형성될 수 있다. 박막 트랜지스터 구조들, 예를 들어, 박막 트랜지스터들, 게이트 절연 층 및 간층 유전체 층들이 기판의 활성 영역에 형성될 수 있다. 이러한 박막 트랜지스터 구조들은, 결합 패드들이 버퍼 층들 바로 위에 형성되도록 결합 영역으로부터 제거될 수 있다. 이러한 방식으로 형성된 활성 영역은, 결합 및 조립 동작들 동안 결합 영역이 감소된 양의 응력을 경험하도록, 결합 영역의 스택 높이보다 큰 스택 높이를 나타낼 수 있다.
원한다면, 결합 영역 스택 높이를 추가로 감소시키기 위해, 결합 영역의 멀티-버퍼 층은, 활성 영역의 멀티-버퍼 층의 두께에 비해 더욱 감소된 두께를 가질 수 있다. 일부 배열들에서, 결합 패드들의 오직 엣지들에서만 패시베이션(passivation) 재료가 선택적으로 형성될 수 있다. 멀티-버퍼 층은, 디스플레이 드라이버 집적 회로를 결합 패드들에 커플링시키는 결합 프로세스 동안 버퍼 층들이 압축 응력을 경험하도록, 기판의 엣지로부터 어느 정도 떨어진 거리에 형성될 수 있다.
예를 들어, 결합 프로세스 동안, 분쇄된 이방성 도체 필름(ACF) 재료들이 결합 패드들 상에 퇴적될 수 있다. 분쇄된 ACF 재료는, 결합 프로세스 동안 미리 결정된 임계 레벨까지 온도를 상승시킴으로써 활성화될 수 있다. ACF 재료가 상승된 온도 레벨로부터 다시 실온으로 냉각되는 동안, ACF 및 주위 구조들의 열 팽창/수축이 기판의 엣지로부터 어느 정도 멀리 떨어져 형성된 멀티-버퍼 층에 압축 응력을 인가할 수 있다. 이러한 방식으로 인장 응력 대신 압축 응력을 인가하는 것은, 버퍼 층들에서 크래킹을 최소화하고 필-오프(peel-off)의 기회를 감소시킨다.
본 발명의 또 다른 특징들, 그것의 속성 및 다양한 이점들은 첨부된 도면들 및 다음의 상세한 설명으로부터 더 명백해질 것이다.
도 1은 본 발명의 실시예에 따른 디스플레이를 갖는 랩탑 컴퓨터와 같은 예시적인 전자 디바이스의 사시도이다.
도 2는 본 발명의 실시예에 따른 디스플레이를 갖는 핸드헬드 전자 디바이스와 같은 예시적인 전자 디바이스의 사시도이다.
도 3은 본 발명의 실시예에 따른 디스플레이를 갖는 태블릿 컴퓨터와 같은 예시적인 전자 디바이스의 사시도이다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 구조들을 갖는 컴퓨터 디스플레이와 같은 예시적인 전자 디바이스의 사시도이다.
도 5는 본 발명의 일 실시예에 따른, 디스플레이 내의 디스플레이 픽셀들의 어레이의 도면이다.
도 6은 본 발명의 일 실시예에 따른 디스플레이에서 예시적인 디스플레이 픽셀의 회로도이다.
도 7은 본 발명의 일 실시예에 따라, 결합 패드들을 통해 디스플레이 드라이버 집적 회로에 커플링되는 디스플레이 픽셀들의 어레이를 도시하는 도면이다.
도 8은 본 발명의 일 실시예에 따른 플렉서블 디스플레이 구조로부터 박막 트랜지스터(TFT)가 디라미네이트될 수 있는 방식을 도시하는 측단면도이다.
도 9는, 유전체 스택 및 게이트 절연체 위에 형성되는 결합 패드들을 갖는 종래의 디스플레이의 측단면도이다.
도 10은, 도 9의 결합 패드들 위에 형성되는 블랭킷(blanket) 패시베이션 층을 도시하는 평면도이다.
도 11은, 본 발명의 일 실시예에 따른 감소된 두께를 갖는 구역에 형성된 결합 패드들을 갖는 예시적인 디스플레이의 측단면도이다.
도 12는, 본 발명의 일 실시예에 따라, 도 11의 결합 패드들의 오직 둘레에만 형성되는 패시베이션 재료를 도시하는 평면도이다.
도 13은, 본 발명의 일 실시예에 따른 게이트 절연 층 상에 형성되는 결합 패드들을 갖는 예시적인 디스플레이의 측단면도이다.
도 14는, 본 발명의 일 실시예에 따른 유전체 게이트 상에 형성되는 결합 패드들을 갖는 예시적인 디스플레이의 측단면도이다.
도 15는, 본 발명의 일 실시예에 따라, 플렉서블 디스플레이 기판 상의 버퍼 층들이 인장 응력을 겪을 수 있는 방식을 도시하는 측면도이다.
도 16은, 본 발명의 일 실시예에 따라, 플렉서블 디스플레이 기판의 엣지로부터 적어도 어느 정도 떨어진 거리에 형성된 버퍼 층들이 압축 응력을 겪을 수 있는 방식을 도시하는 측면도이다.
도 17은, 본 발명의 일 실시예에 따라, 도 11 내지 도 16과 관련하여 설명된 타입의 디스플레이 회로를 형성하기 위한 예시적인 단계들의 흐름도이다.
디스플레이는 전자 디바이스들에 널리 사용된다. 디스플레이들은, 플라즈마 기술, 유기 발광 다이오드 기술, 액정 구조들 등에 기초할 수 있다. 디스플레이들이 제공될 수 있는 예시적인 전자 디바이스들은 도 1, 도 2, 도 3 및 도 4에 도시된다.
도 1은, 전자 디바이스(10)가 상부 하우징(12A) 및 키보드(16) 및 터치패드(18)와 같은 컴포넌트들을 갖는 하부 하우징(12B)을 구비한 랩탑 컴퓨터의 형태를 가질 수 있는 방식을 도시한다. 디바이스(10)는, 상부 하우징(12A)이 하부 하우징(12B)에 대한 회전축(24)을 중심으로 방향(22)으로 회전하는 것을 가능하게 하는 힌지 구조들(20)을 구비할 수 있다. 디스플레이(14)는 상부 하우징(12A)에 장착될 수 있다. 때때로 디스플레이 하우징 또는 덮개(lid)로 지칭될 수 있는 상부 하우징(12A)은 상부 하우징(12A)을 회전축(24)을 중심으로 하부 하우징(12B)을 향해 회전시킴으로써 닫힌 위치에 놓일 수 있다.
도 2는 전자 디바이스(10)가 셀룰러 전화기, 음악 재생기, 게임 디바이스, 내비게이션 유닛 또는 다른 콤팩트 디바이스와 같은 핸드헬드 디바이스일 수 있는 방식을 도시한다. 디바이스(10)에 대한 이러한 타입의 구성에서, 하우징(12)은 대향하는 전방 및 후방 표면들을 가질 수 있다. 디스플레이(14)는 하우징(12)의 전방 표면 상에 장착될 수 있다. 디스플레이(14)는, 원하는 경우, 버튼(26)과 같은 컴포넌트들을 위한 개구부들을 가질 수 있다. 개구부들은 또한 스피커 포트(예를 들어, 도 2의 스피커 포트(28) 참조)를 수용하도록 디스플레이(14)에 형성될 수 있다.
도 3은 전자 디바이스(10)가 태블릿 컴퓨터일 수 있는 방식을 도시한다. 도 3의 전자 디바이스(10)에서, 하우징(12)은 대향하는 평탄한 전방 및 후방 표면들을 가질 수 있다. 디스플레이(14)는 하우징(12)의 전방 표면 상에 장착될 수 있다. 도 3에 도시된 바와 같이, 디스플레이(14)는 (예로서) 버튼(26)을 수용하기 위한 개구부를 가질 수 있다.
도 4는, 전자 디바이스(10)가, 디스플레이와 통합된 컴퓨터 또는 텔레비전 디스플레이 또는 컴퓨터일 수 있는 방식을 도시한다. 이러한 타입의 배열에서, 디바이스(10)에 대한 하우징(12)은 스탠드(27)와 같은 지지 구조 상에 장착될 수 있다. 디스플레이(14)는 하우징(12)의 전방 표면 상에 장착될 수 있다.
도 1, 도 2, 도 3, 및 도 4에 도시되어 있는 디바이스(10)에 대한 예시적인 구성들은 단지 예시적인 것이다. 일반적으로, 전자 디바이스(10)는 랩탑 컴퓨터, 내장(embedded) 컴퓨터를 포함하는 컴퓨터 모니터, 태블릿 컴퓨터, 셀룰러 전화기, 미디어 재생기, 또는 다른 핸드헬드 또는 휴대용 전자 디바이스, 손목시계 디바이스, 펜던트 디바이스, 헤드폰 또는 이어피스 디바이스, 또는 다른 착용 가능한 또는 미니어처 디바이스와 같은 소형 디바이스, 텔레비전, 내장 컴퓨터를 포함하지 않은 컴퓨터 디스플레이, 게임 디바이스, 내비게이션 디바이스, 디스플레이를 갖는 전자 장비가 키오스크(kiosk) 또는 자동차 내에 장착된 시스템과 같은 내장 시스템, 이들 디바이스 중 둘 이상의 기능을 구현하는 장비, 또는 다른 전자 장비일 수 있다.
때때로 케이스로 지칭되는 디바이스(10)의 하우징(12)은 플라스틱, 유리, 세라믹, 탄소-섬유 합성물 및 다른 섬유-기반 합성물, 금속(예를 들어, 기계 가공된 알루미늄, 스테인리스 강, 또는 다른 금속들), 다른 재료들, 또는 이들 재료의 조합과 같은 재료들로 형성될 수 있다. 디바이스(10)는 하우징(12)의 대부분 또는 전체가 단일 구조 엘리먼트(예컨대, 기계 가공된 금속 조각 또는 몰딩된 플라스틱 조각)로부터 형성되는 단일체 구성(unibody construction)을 사용하여 형성될 수 있거나, 또는 다수의 하우징 구조들(예컨대, 내부 프레임 엘리먼트들에 장착된 외부 하우징 구조들 또는 다른 내부 하우징 구조들)로부터 형성될 수 있다.
디스플레이(14)는 터치 센서를 포함하는 터치 민감성 디스플레이일 수 있거나, 터치에 대해 불감성일 수 있다. 디스플레이(14)를 위한 터치 센서는 용량성 터치 센서 전극들의 어레이, 저항성 터치 어레이, 음향 터치, 광학 터치 또는 힘-기반 터치 기술에 기초한 터치 센서 구조들, 또는 다른 적합한 터치 센서 컴포넌트들로부터 형성될 수 있다.
디바이스(10)를 위한 디스플레이(14)는 유기 발광 다이오드 컴포넌트들 또는 다른 적절한 디스플레이 픽셀 구조들로 형성된 디스플레이 픽셀들을 포함할 수 있다. 선택적인 디스플레이 커버 층, 예를 들어, 평탄한 또는 곡선형 투명 유리 또는 플라스틱 시트 또는 다른 투명한 부재가 (원한다면) 디스플레이(14)의 외측 표면을 커버할 수 있다. 디스플레이(14)의 엣지 부분들이 디스플레이(14)의 비활성 경계 구역들을 시야로부터 숨기도록 휘어질 수 있거나, 또는 그렇지 않으면, 디스플레이(14)에 휘어진(곡선형) 부분들이 제공될 수 있다.
하나의 적절한 배열에서, 디스플레이(14)의 활성 구역의 디스플레이 픽셀들은 제1 플렉서블 기판 상에 형성될 수 있는 한편, 활성 구역에서 디스플레이 픽셀들을 제어하기 위한 신호들을 생성하는 디스플레이 드라이버 칩은 제2 플렉서블 기판 상에 형성될 수 있다. 제1 결합 패드들은 제1 플렉서블 기판 상에 형성될 수 있다. 제2 결합 패드들은 제2 플렉서블 기판 상에 형성될 수 있다. 제1 결합 패드들은, 디스플레이 드라이버 칩이 활성 구역에서 디스플레이 픽셀들에 커플링되도록 제2 결합 패드들과 메이팅될 수 있다.
제2 플렉서블 기판을 제1 플렉서블 기판에 메이팅시키는 동안 디스플레이(14)가 손상되지 않는 것을 보장하기 위해, 제1 플렉서블 기판 상의 제1 결합 패드들은 감소된 두께로 결합 패드 구역에 형성될 수 있고, 제1 플렉서블 기판의 외측 엣지로부터 적어도 어느 정도 떨어진 거리에 형성될 수 있다. 이것은, 제1 및 제2 결합 패드들이 서로 커플링되는 경우 결합 패드 구역에 대한 손상을 회피시키는 것을 돕는다.
도 5는 디스플레이(14)의 평면도이다. 도 5에 도시된 바와 같이, 디스플레이(14)는 디스플레이 픽셀 어레이(36)를 포함할 수 있다. 디스플레이 픽셀 어레이(36)는 디스플레이 픽셀들(30)의 행들 및 열들을 포함한다. 디스플레이 픽셀들(30)은, 예를 들어, 유기 발광 다이오드 픽셀들일 수 있다. 게이트 라인들(32) 및 데이터 라인들(34)은, 디스플레이 픽셀들(30)의 어레이에 제어 신호들을 제공하기 위해 이용될 수 있다. 디스플레이 픽셀 어레이(36)는 디스플레이(14)의 중앙에서 직사각형 형상을 가질 수 있다. 디스플레이 픽셀 어레이(36)는, 디바이스(10)의 사용자에게 이미지들을 디스플레이하는 디스플레이(14)의 활성 구역(활성 영역 AA)을 형성할 수 있다. 디스플레이(14)의 활성 영역 AA는, 도 5의 직사각형 링-형상의 비활성 영역 IA와 같은 비활성 경계 구역에 의해 둘러싸일 수 있다. 비활성 영역 IA는, 디스플레이 제어 회로의 박막 트랜지스터들 및 다른 박막 트랜지스터 회로들, 금속 트레이스들로 형성된 신호 라인들, 접촉 패드들, 및 사용자를 위한 이미지들을 생성하기 위해 광을 방출하지 않는 다른 디스플레이 회로와 같은 지원 회로를 포함할 수 있다.
도 6은 예시적인 유기 발광 다이오드 디스플레이 픽셀(30)의 회로도이다. 도 6에 도시된 바와 같이, 디스플레이 픽셀(30)은, 하나 이상의 박막 트랜지스터들(38)과 같은 박막 트랜지스터 회로를 가질 수 있다. 도 6의 예의 박막 트랜지스터(38)는, 데이터 라인들(34) 중 하나와 발광 유기 재료(40)의 패치(patch) 사이에 커플링되고, 게이트 라인들(32) 중 하나에 커플링되는 게이트 단자를 갖는다. 원한다면, 디스플레이(14)의 디스플레이 픽셀 어레이(36)에 다른 타입들의 디스플레이 픽셀들(30)(예를 들어, 둘 이상, 셋 이상 또는 넷 이상의 트랜지스터들을 갖는 디스플레이 픽셀들)이 이용될 수 있다. 도 6의 예는 단지 예시적인 것이다.
도 7은, 디스플레이 픽셀들(30)이 제1 기판(100) 상에 형성되는 예시적인 구성의 디스플레이(14)의 평면도이다. 기판(100)은 견고한 기판 또는 플렉서블 기판일 수 있다. 플렉서블인 기판(100)은, 활성 구역 AA를 둘러싸는 비활성 경계 구역을 감소시키기 위해, 선택적으로는 휘어지는 둘레 구역들을 가질 수 있다.
활성 영역 AA의 디스플레이 픽셀들(30)은, 디바이스(10)(도 1 내지 도 4)의 사용자에게 이미지들을 디스플레이하기 위해 이용될 수 있다. 디스플레이 픽셀들(30)은 (예로서) 어레이로 형성될 수 있고, 도전성 라인들(48)과 같은 도전성 라인들을 통해 데이터 및 제어 신호들을 수신할 수 있다. 라인들(48)은, 금속 트레이스들로 형성될 수 있고, 데이터 라인들(34) 및/또는 게이트 라인들(32)(도 5 참조)과 같은 디스플레이 픽셀 어레이의 제어 라인들에 커플링될 수 있다. 라인들(48)은 접촉부들(48P)과 같은 각각의 접촉부들에 커플링될 수 있다. 때때로 접촉 패드들 또는 결합 패드들로 지칭될 수 있는 접촉부들(48P)은 집적 회로들, 신호 버스 케이블들, 커넥터들 및 다른 회로들에 접속될 수 있다.
도 7의 예에서, 디스플레이 드라이버 집적 회로(DIC)(104)는, 플렉서블 기판(102)과 같은 별개의 기판 상에 제공될 수 있다. 디스플레이 드라이버(104)는, 라인들(48)을 통해 디스플레이 픽셀들(30)에 제공되는 데이터 및 제어 신호들을 생성하도록 기능할 수 있다. 디스플레이 드라이버(104)는 도전성 라인들(106)을 통해 접촉 패드들(48P)에 커플링될 수 있다. 라인들(106)은, 기판(102)에 형성되는 금속 트레이스들일 수 있다. 디스플레이 드라이버가 별개의 플렉서블 기판 상에 제공되는 배열은 때때로 "칩 온 플렉스"(COF)로 지칭된다.
결합 패드들(48P)이 형성되고 제1 플렉서블 기판(100)이 제2 플렉서블 기판(102)과 중첩하는 구역은, 본원에서 결합 구역 또는 결합 영역 BA로 지칭될 수 있다. 이러한 방식으로 결합된 상이한 기판들(100 및 102)을 갖는 디스플레이(14)를 핸들링하는 경우, 기판 결합 프로세스 자체 또는 다른 시스템 조립 동작들이 결합 영역 BA에 응력을 인가할 수 있는 것이 가능하다. 이러한 구역에 인가된 힘은, 기판(100) 및/또는 기판(102) 상에 형성된 디스플레이 회로에 의도치 않게 손상을 초래할 수 있다.
도 8은, 결합 구역에서 도 7의 디스플레이 회로의 측면도를 도시한다. 도 8에 도시된 바와 같이, 기판(100)은, 플렉서블 기판 층(120)(예를 들어, 폴리이미드 또는 다른 플렉서블 재료로 형성된 기판), 및 플렉서블 기판 층(120) 상에 형성된 박막 트랜지스터(TFT) 층들(122)을 포함할 수 있다. TFT 층들(122)은, (예로서) 버퍼 층들, 게이트 산화물 라이너, 게이트 산화물 라이너 위에 형성된 유전체 층들 및 박막 트랜지스터 구조들, 예를 들어, 도전성 게이트 구조들, TFT 소스-드레인 구역들을 형성하기 위해 이용되는 활성 반도체 재료, 도전성 비아 구조들, 금속 상호접속 경로들 및 다른 회로 컴포넌트들을 포함할 수 있다.
제1 결합 패드(48P-1)는 기판(100) 상에 형성될 수 있다(즉, 결합 패드(48P-1)는 박막 트랜지스터 층들(122) 바로 위에 형성될 수 있다). 제2 결합 패드(48P-2)는 기판(102) 상에 형성될 수 있다. 이러한 방식으로 기판(100) 상에 형성된 결합 패드들(48-1)은 기판(100)에 형성된 도전성 경로들(예를 들어, 도 7의 도전성 경로들(48) 참조)을 통해 활성 디스플레이 픽셀 회로에 커플링될 수 있는 한편, 이러한 방식으로 기판(102) 상에 형성된 결합 패드들(48-2)은 기판(102)에 형성된 도전성 경로들(예를 들어, 도 7의 도전성 경로들(106) 참조)을 통해 활성 디스플레이 드라이버 칩(104)에 커플링될 수 있다.
도전성 접착 재료(110)와 같은 도전성 접착 재료는, 접촉 패드(48P-1)를 접촉 패드(48P-2)에 결합하기 위해 기판들(100 및 102)의 중첩 부분들 사이에 형성될 수 있다. 하나의 적절한 실시예에서, 재료(110)는 분쇄된 이방성 도체 필름(ACF) 재료일 수 있고, ACF 재료는, 상승된 온도 레벨에서 재료가 압축되는 영역들에서 국부적으로 도전성이 되는 접착 재료이다. 예를 들어, 분쇄된 ACF 재료(110)는, ACF 재료를 200℃까지 상승시키고, 대향하는 결합 패드들(48P-1 및 48P-2) 사이에서 재료(110)가 압축되도록 기판들(100 및 102) 중 적어도 하나 상에 압력을 인가함으로써 활성화될 수 있다. 이것은 단지 예시일 뿐이다. 원한다면, 기판(102)을 기판(100)에 커플링시키기 위해 임의의 적절한 타입의 결합 재료가 이용될 수 있다.
이러한 방식으로 기판(102)을 기판(100)에 결합하는 것은 의도치 않게 기판(100) 내에 응력을 유도할 수 있다. 예를 들어, ACF 재료(110)가 200℃로부터 실온까지 냉각되는 동안, 재료(110) 및 주위의 구조들이 열 수축을 경험할 수 있고, 이는, 화살표들(130)로 표시된 바와 같이, 기판 층(120)과 TFT 층들(122) 사이의 계면에 인장 응력을 초래할 수 있다. 이러한 방식으로 유도된 인장 응력(130)은 TFT 층들(122)이 플렉서블 기판 층(120)으로부터 디라미네이트되게 할 수 있다(즉, TFT 층들(122)은 화살표(132) 방향에서 기판(120)으로부터 필 오프될 수 있다). TFT 층들(122)이 ACF 결합으로 인해 기판 층(120)으로부터 디라미네이트되는 이러한 예는 단지 예시적이다. 디바이스(10)의 하우징(12) 내에서 디스플레이(14)가 조립되고 있는 다른 제조 동작들 동안(도 1 내지 도 4), 조립 조작자 또는 기계에 의해 의도치 않게 방향(133)에서 기판(102) 상에 인가되는 임의의 힘은, 기판(100) 내의 층들의 적어도 일부가 또한 필 오프 또는 크랙/손상되게 할 수 있는 필-오프 힘(132)을 초래할 수 있다.
기판(100) 상의 응력의 양을 감소시키는 하나의 방식은, 결합 패드 구역 BA에서 TFT 층들(122)의 두께 Tx를 감소시키는 것이다. 결합 영역에서 TFT 스택 높이 Tx를 선택적으로 감소시키는 것은, 층들(122)에 인가되는 인장 응력 및 임의의 필 오프 응력의 양을 완화시키는 것을 도울 수 있고, 결합 및 핸들링 동작들 동안 결합 패드 구역이 손상될 확률을 최소화시키는 것을 도울 수 있다.
도 9는, 활성 디스플레이 구역의 둘레에 형성되는 결합 패드들을 갖는 종래의 디스플레이 회로의 측단면도이다. 도 9에 도시된 바와 같이, 멀티-버퍼 층(202)이 폴리이미드 기판(200) 상에 형성된다. 폴리실리콘 재료(204)가 층(202) 상에 형성된다. 게이트 절연 라이너(206)가 층(202) 상의 폴리실리콘 재료(204) 위에 형성된다. 박막 트랜지스터 금속 게이트 도체들(208)이 게이트 절연 라이너(206) 상에 형성된다. 게이트 도체들(208) 및 연관된 폴리실리콘 재료(204)는 총괄적으로 활성 영역 AA에서 박막 트랜지스터들을 형성할 수 있다. 산화물 층들(212)(때때로 간층 유전체 재료 또는 유전체 스택으로 지칭됨)이 게이트 라이너(206) 상의 게이트 도체들(208) 위에 형성된다. 도 9의 예에서, 층들(202, 206 및 212) 모두는 TFT 층들(214)의 일부로 고려될 수 있다.
결합 패드(216)가 결합 패드 구역 BA에서 산화물 층들(212) 상에 형성된다. 그 다음, 블랭킷 패시베이션 층(218)이 산화물 층들(212) 상에 형성된다. 결합 패드(216)의 일부(예를 들어, 노출된 결합 패드 부분(219))가 노출되어, ACF와 같은 도전성 재료가 결합 패드(219)와 물리적으로 및 전기적으로 접촉되게 할 수 있다. 도 9에 도시된 바와 같이, 활성 영역 AA의 스택 높이는 결합 영역 BA의 스택 높이와 실질적으로 동일하다. 결합 구역 스택 높이가 활성 영역 스택 높이와 실질적으로 동일한 디스플레이를 형성하는 것은, 도 8과 관련하여 설명된 TFT 층 필-오프에 취약할 수 있다.
도 10은, 다수의 노출된 결합 패드들(216)을 도시하는, 도 9의 디스플레이 회로의 평면도이다. 도 10에 도시된 바와 같이, 각각의 결합 패드(216)는, 노출된 구역(219)을 갖는다. 이러한 노출된 구역들(219)이외의 영역들은 블랭킷 패시베이션 층(218)에 의해 커버된다. 이러한 접근법을 이용하여 블랭킷 패시베이션 층(218)을 형성하는 것은 결합 구역의 스택 높이를 추가로 증가시킨다.
결합 구역에서 감소된 응력을 제공하기 위해, 결합 영역에서 감소된 스택 높이를 갖는 디스플레이 회로가 제공된다(예를 들어, 도 11 참조). 도 11에 도시된 바와 같이, 버퍼 층들(302)과 같은 버퍼 층들이 기판 층(300) 상에 형성될 수 있다. 기판 층(300)은 폴리이미드 또는 다른 적절한 플렉서블 기판 재료로 형성될 수 있다. 기판 층(300)은, 디스플레이(14)의 비활성 구역에서의 휘어짐을 용이하게 하기 위해, 플렉서블 기판 재료로 형성될 수 있다.
버퍼 층들(302)과 같은 하나 이상의 버퍼 층들이 기판(300) 상에 형성될 수 있다. 버퍼 층들(302)은, 때때로 멀티-버퍼(MB) 층으로 지칭되는 층들, 활성 산화물 층(예를 들어, 실리콘 산화물), 활성 질화물 층(예를 들어, 실리콘 질화물), 및 임의의 적절한 투명 유전체 재료로 형성되는 다른 층들을 포함할 수 있다. 원한다면, 층들(302)은, TFT 회로의 후속 형성 동안 에칭액과 같은 화학물질들이 기판(300)에 주입되는 것을 방지하도록 기능하는 무기 버퍼 층을 포함할 수 있다.
트랜지스터들(310)을 위한 활성 재료(304)가 버퍼 층들(302) 상에 형성될 수 있다. 활성 재료(304)는, 폴리실리콘, 인듐 갈륨 아연 산화물, 비정질 실리콘 또는 다른 반도체 재료의 층일 수 있다. 게이트 절연 층(306)과 같은 게이트 절연 층이 버퍼 층들(302) 상에 그리고 활성 재료 위에 형성될 수 있다. 게이트 절연체(306)는 실리콘 산화물과 같은 유전체로 형성될 수 있다. 게이트 도체들(308)과 같은 도전성 게이트 구조가 게이팅 절연체(306) 위에 배치될 수 있다. 게이트 도체들(308)은 박막 트랜지스터(310)에 대한 게이트 단자들로 기능할 수 있다. 게이트(308) 바로 아래에 놓인 활성 재료(304)의 부분은 트랜지스터(310)에 대한 채널 구역으로 기능할 수 있다.
하나 이상의 유전체 층들(312)이 박막 트랜지스터 구조들 위에 형성될 수 있다. 유전체 층들(312)은 때때로 간층 유전체(ILD) 층들로 또는 총괄적으로 유전체 스택으로 지칭될 수 있다. 층들(312)은, 도전성 금속 라우팅 경로들 및 도전성 비아 구조들(미도시)이 각각 형성될 수 있는 교번하는 금속 라우팅 층들 및 비아 층들을 포함할 수 있다. 이러한 방식으로 형성되는 트랜지스터들(310)은, 활성 픽셀 어레이의 트랜지스터들(예를 들어, 도 6의 픽셀 트랜지스터(38) 참조)로 기능할 수 있다.
도 11에 도시된 바와 같이, 트랜지스터들(310)이 형성되는 활성 영역 AA의 스택 높이 H1은, 결합 패드(48P-1)가 형성되는 결합 영역 BA의 스택 높이 H2보다 크다. 도 11의 예에서, 결합 패드(48P-1)는 멀티-버퍼 층(302) 바로 위에 형성된다. 결합 패드(48-P)가 층(302) 바로 위에 형성되게 하기 위해, 게이트 절연체(306), 유전체 층들(312) 및 임의의 도전성 게이트 구조들은 결합 패드 형성 전에 결합 구역 BA로부터 제거되어야 한다. 이러한 특정 예에서, 결합 구역 BA의 버퍼 층들(302)은, 활성 구역 AA의 버퍼 층들(302)의 두께 T1보다 작은 두께 T2를 갖는다(예를 들어, 멀티-버퍼 층(302)은 결합 영역 스택 높이를 감소시키기 위해 추가로 가늘어 질 수 있다). 이것은 단지 예시일 뿐이다. 다른 적절한 배열들에서, 활성 영역 AA 및 결합 영역 BA 둘 모두의 버퍼 층들(302)은 동일한 두께 T1을 가질 수 있다.
도 10의 블랭킷 패시베이션 층(218)과는 반대로, 도 11의 패시베이션 재료(318)는 오직 버퍼 층들(302) 상의 결합 패드(48P-1)의 엣지들에서만 형성된다(예를 들어, 패시베이션 층(318)은, 결합 패드들(48P-1)의 각각의 인접한 쌍 사이의 단락을 방지하기 위해 결합 패드들 주위에 오직 국부적으로만 함유될 수 있다). 도 12는, 패시베이션 재료(318)가 각각의 결합 패드(48P-1)의 오직 둘레에서만 형성되는 방식을 도시하는 평면도이다. 각각의 결합 패드(48P-1)의 일부(예를 들어, 노출된 결합 패드 부분(319))가 노출되어, ACF와 같은 도전성 재료가 기판 결합 동작들 동안 패드(48P-1)와 물리적/전기적으로 접촉되게 할 수 있다. 이러한 방식으로 패시베이션 층(318)을 형성하는 것은, 결합 영역 BA에 더 양호한 접착 강도를 제공하는 것을 도울 수 있다. 원한다면, 도 10에서 설명된 타입의 블랭킷 패시베이션 층이 또한 결합 패드들(48P-1) 위에 형성될 수 있다.
스택 높이를 감소시키기 위해 결합 패드 구역으로부터 간층 유전체 재료(312) 및 게이트 절연체(306)가 제거되는 도 11의 예는 단지 예시적이고, 본 발명의 범주를 제한하도록 기능하지 않는다. 다른 적절한 구성에서, 결합 패드들(48P-1)는, 임의의 개재된 간층 유전체 재료 없이 게이트 절연체(306) 바로 위에 형성될 수 있다(예를 들어, 도 13 참조). 도 13에 도시된 바와 같이, 게이트 절연체(306)는 결합 패드들과 멀티-버퍼 층(302) 사이에 개재될 수 있다(예를 들어, 유전체 스택 재료는 결합 패드들을 형성하기 전에 제거될 수 있다). 결합 구역에서 유전체 스택의 제거 자체가 결합 구역 스택 높이를 상당히 감소시킬 수 있다.
또 다른 적절한 구성에서, 결합 패드들(48P-1)은 유전체 스택(312) 상에 형성될 수 있다(예를 들어, 도 14 참조). 도 14에 도시된 바와 같이, 유전체 스택(312)이 멀티-버퍼 층(302) 바로 위에 안착되도록 게이트 절연체(306)가 제거되었다. 결합 구역에서 게이트 절연 라이너의 제거는 또한 결합 구역 스택 높이를 감소시키는 것을 도울 수 있다. 원한다면, 스택 높이를 감소시키기 위해, 버퍼 층들(302)은 결합 영역 BA로부터 완전히 제거될 수 있다. 원한다면, 결합 패드 스택 높이를 최소화하기 위해, 결합 패드들(48P-1)은 플렉서블 기판 층(300) 바로 위에 형성될 수 있다.
앞서 설명된 접근법들을 이용하여 스택 높이를 감소시키는 것은, 결합 패드 구역에서 응력의 레벨을 감소시키는 것을 도울 수 있다. TFT 층들의 잠재적인 디라미네이션을 최소화하는 다른 방식은, 플렉서블 기판 계면에 대한 버퍼에서의 응력 타입을 제어하는 것이다. 도 15는, 버퍼 층들(302)이 플렉서블 기판(300)의 엣지까지 완전히 연장되는 배열을 예시한다. 도 15에 도시된 바와 같이, ACF 재료(110)와 같은 결합 재료는, 결합 패드들(48P-1 및 48P-2)이 서로 대면하는 결합 영역에 퇴적될 수 있다. 재료(110)가 열 사이클링을 겪어야 하는(예를 들어, 온도를 50℃보다 높게, 100℃보다 높게, 200℃보다 높게 등으로 상승시킴으로써 재료(110)가 활성화되는) 시나리오들에서, ACF(110) 및 인근 구조들은, 온도가 상승된 레벨로부터 다시 실온으로 냉각되는 경우 열 수축을 경험할 수 있고, 이것은, 화살표들(400)로 표시된 바와 같이, 버퍼 층들(302) 내에 인가되는 인장 응력을 초래할 수 있다. 이러한 방식으로 생성된 인장 응력은 버퍼 층들(102)에서 크래킹에 기여할 수 있고, 또한 기판(300)으로부터 버퍼 층들(102)의 필-오프를 초래할 수 있다.
하나의 적절한 실시예에서, 버퍼 층들(302)은, 기판(300)의 엣지로부터 적어도 어느 정도 떨어진 거리에 형성되어, 버퍼 층들(102)의 크래킹을 최소화하는 것을 도울 수 있다(예를 들어, 도 16 참조). 도 16에 도시된 바와 같이, 버퍼 층들(102)은, 기판(300)의 엣지로부터 거리 Dx만큼 떨어져서 형성될 수 있다. 결합 패드(48P-1)는 또한, 결합 구역에서 오직 버퍼 층들(302) 상에만 형성될 수 있다. 이러한 방식으로 형성된 플렉서블 기판(300)의 부분은 노출될 수 있고, 결합 재료(110)와 직접 물리적으로 접촉할 수 있다.
재료(110)가 열 사이클링을 겪어야 하는(예를 들어, 재료(110)가 미리 결정된 상승된 온도 레벨까지 상승되고, 그 다음 다시 실온으로 냉각되어야 하는) 시나리오들에서, ACF(110) 및 인근 구조들은, 온도가 상승된 레벨로부터 다시 실온으로 냉각되는 경우 열 수축을 경험할 수 있고, 이것은, 화살표들(402)로 표시된 바와 같이, 플렉서블 기판 계면에 대해 ACF에서 인가되는 인장 응력을 초래할 수 있다. 이러한 방식으로 생성되는 인장 응력은 (화살표들(404)로 표시된 바와 같이) 버퍼 층들(404)에 압축 응력을 유도할 수 있다. 층들(302)에 인가되는 압축 응력은, 버퍼 층들(102)에서 크래킹의 기회를 최소화하여, 결합 구역에서 손상의 기회를 감소시킨다.
일반적으로, 버퍼 층들(302)이 기판(300)의 엣지로부터 떨어져 있는 거리 Dx는, 버퍼 층들(302) 및 기판(300)의 계면에서 경험되고 있는 응력의 타입 및 양을 최적화하도록 조정될 수 있다. 예를 들어, 거리 Dx를 증가시키는 것은, 버퍼 층들(302)에 의해 경험되는 압축 응력(404)의 양을 증가시킬 수 있는 한편, 거리 Dx를 감소시키는 것은, 버퍼 층들(302)에 의해 경험되는 압축 응력(404)의 양을 감소시킬 수 있다. 플렉서블 기판 계면에 대한 버퍼에서의 크랙의 기회를 최소화하고 필-오프의 기회를 최소화하기 위해, 버퍼 층들(302)이 어떠한 미리 결정된 레벨의 응력보다 작은 어떠한 압축 응력을 경험하는 것이 바람직할 수 있다.
도 17은, 도 11 내지 도 16과 관련하여 설명된 타입의 디스플레이 회로를 제조하는 것과 관련된 예시적인 단계들을 도시한다. 단계(500)에서, 하나 이상의 버퍼 층들(302)이 제1 플렉서블 기판(300) 상에 형성될 수 있다. 단계(502)에서, 박막 트랜지스터(TFT) 구조들이 버퍼 층들(302) 위에 형성될 수 있다. 예를 들어, 폴리실리콘 또는 다른 활성 반도체 재료(304), 게이트 절연 재료(306), 게이트 금속 구조들(308) 및 간층 유전체(ILD) 층들(312)이 버퍼 층들 위에 형성될 수 있다.
단계(504)에서, 유전체 층들(312), 게이트 금속 구조들(308), 게이트 절연체(306) 및 다른 TFT 구조들은 결합 패드 구역으로부터 선택적으로 제거될 수 있다. 이것은 단지 예시일 뿐이다. 원한다면, 유전체 층들(312), 게이트 금속 구조들(308), 게이트 절연체(306), 및 다른 TFT 구조들은, 마스크를 이용하여 결합 패드 구역을 선택적으로 차단함으로써 버퍼 층들(302)의 형성 이후 결코 형성되지 않을 수 있다.
단계(506)에서, 결합 영역 BA의 층들(302)의 두께 T2가 활성 영역 AA의 층들(302)의 두께 T1보다 작도록, 선택적으로, 결합 패드 구역의 버퍼 층들(302)은 가늘어 질 수 있다. 이 단계 동안, 기판(300)의 엣지들 근처의 버퍼 층들(302)의 일부는 기판(300)의 일부를 노출시키도록(예를 들어, 버퍼 층들(302)이 기판(300)의 엣지로부터 거리 Dx만큼 떨어져 안착되도록) 완전히 제거될 수 있다.
단계(508)에서, 결합 패드들(48P-1)는 결합 구역에서 가늘어진 버퍼 층들(302) 상에 형성될 수 있다. 단계(510)에서, 패시베이션 라이너(318)가 결합 패드들의 오직 엣지들에서만 선택적으로 형성되어, 단락 회로 전류가 인접 결합 패드들 사이에 흐르는 것을 방지할 수 있다. 예를 들어, 블랭킷 패시베이션 층이 먼저 퇴적될 수 있고, 결합 패드들의 엣지들로부터 멀리 떨어져서 각각의 결합 패드의 중심에 있는 패시베이션 층의 부분들은, 하부 버퍼 층들(302) 및 결합 패드를 각각 노출시키기 위해 선택적으로 에칭될 수 있다.
단계(512)에서, 결합 패드들(48P-1)은, 분쇄된 ACF와 같은 결합 재료를 이용하여 플렉서블 기판(102) 상에 형성되는 대응하는 결합 패드들(48P-2)과 결합될 수 있다. 분쇄된 ACF 재료는, 결합 패드들(48P-1 및 48P-2)이 서로 전기적으로 커플링되고 물리적으로 서로 부착되도록, 열 및 압력을 인가함으로써 활성화될 수 있다.
일 실시예에 따르면, 기판, 기판 상에 형성되는 버퍼 층들, 기판의 활성 영역 내에서 버퍼 층들 위에 형성되는 디스플레이 픽셀들, 및 버퍼 층들 바로 위에 형성되는 결합 패드를 포함하는 디스플레이 회로가 제공된다.
다른 실시예에 따르면, 디스플레이 회로는, 기판의 활성 영역 내에서 버퍼 층들 상에 형성되는 게이트 절연 재료를 포함한다.
다른 실시예에 따르면, 디스플레이 회로는, 기판의 활성 영역 내에서 게이트 절연 재료 상에 형성되는 유전체 스택을 포함한다.
다른 실시예에 따르면, 결합 패드는, 기판의 결합 영역 내에 형성되고, 활성 영역은 제1 스택 높이를 갖고, 결합 영역은, 제1 스택 높이보다 작은 제2 스택 높이를 갖는다.
다른 실시예에 따르면, 결합 패드는, 기판의 결합 영역 내에 형성되고, 활성 영역의 버퍼 층들은 제1 두께를 갖고, 결합 영역의 버퍼 층들은, 제1 두께보다 작은 제2 두께를 갖는다.
다른 실시예에 따르면, 디스플레이 회로는, 버퍼 층들 상의 결합 패드의 오직 엣지들에서만 형성되는 패시베이션 재료를 포함한다.
다른 실시예에 따르면, 버퍼 층들은, 기판의 일부가 버퍼 층들에 의해 커버되지 않도록, 기판의 엣지로부터 떨어진 거리에 형성된다.
다른 실시예에 따르면, 디스플레이 회로는, 추가적인 결합 패드가 형성되는 추가적인 기판, 및 기판 상의 결합 패드와 추가적인 기판 상의 추가적인 결합 패드 사이에 개재되는 결합 재료를 포함한다.
다른 실시예에 따르면, 기판 및 추가적인 기판은 플렉서블 기판들을 포함한다.
일 실시예에 따르면, 기판, 기판 상의 활성 구역에 형성되는 디스플레이 픽셀들, 및 기판 상의 비활성 구역에 형성되는 결합 패드들을 포함하고, 기판의 활성 구역은 제1 스택 높이를 나타내고, 기판의 비활성 구역은, 제1 스택 높이와는 상이한 제2 스택 높이를 나타내는 디스플레이 회로가 제공된다.
다른 실시예에 따르면, 제1 스택 높이는 제2 스택 높이보다 크다.
다른 실시예에 따르면, 디스플레이 회로는, 기판 바로 위에 형성되는 멀티-버퍼 층을 포함하고, 결합 패드들은, 멀티-버퍼 층 바로 위에 형성된다.
다른 실시예에 따르면, 디스플레이 회로는, 기판 위에 형성되는 게이트 절연 층을 포함하고, 결합 패드들은, 게이트 절연 층 바로 위에 형성된다.
다른 실시예에 따르면, 활성 구역의 멀티-버퍼 층의 제1 부분은 제1 두께를 갖고, 비활성 구역의 멀티-버퍼 층의 제2 부분은, 제1 두께보다 작은 제2 두께를 갖는다.
다른 실시예에 따르면, 디스플레이 회로는, 추가적인 기판, 및 추가적인 기판 상에 형성되는 디스플레이 드라이버 집적 회로를 포함하고, 디스플레이 드라이버 집적 회로는 결합 패드들을 통해 디스플레이 픽셀들에 커플링된다.
일 실시예에 따르면, 기판 상의 활성 영역에 디스플레이 픽셀들을 형성하는 단계, 기판 상의 결합 영역에 결합 패드들을 형성하는 단계, 및 결합 영역이 활성 영역의 스택 높이보다 작은 스택 높이를 나타내도록, 결합 영역에서 적어도 일부 층들을 선택적으로 제거하는 단계를 포함하는 디스플레이를 제조하기 위한 방법이 제공된다.
다른 실시예에 따르면, 방법은, 기판 바로 위에 버퍼 층들을 형성하는 단계, 및 버퍼 층들 바로 위에 결합 패드들을 형성하는 단계를 포함한다.
다른 실시예에 따르면, 방법은, 기판 위에 게이트 절연 층을 형성하는 단계, 및 기판 위에 간층 유전체 층들을 형성하는 단계를 포함하고, 결합 영역에서 적어도 일부의 층들을 선택적으로 제거하는 단계는, 활성 영역의 간층 유전체 층들 및 게이트 절연 층을 온전히 남기면서, 결합 영역의 간층 유전체 층들 및 게이트 절연 층을 선택적으로 제거하는 단계를 포함한다.
다른 실시예에 따르면, 방법은, 결합 패드들의 오직 엣지들에서만 패시베이션 재료를 형성하는 단계를 포함한다.
다른 실시예에 따르면, 방법은, 기판 상의 결합 패드를 다른 기판 상의 대응하는 결합 패드들에 결합시키는 단계를 포함하고, 버퍼 층들을 형성하는 단계는, 버퍼 층들이 결합 프로세스 동안 압축 응력을 경험하도록 기판의 엣지로부터 어느 정도 떨어진 거리에 버퍼 층들을 형성하는 단계를 포함한다.
다른 실시예에 따르면, 결합 패드를 다른 기판 상의 대응하는 결합 패드들에 결합시키는 단계는, 결합 패드들 상에 분쇄된 이방성 도체 필름(ACF) 재료를 퇴적하는 단계 및 결합 프로세스 동안 분쇄된 ACF의 온도를 상승시키는 단계를 포함한다.
전술한 사항은 단지 본 발명의 원리를 예시하는 것이며, 본 발명의 범주 및 기술적 사상으로부터 벗어남이 없이 다양한 수정들이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에 의해 이루어질 수 있다. 상기의 실시예들은 개별적으로 또는 임의의 조합으로 구현될 수 있다.

Claims (21)

  1. 기판;
    상기 기판 상에 형성되는 버퍼 층들;
    상기 기판의 활성 영역 내에서 상기 버퍼 층들 위에 형성되는 디스플레이 픽셀들;
    상기 버퍼 층들 바로 위에 형성되는 결합 패드 - 상기 버퍼 층들이 상기 기판의 엣지로부터 떨어진 거리에 형성되어 상기 엣지와 상기 결합 패드 사이의 상기 기판의 부분이 상기 버퍼 층들에 의해 커버되지 않도록 함 -; 및
    상기 결합 패드에 부착되고(deposited), 상기 버퍼 층들에 의해 커버되지 않는 상기 엣지와 상기 결합 패드 사이의 상기 기판의 부분과 물리적으로 접촉하는 도전성 접착 재료
    를 포함하는, 디스플레이 회로.
  2. 제1항에 있어서,
    상기 기판의 상기 활성 영역 내에서 상기 버퍼 층들 상에 형성되는 게이트 절연 재료를 더 포함하는, 디스플레이 회로.
  3. 제2항에 있어서,
    상기 기판의 상기 활성 영역 내에서 상기 게이트 절연 재료 상에 형성되는 유전체 스택을 더 포함하는, 디스플레이 회로.
  4. 제1항에 있어서, 상기 결합 패드는 상기 기판의 결합 영역 내에 형성되고, 상기 활성 영역은 제1 스택 높이를 갖고, 상기 결합 영역은 상기 제1 스택 높이보다 작은 제2 스택 높이를 갖는, 디스플레이 회로.
  5. 제1항에 있어서, 상기 결합 패드는 상기 기판의 결합 영역 내에 형성되고, 상기 활성 영역의 상기 버퍼 층들은 제1 두께를 갖고, 상기 결합 영역의 상기 버퍼 층들은 상기 제1 두께보다 작은 제2 두께를 갖는, 디스플레이 회로.
  6. 제1항에 있어서,
    상기 버퍼 층들 상의 상기 결합 패드의 오직 엣지들에서만 형성되는 패시베이션 재료(passivation material)를 더 포함하는, 디스플레이 회로.
  7. 삭제
  8. 제1항에 있어서,
    추가적인 결합 패드가 형성되는 추가적인 기판; 및
    상기 기판 상의 상기 결합 패드와 상기 추가적인 기판 상의 상기 추가적인 결합 패드 사이에 개재되는 결합 재료를 더 포함하는, 디스플레이 회로.
  9. 제8항에 있어서, 상기 기판 및 상기 추가적인 기판은 플렉서블(flexible) 기판들을 포함하는, 디스플레이 회로.
  10. 디스플레이 회로로서,
    기판;
    상기 기판 상의 활성 구역에 형성되는 디스플레이 픽셀들;
    상기 기판 상의 비활성 구역에 형성되는 결합 패드들 - 상기 기판의 상기 활성 구역은 제1 스택 높이를 나타내고, 상기 기판의 상기 비활성 구역은 상기 제1 스택 높이와는 상이한 제2 스택 높이를 나타냄 -;
    상기 기판 바로 위에 형성되는 멀티-버퍼 층 - 상기 디스플레이 픽셀들을 위한 활성 반도체 재료가, 제1 두께를 갖는 상기 활성 구역에서의 상기 멀티-버퍼 층의 제1 부분 위에 바로 형성되고, 상기 비활성 구역에서의 상기 멀티-버퍼 층의 제2 부분은 상기 제1 두께보다 작은 제2 두께를 가짐 - ;
    상기 활성 구역으로 연장되지 않으면서, 상기 비활성 구역에서 상기 결합 패드들의 엣지들을 오버랩하는 패시베이션 층;
    을 포함하는 디스플레이 회로.
  11. 제10항에 있어서, 상기 제1 스택 높이는 상기 제2 스택 높이보다 큰, 디스플레이 회로.
  12. 제10항에 있어서,
    상기 결합 패드들은 상기 멀티-버퍼 층의 상기 제2 부분 바로 위에 형성되는, 디스플레이 회로.
  13. 삭제
  14. 삭제
  15. 제10항에 있어서,
    추가적인 기판; 및
    상기 추가적인 기판 상에 형성되는 디스플레이 드라이버 집적 회로를 더 포함하고, 상기 디스플레이 드라이버 집적 회로는 상기 결합 패드들을 통해 상기 디스플레이 픽셀들에 커플링되는, 디스플레이 회로.
  16. 디스플레이를 제조하기 위한 방법으로서,
    기판 상의 활성 영역에 디스플레이 픽셀들을 형성하는 단계;
    상기 기판 상의 비활성 결합 영역에 결합 패드들을 형성하는 단계;
    상기 기판 바로 위에 멀티-버퍼 층을 형성하는 단계;
    상기 비활성 결합 영역이 상기 활성 영역의 스택 높이보다 작은 스택 높이를 나타내도록, 상기 비활성 결합 영역에서 적어도 일부 층들을 선택적으로 제거하는 단계 - 상기 비활성 결합 영역에서 적어도 일부 층들을 선택적으로 제거하는 단계는, 상기 활성 영역에서의 상기 멀티-버퍼 층의 제1 부분이 제1 두께를 갖고 상기 비활성 결합 영역에서의 상기 멀티-버퍼 층의 제2 부분이 상기 제1 두께보다 작은 제2 두께를 가지도록 상기 멀티-버퍼 층의 적어도 일부를 선택적으로 제거하는 단계를 포함함 - ;
    상기 멀티-버퍼 층의 상기 제1 부분 바로 위로 상기 디스플레이 픽셀들을 위한 활성 반도체 재료를 형성하는 단계; 및
    상기 활성 영역으로 연장되지 않으면서, 상기 비활성 결합 영역에서의 상기 결합 패드들의 엣지들을 오버랩하는 패시베이션 층을 형성하는 단계
    를 포함하는, 디스플레이를 제조하기 위한 방법.
  17. 삭제
  18. 제16항에 있어서,
    상기 기판 위에 게이트 절연 층을 형성하는 단계; 및
    상기 기판 위에 간층(interlayer) 유전체 층들을 형성하는 단계를 더 포함하고, 상기 비활성 결합 영역에서 적어도 일부의 층들을 선택적으로 제거하는 단계는, 상기 활성 영역의 상기 간층 유전체 층들 및 상기 게이트 절연 층을 온전히 남기면서, 상기 비활성 결합 영역의 상기 간층 유전체 층들 및 상기 게이트 절연 층을 선택적으로 제거하는 단계를 포함하는, 디스플레이를 제조하기 위한 방법.
  19. 삭제
  20. 제16항에 있어서,
    상기 기판 상의 상기 결합 패드를 다른 기판 상의 대응하는 결합 패드들에 결합시키는 단계를 더 포함하고, 상기 멀티-버퍼 층을 형성하는 단계는, 상기 멀티-버퍼 층이 결합 프로세스 동안 압축 응력을 경험하도록 상기 기판의 엣지로부터 어느 정도 떨어진 거리에 상기 멀티-버퍼 층을 형성하는 단계를 포함하는, 디스플레이를 제조하기 위한 방법.
  21. 제20항에 있어서, 상기 결합 패드를 상기 다른 기판 상의 상기 대응하는 결합 패드들에 결합시키는 단계는, 상기 결합 패드들 상에 분쇄된 이방성 도체 필름(ACF) 재료를 퇴적하는 단계 및 상기 결합 프로세스 동안 상기 분쇄된 ACF의 온도를 상승시키는 단계를 포함하는, 디스플레이를 제조하기 위한 방법.
KR1020167020957A 2014-03-21 2014-10-08 강화된 패드 영역을 갖는 플렉서블 디스플레이들 KR101872135B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201461968777P 2014-03-21 2014-03-21
US61/968,777 2014-03-21
US14/497,086 US9660004B2 (en) 2014-03-21 2014-09-25 Flexible displays with strengthened pad area
US14/497,086 2014-09-25
PCT/US2014/059694 WO2015142383A1 (en) 2014-03-21 2014-10-08 Flexible displays with strengthened pad area

Publications (2)

Publication Number Publication Date
KR20160105493A KR20160105493A (ko) 2016-09-06
KR101872135B1 true KR101872135B1 (ko) 2018-07-31

Family

ID=54142093

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167020957A KR101872135B1 (ko) 2014-03-21 2014-10-08 강화된 패드 영역을 갖는 플렉서블 디스플레이들

Country Status (4)

Country Link
US (1) US9660004B2 (ko)
EP (1) EP3120213B1 (ko)
KR (1) KR101872135B1 (ko)
WO (1) WO2015142383A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103633101B (zh) * 2013-11-15 2016-04-13 合肥京东方光电科技有限公司 一种阵列结构及其制作方法、阵列基板和显示装置
CN104765481B (zh) * 2014-01-06 2019-05-28 宸鸿科技(厦门)有限公司 触控面板及其制作方法
KR102557962B1 (ko) * 2016-06-28 2023-07-24 삼성디스플레이 주식회사 터치스크린을 구비하는 평판표시장치 및 그의 제조방법
KR102593455B1 (ko) * 2016-09-29 2023-10-25 엘지디스플레이 주식회사 유기전계발광표시장치
KR102381286B1 (ko) * 2017-05-18 2022-03-31 삼성디스플레이 주식회사 표시 장치
CN109427249A (zh) 2017-08-31 2019-03-05 昆山工研院新型平板显示技术中心有限公司 柔性显示面板及其制作方法
KR102426617B1 (ko) * 2017-10-27 2022-07-28 엘지디스플레이 주식회사 표시장치 및 그의 제조방법
TWI651698B (zh) * 2018-01-17 2019-02-21 友達光電股份有限公司 可撓性顯示器及其製造方法
US11980069B2 (en) * 2020-03-27 2024-05-07 Boe Technology Group Co., Ltd. Display and display device
KR20210131508A (ko) 2020-04-23 2021-11-03 삼성디스플레이 주식회사 디스플레이 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327148A (ja) 2003-04-23 2004-11-18 Nippon Seiki Co Ltd 有機ｅｌパネルの接合構造

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158493A (ja) * 2003-11-26 2005-06-16 Seiko Epson Corp 有機エレクトロルミネッセンス装置および電子機器
JP4579074B2 (ja) * 2005-07-15 2010-11-10 三菱電機株式会社 フレキシブル回路基板及びこれを用いた表示装置
KR100709255B1 (ko) 2005-08-11 2007-04-19 삼성에스디아이 주식회사 평판 표시 장치 및 그 제조 방법
KR100730151B1 (ko) * 2005-09-30 2007-06-19 삼성에스디아이 주식회사 평판 표시 장치
KR100688790B1 (ko) * 2006-01-27 2007-03-02 삼성에스디아이 주식회사 유기 전계 발광 표시장치 및 그 제조 방법
KR101234382B1 (ko) 2008-05-23 2013-02-18 엘지디스플레이 주식회사 플렉서블 표시장치 및 그 제조 방법
JP2011003522A (ja) * 2008-10-16 2011-01-06 Semiconductor Energy Lab Co Ltd フレキシブル発光装置、電子機器及びフレキシブル発光装置の作製方法
EP2357679B1 (en) 2008-11-14 2018-08-29 Samsung Electronics Co., Ltd. Vertical/horizontal light-emitting diode for semiconductor
KR102480780B1 (ko) * 2009-09-16 2022-12-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
KR101572976B1 (ko) 2010-01-19 2015-12-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 제조 방법
US8685837B2 (en) * 2010-02-04 2014-04-01 Sharp Kabushiki Kaisha Transfer method, method for manufacturing semiconductor device, and semiconductor device
KR101820372B1 (ko) * 2010-11-09 2018-01-22 삼성디스플레이 주식회사 표시 기판, 표시 장치 및 이의 제조 방법
KR20120066497A (ko) * 2010-12-14 2012-06-22 삼성모바일디스플레이주식회사 유기발광표시장치 및 그 제조방법
US8716932B2 (en) 2011-02-28 2014-05-06 Apple Inc. Displays with minimized borders
US9720295B2 (en) * 2011-09-27 2017-08-01 Lg Display Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR101899063B1 (ko) * 2012-04-16 2018-09-17 엘지디스플레이 주식회사 표시장치 및 그의 리워크 방법
US9087972B2 (en) 2012-04-17 2015-07-21 Lg Display Co., Ltd. Flat panel display device and method of manufacturing the same
KR102079188B1 (ko) * 2012-05-09 2020-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
US9110320B2 (en) 2012-08-14 2015-08-18 Apple Inc. Display with bent inactive edge regions
US9195108B2 (en) 2012-08-21 2015-11-24 Apple Inc. Displays with bent signal lines
KR20140074740A (ko) 2012-12-10 2014-06-18 삼성디스플레이 주식회사 디스플레이 장치 및 그의 제조방법
KR102052059B1 (ko) 2013-01-24 2019-12-05 삼성디스플레이 주식회사 터치 스크린 패널
KR102097150B1 (ko) * 2013-02-01 2020-04-03 엘지디스플레이 주식회사 플렉서블 디스플레이 기판, 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
US9209207B2 (en) 2013-04-09 2015-12-08 Apple Inc. Flexible display with bent edge regions
KR102085274B1 (ko) 2013-06-21 2020-03-06 삼성디스플레이 주식회사 유기 발광 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327148A (ja) 2003-04-23 2004-11-18 Nippon Seiki Co Ltd 有機ｅｌパネルの接合構造

Also Published As

Publication number Publication date
EP3120213A4 (en) 2017-11-29
EP3120213B1 (en) 2020-09-30
KR20160105493A (ko) 2016-09-06
WO2015142383A1 (en) 2015-09-24
US9660004B2 (en) 2017-05-23
US20150268775A1 (en) 2015-09-24
EP3120213A1 (en) 2017-01-25

Similar Documents

Publication Publication Date Title
KR101872135B1 (ko) 강화된 패드 영역을 갖는 플렉서블 디스플레이들
US9640561B2 (en) Flexible display with bent edge regions
TWI625846B (zh) 具有彎曲基板之可撓曲顯示面板
US10199445B2 (en) Flexible display device with reinforced area
US10103179B2 (en) Flexible display device with flexible substrate having bend portion
US9773853B2 (en) Organic light-emitting diode display with bent substrate
KR102590307B1 (ko) 플렉서블 표시장치
US9516743B2 (en) Electronic device with reduced-stress flexible display
US10582612B2 (en) Flexible display device with reduced bend stress wires and manufacturing method for the same
US20140042406A1 (en) Flexible Displays
US10181504B2 (en) Flexible display panel with redundant bent signal lines
TW201300906A (zh) 影像顯示系統
US20180374912A1 (en) Displays with Redundant Bent Signal Lines and Neutral Plane Adjustment Layers
WO2020119015A1 (zh) 触控面板及触控显示装置
CN204167321U (zh) 显示器电路
CN108885364B (zh) 与触摸传感器集成的柔性彩色滤光片、柔性液晶显示器及其制造方法
CN110277422B (zh) 电子装置及其制备方法
US10642079B2 (en) Displays with delamination stopper and corrosion blocking structures
KR102602681B1 (ko) 플렉서블 표시장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant